JP2004206138A5 - - Google Patents

Description

画像処理装置及び画像処理方法

本発明は、画像処理装置及び画像処理方法に関し、特にラスタ画像を蓄積するメモリを有したディスプレイの画像処理における高画質化並びにコンピュータからディスプレイへのラスタ画像の伝送効率を向上する画像処理装置及び画像処理方法に関する。

現在、コンピュータからディスプレイへの画像伝送方法としては、ラスタ画像をフレーム周波数ごとに伝送する方法が用いられている。この方法は、データ伝送量が多く、静止画を表示している場合などには無駄が多いものであった。

データ伝送量を減らす方法としては、画像をＪＰＥＧやＧＩＦ等のファイル形式に圧縮して伝送する方法が考えられる。しかしながら、フレームごとに圧縮及び展開処理を行うには高速動作を行う演算処理部が必要であり、コスト増加につながる。

一方、静止画表示における伝送の無駄を減らす方法として、ディスプレイ側に内蔵したラスタ画像を蓄積するメモリであるフレームメモリを搭載し、静止画を表示している場合はデータ伝送を中断する方法が考えられる。これは、同時に消費電力を減少させることができるため、携帯情報機器などにおいて特に有効である。

携帯情報機器に搭載されているディスプレイは、特に消費電力の減少、チップ面積の減少が重要である。この要求を満たすため、静止画表示においてはメモリに蓄積された画像を表示し、かつ、チップ面積を占める割合の大きいメモリ部の容量が小さいことが望ましい。このように、メモリに画像を蓄積することでデータ伝送時の消費電力を減少し、メモリ容量を小さくすることでチップ面積を減少する。

メモリ容量を減少するには、画像データを圧縮する方法が考えられる。しかしながら、ＪＰＥＧ形式やＧＩＦ形式といった画像圧縮方法では、展開するための画像処理部が必要となり、チップ面積の減少、消費電力の減少という効果が薄れてしまう。

その他の方法として、ラスタ画像のビットプレーン数を減らすことが考えられる。ここでビットプレーン数とは、２のｎ乗で量子化されたディジタル画像において、その階調を表すデータのビット数ｎであり、当該ビット数ｎのことを指すものである。このビットプレーン数を減らす方法には、多値ディザ法や固定しきい値法などがあり、その詳細は、非特許文献１に開示されている。これら多値ディザ法や固定しきい値法は、ＪＰＥＧ形式やＧＩＦ形式といった画像圧縮方法と異なり、圧縮画像を展開する必要がない。

図３８は、従来の画像処理装置の概略構成を示すブロック図である。図３８を用いて、従来の多値ディザ法を用いたラスタ画像のビットプレーン圧縮例として、ＲＧＢ各色６ビットのラスタ画像がコンピュータから伝送され、各色６ビット表示を行うディスプレイ画像表示部を備える構成について説明する。

まず、各色６ビットのラスタ画像１のうち、下位２ビットが比較器１２に送られる。しきい値生成部１１は、組織的ディザに基づくディザマトリクスを生成し、入力された画像の画素（ＸＹ座標値）から一意に決まる２ビット値を比較器１２に出力する。

比較器１２は、ラスタ画像１から送られる下位２ビットとしきい値生成部１１から送られる２ビット値とを比較し、しきい値生成部１１から送られてきた値の方が大きいときは「１」を、その他の場合は「０」をセレクタ１３に出力する。

セレクタ１３は、比較器１２からの出力値に基づき、ラスタ画像１の上位４ビットをそのまま、又は１を減算した値をメモリ２に出力する。メモリ２に蓄積された各色４ビット画像は、ビット付加部１４で４ビットのうちの上位２ビットの値を、入力された４ビット値の下位ビットとして付加し、６ビット画像として画像表示部３に出力する。

このような構成により、多値ディザ法によるビットプレーン数の減少が行われ、擬似的に各色６ビットの画像を表示するものである。

一方、特許文献１には、ディジタル化した入力信号をレベル圧縮した後伝送し、伝送された圧縮信号をレベル伸張するディジタル信号において、最大値を検出した後、最大値に応じてディザ値を加算した後レベル圧縮し、レベル伸張した後にディザ値を減算する各回路を備えるディジタル信号の処理装置（以下、第１の従来技術）が開示されている。

このような構成にすることにより、１次元信号であるディジタル化されたオーディオ信号において誤差の少ない出力が得られている。
特公平２−８４９３号公報 画像電子学会編、「新版画像電子ハンドブック」、初版、コロナ社、１９９３年３月３１日、ｐ.４１−５１

しかしながら、従来の多値ディザ法や固定しきい値法では、ビットプレーン数を減らすことにより、偽輪郭、偽色の発生、粒状感等がみられ、画質が低下してしまうという問題点があった。
また、ディスプレイへの表示形態として、スーパーインポーズと呼ばれる手法がある。これは、ある表示画面上に「文字」のような異なる画面を重ねて表示する技術である。この場合、入力画像として、複数の画面（例えば、画像と文字）を用意しなければならないため、入力画像のデータ容量が大きくなってしまい、入力画像をメモリに蓄積したり、バス幅に制限のある伝送路を介して伝送することが難しくなってしまう。
さらに、携帯端末など、表示画面の最大解像度が小さいディスプレイでは、地図などの大きい画像を表示する際に画像をスクロールさせる必要がある。このスクロール表示は一見単純な動作であるが、表示メモリの書き換え量が多くなり、これに伴って消費電力が増大してしまうという問題がある。

また、図３９（ａ）に示すように、ディスプレイなどの表示装置に画像を表示させる場合、主走査方向のラインに沿って各画素に対して画像信号を入力していき、これを副走査方向に複数ライン繰り返すことで全ての画素に対して画像信号を入力することになる。

ここで、第１の従来技術を、画像表示に適用した場合を考える。なお、この例では、ディザ周期を４ビットとする。
（ｂ）に示すように、表示装置の主走査方向の画素数が４ｎ＋１の場合は、主走査方向、副走査方向ともにディザに周期性が現れるため、画像の圧縮・伸張に伴う画質の劣化は小さい。これは、表示装置の主走査方向の画素数が４ｎ＋２や４ｎ＋３の場合も同様である。すなわち、表示装置の主走査方向の画素数がディザ周期を因数として含まない場合は、画像の圧縮・伸張に伴う画質の劣化は小さい。
しかし、表示装置の主走査方向の画素数が４ｎである場合、換言すると、表示装置の主走査方向の画素数がディザ周期を因数として含む場合は、（ｃ）に示すように、主走査方向にはディザの周期性が表れるが副走査方向にはディザの周期性が見られなくなり、画像の圧縮・伸張にともなう画質の劣化が大きくなってしまう。

ラスタ画像に対するディザ処理の場合は、ディザ周期が小さいほど高周波な微小ノイズが得られるため、画質の劣化を小さくできる。しかし、一般的に、表示装置の主走査方向の画素数は、“２”〜“６”を因数として含む数（４８０，７２０，８４０等）であるため、第１の従来技術を画像表示に適用すると、図３９（ｃ）の状態となり、画像の圧縮・伸張に伴って画質が劣化してしまうことになる。
表示装置の主走査方向の画素数の因数とならないように、ディザの周期を大きくした場合は、ディザ処理の本来の目的である高周波な微小ノイズが得られなくなり、やはり画像の圧縮・伸張に伴って画質が劣化してしまうことになる。

また、第１の従来技術をそのまま適用すると、複数ビットからなるディジタル信号のどの桁にディザ値を加算するかを特定するために、圧縮側に最大値検出回路を設けた上で、最大値の最大利用桁ビットが何桁目であるかを示す信号を随時、ディジタル信号とともに受信側へ送信しなければならなくなる。さらに、圧縮したディジタル信号をメモリなどに蓄積する場合は、ディジタル信号とともに最大利用桁ビットが何桁目であるかを示す信号を蓄積しなければならない。
しかし、このような処理を行う構成は、回路が複雑となり、消費電力やチップ面積が増大してしまうためディスプレイなどの画像処理装置に適用する構成として好ましいものではない。

さらに、第１の従来技術ではディジタル信号の最大値及び最小値での処理方法について何ら示唆されていない。このため、ディスプレイなどのように、最大値である「白」表示（例えば、文字出力や幾何学図形の表示など）や最小値である「黒」表示が頻繁に行われる画像処理装置においては画質の劣化を招いてしまうことになる。これは「黒」・「白」表示において粒状感がみられやすくなるためである。
このように、第１の従来技術をそのまま画像処理に適用した場合は、画像の圧縮・伸張に伴う画質の劣化を招くことになる。

よって、第１の従来技術を画像表示に応用する場合は、二次元信号であるラスタ画像に適したディザマトリクスの構成を適用しなければならない。さらに画像はその種類（文字表示か自然画表示か）によって画素の階調値に偏りが生じることから、よりラスタ画像に適した画像処理を行うのが望ましい。

さらに、表示装置の画像表示においては、全ての画像に対して圧縮するとは限らない。たとえば動画表示のような場合には、フレームごとに画像を圧縮伸張処理することとなり、消費電力や演算量が増加してしまうため、画像を圧縮伸張することはあまり望ましくない。

本発明は、上記問題点を解消するために成されたものであり、メモリ容量を減らしても通常のラスタ画像と遜色のない画像処理を行うとともに、メモリ容量のみならず、ラスタ画像のデータ伝送においても画質劣化を抑えながら伝送容量を減らすことのできる画像処理装置及び画像処理方法を提供することを目的とする。さらに本発明は、そのような画像処理を用いて画像伝送、メモリの効率利用をはかり、消費電力や演算量を低減できる優れた画像処理装置及び画像処理方法を提供することを目的とする。

上記目的を達成するため、本発明は、第１の態様として、入力されたラスタ画像を原画像のままの状態で蓄積手段へ蓄積できなかったり、表示装置において表示できない場合には、原画像に対して圧縮・伸張を行う画像処理装置を提供するものである。
本発明の第１の態様は、下記１−１〜１−３に示す画像処理装置である。
１−１：入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理装置であって、原画像である第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理手段と、圧縮ラスタ画像を蓄積手段に蓄積させる手段と、蓄積手段に蓄積された圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理手段と、第２のラスタ画像を表示装置へ出力する手段とを有し、第１のラスタ画像のデータ量が蓄積手段の蓄積容量よりも大きい場合は圧縮ラスタ画像を生成することを特徴とする画像処理装置。
１−２：入力画像を表示するためのデータを蓄積手段に蓄積し、該蓄積手段から読み出したデータに基づいて、所定の表示装置に画像表示を行わせる画像処理装置であって、２以上のレイヤーに分割して入力された第１のラスタ画像を画像表示させるための信号の少なくとも一つのレイヤーを圧縮して圧縮レイヤーを生成する第１の画像処理手段と、圧縮レイヤー及び第１のラスタ画像の非圧縮のレイヤーを蓄積手段に蓄積する手段と、蓄積手段に蓄積された圧縮レイヤーを読み出して伸張し、これを蓄積手段から読み出した第１のラスタ画像の非圧縮のレイヤーと合成して第２のラスタ画像を画像表示させるための信号を生成する第２の画像処理手段と、第２のラスタ画像を画像表示させるための信号を表示装置に出力する手段とを有し、第１のラスタ画像を画像表示させるための信号のデータ量が蓄積手段の蓄積容量よりも大きい場合は圧縮レイヤーを生成することを特徴とする画像処理装置。
１−３：入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理装置であって、原画像である第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理手段と、圧縮ラスタ画像を蓄積手段に蓄積させる手段と、蓄積手段から圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理手段と、第２のラスタ画像を表示装置へ出力する手段とを有し、原画像である第１のラスタ画像が、表示装置において表示できる最も大きい画像よりも大きい場合は、圧縮ラスタ画像を生成することを特徴とする画像処理装置。
上記本発明の第１の態様の構成１−１及び１−２においては、第１及び第２の画像処理手段は、第１のラスタ画像及び第２のラスタ画像の要素成分の最大値及び最小値が一致するように画像処理を行うことが好ましい。
上記本発明の第１の態様のいずれの構成においても、第１のラスタ画像のデータ量が蓄積手段の蓄積容量以下の場合には、該第１のラスタ画像を非圧縮で蓄積手段に蓄積するか第１の画像処理手段による処理を施して蓄積手段に蓄積するかを選択する手段をさらに有することが好ましい。また、第１のラスタ画像を、第１の画像処理手段、蓄積手段及び第２の画像処理手段を介さずに表示装置へ出力する手段と、表示装置に第１のラスタ画像及び第２のラスタ画像のいずれを出力するかを選択する手段とをさらに有することが好ましく、これに加えて、表示装置へ第１のラスタ画像を出力する場合には、第１の画像処理手段、蓄積手段及び第２の画像処理手段の動作を停止させる手段をさらに有することがより好ましい。また、第２の画像処理手段が、表示装置の駆動回路と同じ基板上に形成されることが好ましい。また、第１の画像処理手段が、表示装置の駆動回路と同じ基板上に形成されることが好ましい。

上記本発明の第１の態様によれば、入力されたラスタ画像を原画像のままの状態で蓄積手段へ蓄積できなかったり、表示装置において表示できない場合には、原画像に対して圧縮・伸張を行うため、入力された原画像をそのデータ量やサイズに関わらず蓄積手段に蓄積することが可能となる。すなわち、原画像のデータ量や画像サイズに関わらず第２のラスタ画像を生成し、表示装置へ出力することが可能となる。
例えば、本態様の画像処理装置は、自然画像に１ビット分の圧縮・伸張処理を行い、得られた１ビット分の容量を文字情報に適用することによって、メモリ容量の増加を招くことなくスーパーインポーズ処理を行うことが可能である。
また、地図などの表示装置の最大解像度よりも大きい画像を表示する場合においても、ビットプレーン数の圧縮・伸張処理によって、少ないメモリ容量で画像を保存することができ、外部から画像を再取得することなく表示装置においてスクロール表示することができる。これにより、画像表示に伴う消費電力の低減が可能となる。
なお、本態様の画像処理装置を基板（例えば、ガラス基板）上に駆動回路を形成した表示装置に適用する場合は、同じプロセスで基板上に形成することが可能である。よって、本態様の画像処理装置を表示装置に適用すれば、省メモリによる面積減少、及び低消費電力を実現できる。

また、上記目的を達成するため、本発明は、第２の態様として、入力画像を表示するためのデータを蓄積手段に蓄積し、該蓄積手段から読み出したデータに基づいて、所定の表示装置に画像表示を行わせる画像処理方法であって、２以上のレイヤーに分割して入力された第１のラスタ画像を画像表示させるための信号のデータ量が蓄積手段の蓄積容量よりも大きい場合、該第１のラスタ画像の少なくとも一つのレイヤーを圧縮して圧縮レイヤーを生成する第１の画像処理ステップと、圧縮レイヤー及び第１のラスタ画像の非圧縮のレイヤーを蓄積手段に蓄積するステップと、蓄積手段に蓄積された圧縮レイヤーを読み出して伸張し、これを蓄積手段から読み出した第１のラスタ画像の非圧縮のレイヤーと合成して第２のラスタ画像を画像表示させるための信号を生成する第２の画像処理ステップと、第２のラスタ画像を画像表示させるための信号を表示装置に出力するステップとを有することを特徴とする画像処理方法を提供するものである。
上記本発明の第２の態様においては、第１の画像処理ステップの前段に、第１のラスタ画像を画像表示させるための信号のデータ量が蓄積手段の蓄積容量以下の場合には、該信号を非圧縮で蓄積手段に蓄積するか、少なくとも一部のレイヤーを圧縮して蓄積手段に蓄積するかを選択する選択ステップをさらに有し、該選択ステップにおいて少なくとも一部のレイヤーを圧縮することが選択された場合には、データ量が蓄積手段の蓄積容量以下の第１のラスタ画像に対しても第１の画像処理ステップにおいて画像処理を実行することが好ましい。また、表示装置に第１のラスタ画像を画像表示させるための信号及び第２のラスタ画像を画像表示させるための信号のいずれを出力するかを選択する出力切替ステップを最前段にさらに有することが好ましく、これに加えて、出力切替ステップの後段に、当該出力切替ステップにおいて第１のラスタ画像が選択された場合には、第１の画像処理ステップ及び第２の画像処理ステップによる画像処理を停止させる処理停止ステップをさらに有することが好ましい。また、第１及び第２の画像処理ステップでは、第１のラスタ画像及び第２のラスタ画像の要素成分の最大値及び最小値が一致するように画像処理を行うことが好ましい。

上記本発明の第２の態様によれば、２以上のレイヤーに分割して入力されたラスタ画像を原画像のままの状態で蓄積手段へ蓄積できない場合には、少なくとも一つのレイヤーに対して圧縮・伸張を行うため、入力された原画像をそのデータ量に関わらず蓄積手段に蓄積することが可能となる。すなわち、本態様の画像処理方法を実行する装置は、原画像のデータ量に関わらず第２のラスタ画像を生成し、表示装置へ出力することが可能となる。
例えば、本態様の画像処理方法を表示装置の画像処理として応用した場合、自然画像に１ビット分の圧縮・伸張処理を行い、得られた１ビット分の容量を文字情報に適用することによって、メモリ容量の増加を招くことなくスーパーインポーズ処理を行うことが可能である。

また、上記目的を達成するため、本発明は、第３の態様として、入力されたラスタ画像を原画像のままの状態で蓄積手段へ蓄積できなかったり、表示装置において表示できない場合には、原画像に対して圧縮・伸張を行う画像処理方法を提供するものである。
本発明の第３の態様は、下記３−１又は３−２に示す画像処理方法である。
３−１：入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理方法であって、原画像である第１のラスタ画像のデータ量が蓄積手段の蓄積容量よりも大きい場合には、該第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理ステップと、圧縮ラスタ画像を蓄積手段に蓄積するステップと、蓄積手段に蓄積された圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理ステップと、第２のラスタ画像を表示装置へ出力するステップとを有することを特徴とする画像処理方法。
３−２：入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理装置であって、原画像である第１のラスタ画像が、表示装置において表示できる最も大きい画像よりも大きい場合に、該第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理ステップと、圧縮ラスタ画像を蓄積手段に蓄積するステップと、蓄積手段から圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理ステップと、第２のラスタ画像を表示装置に出力するステップとを有することを特徴とする画像処理方法。
上記本発明の第３の態様の３−１の画像処理方法においては、第１の画像処理ステップの前段に、第１のラスタ画像のデータ量が蓄積手段の蓄積容量以下の場合、該第１のラスタ画像を非圧縮で蓄積手段に蓄積するか圧縮して蓄積手段に蓄積するかを選択する選択ステップをさらに有し、該選択ステップにおいて第１のラスタ画像を圧縮することが選択された場合には、データ量が蓄積手段の蓄積容量以下の第１のラスタ画像に対しても第１の画像処理ステップにおいて画像処理を実行することが好ましい。
また、上記本発明の第３の態様の３−２の画像処理方法においては、第１の画像処理ステップの前段に、第１のラスタ画像の大きさが表示装置において表示できる最も大きい画像以下の場合には、該第１のラスタ画像を非圧縮で蓄積手段に蓄積するか、圧縮して蓄積手段に蓄積するかを選択する選択ステップをさらに有し、該選択ステップにおいて第１のラスタ画像を圧縮することが選択された場合には、表示手段において表示できる最も大きい画像以下の第１のラスタ画像に対しても第１の画像処理ステップにおいて画像処理を実行することが好ましい。
また、上記本発明の第３の態様のいずれの画像処理方法においても、表示装置に第１のラスタ画像及び第２のラスタ画像のいずれを出力するかを選択する出力切替ステップを最前段にさらに有することが好ましく、これに加えて、出力切替ステップの後段に、当該出力切替ステップにおいて第１のラスタ画像が選択された場合には、第１の画像処理ステップ及び第２の画像処理ステップによる画像処理を停止させる処理停止ステップをさらに有することがより好ましい。

上記本発明の第３の態様によれば、入力されたラスタ画像を原画像のままの状態で蓄積手段へ蓄積できなかったり、表示装置において表示できない場合には、原画像に対して圧縮・伸張を行うため、入力された原画像をそのデータ量やサイズに関わらず蓄積手段に蓄積することが可能となる。すなわち、本態様の画像処理方法を実行する装置は、原画像のデータ量や画像サイズに関わらず第２のラスタ画像を生成し、表示装置へ出力することが可能となる。
例えば、地図などの表示装置の最大解像度よりも大きい画像を表示する場合においても、ビットプレーン数の圧縮・伸張処理によって、少ないメモリ容量で画像を保存することができ、外部から画像を再取得することなく表示装置においてスクロール表示することができる。これにより、画像表示に伴う消費電力の低減が可能となる。また、地図などのデータ量が蓄積手段の蓄積容量よりも大きい画像を圧縮して蓄積手段へ蓄積し、外部から画像を再取得することなく表示装置において表示できる。

本発明によれば、表示装置に送るビットマップ画像の圧縮・伸張を少ないロジック数で行うことができ、メモリ容量や伝送容量の減少を図ることができる。

また、本発明によれば、ビット付加を行った画像は原画像との誤差が多値ディザ法と比較して小さくなることから、誤差が大きい場合に現れる粒状感や偽色を抑制でき、高画質な表示が得られる。

また、本発明によれば、例えば、静止画表示時には圧縮された画像を選択し、動画表示時には画像処理を行わずにそのまま表示を行うことができる。よって、動画表示時には蓄積手段（例えば、メモリ）を介さずに表示できることから、蓄積手段の動作を停止させて、低消費電力化を図ることが可能である。

また、本発明によれば、スーパーインポーズ表示においては、自然画像に１ビット分の圧縮・伸張処理を行い、得られた１ビット分の容量を文字情報に適用することによって、メモリ容量の増加を招くことなくスーパーインポーズ処理を行うことが可能である。
また、地図などの表示装置の最大解像度よりも大きい画像を表示する場合においても、ビットプレーン数の圧縮・伸張処理によって、少ないメモリ容量で画像を保存することができ、外部から画像を再取得することなく表示装置においてスクロール表示することができる。これにより、画像表示に伴う消費電力の低減が可能となる。

また、本発明によれば、伝送容量の効率化を図った画像伝送装置及び画像処理方法を得ることができる。例えば、バス幅が１６ビットしかない伝送路を用いてＲＧＢ各色６ビット（計１８ビット）のラスタ画像のデータを伝送したい場合に、ラスタ画像に対してビットプレーン圧縮を施すことで、データをパラレル伝送することが可能となる。

また、本発明によれば、画像を受信するための伝送路における伝送容量の効率化を図った画像受信装置を得ることができる。
換言すると、ビットプレーン数が原画像よりも減少させられた状態の画像を受信することで、画像を受信するための伝送路の本数を削減したり、伝送の効率を高めたりするることが可能となる。また、受信した画像のビットプレーン数を増加させることにより、原画像と比較して画質に遜色がない画像を得ることができる。

また、本発明によれば、基板（例えば、ガラス基板）上に駆動回路を形成した表示装置において、同じプロセスを用いて画像処理装置を基板上に形成することが可能である。よって、本発明を表示装置に適用すれば、省メモリによる面積減少、及び低消費電力を実現できる。

本発明の原理は、ディザ処理という雑音付加処理を行ってビットプレーン数減少を行った画像に対して、その雑音付加処理とは逆の処理によりビットプレーン数を増加することで、従来、雑音付加により生じていた誤差成分を最小限にするものである。このようにすることで、粒状感の減少が図れるとともに、偽色を抑制することが可能となる。

例えば、多値ディザ処理により６ビット信号を４ビット信号に変換し、その４ビット信号から６ビット信号に展開する場合を考える。ここで多値ディザ処理におけるディザマトリクスを組織的ディザによるものとすると、６−４＝２ビット分のディザであるため、２進数で００、０１、１０、１１のいずれかのディザ成分が入力信号に付加される。入力された６ビット信号をＸ、ディザ成分をＤとすると、多値ディザ処理は、次式で表すことができる。
Ｙ＝ｉｎｔ（（Ｘ−Ｄ）／４）

ここで、ｉｎｔ（Ｘ）はＸの整数成分を示す。また、４で除算するのは６ビットから４ビットへの変換に対応している。例えば、入力信号が３７（２進数で１００１０１）であるなら、多値ディザ処理により、ディザ成分が００の場合は９（１００１）、０１の場合は９（１００１）、１０の場合は８（１０００）、１１の場合は８（１０００）、というように変換されることになる。

次に、この４ビット信号から６ビット信号への展開を行う。その際の変換式は以下に示すものである。
Ｚ＝４×Ｙ＋Ｄ＋２

ここで、定数の２を除いてみると、Ｙ＝（Ｚ−Ｄ）／４となり、多値ディザ処理の逆の処理となることが分かる。上記変換式に基づいて上述した入力信号が３７（２進数で１００１０１）の信号を変換すると、ディザ成分が００の場合は３８（１００１１０）、０１の場合は３９（１００１１１）、１０の場合は３６（１００１００）、１１の場合は３７（１００１０１）となる。変換式における定数の２は、変換後の信号の平均値が入力信号に対して最も近い値をとるように付加されたオフセット値である。

この変換結果を従来の多値ディザの６ビット変換と比較すると、従来の変換によれば、４ビットのうち上位２ビット成分を下位２ビットとして付加するものであるので、００の場合は３８（１００１１０）、０１の場合は３８（１００１１０）、１０の場合は３４（１０００１０）、１１の場合は３４（１０００１０）、というように変換される。

このことから明らかなように、本発明の変換処理によれば、全体的に入力信号に近い値をとっていることが分かる。これは本発明において粒状感の減少及び偽色の抑制が図れることを示している。

なお、ここでは６ビット信号から４ビット信号に変換したラスタ画像を６ビットに展開したが、これに限定するものではなく、５ビットに展開することも可能である。この場合、ディザ成分の上位ビットを用いて演算処理を行うことになる。具体的には、Ｚ＝２×Ｙ＋ｉｎｔ（Ｄ／２）＋１という演算を行う。このような構成において、５ビットに展開したラスタ画像に対しても、粒状感の減少及び偽色の減少が図れる。

また、多値ディザによる処理としてここではディザ値を減算した後量子化を行い、その後ディザ値を加算する構成にしている。ディザ値を加算することにより、最大階調である「白」付近の誤差は最小となる。これは、後に図６において示すように、ディザ値を加算した結果、「白」を表示する階調（図６では階調値６３）よりも大きな階調の出力は全て「白」を表示する階調に丸められてしまうために、全階調の中で「白」付近の誤差が最小となるものである。このような構成にすることにより、最大階調である「白」表示の誤差を最小にしてディザ特有の粒状感をなくし、「白」表示付近の階調の階調つぶれを抑えることができる。
文字や地図などの幾何学図形では、全信号成分が最大階調である「白」をはじめ、信号成分の一つが最大階調である「赤」、「青」、「緑」、「黄」などが多用されることが多い。このため、本発明は、そのような画像の表示品質を向上させることとなる。これは、第１の従来技術では得られない、本発明特有の新規効果・作用である。

本発明は、それぞれの画素に対して多値ディザ並みの非常に簡単な処理を施すことにより画質を改善することができる。

本発明におけるラスタ画像の信号構成としては、上述したＲＧＢ信号以外に、ＹＣｂＣｒといった輝度信号と色度信号とで構成された信号、ＨＳＶやＬＣＨ信号など輝度信号と彩度信号と色相信号とで構成された信号、などの様々な信号を適用することができる。
また、ここでは画像処理の一例として多値ディザ処理を示したがこれに限ることはなく、上記のような作用が得られる画像処理であればよい。特にビットプレーン数の減少時と増加時とで逆の画像処理を行うような画像処理方法は効果的である。

以下、添付図面を参照しながら本発明の実施形態である画像処理装置、画像伝送装置及び画像処理方法を詳細に説明する。図１から図３７に、本発明に係る画像処理装置、画像伝送装置及び画像処理方法の好適な実施の形態を示す。

〈第１の実施形態〉
図１は、本発明の第１の実施形態である画像処理方法の処理の流れを示すフローチャートである。

本実施形態による画像処理方法について説明する。画像処理装置にラスタ画像が入力されると（ステップＳ１）、入力されたラスタ画像に対してビットプレーン数を減少させる処理を施す（ステップＳ２）。ビットプレーン数が減少したラスタ画像は、メモリへ入力するなどして蓄積する（ステップＳ３）。その後、メモリに蓄積されたラスタ画像を読み出し、これに対してビットプレーン数を増加する処理を施す（ステップＳ４）。
このとき、ビットプレーン数を減少させる処理及びビットプレーン数を増加させる処理は、少ないロジック数で行えることが望ましい。さらにいえば、画像処理のロジック数が、この処理によって減少可能なメモリのロジック数（トランジスタ数やセル数など）と比較して十分少ないことが望ましい。通常、ビットプレーン数の減少処理、増加処理における必要ロジック数は少ないため、好適にビットプレーン数の減少・増加を行うことができる。例えば、ビットプレーン数を減少させる処理として「ビット落とし」いわゆる「所定ビットの切り捨て」があるが、その場合は、演算処理を行う必要がない。

以上の画像処理方法によって、画像表示処理におけるメモリ容量の減少を計ることが可能となる。さらに、ビットプレーン数の減少・増加においては圧縮率（（圧縮前のデータ容量−圧縮後のデータ容量）／圧縮前のデータ容量）が一定となるため、原画像の画像データを圧縮してメモリに蓄積し、蓄積した画像データを伸張して表示する画像処理装置（ディスプレイシステム）における各種画像処理を実行しやすくなる。

また、本実施形態においては、ビットプレーン数の減少及び増加処理の間に、ラスタ画像の画像データをメモリに格納する処理を行う場合を例に説明を行ったが、これに限定されることはなく、ラスタ画像の画像データをメモリへ格納する処理の代わりに、所定のバス幅の伝送路を介してラスタ画像の画像データを伝送する処理を行ってもよい。
例えば、ビットプレーン数減少処理を行う機能部とビットプレーン数増加処理を行う機能部との間の伝送路が、ラスタ画像を原画像の状態で伝送するのに十分なバス幅を有していない場合を考える。この場合は、ビットプレーン数減少処理によってラスタ画像のビットプレーン数を伝送可能なビットプレーン数に減少させ、ビットプレーン数が減少したラスタ画像を伝送する。その後、ビットプレーン数増加処理によって、ラスタ画像のビットプレーン数を増加させた後に画像表示部などへ出力することによって、画像表示部などにおいてラスタ画像を表示できる。
このように、ビットプレーン数減少処理とビットプレーン数増加処理との間に、ビットプレーン数が原画像の状態ではラスタ画像に対して施すことができない処理を行う画像処理方法であれば、上記同様の効果が得られる。

また、ビットプレーン数の減少方法及び増加方法は、他の実施形態においていくつかの例を示して説明しているが、ビットプレーン数の減少方法としてディザ処理、ビットプレーン数の増加方法として減少処理の逆処理を行うと、画質の劣化が少ない画像圧縮・伸張を行えるため好ましい。

〈第２の実施形態〉
図２は、本発明の第２の実施形態である画像処理装置の概略構成を示すブロック図である。図２において、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１を画像処理部前段４で処理した後、各色４ビットのラスタ画像をメモリ２に蓄積し、当該蓄積された各色４ビットのラスタ画像を画像処理部後段５で各色６ビットに変換して、６ビット表示可能な画像表示部３に出力する構成となっている。なお、図２ではＲＧＢのうちの１色に対するブロック構成を示しているが、他の２色に対しても同様な構成を並列で有している。

画像処理部前段４は、しきい値生成部１１Ａと、比較器１２と、セレクタ１３と、減算器と、を有して構成される。入力されたラスタ画像１の６ビットの階調データのうち下位２ビットは比較器１２に送られ、比較器１２でしきい値生成部１１Ａから出力された２ビット信号と比較される。

図３は、しきい値生成部の出力信号の生成方法を示す平面図である。
ここではしきい値として、組織的ディザのマトリクスを用いる。しきい値生成部１１Ａは、入力された画素のｘｙ座標値（ｘ，ｙ）をもとに出力信号を生成する。図３において、［ｘmod 2 ］とは画素のＸ座標値（ｘ）を２で割った余りを示し、［ｙmod 2 ］とは画素のＹ座標値（ｙ）を２で割った余りを示す。これら［ｘmod 2 ］、［ｙmod 2 ］の結果から出力値を生成する。

比較器１２は、入力されたラスタ画像１の６ビットの階調データのうち下位２ビットの値をＡ、しきい値生成部１１ａの出力値をＢとして、Ａ＜Ｂの場合に１を出力し、その他の場合は０をセレクタ１３にＳＥＬ信号を出力する。このＳＥＬ信号は、セレクタ１３のセレクト信号となる。

セレクタ１３には、入力されたラスタ画像１の６ビットの階調データのうち上位４ビットの値と減算器で１を減算した値とが入力され、比較器１２から出力されるＳＥＬ信号が０なら上位４ビットの値をそのまま出力し、ＳＥＬ信号が１なら減算器で１を減算した値を出力することで、画像処理部前段４の４ビット出力信号となる。

図４は、画像処理部前段の処理を示す模式図である。
ここでは横軸の各画素（画像位置）において、左の縦軸で示している６ビット入力階調を右の縦軸で示している４ビット出力階調に変換する処理を行っている。例えば、一番左の画素位置にある“◆”は、入力階調が“０１１１１０”であることを示している。その値はしきい値である“０１１１１１”と“０１１０１１”との間にあるため、その間に引かれた横線の間に間引きされる。出力階調は“■”で示されており、この時の出力階調は“０１１０”である。上記プロセスを画素位置ごとに行って、６ビットの階調データであるラスタ画像１を４ビット出力階調に変換する。
なお、しきい値と入力階調値とが同じ場合は、しきい値よりも高くて最も近い４ビット値に変換される。換言すると、しきい値と入力階調値とが同じ場合は、図中でしきい値よりも上側となる４ビットの階調値のうち、しきい値に最も近い値が出力階調値として選択される。
図４において、画像処理部前段４は、入力された画素のｘｙ座標値（ｘ，ｙ）に応じて変わるしきい値に基づいて４ビット階調に変換している。このように各色６ビットから各色４ビットに変換することにより、ビットプレーン数を減少したラスタ画像をメモリ２に蓄積していく。

メモリ２に蓄積されたビットプレーン数が減少したラスタ画像は、画像処理部後段５で各色６ビットに変換され、画像表示部３に送られる。画像処理部後段５は、ビット付加部１４と、しきい値生成部１１Ｂと、から構成されている。ここで、しきい値生成部１１Ｂは、しきい値生成部１１Ａと同一構成である。

図５は、ビット付加部の内部構成を示す回路図である。
ビット付加部１４は、メモリ２から出力された４ビット信号すべてのＯＲをとったものを下位ビットとして付加することで５ビットとなった信号に、しきい値生成部１１Ｂから出力された２ビットの信号のうち上位ビットを加算器１７で加算する。さらに、加算器１７から得られた５ビット信号を上位ビットとして、しきい値生成部１１から出力された下位ビット信号を付加した６ビット信号を画像表示部３へ出力する。

具体的な例を１つ示す。メモリ信号１０００、しきい値信号１１の場合、加算器１７に入力する５ビット信号は１０００１、１ビット信号は１なので、加算器１７の出力は１００１０となる。それにしきい値信号の下位ビット信号１を付加した６ビットの出力信号は１００１０１となる。

ここで、４ビット信号のすべてのＯＲをとり下位ビットとして付加するのは、入出力間の信号誤差を最小にするためである。図６は、入力信号としきい値生成部の出力値に対してメモリ２に蓄積される信号（４ビット値）及び出力信号（６ビット値）を示している。
図中では、各入力信号としきい値生成部における信号値とを１０進数で示している。メモリに蓄積される信号は、４ビットの階調値の１０進数表現、各出力信号は６ビット階調値の１０進数表現である。
入力信号が７以上の場合は最大誤差が２、入力信号が６以下の場合は最大誤差が３となっていることが分かる。また、多値ディザ（従来技術）による出力信号、それぞれの入力信号に対する平均値、平均値と入力信号値との差、出力信号の標準偏差も併せて示している。

平均値と入力信号との差が小さいほど色変化や輝度変化が少なく良い階調性を有しており、標準偏差が全体的に小さいほど粒状感が少ないといえる。従来技術の誤差と比較して本実施例の平均値と入力信号値との差は、ほとんど改善されており、標準偏差はほとんどの階調で減少し、かつ安定して低い値をとっていることが分かる。このことは、従来技術では色誤差や粒状感がでてしまうものが、本実施例では抑制されることを示している。

なお、４ビット信号のすべてのＯＲをとらずに、メモリ２からの出力を上位４ビット、しきい値生成部１１からの出力を下位２ビットとして６ビットに結合するだけの場合、平均値と入力信号値の差が−１．５となり、ＯＲをとる場合と比較して色変化や輝度変化があらわれてしまう。しかしながら、入力信号２から４０までに対しては、従来技術よりも入力信号との差は小さくするという効果がある。

また、図６において入力信号０〜３の場合、出力信号が同じとなってしまうが、これはメモリに蓄積される信号が同じとなってしまうためである。もし、この入力信号における階調再現性をだしたいのであれば、入力信号の階調読み替えを行うとよい。この入力信号の階調読み替えとは、入力信号を例えば、（新しい入力信号）＝ＩＮＴ（（読み替え前の入力信号）×６０／６３＋３））という変換を行うもので、ここでのＩＮＴ（Ａ）はＡの整数成分を意味するものである。

また、最大階調及び最小階調に関しては上記処理の前後で全てのディザ値に対して同じ値となることが望ましい。たとえば、上記階調の読み替えに加えて、メモリに蓄積された信号値が０の場合は出力値にディザ値を加算しない、といった条件を付加することによって実現可能である。もちろん、上記条件を満たす処理であればその他の処理方法でもよいことはいうまでもない。

さらに、画像処理部前段４は、セレクタ１３と比較器１２とを用いて表現されているが、図７に示すように、減算器と量子化器１８とで表現しても同じ出力が得られる。量子化器１８は入力６ビットのうち上位４ビットをそのまま出力する機能を有している。

図５と図７から画像処理部前段４と画像処理部後段５とでの一連の処理は、画像処理部前段４でしきい値生成部１１Ａからの出力を減算した値を画像処理部後段５で加算していることがわかる。このように、ディザ処理による画質への影響を最小限にすることにより、粒状感や偽色の発生を抑えることが可能であることがわかる。

なお、本実施形態では、しきい値生成部で組織的ディザを使用したがこれに限定されるものではない。換言すると、画像の縦横いずれの方向に対しても微小長さを一周期として同一のパターンが繰り返される二次元ディザマトリクスであれば、上記効果が得られる。なお、ディザマトリクスの周期が小さいほど周期的なノイズの周波数が高くなり、ノイズとして目立ちにくくなる。よって、縦横いずれも２画素周期の二次元ディザマトリクスが最も好ましい。

また、しきい値生成部１１Ｂは、しきい値生成部１１Ａと同じ構成である。よって、図８に示すように、しきい値生成部１１Ａと１１Ｂとを切り替えて使用する構成として、しきい値生成部１１を全体で１つ備えているだけでもよい。この場合、しきい値生成部１１の出力が比較器１２への入力なのか、ビット付加部１４への入力なのかを制御すればよい。図８にその制御方法の一例を示す。

図８において、セレクタ１３Ａとデマルチプレクサ１５とに入る制御信号ＳＥＬ２を入出力切り替え制御部１６から出力する。入出力切り替え制御部１６は、しきい値生成部１１の出力を比較器１２に送る場合にＳＥＬ２として０を選択して出力し、ビット付加部１４に送る場合に１を選択し出力する。

以上のように、本発明の第２の実施形態として、ラスタ画像１に画像処理を施してビットプレーン数を減少させる画像処理部前段４と、画像処理部前段の出力信号（ラスタ画像）を蓄積するメモリと２、メモリ２からのラスタ画像のビットプレーン数を元のビットプレーン数に戻す画像処理部後段５と、を有し、画像処理部前段４と画像処理部後段５とで逆の処理を行う画像処理装置を説明した。上記構成により、画質への影響を最小限にして、チップ面積の減少と、消費電力の減少とを図ることができる。

また、画像処理部前段４と画像処理部後段５とにおけるビットプレーン数の増減は、多値ディザ法で行うことにより、画像処理部の構成を簡略化した画像処理装置を得ることができる。

なお、画像処理をソフトウェアにて処理する構成とすることも可能である。
図９は、本実施形態における画像処理部前段の画像処理方法の一例を示すフローチャートであり、図１０は、本実施形態における画像処理部後段の画像処理方法の一例を示すフローチャートである。なお、図９及び図１０において、画像処理部前段、画像処理部後段の両方の処理をソフトウェア構成としたが、これらは片方のみソフトウェア構成にして、もう片方をハードウェア構成としても問題ない。

図９には、入力信号が６ビット、圧縮時のビットプレーン数がｂビット（ただしｂは２〜６の整数）の時の画像処理方法を示している。画像処理部前段４では、入力信号階調Ｉ（６ビット）、画素のＸ座標ｘ、画素のＹ座標ｙを入力する（ステップＳ１１）。次に、しきい値を生成するために必要なディザマトリクスを定義する（ステップＳ１２）。ここでは４×４の組織的ディザのディザマトリクスのうちＢａｙｅｒ配列と呼ばれる、［［10,4,6,8］，［12,0,2,14 ］，［7,9,11,5］，［3,15,13,1 ］］というマトリクス構成を採用している。

そして、画素座標値ｘ、ｙをもとにしきい値を生成する（ステップＳ１３）。しきい値の生成方法は図中に示している通りである。xmod4 とは、ｘを４で割った余りを示している。ここでディザマトリクスを２のべき乗で除算するのは、しきい値が出力階調のビット数ｂによって異なり、それぞれのビット数に対応した値にするためである。例えば、ｂ＝４ならばしきい値は２ビットの値をとる。ディザマトリクスの値は４ビットなので、２ビットにするために２＾（４−２）＝４で除算している。

ステップＳ１４では入力信号階調からしきい値ｄを減算し、下位ビットの切捨てを行う。上記例ではｂ＝４なので６−４＝２で下位２ビットを切り捨て、上位４ビットを出力する。

図１０において、画像処理部後段５では、入力信号階調Ｉはｂビットであり、画素のＸ座標ｘ、画素のＹ座標ｙを入力する（ステップＳ２１）。ステップＳ２２、ステップＳ２３では、画像処理部前段４と同じ構成のものを使用する。そして、入力信号Ｉが０であれば出力Ｉｏｕｔ＝ｄであり、そうでなければステップＳ２４に示すようにＩを上位ビット、ｄを下位ビットとし、原信号との誤差を減少させるために２＾（５−ｂ）を付加したものを出力する。この２＾（５−ｂ）は、図５で示したＯＲ成分に対応している。

以上のようなアルゴリズムにより、図２に示した画像処理装置と等価系の画像処理装置を、画像処理をソフトウエアによって行う構成として実現できる。
なお、図９及び図１０で示したフローチャートは一例であり、本実施形態を満足する構成であれば、これに限定されるものではない。

〈第３の実施形態〉
図１１は、本発明の第３の実施形態である画像処理装置の第１の構成例を示すブロック図である。本発明の第２の実施形態と異なるのは、画像処理部後段５と画像表示部３との間に、ラスタ画像１をそのまま画像表示部３に送るか、メモリ２からのラスタ画像を画像表示部３に送るかを選択するセレクタ１３Ｂとを有し、セレクタ１３Ｂにおける選択制御を行うメモリ使用切替制御部６を備えている点である。

メモリ切替制御部６は、画像表示部３に送りたい画像に応じてセレクタ１３Ｂの制御を行う。例えば、静止画表示を行っている場合は、画像の書き換えが行われないのでメモリ２に蓄積されている画像を表示するために、メモリ使用切替制御部６から「１」を出力し、セレクタ１３Ｂは画像処理部後段５から出力されたラスタ画像を画像表示部３に送る。一方、動画表示を行っている場合は、メモリにラスタ画像１を蓄積せず、そのまま画像表示部３に表示するのでメモリ使用切替制御部６からセレクタ１３Ｂに「０」を出力する。

以上のような構成とすることにより、動画・静止画の切替表示が可能であるとともに、静止画表示においては少ないチップ面積で、消費電力の減少を図った画像表示を行うことができる。

図１２は、本発明の第３の実施形態である画像処理装置の第２の構成例を示すブロック図である。図１２では、メモリ使用切替制御部６の出力信号が「０」の場合、すなわちメモリ２を介さずにラスタ画像１をそのまま画像表示部３に表示する際に、処理ＯＮ・ＯＦＦ制御部７を用いて画像処理部前段４、メモリ２、画像処理部後段５の処理を停止するように制御する。このように画像処理部前段４、メモリ２、画像処理部後段５の処理を停止することで、消費電力の減少を図ることができる。

〈第４の実施形態〉
図１３は、本発明の第４の実施形態である画像処理装置の概略構成を示すブロック図である。図１１に示した本発明の第３の実施形態と異なるのは、ビット付加部１４Ａの構成と、メモリ使用切替制御部６からの出力が階調制御部７に入力され、当該階調制御部７により画像表示部３の階調制御を行う点である。

図１４は、本発明の第４の実施形態におけるビット付加部の概略構成を示すブロック図である。ビット付加部１４Ａは、メモリ２からの出力を上位４ビット、しきい値生成部１１Ｂからの出力を下位２ビットとしてビット結合を行い、それをセレクタ１３Ｂに出力している。これは、図５に示した本発明の第２の実施形態におけるビット付加部１４と比較して、非常に簡略化された構成である。

図１５は、本発明の第４の実施形態における入力信号、メモリに蓄積される信号、画像処理部後段からの出力信号の値を示す図である。図１５に示すように、図５の構成を図１４に変更することによって、出力信号の平均値が入力信号よりも小さくなっていることが分かる。このままではセレクタ１３Ｂで表示切替を行った際に表示画像の明るさに差が生じてしまうため、階調制御部７で表示階調の変更制御を行う。すなわち、メモリ使用切替表示部６の出力が「０」の場合、階調制御部７は通常の階調制御を行うが、出力「１」の場合、階調制御部７は、図１６に示すように図１５の出力信号よりも大きな値の出力階調となるように調整する。このことにより、セレクタ１３Ｂによる表示の切替時（すなわち、メモリ２の使用時。）においてもほぼ同じ明るさの画像を得ることができる。

階調制御部７の構成としては、いくつかのものが考えられる。例えば、ルックアップテーブルを形成し、入力信号の読み替えを行ってもよい。また、ハードウェア構成では、画像表示部がアナログ階調方式のＬＣＤ(liquid crystal display)や有機ＥＬ(electroluminescent)ディスプレイの場合、液晶のＶ−Ｔ特性をメモリ使用切替制御部６の値に応じて変化するように液晶の階調電圧の値を変更するといった方法が挙げられる。

以上のような構成にすることにより、本発明の第１、第２の実施形態と比較して、画像処理部後段５の処理がほとんどない構成の画像処理装置を提供することができる。

〈第５の実施形態〉
図１７は、本発明の第５の実施形態である画像処理装置の概略構成を示すブロック図である。図１１に示した本発明の第３の実施形態と異なるのは、Ｒ，Ｇ，Ｂそれぞれの階調において、メモリ２に蓄積するビットプレーン数がそれぞれ４，５，３である点である。この構成においては、本発明の第３の実施形態と同じメモリ容量で構成されている。

このようにＧに多いビットプレーン数を割り当て、Ｂに少ないビットプレーン数を割り当てるのは、多値ディザ処理において画質低下となる粒状感が色差よりも輝度差によるところが大きいためである。Ｇは輝度成分に最も大きな影響を与え、Ｂは最も影響が少ない。このような構成とすることにより、粒状感をさらに抑えることができる。なお、通常の多値ディザ処理においてビットプレーン数を上記のような構成にすると、Ｂの色誤差が大きくなってしまい、肌色の画質が劣化することとなる。

図１８は、本発明の第５の実施形態において、画素階調Ｂにおける入力信号、メモリに蓄積される信号、画像処理部後段からの出力信号の値を示す図である。また、多値ディザ（従来技術）による出力信号、それぞれの入力信号に対する平均値、平均値と入力信号値との差、出力信号の標準偏差も併せて示している。従来技術の誤差と比較して本実施形態の標準偏差は、ほとんどの階調で減少しており、かつ安定して低い値をとっていることが分かる。このことは、ビットプレーン数が変化しても、本実施形態では色誤差や粒状感が抑制されることを示している。

図１７において、ラスタ画像のＲ成分に対しては４ビットのメモリを使用しているため、本発明の第２の実施形態で示した画像処理部前段４、画像処理部後段５と同じ処理を施しているが、Ｇ成分、Ｂ成分においては、しきい値生成部の構成、及び各部に送られるビット幅が異なる。図１９に画像処理部前段４Ｇ及び４Ｂ、画像処理部後段５Ｇ及び５Ｂの構成を示す。図１９において、しきい値生成部１１Ｇ及び１１Ｂは、図２０に示す生成方法により出力信号が生成される。

以上のような構成とすることにより、ＲＧＢカラー表示における輝度誤差を減少させることができ、さらに粒状感の少ない、通常の６ビット表示と遜色ない画質の画像を得ることができる。

さらに、図１７において、本発明の第２の実施形態と同様に、しきい値生成部を全体で１つだけ備えた構成にすることも可能である。図２１にその構成例を示す。図２１に示すしきい値生成部１１は、図２０に示したしきい値生成部１１Ｂの生成方法を使用して、Ｒ成分への出力はそのうち上位２ビット、Ｇ成分への出力は上位１ビットのみを使用する。このことにより、ＲＧＢ各成分ごとにしきい値生成部を設ける必要がなく、効率化が図れる。

〈第６の実施形態〉
これまで、各色６ビットのラスタ画像を４ビットメモリに蓄積し、そのデータをもとに各色６ビット表示可能な画像表示部への高画質な画像表示を行う画像処理装置について述べてきた。ここでは、各色４ビット表示可能な画像表示部に対して、ＦＲＣ(Frame Rate Control)を用いることにより、６ビット相当の表示が行える画像処理装置について説明する。

ＦＲＣは、限定階調表示の画像表示装置において、周期的に階調を変化させることにより表示可能な階調を増加させる方法である。例えば０〜１５階調まで表示可能な画像表示装置において、４フレームを１周期として１４，１４，１４，１５のように周期的に表示階調を変化させると、表示可能な階調は、１５×４＋１＝６１階調となり、ほぼ６ビット表示相当となる。

図２２は、本発明の第６の実施形態である画像処理装置の概略構成を示すブロック図である。図２に示す本発明の第２の実施形態との違いは、図２における画像処理部後段５に替えてＦＲＣ画像処理部後段９を設けた点、ＦＲＣ画像処理部後段９にフレームの始まりを示すＶＳｙｎｃが入力する点、及び画像表示部３Ａが各色４ビット表示可能である点である。なお、ここでは便宜的にＲＧＢのうち１つのブロックのみ示している。

以下、ＦＲＣ画像処理部後段９を中心に説明していく。ＦＲＣ画像処理部後段９は、画素のＸＹ座標をもとにしきい値を生成するしきい値生成部１１Ｂと、ＶＳｙｎｃを計数する２ビットカウンタ１９と、しきい値生成部１１Ｂと２ビットカウンタ１９の出力をもとにキャリーを生成するキャリー生成部２０と、メモリ２からの出力のうち、キャリー値に応じて出力に１を加算した値を画像表示部３に出力するか、又は、そのままの値を画像表示部３に出力するか、を設定するセレクタ１３と、から構成されている。

しきい値生成部１１Ｂは、図３に示すような出力を行う。これは本発明の第２の実施形態の出力値と同様である。２ビットカウンタ１９は、ＶＳｙｎｃが入力される度に計数され、その出力値が００→１１→０１→１０→００→…と変化する。その状態遷移表を図２３に示す。図２３に示したように、次の状態と出力値とは同じとなるようにしている。

キャリー生成部２０は、しきい値生成部１１Ｂの出力であるしきい値と２ビットカウンタ１９の出力値とをもとにキャリー値を設定する。図２４にしきい値とカウンタ出力値とキャリー出力値との関係を示す。（しきい値）＞（カウンタ出力値）のときには「１」を、それ以外のときは「０」を出力している。このように、４フレームを１周期とし、その中でしきい値分のキャリーを発生させるようにしている。

そして、キャリー値をもとにセレクタ１３で出力する信号を選択する。キャリー値が「０」の場合はメモリ２からの出力値を、「１」の場合はメモリ２からの出力値に１を加算した値を画像表示部３に出力する。

図２５は、本発明の第６の実施形態における入力信号、メモリに蓄積される信号、ＦＲＣ画像処理部後段からの出力信号の値を示す。また、多値ディザ（従来技術）による出力信号、それぞれの入力信号に対する平均値、平均値と入力信号値との差、出力信号の標準偏差も併せて示している。ここで出力信号は、本来４ビットであるが、入力信号との誤差を比較するために４ビット→６ビット変換した値を使用している。また、ＦＲＣ画像処理部後段９からの出力信号は、ＦＲＣ画像処理部後段９によって得られる４フレーム（１周期）分の平均値である。従来技術の誤差と比較して本実施形態の標準偏差は、ほとんどの階調で減少しており、かつ安定して低い値をとっていることが分かる。また図６の結果との比較でもほとんど遜色ない標準偏差であることが分かる。このことから、４ビットのメモリ、４ビット表示可能な画像表示装置であっても、本発明を使用することにより６ビット相当の画質の画像が得られることが分かる。

以上のような構成とすることにより、従来の多値ディザ処理よりも高画質で従来のＦＲＣのように６ビット分のメモリを必要としない、画像処理装置を得ることができる。

〈第７の実施形態〉
本発明を好適に実施した第７の実施形態について説明する。図２６は、本発明の第７の実施形態である画像処理装置の構成例を示すブロック図である。本発明の第３の実施形態と異なるのは、画像処理部前段４と画像処理部後段５の代わりに、圧縮処理部４Ａと伸張処理部５Ａとを有している点である。

メモリ切替制御部６は、画像表示部３に送りたい画像に応じてセレクタ１３Ｂの制御を行う。例えば、静止画表示を行っている場合は、画像の書き換えが行われないのでメモリ２に蓄積されている画像を表示するために、メモリ使用切替制御部６から「１」を出力し、セレクタ１３Ｂは伸張処理部５Ａから出力されたラスタ画像を画像表示部３に送る。一方、動画表示を行っている場合は、メモリ２にラスタ画像１を蓄積せず、そのまま画像表示部３に表示するのでメモリ使用切替制御部６からセレクタ１３Ｂに「０」を出力する。

以上のような構成とすることにより、動画・静止画の切替表示が可能であるとともに、静止画表示においては少ないチップ面積で、消費電力の減少を図った画像表示を行うことができる。この切り替え表示においては、画像処理部前段４と画像処理部後段５とのような特定の圧縮・伸張処理でなくても、任意の圧縮処理部４Ａと伸張処理部５Ａとでも適用可能であり、しかも大きな効果を有する。
換言すると、圧縮処理部４Ａ及び伸張処理部５Ａは、メモリ２へ入力される画像信号及びメモリ２から読み出された画像信号に対して、特定の関係（例えば、二次元ディザマトリクスが同一。）の圧縮・伸張処理を行う必要はない。
例えば、圧縮処理部４Ａ及び伸張処理部５Ａは、メモリ２へ入力される画像信号及びメモリ２から読み出された画像信号に対して、異なる二次元ディザマトリクスを用いて圧縮・伸張処理を行ってもよい。すなわち、圧縮処理部４Ａ及び伸張処理部５Ａは、構成の異なるしきい値生成部を備えていてもよい。
また、圧縮処理部４Ａ及び伸張処理部５Ａが行う圧縮・伸張処理は、二次元ディザマトリクスを用いた処理でなく他の処理方法であっても、上記同様の効果が得られることは明らかである。

〈第８の実施形態〉
本発明を好適に実施した第８の実施形態について説明する。図２７は、本発明の第８の実施形態である画像処理装置の構成例を示すブロック図である。この画像処理装置は、第７の実施形態による画像処理装置の構成に加えて、処理ＯＮ・ＯＦＦ制御部７をさらに有する。処理ＯＮ・ＯＦＦ制御部７は、メモリ使用切替制御部６の出力信号が「０」の場合、すなわちメモリ２を介さずにラスタ画像１をそのまま画像表示部３に表示する際に、圧縮処理部４Ａ、メモリ２、伸張処理部５Ａの処理を停止するように制御する。

本実施形態による画像処理装置は、メモリ使用切替制御部６が「０」を出力している場合、すなわちメモリ２を使用しない場合は、処理ＯＮ・ＯＦＦ制御部７が圧縮処理部４Ａ、メモリ２、伸張処理部５Ａの処理を停止する。これにより、第１０の実施形態による画像処理装置と同様の効果が得られることに加え、さらに消費電力の減少を図ることができる。

〈第９の実施形態〉
本発明を好適に実施した第９の実施形態について説明する。図２８は、本発明の第９の実施形態である画像処理装置の構成例を示すブロック図である。第３の実施形態による画像処理装置と異なるのは、解像度が縦Ｘ＊横Ｙで各６ビット表示可能な画像表示部３の表示容量と同じ容量の画像（すなわち、Ｘ＊Ｙ画素の画像）を蓄積できるメモリ２を有している点である。
なお、本明細書中において、”表示装置の「解像度」”とは、この表示装置（例えば、画像表示部３）が横方向及び縦方向に一画面で表示できる最大画素数を表すものである。例えば、解像度が６４０×４８０の表示装置は、横方向には６４０画素、縦方向には４８０画素を備えており、これ以下の画像を一画面中に表示できる。
また、“画像の「解像度」”とは、画像を構成する画素の総数を縦方向の画素数と横方向の画素数の積として表したものである。例えば、解像度が６４０×４８０の画像とは、横方向の画素が６４０、縦方向の画素が４８０の矩形で表される領域を占める画像のことである。

このような場合、例えば図２８に示しているように、画像表示部３の解像度（Ｘ＊Ｙ）の縦方向に２倍の画像（Ｘ＊２Ｙ）がラスタ画像１として入力された場合、画像処理部前段４において圧縮率１／２で圧縮、すなわちビットプレーン数を半分にすることにより、全ての画像をメモリ２に蓄積できる。換言すると、ラスタ画像１として入力された、縦方向に画像表示部３の解像度の２倍の画素を有する画像を全てメモリ２に蓄積できる。そして、この入力画像のＸ＊Ｙの大きさの任意の領域に関して画像処理部後段５で伸張処理を行い、画像表示部３でその解像度より大きな画像の任意の領域の表示を行うことができる。以上により、フレーム周期ごとに外部から画像を入力しなくても、メモリ２に蓄積された画像が、スクロール画像のように大きな解像度の画像（換言すると、画像表示部３の解像度よりも画素数が多い画像。）であっても表示可能となる。

メモリ２を介さない画像表示を行う場合、入力画像の解像度はＸ＊Ｙが最大である。換言すると、ラスタ画像１として入力された入力画像がＸ＊Ｙ画素よりも小さい場合、メモリ使用切換制御部６はセレクタ１３Ｂに「０」を出力し、ラスタ画像１をメモリ２を介さずに直接画像表示部３に表示させる。

なお、この例での入力画像は連続した２画面分の画像であったが、これに限定することはなく、異なる２以上の画面の画像でも同じ効果が得られることはいうまでもない。
換言すると、例えば、Ｘ＊Ｙ画素のラスタ画像をメモリ２に二つ蓄積する場合も、画像処理部前段４において上記同様の圧縮処理を施すことで、各ラスタ画像をメモリ２に蓄積することが可能である。また、各ラスタ画像をメモリ２から読み出し、画像処理部後段５において伸張処理を施したうえで、画像表示部３において表示させることが可能である。

このように、本実施形態によれば、画像表示部３のｍ倍（ｍは任意の正数）の解像度の画像がラスタ画像１として入力された場合は、入力画像をｍ分の１に圧縮してメモリ２へ蓄積する。よって、入力画像が画像表示部３の解像度よりも画素数が多いラスタ画像であっても、メモリ２へ蓄積することが可能となる。
また、メモリ２に蓄積した画像の画像信号に対し画像処理部後段５において伸張処理を行うことによって、画像表示部３でその解像度より大きな画像の任意の領域の表示を行うことができる。
さらに、フレーム周期ごとに外部から画像を入力しなくても、メモリ２に蓄積された画像が、スクロール画像のように大きな解像度の画像（換言すると、画像表示部３の解像度よりも画素数が多い画像。）であっても表示可能となる。

〈第１０の実施形態〉
本発明を好適に実施した第１０の実施形態について説明する。図２９は、本発明の第１０の実施形態である画像処理装置の構成例を示すブロック図である。本実施形態による画像処理装置は、画像処理部前段４とメモリ２との間にセレクタ１３Ｃを備え、画像処理部後段５とセレクタ１３Ｂとの間にセレクタ１３Ｄを備え、さらにセレクタ１３Ｃ及び１３Ｄの制御を行うメモリ入力信号切替制御部２７を有している点で第９の実施形態による画像処理装置と異なる。

メモリ入力信号切替制御部２７は入力画像の解像度などを参照して、メモリ２に蓄積する画像を圧縮画像か、非圧縮画像かを選択する。以下の説明においては、解像度を参照することで圧縮画像又は非圧縮画像を選択しているが、これに限らず、ビットプレーン数といった画像のデータ容量を参照することによって圧縮画像又は非圧縮画像を選択するようにしてもよいことはいうまでもない。

例えば、ラスタ画像１の画素数がＸ＊Ｙでメモリ２を使用する場合、メモリ入力信号切替制御部２７は、セレクタ１３Ｃ及びセレクタ１３Ｄに「０」を出力し、メモリ使用切替部６は、セレクタ１３Ｂに「１」を出力する。これによって、メモリ２には非圧縮画像が蓄積され、画像表示部３には非圧縮画像が表示される。

また、ラスタ画像１の画素数がＸ＊２Ｙでメモリ２を使用する場合、メモリ入力信号切替部２７はセレクタ１３Ｃ及び１３Ｄに「１」を出力し、メモリ使用切替部６は、セレクタ１３Ｂに「１」を出力する。これによって、メモリ２には、画像処理部前段４において圧縮された画像が蓄積され、画像表示部３には、メモリ２から読み出され画像処理部後段５において伸張された画像が表示される。

なお、ラスタ画像１の画素数がＸ＊Ｙでメモリ２を使用しない場合は、本実施形態の第１の構成例と同様であり、メモリ使用切換制御部６はセレクタ１３Ｂに「０」を出力し、メモリ２を介さずにラスタ画像１を直接画像表示部３に表示させる。

以上のような構成により、メモリ２に蓄積する画像として、圧縮画像か、非圧縮画像かを選択することが可能となる。画質よりもその表示可能な画像の大きさを優先する場合は、圧縮画像を選択することによって、地図のような一画面に入りきらない画像を蓄積することが可能である。また、自然画の静止画像のように画質を優先する場合には、非圧縮画像を選択することにより、画質とメモリの効率化に優れた、適応的な画像処理装置を得ることができる。

〈第１１の実施形態〉
本発明を好適に実施した第１１の実施形態について説明する。図３０は、本発明の第１１の実施形態である画像処理装置の構成例を示すブロック図である。本実施形態において原画像であるラスタ画像１は、画像１Ａと文字情報１Ｂとに分割されて画像処理装置に入力される。
本実施形態による画像処理装置は、画像合成部２８を有する点が第９の実施形態による画像処理装置と異なる。画像合成部２８は、画像処理部後段５においてビットプレーン数が増加された画像１Ａと、文字情報１Ｂとの合成画像を生成する。

入力画像であるラスタ画像が、画像１Ａ（画素数Ｘ＊Ｙ；６ビット）及び文字情報１Ｂ（画素数Ｘ＊Ｙ；１ビット）の二つのレイヤーに分割されて入力された場合を考える。非圧縮状態での合成画像は、Ｘ＊Ｙそれぞれの画素において、６ビット＋１ビット＝７ビットのデータとなる。メモリ２に蓄積できる最大のデータ量は、Ｘ＊Ｙそれぞれの画素において６ビットのデータであるため、非圧縮状態での合成画像はメモリ２には蓄積できない。

このような場合、メモリ使用切替制御部６は、セレクタ１３Ｂに「１」を出力し、画像１Ａを画像処理部前段４に入力する。画像処理部前段４において、画像１Ａに対して上記同様の圧縮処理が施され、画像１Ａのビットプレーン数が「６」から「５」に減少する。ビットプレーン数が減少した画像１Ａと文字情報１Ｂとのデータ量の合計は、Ｘ＊Ｙそれぞれの画素において、５ビット＋１ビット＝６ビットのデータ量となるため、メモリ２に蓄積することが可能となる。

また、メモリ２から読み出されたビットプレーン数が「５」に減少した画像１Ａは、画像処理部後段５において上記同様の伸張処理が施され、ビットプレーン数が「５」から「６」に増加される。画像合成部２８は、画像処理部後段５においてビット数が増やされた画像１Ａと、メモリ２から読み出した文字情報１Ｂとの合成画像を生成する。この合成画像は、画像表示部３において表示される。

このように本実施形態による画像処理装置は、ラスタ画像が二つのレイヤーに分割して入力され、それらが非圧縮ではメモリ２に蓄積不可能なときは、少なくとも一方のレイヤーのデータを圧縮、又はビットプレーン数を減少させてメモリ２に蓄積し、伸張又はビットプレーン数の増加により得られた二つのレイヤーを合成して表示できる。
例えば、図３０に示しているように画像１Ａが通常の６ビット画像で、文字情報１Ｂが１ビットの文字情報であるような場合、画像合成部２８で文字のオーバーレイ表示を実現することができる。また、オーバーレイ表示のための新たなメモリを設けることなく画像表示が可能である。

さらに、本実施形態による画像処理装置は、画像１Ａ及び文字情報１Ｂを独立に変更することが可能である。例えば、画像１Ａとして静止画像を文字情報１Ｂとして時刻を表示する時計を考えた場合、文字情報１Ｂのみを所定の間隔（例えば、１秒ごと、１分ごと）で取得してメモリ２へ入力することで、画像処理部前段４、メモリ２及び画像処理部後段５における処理を省略できる。これにより、ラスタ画像１を画像表示部３で表示する際に、消費電力を低減することが可能となる。

なお、本実施形態ではラスタ画像を構成する二つのレイヤーの例として多階調映像と文字情報とをあげたが、これに限定されることはなく、その他の構成、例えば二つの映像の重ね合わせといった構成でも適用可能である。

〈第１２の実施形態〉
本発明を好適に実施した第１２の実施形態について説明する。図３１は、本発明の第１２の実施形態である画像処理装置の構成例を示すブロック図である。本実施形態においてラスタ画像１を表示させるための信号は、画像１Ａと画素ごとの制御信号２９との二つのレイヤーに分割されて画像処理装置へ入力される。
本実施形態による画像処理装置が第９の実施形態による画像処理装置と異なる点は、画像１Ａと制御信号２９とが非圧縮ではメモリ２に蓄積不可能なときは、画像１Ａを圧縮又はビットプレーン数を減少させてメモリ２に蓄積し、伸張又はビットプレーン数の増加により得られた映像を制御信号２９に基づいて画像表示部３において表示することである。

ラスタ画像１を表示させるための信号が、画像１Ａ（画素数Ｘ＊Ｙ；６ビット）及び各画素ごとの制御信号２９（１ビット）の二つのレイヤーに分割されて入力された場合を考える。画像１Ａと制御信号２９のデータ量の合計は、Ｘ＊Ｙそれぞれの画素において６ビット＋１ビット＝７ビット分のデータとなる。メモリ２に蓄積できる最大のデータ量は、Ｘ＊Ｙそれぞれの画素において６ビット分のデータであるため、非圧縮状態ではラスタ画像１を表示させるための信号はメモリ２に蓄積できない。

このような場合、メモリ使用切替制御部６は、セレクタ１３Ｂに「１」を出力し、ラスタ画像１を表示するための信号を画像処理部前段４に入力する。画像処理部前段４において、画像１Ａに対して上記同様の圧縮処理が施され、画像１Ａのビットプレーン数が「６」から「５」に減少する。ビットプレーン数が減少した画像１Ａと各画素の制御信号２９とのデータ量の合計は、Ｘ＊Ｙそれぞれの画素において５ビット＋１ビット＝６ビット分のデータ量となるため、メモリ２に蓄積することが可能となる。

また、メモリ２から読み出されたビットプレーン数が「５」に減少した画像１Ａは、画像処理部後段５において上記同様の伸張処理が施され、ビットプレーン数が「５」から「６」に増加される。ビットプレーン数が増やされた画像１Ａは、メモリ２から読み出された各画素ごとの制御信号２９に基づいて画像表示部３において表示される。

このように本実施形態による画像処理装置は、ラスタ画像１を表示させるための信号が少なくとも一つの画像と少なくとも一つの制御信号とに分割して入力され、それらが非圧縮ではメモリ２に蓄積不可能なとき、少なくとも一つの画像を圧縮、又はビットプレーン数を減少させてメモリ２に蓄積し、伸張又はビットプレーン数の増加により得られた画像を制御信号に基づいて表示できる。

さらに、本実施形態による画像処理装置は、画像１Ａ及び制御情報２９を独立に変更することが可能である。これは、第１４の実施形態と同様であり、例えばメモリ２に蓄積された画像１Ａ及び制御情報２９のうち、制御情報２９のみを更新することで、画像処理部前段４、メモリ２及び画像処理部後段５における処理を省略できる。これにより、ラスタ画像１を画像表示部３で表示する際に、消費電力を低減することが可能となる。

〈第１３の実施形態〉
上述する本発明の第１２の実施形態まででメモリを有する構成において、メモリ容量の減少、消費電力の減少を図り、かつ画質が従来技術と遜色ないものが得られる画像処理装置について説明した。本発明の第１３及び第１４の実施形態では、その他にも、第１の装置から第２の装置へのラスタ画像の転送において、その伝送容量を減少させることが可能である。以下その構成について説明する。

図３２は、本発明の第１３の実施形態である画像伝送装置の概略構成を示すブロック図である。図３２において、本発明の第１３の実施形態である画像伝送装置は、ラスタ画像を送信する第１の装置７と、ラスタ画像を受信する第２の装置８と、を有して構成され、第１の装置７では各色６ビット階調のラスタ画像１を画像処理部前段４で各色４ビット階調に変換し、それを第２の装置８に伝送する。第２の装置８では、第１の装置７から受け取ったラスタ画像を画像処理部後段５で処理を行い、各色６ビット階調のラスタ画像に戻し、画像表示部３へ出力する。

ここで、画像処理部前段４、画像処理部後段５は、上述する各実施形態で説明してきた構成と同じものである。

以上のような構成とすることにより、第１の装置７から第２の装置８へのラスタ画像の伝送において画質劣化がほとんどなく、少ない伝送容量で画像伝送が行えることが分かる。これは、画像の伝送容量が不足している場合や、第１の装置と第２の装置間の伝送路の本数を減らすのに効果がある。

なお、本実施形態による画像伝送装置が有する第２の装置８は、本発明による画像受信装置の好適な実施形態をも示している。
本発明による画像受信装置は、第２の装置８のように、原画像よりもビットプレーン数が減少したラスタ画像を受信し、受信した画像のビットプレーン数を増加させることによって、原画像と比較して画質に遜色のない画像を得ることができる。また、送信側においてビットプレーン数を原画像よりも減少させた状態の画像を受信するため、画像を効率的に受信できる。
例えば、画像を受信するための伝送路が１６ビットのバス幅しか備えていない装置において各色６ビット（計１８ビット）のラスタ画像を受信したい場合などは、送信側においてビットプレーン数が減少された状態のラスタ画像を受信して、この画像のビットプレーン数を増加させることにより、原画像と比較して画質に遜色のない画像を各色パラレルに受信することが可能となる。

〈第１４の実施形態〉
図３３に、本発明の第１４の実施形態である画像伝送装置を示す。この画像伝送装置は、ラスタ画像を送信する第１の装置７と、ラスタ画像を受信する第２の装置８ａ，８ｂ，８ｃを有する。なお、第１の装置７と第２の装置８ａ，８ｂ，８ｃとの間の伝送路のバス幅は、それぞれ１５ビット、１２ビット、９ビットとする。
第１の装置７は、画像処理部前段４、ビットプレーン減少数制御部５０、セレクタ５１及びデマルチプレクサ５２を有する。画像処理部前段４は、ラスタ画像１のビットプレーン数（各色６ビット階調）を所定の値まで減少させ、ビットプレーン減少数制御部５０からの指示に応じたビットプレーン数のラスタ画像をセレクタ５１に出力する。ビットプレーン減少数制御部５０は、ラスタ画像１を第２の装置８ａ〜８ｃのいずれに伝送するかに応じてセレクタ５１を制御し、受信側の装置に適したビットプレーン数の画像を画像処理部前段４に出力させる。また、デマルチプレクサ５２を制御して、画像処理部前段４がビットプレーン数を減少させたラスタ画像の伝送路を選択する。
第２の装置８ａは、画像処理部後段８ａ及び画像表示部３ａを有する。画像処理部後段５ａは、第１の装置７から伝送されてきた各色５ビットのラスタ画像に上記同様の処理を行い、各色６ビットのラスタ画像に復元する。画像表示部３は、各色６ビットに復元されたラスタ画像を表示する。
なお、第２の装置８ｂは、画像処理部後段５ｂにおいて各色４ビットのラスタ画像を各色６ビットに復元し、第２の装置８ｃは、画像処理部後段５ｃにおいて各色３ビットのラスタ画像を各色６ビットに復元する他は、第２の装置８ａと同様である。

本実施形態による画像伝送装置の動作について説明する。なお、ここではラスタ画像１を第２の装置８ａへ伝送する場合を例に説明を行う。画像処理部前段４は、各色６ビットのラスタ画像１に処理を施し、各色５ビット、４ビット、３ビットのラスタ画像をそれぞれ生成する。ビットプレーン削減数制御部５０は、セレクタ５１を制御し、受信側の装置に応じたラスタ画像、すなわち各色５ビットのラスタ画像をデマルチプレクサ５２に入力させる。この時ビットプレーン減少数制御部５０は、制御信号を“ａ”としてセレクタ５１へ送る。ビットプレーン減少数制御部５０から出力される制御信号が“ａ”であるため、デマルチプレクサ５２に入力されたラスタ画像は、第２の装置８ａへの伝送路へ出力される。
第２の装置８ａでは、第１の装置７から受け取ったラスタ画像に対して画像処理部後段５で処理を行って各色６ビット階調のラスタ画像に戻し、画像表示部３ａにおいて表示する。

このように、本実施形態による画像伝送装置は、ラスタ画像のビットプレーン数をどの程度減少させるかを、受信側の装置に応じて選択することが可能となる。よって、受信側の装置への伝送路のバス幅や画像処理部後段５ａ〜５ｃの能力に応じたビットプレーン数のラスタ画像を伝送することができるため、伝送容量の効率化を計ることができる。

〈第１５の実施形態〉
本発明は、チップ面積の減少や消費電力の減少を狙ったものであるため、その画像処理部は複雑な処理を必要とせず、簡潔な構成である。そのことから、本発明は、メモリを内蔵した表示装置のドライバやコントローラチップに搭載し、上記効果を得られるものであるが、さらに、ガラス基板上にこれらドライバやコントローラを搭載するポリシリコン回路にも適用可能である。

図３４は、本発明の第１５の実施形態であるガラス基板上にポリシリコン薄膜トランジスタ回路を用いて、画像処理部や駆動回路部を形成した液晶表示装置である。入力信号としてＲＧＢ各色６ビット、メモリはＲＧＢ各色４ビット分、出力はＲＧＢ各色６ビットとしている。外部からのラスタ画像１を液晶表示部１０に表示する。液晶表示部１０は、マトリクス状に配置された画素３１と薄膜トランジスタ３２、そして画素３１及び薄膜トランジスタ３２の組に対して格子状に配置した複数のデータ線３３及び複数のゲート線３４がそれぞれの薄膜トランジスタ３２に対して１本ずつ接続した構成となっている。それぞれの画素３１は、ゲート線３４からの信号により薄膜トランジスタ３２がＯＮ状態になったときに、薄膜トランジスタ３２と接続しているデータ線３３の信号が書き込まれる。

ラスタ画像１は、画像処理部前段４及びデータレジスタ２３に送られる。画像処理部前段４に入力したラスタ画像は、本発明の第１２の実施形態までで説明したような画像処理を行い、ＲＧＢで合計１２ビットのメモリ２に蓄積される。そして、必要に応じてメモリ２からデータを読み込み、画像処理部後段５で画像処理を行う。画像処理部後段５の出力は、セレクタ１３Ｂに送られる。ここで、画像処理部前段４、メモリ２、画像処理部後段５における処理は、本発明の第１２の実施形態までで説明した方法によるものである。よって、画像処理部前段４及び画像処理部後段５に入力する制御信号としては、メモリ２に書き込む又は読み出すときの画素のＸＹ座標が必要となる。なお、画素のＸＹ座標でなくとも、画素のＸＹ座標を導出できるような制御信号、例えば、ＶＳｙｎｃ，ＨＳｙｎｃ，ＣＬＫであってもよい。メモリ２は、メモリ制御部２６により読み出し、書き込みの切り換え、データ入出力のアドレスの制御を行われる。メモリ制御部２６へは、画像処理部前段４及び画像処理部後段５と同じく、少なくとも画素のＸＹ座標が入力される。

図３５は、液晶表示装置におけるシフトレジスタ２１Ａ、データレジスタ２２の構成を示す回路図である。データレジスタ２２に入力したラスタ画像は、Ｓ／Ｒ（シフトレジスタ）２１Ａからの出力信号に基づき、６ビットデータが順次蓄積されていき、ラッチ２３でラッチされる。ラッチ２３からの出力はセレクタ１３Ｂに送られる。

図３６は、液晶表示装置におけるセレクタ１３Ｂの構成を示す回路図である。
セレクタ１３Ｂは、画像処理部後段５からメモリ２に蓄積されていた画像を表示するのか、外部からの画像をそのまま表示するのかによって、メモリ使用切替制御部６からの制御データに基づいてＤＡＣ２４に送るデータを選択する。ＤＡＣ２４では、セレクタ１３Ｂからの各色６ビットのディジタル信号をアナログ信号に変換し、データラインセレクタ２５で所望のデータラインへ出力する。

データラインセレクタ２５からの出力は、液晶表示部１０に送られ、シフトレジスタ２１Ｂで選択されたゲート線３４の行の薄膜トランジスタ３２を介して、画素３１に書き込まれる。

このような構成において、本発明の第１５の実施形態では、本発明の第１２の実施形態までに示した画像処理回路をガラス基板上に内蔵した液晶表示装置を得ることが可能である。また、画像処理部前段４及び画像処理部後段５は、それぞれ少ないトランジスタ数で構成可能である。

図３７に、６ビット信号を４ビットメモリに蓄積し、また６ビットに展開する画像処理部前段４及び画像処理部後段５のロジック構成の一例を示す。図３７においては、２入力、３入力ＮＡＮＤ及びインバータのみで構成している。よって、メモリ面積よりもこの画像処理回路の面積の方が十分小さく、回路部の面積を減少させることが可能であることが分かる。

なお、上述した各実施形態は本発明の好適な実施形態の一例であり、本発明の主旨を逸脱しない範囲内において種々変形して実施することが可能である。

例えば、上記各実施形態においては、画像処理方法として、二次元ディザマトリクスを用いた多値ディザ処理、及び、二次元ディザマトリクスを基にしたビット付加を行うものとしたが、本発明はこれに限定されるものではなく、上記偽色や偽輪郭、粒状感が見られないような画像処理であれば適用可能である。

また、上記各実施形態においては、上記ラスタ画像のビットプレーン数を減少させるときは、二次元ディザマトリクスを用いて多値ディザ処理を施し、ビットプレーン数を増加させるときは多値ディザ処理で用いた二次元ディザマトリクスをもとにビット付加を行うものとしているが、二次元ディザマトリクスの代わりにランダムディザを用いて多値ディザ処理を行うといった、ビットプレーン数の減少時と増加時に逆の画像処理を行うようなその他の画像処理方法を適用してもよい。

さらに、第２の実施形態において、画像処理をソフトウエア処理で行う場合の構成について説明したが、他の実施形態による画像処理装置や画像伝送装置においても、第２の実施形態と同様に画像処理をソフトウエア処理で行う構成とすることが可能である。
このように、本発明は、様々な変形実施が可能である。

本発明の第１の実施形態である画像処理方法の処理の流れを示すフローチャートである。 本発明の第２の実施形態である画像処理装置の概略構成を示すブロック図である。 図２のしきい値生成部の出力信号の生成方法を示す平面図である。 図２の画像処理部前段の処理を示す模式図である。 図２のビット付加部の内部構成を示す回路図である。 本発明の第２の実施形態における入力信号と出力信号とを示す一覧表である。 図２の画像処理部前段の他の構成を示すブロック図である。 本発明の第２の実施形態である画像処理装置の他の構成を示すブロック図である。 画像処理部前段による画像処理方法を示すフローチャートである。 画像処理部後段による画像処理方法を示すフローチャートである。 本発明の第３の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第３の実施形態である画像処理装置の他の構成を示すブロック図である。 本発明の第４の実施形態である画像処理装置の構成を示すブロック図である。 図１１のビット付加部の内部構成を示す回路図である。 本発明の第４の実施形態における入力信号と出力信号とを示す一覧表である。 図１１の階調制御部による入力信号の種類に基づく階調の変更を示す図である。 本発明の第５の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第５の実施形態におけるＢ成分の入力信号と出力信号とを示す一覧表である。 図１５の画像処理部前段及び画像処理部後段の詳細な構成を示すブロック図である。 図１５のしきい値生成部における入出力信号値を示す一覧表である。 本発明の第５の実施形態である画像処理装置の他の構成を示すブロック図である。 本発明の第６の実施形態である画像処理装置の構成を示すブロック図である。 図２０の２ビットカウンタの状態遷移図である。 図２０のキャリー生成部の入出力信号値を示す一覧表である。 本発明の第６の実施形態における入力信号と出力信号とを示す一覧表である。 本発明の第７の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第８の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第９の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第１０の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第１１の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第１２の実施形態である画像処理装置の構成を示すブロック図である。 本発明の第１３の実施形態である画像伝送装置の概略構成を示すブロック図である。 本発明の第１４の実施形態である画像伝送装置の概略構成を示すブロック図である。 液晶表示装置の構成を示すブロック図である。 図３４におけるシフトレジスタ、データレジスタの構成を示すブロック図である。 図３４のセレクタの内部構成を示す回路図である。 図３４の液晶表示装置における画像処理部前段、画像処理部後段のロジック構成図である。 従来の画像処理装置を示すブロック図である。 特公平２−８４９３号公報に記載の発明を画像処理に適用した場合の問題を示す図である。

符号の説明

１ ラスタ画像
１Ａ ラスタ画像（画像）
１Ｂ ラスタ画像（文字情報）
２ 表示画像用メモリ
３、３Ａ 画像表示部
４ 画像処理部前段
４Ａ 圧縮処理部
５ 画像処理部後段
５Ａ 伸張処理部
６ メモリ使用切替制御部
７ ラスタ画像送信側（第１の装置）
８ ラスタ画像受信側（第２の装置）
９ ＦＲＣ画像処理部後段
１０ 液晶表示部
１１、１１Ａ、１１Ｂ しきい値生成部
１２ 比較器
１３、１３Ａ、１３Ｂ、１３Ｃ、１３Ｄ、５１ セレクタ
１４、１４Ａ ビット付加部
１５、５２ デマルチプレクサ
１６ 入出力切り替え制御部
１７ 加算器
１８ 量子化器
１９ カウンタ
２０ キャリー生成部
２１Ａ、２１Ｂ シフトレジスタ
２２ データレジスタ
２３ ラッチ
２４ Ｄ／Ａコンバータ
２５ データラインセレクタ
２６ メモリ制御部
２７ メモリ入力信号切替制御部
２８ 画像合成部
２９ 制御信号
３１ 画素
３２ 薄膜トランジスタ
３３ データ線
３４ ゲート線
５０ ビットプレーン減少数制御部

Claims (20)

1. 入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理装置であって、
   原画像である第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理手段と、
   前記圧縮ラスタ画像を前記蓄積手段に蓄積させる手段と、
   前記蓄積手段に蓄積された前記圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理手段と、
   前記第２のラスタ画像を前記表示装置へ出力する手段とを有し、
   前記第１のラスタ画像のデータ量が前記蓄積手段の蓄積容量よりも大きい場合は前記圧縮ラスタ画像を生成することを特徴とする画像処理装置。
2. 入力画像を表示するためのデータを蓄積手段に蓄積し、該蓄積手段から読み出したデータに基づいて、所定の表示装置に画像表示を行わせる画像処理装置であって、
   ２以上のレイヤーに分割して入力された第１のラスタ画像を画像表示させるための信号の少なくとも一つのレイヤーを圧縮して圧縮レイヤーを生成する第１の画像処理手段と、
   前記圧縮レイヤー及び前記第１のラスタ画像の非圧縮のレイヤーを前記蓄積手段に蓄積する手段と、
   前記蓄積手段に蓄積された前記圧縮レイヤーを読み出して伸張し、これを前記蓄積手段から読み出した前記第１のラスタ画像の非圧縮のレイヤーと合成して第２のラスタ画像を画像表示させるための信号を生成する第２の画像処理手段と、
   前記第２のラスタ画像を画像表示させるための信号を前記表示装置に出力する手段とを有し、
   前記第１のラスタ画像を画像表示させるための信号のデータ量が前記蓄積手段の蓄積容量よりも大きい場合は前記圧縮レイヤーを生成することを特徴とする画像処理装置。
3. 前記第１及び第２の画像処理手段は、前記第１のラスタ画像及び前記第２のラスタ画像の要素成分の最大値及び最小値が一致するように画像処理を行うことを特徴とする請求項１あるいは２記載の画像処理装置。
4. 入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理装置であって、
   原画像である第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理手段と、
   前記圧縮ラスタ画像を蓄積手段に蓄積させる手段と、
   前記蓄積手段から前記圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理手段と、
   前記第２のラスタ画像を前記表示装置へ出力する手段とを有し、
   前記原画像である第１のラスタ画像が、前記表示装置において表示できる最も大きい画像よりも大きい場合は、前記圧縮ラスタ画像を生成することを特徴とする画像処理装置。
5. 前記第１のラスタ画像のデータ量が前記蓄積手段の蓄積容量以下の場合には、該第１のラスタ画像を非圧縮で前記蓄積手段に蓄積するか前記第１の画像処理手段による処理を施して前記蓄積手段に蓄積するかを選択する手段をさらに有することを特徴とする請求項１から４のいずれか１項記載の画像処理装置。
6. 前記第１のラスタ画像を、前記第１の画像処理手段、前記蓄積手段及び前記第２の画像処理手段を介さずに前記表示装置へ出力する手段と、
   前記表示装置に前記第１のラスタ画像及び前記第２のラスタ画像のいずれを出力するかを選択する選択手段とをさらに有し、前記選択手段では、前記原画像が静止画像の場合は第２のラスタ画像が選択され、前記原画像が動画像の場合は第１のラスタ画像が選択されることを特徴とする請求項１から５のいずれか１項記載の画像処理装置。
7. 前記表示装置へ第１のラスタ画像を出力する場合には、前記第１の画像処理手段、前記蓄積手段及び前記第２の画像処理手段の動作を停止させる手段をさらに有することを特徴とする請求項６記載の画像処理装置。
8. 前記第２の画像処理手段が、前記表示装置の駆動回路と同じ基板上に形成されたことを特徴とする請求項１から７のいずれか１項に記載の画像処理装置。
9. 前記第１の画像処理手段が、前記表示装置の駆動回路と同じ基板上に形成されたことを特徴とする請求項１から８のいずれか１項に記載の画像処理装置。
10. 入力画像を表示するためのデータを蓄積手段に蓄積し、該蓄積手段から読み出したデータに基づいて、所定の表示装置に画像表示を行わせる画像処理方法であって、
    ２以上のレイヤーに分割して入力された第１のラスタ画像を画像表示させるための信号のデータ量が前記蓄積手段の蓄積容量よりも大きい場合、該第１のラスタ画像の少なくとも一つのレイヤーを圧縮して圧縮レイヤーを生成する第１の画像処理ステップと、
    前記圧縮レイヤー及び前記第１のラスタ画像の非圧縮のレイヤーを前記蓄積手段に蓄積するステップと、
    前記蓄積手段に蓄積された前記圧縮レイヤーを読み出して伸張し、これを前記蓄積手段から読み出した前記第１のラスタ画像の非圧縮のレイヤーと合成して第２のラスタ画像を画像表示させるための信号を生成する第２の画像処理ステップと、
    前記第２のラスタ画像を画像表示させるための信号を前記表示装置に出力するステップとを有することを特徴とする画像処理方法。
11. 前記第１の画像処理ステップの前段に、
    前記第１のラスタ画像を画像表示させるための信号のデータ量が前記蓄積手段の蓄積容量以下の場合には、該信号を非圧縮で前記蓄積手段に蓄積するか、少なくとも一部のレイヤーを圧縮して前記蓄積手段に蓄積するかを選択する選択ステップをさらに有し、
    該選択ステップにおいて少なくとも一部のレイヤーを圧縮することが選択された場合には、データ量が前記蓄積手段の蓄積容量以下の第１のラスタ画像に対しても前記第１の画像処理ステップにおいて画像処理を実行することを特徴とする請求項１０記載の画像処理方法。
12. 前記表示装置に前記第１のラスタ画像を画像表示させるための信号及び前記第２のラスタ画像を画像表示させるための信号のいずれを出力するかを選択する出力切替ステップを最前段にさらに有することを特徴とする請求項１０又は１１記載の画像処理方法。
13. 前記出力切替ステップの後段に、当該出力切替ステップにおいて前記第１のラスタ画像が選択された場合には、前記第１の画像処理ステップ及び前記第２の画像処理ステップによる画像処理を停止させる処理停止ステップをさらに有することを特徴とする請求項１２記載の画像処理方法。
14. 前記第１及び第２の画像処理ステップでは、前記第１のラスタ画像及び前記第２のラスタ画像の要素成分の最大値及び最小値が一致するように画像処理を行うことを特徴とする請求項１０から１３のいずれか１項記載の画像処理方法。
15. 入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理方法であって、
    原画像である第１のラスタ画像のデータ量が前記蓄積手段の蓄積容量よりも大きい場合には、該第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理ステップと、
    前記圧縮ラスタ画像を前記蓄積手段に蓄積するステップと、
    前記蓄積手段に蓄積された前記圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理ステップと、
    前記第２のラスタ画像を前記表示装置へ出力するステップとを有することを特徴とする画像処理方法。
16. 前記第１の画像処理ステップの前段に、
    前記第１のラスタ画像のデータ量が前記蓄積手段の蓄積容量以下の場合、該第１のラスタ画像を非圧縮で前記蓄積手段に蓄積するか圧縮して前記蓄積手段に蓄積するかを選択する選択ステップをさらに有し、
    該選択ステップにおいて前記第１のラスタ画像を圧縮することが選択された場合には、データ量が前記蓄積手段の蓄積容量以下の第１のラスタ画像に対しても前記第１の画像処理ステップにおいて画像処理を実行することを特徴とする請求項１５記載の画像処理方法。
17. 入力された画像データを蓄積手段に蓄積し、該蓄積手段から読み出した画像データに基づいて所定の表示装置に画像表示を行わせる画像処理装置であって、
    原画像である第１のラスタ画像が、前記表示装置において表示できる最も大きい画像よりも大きい場合に、該第１のラスタ画像を圧縮して圧縮ラスタ画像を生成する第１の画像処理ステップと、
    前記圧縮ラスタ画像を蓄積手段に蓄積するステップと、
    前記蓄積手段から前記圧縮ラスタ画像を読み出して伸張し、第２のラスタ画像を生成する第２の画像処理ステップと、
    前記第２のラスタ画像を前記表示装置に出力するステップとを有することを特徴とする画像処理方法。
18. 前記第１の画像処理ステップの前段に、
    前記第１のラスタ画像の大きさが前記表示装置において表示できる最も大きい画像以下の場合には、該第１のラスタ画像を非圧縮で前記蓄積手段に蓄積するか、圧縮して前記蓄積手段に蓄積するかを選択する選択ステップをさらに有し、
    該選択ステップにおいて前記第１のラスタ画像を圧縮することが選択された場合には、前記表示手段において表示できる最も大きい画像以下の第１のラスタ画像に対しても前記第１の画像処理ステップにおいて画像処理を実行することを特徴とする請求項１７記載の画像処理方法。
19. 前記表示装置に前記第１のラスタ画像及び前記第２のラスタ画像のいずれを出力するかを選択する出力切替ステップを最前段にさらに有することを特徴とする請求項１５から１８のいずれか１項記載の画像処理方法。
20. 前記出力切替ステップの後段に、当該出力切替ステップにおいて前記第１のラスタ画像が選択された場合には、前記第１の画像処理ステップ及び前記第２の画像処理ステップによる画像処理を停止させる処理停止ステップをさらに有することを特徴とする請求項１９記載の画像処理方法。