JP4050240B2 - 表示装置の駆動システム - Google Patents

Description

本発明は、液晶表示パネルを用いて画像を表示する液晶表示装置といった表示装置の駆動システムに関し、特に表示品位を改善できる表示装置の駆動システムに関するものである。

近年、表示装置の一種としてのフラットパネルディスプレイ（ＦＰＤ）の進歩は目覚しく、ブラウン管モニターがさまざまなＦＰＤに置き換えられつつある。特に、ＦＰＤのさきがけ的な存在である液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）は、技術進歩目覚しく、日常生活のさまざまな場面で利用されるようになり、その発展にはより一層の期待が高まっている。

しかしながら、ＬＣＤには未だ大きな弱点がいくつか残されている。そのうちの一つは応答速度の改善であり、また別の一つは表現力の向上である。これらの解決策として、ＬＣＤに２つの技術が導入された。

一つの技術は、オーバーシュート駆動（ＯＳ駆動）と呼ばれ、本来スイッチングに必要な電位差よりも大きな電位差を印加することによって、液晶を強制的に高速応答させる駆動方法である。このＯＳ駆動の一例として、特許文献１に記載の液晶制御回路が挙げられる。

他の一つの技術は、擬似多階調化と呼ばれ、ＬＣＤのドライバーが扱えるデータ幅ｎビットで、本来、表現可能な２ｎ階調に対し、ノイズパターンを印加することによって、ｎビットデータでｍビットデータが表現可能な２ｍ階調（ｍ＞ｎ）まで階調表現力を向上させる技術である。ディザもこれにあたる。

ＬＣＤのドライバーのコストは、扱えるデータのビット幅が大きくなるほど高額になるので、擬似多階調化はドライバーのコストアップを伴わずＬＣＤの表現階調数を増加できる有力な手法である。この擬似多階調化技術としては、例えば特許文献２に記載の画像処理装置およびそれを備えた画像表示装置が挙げられる。

したがって、このＯＳ駆動および擬似多階調化技術の両者を組み合わせることで、高速応答、高表現力のＬＣＤを得ることができる。

ここで、上記の通り、ＯＳ駆動は信号ブースターとしての意味を持ち、擬似多階調化技術はノイズ発生器の意味を持つ。この両者を組み合わせて、高速応答、高表現力のＬＣＤを作り上げる上で、この組み合わせ方法を誤ると、ノイズがブースターによって増幅されることになり、ノイズだらけの映像を出力する表示装置（ディスプレイ）ができかねないという問題を生じている。
日本国特許第２７０８７４６号公報（登録日：１９９７年１０月１７日） 特開２００１−３３７６６７号公報（公開日：２００１年１２月７日）

上記問題を解決するため、従来はＯＳ駆動処理を行った後、擬似多階調化を行っていた。しかしながら、この従来方式ではＯＳ駆動部の回路の肥大化によるコストアップが避けられないと言う問題点がある。

まず、擬似多階調化の例についてもう少し詳細に述べる。これはｎビット出力のＬＣＤに、ｍ＞ｎであるｍビット信号が入力され、回路によりｍビット入力データの上位ｎビットデータに周期的ノイズパターンが印加され、ｎビットデータとして出力されるものである。ノイズパターンは、これを一定周期分平均すると、ｍビットデータのあるデータになるように工夫されている。

すなわち、このｎビットデータは、ノイズパターンが印加されたことにより、擬似的にｍビットデータの階調表現力を持つことになる。つまり、擬似多階調化の入力はｍビットデータであり、出力はｎビットデータなのである。この前段にＯＳ駆動処理を行おうとすれば、そのＯＳ駆動処理はｍビットデータに対して行われなければならない。

ここで、ＯＳ駆動処理についても、もう少し詳細に述べる。ＯＳ駆動処理は、ｌフレーム目の階調データと（ｌ−１）フレーム目の階調データとを比較し、その階調変化量からデータ増幅量を決定する。ここで、（ｌ−１）フレーム目のデータは、入力データをフレームメモリにバッファしておくことで作成される、前フレームのデータである。

従って、ＯＳ駆動処理で扱うデータ幅が増えれば、その分フレームメモリの必要容量も増え、回路規模として肥大することになる。これはそのままコストに跳ね返る。ここでは本来ｎビットデータでＯＳ駆動処理を行えばよく、ｎビット分のフレームメモリをもつＯＳ駆動回路を用意すればよかったのだが、擬似多階調化ブロックがその後段にあるため、ｍビットのＯＳ駆動処理を行わなければならない。

従って、ＯＳ駆動回路が持つべきフレームメモリはｍビットに増加し、この分回路のコストアップにつながってしまうことになり、前記問題点が生じる。また、ＯＳ駆動処理において、データの増幅量を規定するＯＳパラメーターもｍビットで格納するため、ＯＳパラメータ格納用のメモリ必要量も増大することになり、これも回路のコストアップにつながり、前記問題点が生じる。

本発明の表示装置の駆動システムおよび駆動方法は、これらの課題である問題点の解決に鑑み、映像破綻がなくかつ回路の大幅な肥大化およびコストアップを伴わずに、高速応答、高表現力のＬＣＤといった表示装置の駆動システムおよび駆動方法を提供することを目的としている。

本発明の表示装置の駆動システム（駆動回路）は、以上の課題を解決するために、階調表示する表示装置の駆動システムにおいて、９以上の整数ｍおよび８以上ｍ未満の整数ｎに対し、ｍビットの入力信号Ｄ０の上位８ビットデータにノイズパターンを付加して得られるデータＤ１の上位ｎビットを出力データＤ２として出力する、擬似多階調化を行うブロックと、ＯＳ駆動を行うブロックを同時にもつＬＣＤ等の表示装置の駆動システムであって、上記ノイズパターンのノイズ量が、８ビットデータにおける１以下であり、かつ、ＯＳ駆動ブロックの演算が８ビットデータで行われることを特徴としている。

すなわち、８ビット以上のｎビット出力を行う表示装置を用い、擬似多階調化においてデータに付加されるノイズ量を可能な限り小さくすること、およびＯＳ駆動処理を常に８ビットで行うことにより、擬似多階調化を行った後にＯＳ駆動処理を行う、または、ＯＳ駆動処理を行った後に擬似多階調化を行う、のどちらのアルゴリズムに対しても、同規模の回路で同様の効果を得ることが可能になる。

ここで、８ビット以上出力の表示装置に限定しているのは、以下の理由による。すなわち、高表現力を目的とした表示装置は最低でも８ビット出力、すなわち２５６階調、１６７７万色の表現力が求められると考えるからである。これより低い階調表現しかできない表示装置では、高表現力を歌うことにそもそも無理がある。

また、これより高い階調表現が可能な表示装置を用いるのは、現在はドライバーコストの観点から望ましくないが、将来的にこれは解決される可能性がある。従って、８ビット以上出力の表示装置で本発明を行うことが最も効果がある。

また、ＯＳ駆動処理は、元の映像信号に何らかの理由で付帯するノイズを誤って増幅しないように、ある階調遷移量以下の場合ＯＳ駆動処理を行わないというスルー階調幅を備えている。

このスルー階調幅の具体的な数値は表示装置の用途によって変わってくるが、ハイビジョン放送対応の表示装置の場合、２５６階調換算で３階調程度のスルー階調幅が設けられている。従って、本発明の「２５６階調換算で１以下」のノイズ量が擬似多階調化で発生しても、ＯＳ駆動処理にはなんの影響も及ぼさない。従って、本発明を「擬似多階調化を行った後にＯＳ駆動処理を行う」というアルゴリズムにも適応することができる。

また、ＯＳ駆動処理にｎビットデータを入力する場合、本来であればｎビットデータのままＯＳ駆動処理を行うのが理想だが、実は８ビットでＯＳ駆動処理を行えば十分であることがわかっている。

従って、入力ｎビットの上位８ビットでＯＳ駆動処理の演算を行い、下位（ｎ−８）ビットはＯＳ駆動処理をスルーして、ＯＳ演算結果の８ビットデータに、その下位ビットとして付加すればよい。これにより、ＯＳ駆動処理をｎビット演算に拡張する必要がなくなり、回路のコストアップは回避される。

また、下位（ｎ−８）ビットにはＯＳ駆動処理はかからないが、実際問題としてＯＳ演算は８ビット程度で行えば十分であり、下位（ｎ−８）ビットをスルー（略）することによる映像への影響は無視できる。このアルゴリズムで高表現力と高速応答性をともに満たす表示装置を、大幅なコストアップを行うことなく得ることが可能になる。

また、ＯＳ駆動処理にｍビットのデータを入力する場合、その上位８ビットでＯＳ駆動処理の演算を行い、下位（ｍ−８）ビットはＯＳ駆動処理をスルーして、ＯＳ演算結果の８ビットデータに、その下位ビットとして付加することにする。これにより、ＯＳ駆動処理をｍビット演算に拡張する必要がなくなり、回路のコストアップは防止される。

また、下位（ｍ−８）ビットにはＯＳ駆動処理はかからないが、実際問題としてＯＳ演算は８ビット程度で行えば十分であり、下位（ｍ−８）ビットをスルーすることによる映像への影響は無視できる。従って、本発明を「ＯＳ駆動処理を行った後に擬似多階調化を行う」というアルゴリズムにも適応することができ、このアルゴリズムで高表現力と高速応答性をともに満たす表示装置を、大幅なコストアップを抑制しながら得ることが可能になる。

また、擬似多階調化において付加されるノイズ量が２５６階調換算で１以下、より好ましくは１未満であるようにするには、例えば特願平２００３−１７５２５１号に記載されている方法が有効である。すなわち、以下の方法でノイズパターンを決定すればよい。つまり、（画面を適当な大きさのブロックに分割し、そのブロック内で）入力データｍビットのうち、下位（ｍ−ｎ）ビットデータとフレームカウンターの値に応じて、上位８ビットの最下位ビットにノイズとして１を加えるか否かを判定するようにする。

ここで、ブロックの大きさは回路で規定するので、２^j（ｊは正の整数）画素単位で規定されるものが望ましい。このとき、ブロックの大きさが小さすぎれば多階調化の効果が不十分になり、逆に大きすぎれば回路規模が肥大化してコストがアップする。本発明では、４＊４＊ＲＧＢ、８＊８＊ＲＧＢ、１６＊１６＊ＲＧＢのブロックで、十分な多階調化の効果が得られることがわかった。つまり、上記のｊ値としては、２、３、４が好ましいことがわかった。

また、フレームカウンターも回路で規定するため、２ｌフレーム分のフレームカウンターを設けるのが望ましい。フレームカウンターも、少なすぎては多階調化の効果が不十分であるし、多すぎれば回路規模が肥大化してコストがアップする。本発明では８フレームまたは１６フレームのフレームカウンターを持たせたときに、十分な多階調化の効果が得られることがわかった。

さらに、本発明の駆動システムでは、Ｒ、Ｇ、Ｂの信号（入力されるデータ）をそれぞれ独立にｍビットデータに変換する、独立γ処理ブロックが上記擬似多階調化とＯＳ駆動ブロックの前段に設けられていてもよい。

独立γ処理は色補正を行うための有効手段であるが、例えば８ビット入力、８ビット出力の表示装置で独立γ処理を行った場合、階調つぶれや階調とびをおこし、γ曲線がガタガタになる。入力信号をｍビットに拡張する階調拡張機能を独立γ処理ブロックに持たせることで、独立γ処理に伴う階調つぶれや階調とびをおこさず、なめらかなγ値曲線を実現することができる。

このときの入力信号は、ソース映像によって決まってくるが、通常は６ビット以上である。また、ｍビットより大きい入力信号は、入力信号の下位ビット情報をカットしてしまうことになるので、階調拡張の意味を持たず、本発明の趣旨から外れる。

さらに、本発明の駆動システムにおいては、上記独立γ処理のブロックの前段もしくは後段に、入力階調信号の一部階調レベルをカットするまたは一部階調レベルを含まない領域に圧縮する、階調カットブロックを有していてもよい。

通常のＯＳ駆動処理では、信号が０から２５５階調に対しＯＳパラメーターも０から２５５で規定されるので、０階調近傍および２５５階調近傍には事実上ＯＳ駆動処理が利かないことになる。階調カットブロックを導入すると、階調表示のための入力信号は例えば８階調から２４８階調となるが、ＯＳパラメーターは０から２５５で設定できるので、すべての階調でＯＳ駆動処理が利くようにできる。なお、液晶などの表示の応答速度が十分に高速であり、階調カットブロックを設けなくても十分に０階調近傍および２５５階調近傍への応答速度が高速である場合は、階調カットブロックは設けなくてもよい。

この階調カットブロックは独立γ処理ブロックと併用するのが効果的であり、特に、独立γ処理ブロックと階調カットブロックが隣り合っている場合、階調カットブロックでの階調変換規則と独立γ処理ブロックでの階調変換規則を組み合わせた変換規則を１枚のルックアップテーブル（以下、ＬＵＴと略記する）として指定すれば、メモリ等の回路規模を節約することができる。

さらに、本発明の駆動システムでは、上記のＯＳ駆動、擬似多階調化、独立γ処理、階調カットの各ブロックを有する表示装置の駆動システムにおいて、独立γ処理ブロックにおける変換データとＯＳ駆動ブロックのＯＳパラメーターとを組み合わせた変換規則を１枚のＬＵＴで指定するようにしてもよい。

本発明を構成するＯＳ駆動、擬似多階調化、独立γ処理の各ブロックでは、そのすべての各ブロックにおいて、変換用のＬＵＴが必要であり、かつ、それらを格納するメモリが必要であるため、メモリの必要量が莫大になる。これを回避するには、ＬＵＴを統合すればよいが、擬似多階調化ブロックのＬＵＴは、ノイズ発生パターンであり、他の階調変換のＬＵＴと性格を異にする。

そこで、ＯＳ駆動と独立γ処理のＬＵＴを組み合わせ、統合ＬＵＴとすることで、メモリの節約を図り、回路の肥大化および高額化を防止できる。ただし、本発明を適応できるのは、ＯＳ駆動ブロックが擬似多階調化ブロックの前段に位置している場合であり、逆の構成の場合はＬＵＴを統合するのは困難である。

そこで、本発明の駆動システムにおいては、上記のＯＳ駆動、擬似多階調化、独立γ処理、階調カットの各ブロックを有する表示装置の駆動システムにおいて、独立γ処理ブロックにおける変換データとＯＳブロックのＯＳパラメーターが別々のＬＵＴで指定してもよい。

このような指定は、ＯＳ駆動ブロックが擬似多階調化ブロックの後段に位置している場合に有効だが、使用可能なメモリが多く用意されている場合は、ＯＳ駆動ブロックが擬似多階調化ブロックの前段に位置している場合でも有効である。

本発明の駆動システムでは、独立γ処理ブロック、擬似多階調化ブロックの順で処理された８ビットデータを現フレームデータ、およびそれをフレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果を８ビットデータとして出力するように設定してもよい。

また、本発明の駆動システムにおいては、階調カットブロック、独立γ処理ブロック、擬似多階調化ブロックの順、もしくは独立γ処理ブロック、階調カットブロック、擬似多階調化ブロックの順で処理された８ビットデータを現フレームデータ、およびそれをフレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果を８ビットデータとして出力してもよい。

次に、本発明に係る表示装置の駆動システムにおける内容の具体的構成を示す。本発明の駆動システム（駆動方法）においては、６≦ｋ＜ｍの整数に対し、階調表示にために入力されるｋビットのデータにおいて、ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、一方、ｋ≧８の場合、データの上位８ビットデータを、フレームメモリに格納すると共に、入力されたｋビットのデータを独立γ処理ブロックでｍビットデータとし、その上位８ビットデータを現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果に対し現データの下位（ｍ−８）ビットデータを付加したｍビットデータを作成し、それを擬似多階調化ブロックで処理した８ビットデータを出力してもよい。

また、本発明の駆動システムでは、６≦ｋ＜ｍの整数に対し、階調表示にために入力されるｋビットのデータにおいて、ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、一方、ｋ≧８の場合、データの上位８ビットデータを、フレームメモリに格納すると共に、入力されたｋビットのデータを独立γ処理ブロック、擬似多階調化ブロックの順で処理して８ビットデータ化したものを、現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果を８ビットデータとして出力してもよい。

また、本発明の駆動システムにおいては、６≦ｋ＜ｍの整数に対し、階調表示にために入力されるｋビットデータにおいて、ｋ≦７の場合、入力データの下位（８−ｋ）ビットに０を付加した８ビットデータを、一方、ｋ≧８の場合、データの上位８ビットデータを、フレームメモリに格納すると共に、入力されたｋビットのデータを階調カットブロック、独立γ処理ブロックの順、もしくは独立γ処理ブロック、階調カットブロックの順でｍビットデータとし、その上位８ビットデータを現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果に対し現データの下位（ｍ−８）ビットデータを付加したｍビットデータを作成し、それを擬似多階調化ブロックで処理した８ビットデータを出力してもよい。

また、本発明の駆動システムでは、６≦ｋ＜ｍの整数に対し、階調表示にために入力されるｋビットのデータについて、階調カットブロックで処理した後、ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、一方、ｋ≧８の場合、データの上位８ビットデータを、フレームメモリに格納すると共に、入力されたｋビットのデータを独立γ処理ブロックでｍビットデータとし、その上位８ビットデータを現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果に対し現データの下位（ｍ−８）ビットデータを付加したｍビットデータを作成し、それを擬似多階調化ブロックで処理した８ビットデータを出力するようにしてもよい。

また、本発明の駆動システムにおいては、６≦ｋ＜ｍの整数に対し、階調表示にために入力されるｋビットのデータにおいて、ｋ≦７の場合、入力データの下位（８−ｋ）ビットに０を付加した８ビットデータを、一方、ｋ≧８の場合、データの上位８ビットデータを、フレームメモリに格納すると共に、入力されるｋビットのデータを階調カットブロック、独立γ処理ブロック、擬似多階調化ブロックの順、もしくは独立γ処理ブロック、階調カットブロック、擬似多階調化ブロックの順で８ビットデータ化したものを、現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果を８ビットデータとして出力してもよい。

また、本発明の駆動システムでは、６≦ｋ＜ｍの整数に対し、階調表示にために入力されるｋビットのデータについて、階調カットブロックで処理した後、ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、一方、ｋ≧８の場合、データの上位８ビットデータを、フレームメモリに格納すると共に、入力されるｋビットのデータを、独立γ処理ブロック、擬似多階調化ブロックの順で８ビットデータ化したものを、現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてＯＳ駆動処理を行い、その結果を８ビットデータとして出力してもよい。

さらに、上記８つの駆動システムにおいて、メモリを挟まない連続した各ブロックの少なくとも一部を合成した変換ブロックに統合して統合ＬＵＴを用いることで、ＬＵＴ数を削減してもよい。特に、フレームメモリを挟まない連続した各ブロックの少なくとも一部を合成した変換ブロックに統合して統合ＬＵＴを用いることによりＬＵＴ数を削減してもよい。

ここで、本発明を適応するための表示装置のγ特性は、入力信号が想定している出力γ値より小さくないことが望ましい。一般に、入力されるデータを含む映像信号は、表示装置のディスプレイのγ値が２．２であることを想定している。

従って、本発明を適応した表示装置のγ値が、γ＝２．２より小さいγ特性では、そもそも想定した映像が正しく表示できないことになる。一方、γ＝２．２のまま本駆動システムを適応した場合、独立γ処理ブロックと階調カットブロックで処理された信号に対し、新たにγ＝２．２で階調を振り分けなおすことになる。この振り分けは９ビット以上のデータに対して行われるので、前述の通り再振り分け後の階調特性は階調つぶれ、階調とびをおこさずになめらかにつなげられる。

そして、階調カットで表示階調としては失われた上下の電圧領域をＯＳ駆動用の電圧領域として使用できるので、ＯＳを十分効かせた高速応答のディスプレイを得ることができる。従って、本発明では、γ＝２．２の特性をより正しく表現できる高速な表示装置を得ることができる。

しかしながら、黒側の階調カットにより、黒輝度が浮いてしまい、コントラストが低下すると言う不都合が発生する。そこで、γ値を２．２よりも大きくして、黒側を意識的につぶすことで、黒浮きの不都合を解決できるので、表示装置側のγ値を大きくしておくことが求められる。また、入力される信号のビット数拡張による効果は、特に黒側の表現力を大きく向上させることにある。

したがって、これをより効果的にすることからも、表示装置側のγ値をより大きく設定することが有効である。さらに、階調カットブロックで黒側の信号も一部カットされることになるので、カットされたあとの黒側における表現力の向上は大きな課題となる。この意味からも、表示装置側のγ値を大きくしておくことが求められる。ただし、余りに大きなγ特性を設定すると、黒がつぶれすぎる等の弊害が出るため、好ましくは、γ＝２．５から３．０程度である。

さらに、独立γ処理ブロックではデジタル処理によりγ特性を変化させることができる。階調カットブロックにより黒側、白側の一部の階調をカットされると、表示装置は表示階調領域において、必然的にその本来のγ特性よりも小さいγ特性になる。従って独立γ処理ブロックにおいて、表示階調におけるγ特性を本来のγ特性より大きくすることで、表示階調領域において元のγ特性を保つことができる。このとき、必然的に表示階調領域以外のγ特性は、表示階調領域のγ特性より小さくなる。

本発明の表示装置の駆動システムは、９以上の整数ｍおよび８以上ｍ未満の整数ｎに対し、ｍビットの入力信号Ｄ０の上位８ビットデータにノイズパターンを付加して得られるデータＤ１の上位ｎビットを出力データＤ２として出力する、擬似多階調化を行うブロックと、ＯＳ駆動を行うブロックとを備え、上記ノイズパターンのノイズ量が、８ビットデータにおける１以下であり、かつ、ＯＳ駆動ブロックの演算が８ビットデータで行われる構成である。

上記構成によれば、８ビット以上のｎビット出力を行う表示装置を用い、擬似多階調化においてデータに付加されるノイズ量を可能な限り小さくすること、およびＯＳ駆動処理を常に８ビットで行うことにより、擬似多階調化を行った後にＯＳ駆動処理を行う、または、ＯＳ駆動処理を行った後に擬似多階調化を行う、のどちらのアルゴリズムに対しても、同規模の回路で同様の効果を得ることが可能になる。

これにより、上記構成は、ＯＳ駆動処理による高速応答と、擬似多階調化とによって、高品質な画像表示を実現しながら、ＯＳ駆動処理するためのデータビット数を低減できて、データビット数の増加に伴うＯＳ駆動処理におけるメモリ容量や演算処理数の増大化に起因する高コスト化を回避できるという効果を奏する。

以下、本発明の実施の形態について、図１ないし図２３に基づき説明するが、本発明は以下の実施の各形態に限定されるものではない。また、以下の説明は、表示装置としてのＬＣＤの出力ｎビットが８ビットであり、入力ｍビットが１０ビットであるとして説明する。

上記ＬＣＤは、図示しないが、映像信号に応じたカラー画像を表示するための表示手段としての表示部と、映像信号を上記表示部の表示特性に合わせて処理する画像処理装置とを備えている。上記表示部は、各画素とそれらに対応する各カラーフィルタとをマトリクス状に備え、カラーでの階調表示可能なＬＣＤパネルと、このＬＣＤパネルを駆動させるための駆動手段としてのソースドライバおよびゲートドライバとを含んでいる。

上記ソースドライバは、上記画像処理装置により処理された映像信号が入力され、入力された映像信号に対応する電圧をＬＣＤパネルのソース電極線（図示せず）に印加するようになっている。

一方、上記ゲートドライバは、同期信号発生回路（図示せず）から出力される同期信号（水平同期信号Ｈ、垂直同期信号Ｖ）が入力され、入力された同期信号に対応する電圧をＬＣＤパネルのゲート電極線（図示せず）に印加するようになっている。

上記画像処理装置では、カラー表示のための階調表示方式として、ディザ等の面積変調方式が出力される映像信号を擬似多階調化するために用いられている。なお、上記階調表示方式としては、他の階調表示方式である、振幅変調方式やフレームレートコントロール方式を用いることもできる。

さらに、上記画像処理装置においては、表示部の高速応答化のために、映像信号に対しＯＳ駆動処理が施されている。ＯＳ駆動処理とは、表示部における光学応答の過度時に、標準印加電圧より大きな過大電圧を瞬間的に印加することで、上記光学応答を高速化するものである。

（実施の第一形態）
図１は、上記画像処理装置に含まれる本発明に係る駆動システムの実施の第一形態を示す構成図である。上記駆動システムは、擬似多階調化部（擬似多階調化ブロック）２と、ＯＳ駆動部（オーバーシュート駆動ブロック）３とを各回路ブロックとしてそれぞれ備えている。

擬似多階調化ブロックには１０ビットデータが入力され、８ビットデータとして出力される。このとき、入力１０ビットデータの下位２ビット分の情報、表示領域を特定の大きさの微小領域に分割したときのデータの局所座標、および回路のフレームカウンター（図示せず）の値に従って、出力８ビットデータの最下位ビットにノイズ量１以下のノイズパターンが付加される。

微小領域の大きさは８＊８＊ＲＧＢとし、フレームカウンターは８フレーム毎にリセットされるように設定されていることが好ましい。ＯＳ駆動部３は、擬似多階調化部２からの８ビットデータが入力され、その８ビットすべてを用いて演算を行う。ＯＳ駆動部３におけるＯＳパラメータは８ビットデータであり、ＬＵＴとしてＯＳ駆動部３に格納されている。

これらの擬似多階調化部２およびＯＳ駆動部３の前段にさらに、入力される８ビットのデータを１０ビットデータに変換する機能を含んだ独立γ処理部１が配置されていることが望ましい。この独立γ処理部１は、８ビットの入力階調を１０ビットに変換する独立γブロック１ａと、階調表示のための入力信号の一部における階調レベルをカットするまたは一部階調レベルを含まない領域に圧縮する、階調カットブロック１ｃとを含んでいる。

階調カットブロック１ｃと独立γブロック１ａとの配置順序（つまり処理順序）は、そのときの目的に合わせて入れ替えればよい。独立γブロック１ａと階調カットブロック１ｃの変換規則は、それぞれ演算で行うのが理想だが、機種別の調整を考えるとＬＵＴ１ｂ、１ｄとしてそれぞれ格納しておくのが好ましい。また、独立γ処理部１では、カラー表示のためのＲＧＢの各色に対応して、それぞれ独立γ処理ブロックを備えていることが望ましい。

従って、本実施の第一形態における信号処理は、例えば、入力８ビット信号がまず独立γブロック１ａに入力される。独立γブロック１ａでは独立γブロック１ａで１０ビット信号に拡張され、その後、階調カットブロック１ｃにて１０ビット信号で３２階調から９９２階調までの信号に圧縮されて出力される。このようにγ処理され、圧縮された１０ビット信号が独立γ処理部１の出力となり、擬似多階調化部２に送られる。

擬似多階調化部２では、この入力１０ビット信号が８階調から２４８階調の８ビット信号に変換され、かつ変換された８ビット信号に対し、ノイズパターンが付加されて出力される。これは１０ビット情報をもつ８ビットデータと言える。上記ノイズパターンは、ＬＵＴ２ｃに予め格納された前記規則でノイズ量が１以下であるように、ノイズ発生器２ｂで生成されたものである。

この８ビットデータがＯＳ駆動部３に入力される。ＯＳ駆動部３においては、この８ビットデータの全てが、まず、フレームメモリ３ａに格納されると共に、ＯＳ演算ブロック３ｂに入力される。ＯＳ演算ブロック３ｂでは、入力された８ビットデータと、前フレームの８ビットデータと、また、ＬＵＴ３ｃから読み取られたＯＳパラメータとに基づき、ＯＳ演算が実行され、ＯＳ演算処理されたデータを出力する。

このようにＯＳ演算処理されたデータは、擬似多階調化も施されており、前記のＬＣＤパネルに印加されて、高速応答で、多階調であることによって表示品質に優れた画像をＬＣＤパネル上にて表示できるものとなっている。

（実施の第二形態）
図２は本発明のＬＣＤが備える駆動システムの実施の第二形態を示す構成図である。本実施の第二形態では、独立γ処理部１と、上記実施の第一形態に記載のＯＳ駆動部３に代えたＯＳ駆動部３１と、擬似多階調化部２とがこの順にて結合されて設けられている。

ＯＳ駆動部３１は、１０ビットデータが入力され、下記２ビット分離ブロック３ｄにて上位８ビットデータと下位２ビットデータとに分離され、上記の上位８ビットを用いて、前述と同様に演算を行う。ＯＳ駆動処理におけるＯＳパラメータは８ビットデータであり、ＬＵＴ３ｃとしてＯＳ駆動部３１に格納されている。

下位２ビットはＯＳ駆動部３１をスルー（処理されずに通過）し、上位８ビットによる演算結果の下位に対し、下位２ビット結合ブロック３ｅにて付加・結合される。結果として、ＯＳブロックからは１０ビットデータが出力される。

擬似多階調化部２にはＯＳ駆動部３１からの１０ビットデータが入力され、８ビットデータとして出力される。このとき、入力１０ビットデータの下位２ビット分の情報、表示領域を特定の大きさの微小領域に分割したときのデータの局所座標および回路のフレームカウンターの値に従って、出力８ビットデータの最下位ビットにノイズ量１以下のノイズパターンが付加される。

微小領域の大きさは８＊８＊ＲＧＢとし、フレームカウンターは８フレーム毎にリセットがかかるようにする。これらのブロックの前段にさらに、入力８ビットデータを１０ビットデータに変換する機能を含んだ、前述の独立γ処理部１を配置する。この独立γ処理部１は、８ビットの入力階調を１０ビットに変換する独立γブロック１ａと、入力階調信号の一部階調レベルをカットするまたは一部階調レベルを含まない領域に圧縮する、階調カットブロック１ｃを含んでいる。

階調カットブロック１ｃと独立γブロック１ａの順序は、そのときの目的に合わせて入れ替えればよい。独立γブロック１ａと階調カットブロック１ｃの変換規則は、演算で行うのが理想だが、機種別の調整を考えると各ＬＵＴ１ｂ、１ｄとして格納しておくのが好ましい。

従って、本実施の第二形態における信号処理は、例えば、入力８ビット信号が独立γ処理部１に入力される。独立γ処理部１では、独立γ処理ブロック１ａにより入力８ビット信号が１０ビット信号に拡張され、その後、階調カットブロック１ｃにて１０ビット信号で３２階調から９９２階調までに圧縮されて出力される。これが独立γ処理部１の出力となり、ＯＳ駆動部３１に送られる。

ＯＳ駆動部３１は、この１０ビット信号のうち上位８ビットデータを用いてＬＵＴ３ｃからＯＳパラメータを読み取り、それに基づいた８ビット信号に入力１０ビット信号の下位２ビットを付加した１０ビット信号を擬似多階調化部２へ出力する。

擬似多階調化部２では、この入力１０ビット信号が８階調から２４８階調の８ビット信号に変換され、かつ変換された８ビット信号に対し上記規則でノイズ量が１であるノイズパターンが付加されて出力される。これは１０ビット情報をもつ８ビット信号と言える。

従って、実施の第一及び第二の各形態は、どちらも最終出力は８ビット信号ながら、その信号のデータには１０ビットの情報が含まれており、１０ビットの表現力を持つ８ビットシステムとなっている。

この、実施の第一及び第二の各形態の駆動システムをＬＣＤに組み込み、図１７（ａ）に示すようなグラデーションパターンを表示させた。このグラデーションパターンは、左上が黄色、右下が青色であり、左下が暗部、右上が明部に設定し、ＬＣＤの外部から８ビットデータとして入力したものである。グラデーションパターンそのものはγ曲線のなめらかさを直接反映する。使用したＬＣＤはＨＤＴＶ用のものであり、ドット反転駆動により表示されるものである。比較として、図２０に示すような、１０ビットへのデータ拡張機能を持たないリアル８ビットの駆動システム（第一比較例）にて同様の確認を行った。

その結果、リアル８ビットシステムでは、図１９に示すように、独立γ処理を行ったことによる、がたがたのγ曲線の影響で、グラデーション表示が図１７（ｂ）に示すようになめらかにならなかった。本実施の第一及び第二の各形態のように、１０ビット拡張した駆動システムでは、上記双方とも独立γ処理後もγ曲線が図１８に示すようになめらかにつながり、図１７（ｃ）及び図１７（ｄ）に示すように、自然なグラデーションが得られた。また、実施の第一及び第二の各形態では、それらの各表示の差は見られなかった。

続いて、このグラデーションパターンをスクロールすることにより、本発明の有効性を確認した。このグラデーションパターンのスクロールは以下の現象を引き起こし、擬似多階調化によるノイズの影響を際立たせる。その影響についてまずは簡単な例により説明する。

まず、図１４（ａ）に示す８ビットのグラデーションパターンを擬似多階調化によって図１４（ｂ）に示す１０ビット表現にする。ただし、便宜上、そのときの階調値は８ビットベースで記載している。これを、図１５（ａ）及び図１５（ｂ）に示すように、左上方向にスクロールすることを考える。このとき、本当の１０ビット表示が行われているのであれば、スクロールによって表示上の不具合が起こることはないが、実際には擬似多階調化による１０ビット表現であるので、ベース階調である８ビットデータと、それに付加される時間周期をもった０または１のどちらかであるノイズパターンの組み合わせによって以下の映像不具合が生じる。

図１６（ａ）及び図１６（ｂ）に示すように、グレーで網掛けされた領域のなかで、特に黒く塗りつぶされた場所では、スクロールによるベース階調の変化、及びノイズパターンの変化によって、本来なら１の階調変化しか起こさないはずのノイズパターンで、２の階調変化を起こしている。実はこの場所はノイズパターンをどのように設定しても周期的に現れるため、上記現象を起こす場所は縞状となって観察されることになる。

これが目立てば、高品位のＬＣＤとしては問題である。しかしながら、本実施の第一及び第二の各形態ともに、この縞はほとんど目立たず、品位としては問題がないことがわかった。さらに、ＯＳ駆動処理のＯＮ、ＯＦＦに関わらず、本実施の第一及び第二の各形態ともに、この縞はほとんど目立たず、表示品位としてはどちらの形態でも問題がないことがわかった。

さらに、本実施の第一及び第二の各形態にて、自然画による映像確認を行った。その結果、本実施の第一及び第二の各形態はどちらも独立γ後もγ曲線がなめらかにつながっており、色とびや階調つぶれの影響がない高画質の映像が得られた。また、擬似多階調化によるノイズ感は、本実施の第一及び第二の各形態の双方で問題がなく、映像品位もほぼ同一であった。

ここで、本実施の第一及び第二の各形態にて、擬似多階調化部２が発生するノイズ量を２として、グラデーションパターンによる評価を行った。その結果、本実施の第二形態ではグラデーションスクロール時に、周期的なノイズが目立つようになった。また、本実施の第一形態では本実施の第二形態よりもさらに周期的ノイズが目立つようになった。

さらに、本実施の第一及び第二の各形態において、ノイズパターンを発生させる領域の大きさを２＊２＊ＲＧＢ、４＊４＊ＲＧＢ、１６＊１６＊ＲＧＢ、３２＊３２＊ＲＧＢと変化させ、同様にスクロールパターンで評価した。その結果、２＊２＊ＲＧＢでは十分な多階調化の効果が得られなかった。また、３２＊３２＊ＲＧＢでは、多階調化の効果は十分だったが、回路が肥大化してしまった。

さらに、本実施の第一及び第二の各形態において、ノイズパターンの繰り返し周期を４フレーム、８フレーム、１６フレーム、３２フレームと変化させ、同様にスクロールパターンで評価した。

その結果、４フレームでは、例えば擬似インパルス駆動を行った際にノイズパターンが半分消失してしまい、十分な多階調化の効果が得られなかった。８フレーム以上の周期のノイズでは、擬似インパルス駆動においてノイズパターンが半分消失しても、残りのパターンで十分な擬似多階調化の効果を得ることができた。また、３２フレームでは、多階調化の効果は十分だったが、回路が肥大化してしまった。

ここで、本実施の第一及び第二の各形態は、どちらも階調カット、独立γ、ＯＳ駆動の各ブロックにそれぞれの信号変換規則を記述したＬＵＴが必要であり、さらに擬似多階調化部２のノイズパターンを格納したＬＵＴが必要である。すなわち、ＬＵＴを最低４種類持つ必要があるので、回路が必要なメモリ量が大きくなる。そこで、ＬＵＴのうちいくつかを統合し、ＬＵＴの枚数を削減するような構成を考えた。ここで、擬似多階調化部２のＬＵＴは他のブロックのＬＵＴと性格を異にしているので、これは他ブロックのＬＵＴと統合するのは困難である。

（実施の第三形態）
そこで、本発明の実施の第三形態として、図３又は図４に示すように、本実施の第一及び第二の各形態に記載の独立γ処理部１における階調カットブロック１ｃと独立γ処理ブロック１ａの各ＬＵＴ１ｂ、１ｄを統合し、かつ、前記両ブロックを統合したブロック１ｅと、前記の統合されたＬＵＴ１ｂ、１ｄを有する独立γ処理部１１を、前記擬似多階調化部２、又はＯＳ駆動部３１の前段に配置する。この形態において、ＬＵＴは３種類でよく、１種類分のＬＵＴが省略できることになる。

（実施の第四形態）
さらに、本発明の実施の第四形態では、図５に示すように、前記実施の第二形態における独立γ処理部１と、ＯＳ駆動部３１とを統合して、ＯＳ演算と８→１０ビット変換と階調カットの各機能を備えたＯＳ演算ブロック３ｆと、前記ＬＵＴ３ｃ及び各ＬＵＴ１ｂ、１ｄとを統合した１０ビットデータを格納した統合ＬＵＴ３ｇとを有するＯＳ駆動部３２を設け、かつその統合ＬＵＴ３ｆを有するＯＳ駆動部３２の後段に擬似多階調化部２が位置する構成とする。この形態において、ＬＵＴは２種類でよい。

前記実施の第一形態の構成ではＯＳ駆動部３のＬＵＴ３ｃと独立γ処理部１の各ＬＵＴ１ｂ、１ｄの統合が困難であるため、この形態をとることは困難である。従って、本実施の第三及び第四の各形態は、回路の構成および使用可能なメモリ量で使い分ける必要がある。

そこで、本発明の第一、第二、第三、及び第四の各形態におけるそれぞれの駆動システムをＬＣＤに組み込み、図１８に示すグラデーションパターンを表示した。その結果、すべての形態において自然なグラデーションが得られ、表示における上記各形態の間に差は見られなかった。

また、上記各形態においてこのグラデーションパターンをスクロールさせた。その結果、各形態ともＯＳ駆動処理のＯＮ、ＯＦＦにかかわらず擬似多階調化によるノイズ感は見られなかった。

さらに、各形態において自然画による映像確認を行った。その結果、各形態とも独立γ処理後もγ曲線がなめらかにつながっており、色とびや階調つぶれの影響がない高画質の映像が得られた。また、擬似多階調化によるノイズ感は、各形態で問題がなく、映像品位もほぼ同一であった。

次に、本発明の第一、第二、第三、及び第四の各形態におけるＬＣＤの応答速度を、ＯＳ駆動処理のＯＮ、ＯＦＦの各状態で測定した。比較として、図２１に示すような、階調カットブロックを省いた駆動システム（第二比較例）での応答速度を測定した。この図２１の駆動システムは、その独立γ処理部１２に階調カットの機能を含んでいない。

その結果、図２１の駆動システムでは、０階調および２５５階調近傍への階調遷移時にＯＳ駆動処理がほとんど効かず、この領域への階調遷移を含む応答速度が、図２３に示すように、ＯＳ駆動ＯＦＦ時とＯＳ駆動ＯＮ時でほとんど変化しなかった。また、図２１のシステムにおいては、中間調間の遷移はＯＳ駆動処理の効果が得られ、ＯＳ駆動ＯＦＦ時に比較してＯＳ駆動ＯＮ時は応答速度が高速化していた。

これに対し、本発明の第一、第二、第三、及び第四の各形態においては、階調カットブロックにより、０階調の下側および２５５階調の上側の各電圧領域がＯＳ駆動専用の電圧領域として確保され、全階調においてＯＳ駆動が効果的に機能した。それにより、ＯＳ駆動ＯＦＦ時に比較してＯＳ駆動ＯＮ時の応答速度は、図２２に示すように、すべての階調遷移において高速化していた。

次に、本発明の第一、第二、第三、及び第四の各形態において、前記表示部（ディスプレイ）の持つ本来のγ特性を変化させて、そのときの映像を評価した。このとき、独立γ処理部１、１１において、表示部本来のγ特性を変化させるような設定は行わなかった。γ値は２．０、２．２、２．５、２.８、３．０、３．２の各値で評価した。

その結果、γ＝２．０では黒の表現力が不十分であり、映像として問題であった。γ＝２．２では、問題ない映像であったが、階調カットブロックで黒側の８階調がカットされている影響で、黒輝度がやや浮いてしまい、コントラストが低下した。また、やや黒側の表現力が乏しかった。γ＝２．５、２．８、３．０のときは黒側の輝度浮きや黒側の表現力を失うことなく、十分な表現力を持つ映像が得られた。γ＝３．２では黒が沈みすぎており、映像として問題があった。また、いずれのγ特性においても、表示階調領域のγ特性は元のγ特性よりも小さくなっていた。

次に、第一、第二、第三、及び第四の各形態において、前記の評価で十分な表現力の映像が得られたγ＝２．５、２．８、３．０の各γ特性を持たせ、さらに、独立γ処理部１、１１において、表示階調領域のγ特性を本来のγ特性よりも大きくする変換を行って、映像を評価した。その結果、各γ特性とも、独立γ処理部１、１１でγ調整を行う前よりも表現力のある映像が得られた。

次に、上記本発明における各形態を具体的構成として示す。

（実施の第五形態）
本発明の実施の第五形態として、図６に示すように、独立γ→擬似多階調化→ＯＳ駆動の順で各部を並べたものを示す。このとき、ＯＳ駆動部３で使用される前フレームデータは、擬似多階調化部２の出力結果を８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

（実施の第六形態）
また、本発明の実施の第六形態として、図７に示すように、独立γ→ＯＳ駆動→擬似多階調化の順で各部を並べたものを示す。このとき、ＯＳ駆動部３１で使用される前フレームデータは、独立γ処理部１２へ入力される前のデータを８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

（実施の第七形態）
また、本発明の実施の第七形態として、図８に示すように、独立γ→擬似多階調化→ＯＳ駆動の順で各部を並べたものを示す。このとき、ＯＳ駆動部３で使用される前フレームデータは、独立γ処理部１２へ入力される前のデータを８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

（実施の第八形態）
また、本発明の実施の第八形態として、図９に示すように、独立γ（階調カット含む）→擬似多階調化→ＯＳ駆動の順で各部を並べたものを示す。このとき、ＯＳ駆動部３で使用される前フレームデータは、擬似多階調化部２の出力結果を８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

（実施の第九形態）
また、本発明の実施の第九形態として、図１０に示すように、独立γ（階調カット含む）→ＯＳ駆動→擬似多階調化の順で各部を並べたものを示す。このとき、ＯＳ駆動部３１で使用される前フレームデータは、階調カットを含んだ独立γ処理部１２へ入力される前のデータを８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

（実施の第十形態）
また、本発明の実施の第十形態として、図１１に示すように、階調カット→独立γ→ＯＳ駆動→擬似多階調化の順で各部やブロックを並べたものを示す。このとき、ＯＳ駆動部３１で使用される前フレームデータは、階調カットブロック１ｃの出力結果を８ビットデータとしてフレームメモリ３ａに格納したものを使用する。このため、本実施の形態では階調カットブロック１ｃと独立γ処理ブロック１ａを統合できず、また、前記実施の第一形態に記載の独立γ処理部１とは、階調カットブロック１ｃと独立γ処理ブロック１ａとの配置順が逆となる独立γ処理部１３が用いられている。

したがって、本形態は十分なメモリ容量をもつ駆動システム、もしくは、前記実施の第四形態のように、独立γ処理部とＯＳ駆動部を統合したＯＳ駆動部３２を備えた形態で使用することが望ましい。

（実施の第十一形態）
また、本発明の実施の第十一形態として、図１２に示すように、独立γ（階調カット含む）→擬似多階調化→ＯＳ駆動の順で各部を並べたものを示す。このとき、ＯＳ駆動部３で使用される前フレームデータは、階調カットを含んだ独立γ処理部１１へ入力される前のデータを８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

（実施の第十二形態）
また、本発明の実施の第十二形態として、図１３に示すように、独立γ（階調カット含む）→擬似多階調化→ＯＳ駆動の順で各部を並べたものを示す。このとき、ＯＳ駆動部３で使用される前フレームデータは、階調カットブロック１ｃの出力結果を８ビットデータとしてフレームメモリ３ａに格納したものを使用する。

これらの第五ないし第十二の各形態に対し、前記第一、第二、第三、及び第四と同様の評価を行い、すべての上記第五ないし第十二の各形態に対して高速応答、高画質の映像が得られることが確認された。

以上で述べたように、本発明には多くの効果がある。

まず、本発明では、８ビット以上のｎビット出力を行うＬＣＤを用い、ｎビット以上のｍビットデータを擬似多階調化でｎビット変換する擬似多階調化部２と、ＯＳ駆動ブロックとを持つ駆動システムを用いる場合において、データに付加されるノイズ量を可能な限り小さくすること、およびＯＳ駆動を常に８ビットで行うことにより、擬似多階調化部２とＯＳ駆動ブロックの位置関係に関わりなく、同規模の回路で高画質かつ高速応答の表示装置を得ることができる。

また、擬似多階調化部２の発生させるノイズパターンを、４＊４＊ＲＧＢ、８＊８＊ＲＧＢ、または１６＊１６＊ＲＢＧの領域の局所座標、ｍビットデータの下位（ｍ−ｎ）ビットデータ、および８フレームまたは１６フレームのフレームカウンターで規定することで、ノイズ感のない多階調化された映像を持つ表示装置を得ることができる。

さらに、擬似多階調化部２とＯＳ駆動ブロックの前段に独立γ処理ブロックを配置することで、入力データをｍビットに変換し、階調つぶれや階調とびのないなめらかなγ曲線をもつ高表現力の表示装置を得ることができる。

さらに、擬似多階調化部２の前段または後段に、階調カットブロックを配置することで、従来ＯＳ駆動の効果が得にくかった黒への階調遷移、白への階調遷移時に、ＯＳ駆動が効果的に作用するようになることで、全階調で高速応答性を持つ表示装置が得られる。

また、ＬＵＴを必要とする、階調カットブロック、独立γ処理ブロック、ＯＳ駆動ブロックの中で、回路規模およびその構成に応じて、必要なブロックを統合し、ＬＵＴの節約を図ることで、高速応答性と高表現力を兼ね備える表示装置をより安価に提供することができる。

なお、上記の実施の各形態では、表示装置として、ＬＣＤを用いた例を挙げたが、擬似多階調化とＯＳ駆動処理するものであれば、本発明を適用することができる。

本発明の表示装置の駆動システムは、擬似多階調化とＯＳ駆動処理とにより、表示画質を向上できる共に、ＯＳ駆動処理でのデータビット数を低減できて、データビット数の増加に起因するＯＳ駆動処理の高コスト化を回避できるから、高画質が要求されるＨＤＴＶ等の画像表示の分野に好適に適用できる。

本発明に係る表示装置の駆動システムにおける実施の第一形態を示す回路ブロック図である。 上記駆動システムの実施の第二形態を示す回路ブロック図である。 上記駆動システムの実施の第三形態を示す回路ブロック図である。 上記第三形態の一変形例を示す回路ブロック図である。 上記駆動システムの実施の第四形態を示す回路ブロック図である。 上記駆動システムの実施の第五形態を示す回路ブロック図である。 上記駆動システムの実施の第六形態を示す回路ブロック図である。 上記駆動システムの実施の第七形態を示す回路ブロック図である。 上記駆動システムの実施の第八形態を示す回路ブロック図である。 上記駆動システムの実施の第九形態を示す回路ブロック図である。 上記駆動システムの実施の第十形態を示す回路ブロック図である。 上記駆動システムの実施の第十一形態を示す回路ブロック図である。 上記駆動システムの実施の第十二形態を示す回路ブロック図である。 図１４（ａ）に示す８ビットデータに対する、斜めグラデーションを擬似多階調化によって、図１４（ｂ）に示す１０ビットの斜めグラデーションとした表である。ただし、すべての階調は８ビットベースで表現している。 図１４（ｂ）と同じ図１５（ａ）の表示を擬似多階調化を行った状態で斜め左上方向にスクロールした結果例を図１５（ｂ）に示した表である。 図１５に示す条件でスクロール前とスクロール後の階調変化を元階調とノイズパターンに分解したものを示す表であり、図１６（ａ）は、通常の場合を示し、図１６（ｂ）は誤差が生じる場合を示す。 本発明の駆動システムを映像評価するための、グラデーションパターンの例であり、図１７（ａ）は元のグラデーションパターン、図１７（ｂ）は、第一比較例によるグラデーションパターン、図１７（ｃ）は、本発明の実施の第一形態によるグラデーションパターン、図１７（ｄ）は、本発明の実施の第二形態によるグラデーションパターンを示す。 本発明の実施の形態において、多階調化を行った後、独立γ処理を行ったときの各色の階調変化の様子を示すグラフである。 第二比較例において、多階調化をおこなわず、独立γ処理を行ったときの各色の階調変化の様子を示すグラフである。 独立γ処理機能を有するリアル８ビットの駆動システムを第一比較例として示す回路ブロック図である。 階調カット機能をもたない駆動システムを第二比較例として示す回路ブロック図の例である。 階調カット機能を有する本発明の駆動システムでの応答速度の分布を示すグラフである。 階調カット機能をもたない第二比較例の駆動システムでの応答速度の分布を示すグラフである。

符号の説明

１ 独立γ処理部
１ａ ８ビット→１０ビット変換・独立γ処理ブロック
１ｂ ＬＵＴ
１ｃ 階調カットブロック
１ｄ ＬＵＴ
２ 擬似多階調化部
２ａ 下位２ビット分離ブロック
２ｂ ノイズ発生器
２ｃ ＬＵＴ
２ｄ 加算器
３ ＯＳ駆動部
３ａ フレームメモリ
３ｂ ＯＳ演算ブロック
３ｃ ＬＵＴ

Claims (27)

1. 階調表示する表示装置の駆動システムにおいて、
   ｍは９以上の整数であり、ｎは８以上ｍ未満の整数であり、
   ｍビットの入力信号の上位８ビットデータにノイズパターンを付加して得られるデータの上位ｎビットを出力データとして出力する、擬似多階調化を行う擬似多階調化ブロックと、
   画像表示に関しオーバーシュート駆動処理を行うためのオーバーシュート駆動ブロックとを有し、
   上記ノイズパターンのノイズ量が、８ビットデータにおける１以下であり、
   かつ、上記オーバーシュート駆動ブロックは、その演算が８ビットデータで行われるように設定されていることを特徴とする、表示装置の駆動システム。
2. 上記擬似多階調化ブロックがオーバーシュート駆動ブロックの前段に位置しており、オーバーシュート駆動ブロックの演算は、該オーバーシュート駆動ブロックへの入力信号ｎビットデータの上位８ビットを用いて行われることを特徴とする、請求項１に記載の表示装置の駆動システム。
3. 上記擬似多階調化ブロックがオーバーシュート駆動ブロックの後段に位置しており、オーバーシュート駆動ブロックの演算は、該ブロックへ入力信号ｍビットデータの上位８ビットを用いて行われることを特徴とする、請求項１に記載の表示装置の駆動システム。
4. さらに、擬似多階調化ブロックの前段に、Ｒ、Ｇ、Ｂの信号をそれぞれ独立にｍビットデータに変換する、独立γ処理ブロックを有することを特徴とする、請求項１又は２に記載の表示装置の駆動システム。
5. さらに、オーバーシュート駆動ブロックの前段に、Ｒ、Ｇ、Ｂの信号をそれぞれ独立にｍビットデータに変換する、独立γ処理ブロックを有することを特徴とする、請求項１又は３に記載の表示装置の駆動システム。
6. 上記独立γ処理ブロックに供給される信号が６ｂｉｔからｍｂｉｔであることを特徴とする、請求項４又は５に記載の表示装置の駆動システム。
7. さらに、上記独立γ処理ブロックの前段に、入力階調信号の一部階調レベルをカットするまたは一部階調レベルを含まない領域に圧縮する、階調カットブロックを有することを特徴とする、請求項４ないし６の何れか１項に記載の表示装置の駆動システム。
8. さらに、上記独立γ処理ブロックの後段に、階調信号の少なくとも上下いずれかの階調を対象にカットまたは圧縮する、階調カットブロックを有することを特徴とする、請求項４ないし６の何れか１項に記載の表示装置の駆動システム。
9. 上記独立γ処理ブロックは、独立γ処理ブロックの変換規則と階調カットブロックの変換規則とを組み合わせて統合したルックアップテーブルを有することを特徴とする請求項７又は８に記載の表示装置の駆動システム。
10. 上記独立γ処理ブロックにおける変換データとオーバーシュート駆動ブロックのオーバーシュートパラメーターとを組み合わせて指定した変換規則を備えたルックアップテーブルを有することを特徴とする、請求項４ないし６の何れか１項に記載の表示装置の駆動システム。
11. 上記独立γ処理ブロックにおける変換データとオーバーシュート駆動ブロックのオーバーシュートパラメーターとを別々のＬＵＴで指定していることを特徴とする、請求項４ないし１６の何れか１項に記載の表示装置の駆動システム。
12. 上記付加するノイズパターンが４＊４＊ＲＧＢ、８＊８＊ＲＧＢ、または１６＊１６＊ＲＢＧの領域の局所座標で定義されていることを特徴とする、請求項１ないし１１の何れか１項に記載の表示装置の駆動システム。
13. 上記ノイズパターンがｍビットデータの下位（ｍ−ｎ）ビット情報およびフレームカウンターによって定義されていることを特徴とする、請求項１ないし１２の何れか１項に記載の表示装置の駆動システム。
14. 上記生成したノイズパターンのブロックは、８フレーム周期または１６フレーム周期で繰り返したものであることを特徴とする、請求項１ないし１３の何れか１項に記載の表示装置の駆動システム。
15. 上記オーバーシュート駆動部は、擬似多階調化ブロックで処理された８ビットデータを現フレームデータ、およびそれをフレームメモリに格納された前フレームデータによりオーバーシュート駆動処理を行い、その結果を８ビットデータとして出力するものであることを特徴とする、請求項１ないし１４の何れか１項に記載の表示装置の駆動システム。
16. 上記オーバーシュート駆動部は、階調カットブロック、独立γ処理ブロック、擬似多階調化ブロックの順、もしくは独立γ処理ブロック、階調カットブロック、擬似多階調化ブロックの順で処理された８ビットデータを現フレームデータ、およびそれをフレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、その結果を８ビットデータとして出力することを特徴とする、請求項７ないし９の何れか１項に記載の表示装置の駆動システム。
17. 各画素に対し階調表示する表示装置の駆動システムであって、
    ６≦ｋ＜ｍの整数に対し、
    階調表示のために入力されるｋビットの入力データにおいて、
    ｋ≦７の場合、入力データの下位（８−ｋ）ビットに０を付加した８ビットデータを、
    ｋ≧８の場合、入力データの上位８ビットデータを、
    フレームメモリに格納するとともに、
    入力されたｋビットの入力データを独立γ処理ブロックにてｍビットのγ処理データとし、
    上記γ処理データの上位８ビットデータを現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、
    オーバーシュート駆動処理の結果データに対し現データの下位（ｍ−８）ビットデータを付加したｍビットのオーバーシュート駆動処理データを作成し、
    オーバーシュート駆動処理したデータを擬似多階調化ブロックで処理して８ビットデータとして出力することを特徴とする、表示装置の駆動システム。
18. 各画素に対し階調表示する表示装置の駆動システムであって、
    ６≦ｋ＜ｍの整数に対し、
    階調表示のために入力されるｋビットのデータにおいて、
    ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、
    ｋ≧８の場合、データの上位８ビットデータを、
    フレームメモリに格納するとともに、
    入力されたｋビットのデータを独立γ処理ブロック、擬似多階調化ブロックの順で処理して８ビットデータ化したものを、現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、
    オーバーシュート駆動処理した結果データを８ビットデータとして出力することを特徴とする、表示装置の駆動システム。
19. 各画素に対し階調表示する表示装置の駆動システムであって、
    ６≦ｋ＜ｍの整数に対し、
    階調表示のために入力されるｋビットのデータにおいて、
    ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、
    ｋ≧８の場合、データの上位８ビットデータを、
    フレームメモリに格納するとともに、
    入力されたｋビットの入力データを階調カットブロック、独立γ処理ブロックの順、もしくは独立γ処理ブロック、階調カットブロックの順でｍビットデータとし、
    その上位８ビットデータを現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、
    オーバーシュート駆動処理した８ビットデータ結果に対し現データの下位（ｍ−８）ビットデータを付加したｍビットデータを作成し、
    上記付加したｍビットデータを擬似多階調化ブロックで処理した８ビットデータを出力することを特徴とする、表示装置の駆動システム。
20. 各画素に対し階調表示する表示装置の駆動システムであって、
    ６≦ｋ＜ｍの整数に対し、
    階調表示のために入力されるｋビットのデータにおいて、
    階調カットブロックで処理した後、
    ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、
    ｋ≧８の場合、データの上位８ビットデータを、
    フレームメモリに格納するとともに、
    入力されたｋビットのデータを独立γ処理ブロックでｍビットデータとし、
    上記ｍビットのγ処理データの上位８ビットデータを現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、
    オーバーシュート駆動処理した結果データに対し現データの下位（ｍ−８）ビットデータを付加したｍビットデータを作成し、
    上記付加したｍビットデータを擬似多階調化ブロックで処理した８ビットデータとして出力することを特徴とする、表示装置の駆動システム。
21. 各画素に対し階調表示する表示装置の駆動システムであって、
    ６≦ｋ＜ｍの整数に対し、
    階調表示のために入力されるｋビットのデータにおいて、
    ｋ≦７の場合、データの下位（８−ｋ）ビットに０を付加した８ビットデータを、
    ｋ≧８の場合、データの上位８ビットデータを、
    フレームメモリに格納するとともに、
    入力されたｋビットのデータを階調カットブロック、独立γ処理ブロック、擬似多階調化ブロックの順、もしくは独立γ処理ブロック、階調カットブロック、擬似多階調化ブロックの順で８ビットデータ化したものを、現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、
    上記オーバーシュート駆動処理した結果データを８ビットデータとして出力することを特徴とする、表示装置の駆動システム。
22. 各画素に対し階調表示する表示装置の駆動システムであって、
    ６≦ｋ＜ｍの整数に対し、
    階調表示のために入力されるｋビットのデータにおいて、
    上記データを階調カットブロックで処理して処理データを得た後、
    ｋ≦７の場合、処理データの下位（８−ｋ）ビットに０を付加した８ビットデータを、
    ｋ≧８の場合、処理データの上位８ビットデータを、
    フレームメモリに格納するとともに、
    入力されたｋビットのデータを、独立γ処理ブロック、擬似多階調化ブロックの順で８ビットデータ化したものを、現フレームデータ、前記フレームメモリに格納したデータを前フレームデータとしてオーバーシュート駆動処理を行い、
    上記オーバーシュート駆動処理した結果データを８ビットデータとして出力することを特徴とする、表示装置の駆動システム。
23. メモリを挟まない連続した各ブロックを合成した変換ブロックに統合して、各ブロックでの処理に用いる各ルックアップテーブルの少なくとも一部を共通化することを特徴とする、請求項１７ないし２２の何れか１項に記載の表示装置の駆動システム。
24. フレームメモリを挟まない連続した各ブロックを合成した変換ブロックに統合して、各ブロックでの処理に用いる各ルックアップテーブルの少なくとも一部を共通化することを特徴とする、請求項１７ないし２３の何れか１項に記載の表示装置の駆動システム。
25. 上記表示装置の本来の８ｂｉｔ階調輝度特性が，入力信号が想定している出力γ値より小さくないことを特徴とする、請求項１ないし２４の何れか１項に記載の表示装置の駆動システム。
26. 上記出力γ値が２．５から３．０であることを特徴とする請求項２５に記載の表示装置の駆動システム。
27. 出力γ値が、階調カットブロックによる最大出力に相当する最終階調に対応する部分まではγ値が大きく、そうでない部分は比較的小さいγ値であることを特徴とする、請求項７、８、９、１６、１９、２０、又は２１に記載の表示装置の駆動システム。
    
    

Images