JP4419917B2 - 表示装置、液晶表示装置、データ処理方法及びプログラム - Google Patents
表示装置、液晶表示装置、データ処理方法及びプログラム Download PDFInfo
- Publication number
- JP4419917B2 JP4419917B2 JP2005176375A JP2005176375A JP4419917B2 JP 4419917 B2 JP4419917 B2 JP 4419917B2 JP 2005176375 A JP2005176375 A JP 2005176375A JP 2005176375 A JP2005176375 A JP 2005176375A JP 4419917 B2 JP4419917 B2 JP 4419917B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- data
- error data
- screen
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 21
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 description 37
- 230000000694 effects Effects 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
Light Processing)装置その他の表示装置に適用し得る。
また、発明の一つの形態は、表示装置におけるデータ処理方法に関する。
また、発明の一つの形態は、表示装置に搭載されたコンピュータで実行されるプログラムに関する。
例えば以前の表示デバイスでは、RGB信号各8ビットの計24ビットがビット幅として一般的であった。
しかし、最近の表示デバイスでは、RGB信号各12ビットの4相駆動方式を採用するものも現れている。この例の場合、ビット幅は12*4*3=144ビットにも及ぶ。
図2に、妨害例を示す。図2(A1)及び(B1)は、画面全体の階調値がほぼフラットな画像信号を表示デバイスに与える場合の表示例である。
ディジタルデータの変化はわずかに1LSBであるので、画面上に図2(A1)に示すような帯状の妨害パターンは発生しないはずである。
因みに、図2(A2)に示すディジタルデータと図2(B2)に示すディジタルデータとの違いは1LSBである。このように、階調値はほぼ同じでも、ディジタルデータ上でのビット変化の多少に応じて妨害パターンが発生する場合と発生しない場合が分かれる。
なお、表示装置は、画素データを処理するディジタル信号処理回路と、信号処理後の画素データを表示デバイス駆動用のアナログ信号に変換するディジタル/アナログ変換回路とを有するものとする。
この場合に、ディジタル/アナログ変換回路の前段位置に、1画面につき1値の誤差データを、垂直同期信号に同期したタイミングで対応する画面の全画素データに加算する誤差データ加算回路を配置する。
結果的に、ビット変化に伴うノイズによる妨害の発生を無くすことができる又は妨害頻度を低下することができる。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(a)全体構成
図3に、液晶表示装置1の構成例を示す。この液晶表示装置は、直視型にもプロジェクタ型にも適用できる。
液晶表示装置1は、ディジタル信号処理部3、誤差データ加算回路5、D/A変換回路7、LCDパネル9で構成される。
ディジタル信号処理部3、D/A変換回路7、LCDパネル9には、既存の構成を採用する。
この例の場合、ディジタル信号処理部3は、8ビット以上のビット幅を有するディジタルデータを誤差データ加算回路5に出力する。
LCDパネル9は、ガラス基板上に形成した透明導電膜(画素電極)の上層に、配向膜、液晶、配向膜、透明導電膜(対向電極)、ガラス基板を順番に積層した構造の液晶シャッターと、その駆動回路と、光源とで構成される。
ダイナミック駆動方式の場合、駆動回路は、データ線駆動回路とゲート線駆動回路で構成する。これらは、ガラス基板上に半導体プロセスを用いて形成しても良いし、半導体集積回路基板上に形成しても良い。また、光源は、バックライト方式でもフロントライン方式でも良い。
誤差データ加算回路5は、1画面につき1値の誤差データを、垂直同期信号Vsyncに同期したタイミングで対応する画面の全画素データに加算する処理デバイスである。
この形態例の場合、出力デバイスとしてLCDパネル9を用いるため、更に誤差データが満たすべき条件として以下の条件を追加する。すなわち、偶数画面用の誤差データの総和と奇数画面用の誤差データの総和が等しくなることを要求する。
これは、LCDパネル9が交流反転駆動であることによる。
この形態例では、4画面を誤差データの基本周期とする。図4に、誤差データの出力例を示す。図4の場合、誤差データは、+1、+1、−1、−1の順番で画面毎に出力される。図4の場合、偶数画面用の誤差データの総和は0で与えられ、奇数画面用の誤差データの総和も0で与えられる。
図5に、誤差データ加算回路5の構成例を示す。誤差データ加算回路5は、アドレスカウンタ11、誤差データメモリ13、加算器15で構成される。
アドレスカウンタ11は、垂直同期信号Vsyncの入力のたび、カウント値を1つ更新するカウンタである。図4に示すように4画面を誤差データの基本周期とする場合、アドレスカウンタ11は、0〜3の4値を巡回的に発生する。
誤差データメモリ13は、0〜3の4つのアドレスに誤差データ+1、+1、−1、−1を対応付けて保存する記憶媒体である。例えば、ROMで構成する。もっとも、揮発性の半導体メモリその他の媒体でも良い。磁気記憶媒体、光学式記憶媒体その他でも良い。この誤差データメモリ13は、特許請求の範囲における記憶媒体に対応する。
1画面について、誤差データは1つである。この点で、ホワイトノイズを重畳する方法とは原理的に異なっている。
また、1画面を構成する全画素について同一量の誤差データを加算する。このため、画素間の相対的な階調関係には、原画像の情報がそのまま保持される。すなわち、SN比は劣化しない。
誤差データ加算回路5の搭載により、ビット幅の増加時にも、階調変化が比較的フラットな画像部分でのビット変化を小さくできる又は発生頻度を低下できることを図6を用いて説明する。
図6(A1)は、画面全体の階調値がほぼフラットな画像信号を表示デバイスに与えた場合の表示例である。
まず、誤差データが「+1」のとき、D/A変換回路7に入力されるディジタルデータは、画面左側が「A00h」、画面右側が「A01h」となる。このとき、左右の画面のビット変化は「1」になる。
すなわち、どの画面の表示時にも、画面の左側と右側との境界部分で生じるビット変化は「1」に低減されている。なお、従来装置では、元データをそのままD/A変換回路に与えるためビット変化が「10」であった。
もっとも、ディジタル信号処理部3から出力されるディジタルデータによっては、ビット変化が大きくなる場合もある。しかし、この場合でも、ビット変化が大きくなるのは従来方式の半分の期間で済み、画質を改善することができる。
図7(A2)に、このようなビット変化が発生するディジタルデータの例を示す。
図7(B1)〜図7(B4)は、このディジタルデータが4画面連続して入力される場合に、各画面のディジタルデータが誤差データの加算によりどのような値に変換されるかを示す。
まず、誤差データが「+1」のとき、D/A変換回路7に入力されるディジタルデータは、画面左側が「9FFh」、画面右側が「A00h」となる。このとき、左右の画面のビット変化は「10」になる。この変化量は、従来装置と同じである。
結局、2画面周期で、画面の左側と右側との境界部分で生じるビット変化は「10」又は「2」に変化する。
確かに、ビット変化が大きい画面もあり、この画面ではビット変化によるディジタルノイズが発生し、妨害パターンが発生する可能性がある。
また、妨害パターンの発生頻度が半減される結果、人間の視覚特性上の画質は格段に向上される。
図7(A1)は、画質の改善された画像イメージである。
ディジタル信号処理部3とD/A変換回路7との間に誤差データ加算回路5を挿入し、偶数画面用の誤差データの総和と奇数画面用の誤差データの総和が等しくなるように規定した1画面につき1値の誤差データを、垂直同期信号に同期したタイミングで対応する画面の全画素データに加算することにより、階調変化が比較的フラットな画像部分でのビット変化を小さくできる又は発生頻度を低下して画質を大幅に改善することができる。
前述の形態例では、誤差データを「+1」、「+1」、「−1」、「−1」の順番で画面毎に出力する場合について説明した。
しかし、誤差データの振幅はフリッカによる画質の低下が許容される範囲でより大きい値を採用することができる。
図8に、誤差データの振幅を「6」とする場合の処理動作例を示す。
図8(B1)〜図8(B4)は、このディジタルデータが4画面連続して入力される場合に、各画面のディジタルデータが誤差データの加算によりどのような値に変換されるかを示す。
誤差データが「+6」のとき、D/A変換回路7に入力されるディジタルデータは、画面左側が「A04h」、画面右側が「A05h」となる。このとき、左右の画面のビット変化は「1」になる。
一方、誤差データが「−6」のとき、D/A変換回路7に入力されるディジタルデータは、画面左側が「9F9h」、画面右側が「9FAh」となる。このとき、左右の画面のビット変化は「2」になる。
なお、誤差データの振幅を「6」としても、図6(A2)対応するディジタルデータについての画質の改善効果に変化はない。
図9(B1)〜図9(B4)は、このディジタルデータが4画面連続して入力される場合に、各画面のディジタルデータが誤差データの加算によりどのような値に変換されるかを示す。
誤差データが「+6」のとき、D/A変換回路7に入力されるディジタルデータは、画面左側が「A05h」、画面右側が「A06h」となる。このとき、左右の画面のビット変化は「1」になる。
以上のように、誤差データの振幅を大きくすることでビット変化を小さくすることができる。
前述の形態例では、誤差データ加算回路5として図5に示す回路構成で実現した。
しかし、誤差データ加算回路5は他の回路構成でも実現できる。
図10に、誤差データ加算回路5の他の構成例を示す。誤差データ加算回路5は、加算器21、減算器23、マルチプレクサ25、2分周回路27で構成される。
減算器23は、加算器21と同じ誤差データをディジタルデータから減算する演算子である。
マルチプレクサ25は、加算器21と減算器23から入力されるディジタルデータの一方を選択的に出力するデータ選択器である。
誤差データ加算回路5を、図10に示す構造としても、前述した形態例と同じ動作を実現することができる。
(a)前述の形態例では、誤差データの加算処理をハードウェア的に実現する場合について説明した。しかし、同処理は、プログラムによってソフトウェア的に実現しても良い。なお、同処理を実行するコンピュータは、液晶表示装置に搭載されているものとする。また、同コンピュータは、ディジタル信号処理部3の処理もソフトウェア的に実現しても良い。
垂直同期信号Vsyncが検出された場合、コンピュータは、新たな画面の処理用に誤差データを更新する(S2)。
垂直同期信号Vsyncが検出されない場合、コンピュータは、現在設定されている誤差データを画素データに加算する(S3)。
すなわち、コンピュータは、垂直同期信号Vsyncに同期したタイミングで対応する画面の全画素データに誤差データを加算する処理を実行する。
ここで、誤差データの更新は、前述した形態例と同様、読み出しアドレスを用いて読み出す方法を採用しても良いし、カウント値の偶奇に応じて対応する誤差データを採用する手法を採用しても良い。
なお、このプログラムは、ネットワーク経由で配布しても良く、記憶媒体に格納して配布しても良い。配布用の記憶媒体は、磁気記憶媒体、光学式記憶媒体、半導体記憶媒体その他を含む。
しかし、この切り替え周期は、2回に限らない。例えば、1回でも、3回でも、4回でも良い。液晶表示装置の場合、垂直同期信号Vsyncが2の整数倍で与えられる回数だけ入力される度に値を切り替えることが望ましい。
また、交流反転駆動を実行しない表示装置を出力デバイスとする場合には、この切り替え周期は1回でも3回でも良い。例えば、「+1」、「−1」、「+1」、「−1」の順番で画面毎に誤差データを切り替えても良い。
しかし、連続する偶数個の画面毎に誤差データの絶対値が変化しても良い。例えば「+1」、「+1」、「−3」、「−3」というように変化しても良い。
また、切り替え単位毎に絶対値が変化させても良い。例えば「+1」、「+3」、「−1」、「−3」というように変化させても良い。
いずれの場合も、偶数画面用の誤差データの総和と奇数画面用の誤差データの総和は等しい。このため、液晶は劣化させずに済む。
例えば、有機EL(Electro
Luminescence)表示装置、プラズマ表示装置、FED(電界放出ディスプレイ)装置、DLP(Digital Light Processing)装置その他の表示装置に適用し得る。
この条件は、液晶表示装置以外の表示装置にも有効であるが、偶数画面と奇数画面の制約がない他の表示装置では、ある期間内の積分値がゼロになるように誤差データを定めても良い。この場合、原画像の平均輝度を変更せずに済む。
もっとも、誤差データの積分値がゼロ以外になる場合を排除するものではない。
(f)前述の形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
3 ディジタル信号処理部
5 誤差データ加算回路
7 D/A変換回路
9 LCDパネル
11 アドレスカウンタ
13 誤差データメモリ
15 加算器
21 加算器
23 減算器
25 マルチプレクサ
27 2分周回路
Claims (9)
- 画素データを処理するディジタル信号処理回路と、信号処理後の画素データを表示デバイス駆動用のアナログ信号に変換するディジタル/アナログ変換回路とを有する表示装置であって、
前記ディジタル/アナログ変換回路の前段位置に、
1画面につき1値の誤差データを、垂直同期信号に同期したタイミングで対応する画面の全画素データに加算する誤差データ加算回路
を有することを特徴とする表示装置。 - 請求項1に記載の表示装置において、
前記誤差データは、連続する偶数個の画面毎にデータ値が切り替わり、切り替え単位毎に絶対値は同じまま符号の正負が入れ替わる
ことを特徴とする表示装置。 - 請求項1に記載の表示装置において、
前記誤差データの切り替わり周期と振幅は、フリッカによる画質の低下が許容される範囲内で決定する
ことを特徴とする表示装置。 - 請求項1に記載の表示装置において、
前記誤差データ加算回路は、
画面単位で全画素データに対して共通に加算される誤差データを記憶した記憶媒体と、
垂直同期信号に同期したタイミングで読み出しアドレスを発生するアドレス発生部と、
前記アドレスに従って読み出された誤差データを対応する画面の全画素データに加算する加算器と
を有することを特徴とする表示装置。 - 請求項1に記載の表示装置において、
前記誤差データ加算回路は、
固定の誤差データを全画素データに加算する加算器と、
前記固定の誤差データを全画素データから減算する減算器と、
前記加算器の出力と前記減算器の出力とを入力し、切り替え信号に従いそのいずれか一方を出力するデータ選択器と、
垂直同期信号に同期したタイミングを分周して、前記データ選択器に与える切り替え信号を生成する分周器と
を有することを特徴とする表示装置。 - 請求項1に記載の表示装置において、
前記誤差データは、ある期間内の積分値がゼロに設定される
ことを特徴とする表示装置。 - 画素データを処理するディジタル信号処理回路と、信号処理後の画素データを液晶駆動用のアナログ信号に変換するディジタル/アナログ変換回路とを有する液晶表示装置であって、
前記ディジタル/アナログ変換回路の前段位置に、
偶数画面用の誤差データの総和と奇数画面用の誤差データの総和が等しくなるように規定した1画面につき1値の誤差データを、垂直同期信号に同期したタイミングで対応する画面の全画素データに加算する誤差データ加算回路
を有することを特徴とする液晶表示装置。 - 画素データを処理するディジタル信号処理回路と、信号処理後の画素データを表示デバイス駆動用のアナログ信号に変換するディジタル/アナログ変換回路とを有する表示装置におけるデータ処理方法であって、
前記ディジタル/アナログ変換回路の前段位置で、
1画面につき1値の誤差データを、垂直同期信号に同期したタイミングで対応する画面の全画素データに加算する処理
を有することを特徴とするデータ処理方法。 - 入力される画素データを表示デバイス駆動用のアナログ信号に変換するディジタル/アナログ変換回路の前段位置において、
1画面につき1値の誤差データを、垂直同期信号に同期したタイミングで対応する画面の全画素データに加算する処理
を表示装置に搭載されるコンピュータに実行させることを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176375A JP4419917B2 (ja) | 2005-06-16 | 2005-06-16 | 表示装置、液晶表示装置、データ処理方法及びプログラム |
US11/452,886 US8217967B2 (en) | 2005-06-16 | 2006-06-14 | Display, liquid crystal display, and data processing method for reducing interference due to noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176375A JP4419917B2 (ja) | 2005-06-16 | 2005-06-16 | 表示装置、液晶表示装置、データ処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006350009A JP2006350009A (ja) | 2006-12-28 |
JP4419917B2 true JP4419917B2 (ja) | 2010-02-24 |
Family
ID=37572864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005176375A Expired - Fee Related JP4419917B2 (ja) | 2005-06-16 | 2005-06-16 | 表示装置、液晶表示装置、データ処理方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8217967B2 (ja) |
JP (1) | JP4419917B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101245664B1 (ko) * | 2007-10-25 | 2013-03-20 | 엘지디스플레이 주식회사 | 액정표시장치의 구동방법 |
JP5763002B2 (ja) * | 2012-03-21 | 2015-08-12 | 株式会社ジャパンディスプレイ | 画像処理装置および画像処理方法 |
CN104283833A (zh) * | 2014-09-29 | 2015-01-14 | 大唐移动通信设备有限公司 | 一种多载波叠加方法及设备 |
CN106647072A (zh) * | 2016-10-20 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种阵列基板、液晶显示器及显示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03291691A (ja) | 1990-04-10 | 1991-12-20 | Seiko Epson Corp | 表示装置の駆動方法 |
US5598184A (en) * | 1992-03-27 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for improved color recovery in a computer graphics system |
US5714975A (en) * | 1995-05-31 | 1998-02-03 | Canon Kabushiki Kaisha | Apparatus and method for generating halftoning or dither values |
KR100235591B1 (ko) * | 1997-01-24 | 1999-12-15 | 구본준 | 다계조 처리장치 |
US5963157A (en) * | 1997-06-23 | 1999-10-05 | Motorola, Inc. | Method and apparatus for the addition and removal of a dither signal |
TW403857B (en) * | 1999-12-13 | 2000-09-01 | Myson Technology Inc | An image dithering device used in both time domain and space domain |
JP3763397B2 (ja) * | 2000-03-24 | 2006-04-05 | シャープ株式会社 | 画像処理装置、画像表示装置、パーソナルコンピュータ、画像処理方法 |
JP2004157522A (ja) * | 2002-10-17 | 2004-06-03 | Sony Corp | 画像生成装置、画像表示装置、画像表示方法、及び光変調素子調整装置 |
JP2004279644A (ja) * | 2003-03-14 | 2004-10-07 | Pioneer Electronic Corp | 画像信号処理装置 |
JP4390483B2 (ja) * | 2003-06-19 | 2009-12-24 | シャープ株式会社 | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
JP4050240B2 (ja) * | 2004-02-26 | 2008-02-20 | シャープ株式会社 | 表示装置の駆動システム |
-
2005
- 2005-06-16 JP JP2005176375A patent/JP4419917B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-14 US US11/452,886 patent/US8217967B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006350009A (ja) | 2006-12-28 |
US20060284818A1 (en) | 2006-12-21 |
US8217967B2 (en) | 2012-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3659065B2 (ja) | 画像表示装置 | |
US7817127B2 (en) | Image display apparatus, signal processing apparatus, image processing method, and computer program product | |
US20080272998A1 (en) | Image Display Device and Image Display Method | |
JP5049703B2 (ja) | 画像表示装置、画像処理回路およびその方法 | |
EP2114067A2 (en) | Image processing apparatus and image processing method, and program | |
JP2011118420A (ja) | 表示装置上での表示のためにビデオデータを処理する方法及び装置 | |
JP2003528517A (ja) | 表示装置に表示するためのビデオ画像データ処理方法及び装置 | |
JP5081616B2 (ja) | 高フレームレート動き補償された色順序付けのシステムおよび方法 | |
KR20070109876A (ko) | 화상 표시 장치, 제어 신호 생성 장치, 및 화상 표시 제어방법, 및 컴퓨터 프로그램 제품 | |
JP4419917B2 (ja) | 表示装置、液晶表示装置、データ処理方法及びプログラム | |
JP4267873B2 (ja) | 画像表示装置及び画像表示方法 | |
JP5763002B2 (ja) | 画像処理装置および画像処理方法 | |
JP5249166B2 (ja) | 画像処理装置、画像処理方法 | |
JP2011061501A (ja) | 画像信号処理装置と画像信号処理方法および画像表示装置 | |
JP2009109694A (ja) | 表示装置 | |
JP2001215938A (ja) | 画像表示装置及び該画像表示装置を備えた機器 | |
JP2006030600A (ja) | 多画面表示システム、多画面表示方法、輝度補正方法及びプログラム | |
JP2011059312A (ja) | 画像表示装置およびその制御方法 | |
US20150029212A1 (en) | Poly-phase frame modulation system | |
US6603451B1 (en) | Display arrangement | |
JP2004246118A (ja) | 液晶表示装置 | |
JP4892804B2 (ja) | シーケンシャル・カラー・ディスプレイ装置 | |
JP2013068792A (ja) | 表示装置、表示方法および電子機器 | |
JP2012095035A (ja) | 画像処理装置及びその制御方法 | |
JP2013088745A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |