JP2001215938A - 画像表示装置及び該画像表示装置を備えた機器 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成によって、画質の劣化を伴うこと
なくフリッカ及びムービング現象を抑制し、疑似階調表
示における画像の高品質化を図る。 【解決手段】 行列状配置の２値で点灯制御される画素
よりなる画像フレームを区分した４×４画素のブロック
単位で点灯制御し疑似階調表示を可能とする。その際、
隣りのブロックと同一階調の場合、画素点灯パターンが
同一にならないようにＶＲＡＭ１０３からの階調データ
に対応して予めレジスタ１０７に格納された基本パター
ンをドットカウンタ１０４、ラインカウンタ１０５のア
ドレスに応じ回転処理してブロック毎にパターンを変
え、さらにフレーム毎に４×４ブロック単位のブロック
間でパターンのローテーションを行うことにより、時間
的かつ空間的に階調表示が均一となるように制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画面上に行列状に
配置された表示画素をＶＲＡＭから順次読み出した画像
データにより駆動することにより画像表示を行うＬＣＤ
（液晶デバイス）などを使用した画像表示装置に関し、
ＣＲＴ（陰極線管）などを用いた表示装置に文字やパタ
ーン等の画像情報（画像データ）を表示させるグラフィ
ックディスプレイ装置、或いはプラズマディスプレイパ
ネルやＥＬディスプレイパネル等へも応用可能な画像表
示装置に関する。

【０００２】

【従来の技術】２値レベルで画面上に行列状に配置され
た表示画素を駆動する（オン・オフ又は点灯・非点灯動
作を行う）画像表示装置において、擬似的に階調表示を
行う方法として、大きく分けると、面積（空間）階調法
とフレームレートコントロール（ＦＲＣ）法がある。前
者は、表示画素がマトリックス状に配列された画面の単
位空間に含まれる画素のオン・オフを階調データに基づ
き制御し、その空間の平均の明るさを変化させることに
より階調を表現するが、表示解像度の低下が生じるとい
う問題を有する。また、後者は、次々に表示される画像
フレーム毎に対象画素（或いは対象領域に含まれる画素
群）のオン・オフを階調データに基づき制御し、所定時
間内（フレーム数）の平均の明るさを変化させることに
より階調を表現するが、中間階調表示される画素で、特
に広い面積を同一の階調で表示する場合に、いわゆるフ
リッカと呼ぶちらつきが発生し、表示品位を劣化させる
という問題を有する。

【０００３】こうした問題点を解決するために、特許第
２７８４００５号公報（特開平１−２２５９９７号）に
示される発明が提案された。この発明によれば、表示装
置の１画面を複数の区分に分割し、各区分はＮ個の画素
を有し、画素数Ｎは、階調表示可能な段階数と同数とし
て、ここに面積（空間）階調法を用い、また、区分の階
調表示が階調Ｍに設定される場合、複数のフレームにわ
たって、階調Ｍに対応して用意された位相の異なる複数
の異なる点灯パターンを順次与えてＦＲＣ制御による階
調表示を行うようにしている。したがって、階調Ｍが変
化しない場合でも、フレーム毎に各区分における点灯パ
ターンを異ならせるようにし、これにより、表示解像度
の低下をもたらさずにフリッカが解消できるとしてい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
た従来例では、同一点灯パターンでＦＲＣ制御を行うと
起きるフリッカへの対策として、点灯パターンをフレー
ム毎にコントロールすることが述べられているものの、
１つのフレーム内にある同一階調のブロックの点灯パタ
ーンをコントロールする点については言及するところが
なく、フリッカと同様に画質を悪化させるムービング現
象（例えば、１つのフレーム内に在る同一階調のブロッ
ク全てが同一点灯パターンで表示され、しかもそれが広
い領域に及ぶ場合に、この領域を目視すると、模様があ
る方向に移動して行く様にみえるので、通常これを「ム
ービング現象」と呼ぶ）については未解決である。

【０００５】一方、かかるムービング現象の対策として
提案された従来の１方式には、表示される階調データの
格納場所からドット単位毎に読み出される階調データ
と、乱数発生部が発生する乱数データとを比較し、比較
結果により表示手段を駆動するものがあり、この方式に
よると、階調データが乱数データにもとずいて２値に変
換されるので、ムービング現象を防止できるとしてい
る。しかしながら、この方式は、乱数を使用しているの
で、ある特定画素に注目すると例えば３フレーム毎にＦ
ＲＣ制御が必ず完結するとは限らない。広い表示面積の
部分では、ムービング現象の抑制に効果的に思えるが、
数ドットの狭い範囲では、階調のずれや、フリッカの問
題も出る可能性が高い。しかも、フリッカやムービング
現象の発生は、液晶表示素子に使用される液晶材料、セ
ルの構成、偏光膜の種類、表示色、駆動条件等によって
影響を受けるので、多くの場合最適化が必要となるが、
そのための調整が困難である。従来技術によれば、乱数
発生部の構造を変更してもこの問題を解決するのは困難
である。

【０００６】本発明は、上記した従来技術の問題点に鑑
みてなされたもので、その目的は、簡単な構成によっ
て、画質の劣化を伴うことなくフリッカ及びムービング
現象を抑制することにより、疑似階調表示における画像
の高品質化を図る画像表示装置及び該画像表示装置を操
作部に備えた機器（例えば、入力操作パネルに画像表示
装置を備え、表示画面に従いユーザが入力操作を行うよ
うな機器）を提供することにある。

【０００７】

【課題を解決するための手段】請求項１の発明は、行列
状に配置された画素により構成される画像フレームを所
定の大きさのブロックに区分し、該ブロックに含まれる
各画素の駆動を所定数の画像フレームにわたってオン・
オフ制御することによりブロック毎に疑似階調表示を可
能とする画像表示装置において、ブロック内の画素を駆
動するオン・オフパターンとして同一階調を表示するた
めに異なるパターンを用意することにより、空間的に隣
り合う同一階調のブロックを異なるオン・オフパターン
で駆動し、かつ前記所定数の画像フレームにわたる同一
配置のブロックについても異なるオン・オフパターンで
駆動するようにしたことを特徴とする画像表示装置を構
成する。

【０００８】請求項２の発明は、請求項１に記載された
画像表示装置において、同一階調を表示するための前記
異なるオン・オフパターンを、予め用意した基本のオン
・オフパターンの配列を表示動作に同期して回転処理す
ることにより生成することを特徴とするものである。

【０００９】請求項３の発明は、請求項２に記載された
画像表示装置において、前記回転処理を、レジスタに格
納した基本のオン・オフパターンの配列から、表示動作
のタイミング信号をカウントすることにより生成される
ブロックアドレス、ブロック内画素アドレス及びフレー
ム周期に従ってセレクタがデータを選択することにより
行うようにしたことを特徴とするものである。

【００１０】請求項４の発明は、請求項１乃至３のいず
れかに記載された画像表示装置において、同一階調を表
示するための前記異なるオン・オフパターンを所定数の
画像フレームにわたる表示動作により各画素の表示が均
一化するような配置のパターンとすることを特徴とする
ものである。

【００１１】請求項５の発明は、請求項１乃至４のいず
れかに記載された画像表示装置において、前記画素をカ
ラー画像を構成する各色の画素とし、各色に用いる前記
オン・オフパターンを同一フレームかつ同一ブロックに
おいて同一パターンにならないようにすることを特徴と
するものである。

【００１２】請求項６の発明は、請求項５に記載された
画像表示装置において、前記基本のオン・オフパターン
の配列を表示動作に同期して回転処理する際に、各色で
異なる位相を設定することにより、各色に用いる前記オ
ン・オフパターンを同一フレームかつ同一ブロックにお
いて同一パターンにならないようにすることを特徴とす
るものである。

【００１３】請求項７の発明は、請求項１乃至６に記載
された画像表示装置を備えた機器を構成するものであ
る。

【００１４】

【発明の実施の形態】本発明は、行列状に配置され、２
値レベルで駆動される（オン・オフ又は点灯・非点灯動
作を行う）画素により画像フレームを構成し、フレーム
上に配置された画素を所定の大きさのブロックに区分
し、ブロック内の画素の駆動を制御することによりブロ
ック単位で中間階調を表現可能とする。加えて、画素の
駆動制御の際、隣り合わせるブロック同士で階調が同じ
であっても、点灯（駆動）パターンが同一にならないよ
うにする。このために、複数の階調表示に対応して予め
レジスタに格納し用意されている各階調の基本となる２
値パターンを回転処理してブロック毎にパターンを変
え、さらにフレーム毎にブロック間のローテーションを
行うという操作により、階調表示を時間的、空間的に均
一化するものである。

【００１５】本発明を添付する図面とともに示す以下の
実施例に基づき詳細に説明する。図１は、本発明による
画像表示装置の実施例における表示制御回路のブロック
図である。この実施例はモノクロの表示を行う画像に用
いる画像表示装置に関する。図１において、表示される
画像データは、ＶＲＡＭ１０３に格納されている。タイ
ミングコントローラ１０１は、表示動作のタイミング制
御のための信号を各動作部分に対し出力する。ＶＲＡＭ
コントローラ１０２は、タイミングコントローラ１０１
からの同期信号に従って、ＶＲＡＭ１０３より、順次画
像データを読み込む制御を行う。ドットカウンタ１０４
は、タイミングコントローラ１０１からの同期信号をカ
ウントして、水平方向（主走査方向）の画素アドレスを
セレクタ１０８に出力する。ラインカウンタ１０５は、
タイミングコントローラ１０１からの同期信号をカウン
トして、垂直方向（副走査方向）の画素アドレスをセレ
クタ１０８に出力する。フレームカウンタ１０６は、タ
イミングコントローラ１０１からの同期信号をカウント
して、フレーム周期に従うタイミング信号をセレクタ１
０８に出力する。

【００１６】階調パターンレジスタ１０７には、基本と
なる階調パターン（詳細は後述する）が、図示しない制
御回路から書き込まれている。セレクタ１０８は、ＶＲ
ＡＭ１０３から入力される階調データと、水平方向の画
素アドレスと、垂直方向の画素アドレスと、フレーム周
期と、それらによって計数されるブロックアドレス（垂
直・水平）とから、階調パターンレジスタ１０７の点灯
データを選択し、フォーマット変換器１０９に出力す
る。ここまでの動作は、画素単位で処理される。フォー
マット変換器１０９では、ＬＣＤ表示器等のインターフ
ェースフォーマットに変換し、表示器１１０に表示デー
タを出力する。

【００１７】本発明では、表示画面に配列された画素を
所定の大きさのブロックに区分し、ブロック単位で階調
を表現可能とする。加えて、空間的には、隣り合うブロ
ック同士で階調が同じであっても、点灯パターンが同一
にならないようなパターンとする階調処理を行う。さら
に、時間的に（ＦＲＣ制御において）も、同じ位置のブ
ロックの点灯パターンが同一にならないように、フレー
ム毎にブロック間の点灯パターンのローテーションを行
う。図２〜図２９は、階調パターンレジスタ１０７に書
き込まれ保持される基本となる各階調パターン、基本と
なる各階調パターンから生成される４×４画素のブロッ
ク及び４×４画素の２値パターンを回転処理してブロッ
ク毎にパターンを変えた４×４ブロック単位を示す。図
３０〜図３３は、４×４ブロック単位の表示パターンの
繰り返しによって表示される画面の１例を示すもので、
１６フレームを１サイクルとしてＦＲＣ制御が行われる
場合のフレーム遷移の一部を示す。

【００１８】図２〜図３３を参照して、本実施例の階調
表示について詳細に説明する。本実施例では、２値（オ
ン・オフ又は点灯・非点灯）動作を行う画素による４×
４画素を１つのブロックとして中間調を表示する。従っ
て、１６階調が表現できる。２／１６階調を例にとる
と、図２に示すように、基本となる階調パターン（階調
パターンレジスタ１０７に保持）は１階調につき４種の
パターンＧＲＡＰＡ１〜 ＧＲＡＰＡ４が用意される。
パターンは２／１６階調であるから点灯画素（データ
‘１’を点灯とする）を２つ有し、ＧＲＡＰＡ１〜 Ｇ
ＲＡＰＡ４は、それぞれ１６画素中の異なる２箇所を
‘１’とした画素配列パターンで表わす。

【００１９】ここでは、１階調につき４つの異なる画素
配列パターンを基本階調パターンとして４×４画素のブ
ロックを生成する。４×４画素ブロックは、図３に示す
ように、ブロック０〜３（Ｂ０〜Ｂ３）にＧＲＡＰＡ１
を適用する。ブロックＢ０は、その４×４画素の行列に
ＧＲＡＰＡ１のパターンを順に展開することにより生成
する。本実施例では、ブロックＢ０を９０度右回転した
点灯パターンをブロックＢ１、更に９０度右回転した点
灯パターンをＢ２、更に９０度右回転した点灯パターン
をＢ３とする。このようにして、ＧＲＡＰＡ１に基づい
て、４つの４×４画素のブロックを生成する。ブロック
Ｂ４〜Ｂ７にＧＲＡＰＡ２、ブロックＢ８〜ＢＢにＧＲ
ＡＰＡ３、ブロックＢＣ〜ＢＦにＧＲＡＰＡ４を適用
し、上記と同様に、それぞれ４つの４×４画素のブロッ
クを生成し、各々パターンが異なる２／１６階調の４×
４ブロック単位が構成される。

【００２０】３／１６階調の場合を図４及び図５に示
す。この場合は、図４に示すように、４種の基本階調パ
ターンＧＲＡＰＡ１〜 ＧＲＡＰＡ４として３／１６階
調に応じたデータが用意される点の相違があるが、それ
以外の４つの４×４画素のブロックを生成し、ＧＲＡＰ
Ａ１〜 ＧＲＡＰＡ４をもとにして各々パターンが異な
る４×４ブロック単位を生成する手順については、上記
した２／１６階調と同様に行うことができる。また、４
／１６階調については図６及び図７に、５／１６階調に
ついては図８及び図９に、６／１６階調については図１
０及び図１１に、７／１６階調については図１２及び図
１３に、８／１６階調については図１４及び図１５に、
９／１６階調については図１６及び図１７に、１０／１
６階調については図１８及び図１９に、１１／１６階調
については図２０及び図２１に、１２／１６階調につい
ては図２２及び図２３に、１３／１６階調については図
２４及び図２５に、１４／１６階調については図２６及
び図２７に、１５／１６階調については図２８及び図２
９に、それぞれ示すように、各階調の４×４画素及び４
×４ブロック単位についても、上記した２／１６階調と
同様に生成することができる。

【００２１】上記した生成プロセスにより得られた４×
４ブロック単位の表示画素に対して行われるＦＲＣ制御
について、その実施例を説明する。本発明におけるＦＲ
Ｃ制御は、ＦＲＣの制御サイクルの間に、同じブロック
位置の点灯パターンを同一にせず、かつ、ＦＲＣ制御さ
れる各画素における階調を均一化させるために、フレー
ム毎にブロック間で点灯パターンのローテーションを行
うようになされる。このため、本実施例において、４×
４ブロック単位に含まれる１６ブロック間で点灯パター
ンのローテーションを行うので、ＦＲＣの制御サイクル
は１６ブロックを一巡させるフレーム数、即ち１６フレ
ームが必要になる。

【００２２】図３０は、４×４ブロック単位の表示パタ
ーンの繰り返しによって表示される画面のフレーム周期
０における状態を示す。なお、この画面は、同一階調の
画像領域が上記の生成過程により得られた４×４ブロッ
ク単位の表示画素よりもさらに広い領域に及ぶ場合を示
すもので、４×４ブロック単位を行列方向に繰り返すこ
とによって、２次元展開させ、画面表示を行っている。
フレーム周期０においては、図３０に示す並びとなり、
図３、図５、図７、図９、図１１、図１３、図１５、図
１７、図１９、図２１、図２３、図２５、図２７及び図
２９に示す４×４ブロック単位の点灯パターンになる。
フレーム周期１においては、セレクタ１０８の動作によ
り、図３１に示すように、４×４ブロック単位に含まれ
る１６ブロック間で点灯パターンのローテーションを行
い、即ち、各表示ブロックの並びをずらすような配置を
選択する。同様に、フレーム周期１４、フレーム周期１
５における各ブロックの並びは、図３２、図３３に示さ
れるパターンになる。フレーム周期２〜１３については
図示しないが、同様に位相をずらす操作をセレクタ１０
８が行う。

【００２３】以上のようにしてＦＲＣ制御を行うことに
よって、各画素は１６フレームで等しく、所望の階調表
示を行うことができ、また、あるフレームに着目しても
４×４画素の１ブロック内で所望の階調表示を行ういわ
ゆる空間変調ができている。更に、各ブロックの点灯パ
ターンは、隣り合うブロックと必ず異なるパターンにで
きる。

【００２４】上記した実施例は、モノクロの表示を行う
画像に用いる画像表示装置に係わるものであったが、以
下に示す画像表示装置は、カラーの表示を行う画像に用
いる装置に係わる。図３４は、本発明によるカラー対応
の画像表示装置の実施例における表示制御回路のブロッ
ク図である。本実施例の画像表示装置は、カラー対応で
あり、画像データとしてＲ、Ｇ、Ｂの３色のデータそれ
ぞれに対して基本的には、図１に示したモノクロ対応の
画像表示装置における階調表示データの処理を行う。従
って、３色のデータの中の１つであるＲデータについて
は図１と同一の処理手段が用いられるので、図３４に示
される構成要素の中、図１と同一の要素については同一
の符号（番号）を付し、重複する説明はせず、以下にカ
ラー対応部分について、説明を補足する。

【００２５】本実施例の画像表示装置に特有のカラー対
応部分について、図３４を参照して、補足すると、カラ
ー表示される画像データは、ＶＲＡＭ１０３にＲ、Ｇ、
Ｂデータとして格納されており、各データそれぞれにタ
イミングコントローラ１０１からの同期信号に従って、
順次画像データ（階調データ）を読み込む制御が行われ
る。データセレクタとして、Ｒ、Ｇ、Ｂ用データセレク
タ１０８，１１３，１１６が設けられ、各セレクタそれ
ぞれにアドレス変換器１１７からのブロックアドレス及
びブロック内水平画素アドレスとブロック内垂直画素ア
ドレスが、又、フレームカウンタ１０６からフレーム周
期が入力される。階調パターンレジスタ１０７には、基
本となる階調パターン（画素配列パターン）が、図示し
ない制御回路から書き込まれているが、Ｒ、Ｇ、Ｂに対
してＲ用の１つのパターンを用意すれば足り、このパタ
ーンをＲ、Ｇ、Ｂ用データセレクタ１０８，１１３，１
１６に供給する。また、Ｇ位相レジスタ１１１およびＢ
位相レジスタ１１４が設けられ、そこには、それぞれが
用いるＲデータに対するそれぞれの位相のずれが、図示
しない制御回路から書き込まれており、位相ずれを各々
のデータセレクタ１１３，１１６にセットし、データセ
レクタ１１３，１１６は、セットされたデータに従い位
相をずらしたパターンによって選択動作をする。

【００２６】セレクタ１０８は、ＶＲＡＭ１０３から入
力されるＲ階調データと、フレーム周期と、ブロックア
ドレス（垂直・水平）と、ブロック内の水平画素アドレ
ス、垂直画素アドレスとから、階調パターンレジスタ１
０７の点灯データを選択し、フォーマット変換器１０９
に出力する。同様の操作を行う場合に、セレクタ１１３
は、ＶＲＡＭ１０３から入力されるＧ階調データと、フ
レーム周期と、ブロックアドレス（垂直・水平）と、ブ
ロック内の水平画素アドレス、垂直画素アドレス、およ
びＧ位相レジスタ１１１に設定されたＧ位相データとか
ら、階調パターンレジスタ１０７の点灯データを選択
し、フォーマット変換器１０９に出力し、同一フレーム
においてＲに対してブロック内の画素配列の位相をずら
すようにする。また、同様の操作を行う場合に、セレク
タ１１６は、ＶＲＡＭ１０３から入力されるＢ階調デー
タと、フレーム周期と、ブロックアドレス（垂直・水
平）と、ブロック内の水平画素アドレス、垂直画素アド
レス、およびＢ位相レジスタ１１４に設定されたＢ位相
データとから、階調パターンレジスタ１０７の点灯デー
タを選択し、フォーマット変換器１０９に出力し、同一
フレームにおいてＲに対して（Ｇに対しても）ブロック
内の画素配列の位相をずらすようにする。ここまでの動
作は、画素単位で処理される。

【００２７】本実施例のカラー対応の画像表示装置によ
る階調表示動作を説明する。カラー画像を表示するため
のＲ、Ｇ、Ｂ各色の階調表示データを生成する過程は、
上記で図２乃至図３３に基づき説明したモノクロの階調
表示データを生成する過程と基本的に変わるところはな
い。つまり、表示画面に配列された画素を所定の大きさ
のブロックに区分し、ブロック単位で階調を表現可能と
し、加えて、空間的には、隣り合うブロック同士で階調
が同じであっても、点灯パターンが同一にならないよう
なパターン化処理を行い。さらに、時間的に（ＦＲＣ制
御において）も、同一（同じ位置の）ブロックの点灯パ
ターンが同一にならないように、フレーム毎にブロック
間の点灯パターンのローテーションを行う。

【００２８】カラー画像を階調表示する際に新たに必要
となる点は、各色の階調表示データ間の関係であり、同
一フレームかつ同一ブロックにおけるＲ、Ｇ、Ｂ各色の
点灯パターンが同一パターンにならないような階調表示
データを用い、Ｒ、Ｇ、Ｂ各色に対して点灯タイミング
を分散させるようにする。具体的には、３色のデータの
中の１つであるＲデータについては、図２乃至図３３に
基づき説明したモノクロの階調表示データを生成する過
程をそのまま用いることにより実施できる。即ち、階調
パターンレジスタ１０７に書き込まれ保持される基本階
調パターンから生成される４×４画素のブロック及び４
×４画素の２値パターンを回転処理してブロック毎にパ
ターンを変えた４×４ブロック単位により１つのフレー
ムの表示画面を生成する（図２〜図２９参照）。そし
て、ＦＲＣ制御は、フレーム毎に４×４ブロック単位に
含まれる１６ブロック間で点灯パターンのローテーショ
ンを行うようにし、１６フレームを１サイクルとしてＦ
ＲＣ制御を行う（図３０〜図３３参照）。

【００２９】Ｇデータの表示では、同一フレーム、かつ
同一ブロックにおけるＲ、Ｇ、Ｂ各色の点灯パターンが
同一パターンにならないような条件で階調表示データを
生成する必要があるために、生成の際にＲデータに対す
る位相ずれを与えるようにする。位相ずれは、Ｇ位相レ
ジスタ１１１によりＧ用データセレクタ１１３に対して
設定される。位相ずらしは、４×４ブロック単位に含ま
れる１６ブロック間で点灯パターンのブロックの並びを
設定した位相データ分シフトさせることによる。例え
ば、Ｇ位相レジスタ１１１に設定されたＧ位相データが
１の場合、フレーム周期０におけるＧデータの各表示ブ
ロックの並びは、フレーム周期０におけるＲデータ（図
３０）の表示ブロックの並びを１だけシフトさせたデー
タ、つまり図３１に示す並びになる。また、フレーム周
期１３におけるＧデータの各表示ブロックの並びは、図
３２に示す並びになる。同様に、フレーム周期１４にお
けるＧデータの各ブロックの並びは図３３に示される並
びになる。

【００３０】Ｂデータの表示でも、前記と同様に、同一
フレーム、かつ同一ブロックにおけるＲ、Ｇ、Ｂ各色の
点灯パターンが同一パターンにならないような条件で階
調表示データを生成する必要があるために、生成の際に
Ｂデータに対する位相ずれを与えるようにする。位相ず
れは、Ｂ位相レジスタ１１４によりＢ用データセレクタ
１１６に対して設定される。位相ずらしは、４×４ブロ
ック単位に含まれる１６ブロック間で点灯パターンのブ
ロックの並びを設定した位相データ分シフトさせること
による。例えば、Ｂ位相レジスタ１１４に設定されたＢ
位相データが１５の場合、フレーム周期０におけるＢデ
ータの各表示ブロックの並びは、フレーム周期０におけ
るＲデータ（図３０）の表示ブロックの並びを１５だけ
シフトさせたデータ、つまり図３３に示す並びになる。
また、フレーム周期１５におけるＢデータの各表示ブロ
ックの並びは、図３２に示す並びになる。同様に、フレ
ーム周期１におけるＢデータの各ブロックの並びは図３
０に示される並びになる。

【００３１】以上のようにしてＦＲＣ制御による階調表
示動作が行われることによって、ＲＧＢ各画素は１６フ
レームで等しく、所望の階調表示を行うことができ、あ
るフレームに着目しても４×４画素の１ブロック内で所
望の階調表示を行ういわゆる空間変調ができている。更
に、各ブロックの点灯パターンは、隣り合うブロックと
必ず異なる点灯パターンにできる。しかも、ＲＧＢの各
点灯パターンを位相レジスタによって、選択できる。な
お、本実施例では、ＶＲＡＭ１０３の出力する階調デー
タをＲ、Ｇ、Ｂ用の各データセレクタ１０８、１１３、
１１６に直接接続しているが、ＶＲＡＭ１０３とＲ、
Ｇ、Ｂ用の各データセレクタ１０８、１１３、１１６の
間に色変換のためのＬＵＴ（Look Up Table）を設けて
も良い。また、本発明の画像表示装置は、ＬＣＤ、ＣＲ
Ｔなどを用いたグラフィックディスプレイ装置、或いは
プラズマディスプレイパネルやＥＬディスプレイパネル
等、行列状に配置された画素の駆動をオン・オフ制御す
ることにより画像面を構成する表示装置に適用可能であ
ることから、こうした画像表示装置を搭載したあらゆる
機器に広く応用され、実施し得る。その実施例の１つと
して、画像表示装置をユーザインターフェース（例え
ば、入力操作パネル）に備えた機器において、本発明の
画像表示装置を適用することが考えられる。この場合に
は、より多様な画像表現によりユーザとの情報伝達が行
われることになり、搭載した機器の性能の向上を図るこ
とができる。

【００３２】

【発明の効果】（１） 請求項１の発明に対応する効果 本発明によれば、隣り合う同一階調のブロックに含まれ
る画素が異なるオン・オフパターンで駆動されるので、
従来の同一の繰り返しパターンにおいて起きていたムー
ビング等の表示の劣化を解消することができる。しか
も、ＦＲＣ制御サイクル中の画像フレームにわたり、同
一配置のブロックに含まれる画素を異なるオン・オフパ
ターンで駆動するようにしたので、フレーム周波数が低
い場合も局所的なフリッカーの発生を低減することがで
きる。 （２） 請求項２の発明に対応する効果 上記（１）の効果に加えて、同一階調表示を異なるオン
・オフパターンにより行う場合に用いるパターンを基本
パターンとして用意したオン・オフパターンの配列を表
示動作に同期して回転処理することにより生成するよう
にしたので、用意するデータが少なくてすみ、簡単な処
理操作により実施できる。 （３） 請求項３の発明に対応する効果 上記（２）の効果に加えて、レジスタに格納した基本の
オン・オフパターンの配列から、表示動作のタイミング
信号をカウントすることにより生成されるブロックアド
レス、ブロック内画素アドレス及びフレーム周期に従っ
てセレクタによってデータを選択することにより、ＦＲ
Ｃの制御サイクルの間に、同一ブロック位置で点灯パタ
ーンを同一にしない点灯を行うための回転処理を簡単な
構成で実施できる。 （４） 請求項４の発明に対応する効果 上記（１）〜（３）の効果に加えて、ＦＲＣ制御サイク
ル中に用いる異なるオン・オフパターンを各画素の表示
が均一化するような配置のパターンとしたことにより、
表示画像がさらに高画質になる。

【００３３】（５） 請求項５の発明に対応する効果 上記（１）〜（４）の効果に加えて、カラー画像を構成
する各色（Ｒ、Ｇ、Ｂ）の画素に用いるオン・オフパタ
ーンを同一フレームかつ同一ブロックにおいて同一パタ
ーンにならないようにし、ＲＧＢの各色に対して駆動
（点灯）タイミングを分散するように制御するので、隣
り合う同一階調のブロックがブロックアドレスによって
異なる駆動パターンとなり、更に同一ブロック内の各色
（Ｒ、Ｇ、Ｂ）相互の点灯パターンをも同一にならない
ようにでき、カラー表示に対応してムービング等の表示
の劣化を抑制することができ、しかも、ＦＲＣ制御サイ
クル中の画像フレームにわたり、同一配置のブロックに
含まれる画素が異なるオン・オフパターンで駆動される
ようにしたので、フレーム周波数が低い場合も局所的な
フリッカーを低減できる。 （６） 請求項６の発明に対応する効果 上記（５）の効果に加えて、各色に用いるオン・オフパ
ターンを同一フレームかつ同一ブロックにおいて同一パ
ターンにならないようにする場合に用いるパターンが、
基本パターンとして用意したオン・オフパターンの配列
を表示動作に同期して回転処理する際に各色で異なる位
相を設定することにより生成されるので、用意するデー
タが少なくてすみ、簡単な処理操作によりカラー対応の
当該階調表示が実施できる。 （７） 請求項７の発明に対応する効果 請求項１乃至６に記載された画像表示装置を備えた機器
において、上記（１）〜（６）の効果を実現することに
より、機器の性能を向上させる。

【図面の簡単な説明】

【図１】 本発明による画像表示装置の実施例における
表示制御回路のブロック図である。

【図２】 ２／１６階調表示データの生成に用いる４種
の基本点灯パターンを示す。

【図３】 図２の基本点灯パターンから生成される４×
４画素のブロック及び４×４ブロック単位を示す。

【図４】 ３／１６階調表示データの生成に用いる４種
の基本点灯パターンを示す。

【図５】 図４の基本点灯パターンから生成される４×
４画素のブロック及び４×４ブロック単位を示す。

【図６】 ４／１６階調表示データの生成に用いる４種
の基本点灯パターンを示す。

【図７】 図６の基本点灯パターンから生成される４×
４画素のブロック及び４×４ブロック単位を示す。

【図８】 ５／１６階調表示データの生成に用いる４種
の基本点灯パターンを示す。

【図９】 図８の基本点灯パターンから生成される４×
４画素のブロック及び４×４ブロック単位を示す。

【図１０】 ６／１６階調表示データの生成に用いる４
種の基本点灯パターンを示す。

【図１１】 図１０の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図１２】 ７／１６階調表示データの生成に用いる４
種の基本点灯パターンを示す。

【図１３】 図１２の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図１４】 ８／１６階調表示データの生成に用いる４
種の基本点灯パターンを示す。

【図１５】 図１４の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図１６】 ９／１６階調表示データの生成に用いる４
種の基本点灯パターンを示す。

【図１７】 図１６の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図１８】 １０／１６階調表示データの生成に用いる
４種の基本点灯パターンを示す。

【図１９】 図１８の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図２０】 １１／１６階調表示データの生成に用いる
４種の基本点灯パターンを示す。

【図２１】 図２０の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図２２】 １２／１６階調表示データの生成に用いる
４種の基本点灯パターンを示す。

【図２３】 図２２の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図２４】 １３／１６階調表示データの生成に用いる
４種の基本点灯パターンを示す。

【図２５】 図２４の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図２６】 １４／１６階調表示データの生成に用いる
４種の基本点灯パターンを示す。

【図２７】 図２６の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図２８】 １５／１６階調表示データの生成に用いる
４種の基本点灯パターンを示す。

【図２９】 図２８の基本点灯パターンから生成される
４×４画素のブロック及び４×４ブロック単位を示す。

【図３０】 ＦＲＣ制御下のフレーム０の４×４ブロッ
ク単位の点灯パターンの繰り返し配置を示す。

【図３１】 ＦＲＣ制御下のフレーム１の４×４ブロッ
ク単位の点灯パターンの繰り返し配置を示す。

【図３２】 ＦＲＣ制御下のフレーム１４の４×４ブロ
ック単位の点灯パターンの繰り返し配置を示す。

【図３３】 ＦＲＣ制御下のフレーム１５の４×４ブロ
ック単位の点灯パターンの繰り返し配置を示す。

【図３４】 本発明によるカラー対応の画像表示装置の
実施例における表示制御回路のブロック図である。

【符号の説明】 １０１…タイミングコントローラ、 １０２…ＶＲＡ
Ｍコントローラ、１０３…ＶＲＡＭ、
１０４…ドットカウンタ、１０５…ラインカウンタ、
１０６…フレームカウンタ、１０７…階調
パターンレジスタ、 １０８…セレクタ、１０９…
フォーマット変換器、 １１０…表示器、１１１
…Ｇ位相レジスタ、 １１３…Ｇ用データセ
レクタ、１１４…Ｂ位相レジスタ、 １１６
…Ｂ用データセレクタ、１１７…アドレス変換器。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｈ０４Ｎ 5/66 Ａ Ｈ０４Ｎ 5/66 9/12 Ｚ 9/12 Ｇ０９Ｇ 5/00 ５２０Ｊ Ｆターム(参考） 5C006 AA01 AA12 AA14 AA17 AA22 AF44 BB11 BF02 BF22 BF24 FA23 FA24 FA56 5C058 AA01 AA06 AA11 AA12 BA09 BA33 BA35 BB13 5C060 AA01 BA02 BA04 BB13 BC01 DB05 JA05 JA24 5C080 AA05 AA06 AA10 BB05 CC03 DD06 EE29 JJ02 JJ05 5C082 AA01 BA12 BA34 BA35 BA39 BB15 BB53 CA11 CA42 DA53 DA73 MM10

Claims (7)

【特許請求の範囲】
1. 【請求項１】 行列状に配置された画素により構成され
   る画像フレームを所定の大きさのブロックに区分し、該
   ブロックに含まれる各画素の駆動を所定数の画像フレー
   ムにわたってオン・オフ制御することによりブロック毎
   に疑似階調表示を可能とする画像表示装置において、ブ
   ロック内の画素を駆動するオン・オフパターンとして同
   一階調を表示するために異なるパターンを用意すること
   により、空間的に隣り合う同一階調のブロックを異なる
   オン・オフパターンで駆動し、かつ前記所定数の画像フ
   レームにわたる同一配置のブロックについても異なるオ
   ン・オフパターンで駆動するようにしたことを特徴とす
   る画像表示装置。
2. 【請求項２】 請求項１に記載された画像表示装置にお
   いて、同一階調を表示するための前記異なるオン・オフ
   パターンを、予め用意した基本のオン・オフパターンの
   配列を表示動作に同期して回転処理することにより生成
   することを特徴とする画像表示装置。
3. 【請求項３】 請求項２に記載された画像表示装置にお
   いて、前記回転処理を、レジスタに格納した基本のオン
   ・オフパターンの配列から、表示動作のタイミング信号
   をカウントすることにより生成されるブロックアドレ
   ス、ブロック内画素アドレス及びフレーム周期に従って
   セレクタがデータを選択することにより行うようにした
   ことを特徴とする画像表示装置。
4. 【請求項４】 請求項１乃至３のいずれかに記載された
   画像表示装置において、同一階調を表示するための前記
   異なるオン・オフパターンを所定数の画像フレームにわ
   たる表示動作により各画素の表示が均一化するような配
   置のパターンとすることを特徴とする画像表示装置。
5. 【請求項５】 請求項１乃至４のいずれかに記載された
   画像表示装置において、前記画素をカラー画像を構成す
   る各色の画素とし、各色に用いる前記オン・オフパター
   ンを同一フレームかつ同一ブロックにおいて同一パター
   ンにならないようにすることを特徴とする画像表示装
   置。
6. 【請求項６】 請求項５に記載された画像表示装置にお
   いて、前記基本のオン・オフパターンの配列を表示動作
   に同期して回転処理する際に、各色で異なる位相を設定
   することにより、各色に用いる前記オン・オフパターン
   を同一フレームかつ同一ブロックにおいて同一パターン
   にならないようにすることを特徴とする画像表示装置。
7. 【請求項７】 請求項１乃至６に記載された画像表示装
   置を備えた機器。