JP2006259073A - 階調表示装置,像読み取り装置および画像形成装置 - Google Patents

階調表示装置,像読み取り装置および画像形成装置 Download PDF

Info

Publication number
JP2006259073A
JP2006259073A JP2005074771A JP2005074771A JP2006259073A JP 2006259073 A JP2006259073 A JP 2006259073A JP 2005074771 A JP2005074771 A JP 2005074771A JP 2005074771 A JP2005074771 A JP 2005074771A JP 2006259073 A JP2006259073 A JP 2006259073A
Authority
JP
Japan
Prior art keywords
gradation
data
pattern
display
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005074771A
Other languages
English (en)
Other versions
JP4812315B2 (ja
Inventor
Masayuki Yabuuchi
内 雅 征 薮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005074771A priority Critical patent/JP4812315B2/ja
Publication of JP2006259073A publication Critical patent/JP2006259073A/ja
Application granted granted Critical
Publication of JP4812315B2 publication Critical patent/JP4812315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 比較的に少ない点灯パターンを用いて、高表示品位の階調表現をする。
【解決手段】 2次元表示手段11;画素ブロックの各画素のオン/オフ信号の分布と画素ブロックの表示階調を表現する基本パターングループGPTNA、ならびに、階調の奇数値又は偶数値に宛てられた追加パターングループGPTNE、を格納する階調メモリPrg;該メモリから、階調データB対応の発光パターンデータDbpを読み出す手段48,60;フレーム同期信号をカウントして発光パターン変更指示信号Ybを変更する手段48,49;階調メモリPrgから読み出された発光パターンデータDbpを、変更指示信号Ybが指定する発光パターンデータに置換するパターン変更手段55a/55b,56;および、置換した発光パターンデータDbsのオン/オフ信号を2次元表示手段11に出力する手段;を備える。
【選択図】 図5

Description

本発明は、2次元表示面に画像を階調表示する装置ならびにそれを用いる機器に関し、例えば、CRTディスプレイ,液晶ディスプレイ,プラズマディスプレイ,ELディスプレイ,デジタルカメラの画像ディスプレイ,携帯電話の画像ディスプレイ,原稿スキャナ又はフィルムスキャナのディスプレイ,複写機又はファクシミリディスプレイに用いることができる。
特許第2784005号明細書 特開2001−215938号公報 特開平 9 −237067号公報 特開2003−122312号公報。
2値レベルで行列状に配置された表示画素をオン/オフまたは点灯・非点灯動作を行う画像表示装置において、擬似的に階調表示を行う方法として、面積階調法とフレームレートコントロール(FRC)法がある。
面積階調法では、表示画素がマトリックス状に配列された画面の単位面積(画素ブロック)に含まれる画素個々について、オン/オフを階調データに基づき制御し、その空間(ブロック面積)での平均の明暗をオン画素数で決定する。すなわちオン画素数で階調を表現する。面積階調法の問題点は表示解像度が、ブロック単位に低下することである。
FRC法では、次々に表示される画像フレーム毎に対象画素または対象領域に含まれる画素について、オン/オフのオンデューティ(オン時間又はオン回数/所定時間又は所定回数)を階調データに基づき制御して、所定時間内(フレーム数)の平均の明暗を定める。すなわち階調を表現する。FRC法の問題点としては中間調(階調)表示される画素で特に広い面積を同一階調で表示する場合、フリッカと呼ばれるちらつきが発生し、表示品位を劣化させる。
これらの問題に対して、特許文献1に記載の階調表示方式では、表示装置の1画面(フレーム)を複数の区分に分割し、各区分はN個の画素を有し、画素数Nは階調表示可能な段階数と同数として面積階調法の制御を行う。さらに、複数のフレームにわたって各階調に対応して用意された位相の異なる複数の点灯パターンを順次与えてFRC法の制御を行うことによりフレーム毎に各区分における点灯パターンを異ならせ、表示解像度の低下を抑え、フリッカの解消を図っている。
また、特許文献2に記載の画像表示装置では、さらに、簡単な構成にて画質の劣化を伴うことなくフリッカおよびムービング現象の抑制を図って、1階調につき4種の面積階調表現パターン(基本パターン)グループGRAPA1〜GRAPA4と、各階調パターンを90°右回転したパターングループ,180°右回転したパターングループおよび270°右回転したパターングループを用いる。すなわち各基本パターングループに対して更に3種の回転パターングループを加えて、合計16種のパターングループを用いて、16フレームで16種のパターングループを順次に切換え使用する使用パターングループの切換えを行う(0018〜0021)。
特許文献3には、N個のフレームからなる表示期間を1表示周期に設定して、表示すべき階調レベルに対応したフレーム比率で画素の発光/消灯(オン/オフ)を制御する階調表示装置が記載されている。
特許文献4には、第1階調および第2階調を表現するための画素ブロックを、第1階調と第2階調の間の第3階調を表現するときには、該画素ブロックを第1群と第2群に分けて、第1群の画素は、基準周期にわたって第1階調と第2階調の一方に固定し、第2群の画素は、第1階調と第2階調で明滅させる中間調表示が提示されている。
しかしながら、上記従来技術では、所定数の画像フレーム数に対して点灯パターンは同数必要となり、表示階調数を増加した場合、FRC法の制御では表示階調数が増加することにより、各階調に対応して用意された点灯パターンが増加することや、面積階調法の制御では表示階調数が増加することにより、分割した制御面積の増加に伴うムービング現象の悪化といった問題が発生する。また、簡単な構成で行った場合には、点灯パターンの減少に伴い時間的な点灯周期の均一化と面積的な点灯周期の均一化を図ることが困難となり、ムービング現象の発生による表示品位の劣化といった問題が発生する。
本発明は、比較的に少ない点灯パターンを用いて、高い表示品位での階調表現をすることを目的とする。
(1)水平(x)および垂直(y)方向に広がりがある表示面をもち、該表示面にオン/オフ信号の区分の画素単位で表示/非表示を行う2次元表示手段(11);
水平および垂直方向に複数画素でなる画素ブロック(4×4画素マトリクス)の、各画素の発光/非発光を指示するオン/オフ信号の分布と該画素ブロックの表示階調を表現する、それぞれが異なった階調を表現する複数の発光パターンデータ(GPTNA01, GPTNA02, GPTNA03,・・・)でなる基本パターングループ(GPTNA)、ならびに、前記階調の奇数値又は偶数値に宛てられた追加パターングループ(GPTNE)、を格納する階調メモリ(Prg);
該階調メモリから、階調データ(B)に対応する発光パターンデータ(Dbp)を読み出す手段(48,60);
フレーム同期信号をカウントしカウント値(Yb)に対応して発光パターン変更指示信号(Yb)を変更する手段(48,49);
前記階調メモリ(Prg)から読み出された発光パターンデータ(Dbp)を、前記変更指示信号(Yb)が指定する発光パターンデータに置換するパターン変更手段(55a/55b,56);および、
該パターン変更手段(55a/55b,56)が置換した発光パターンデータ(Dbs)のオン/オフ信号を前記2次元表示手段(11)に出力する手段(44,45,58,57,70);
を備える階調表示装置(図5,図18,図20,図21)。
なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応又は相当要素もしくは相当事項の符号を、例示として参考までに付記した。以下も同様である。
これによれば、階調メモリ(Prg)の所要メモリ容量を格別に増やすことなく、多種のパターングループを順次に切換え使用できる。
(2)前記基本パターングループおよび追加パターングループ(GPTNE)はそれぞれ、オンオフ信号の分布パターンが異なる複数グループであり;
階調表示装置は更に、フレーム同期信号をカウントしカウント値(Xb)に対応してグループ指示信号(Xb)を変更する手段(48);を備え、
前記発光パターンデータ(Dbp)を読み出す手段(48,60)は、前記階調メモリから、前記グループ指示信号(Xb)が指定する基本パターングループ又は追加パターングループ(GPTNE)の、階調データ(B)に対応する発光パターンデータ(Dbp)を読み出す;上記(1)に記載の階調表示装置。
(3)前記発光パターン変更指示信号(Yb)を変更する手段(48,49)とグループ指示信号(Xb)を変更する手段(48)の一方は、フレーム同期信号をカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第1循環カウンタ(48a/48b)であり、他方は、第1循環カウンタの設定値までのカウントアップをカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第2循環カウンタ(49a/49b)である;上記(2)に記載の階調表示装置。
(4)第1循環カウンタ(48a/48b)は、狭範囲の階調を表す狭階調表示においてフレーム同期信号をカウントして狭階調用設定値(4)までカウントするとカウントデータを初期化してまたカウントする狭階調用循環カウンタ(48a)、および、広範囲の階調を表す広階調表示においてフレーム同期信号をカウントして広階調用設定値(8)までカウントするとカウントデータを初期化してまたカウントする広階調用循環カウンタ(48b)、を含み;第2循環カウンタも、狭階調用第1循環カウンタ(48a)の狭階調用設定値(4)までのカウントアップをカウントして設定値(4)までカウントするとカウントデータを初期化してまたカウントする狭階調用第2循環カウンタ(49a)、および、広階調用第1循環カウンタ(48b)の広階調用設定値(8)までのカウントアップをカウントして設定値(4)までカウントするとカウントデータを初期化してまたカウントする広階調用第2循環カウンタ(49b)、を含む;上記(3)に記載の階調表示装置。
(5)追加パターングループ(GPTNE)が宛てられた前記階調の奇数値又は偶数値に広階調用循環カウンタ(48a)のカウント値(Xba)が、他の階調値には狭階調用循環カウンタ(48a)のカウント値(Xba)が宛てられる;上記(4)に記載の階調表示装置。
(6) 前記階調メモリから、階調データ(B)に対応する発光パターンデータ(Dbp)を読み出す手段(48,60)は、前記階調データ(B)が表わす広範囲(32)の階調よりも狭範囲(16)の階調を表わす狭域階調データを、前記広範囲(32)の階調を表わす階調データに変換する手段(62)を含む;上記(1)乃至(5)のいずれか1つに記載の階調表示装置。
(7)前記パターン変更手段(55a/55b,56)を使用しない基本パターングループ(GPTNA)および追加パターングループ(GPTNE)の発光パターンデータのみの出力と、パターン変更手段(55a/55b,56)にて変更した発光パターンデータを併用する出力を選択する手段(66);を更に備える、上記(1)乃至(6)のいずれか1つに記載の階調表示装置(図21)。
(8)前記パターン変更手段(55/55a/55b,56)は、発光パターン変更指示信号(Yb)に対応する画素数(0/1/2/3)分、水平(x)方向にオン/オフ信号をシフトした発光パターンデータ(Dbs)に変換する水平シフト手段(55a,56)である;上記(1)乃至(7)のいずれか1つに記載の階調表示装置。
(9)前記パターン変更手段(55/55a/55b,56)は、発光パターン変更指示信号(Yb)に対応する画素数(0/1/2/3)分、垂直(y)方向にオン/オフ信号をシフトした発光パターンデータ(Dbs)に変換する垂直シフト手段(55b,56)である;上記(1)乃至(7)のいずれか1つに記載の階調表示装置。
(10)階調データに対応する発光パターンデータ(Dbp)を読み出す手段(48,60)を、R,GおよびB階調データの各表示用に1組、合計で3組備え;更に、少なくとも2組に、他の組とは基本パターングループ又は回転角を異にするための移相値を加える手段(64,65)を備える;上記(1)乃至(9)の何れか1つに記載のカラーの階調表示装置(図18)。
(11)光像を、それを表す画像データに変換する撮像装置(100);および、
該撮像装置が発生する画像データを前記2次元表示手段(11)に表示する、上記(1)乃至(10)のいずれか1つに記載の階調表示装置(10);を備える光像読み取り装置(図1)。
(12)原稿の画像を読み取って該画像を表わす画像データを発生する原稿スキャナ(100,120);および、
該原稿スキャナが発生する画像データを前記2次元表示手段(11)に表示する、上記(1)乃至(10)のいずれか1つに記載の階調表示装置;を備える原稿読み取り装置(図1)。
(13)上記(12)に記載の原稿読み取り装置;
画像データが表す画像を用紙上に形成するプリンタ(200);および、
前記原稿読み取り装置が発生する画像データを前記プリンタの作像特性に適合する画像データに変換する画像データ処理手段(302);を備える画像形成装置(図1)。
(14)前記階調表示装置(10)は、前記画像形成装置にユーザ指示を与える操作端末(10)にある;上記(13)に記載の画像形成装置。
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
図1に、本発明の第1実施例の階調表示装置(図2,図4,図5)を装備した操作ボード10を備えるフルカラーデジタル複合機能複写機MF1の外観を示す。このフルカラー複写機MF1は、大略で、自動原稿送り装置(ADF)120と、操作ボード10と、カラースキャナ100と、カラープリンタ200の各ユニットで構成されている。なお、操作ボード10と、ADF120付きのカラースキャナ100は、プリンタ200から分離可能なユニットであり、カラースキャナ100は、動力機器ドライバやセンサ入力およびコントローラを有する制御ボードを有して、エンジンコントローラと直接または間接に通信を行いタイミング制御されて原稿画像の読取りを行う。
スキャナ100およびプリンタ200ならびに画像入出力装置を含むエンジンを接続したコントローラボードには、パソコンPCが接続したLAN(Local Area Network)が接続されており、複写機MF1の内部にあるファクシミリコントロールユニット(FCU)には、電話回線PN(ファクシミリ通信回線)に接続された交換器PBXが接続されている。この実施例では、フラットベッド方式の原稿読み取りおよびシートスルー読取りを行うことができる。
図2に示す様に、本発明の第1実施例の階調表示装置を装備した操作ボード10には、液晶タッチパネル11のほかに、テンキー15,クリア/ストップキー16,スタートキー17,初期設定キー18,モード切換えキー19,テスト印刷キー20,電源キー21がある。また、図示は省略したが、2次元表示手段である液晶タッチパネル11の左側には、URL,メール文,ファイル名,フォルダ名等の入力,設定用ならびに短縮登録用の、平仮名を付記したアルファベットキーボードがある。
電源キー21は、省エネモード(休止モード又は低電力モード)から画像印刷が可能なスタンバイモードに、またその逆への切換えを指示するための操作キーである。省エネモードが設定されている時に電源キー21が一回押されると、省エネモードからスタンバイモードに切換る。スタンバイモードであるときに電源キー21が一回押されると、スタンバイモードから休止モードに切換る。テスト印刷キー20は、設定されている印刷部数に関わらず1部だけを印刷し、印刷結果を確認するためのキーである。
初期設定キー18を押す事で、機械の初期状態を任意にカスタマイズする事が可能である。省エネモードへの移行時間を設定したり、機械が収納している用紙サイズを設定したり、コピー機能のリセットキーを押したときに設定される状態を任意に設定可能である。初期設定キ−18が操作されると、各種初期値を設定するための「初期値設定」機能ならびに「ID設定」機能,「著作権登録/設定」機能および「使用実績の出力」機能等を指定するための選択ボタンが表示される。
液晶タッチパネル11には、各種機能キーならびにエンジン300およびコントローラボード400の動作状態を示すメッセージなどが表示される。液晶タッチパネル11には、「コピー」機能,「スキャナ」機能,「プリント」機能,「ファクシミリ」機能,「蓄積」機能,「編集」機能,「登録」機能およびその他の機能の選択用および実行中を表わす機能選択キー14が表示される。機能選択キー14で指定された機能に定まった入出力画面が表示され、例えば「複写」機能が指定されているときには、図2に示すように、機能キーならびに部数及び画像形成装置の状態を示すメッセージ12,13が表示される。機能キー12の中には、印刷色指定キー「黒(BK)」,「フルカラー」,「自動色選択」,「青(C)」,「赤(M)」および「黄(Y)」指定キーがある。オペレータが液晶タッチパネル11に表示されたキーにタッチすると、操作ボード10はオペレータ入力として読み込み、選択された機能を示すキーを、指定中を表す灰色に反転表示する。また、機能の詳細を指定しなければならない場合(例えばページ印字の種類等)はキーにタッチする事で詳細機能の設定画面がポップアップ表示される。このように、液晶タッチパネル11は、ドット表示器を使用している為、その時の最適な表示をグラフィカルに行う事が可能である。
図3の(a)には、ユーザが機能選択キー14の中の「読み取り」キーにタッチしたしたときに液晶タッチパネル11に表示される画像読み取りの入力画面を示し、図3の(b)には、原稿スキャナ100で読み取った画像の、液晶タッチパネル11上の表示を示す。図3の(a)に示す入力画面にユーザが、所要の入力をして「取込み」ボタンをダブルクリックすることによって、原稿スキャナ100が画像読み取りをして、読み取った画像が図3の(b)に示すようにパネル11に表示されるとともに、画像データがメモリ406又はHDD401に蓄積される。図3の(a)に示す入力画面には、領域指定用のスケール付き領域31があり、該領域には指定領域を表わす矩形の点線ブロック32が表示されている。点線ブロック32の4コーナのそれぞれには、小四角形の操作箇所マーク33が表示されており、これを指定して上下左右に動かすことにより、点線ブロック32の形状が矩形を維持したまま変化する。すなわち指定領域の調整ができる。原稿画像取込み指示(「取込み」ボタンのダブルクリック)があったときの点線ブロック32の対角コーナのx(図上横方向),y(縦方向)座標値が、領域指定データとして読み込まれる。
図3の(a)に示す入力画面上の「取込み画像」の欄の5つのボタンは、スキャナ画像処理303での画像処理特性を指定するものであり、画像読み取り対象の原稿の画像種を表す表示のボタンをワンクリックすることにより、該原稿画像を最適に表現する画像データ処理が指定される。読取りモードの欄の「ADFを使用」のチェックは、ADFを用いるシートスルー読み取りの指定を意味し、該チェックがないと、原稿定置方式の読み取り指定である。「ADFを使用」の場合には、ADFの原稿台に載せた原稿のすべてを自動的に順次に読み取る。フラットベッド方式の読み取り指定の場合は、「複数取込み」にチェックがないと一枚の原稿読み取りで読み取り作業を終了するが、「複数取込み」にチェックがあると、一枚の原稿読み取りをするとそこで読み取り作業を終了するかの指示入力画面をポップアップ表示して、ユーザが終了を指示するとそこで読み取り作業を終了する。終了を指示しないで「取込み」ボタンをクリックするとさらに一枚の原稿読み取りを行い、終了するかの指示入力画面をポップアップ表示する。
図4には、操作ボード10の回路ブロックを示す。操作ボード10の電気制御系の主体は、コントローラボード400のCPU402とコミュニケーションし、操作ボード10の入力を読取り、操作ボード10上の表示を制御するCPU 1,このCPU 1の制御プログラムが格納されているROM 2,制御時にデータの一時格納等を行うためのRAM 3,液晶タッチパネル11の描画データを格納するVRAM 7,このVRAM 7に接続され液晶タッチパネル11の描画タイミング制御およびタッチ入力検知等を行う液晶表示コントローラ(LCDC)6,時刻データを発生する時計IC 5等がある。LCDC 6には、CFLの光源をバックライト9として有する液晶タッチパネル11が接続される。CPU 1には更に、CFLバックライト9を駆動するインバータ8,操作キー群15〜21のキーマトリクス,表示LEDのLEDマトリクスおよびそれらのLEDを駆動するLEDドライバ等が接続されている。また、CPU 1が接続されたデータバスには、画像処理モード記憶用の不揮発RAM(NVRAM)4が接続されている。
操作ボード10のCPU 1は、操作ボード10に対するユーザの操作に対応して、置数キーの押下の読込みと入力数字データの生成,スタートキーの押下の読込みと、スタート指示のコントローラボード400への転送,用紙サイズの切換え入力の読取りなど、通常の複写機の操作読取りおよび表示出力の制御を行う。
ROM2には、CPU1の動作プログラムの他に、水平および垂直方向に複数画素でなる画素ブロックの、各画素の発光/非発光を指示するオン/オフ信号の分布と該画素ブロックの表示階調を表現する、それぞれが異なった階調を表現する複数の発光パターンデータでなる4組の基本パターングループGPTNA〜GPTNDと更に4組の追加パターングループGPTNE〜GPTNHを、図10に示すように、階調値(濃度0〜31)に対応付けて格納している。図10に示すデータ指標に割り付けられている4×4画像ブロックのデータ(パターン)の内容を、図7〜図9に示す。
図4を再度参照すると、ROM2に格納されている画素ブロックデータ(図7〜図9)は、操作ボード10に動作電圧が加わったときの初期化において、CPU1が、RAM3のメモリ領域に割り付けたパターンレジスタPrg(図5)に書込み、その後の階調表示に使用する。表示データ(階調データ)はVRAM7に書込まれて、LCD11のラスター表示の水平ブロック同期信号(図5の画素カウンタ44のカウントオーバ信号:画素同期信号の4パルスにつき1パルス)に同期して、LCDC6によってVRAM7から読出されてパターンレジスタPrgの画素ブロックデータの読出しアドレスに用いられる。パターンレジスタPrgから読み出された画素ブロックデータは、LCD11のラスター表示の画素同期信号(画素同期パルス)に合わせて、LCDC6からLCD11に出力される。
図5に、LCDC6の機能構成の概要を示す。VRAM7に格納されそしてLCDC6によって読み出される表示データは、16bit(2バイト)構成であり、モノクロ表示時には該16bitのLSB側5bitにモノクロ表示の階調データが格納される。画像データ分離60が、32階調表示が指示されているときには、VRAM7から読み出した16bitのLSB側5bitを階調データとして摘出して16/32階調切り換え制御61に出力し、16階調表示が指示されているときにはVRAM7から読み出した16bitのLSB側4bitを階調データとして摘出して16/32階調切換制御61に出力する。
16/32階調切換制御61は、32階調表示が指示されているときには、入力の32階調データ(5ビット)をそのままデータセレクタ63から出力してパターンレジスタPrgのアドレス指定データとするが、16階調表示が指示されているときには、入力の16階調データ(4ビット)をデータ変換62で32階調データに変換してデータセレクタ63から出力してパターンレジスタPrgのアドレス指定データとする。
図12の(c)に、データ変換62の構成を示す。このデータ変換62は、4ビット階調データをビット桁シフトにより2倍にして数値1を加えて、16階調データを32階調値に変換する。ただし、16階調表現の階調0が数値1の加算によって32階調表現の階調1になってしまわないように、16階調表現の階調0の場合には、ナンドゲート46aで16階調表現の階調0を検出して、その場合にはアンドゲート46を閉じて32階調出力データの最下位ビットを0とする。
ここで、16階調データが、2倍+1の演算により32階調データに変換されるので、16階調データが与えられる場合、それを32階調データに変換した場合は必ず奇数値(図10上の濃度1,3,5,・・・)となる点、ならびに、奇数値には、基本グループGPTNA〜GPTNDのみが割り当てられている点に注目されたい。
タイミング制御40には、LCD11の表示を水平方向(x)で画素(ピクセル)単位で区切る画素同期信号を発生する画素同期信号発生41,LCD11の表示を垂直方向(y)で画素(ライン)単位で区切る水平同期信号を発生する水平同期信号発生42,LCD11の表示画面(フレーム)の切換りを表す垂直同期信号を発生する垂直同期信号発生43がある。水平画素カウンタ44で画素同期信号(パルス)をカウントして、画素ブロック内の水平方向の画素位置データXpを発生し、垂直画素カウンタ45で垂直同期信号(パルス)をカウントして、画素ブロック内の垂直方向の画素位置データYpを発生する。カウンタ44,45はいずれも、入力パルスをカウント値4までカウントアップするとカウント値0に復帰しかつカウントオーバ信号(パルス)を出力してまたカウント値0からカウントアップする循環カウンタである。したがって、水平画素カウンタ44のカウントオーバ信号は水平方向の画素ブロック区切りを表し、垂直画素カウンタ45のカウントオーバ信号は垂直方向の画素ブロック区切りを表す。
階調表示制御では、16階調表示では4×4画素ブロックでなる4×4ブロックセクション内の0〜15の各画素ブロックに、4組の基本パターングループGPTNA,GPTNB,GPTXB,GPTNDと、各組3種の変更パターングループ、合わせて16種のパターングループのそれぞれを割りつけ、32階調表示では奇数値階調には同様に4×4ブロックセクションに16種のパターングループを割り付けるが、偶数値の階調には、さらに4組の追加パターングループGPTNE,GPTNF,GPTXG,GPTNHとその各組3種の変更パターングループ、合わせて16種のパターングループを加えた合計32種のパターングループを割り付ける。
図5に示す実施例では、水平シフタ55aを用いて、基本パターングループおよび追加グループの階調値対応のパターンをシフトする。水平シフタ55aは、図11の(a)に示すように、基本パターン(又は追加パターン)を、その内部のデータを水平x方向に1画素シフトするx方向1画素シフト,水平x方向に2画素シフトするx方向2画素シフトおよび水平x方向に3画素シフトするx方向3画素シフトを行うものであり、いずれのシフトも、図6の(a)に示す4×4画素マトリクス分布のビット(パターン)を表す、図6の(b)に示す2バイト構成の基本パターンデータの、データ位置を固定電気リード配線によって、上記画素シフトしたもの(図11の(a))に入れ換えるものである。カウンタ49a,49bのカウントデータYb(Yba,Ybb)がシフト量を指定する。すなわち、Yb=0は水平x方向画素シフト量0を、Yb=1は水平x方向画素シフト量1を、Yb=2は水平x方向画素シフト量2を、Yb=3は水平x方向画素シフト量3を、それぞれ指定する。
フレームカウンタ48aは垂直同期信号をカウントして、カウント値が4になるとカウントオーバしてカウント値を0に初期化してまた垂直同期信号をカウントする循環カウンタであり、カウントデータXbaは、0〜3の値を表す。このカウントデータXbaが、階調値が奇数値の階調データに適用されて、階調レジスタPrgの基本パターングループを指定する。フレームブロックカウンタ49aは、カウンタ48aのカウントオーバ信号をカウントして、カウント値が4になるとカウントオーバしてカウント値を0に初期化してまたカウントオーバ信号をカウントする循環カウンタであり、カウントデータYbaは、0〜3の値を表す。このカウントデータYbaが、基本パターンのシフト量を指定する。XbaとYbaの組み合わせによって、0〜15の数値を表すことができ、この数値が、フレーム同期信号の到来毎にかわる。この数値に、表現階調値は同じであるが、オン/オフ分布が異なる16種の階調パターンのそれぞれが、図11の(b)に示すように、ブロックNo.として割り付けられている。図11の(b)の4グループの中の、左上のグループはYb=0に、右上のグループはYb=1に、左下のグループはYb=2に、そして右下のグループはYb=3によって、それぞれ指定されるものである。各グループ内の第1番(左端)のブロックはXb=0に、第2番のブロックはXb=1に、第3番のブロックはXb=2に、そして第4番のブロックはXb=3によって、それぞれ指定されるものである。なお、パターンの内部データは、階調データBによって指定されるものである。上述の、フレーム同期信号の、カウンタ48a,49aによるカウントと、カウントデータXbaによる基本パターングループの指定およびカウントデータYbaによるシフト量の指定により、図11の(b)に示すブロックNo.が、1セクション(4×4画素ブロック)内に、図12に示すように割り付けられる。
階調データが偶数値を表す場合には、偶数値には図10に示すように、4組の基本パターングループGPTNA〜GPTNDおよび4組の追加パターングループGPTNE〜GPTNH、あわせて8組のパターングループが割り付けられているので、偶数値の階調データに対しては、フレームカウンタ48bおよびフレームブロックカウンタ49bが用いられる。フレームカウンタ48bは垂直同期信号をカウントして、カウント値が8になるとカウントオーバしてカウント値を0に初期化してまた垂直同期信号をカウントする循環カウンタであり、カウントデータXbbは、0〜7の値を表す。このカウントデータXbbが、階調値が偶数値の階調データに適用されて、階調レジスタPrgの基本パターングループおよび追加パターングループを指定する。フレームブロックカウンタ49bは、カウンタ48bのカウントオーバ信号をカウントして、カウント値が4になるとカウントオーバしてカウント値を0に初期化してまたカウントオーバ信号をカウントする循環カウンタであり、カウントデータYbbは、0〜3の値を表す。このカウントデータYbbが、基本パターンおよび追加パターンのシフト量を指定する。XbbとYbbの組み合わせによって、0〜31の数値を表すことができ、この数値が、フレーム同期信号の到来毎にかわる。この数値に、表現階調値は同じであるが、オン/オフ分布が異なる31種の階調パターンのそれぞれが、ブロックNo.として割り付けられている。上述の、フレーム同期信号の、カウンタ48b,49bによるカウントと、カウントデータXbbによる基本パターン,追加パターングループの指定およびカウントデータYbbによるシフト量の指定により、0〜31を表すロツクNo.が、8×4画素ブロックでなる広面積セクション内に割り付けられる。
なお、階調データの最下位ビットがL(階調値が偶数)であると、セレクタ46,47がカウントデータXbb,Ybbを階調レジスタPrgおよびセレクタ56に出力するので、図10に示す基本パターングループおよび追加パターングループを指定する、8×4画素ブロックでなる広面積セクション単位の、高階調表現の表示が行われる。階調データの最下位ビットがH(階調値が奇数)であると、セレクタ46,47がカウントデータXba,Ybaを階調レジスタPrgおよびセレクタ56に出力するので、図10に示す基本パターングループのみを指定する、4×4画素ブロックでなる狭面積セクション単位の、低階調表現の表示が行われる。
セレクタ57は、セレクタ56が出力する2バイトの画素ブロックデータDbs(図8の(b)に示すパラレルビット配列a〜p)を、出力制御70に、画像同期信号に同期して、1ビットずつシリアル出力する。すなわち、水平画素カウンタ44の、画素ブロック内の水平方向の画素位置を表す画素番号データXpと、垂直画素カウンタ45の、画素ブロック内の垂直方向の画素(ライン)位置を表す画素(ライン)番号データYpの組み合わせ(画素ブロック内画素位置)を、エンコーダ58が、図6の(b)に示す2バイト構成の画素ブロックデータ群内のビット位置データNp(0〜15)に符号化する。セレクタ57は、2バイト構成の画素ブロックデータ群内の、ビット位置データNpが指定するビットデータDpを出力する。出力制御70は、LCD11の表示ラスター走査に同期して、ビットデータDpをLCD11にシリアル出力する。
以下に、階調オン・オフパターンを使用しての階調制御方法について説明する。図11の(b)は、基本階調オン・オフパターンを用いた9/32階調(32階調表現の階調9)についての16ブロックを示す。階調制御を行うにあたり、9/32階調は4種のパターンで構成されるため、各画素の階調を16フレームでの点灯回数で制御し、かつフリッカが発生しないよう4×4画素のマトリックス単位で点灯制御を行う方法とする。16フレームで階調制御が完結するためには、16種類の4×4画素パターンが必要となるが、基本となる階調オン・オフパターンではGPTNA、GPTNB、GPTNC、GPTNDの4種であるため、この4種のパターンから残り12種のオン・オフパターンの作成が必要となる。このときの16種類の4×4画素パターンをブロック0〜ブロック15と規定し、以下にブロック0〜ブロック15の作成方法を示す。
9/32階調(奇数階調)の表示データに対しては、階調パターンレジスタPrgに保持された基本となる階調オン・オフパターンから、
ブロック0、4、8、12にはGPTNA09パターンを、
ブロック1、5、9、13にはGPTNB09パターンを、
ブロック2、6、10、14にはGPTNC09パターンを、
ブロック3、7、11、15にはGPTND09パターンを、それぞれ適用する。
ブロック0では階調パターンレジスタPrgに保持されたGPTNA09パターンをそのまま適用し、4×4画素のブロックを生成する、
ブロック1ではGPTNB09パターンをそのまま適用し、階調パターンを生成する、
ブロック2ではGPTNC09パターンをそのまま適用し、階調パターンを生成する、
ブロック3ではGPTND09パターンをそのまま適用し、階調パターンを生成する。
ブロック4ではGPTNA09パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック5ではGPTNB09パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック6ではGPTNC09パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック7ではGPTND09パターンの左側の縦1列を右側に移動させ、階調パターンを生成する。
ブロック8ではGPTNA09パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック9ではGPTNB09パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック10ではGPTNC09パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック11ではGPTND09パターンの左側の縦2列を右側に移動させ、階調パターンを生成する。
ブロック12ではGPTNA09パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック13ではGPTNB09パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック14ではGPTNC09パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック15ではGPTND09パターンの左側の縦3列を右側に移動させ、階調パターンを生成する。
このように、GPTNA09、GPTNB09、GPTNC09、GPTND09の各階調パターンに基づき、16個の4×4画素ブロックを生成する。その他の32階調時の奇数階調に関しては9/32階調と同様の方法にてブロック0〜15を生成する。
図12は4×4画素のブロックを使用しての広範囲表示制御の方法を示す。ブロック0〜ブロック15の各階調パターンを作成後、表示画面に対する表示制御を行う。上記で作成した4×4画素のブロック0〜ブロック15を1単位として広範囲の表示制御に使用する。まず、最初のフレーム(1フレーム目)では、表示領域全体にブロック0を配置する。次の2フレーム目においては、表示領域全体にブロック1を配置する。以下、3フレーム目には表示領域全体にブロック2、4フレーム目には表示領域全体にブロック3というように、フレームの増加に対して順次ブロック数を増加させていく。最後の16フレーム目では、表示領域全体にブロック15を配置し、表示領域全体としては16フレームに渡り、ブロック0〜ブロック15を必ず1回使用することが可能となる。以上のようにして表示部に表示画面を作成する。
図13は図12の表示制御方法にて表示される9/32階調(32階調表現の階調9)の広範囲表示を示し、図14は図12の表示制御によって表示される4×4画素での16フレーム点灯回数を示す。広範囲での表示制御方法を階調パターンのブロック0〜ブロック15を使用して表示した場合、16×16画素マトリックスでは図13のように表示される。最終的に各画素の点灯回数は9/32階調では5/16回となり、4×4画素のすべての画素が5/16回点灯する。
図15は、基本および追加の階調オン・オフパターンを用いた8/32階調についての32ブロックを示す。階調制御を行うにあたり、8/32階調は8種のパターンで構成されるため、各画素の階調を32フレームでの点灯回数で制御し、かつフリッカが発生しないよう4×4画素のマトリックス単位で点灯制御を行う方法とする。32フレームで階調制御が完結するためには、32種類の4×4画素パターンが必要となるが、基本となる階調オン・オフパターンではGPTNA、GPTNB、GPTNC、GPTND、GPTNE、GPTNF、GPTNG、GPTNHの8種であるため、この8種のパターンから残り24種のオン・オフパターンの作成が必要となる。このときの32種類の4×4画素パターンをブロック0〜ブロック31と規定し、以下にブロック0〜ブロック31の作成方法を示す。
32階調制御を選択した場合、8/32階調(偶数階調)の表示データに対して、階調パターンレジスタPrgに保持された基本および追加の階調オン・オフパターンから、
ブロック0、8、16、24にはGPTNA08パターンを、
ブロック1、9、17、25にはGPTNB08パターンを、
ブロック2、10、18、26にはGPTNC08パターンを、
ブロック3、11、19、27にはGPTND08パターンを、
ブロック4、12、20、28にはGPTNE08パターンを、
ブロック5、13、21、29にはGPTNF08パターンを、
ブロック6、14、22、30にはGPTNG08パターンを、
ブロック7、15、23、31にはGPTNH08パターンを、をそれぞれ適用する。
ブロック0では階調パターンレジスタPrgに保持されたGPTNA08パターンをそのまま適用し、4×4画素のブロックを生成する、
ブロック1ではGPTNB08パターンをそのまま適用し、階調パターンを生成する、
ブロック2ではGPTNC08パターンをそのまま適用し、階調パターンを生成する、
ブロック3ではGPTND08パターンをそのまま適用し、階調パターンを生成する。
ブロック4ではGPTNE08パターンをそのまま適用し、階調パターンを生成する、
ブロック5ではGPTNF08パターンをそのまま適用し、階調パターンを生成する、
ブロック6ではGPTNG08パターンをそのまま適用し、階調パターンを生成する、
ブロック7ではGPTNH08パターンをそのまま適用し、階調パターンを生成する。
ブロック8ではGPTNA08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック9ではGPTNB08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック10ではGPTNC08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック11ではGPTND08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する。
ブロック12ではGPTNE08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック13ではGPTNF08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック14ではGPTNG08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する、
ブロック15ではGPTNH08パターンの左側の縦1列を右側に移動させ、階調パターンを生成する。
ブロック16ではGPTNA08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック17ではGPTNB08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック18ではGPTNC08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック19ではGPTND08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する。
ブロック20ではGPTNE08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック21ではGPTNF08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する。、
ブロック22ではGPTNG08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する、
ブロック23ではGPTNH08パターンの左側の縦2列を右側に移動させ、階調パターンを生成する。
ブロック24ではGPTNA08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック25ではGPTNB08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック26ではGPTNC08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック27ではGPTND08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する。
ブロック28ではGPTNE08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック29ではGPTNF08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック30ではGPTNG08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する、
ブロック31ではGPTNH08パターンの左側の縦3列を右側に移動させ、階調パターンを生成する。
このようにGPTNA08、GPTNB08、GPTNC08、GPTND08、GPTNE08、GPTNF08、GPTNG08、GPTNH08の各階調パターンに基づき、32個の4×4画素ブロックを生成する。その他の32階調時の偶数階調に関しては8/32階調と同様の方法にてブロック0〜31を生成する。
図16は、8/32階調の広範囲表示を示し、図17は4×4画素での32フレーム点灯回数を示す。広範囲での表示制御を階調パターンのブロック0〜ブロック31を使用して表示した場合、16×16画素マトリックスでは図16のように表示される。最終的に各画素の点灯回数は8/32階調では9/32回となり、4×4画素のすべての画素が9/32回点灯する。16/32階調切替制御部2−2にて16階調制御を選択した場合には、32階調時の奇数階調と同様の方法を用いてブロック0〜ブロック15を生成し、表示制御を行うことにより、16階調を表現する。
なお、図5に示す実施例では、画素ブロックデータa〜pをセレクタ57から、画素同期信号に同期して1ビットづつ出力するが、表示データは、水平ブロックカウンタ67のカウントデータXa(1フレーム上の水平方向の画素ブロック番号を表わす)と、垂直ブロックカウンタ68のカウントデータya(1フレーム上の垂直方向の画素ブロック番号を表わす)でアクセスされてVRAM7から1個が読み出されるので、VRAM7から読み出される1個の表示データAに、LCD11の4×4表示画素が対応する。仮に、1個の表示データAが表示1画素に対応付けられるものと想定されているときには、想定画面サイズの4×4倍の拡大表示になる。これを1倍の表示にする場合には、水平ブロックカウンタ67を、画素同期信号をカウントし水平同期信号でクリアされる水平画素カウンタに変更するか、又はカウントクロックを画素同期信号に変更しかつクリア信号を水平同期信号に変更し、更に、垂直ブロックカウンタ68を、水平同期信号をカウントし垂直同期信号でクリアされる垂直画素カウンタに変更するか、又はカウントクロックを水平同期信号に変更しかつクリア信号を垂直同期信号に変更する。
図18に、R,G,Bカラー表示に適用する、第2実施例を示す。これは、図5に示す第1実施例のLCDC6を、大略でR,G,B用に各1組、合計3組の、16/32階調切換え制御61および中間調処理50を備えるものとし、しかも、G移相値レジスタ64およびB移相値レジスタ65を付加して、G中間調処理においてG移相値レジスタ64の移相値分、Xb,Yb(によって表されるカウントデータ0〜15)の値をシフトし、かつ、B中間調処理においてB移相値レジスタ65の移相値分、Xb,Yb(によって表されるカウントデータ0〜15)の値をシフトするようにした。そのため、本実施例では、フレーム同期信号の供給を、R中間調処理に供給開始するときからG移相値レジスタ64の移相値分遅らしてG中間調処理に供給開始し、B移相値レジスタ64の移相値分遅らしてB中間調処理に供給開始する各遅延回路をG中間調処理およびB移相値レジスタ64に備えている。
カラー表示時には、VRAM7に、16bit/画素のMSB側からR(赤)を5bit、G(緑)を6bit、B(青)を5bitとした表示データが格納される。VRAM7から読み出した表示データを、画像データ分離60が、R(赤)を5bit、G(緑)を6bit、B(青)を5bitに分割し、各色ともそのうちMSB側4bitを取り出し、それらを各5bitの階調データBr,Bg,Bbとしてパターンレジスタ3に出力する。
中間調処理50の各組(各色)宛ての中間調処理は、図5〜図17を参照して前述したパターンデータ読み出し出力を行う。加えて、R,G,Bの各色の階調オン/オフパターン(画素ブロックのパターンデータ)が同一とならないように、G移相値レジスタ64の移相値分の遅れをG用の中間調処理に加え、かつ、B移相値レジスタ65の移相値分の遅れをB用の中間調処理に加えて、色間で指定するブロック番号が異なるようにする。
図19に、カラー表示における、フレーム切換りに連動するセクション内のブロック番号シフトを示す。図示例は、G移相値レジスタ64の移相値を5とし、B移相値レジスタ65の移相値を10とした場合のものである。Rの表示制御におけるブロック0〜ブロック15の配置は図12と同様となる。Gの表示制御におけるブロック0〜ブロック15の配置は、G移相値レジスタ64に移相値5が設定されている場合、セクションの1行目の左端にブロック5が配置され、ブロック6,ブロック7と4行目までが順次配置される。Bの表示制御におけるブロック0〜ブロック15の配置は、B移相値レジスタ65に移相値10が設定されている場合、セクション1行目の左端にブロック10が配置され、ブロック11,ブロック12と4行目まで順次配置される。このようにすることにより、各ブロックの配置位置でのR,G,Bの階調オン/オフパターンは、同一時点には、すべて異なるパターンとなる。第2実施例のその他の構成および機能は、上述の図1〜図17に示す第1実施例のものと同様である。
図20に、第3実施例のLCDC6の機能構成の概要を示す。第3実施例は、第1実施例の水平シフタ55aを垂直シフタ55bに変更し、基本パターングループの階調値対応のパターンを変更したものである。その他の構成は、図1〜17に示した第1実施例と同様である。以下では、相違部分を説明する。
垂直シフタ55bは、基本パターンを、その内部のデータを垂直y方向に1画素シフトするy方向1画素シフト,垂直y方向に2画素シフトするy方向2画素シフトおよび垂直y方向に3画素シフトするy方向3画素シフトを行うものであり、いずれのシフトも、第1実施例の回転器55と同様に、2バイト構成の基本パターンデータのデータ位置を電気リード配線によって、上記画素シフトしたものに入れ換えるものである。カウンタ49のカウントデータYbがシフト量を指定する。すなわち、Yb=0は垂直y方向画素シフト量0を、Yb=1は垂直y方向画素シフト量1を、Yb=2は垂直y方向画素シフト量2を、Yb=3は垂直y方向画素シフト量3を、それぞれ指定する。
VRAM7に格納されそしてLCDC6によって読み出される表示データは、第1実施例と同様に、16bit(2バイト)構成であり、モノクロ表示時には該16bitのLSB側5bitにモノクロ表示の階調データが格納される。画像データ分離60が、VRAM7から読み出した16bitのLSB側4bitを階調データとして摘出してアドレス指定データとしてパターンレジスタPrgに出力する。
この第3実施例の垂直シフタ55bを用いても、第2実施例と同様なカラー階調表示装置を構成することが可能である。
図21に、第4実施例のLCDC6の機能構成の概要を示す。第4実施例は、水平シフタ55aを使用しない基本,追加パターングループの発光パターンデータのみの出力モードと、第1実施例の基本,追加パターングループおよびシフトパターングループの出力モードとを、選択できるようにしたものである。この選択を、第4実施例では、セレクタ56に与える選択信号Ybを選択的に0を表すデータに固定する信号切換え66で実現する。フレームブロックカウンタ49aまたは49bがセレクタ47を介してセレクタ56に与える選択信号Ybは、0〜3の数値を示す2ビットデータであり、それが0を表すデータであるとき、セレクタ56は、パターンレジスタPrgが出力する1画素ブロックの16ビット(2バイト)データをそのまま後段のセレクタ57に出力する。
CPU1が、基本パターングループの発光パターンデータのみの出力モードを指定する信号Lを、信号切換え66に与えると、信号切換え66は、2ビットデータである選択信号Ybの2ビットを、各ビットラインに接続したダイオードを介してLに変更する。これにより、セレクタ56に与えられるYbは0を表すものに固定され、セレクタ56は、定常的に、パターンレジスタPrgが出力する1画素ブロックの16ビット(2バイト)データをそのまま後段のセレクタ57に出力する。CPU1が、信号切換え66に与える信号をHにすると、セレクタ56に与えられるYbは、フレームブロックカウンタ49aまたは49bがセレクタ47を介してセレクタ56に与える2ビットデータであって、セクション内の行番号を示し、セクション内行番号の切換りのたびに、値が変化して、セレクタ56は、順次に、パターンレジスタPrgが出力する1画素ブロックの基本パターンデータ,それを1画素水平シフトした1,2画素水平シフトしたデータ2、および、3画素水平シフトしたデータ3を、この順で出力する。なお、CPU1が信号切換え66に与える信号のL/Hは、ユーザが初期設定キー18を操作して行う初期設定メニューの中の、操作ボードの初期設定メニューの入力画面においてユーザが選択指定する。
本発明の第1実施例の階調表示装置を装備した操作ボード10を備える複合機能複写機MF1の機構概要を示す縦断面図である。 図1に示す複写機MF1の操作ボード10上面の一部を示す拡大平面図である。 (a)は、操作ボード10に「読み取り」が入力されたときに操作ボード10の液晶ディスプレイ11に表示される「読み取り」入力画面を示す拡大平面図、(b)は原稿読み取りで得た画像を表示した画像表示画面を示す拡大平面図である。 操作ボード10の電気系統の構成の概要を示すブロック図である。 図4に示すLCDC(表示コントローラ)6の機能構成の概要を示すブロック図である。 (a)は、1画素ブロック内の各画素に宛てた各表示ビットをa〜pの記号で示す、ビット分布パターンの平面図、(b)は、(a)の1画素ブロック宛てのビットa〜pの、メモリ読み書きおよびデータ転送におけるビット配列を示すブロック図、(c)は図5に示すデータ変換62の構成を示すブロック図である。 図4に示すROM2に格納されていて、RAM3に設定された図5に示すパターンレジスタPrgに書き込まれる基本,追加パターングループの画素ブロックデータを、ブロック内画素分布に対応付けて示すブロック図であって、階調値1〜12に割り当てたものを示す。 図4に示すROM2に格納されていて、RAM3に設定された図5に示すパターンレジスタPrgに書き込まれる基本,追加パターングループの画素ブロックデータを、ブロック内画素分布に対応付けて示すブロック図であって、階調値13〜24に割り当てたものを示す。 図4に示すROM2に格納されていて、RAM3に設定された図5に示すパターンレジスタPrgに書き込まれる基本,追加パターングループの画素ブロックデータを、ブロック内画素分布に対応付けて示すブロック図であって、階調値25〜30に割り当てたものを示す。 階調値に割り付けた基本パターングループ内パターンデータの識別記号を示す図表である。 (a)は、図6の(a)に示す1画素ブロック内のビット配列を、水平方向1画素シフト,水平方向2画素シフトおよび水平方向3画素シフトした回転したビット配列を示す平面図、(b)は、階調値9に対して出力される画素ブロックデータNo.およびデータを示す平面図である。 図5に示すカウンタ48a,49aのカウントデータXba,Ybaで表される、セクション内ブロック番号の配列を示す平面図であり、図12上の各ブロック番号は、図11の(b)に示す16種のパターン群の各パターンを表す。 図5に示すパターンレジスタPrgから、階調値5宛てに読み出された基本パターングループの基本パターンデータと、それを回転した回転パターンデータ、合わせて16種の、1セクション(4×4ブロック)内に配列されるパターン群を示すブロック図である。 図12に示すフレームの切換りに連動する表示データ分布の切換りによって、16フレーム期間に表現される各画素ブロックの階調比(点灯画素数/全画素数)を示す図表である。 階調値が偶数(8)の場合に8×4画素ブロックの各ブロックに宛てられるパターンを示す平面図である。 0〜31ブロック番号配列によって生成される1セクション内の、階調値9宛ての表示データ分布を示す平面図であり、「1」は1画素の点灯を指示し、「0」は消灯を指示する。 図16に示すフレームの切換りに連動する表示データ分布の切換りによって、16フレーム期間に表現される各画素ブロックの階調比(点灯画素数/全画素数)を示す図表である。 本発明の第2実施例の、カラー階調表示装置の主要部を示すブロック図である。 図18に示すR,G,B中間調処理のそれぞれにおけるセクション内ブロック番号の配列を示す平面図である。 第3実施例のLCDC(表示コントローラ)6の機能構成の概要を示すブロック図である。 第3実施例のLCDC(表示コントローラ)6の機能構成の概要を示すブロック図である。
符号の説明
11:液晶タッチパネル

Claims (14)

  1. 水平および垂直方向に広がりがある表示面をもち、該表示面にオン/オフ信号の区分の画素単位で表示/非表示を行う2次元表示手段;
    水平および垂直方向に複数画素でなる画素ブロックの、各画素の発光/非発光を指示するオン/オフ信号の分布と該画素ブロックの表示階調を表現する、それぞれが異なった階調を表現する複数の発光パターンデータでなる基本パターングループ、ならびに、前記階調の奇数値又は偶数値に宛てられた追加パターングループ、を格納する階調メモリ;
    該階調メモリから、階調データに対応する発光パターンデータを読み出す手段;
    フレーム同期信号をカウントしカウント値に対応して発光パターン変更指示信号を変更する手段;
    前記階調メモリから読み出された発光パターンデータを、前記変更指示信号が指定する発光パターンデータに置換するパターン変更手段;および、
    該パターン変更手段が置換した発光パターンデータのオン/オフ信号を前記2次元表示手段に出力する手段;
    を備える階調表示装置。
  2. 前記基本パターングループおよび追加パターングループはそれぞれ、オンオフ信号の分布パターンが異なる複数グループであり;
    階調表示装置は更に、フレーム同期信号をカウントしカウント値に対応してグループ指示信号を変更する手段;を備え、
    前記発光パターンデータを読み出す手段は、前記階調メモリから、前記グループ指示信号が指定する基本パターングループ又は追加パターングループの、階調データに対応する発光パターンデータを読み出す;請求項1に記載の階調表示装置。
  3. 前記発光パターン変更指示信号を変更する手段とグループ指示信号を変更する手段の一方は、フレーム同期信号をカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第1循環カウンタであり、他方は、第1循環カウンタの設定値までのカウントアップをカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第2循環カウンタである;請求項2に記載の階調表示装置。
  4. 第1循環カウンタは、狭範囲の階調を表す狭階調表示においてフレーム同期信号をカウントして狭階調用設定値までカウントするとカウントデータを初期化してまたカウントする狭階調用第1循環カウンタ、および、広範囲の階調を表す広階調表示においてフレーム同期信号をカウントして広階調用設定値までカウントするとカウントデータを初期化してまたカウントする広階調用第2循環カウンタ、を含み;第2循環カウンタも、狭階調用第1循環カウンタの狭階調用設定値までのカウントアップをカウントして設定値までカウントするとカウントデータを初期化してまたカウントする狭階調用第2循環カウンタ、および、広階調用第1循環カウンタの広階調用設定値までのカウントアップをカウントして設定値までカウントするとカウントデータを初期化してまたカウントする広階調用第2循環カウンタ、を含む;請求項3に記載の階調表示装置。
  5. 追加パターングループが宛てられた前記階調の奇数値又は偶数値に広階調用循環カウンタのカウント値が、他の階調値には狭階調用循環カウンタのカウント値が宛てられる;請求項4に記載の階調表示装置。
  6. 前記階調メモリから、階調データに対応する発光パターンデータを読み出す手段は、前記階調データが表わす広範囲の階調よりも狭範囲の階調を表わす狭域階調データを、前記広範囲の階調を表わす階調データに変換する手段を含む;請求項1乃至5のいずれか1つに記載の階調表示装置。
  7. 前記パターン変更手段を使用しない基本パターングループおよび追加パターングループの発光パターンデータのみの出力と、パターン変更手段にて変更した発光パターンデータを併用する出力を選択する手段;を更に備える、請求項1乃至6のいずれか1つに記載の階調表示装置。
  8. 前記パターン変更手段は、発光パターン変更指示信号に対応する画素数分、水平方向にオン/オフ信号をシフトした発光パターンデータに変換する水平シフト手段である;請求項1乃至7のいずれか1つに記載の階調表示装置。
  9. 前記パターン変更手段は、発光パターン変更指示信号に対応する画素数分、垂直(y)方向にオン/オフ信号をシフトした発光パターンデータに変換する垂直シフト手段である;請求項1乃至7のいずれか1つに記載の階調表示装置。
  10. 階調データに対応する発光パターンデータを読み出す手段を、R,GおよびB階調データの各表示用に1組、合計で3組備え;更に、少なくとも2組に、他の組とは基本パターングループ又は回転角を異にするための移相値を加える手段を備える;請求項1乃至9の何れか1つに記載のカラーの階調表示装置。
  11. 光像を、それを表す画像データに変換する撮像装置;および、
    該撮像装置が発生する画像データを前記2次元表示手段に表示する、請求項1乃至10のいずれか1つに記載の階調表示装置;を備える光像読み取り装置。
  12. 原稿の画像を読み取って該画像を表わす画像データを発生する原稿スキャナ;および、
    該原稿スキャナが発生する画像データを前記2次元表示手段に表示する、請求項1乃至10のいずれか1つに記載の階調表示装置;を備える原稿読み取り装置。
  13. 請求項12に記載の原稿読み取り装置;
    画像データが表す画像を用紙上に形成するプリンタ;および、
    前記原稿読み取り装置が発生する画像データを前記プリンタの作像特性に適合する画像データに変換する画像データ処理手段;を備える画像形成装置。
  14. 前記階調表示装置は、前記画像形成装置にユーザ指示を与える操作端末にある;上記に記載の画像形成装置。
JP2005074771A 2005-03-16 2005-03-16 階調表示装置,像読み取り装置および画像形成装置 Expired - Fee Related JP4812315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005074771A JP4812315B2 (ja) 2005-03-16 2005-03-16 階調表示装置,像読み取り装置および画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005074771A JP4812315B2 (ja) 2005-03-16 2005-03-16 階調表示装置,像読み取り装置および画像形成装置

Publications (2)

Publication Number Publication Date
JP2006259073A true JP2006259073A (ja) 2006-09-28
JP4812315B2 JP4812315B2 (ja) 2011-11-09

Family

ID=37098439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005074771A Expired - Fee Related JP4812315B2 (ja) 2005-03-16 2005-03-16 階調表示装置,像読み取り装置および画像形成装置

Country Status (1)

Country Link
JP (1) JP4812315B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013228670A (ja) * 2012-04-24 2013-11-07 Lg Display Co Ltd 液晶表示装置とそのフレームレートコントロール方法
US10509340B2 (en) 2016-10-17 2019-12-17 Hp Printing Korea Co., Ltd. Image forming apparatus and method for color registration correction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240202A (ja) * 1996-12-24 1998-09-11 Sanyo Electric Co Ltd Lcd表示装置
JPH11352936A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶ディスプレイの中間階調表示制御装置及び制御方法
JP2001215938A (ja) * 1999-11-22 2001-08-10 Ricoh Co Ltd 画像表示装置及び該画像表示装置を備えた機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240202A (ja) * 1996-12-24 1998-09-11 Sanyo Electric Co Ltd Lcd表示装置
JPH11352936A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶ディスプレイの中間階調表示制御装置及び制御方法
JP2001215938A (ja) * 1999-11-22 2001-08-10 Ricoh Co Ltd 画像表示装置及び該画像表示装置を備えた機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013228670A (ja) * 2012-04-24 2013-11-07 Lg Display Co Ltd 液晶表示装置とそのフレームレートコントロール方法
US10509340B2 (en) 2016-10-17 2019-12-17 Hp Printing Korea Co., Ltd. Image forming apparatus and method for color registration correction
US10908524B2 (en) 2016-10-17 2021-02-02 Hewlett-Packard Development Company, L.P. Image forming apparatus and method for color registration correction

Also Published As

Publication number Publication date
JP4812315B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
JP4845825B2 (ja) 多色表示装置
KR20160129985A (ko) 영상 시프트 제어부 및 이를 포함한 표시 장치
JP4812315B2 (ja) 階調表示装置,像読み取り装置および画像形成装置
JP4789238B2 (ja) 階調表示装置,像読み取り装置および画像形成装置
KR0163173B1 (ko) 화상판독장치
JP5088844B2 (ja) 階調表示装置,光像読取装置および画像形成装置
US5059963A (en) Two-level display device with hatching control means
JP2004120133A (ja) 画像処理方法及び画像処理装置
JP2009080345A (ja) 画像表示装置およびその制御方法並びにプログラム
US20120320394A1 (en) Image forming apparatus and method of color revising
CN103037139A (zh) 成像装置及修正颜色的方法
JPH0659657A (ja) 画像処理装置
JP3754468B2 (ja) 画像データ処理方法および画像処理装置
JPH11250245A (ja) ハ―フト―ン回路
JPH034913B2 (ja)
JP2001246819A (ja) 電子機器の操作装置
US20020140711A1 (en) Image display device for displaying aspect ratios
JP2006243295A (ja) 階調表示装置,像読み取り装置および画像形成装置
JP2006337862A (ja) 階調表示装置,像読み取り装置および画像形成装置
JP2007214965A (ja) 画像処理装置、画像読取装置及び画像処理方法
JP4161975B2 (ja) 縮小変倍時の画素補間処理装置及び画素補間処理プログラム
JP5025089B2 (ja) 階調表示装置
JP5359713B2 (ja) 画像処理装置及び画像形成装置
JP2005077629A (ja) 画像信号処理回路及び携帯端末装置
JP2000216992A (ja) ファクシミリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R151 Written notification of patent or utility model registration

Ref document number: 4812315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees