KR100898851B1 - 디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치 - Google Patents

디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100898851B1
KR100898851B1 KR1020020025507A KR20020025507A KR100898851B1 KR 100898851 B1 KR100898851 B1 KR 100898851B1 KR 1020020025507 A KR1020020025507 A KR 1020020025507A KR 20020025507 A KR20020025507 A KR 20020025507A KR 100898851 B1 KR100898851 B1 KR 100898851B1
Authority
KR
South Korea
Prior art keywords
video
dither
bits
dithering
patterns
Prior art date
Application number
KR1020020025507A
Other languages
English (en)
Other versions
KR20020092181A (ko
Inventor
세드릭 떼보르
카를로스 코레아
세바스티엔 바이트부루흐
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20020092181A publication Critical patent/KR20020092181A/ko
Application granted granted Critical
Publication of KR100898851B1 publication Critical patent/KR100898851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널을 위한 새로운 종류의 디더링(dithering) 방법에 관한 것이다. 이전 유럽 특허 출원에서, 비디오 시퀀스에서 반복적으로 사용하기 위해 3차원 디더 패턴을 사용하는 플라즈마 디스플레이 기술을 위한 디더링 방법이 제시되었다. 제 1차원은 다수의 비디오 프레임에 대응하며, 제 2차원은 다수의 비디오 라인에 대응하며, 제 3차원은 비디오 라인에서의 다수의 셀 또는 픽셀에 대응한다. 이러한 디더 패턴은 몇 몇 비디오 레벨에 있어서 스크린 상의 동질의 표면에서 화상 품질을 감소시키는 눈에 띌만한 패턴을 생성한다는 결점을 가지고 있음이 알려져 왔다.
이러한 결점을 극복하기 위해, 본 발명은 디더 패턴에 대해 새로운 자유도를 제안한다. 서로 다른 디더 패턴이, 입력 비디오 레벨을 나타내는 데이터 워드중 다수의 최하위 비트에서의 서로 다른 값에 대해 제공된다. 본 발명은 종래의 디더 패턴을 사용할 때 플라즈마 스크린 상에 발생하는 교란 패턴을 억제하는 것을 가능하게 한다.

Description

디스플레이 디바이스 상에 디스플레이하기 위해 비디오 화상 데이터를 처리하기 위한 방법 및 장치{METHOD AND APPARATUS FOR PROCESSING VIDEO PICTURE DATA FOR DISPLAY ON A DISPLAY DEVICE}
도 1은 서브-필드에서 작은 펄스를 갖는 플라즈마 셀 활성화에 대한 예시를 도시한 도면.
도 2는 픽셀-기반 디더링 및 셀-기반 디더링에 대한 예시를 도시한 도면.
도 3은 3차원 셀-기반 정지 디더 패턴을 도시한 도면.
도 4는 각 컬러 성분이 고정된 낮은 비디오 레벨을 가지며 정지 디더 패턴을 사용하는 디더 기술이 사용될 때 패턴들이 스크린 상에서 발생하는 효과를 예시한 도면.
도 5는 도 4에 도시된 패턴의 시간상의 통합 결과를 도시한 도면.
도 6은 하나의 컬러 성분에 대한 서로 다른 입력 비디오 레벨에 대해 도 3에 도시된 패턴의 시간상의 통합 결과를 도시한 도면.
도 7은 서로 다른 입력 비디오 레벨에 대해 본 발명에 따른 서로 다른 3차원 셀-기반 디더 패턴을 도시한 도면.
도 8은 서로 다른 입력 비디오 레벨에 대해 변형된 형태로 본 발명에 따른 3차원 셀-기반 디더 패턴을 그러나 단지 하나의 프레임에 대해서만 도시한 도면.
도 9는 도 7 또는 도 8에 도시된 바와 같은 디더 패턴을 사용하는 디더링 기술이 사용될 때 스크린 상에서 발생하는 결과적인 패턴을 예시한 도면.
도 10은 PDP에서 본 발명의 회로 구현의 블록도.
도 11은 디더링 유닛의 블록도.
도 12는 디더링 평가 유닛의 블록도.
<도면 주요 부분에 대한 부호의 설명>
120: 디더 패턴 121: 선택기
122: 포인터 123: 프레임 카운터
본 발명은 디스플레이 디바이스 상에 디스플레이하기 위해 비디오 화상 데이터를 처리하기 위한 방법 및 장치에 관한 것이다. 좀더 상세하게, 본 발명은 구체적으로는, 화상의 화상 품질을 개선하기 위한 일종의 비디오 처리에 관한 것으로서, 이 화상은 매트릭스 디스플레이 상에 디스플레이되는데, 이를테면 플라즈마 디스플레이 패널(PDP) 상에, 또는 픽셀 값이 디스플레이 상의 대응하는 개수의 작은 광 펄스의 생성을 제어하는 기타 디스플레이 디바이스 상에 디스플레이된다.
이제, 플라즈마 기술은, 어떤 시야각의 제약도 없이 (CRT의 한계를 넘어선) 큰 사이즈 및 매우 제한된 깊이(depth)를 갖는 평면 컬러 패널을 달성하는 것을 가능케 하였다.
최신 세대의 유럽 TV를 참조한다면, 그 화상 품질을 개선하기 위한 많은 작업이 있어왔다. 그 결과로, 플라즈마 기술과 같은 새로운 기술은 표준 TV 기술보다 양호한 또는 더욱 더 좋은 화상 품질을 제공해야 한다. 한편, 플라즈마 기술은 "무제한의" 스크린 크기, 눈에 띄게 얇은 두께 등의 가능성을 제공한다. 그러나, 다른 한편으로, 플라즈마 기술은 화상 품질을 저하시킬 수 있는 새로운 종류의 인공물(artefact)을 생성한다.
대부분의 이들 인공물은 CRT-TV 화상의 인공물과는 다르며, 이러한 점은 사람들이 예전의 TV 인공물을 무의식적으로 보는데 익숙해져 있으므로 이러한 인공물을 좀더 눈에 띠게 한다.
플라즈마 디스플레이 패널(PDP)은 단지 "ON" 또는 "OFF"일 수 있는 방전 셀의 매트릭스 어레이를 사용한다. 또한 그레이 레벨(grey level)이 광 방출의 아날로그 제어로 표현되는 CRT 또는 LCD와는 달리, PDP는 프레임 당 광 펄스(지속 펄스)의 개수를 조정함으로써 그레이 레벨을 제어한다. 이러한 시간-변조는 눈의 시간 응답에 대응하는 기간 동안에 눈에 의해 통합될 것이다.
비디오 진폭은 광 펄스의 개수를 결정하므로, 주어진 주파수에서 발생할 때 좀더 큰 진폭은 좀더 많은 광 펄스를 의미하며, 그에 따라 좀더 긴 "ON" 시간을 의미한다. 이러한 이유로, 이러한 종류의 변조는 또한 PWM(Pulse Width Modulation : 펄스 폭 변조)으로 알려져 있다.
이러한 PWM은 PDP 이미지 품질 문제중 하나, 즉 특히 화상의 더 어두운 영역에서 열악한 그레이 스케일 묘사 품질(grey scale portrayal quality)에 책임이 있 다. 이것은, 디스플레이된 휘도가 펄스의 개수에 선형 비례하지만, 눈의 반응 및 노이즈에 대한 그 감도는 선형비례하지 않는다는 사실 때문이다. 더 어두운 영역에서, 눈은 밝은 영역에서보다 더 민감하다. 이것은, 최신 PDP가 예컨대 각 컬러 성분(R, G, B)에 대해 255개의 개별적인 비디오 레벨을 디스플레이할 수 있을 지라도 양자화 에러는 더 어두운 영역에서 상당히 눈에 띌 것임을 의미한다. 더 나아가, PDP 디스플레이에서 필요한 디감마(degamma) 동작은 어두운 비디오 영역에서 양자화 노이즈를 증가시켜서 결국 감지할 만큼의 분해능 부족을 야기할 것이다.
PDP에서의 양자화 노이즈의 인지도(perceptibility)를 감소시키기 위해 디더링(dithering) 방법을 사용하는 알려진 몇 개의 해결책이 있다.
본 출원인의 이전 유럽 특허 출원(제 00250099.9 호)으로부터, 그레이 스케일 렌디션(rendition)을 개선하기 위해 플라즈마 디스플레이 패널의 셀에 대해 3차원 정지 디더 패턴을 사용하는 방법이 알려져 있다. 세 개의 차원은 PDP 상의 다수의 프레임, 다수의 라인 및 다수의 열에 대응한다. 몇 개의 비디오 레벨에 대한 이러한 패턴을 통해, 화상의 품질을 감소시키는 몇 개의 검사된 패턴을 동질의 표면상에서 볼 수 있다.
EP-A-0 994 457로부터, 메모리에 디더 패턴의 세트를 저장하고, 디스플레이 패널 상에서 픽셀의 위치를 나타내는 위치 데이터와 시간 데이터(필드 데이터)에 따라서 정확한 디더 패턴을 선택하는 방법이 알려져 있다. 또 다른 실시예에서, 입력 데이터 워드가 어떠한 비디오 레벨을 나타내는지에 따라 서로 다른 디더 패턴이 사용된다. 서로 다른 비디오 레벨의 범위는 예컨대 0...15, 16...31, 32...47 및 48...63으로 한정된다.
US-A-6,069,609로부터, '디더 유형'으로 불리는 다수의 서로 다른 디더 패턴을 메모리에 저장하는 방법이 알려져 있다. 이들 디더 패턴은 8 비트 입력 데이터 워드중 상위 5 비트로 선택되며, 하위 3 비트는 디더 유형으로부터의 8개의 디더 값중 어떤 것이 디더링을 위해 선택될 필요가 있는지를 결정한다.
3차원 정지 디더 패턴을 사용할 때 감소된 화상 품질의 결점을 극복하기 위해, 본 발명은, 입력 비디오 레벨을 나타내는 데이터 워드중 다수의 최하위 비트에서의 서로 다른 값에 대해 서로 다른 디더 패턴을 사용하는 디더링 기술을 보고하고 있다. 디더 패턴 그 자체가 또한 3차원인 경우, 본 발명은, 제 4 차원이 입력 비디오 레벨 데이터 워드중 다수의 최하위 비트에서의 값인 준 4차원 디더 패턴을 사용한다. 발명은, 3차원 디더 패턴을 사용할 때 플라즈마 스크린 상에 발생하는 교란 패턴을 억압하는 것을 가능케 한다.
더 유리한 실시예는 종속 청구항으로부터 명백해진다.
입력 데이터 워드는, 이들 입력 데이터 워드가 후속적인 서브-필드 코딩 프로세스에서 필요한 최종 비트 분해능에 필요한 것보다 더 많은 비트를 갖는 형태로 변형될 필요가 있다. 비트 분해능은 디더링 프로세스를 위한 비트 분해능에 대응하여 증가될 필요가 있다.
이러한 변형은 디감마 계산 단계에서 유리하게 수행될 수 있으며, 여기서 입력 비디오 레벨은 비디오 소스에서의 감마 정정을 보상하도록 증폭된다.
용인할 만한 입력 비디오 레벨 세트가 제한되는 경우, 역동적인 허위 윤곽선(dynamic false contouring)에 덜 민감한 서브-필드 코드 워드가 할당된 비디오 레벨만 선택함으로써 서브-필드 코딩 프로세스를 최적화하기 위해, 변형은 또한 리스케일링(rescaling) 단계에서 수행될 수 있으며, 여기서 비디오 레벨의 감소된 세트에 대한 데이터 워드는 더 적은 비트를 갖는 데이터 워드로 변형된다.
본 발명에 따라 비디오 화상을 처리하기 위한 장치의 경우, 이것은, 입력 비디오 레벨을 나타내는 데이터 워드중 다수의 최하위 비트에서의 서로 다른 값에 대한 서로 다른 디더 패턴인 표와, 이 표에 저장된 디더 패턴중 하나를 주어진 비디오 레벨에 할당하는 선택기를 디더 유닛이 포함할 때, 유리하다. 이것은 본 발명의 간단한 구현이다.
입력 비디오 신호의 각 컬러 성분(R, G, B)에 대해, 디더 패턴의 전용 표가 디더 유닛에 제공되는 경우에 더 유리하다. 이것은, 디더링 프로세스에서 디더 수 의 검색을 위해 단일 클록 신호 예컨대 픽셀 클록을 사용하게 한다.
본 발명의 예시적인 실시예가 도면에 예시되어 있으며, 다음의 상세한 설명에 좀더 상세하게 설명되어 있다.
도 1에는, 플라즈마 디스플레이 패널에서의 광 생성의 일반적인 개념이 예시되어 있다. 앞서 언급된 바와 같이, 플라즈마 셀은 단지 스위치 온 또는 오프될 수 있다. 그러므로, 광 생성은 플라즈마 셀이 스위치 온되는 경우에 작은 펄스로 수행되고 있다. 서로 다른 컬러가 프레임 기간 당 작은 펄스의 개수를 변조함으로써 발 생된다. 이렇게 하기 위해, 프레임 기간은 소위 서브-필드(SF)로 세분된다. 각 서브-필드(SF)는, 얼마나 많은 광 펄스가 이 서브-필드(SF)에서 생성되는지를 결정하는 특정한 가중치를 할당하였다. 광 생성은 서브-필드 코드 워드에 의해 제어된다. 서브-필드 코드 워드는 서브-필드 활성화 및 활성화해제를 제어하는 2진수이다. 1로 설정된 각 비트는 대응하는 서브-필드(SF)를 활성화시킨다. 0으로 설정된 각 비트는 대응하는 서브-필드(SF)를 활성화해제시킨다. 활성화된 서브-필드(SF)에서, 할당된 개수의 광 펄스가 생성될 것이다. 활성화해제된 서브-필드에서, 어떠한 광 생성도 없을 것이다. 12개의 서브-필드(SF)를 갖는 전형적인 서브-필드 구성이 도 1에 도시되어 있다. 서브-필드 가중치는 도면의 상단에 나열되어 있다.
프레임 기간은 모든 서브-필드 기간을 모아놓은 것보다 약간 더 길게 예시되어 있다. 이것은, 비-표준 비디오 소스의 경우 비디오 라인이 지터링(jittering)되기 쉬우며, 모든 서브-필드(SF)가 이러한 지터링 비디오 라인에 꼭 맞도록 하기 위해, 모든 서브-필드(SF)에 대한 총 시간이 표준 비디오 라인보다 약간 더 짧기 때문이다.
명확히 하기 위해, 용어, 서브-필드의 정의가 여기에 주어져 있다: 서브-필드는 연속적으로 다음의 동작이 하나의 셀에 수행되고 있는 시간 기간이다:
1. 높은 전압으로 셀이 여기된 상태가 되거나 낮은 전압으로 중립 상태가 되는 기록/어드레싱(addressing) 기간이 있다.
2. 대응하는 짧은 광 펄스를 야기하는 짧은 전압 펄스를 통해 가스 방전이 이뤄지는 지속 기간이 있다. 물론, 이미 여기된 셀만이 광 펄스를 생성할 것이다. 중립 상태인 셀에서는 가스 방전이 있지 않을 것이다.
3. 셀의 충전이 제지되는 소거 기간이 있다.
몇 개의 특정한 플라즈마 구동 구조(NFC 코딩)에서, 어드레싱 또는 소거 기간은 각 서브-필드에 존재하지 않는다. 대신, 선택적 어드레싱/소거가 서브-필드 그룹 이전에 또는 이후에 수행된다.
이전에 언급된 바와 같이, 플라즈마는 그레이의 서로 다른 음영(shade)을 생성하기 위해 PWM(Pulse Width Modulation)을 사용한다. 휘도가 인가된 음극 전압에 대략 2차 함수적으로 비례하는(quadratic) CRT와는 대조적으로, PDP에서 휘도는 방전 펄스의 개수에 선형 비례한다. 그러므로, 대략 2차 함수적인 감마 기능이 PWM 이전에 입력 비디오 신호 성분(R, G, B)에 인가되어야 한다.
입력 비디오 데이터에 대한 이러한 감마 기능의 영향은 다음의 표 1에 나타나 있으며, 여기서 2차 함수적인 감마 기능이 적용된다(16-비트 분해능으로 계산된다). 2차 함수적인 디감마 기능을 입력 비디오 데이터에 적용한 후, 그 다음 열에서 이 디감마 기능의 영향이 서술되어 있다. 이 열에서의 숫자는 이전 열에서의 2차 함수적인 숫자를 256으로 나눈 후 절단함으로써(truncation) 달성되었다. 이렇게 함으로써, 출력 비디오 범위와 입력 비디오 범위가 동일함이 보장된다.
Figure 112002014174766-pat00001
Figure 112002014174766-pat00002
Figure 112002014174766-pat00003
8비트 출력 비디오 데이터라는 제목의 열에서의 값들로부터 알 수 있는 바와 같이, 더 작은 입력 값의 경우, 많은 입력 레벨이 동일한 출력 레벨에 매핑된다. 이것은 255로 나누고 절단하였기 때문이다. 다시 말해, 더 어두운 영역의 경우, 양자화 간격은 비-선형 양자화에 대응하는 더 높은 영역에 대해서보다 더 높다. 특히, 16보다 더 작은 값은 모두 0으로 매핑된다(이것은, 비디오 신호 처리에 수용될 수 없는 4비트 비디오 데이터 분해능에 대응한다).
디더링은, 절단함으로 인해 진폭 분해능 비트를 잃는 것을 회피하기 위한 알려진 기술이다. 이 기술은, 필요한 분해능이 절단 단계(truncation step) 이전에 이용 가능한 경우에만 효과가 있다. 그러나, 이점이 본 출원의 경우이며, 이는 디감마 동작 이후에 비디오 데이터가 16비트 분해능을 가지며, 대응하는 열에서는 어떠한 동일한 두 개의 값도 없기 때문이다. 디더링은 절단에 의해 잃어버린 비트만큼의 비트를 원리적으로는 회복할 수 있다. 그러나, 디더링 노이즈 빈도는 감소하며, 그러므로 디더 비트의 수로 인해 좀더 눈에 띄게 된다.
1 비트-디더링은 이용 가능한 출력 레벨 수에 2를 곱한 것에 대응하며, 2 비트-디더링은 이용 가능한 출력 레벨 수에 4를 곱한 것에 대응하며, 3 비트-디더링은 이용 가능한 출력 레벨 수에 8을 곱한 것에 대응한다.
위의 표를 보면, 특히 16보다 작은 입력 값까지는, 최소한 3 비트-디더링이 'CRT' 디스플레이 디바이스의 필요한 그레이 스케일 묘사(grey scale portrayal)보다 좀더 정확하게 256 비디오 레벨을 재생하기 위해 필요함이 드러난다.
위 표에서, 11 비트 디감마 데이터라는 제목의 열은 디감마 유닛으로부터의 출력 데이터를 포함한다. 이들 값은, 16 비트 디감마 데이터라는 제목의 열에서의 값을 32로 나눔으로써 또는 더 양호하게는 5 비트 절단을 통해 이들 값으로부터 유도된다. 어떻게 이들 값이 디더링 공정에서 사용되는지가 이후에 설명될 것이다.
다음으로, 셀-기반 디더링이 상세하게 설명될 것이다.
도 2에 예시된 셀-기반 디더링의 경우, 디더 수가, 보통 행해지는 바와 같은 모든 패널 픽셀이 아닌 모든 패널 셀에 추가된다. 패널 픽셀은 세 개의 셀로 구성된다: 각 픽셀에 대해 비디오 라인에 정렬된 적색, 녹색 및 청색 셀. 셀-기반 디더링은 디더링 노이즈를 더 미세하게 하며, 그에 따라 이것이 인간 시청자의 눈에 덜 띄게 하는 장점을 가지고 있다.
디더 패턴은 셀-방식으로 한정되기 때문에, 하나의 셀이 다른 컬러인 인접한 셀에 확산(diffuse)할 때 화상의 착색(colouring)을 회피하기 위해 에러-확산과 같은 기술을 사용하는 것은 가능하지 않다. 이것은 큰 단점은 아니며, 이는, 절단 에러(truncation error)의 확산과 비디오 신호에 속한 이동 패턴 사이에서 때때로 바람직하지 않은 낮은 빈도의 이동 간섭이 관찰되기 때문이다. 에러 확산은 정지 화상의 경우에 가장 효과가 있다.
에러 확산을 사용하는 대신에, 새로운 자유도가 디더 패턴에 추가된다. 3차원 디더 패턴으로부터 시작해서, 이제는 4차원 디더 패턴에 이르렀다. 4차원 디더 패턴을 설명하기 이전에, 번호(00250099.9)를 갖는 본 출원의 이전 유럽 특허 출원에 이미 개시된 3차원 디더 패턴의 개념을 먼저 이해하는 것이 유리하다. 또한 새로운 발명의 개시를 위해 이 문서가 명시적으로 참조된다.
도 3은 3차원 디더 패턴을 위한 하나의 예를 도시한다. 3-비트 디더링이 이 예에서 사용된다. 이것은 디더 수가 0부터 7까지의 값을 가짐을 의미한다. 정지 3차원 디더 패턴은 4*4*4 체적의 셀에 대해 한정된다(4개의 프레임으로부터 각각 반복적으로 선택되는 4개의 셀을 갖는 4-라인).
3 비트-디더링의 사용은 디감마 동작이 최종 분해능보다 3 비트 더 많게 수행되는 것을 필요로 한다. 최종 분해능은 8 비트 분해능이 될 것이다. 서브-필드 코딩 범위는 그러므로 0에서 255까지이다. 이때, 디감마 동작의 출력 범위는 0에서 2040까지이어야 한다. 3 비트 디더링이 갖는 최대 디더 수는 7임을 주의해야 한다. 만약 이 수가 2040에 추가된다면, 그 결과는 2047이며, 이것은 가능한 가장 높은 11 비트 2진수, %11111111111이다. 2040보다 약간 더 낮은 값, 예컨대 2032가 또한 사용될 수 있다. 이것은, 대응하는 값이 5개의 최하위 비트를 절단함으로써 16비트 디감마 데이터로부터 간단히 유도될 수 있다는 장점을 가진다.
몇 개의 다른 예가 위의 표로부터 유도된다: 만약 서브-필드 코딩 범위가 0에서 175까지라면, 디감마 동작의 출력 범위는 0에서 1400까지이어야 하며; 마지막으로 만약 코딩 범위가 0에서 127까지라면, 출력 범위는 0에서 1016까지이어야 한다. 모든 패널 셀에 대해서 그리고 모든 프레임에 대해서, 대응하는 디더 패턴 값이 디감마 기능의 출력에 추가되며, 그에 따라 최종 비트 수로 절단된다.
최종 비트 분해능이 반드시 8 비트 분해능일 필요는 없다. 출원번호(01250158.1)를 갖는 출원인의 또 다른 유럽 특허 출원에서, 역동적인 허위 윤곽선을 회피하기 위해서 단지 입력 비디오 레벨의 세트의 제거(decimation)로 인해 최종 비트 분해능이 6 비트인 예가 설명되어 있다. 이 경우에, 9 비트 데이터 워드가 디감마 및 리스케일링 유닛에 의해 제공될 필요가 있으며, 그에 따라서 16 비트 디감마 데이터 워드로부터 7 비트를 절단하는 것에 대응한다. 만약 비디오 범위가 0에서 36까지라면, 9 비트 분해능에서 디감마 동작의 출력 범위는 0에서 10까지이어야 한다.
도 3에 도시된 3 비트 디더 패턴은 정적이다. 이점은, 이 패턴이 전체 패널에 대해 반복적으로 사용됨을 의미한다. 도 3으로부터, 디더 패턴이 패널의 수평 방향에서 반복됨을 볼 수 있다. 그러나, 이 패턴은 또한 수직 방향과 그에 따라서 시간 방향에서 또한 반복한다.
제안된 패턴은, 시간에 걸쳐서 통합될 때 모든 패널 셀에 대해 동일한 값을 항상 제공함을 주의해야 한다. 만약 이것은 그러한 경우가 아니었다면, 일부 환경 하에서, 일부 셀은, 바람직하지 않은 고정된 가짜의(spurious) 정지 패턴에 대응하는 다른 셀에 비교해서 진폭 오프셋을 얻을 수 있다.
3차원 디더 패턴의 문제는, 주로 몇몇 비디오 레벨에 대해 동질의 표면을 갖는 정지 화상에서 몇몇 눈에 띌 만한 패턴이 발생할 수 있다는 점이다. 이러한 문제는, 예컨대 3비트 디더링으로 디스플레이될, 디감마 동작 이후의 1/8 비디오 레벨에 대해서 볼 수 있다. 이 경우, 이전의 디더링이 적용될 때, 도 4에 도시된 패턴이 PDP 상에 나타날 것이다. 4 프레임에 걸친 이러한 패턴의 시간적 통합은 각 컬러에 대해 2x2 면적을 갖는 검사된 패턴을 제공한다. 이것이 도 5에 예시되어 있다. 이것은, 도 5에서 '0'을 갖는 픽셀이 항상 '오프'이고 반면에 다른 픽셀은 네 프레임에서 하나씩 '온'임에 따라, 다음의 4 프레임 기간 동안에 또한 발생하는 정지 패턴이다. 이 패턴은 넓은 단색 영역에서 매우 눈에 띠며, 또한 주요한(dominant) 컬러 성분을 가지는 영역에 있다.
도 6에서, 디더 패턴의 시간적 통합이 비디오 레벨(0, 1/8, 1/4,...7/8)에 대해서 도시되어 있다. 디스플레이된 패턴은 하나의 컬러 성분, 즉 R에 대한 패턴이다. 교란 패턴은 이들 8개의 하위 비디오 레벨에 대해서뿐만 아니라 비디오 레벨(1, 11/8, 11/4, 13/8 등)에 대해서도 발생할 것이다. 인간의 눈은 상대적인 휘도/ 색차 차이에 좀더 민감하며, 대부분의 교란 패턴은 낮은 비디오 레벨 영역에 있다(어두운 장면).
이러한 노이즈성 정지 패턴은, 변경된 3차원 디더 패턴을 사용하여 두 배 더 작게 검사된 패턴으로 감소될 수 있지만, 이 경우, 이전의 패턴은 또 다른 비디오 레벨에 대해 나타날 것이다.
이러한 패턴을 억압하기 위한 또 다른 아이디어는 8 프레임에 기반한 디더링을 사용하는 것일 수 있지만, 이 경우, 디더링의 시간적인 빈도가 너무 낮을 것이며, 그에 따라 깜빡임(flickering) 문제가 나타날 것이다.
사실, 단 하나의 3차원 디더 패턴으로 모든 디더 값에 대한 모든 노이즈성 정지 패턴을 억압하는 것은 가능하지 않다. 그러므로, 본 발명의 아이디어는 좀더 많은 3차원 디더 패턴을 사용하는 것이다. 이것은, 다음에 설명될 4차원 디더 패턴의 개념과 동일하다.
도 7은 디감마 이후 서로 다른 비디오 레벨을 위한 8개의 서로 다른 디더 패턴(X, X1/8, X1/4, X3/8, X1/2, X5/8, X3/4, X7/8)의 예를 도시하며, 여기서 X는 임의의 수(0...255)를 나타낸다. 모든 값이 0인 레벨(X)에 대한 단지 평범한 디더 패턴은 도시되지 않았다. 도시된 패턴은 컬러 성분(R)에 대해 유효하다. 도 7에 도시된 디더 패턴은 또한 도 3의 형태로 기록될 수 있다. 구현에 대한 하드웨어 또는 소프트웨어 비용 측면에서, 도 7의 형태로 디더 패턴을 기억하는 것이 더 나으며, 이는 여기서 각 셀에 대해 단 하나의 단일 비트가 메모리에 저장될 필요가 있기 때문이다. 디더 패턴에서의 값의 평가는, 값 "1"이 주어지는 각 경우에 2진 값, %111이 입력 값에 추가되며, 값 "0"이 주어지는 각 경우에 어떠한 값도 추가되지 않거나 0의 값이 추가되는 방식으로 수행된다. 이 경우 7 미만의 값이 추가될 필요가 없으며, 이는, 이들 값에 대해 세 개의 최하위 비트의 절단 이후에 상위 비트에 대한 영향이 남아있지 않을 것이기 때문이다. 도 7의 예시에서, 절단의 영향이 이미 고려되어 있다.
4차원 디더 패턴이 3-비트 디더링의 경우에 8*4*4*4 체적(8: 레벨 범위, 4: 플라즈마 셀, 4: 라인, 4: 프레임)의 셀에 대해 한정되어 있다. 4 차원 디더 패턴의 다른 대안이 있을 수 있음을 주의해야 한다. 다른 체적이 한정될 수 있으며, 패턴은 또한 다르게 한정될 수 있다.
픽셀에 대한 정확한 값을 쉽게 찾는 것이 문제이며, 이는 각 프레임에서 그 순서가 R, G, B, R이기 때문이다. 이러한 문제는, 하나의 라인에 대해 네 개의 값이 판독되어질 때마다 순환(wrap around)을 단지 만듦으로써 해결될 수 있다. 그런 다음, 그 다음 값이 동일한 라인의 제 1 값에서 그 다음에 오며, 이런 방식으로 동작한다. 그러나, 컬러 성분에 대한 처리가 준 병렬로(quasi in parallel) 수행되기 때문에, 표에 대한 인덱스 카운터를 정확히 증가시키는 문제가 있다. 카운터는 픽셀의 각 컬러 성분에 대해 세 번 증가될 필요가 있으며, 각 컬러 성분에 대한 디더링 유닛은 디더 패턴을 저장하였던 동일한 메모리에 액세스해야 한다. 메모리는 매우 빨라야할 필요가 있으며, 이는, 준 병렬을 보장하기 위해 메모리에 대한 디더링 유닛의 액세스사이에 많은 지연이 있을 수 없기 때문이다.
대안적인 구현은, 프레임 당 그리고 비디오 레벨 당 각 컬러 성분에 대한 표를 별개로 기억하는 것이다. 간단한 모듈로-4 카운터를 갖는 이러한 경우, 정확한 값은 각 픽셀에 대해 쉽게 찾아질 것이다. 카운터는 병렬로 증가될 수 있으며, 이점은 클록 신호로 구현하기에 쉽다. 각 컬러 성분의 디더 패턴에 대해, 별개의 메모리가 사용될 수 있다. 이점은, 단일 메모리에 대한 복수의 액세스를 갖는 문제를 피하게 한다. 도 8은, 서로 다른 비디오 레벨 및 컬러 성분(R, G, B)에 대한 디더 패턴을 단지 제 1 프레임에 대해서만 도시한다. 나머지 프레임에 대한 디더 패턴은 도시되지 않지만, 이들은 도 7로부터 쉽게 유도될 수 있다. 디더 패턴의 대안 둘 모두는 동일한 것으로 간주될 수 있으며, 이는 이들이 스크린 상에 동일한 패턴을 생성하기 때문이다.
도 7 및 도 8의 디더 패턴은, 노이즈성 정지 패턴의 크기, 라인 깜빡임 및 또한 서로 다른 디더 패턴 사이의 비대칭으로 인해 야기되는 노이즈를 감소시키기 위해 선택되었다.
도 9는 도 6에서와 같은 이들 디더 패턴의 시간적 통합을 도시한다. 이 도면으로부터, 노이즈성 정지 패턴의 크기가 사실상 감소됨이 명백하다. 2*2 픽셀 블록을 갖는 검사된 패턴 대신, 1*1 픽셀 블록을 갖는 검사된 패턴이 생성된다. 물론, 1*1 픽셀 블록을 갖는 검사된 패턴은 2*2 픽셀 블록을 갖는 검사된 패턴보다 덜 눈에 띄며, 따라서 본 발명에 따른 디더 패턴을 통해서 화상 품질은 사실상 개선된다.
도 10에는, 본 발명의 회로 구현이 예시되어 있다. 입력 R, G, B 비디오 데이터가 디감마 유닛(10)에 보내진다. 디감마 유닛(10)은 11-비트 디감마 기능을 수행하며, 11 비트 비디오 데이터(RGB)를 출력에 전달한다. 디더 평가 유닛(12)은 디감마 유닛(10)으로부터 전달된 디감마 데이터에 기초하여 디더 수: 적색을 위한 DR, 녹색을 위한 DG 및 청색을 위한 DB를 계산한다. 이렇게 하기 위해, 디더 평가 유닛(12)은, 어떤 픽셀이 현재 처리되며, 어떤 라인 및 프레임 넘버가 유효한지를 결정하기 위해 동기 신호(H 및 V)를 필요로 한다. 이들 정보는, 디더 패턴이 저장된 룩업 표를 어드레스하기 위해 사용된다. R, G 및 B 성분은, 각 성분의 비디오 레벨 범위를 평가하기 위해 이 유닛에서 사용된다. 계산 유닛(11)에서, 결과적인 디더 수 및 디감마 출력 값이 더해지며, 결과적인 데이터 워드중 3개의 최하위 비트는 절단되어, 최종 출력 값(R, G 및 B)이 달성된다. 이들 값은 서브-필드 코딩 유닛(13)에 보내지며, 이 유닛(13)은 제어 유닛(16)의 제어 하에서 서브-필드 코딩을 수행한다. 서브-필드 코드 워드는 메모리 유닛(14)에 저장된다. 이 메모리 유닛으로부터/으로의 판독 및 기록은 또한 외부 제어 유닛(16)에 의해 제어된다. 플라즈마 디스플레이 패널 어드레싱에 대해, 서브-필드 코드 워드가 메모리 디바이스로부터 판독되며, 라인 방향 PDP 어드레싱에 사용될 수 있는 단일의 매우 긴 코드 워드를 생성하기 위해 하나의 라인에 대한 모든 코드 워드가 모아진다. 이것은 직-병렬 변환 유닛(15)에서 수행된다. 제어 유닛(16)은 PDP 제어를 위한 모든 주사 및 지속 펄스를 생성한다. 이것은 기준 타이밍을 위한 수평 및 수직 동기 신호를 수신한다.
도 11에는, 계산 유닛(11)의 구성요소가 도시되어 있다. 참조번호(110)는, 디더 값(DR, DG, DB)을 11 비트 디감마 데이터(R, G, B)에 더하는 가산기를 표시한다. 참조번호(111)는, 결과적인 11 비트 데이터 워드중 세 개의 최하위 비트가 절단되는 절단 단을 표시한다. 결국, 결과적인 8 비트 데이터 워드가 출력되며, 이들은 서브-필드 코딩 유닛(13)에서 서브-필드 코딩하기 위해 사용될 것이다.
도 12는 디더 평가 유닛(12)의 구조를 좀더 상세하게 도시한다. 디더 패턴을 갖는 표는 참조번호(120)로 표시된다. 완벽한 4차원 디더 패턴을 저장할 수 있기 위해, 메모리 범위는, 입력 값의 세 개의 최하위 비트에서의 값에 대응하는 서로 다른 8개의 가능한 입력 값중 하나에 대한 디더 패턴을 각각 갖는 8개의 섹터로 세분된다. 메모리 어드레싱을 위해, 다음의 성분이 제공된다. 먼저, 입력 값이 선택기(121)에 공급된다. 세 개의 최하위 비트는 어떤 값이 포인터(122)에 필요한지를 결정한다. 이 포인터는 메모리 섹터의 시작 부분을 지시한다. 더나아가, 세 개의 모듈로-4 카운터(123 내지 125) 세트가 제공된다. 하나는 프레임 카운터(123)이며, 하나는 라인 카운터(124)이며, 하나는 픽셀 카운터(125)이다. 프레임 카운터(123)는 4개의 연속적인 프레임을 위한 4*4 표중 어떤 것이 선택될 필요가 있는지를 결정한다. 라인 카운터(124)는 4*4 표 내에서 라인을 결정하며, 픽셀 카운터(125)는 선택된 라인 내에서 위치를 결정한다. 세 개의 모듈로-4 카운터 모두는, PDP 신호 처리에서 픽셀 클록에 대응하는 동일한 클록 신호(Φ)에 의해 클록된다. 메모리 어드레싱을 위한 정확한 어드레스는, 프레임 카운터의 값에 16을 곱하고, 라인 카운터의 값에 4를 곱하고, 그 결과 값과 위치 카운터의 값을 더한 값을 포인터(122)의 포인터 값에 더함으로써 결정된다. 결과적인 어드레스에서의 값은 판독되며, 이것은 어떤 디더 값(DR)이 디더링 평가 유닛(12)에 의해 출력되는지를 결정한다. 이를 위해, 제 2 선택기(126)가 제공된다. 만약 판독 값이 "1"이라면, 디더 값 7이 출력되고, 만약 판독 값이 "0"이라면, 값 0이 출력된다. 컬러 성분(R)에 대해서만 도시되었지만 도 12에 표시된 구성요소는 다른 컬러 성분(G 및 B)에 대해서도 필요하다.
본 발명은 특히 PDP에 사용될 수 있다. 플라즈마 디스플레이는 가전 제품 예컨대 TV 세트용으로 그리고 또한 컴퓨터용 모니터로 현재 사용되고 있다. 그러나, 본 발명의 사용은, 광 방출/생성이 또한 서브-필드에서의 작은 펄스로 제어되는, 즉 PWM 원리가 밝기를 제어하기 위해 사용되는 매트릭스 디스플레이에 또한 적절하다.
개시된 실시예는 예이며, 디더 패턴의 크기 및 유형뿐만 아니라 디더 비트의 수가 본 발명의 다른 실시예에서 변경될 수 있음을 주의해야 한다.
상술한 바와 같이, 발명은, 3차원 디더 패턴을 사용할 때 플라즈마 스크린 상에 발생하는 교란 패턴을 억압하는 것을 가능케 한다.

Claims (12)

  1. 디스플레이 디바이스 상에 디스플레이하기 위해 비디오 화상 데이터를 처리하기 위한 방법이되, 상기 디스플레이 디바이스는 픽셀의 컬러 성분에 대응하는 다수의 셀을 각 픽셀에 대해 가지는, 비디오 화상 데이터 처리 방법으로서, 상기 비디오 화상에서 그레이 스케일의 묘사를 세밀하게 하기 위한(to refine the grey scale portrayal) 디더링(dithering) 방법이 비디오 데이터에 적용되며, 디더 패턴(dither pattern)으로부터 유도된 디더 수가 입력 비디오 레벨을 나타내는 데이터 워드에 추가되고, 셀-기반 디더링이 사용되고 상이한 입력 비디오 레벨에 대해 상이한 디더 패턴이 사용되는, 비디오 화상 데이터 처리 방법에 있어서,
    상기 입력 비디오 레벨을 나타내는 상기 데이터 워드중 다수의 최하위 비트들에서의 값은 상기 디더 패턴 중 어느 것이 디더링 프로세스에 사용될 것인지를 결정하는 것을 특징으로 하되, 상기 다수의 최하위 비트들은 최하위 비트에 근접하는 그리고 최하위 비트를 포함하는 다수의 비트들인, 비디오 화상 데이터 처리 방법.
  2. 제 1항에 있어서, 상기 디더 패턴은 3차원 디더 패턴이며, 여기서 제 1차원은 다수의 비디오 프레임에 대응하며, 제 2차원은 다수의 비디오 라인에 대응하고, 제 3차원은 비디오 라인에서의 다수의 셀 또는 픽셀에 대응하는, 비디오 화상 데이터 처리 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 입력 비디오 레벨에 대한 상기 데이터 워드는, 상기 디더링 프로세스에 입력되기 이전에 상기 디더링 방법에 사용되어야 하는 디더 비트만큼, 최종 비트 분해능에 필요한 것보다 훨씬 더 많은 비트를 갖는 데이터 워드로 변형되는, 비디오 화상 데이터 처리 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 디더링 방법은, 상기 디더 비트가 상기 변형된 데이터 워드에 추가되어진 이후 추가 비트를 절단(truncation)하는 단계를 포함하는, 비디오 화상 데이터 처리 방법.
  5. 제 3항에 있어서, 상기 데이터 워드의 변형은 디감마(degamma) 계산 단계에서 수행되며, 상기 디감마 계산 단계에서, 비디오 소스에서의 감마 정정을 보상하기 위해 상기 입력 비디오 레벨은 증폭되는, 비디오 화상 데이터 처리 방법.
  6. 제 3항에 있어서, 상기 데이터 워드의 변형은 리스케일링(rescaling) 단계에서 수행되며, 상기 리스케일링 단계에서, 상기 입력 비디오 레벨은, 상기 디더링 방법에 사용되어야 하는 디더 비트만큼, 상기 최종 비트 분해능에 필요한 것보다 더 많은 비트를 갖는 데이터 워드로 선형 변환되는, 비디오 화상 데이터 처리 방법.
  7. 제 6항에 있어서, 상기 리스케일링 단계는 상기 최종 비트 분해능이 낮아지도록 입력 비디오 레벨 세트의 제거(decimation)에 기초하는, 비디오 화상 데이터 처리 방법.
  8. 제 1항 또는 제 2항에 있어서, 플라즈마 디스플레이 디바이스에서의 비디오 신호 처리에 사용하기 위한, 비디오 화상 데이터 처리 방법.
  9. 디스플레이 디바이스(17) 상에 디스플레이 하기 위해 비디오 화상을 처리하기 위한 장치이되, 상기 디스플레이 디바이스는 비디오 화상의 픽셀의 컬러 성분에 대응하는 복수의 셀을 가지는 비디오 화상 처리 장치로서, 상기 장치는 디더 수(DR, DG, DB)를 계산하는 디더 유닛(11, 12)을 포함하는데, 디더 수가 가산기(110)에서 컬러 성분 비디오 화상 데이터에 더해지며, 그 이후 결과적인 데이터 워드중 다수의 최하위 비트들은 절단 단(truncation stage)에서 절단되고, 상기 디더 유닛(11, 12)은 서로 다른 디더 패턴(120) 표를 포함하는, 비디오 화상 처리 장치로서,
    상기 입력 비디오 레벨을 나타내는 상기 데이터 워드의 상기 최하위 비트들에서의 값에 따라서 상기 표에 저장된 상기 디더 패턴(120)중 하나를 주어진 비디오 레벨에 할당하는 선택기(121)를 포함하는 것을 특징으로 하되, 상기 다수의 최하위 비트들은 최하위 비트에 근접하는 그리고 최하위 비트를 포함하는 다수의 비트들인, 비디오 화상 처리 장치.
  10. 제 9항에 있어서, 상기 표에서의 상기 디더 패턴은 3차원 디더 패턴이며, 여기서 제 1차원은 다수의 비디오 프레임에 대응하며, 제 2차원은 다수의 비디오 라인에 대응하고, 제 3차원은 비디오 라인에서의 다수의 셀 또는 비디오 라인에서의 다수의 픽셀에 대응하며, 상기 표는 프레임 카운터(123)에 의해, 라인 카운터(124)에 의해, 셀/픽셀 카운터(125)에 의해, 그리고 상기 선택기(121)가 설정하는 포인터(122)에 의해 어드레스되는, 비디오 화상 처리 장치.
  11. 제 9항 또는 제 10항에 있어서, 상기 표에서 상기 디더 패턴(120)에 대한 상기 값은 1 비트 수이며, 상기 장치는 추가의 선택기(126)를 포함하는데, 상기 추가의 선택기는, 만약 값 "1"이 상기 표로부터 판독되었다면 상기 디더 수에 대해 상기 명시된 비트 분해능에 따라서 최대 가능한 디더 수를 출력하고, 만약 값 "0"이 상기 표로부터 판독되었다면 상기 최대 가능한 디더 수보다 더 작은 값을 출력하는, 비디오 화상 처리 장치.
  12. 제 9항 또는 제 10항에 있어서, 각 컬러 성분(R, G, B)에 있어서, 디더 패턴의 특정한 표가 상기 디더 유닛(11, 12)에 제공되는, 비디오 화상 처리 장치.
KR1020020025507A 2001-06-01 2002-05-09 디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치 KR100898851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01250199.5 2001-06-01
EP01250199A EP1262942A1 (en) 2001-06-01 2001-06-01 Method and apparatus for processing video data for a display device

Publications (2)

Publication Number Publication Date
KR20020092181A KR20020092181A (ko) 2002-12-11
KR100898851B1 true KR100898851B1 (ko) 2009-05-21

Family

ID=8181590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020025507A KR100898851B1 (ko) 2001-06-01 2002-05-09 디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US6756995B2 (ko)
EP (1) EP1262942A1 (ko)
JP (1) JP2003114637A (ko)
KR (1) KR100898851B1 (ko)
CN (1) CN100367329C (ko)
TW (1) TW580686B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8761541B2 (en) 2010-05-11 2014-06-24 Thomson Nlicensing Comfort noise and film grain processing for 3 dimensional video

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1136974A1 (en) * 2000-03-22 2001-09-26 Deutsche Thomson-Brandt Gmbh Method for processing video data for a display device
US7268790B1 (en) * 2002-08-29 2007-09-11 National Semiconductor Corporation Display system with framestore and stochastic dithering
EP1439517A1 (en) * 2003-01-10 2004-07-21 Deutsche Thomson-Brandt Gmbh Method and device for processing video data for display on a display device
US8243093B2 (en) * 2003-08-22 2012-08-14 Sharp Laboratories Of America, Inc. Systems and methods for dither structure creation and application for reducing the visibility of contouring artifacts in still and video images
US7352373B2 (en) * 2003-09-30 2008-04-01 Sharp Laboratories Of America, Inc. Systems and methods for multi-dimensional dither structure creation and application
EP1522963A1 (en) 2003-10-07 2005-04-13 Deutsche Thomson-Brandt Gmbh Method for processing video pictures for false contours and dithering noise compensation
EP1522964B1 (en) * 2003-10-07 2007-01-10 Thomson Licensing Method for processing video pictures for false contours and dithering noise compensation
KR20050055459A (ko) * 2003-12-08 2005-06-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100552908B1 (ko) * 2003-12-16 2006-02-22 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치
EP1545010A1 (en) * 2003-12-18 2005-06-22 Deutsche Thomson-Brandt GmbH Method and device for transcoding N-bit words into M-bit words with M smaller N
EP1553549A1 (en) * 2004-01-07 2005-07-13 Deutsche Thomson-Brandt GmbH Method and device for applying special coding on pixel located at the border area of a plasma display
US7327373B2 (en) * 2004-03-09 2008-02-05 Novatek Microelectronics Corp. 3D dither algorithm
MXPA05007706A (es) * 2004-07-23 2006-01-26 Thomson Licensing Sa Metodo y dispositivo para procesamiento de datos de video al combinar difusion de error y otras oscilaciones.
EP1630772A1 (en) * 2004-08-25 2006-03-01 Deutsche Thomson-Brandt Gmbh Method and device for dithering
KR100612388B1 (ko) * 2004-08-30 2006-08-16 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
JP4179255B2 (ja) * 2004-09-17 2008-11-12 日本電気株式会社 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法
US7471300B2 (en) * 2005-01-18 2008-12-30 Intel Corporation Progressive data delivery to spatial light modulators
KR100710258B1 (ko) * 2005-06-01 2007-04-20 엘지전자 주식회사 디스플레이 장치의 계조 조절 장치 및 방법
US7098801B1 (en) 2005-06-28 2006-08-29 Seagate Technology Llc Using bitmasks to provide visual indication of operational activity
EP1801769A1 (en) * 2005-12-20 2007-06-27 Deutsche Thomson-Brandt Gmbh Method and device for processing video pictures
CN100435087C (zh) * 2006-10-25 2008-11-19 威盛电子股份有限公司 影像数据抖动方法和装置
CN101188092B (zh) * 2006-11-15 2010-08-11 中华映管股份有限公司 液晶显示器及其颤动混色的方法
JP5342125B2 (ja) * 2007-10-11 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 映像信号をディザリング処理する映像信号処理装置
CN101409849B (zh) * 2007-10-12 2011-11-23 晨星半导体股份有限公司 产生递色屏蔽的方法
KR101676878B1 (ko) * 2010-06-07 2016-11-17 삼성디스플레이 주식회사 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치
CN102572498B (zh) * 2012-02-10 2014-06-04 福建华映显示科技有限公司 图像处理方法及其装置
KR20150019686A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 룩업 테이블에 기반한 부분적 의사 윤관 검출 방법 및 그 장치, 그리고 이를 이용한 영상 데이터 보정 방법
KR20150092791A (ko) 2014-02-05 2015-08-17 삼성디스플레이 주식회사 액정 표시 장치
US10791266B1 (en) 2019-06-23 2020-09-29 Novatek Microelectronics Corp. Image processing circuit and method
CN111128065B (zh) * 2020-02-07 2022-12-23 Tcl华星光电技术有限公司 显示面板的抖动方法、显示装置及存储介质
CN113327560B (zh) * 2020-02-28 2022-11-18 咸阳彩虹光电科技有限公司 一种改善大视角色偏的方法、装置及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098663A (ja) * 1996-09-20 1998-04-14 Pioneer Electron Corp 自発光表示器の駆動装置
JP2000032263A (ja) * 1998-07-08 2000-01-28 Toshiba Tec Corp 印刷装置
JP2000165780A (ja) * 1998-11-26 2000-06-16 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
JP2000188702A (ja) * 1998-10-12 2000-07-04 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路
JP2001154630A (ja) * 1999-11-24 2001-06-08 Pioneer Electronic Corp ディスプレイ装置のディザ処理回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485558A (en) * 1990-05-22 1996-01-16 Microsoft Corporation Method and system for displaying color on a computer output device using dithering techniques
US6002493A (en) * 1993-12-13 1999-12-14 Case; Robert M. Method for reproducing an image
JP3354741B2 (ja) * 1995-04-17 2002-12-09 富士通株式会社 中間調表示方法及び中間調表示装置
US5771033A (en) * 1996-05-24 1998-06-23 Microsoft Corporation Method and system for dissolving an image displayed on a computer screen
JPH10240202A (ja) * 1996-12-24 1998-09-11 Sanyo Electric Co Ltd Ｌｃｄ表示装置
US6335989B1 (en) * 1998-07-31 2002-01-01 Hewlett-Packard Company Halftone printing using donut filters
EP0994457B1 (en) * 1998-10-12 2007-09-05 Victor Company Of Japan, Limited Apparatus and method of gray scale video signal processing for matrix display apparatus
JP3583669B2 (ja) * 1999-10-13 2004-11-04 シャープ株式会社 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098663A (ja) * 1996-09-20 1998-04-14 Pioneer Electron Corp 自発光表示器の駆動装置
JP2000032263A (ja) * 1998-07-08 2000-01-28 Toshiba Tec Corp 印刷装置
JP2000188702A (ja) * 1998-10-12 2000-07-04 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路
JP2000165780A (ja) * 1998-11-26 2000-06-16 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
JP2001154630A (ja) * 1999-11-24 2001-06-08 Pioneer Electronic Corp ディスプレイ装置のディザ処理回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8761541B2 (en) 2010-05-11 2014-06-24 Thomson Nlicensing Comfort noise and film grain processing for 3 dimensional video

Also Published As

Publication number Publication date
KR20020092181A (ko) 2002-12-11
EP1262942A1 (en) 2002-12-04
JP2003114637A (ja) 2003-04-18
TW580686B (en) 2004-03-21
US20020190931A1 (en) 2002-12-19
CN100367329C (zh) 2008-02-06
CN1389840A (zh) 2003-01-08
US6756995B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
KR100898851B1 (ko) 디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치
EP0896317B1 (en) Color image display apparatus and method
US7184053B2 (en) Method for processing video data for a display device
KR100488839B1 (ko) 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법
EP1162594B1 (en) PDP display drive pulse controller
KR100882768B1 (ko) 서브필드처리로 동작하는 디스플레이장치와 그러한디스플레이장치에 영상을 표시하는 방법
US20070030285A1 (en) Method and device for processing video data for display on a display device
JPH08286634A (ja) 中間調表示方法
US20020191008A1 (en) Color image display apparatus and method
EP1262947B1 (en) Method and apparatus for processing video picture data for a display device
JP4659347B2 (ja) 要求されるよりも少ない映像レベルを表示してディザリングノイズを改善させるプラズマディスプレイパネル（ｐｄｐ）
KR20050033810A (ko) 허위 윤곽선 및 디더링 잡음 보상을 위한 비디오 화상처리 방법
JPH09258688A (ja) ディスプレイ装置
KR20080058191A (ko) 비디오 화상을 처리하기 위한 방법 및 장치
EP1581922A1 (en) Method and device for processing video data for display on a display device
KR100416143B1 (ko) 플라즈마 디스플레이 패널의 계조 표시 방법 및 그 장치
JPH09330057A (ja) ガス放電表示パネルの階調表示方法及びガス放電表示装置
EP1387343B1 (en) Method and device for processing video data for display on a display device
JP3330110B6 (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 11