JP2006251614A - 階調表示装置,像読み取り装置および画像形成装置 - Google Patents

階調表示装置,像読み取り装置および画像形成装置 Download PDF

Info

Publication number
JP2006251614A
JP2006251614A JP2005070599A JP2005070599A JP2006251614A JP 2006251614 A JP2006251614 A JP 2006251614A JP 2005070599 A JP2005070599 A JP 2005070599A JP 2005070599 A JP2005070599 A JP 2005070599A JP 2006251614 A JP2006251614 A JP 2006251614A
Authority
JP
Japan
Prior art keywords
gradation
data
light emission
display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005070599A
Other languages
English (en)
Other versions
JP5088844B2 (ja
Inventor
Masayuki Yabuuchi
内 雅 征 薮
Eiji Enami
並 英 司 榎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005070599A priority Critical patent/JP5088844B2/ja
Publication of JP2006251614A publication Critical patent/JP2006251614A/ja
Application granted granted Critical
Publication of JP5088844B2 publication Critical patent/JP5088844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 所要メモリ容量を格別に増やすことなく多種パターングループを順次に切換え使用可能にする。
【解決手段】 2次元表示手段11;画素ブロック(4×4画素)の表示階調を表現する複数の発光パターンデータでなる基本パターングループGPTNAを格納する階調メモリPrg;階調メモリから、階調データBに対応する発光パターンデータDbpを読み出す手段48,60;フレーム同期信号をカウントしカウント値Ybに対応して発光パターン変更指示信号Ybを変更する手段48,49;階調メモリから読み出された発光パターンデータDbpを、変形指示信号Ybが指定する発光パターンデータに置換するパターン変更手段55/55a/55b,56;および、該パターン変更手段が置換した発光パターンデータDbsのオン/オフ信号を2次元表示手段に出力する手段;を備える。
【選択図】 図5

Description

本発明は、2次元表示面に画像を階調表示する装置ならびにそれを用いる機器に関し、例えば、CRTディスプレイ,液晶ディスプレイ,プラズマディスプレイ,ELディスプレイ,デジタルカメラの画像ディスプレイ,携帯電話の画像ディスプレイ,原稿スキャナ又はフィルムスキャナのディスプレイ,複写機又はファクシミリディスプレイに用いることができる。
特許第2784005号明細書 特開2001−215938号公報 特開平8−234164号公報。
2値レベルで行列状に配置された表示画素をオン/オフまたは点灯・非点灯動作を行う画像表示装置において、擬似的に階調表示を行う方法として、面積階調法とフレームレートコントロール(FRC)法がある。
面積階調法では、表示画素がマトリックス状に配列された画面の単位面積(画素ブロック)に含まれる画素個々について、オン/オフを階調データに基づき制御し、その空間(ブロック面積)での平均の明暗をオン画素数で決定する。すなわちオン画素数で階調を表現する。面積階調法の問題点は表示解像度が、ブロック単位に低下することである。
FRC法では、次々に表示される画像フレーム毎に対象画素または対象領域に含まれる画素について、オン/オフのオンデューティ(オン時間又はオン回数/所定時間又は所定回数)を階調データに基づき制御して、所定時間内(フレーム数)の平均の明暗を定める。すなわち階調を表現する。FRC法の問題点としては中間調(階調)表示される画素で特に広い面積を同一階調で表示する場合、フリッカと呼ばれるちらつきが発生し、表示品位を劣化させる。
これらの問題に対して、特許文献1に記載の階調表示方式では、表示装置の1画面(フレーム)を複数の区分に分割し、各区分はN個の画素を有し、画素数Nは階調表示可能な段階数と同数として面積階調法の制御を行う。さらに、複数のフレームにわたって各階調に対応して用意された位相の異なる複数の点灯パターンを順次与えてFRC法の制御を行うことによりフレーム毎に各区分における点灯パターンを異ならせ、表示解像度の低下を抑え、フリッカの解消を図っている。
また、特許文献2に記載の画像表示装置では、さらに、簡単な構成にて画質の劣化を伴うことなくフリッカおよびムービング現象の抑制を図って、1階調につき4種の面積階調表現パターン(基本パターン)グループGRAPA1〜GRAPA4と、各階調パターンを90°右回転したパターングループ,180°右回転したパターングループおよび270°右回転したパターングループを用いる。すなわち各基本パターングループに対して更に3種の回転パターングループを加えて、合計16種のパターングループを用いて、16フレームで16種のパターングループを順次に切換え使用する使用パターングループの切換えを行う(0018〜0021)。
そして、特許文献3の階調表示方式では、フレーム毎に階調の異なる複数のパターンを使用し、特定のドットパターンが高い確率で現れるように制御し、目標階調を表現している。
しかしながら、上記従来技術では、表示階調数を増加した場合、分割した制御面積(画素ブロック)が拡大(ブロック内画素数の増加)しグループ内パターン数(ブロック数)が増大し、パターングループの順次切換えが一巡するフレーム数が増加する。面積階調法の使用パターングループをフレームの切換えに合わせて切換える制御では、順次に切換え使用する使用パターングループを増やすと、パターングループを保持するメモリの所要容量が増大する。また、表示階調数が増加すると、ムービング現象が悪化するといった問題が発生するし、表示品位の劣化といった問題も発生する。
本発明はこのような点に鑑みてなされたもので、パターングループを保持する所要メモリ容量を格別に増やすことなく多種パターングループを順次に切換え使用可能にすることを第1の目的とし、基本パターングループ内パターン数やパターングループの順次切換えが一巡するフレーム数を格別に増やすことなく表示階調数を増やすことを第2の目的とする。
(1)水平(x)および垂直(y)方向に広がりがある表示面をもち、該表示面にオン/オフ信号の区分の画素単位で表示/非表示を行う2次元表示手段(11);
水平および垂直方向に複数画素でなる画素ブロック(4×4画素マトリクス)の、各画素の発光/非発光を指示するオン/オフ信号の分布と該画素ブロックの表示階調を表現する、それぞれが異なった階調を表現する複数の発光パターンデータ(GPTNA01, GPTNA02, GPTNA03,・・・)でなる基本パターングループ(GPTNA)を格納する階調メモリ(Prg);
該階調メモリから、階調データ(B)に対応する発光パターンデータ(Dbp)を読み出す手段(48,60);
フレーム同期信号をカウントしカウント値(Yb)に対応して発光パターン変更指示信号(Yb)を変更する手段(48,49);
前記階調メモリ(Prg)から読み出された発光パターンデータ(Dbp)を、前記変形指示信号(Yb)が指定する発光パターンデータに置換するパターン変更手段(55/55a/55b,56);および、
該パターン変更手段(55/55a/55b,56)が置換した発光パターンデータ(Dbs)のオン/オフ信号を前記2次元表示手段(11)に出力する手段(44,45,58,57,70);
を備える階調表示装置(図5,図14,図16,図20)。
なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応又は相当要素もしくは相当事項の符号を、例示として参考までに付記した。以下も同様である。
これによれば、階調メモリ(Prg)の所要メモリ容量を格別に増やすことなく、多種のパターングループを順次に切換え使用できる。
(2)前記基本パターングループは、オンオフ信号の分布パターンが異なる複数であり;
階調表示装置は更に、フレーム同期信号をカウントしカウント値(Xb)に対応してグループ指示信号(Xb)を変更する手段(48);を備え、
前記発光パターンデータ(Dbp)を読み出す手段(48,60)は、前記階調メモリから、前記グループ指示信号(Xb)が指定する基本パターングループの、階調データ(B)に対応する発光パターンデータ(Dbp)を読み出す;上記(1)に記載の階調表示装置。
(3)前記発光パターン変更指示信号(Yb)を変更する手段(48,49)とグループ指示信号(Xb)を変更する手段(48)の一方は、フレーム同期信号をカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第1循環カウンタであり、他方は、第1循環カウンタの設定値までのカウントアップをカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第2循環カウンタである;上記(2)に記載の階調表示装置。
(4)前記パターン変更手段(55/55a/55b,56)は、発光パターン変更指示信号(Yb)に対応する角度(0/90/180/270°)分回転したオン/オフ信号分布の発光パターンデータ(Dbs)に変換する回転手段(55,56)である;上記(1)乃至(3)のいずれか1つに記載の階調表示装置。
(5)前記パターン変更手段(55/55a/55b,56)は、発光パターン変更指示信号(Yb)に対応する画素数(0/1/2/3)分、水平(x)方向にオン/オフ信号をシフトした発光パターンデータ(Dbs)に変換する水平シフト手段(55a,56)である;上記(1)乃至(3)のいずれか1つに記載の階調表示装置。
(6)前記パターン変更手段(55/55a/55b,56)は、発光パターン変更指示信号(Yb)に対応する画素数(0/1/2/3)分、垂直(y)方向にオン/オフ信号をシフトした発光パターンデータ(Dbs)に変換する垂直シフト手段(55b,56)である;上記(1)乃至(3)のいずれか1つに記載の階調表示装置。
(7)階調データに対応する発光パターンデータ(Dbp)を読み出す手段(48,60)を、R,GおよびB階調データの各表示用に1組、合計で3組備え;更に、少なくとも2組に、他の組とは基本パターングループ又は回転角を異にするための移相値を加える手段(64,65)を備える;上記(1)乃至(6)の何れか1つに記載のカラーの階調表示装置(図14)。
(8)光像を、それを表す画像データに変換する撮像装置(100);および、
該撮像装置が発生する画像データを前記2次元表示手段(11)に表示する、上記(1)乃至(7)のいずれか1つに記載の階調表示装置(10);を備える光像読み取り装置(図1)。
(9)原稿の画像を読み取って該画像を表わす画像データを発生する原稿スキャナ(100,120);および、
該原稿スキャナが発生する画像データを前記2次元表示手段(11)に表示する、上記(1)乃至(7)のいずれか1つに記載の階調表示装置;
を備える原稿読み取り装置(図1)。
(10)上記(9)に記載の原稿読み取り装置;
画像データが表す画像を用紙上に形成するプリンタ(200);および、
前記原稿読み取り装置が発生する画像データを前記プリンタの作像特性に適合する画像データに変換する画像データ処理手段(302);を備える画像形成装置(図1)。
(11)前記階調表示装置(10)は、前記画像形成装置にユーザ指示を与える操作端末(10)にある;上記(10)に記載の画像形成装置。
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
図1に、本発明の第1実施例の階調表示装置(図2,図4,図5)を装備した操作ボード10を備えるフルカラーデジタル複合機能複写機MF1の外観を示す。このフルカラー複写機MF1は、大略で、自動原稿送り装置(ADF)120と、操作ボード10と、カラースキャナ100と、カラープリンタ200の各ユニットで構成されている。なお、操作ボード10と、ADF120付きのカラースキャナ100は、プリンタ200から分離可能なユニットであり、カラースキャナ100は、動力機器ドライバやセンサ入力およびコントローラを有する制御ボードを有して、エンジンコントローラと直接または間接に通信を行いタイミング制御されて原稿画像の読取りを行う。
スキャナ100およびプリンタ200ならびに画像入出力装置を含むエンジンを接続したコントローラボードには、パソコンPCが接続したLAN(Local Area Network)が接続されており、複写機MF1の内部にあるファクシミリコントロールユニット(FCU)には、電話回線PN(ファクシミリ通信回線)に接続された交換器PBXが接続されている。この実施例では、フラットベッド方式の原稿読み取りおよびシートスルー読取りを行うことができる。
図2に示す様に、本発明の第1実施例の階調表示装置を装備した操作ボード10には、液晶タッチパネル11のほかに、テンキー15,クリア/ストップキー16,スタートキー17,初期設定キー18,モード切換えキー19,テスト印刷キー20,電源キー21がある。また、図示は省略したが、2次元表示手段である液晶タッチパネル11の左側には、URL,メール文,ファイル名,フォルダ名等の入力,設定用ならびに短縮登録用の、平仮名を付記したアルファベットキーボードがある。
電源キー21は、省エネモード(休止モード又は低電力モード)から画像印刷が可能なスタンバイモードに、またその逆への切換えを指示するための操作キーである。省エネモードが設定されている時に電源キー21が一回押されると、省エネモードからスタンバイモードに切換る。スタンバイモードであるときに電源キー21が一回押されると、スタンバイモードから休止モードに切換る。テスト印刷キー20は、設定されている印刷部数に関わらず1部だけを印刷し、印刷結果を確認するためのキーである。
初期設定キー18を押す事で、機械の初期状態を任意にカスタマイズする事が可能である。省エネモードへの移行時間を設定したり、機械が収納している用紙サイズを設定したり、コピー機能のリセットキーを押したときに設定される状態を任意に設定可能である。初期設定キ−18が操作されると、各種初期値を設定するための「初期値設定」機能ならびに「ID設定」機能,「著作権登録/設定」機能および「使用実績の出力」機能等を指定するための選択ボタンが表示される。
液晶タッチパネル11には、各種機能キーならびにエンジン300およびコントローラボード400の動作状態を示すメッセージなどが表示される。液晶タッチパネル11には、「コピー」機能,「スキャナ」機能,「プリント」機能,「ファクシミリ」機能,「蓄積」機能,「編集」機能,「登録」機能およびその他の機能の選択用および実行中を表わす機能選択キー14が表示される。機能選択キー14で指定された機能に定まった入出力画面が表示され、例えば「複写」機能が指定されているときには、図2に示すように、機能キーならびに部数及び画像形成装置の状態を示すメッセージ12,13が表示される。機能キー12の中には、印刷色指定キー「黒(BK)」,「フルカラー」,「自動色選択」,「青(C)」,「赤(M)」および「黄(Y)」指定キーがある。オペレータが液晶タッチパネル11に表示されたキーにタッチすると、操作ボード10はオペレータ入力として読み込み、選択された機能を示すキーを、指定中を表す灰色に反転表示する。また、機能の詳細を指定しなければならない場合(例えばページ印字の種類等)はキーにタッチする事で詳細機能の設定画面がポップアップ表示される。このように、液晶タッチパネル11は、ドット表示器を使用している為、その時の最適な表示をグラフィカルに行う事が可能である。
図3の(a)には、ユーザが機能選択キー14の中の「読み取り」キーにタッチしたしたときに液晶タッチパネル11に表示される画像読み取りの入力画面を示し、図3の(b)には、原稿スキャナ100で読み取った画像の、液晶タッチパネル11上の表示を示す。図3の(a)に示す入力画面にユーザが、所要の入力をして「取込み」ボタンをダブルクリックすることによって、原稿スキャナ100が画像読み取りをして、読み取った画像が図3の(b)に示すようにパネル11に表示されるとともに、画像データがメモリ406又はHDD401に蓄積される。図3の(a)に示す入力画面には、領域指定用のスケール付き領域31があり、該領域には指定領域を表わす矩形の点線ブロック32が表示されている。点線ブロック32の4コーナのそれぞれには、小四角形の操作箇所マーク33が表示されており、これを指定して上下左右に動かすことにより、点線ブロック32の形状が矩形を維持したまま変化する。すなわち指定領域の調整ができる。原稿画像取込み指示(「取込み」ボタンのダブルクリック)があったときの点線ブロック32の対角コーナのx(図上横方向),y(縦方向)座標値が、領域指定データとして読み込まれる。
図3の(a)に示す入力画面上の「取込み画像」の欄の5つのボタンは、スキャナ画像処理303での画像処理特性を指定するものであり、画像読み取り対象の原稿の画像種を表す表示のボタンをワンクリックすることにより、該原稿画像を最適に表現する画像データ処理が指定される。読取りモードの欄の「ADFを使用」のチェックは、ADFを用いるシートスルー読み取りの指定を意味し、該チェックがないと、原稿定置方式の読み取り指定である。「ADFを使用」の場合には、ADFの原稿台に載せた原稿のすべてを自動的に順次に読み取る。フラットベッド方式の読み取り指定の場合は、「複数取込み」にチェックがないと一枚の原稿読み取りで読み取り作業を終了するが、「複数取込み」にチェックがあると、一枚の原稿読み取りをするとそこで読み取り作業を終了するかの指示入力画面をポップアップ表示して、ユーザが終了を指示するとそこで読み取り作業を終了する。終了を指示しないで「取込み」ボタンをクリックするとさらに一枚の原稿読み取りを行い、終了するかの指示入力画面をポップアップ表示する。
図4には、操作ボード10の回路ブロックを示す。操作ボード10の電気制御系の主体は、コントローラボード400のCPU402とコミュニケーションし、操作ボード10の入力を読取り、操作ボード10上の表示を制御するCPU 1,このCPU 1の制御プログラムが格納されているROM 2,制御時にデータの一時格納等を行うためのRAM 3,液晶タッチパネル11の描画データを格納するVRAM 7,このVRAM 7に接続され液晶タッチパネル11の描画タイミング制御およびタッチ入力検知等を行う液晶表示コントローラ(LCDC)6,時刻データを発生する時計IC 5等がある。LCDC 6には、CFLの光源をバックライト9として有する液晶タッチパネル11が接続される。CPU 1には更に、CFLバックライト9を駆動するインバータ8,操作キー群15〜21のキーマトリクス,表示LEDのLEDマトリクスおよびそれらのLEDを駆動するLEDドライバ等が接続されている。また、CPU 1が接続されたデータバスには、画像処理モード記憶用の不揮発RAM(NVRAM)4が接続されている。
操作ボード10のCPU 1は、操作ボード10に対するユーザの操作に対応して、置数キーの押下の読込みと入力数字データの生成,スタートキーの押下の読込みと、スタート指示のコントローラボード400への転送,用紙サイズの切換え入力の読取りなど、通常の複写機の操作読取りおよび表示出力の制御を行う。
ROM2には、CPU1の動作プログラムの他に、水平および垂直方向に複数画素でなる画素ブロックの、各画素の発光/非発光を指示するオン/オフ信号の分布と該画素ブロックの表示階調を表現する、それぞれが異なった階調を表現する複数の発光パターンデータでなる基本パターングループを、格納している。
図6に、ROM2に格納した基本パターングループGPTNA,GPTNB,GPTXBおよびGPTNDの、各グループ内の画素ブロックデータ(階調表現パターン)を示す。該画素ブロックのサイズは、本実施例では、4×4画素マトリクスであり、1画素に1ビットが割り当てられている。該ビットの「1」は表示(点灯;オン)を指示し、「0」は非表示(消灯;オフ)を指示する。
図8の(a)に示すように、1画素ブロックの各画素宛ての各ビットをa〜pと表わすと、実際にメモリに格納されている1画素ブロックの16ビットデータは、図8の(b)に示す2バイトデータである。
図6および図7を参照する。各基本パターングループ(例えばGPTNA)は、図6に示すように、0〜15の各階調を表わす16個の画素ブロックデータ(GPTNA0〜GPTNA15;パターンデータ)で構成されているが、ROM2には、図7に示すように、0〜31の各階調宛てに、4グループの各画素ブロックデータが、基本グループNo.0〜3(図5のNbgで表わされる)のそれぞれに宛てて格納されている。
図4を再度参照すると、ROM2に格納されている画素ブロックデータ(図7)は、操作ボード10に動作電圧が加わったときの初期化において、CPU1が、RAM3のメモリ領域に割り付けたパターンレジスタPrg(図5)に書込み、その後の階調表示に使用する。表示データ(階調データ)はVRAM7に書込まれて、LCD11のラスター表示の水平ブロック同期信号(図5の画素カウンタ44のカウントオーバ信号:画素同期信号の4パルスにつき1パルス)に同期して、LCDC6によってVRAM7から読出されてパターンレジスタPrgの画素ブロックデータの読出しアドレスに用いられる。パターンレジスタPrgから読み出された画素ブロックデータは、LCD11のラスター表示の画素同期信号(画素同期パルス)に合わせて、LCDC6からLCD11に出力される。
図5に、LCDC6の機能構成の概要を示す。VRAM7に格納されそしてLCDC6によって読み出される表示データは、16bit(2バイト)構成であり、モノクロ表示時には該16bitのLSB側5bitにモノクロ表示の階調データが格納される。画像データ分離60が、VRAM7から読み出した16bitのLSB側4bitを階調データとして摘出してアドレス指定データとしてパターンレジスタPrgに出力する。
タイミング制御40には、LCD11の表示を水平方向(x)で画素(ピクセル)単位で区切る画素同期信号を発生する画素同期信号発生41,LCD11の表示を垂直方向(y)で画素(ライン)単位で区切る水平同期信号を発生する水平同期信号発生42,LCD11の表示画面(フレーム)の切換りを表す垂直同期信号を発生する垂直同期信号発生43がある。水平画素カウンタ44で画素同期信号(パルス)をカウントして、画素ブロック内の水平方向の画素位置データXpを発生し、垂直画素カウンタ45で垂直同期信号(パルス)をカウントして、画素ブロック内の垂直方向の画素位置データYpを発生する。カウンタ44,45はいずれも、入力パルスをカウント値4までカウントアップするとカウント値0に復帰しかつカウントオーバ信号(パルス)を出力してまたカウント値0からカウントアップする循環カウンタである。したがって、水平画素カウンタ44のカウントオーバ信号は水平方向の画素ブロック区切りを表し、垂直画素カウンタ45のカウントオーバ信号は垂直方向の画素ブロック区切りを表す。
階調表示制御では、4×4画素ブロックでなるセクション内の0〜15の各画素ブロックに、16種のパターングループのそれぞれを割りつけるが、ROM2に保持しRAM3のパターンレジスタPrgに書込んで使用するパターングループは、4種のパターングループGPTNA,GPTNB,GPTXB,GPTNDしかない。これらを基本パターングループという。
そこで、各基本パターングループから、図5に示す回転55によって、右90°回転したパターングループ,右180°回転したパターングループおよび右270°回転したパターングループ、あわせて3種のパターングループを生成するようにしている。これら3種のパターングループを回転パターングループという。各基本パターングループから3種のパターングループを生成するので、回転パターングループは12種できる。これに4種の基本パターングループを加えると、総計で16種のパターングループとなるので、1セクション(4×4画素ブロック)の各ブロック0〜15に16種のパターングループの各グループを割り当てることができる。
図9の(b)に、回転55の構成を示す。回転55の右90°回転は、図8の(a)に示す画素ブロックデータa〜p(各1ビット)である2バイトデータを、図9の(a)の左端に示す右90°回転した画素ブロックデータである2バイトデータに変換する、図9の(b)に55として示すビット信号線の位置入れ換えである。右180°回転は、図8の(a)に示す画素ブロックデータである2バイトデータを、図9の(a)の中央に示す右180°回転した画素ブロックデータである2バイトデータに変換する、図9の(b)に55として示すビット信号線の位置入れ換えである。右270°回転は、図8の(a)に示す画素ブロックデータである2バイトデータを、図9の(a)の右端に示す右270°回転した画素ブロックデータである2バイトデータに変換する、図9の(b)に55として示すビット信号線の位置入れ換えである。なお、図9の(b)には、ビット信号線の位置を入れ換えることにより、回転したデータを出力する回転構成を示すが、ビットデータを入れ変えるデータ処理によっても、同様な回転を行うことができる。
図5を再度参照すると、フレームカウンタ48は垂直同期信号をカウントして、カウント値が4になるとカウントオーバしてカウント値を0に初期化してまた垂直同期信号をカウントする循環カウンタであり、カウントデータXbは、0〜3の値を表す。このカウントデータXbが、階調レジスタPrgの基本パターングループを指定する。
フレームブロックカウンタ49は、カウンタ48のカウントオーバ信号をカウントして、カウント値が4になるとカウントオーバしてカウント値を0に初期化してまたカウントオーバ信号をカウントする循環カウンタであり、カウントデータYbは、0〜3の値を表す。このカウントデータYbが、基本パターンの回転角を指定する。
XbとYbの組み合わせによって、0〜15の数値を表すことができ、この数値が、フレーム同期信号の到来毎にかわる。この数値に、表現階調値は同じであるが、オン/オフ分布が異なる16種の階調パターンのそれぞれが、図10に示すように、ブロックNo.として割り付けられている。図10の4グループの中の、左上のグループはYb=0に、右上のグループはYb=1に、左下のグループはYb=2に、そして右下のグループはYb=3によって、それぞれ指定されるものである。各グループ内の第1番(左端)のブロックはXb=0に、第2番のブロックはXb=1に、第3番のブロックはXb=2に、そして第4番のブロックはXb=3によって、それぞれ指定されるものである。なお、パターンの内部データは、階調データBによって指定されるものである。
上述の、フレーム同期信号の、カウンタ48,49によるカウントと、カウントデータXbによる基本パターングループの指定およびカウントデータYbによる回転角度の指定により、図10に示すブロックNo.が、1セクション(4×4画素ブロック)内に、図11に示すように割り付けられる。
セレクタ57は、セレクタ56が出力する2バイトの画素ブロックデータDbs(図8の(b)に示すパラレルビット配列a〜p)を、出力制御70に、画像同期信号に同期して、1ビットずつシリアル出力する。すなわち、水平画素カウンタ44の、画素ブロック内の水平方向の画素位置を表す画素番号データXpと、垂直画素カウンタ45の、画素ブロック内の垂直方向の画素(ライン)位置を表す画素(ライン)番号データYpの組み合わせ(画素ブロック内画素位置)を、エンコーダ58が、図8の(b)に示す2バイト構成の画素ブロックデータ群内のビット位置データNp(0〜15)に符号化する。セレクタ57は、2バイト構成の画素ブロックデータ群内の、ビット位置データNpが指定するビットデータDpを出力する。出力制御70は、LCD11の表示ラスター走査に同期して、ビットデータDpをLCD11にシリアル出力する。
1セクションにブロック0〜ブロック15を使用したので、16×16画素マトリックスとなるセクションの点灯画素(「1」)は図12に示す分布となる。最終的に各画素の点灯回数は、図10に示すように階調データBが5の場合は、図13に示すように、5/16回となり、4×4画素マトリクス(画素ブロック)内のすべての画素が5/16回点灯する。
なお、図5に示す実施例では、画素ブロックデータa〜pをセレクタ57から、画素同期信号に同期して1ビットづつ出力するが、表示データは、水平ブロックカウンタ67のカウントデータXa(1フレーム上の水平方向の画素ブロック番号を表わす)と、垂直ブロックカウンタ68のカウントデータya(1フレーム上の垂直方向の画素ブロック番号を表わす)でアクセスされてVRAM7から1個が読み出されるので、VRAM7から読み出される1個の表示データAに、LCD11の4×4表示画素が対応する。仮に、1個の表示データAが表示1画素に対応付けられるものと想定されているときには、想定画面サイズの4×4倍の拡大表示になる。これを1倍の表示にする場合には、水平ブロックカウンタ67を、画素同期信号をカウントし水平同期信号でクリアされる水平画素カウンタに変更するか、又はカウントクロックを画素同期信号に変更しかつクリア信号を水平同期信号に変更し、更に、垂直ブロックカウンタ68を、水平同期信号をカウントし垂直同期信号でクリアされる垂直画素カウンタに変更するか、又はカウントクロックを水平同期信号に変更しかつクリア信号を垂直同期信号に変更する。
図14に、R,G,Bカラー表示に適用する、第2実施例を示す。これは、図5に示す第1実施例のLCDC6を、大略でR,G,B用に各1組、合計3組の、16/32階調切換え制御61および中間調処理50を備えるものとし、しかも、G移相値レジスタ64およびB移相値レジスタ65を付加して、G中間調処理においてG移相値レジスタ64の移相値分、Xb,Yb(によって表されるカウントデータ0〜15)の値をシフトし、かつ、B中間調しょりにおいてB移相値レジスタ65の移相値分、Xb,Yb(によって表されるカウントデータ0〜15)の値をシフトするようにした。そのため、本実施例では、フレーム同期信号の供給を、R中間調処理に供給開始するときからG移相値レジスタ64の移相値分遅らしてG中間調処理に供給開始し、B移相値レジスタ64の移相値分遅らしてB中間調処理に供給開始する各遅延回路をG中間調処理およびB移相値レジスタ64に備えている。
カラー表示時には、VRAM7に、16bit/画素のMSB側からR(赤)を5bit、G(緑)を6bit、B(青)を5bitとした表示データが格納される。VRAM7から読み出した表示データを、画像データ分離60が、R(赤)を5bit、G(緑)を6bit、B(青)を5bitに分割し、各色ともそのうちMSB側4bitを取り出し、それらを各5bitの階調データBr,Bg,Bbとしてパターンレジスタ3に出力する。
中間調処理50の各組(各色)宛ての中間調処理は、図5〜図13を参照して前述したパターンデータ読み出し出力を行う。加えて、R,G,Bの各色の階調オン/オフパターン(画素ブロックのパターンデータ)が同一とならないように、G移相値レジスタ64の移相値分の遅れをG用の中間調処理に加え、かつ、B移相値レジスタ65の移相値分の遅れをB用の中間調処理に加えて、色間で指定するブロック番号が異なるようにする。
図15に、カラー表示における、フレーム切換りに連動するセクション内のブロック番号シフトを示す。図示例は、G移相値レジスタ64の移相値を5とし、B移相値レジスタ65の移相値を10とした場合のものである。Rの表示制御におけるブロック0〜ブロック15の配置は図11と同様となる。Gの表示制御におけるブロック0〜ブロック15の配置は、G移相値レジスタ64に移相値5が設定されている場合、セクションの1行目の左端にブロック5が配置され、ブロック6,ブロック7と4行目までが順次配置される。Bの表示制御におけるブロック0〜ブロック15の配置は、B移相値レジスタ65に移相値10が設定されている場合、セクション1行目の左端にブロック10が配置され、ブロック11,ブロック12と4行目まで順次配置される。このようにすることにより、各ブロックの配置位置でのR,G,Bの階調オン/オフパターンは、同一時点には、すべて異なるパターンとなる。
第2実施例のその他の構成および機能は、上述の図1〜図13に示す第1実施例のものと同様である。
図16に、第3実施例のLCDC6の機能構成の概要を示す。第3実施例は、第1実施例の回転器55を水平シフタ55aに変更し、基本パターングループの階調値対応のパターンを変更したものである。その他の構成は、図1〜13に示した第1実施例と同様である。以下では、相違部分を説明する。
水平シフタ55aは、図18の(a)に示すように、基本パターンを、その内部のデータを水平x方向に1画素シフトするx方向1画素シフト,水平x方向に2画素シフトするx方向2画素シフトおよび水平x方向に3画素シフトするx方向3画素シフトを行うものであり、いずれのシフトも、第1実施例の回転器55と同様に、2バイト構成の基本パターンデータのデータ位置を電気リード配線によって、上記画素シフトしたものに入れ換えるものである。カウンタ49のカウントデータYbがシフト量を指定する。すなわち、Yb=0は水平x方向画素シフト量0を、Yb=1は水平x方向画素シフト量1を、Yb=2は水平x方向画素シフト量2を、Yb=3は水平x方向画素シフト量3を、それぞれ指定する。
VRAM7に格納されそしてLCDC6によって読み出される表示データは、第1実施例と同様に、16bit(2バイト)構成であり、モノクロ表示時には該16bitのLSB側5bitにモノクロ表示の階調データが格納される。画像データ分離60が、VRAM7から読み出した16bitのLSB側4bitを階調データとして摘出してアドレス指定データとしてパターンレジスタPrgに出力する。
図17に、第3実施例においてROM2に格納した基本パターングループGPTNA,GPTNB,GPTXBおよびGPTNDの、各グループ内の画素ブロックデータ(階調表現パターン)を示す。該画素ブロックのサイズは、本実施例では、4×4画素マトリクスであり、1画素に1ビットが割り当てられている。該ビットの「1」は表示(点灯;オン)を指示し、「0」は非表示(消灯;オフ)を指示する。
カウンタ48,49のカウントデータXb,Ybの組み合わせによって、0〜15の数値を表すことができ、この数値が、フレーム同期信号の到来毎にかわる。この数値に、表現階調値は同じであるが、オン/オフ分布が異なる16種の階調パターンのそれぞれが、図18の(b)に示すように、ブロックNo.として割り付けられている。図18の(b)の4グループの中の、左上のグループはYb=0に、右上のグループはYb=1に、左下のグループはYb=2に、そして右下のグループはYb=3によって、それぞれ指定されるものである。各グループ内の第1番(左端)のブロックはXb=0に、第2番のブロックはXb=1に、第3番のブロックはXb=2に、そして第4番のブロックはXb=3によって、それぞれ指定されるものである。なお、パターンの内部データは、階調データBによって指定されるものである。
上述の、フレーム同期信号の、カウンタ48,49によるカウントと、カウントデータXbによる基本パターングループの指定およびカウントデータYbによる水平シフト量の指定により、図18の(b)に示すブロックNo.が、1セクション(4×4画素ブロック)内に、図11に示すように割り付けられる。
セレクタ57は、セレクタ56が出力する2バイトの画素ブロックデータDbs(図8の(b)に示すパラレルビット配列a〜p)を、出力制御70に、画像同期信号に同期して、1ビットずつシリアル出力する。すなわち、水平画素カウンタ44の、画素ブロック内の水平方向の画素位置を表す画素番号データXpと、垂直画素カウンタ45の、画素ブロック内の垂直方向の画素(ライン)位置を表す画素(ライン)番号データYpの組み合わせ(画素ブロック内画素位置)を、エンコーダ58が、図8の(b)に示す2バイト構成の画素ブロックデータ群内のビット位置データNp(0〜15)に符号化する。セレクタ57は、2バイト構成の画素ブロックデータ群内の、ビット位置データNpが指定するビットデータDpを出力する。出力制御70は、LCD11の表示ラスター走査に同期して、ビットデータDpをLCD11にシリアル出力する。
1セクションにブロック0〜ブロック15を使用したので、16×16画素マトリックスとなるセクションの点灯画素(「1」)は図19に示す分布となる。最終的に各画素の点灯回数は、図18の(b)に示すように階調データBが5の場合は、図13に示すように、5/16回となり、4×4画素マトリクス(画素ブロック)内のすべての画素が5/16回点灯する。
1セクションにブロック0〜ブロック15を使用したので、16×16画素マトリックスとなるセクションの点灯画素(「1」)は図19に示す分布となる。最終的に各画素の点灯回数は、図18の(b)に示すように階調データBが5の場合は、図13に示すように、5/16回となり、4×4画素マトリクス(画素ブロック)内のすべての画素が5/16回点灯する。
この第3実施例の水平シフタ55aを用いても、第2実施例と同様なカラー階調表示装置を構成することが可能である。
図20に、第4実施例のLCDC6の機能構成の概要を示す。第4実施例は、第1実施例の回転器55を垂直シフタ55bに変更し、基本パターングループの階調値対応のパターンを変更したものである。その他の構成は、図1〜13に示した第1実施例と同様である。以下では、相違部分を説明する。
垂直シフタ55こは、図22の(a)に示すように、基本パターンを、その内部のデータを垂直y方向に1画素シフトするy方向1画素シフト,垂直y方向に2画素シフトするy方向2画素シフトおよび垂直y方向に3画素シフトするy方向3画素シフトを行うものであり、いずれのシフトも、第1実施例の回転器55と同様に、2バイト構成の基本パターンデータのデータ位置を電気リード配線によって、上記画素シフトしたものに入れ換えるものである。カウンタ49のカウントデータYbがシフト量を指定する。すなわち、Yb=0は垂直y方向画素シフト量0を、Yb=1は垂直y方向画素シフト量1を、Yb=2は垂直y方向画素シフト量2を、Yb=3は垂直y方向画素シフト量3を、それぞれ指定する。
VRAM7に格納されそしてLCDC6によって読み出される表示データは、第1実施例と同様に、16bit(2バイト)構成であり、モノクロ表示時には該16bitのLSB側5bitにモノクロ表示の階調データが格納される。画像データ分離60が、VRAM7から読み出した16bitのLSB側4bitを階調データとして摘出してアドレス指定データとしてパターンレジスタPrgに出力する。
図21に、第4実施例においてROM2に格納した基本パターングループGPTNA,GPTNB,GPTXBおよびGPTNDの、各グループ内の画素ブロックデータ(階調表現パターン)を示す。該画素ブロックのサイズは、本実施例では、4×4画素マトリクスであり、1画素に1ビットが割り当てられている。該ビットの「1」は表示(点灯;オン)を指示し、「0」は非表示(消灯;オフ)を指示する。
カウンタ48,49のカウントデータXb,Ybの組み合わせによって、0〜15の数値を表すことができ、この数値が、フレーム同期信号の到来毎にかわる。この数値に、表現階調値は同じであるが、オン/オフ分布が異なる16種の階調パターンのそれぞれが、図22の(b)に示すように、ブロックNo.として割り付けられている。図22の(b)の4グループの中の、左上のグループはYb=0に、右上のグループはYb=1に、左下のグループはYb=2に、そして右下のグループはYb=3によって、それぞれ指定されるものである。各グループ内の第1番(左端)のブロックはXb=0に、第2番のブロックはXb=1に、第3番のブロックはXb=2に、そして第4番のブロックはXb=3によって、それぞれ指定されるものである。なお、パターンの内部データは、階調データBによって指定されるものである。
上述の、フレーム同期信号の、カウンタ48,49によるカウントと、カウントデータXbによる基本パターングループの指定およびカウントデータYbによる水平シフト量の指定により、図22の(b)に示すブロックNo.が、1セクション(4×4画素ブロック)内に、図11に示すように割り付けられる。
セレクタ57は、セレクタ56が出力する2バイトの画素ブロックデータDbs(図8の(b)に示すパラレルビット配列a〜p)を、出力制御70に、画像同期信号に同期して、1ビットずつシリアル出力する。すなわち、水平画素カウンタ44の、画素ブロック内の水平方向の画素位置を表す画素番号データXpと、垂直画素カウンタ45の、画素ブロック内の垂直方向の画素(ライン)位置を表す画素(ライン)番号データYpの組み合わせ(画素ブロック内画素位置)を、エンコーダ58が、図8の(b)に示す2バイト構成の画素ブロックデータ群内のビット位置データNp(0〜15)に符号化する。セレクタ57は、2バイト構成の画素ブロックデータ群内の、ビット位置データNpが指定するビットデータDpを出力する。出力制御70は、LCD11の表示ラスター走査に同期して、ビットデータDpをLCD11にシリアル出力する。
1セクションにブロック0〜ブロック15を使用したので、16×16画素マトリックスとなるセクションの点灯画素(「1」)は図23に示す分布となる。最終的に各画素の点灯回数は、図22の(b)に示すように階調データBが5の場合は、図13に示すように、5/16回となり、4×4画素マトリクス(画素ブロック)内のすべての画素が5/16回点灯する。
1セクションにブロック0〜ブロック15を使用したので、16×16画素マトリックスとなるセクションの点灯画素(「1」)は図23に示す分布となる。最終的に各画素の点灯回数は、図22の(b)に示すように階調データBが5の場合は、図13に示すように、5/16回となり、4×4画素マトリクス(画素ブロック)内のすべての画素が5/16回点灯する。
この第4実施例の垂直シフタ55bを用いても、第2実施例と同様なカラー階調表示装置を構成することが可能である。
本発明の第1実施例の階調表示装置を装備した操作ボード10を備える複合機能複写機MF1の機構概要を示す縦断面図である。 図1に示す複写機MF1の操作ボード10上面の一部を示す拡大平面図である。 (a)は、操作ボード10に「読み取り」が入力されたときに操作ボード10の液晶ディスプレイ11に表示される「読み取り」入力画面を示す拡大平面図、(b)は原稿読み取りで得た画像を表示した画像表示画面を示す拡大平面図である。 操作ボード10の電気系統の構成の概要を示すブロック図である。 図4に示すLCDC(表示コントローラ)6の機能構成の概要を示すブロック図である。 図4に示すROM2に格納されていて、RAM3に設定された図5に示すパターンレジスタPrgに書き込まれる基本パターングループの画素ブロックデータを、ブロック内画素分布に対応付けて示すブロック図である。 階調値に割り付けた基本パターングループ内パターンデータの識別記号を示す図表である。 (a)は、1画素ブロック内の各画素に宛てた各表示ビットをa〜pの記号で示す、ビット分布パターンの平面図、(b)は、(a)の1画素ブロック宛てのビットa〜pの、メモリ読み書きおよびデータ転送におけるビット配列を示すブロック図である。 (a)は、図8の(a)に示す1画素ブロック内のビット配列を、右90°,右180°および右270°回転した回転したビット配列を示す平面図、(b)は、図5に示す回転55の、右90°回転部55a,右180°回転部55bおよび右270°回転部55cの構成を示す平面図である。 図5に示すパターンレジスタPrgから、階調値5宛てに読み出された基本パターングループの基本パターンデータと、それを回転した回転パターンデータ、合わせて16種の、1セクション(4×4ブロック)内に配列されるパターン群を示すブロック図である。 図5に示すカウンタ48,49のカウントデータXb,Ybで表される、セクション内ブロック番号の配列を示す平面図であり、図11上の各ブロック番号は、図10に示す16種のパターン群の各パターンを表す。 図11に示すブロック番号配列によって生成される1セクション内の、階調値9宛ての表示データ分布を示す平面図であり、「1」は1画素の点灯を指示し、「0」は消灯を指示する。 図12に示すフレームの切換りに連動する表示データ分布の切換りによって、16フレーム期間に表現される各画素ブロックの階調比(点灯画素数/全画素数)を示す図表である。 本発明の第2実施例の、カラー階調表示装置の主要部を示すブロック図である。 図14に示すR,G,B中間調処理のそれぞれにおけるセクション内ブロック番号の配列を示す平面図である。 第3実施例のLCDC(表示コントローラ)6の機能構成の概要を示すブロック図である。 第3実施例のROM2に格納されていて、RAM3に設定された図16に示すパターンレジスタPrgに書き込まれる基本パターングループの画素ブロックデータを、ブロック内画素分布に対応付けて示すブロック図である。 図16に示すパターンレジスタPrgから、階調値5宛てに読み出された基本パターングループの基本パターンデータと、それを回転した回転パターンデータ、合わせて16種の、1セクション(4×4ブロック)内に配列されるパターン群を示すブロック図である。 第3実施例において、図11に示すと同様なブロック番号配列によって生成される1セクション内の、階調値9宛ての表示データ分布を示す平面図であり、「1」は1画素の点灯を指示し、「0」は消灯を指示する。 第4実施例のLCDC(表示コントローラ)6の機能構成の概要を示すブロック図である。 第4実施例のROM2に格納されていて、RAM3に設定された図20に示すパターンレジスタPrgに書き込まれる基本パターングループの画素ブロックデータを、ブロック内画素分布に対応付けて示すブロック図である。 図20に示すパターンレジスタPrgから、階調値5宛てに読み出された基本パターングループの基本パターンデータと、それを回転した回転パターンデータ、合わせて16種の、1セクション(4×4ブロック)内に配列されるパターン群を示すブロック図である。 第4実施例において、図11に示すと同様なブロック番号配列によって生成される1セクション内の、階調値9宛ての表示データ分布を示す平面図であり、「1」は1画素の点灯を指示し、「0」は消灯を指示する。
符号の説明
11:液晶タッチパネル

Claims (11)

  1. 水平および垂直方向に広がりがある表示面をもち、該表示面にオン/オフ信号の区分の画素単位で表示/非表示を行う2次元表示手段;
    水平および垂直方向に複数画素でなる画素ブロックの、各画素の発光/非発光を指示するオン/オフ信号の分布と該画素ブロックの表示階調を表現する、それぞれが異なった階調を表現する複数の発光パターンデータでなる基本パターングループを格納する階調メモリ;
    該階調メモリから、階調データに対応する発光パターンデータを読み出す手段;
    フレーム同期信号をカウントしカウント値に対応して発光パターン変更指示信号を変更する手段;
    前記階調メモリから読み出された発光パターンデータを、前記変形指示信号が指定する発光パターンデータに置換するパターン変更手段;および、
    該パターン変更手段が置換した発光パターンデータのオン/オフ信号を前記2次元表示手段(11)に出力する手段;
    を備える階調表示装置。
  2. 前記基本パターングループは、オンオフ信号の分布パターンが異なる複数であり;
    階調表示装置は更に、フレーム同期信号をカウントしカウント値に対応してグループ指示信号を変更する手段;を備え、
    前記発光パターンデータを読み出す手段は、前記階調メモリから、前記グループ指示信号が指定する基本パターングループの、階調データに対応する発光パターンデータを読み出す;請求項1に記載の階調表示装置。
  3. 前記発光パターン変更指示信号を変更する手段とグループ指示信号を変更する手段の一方は、フレーム同期信号をカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第1循環カウンタであり、他方は、第1循環カウンタの設定値までのカウントアップをカウントして設定値までカウントするとカウントデータを初期化してまたカウントする第2循環カウンタである;請求項2に記載の階調表示装置。
  4. 前記パターン変更手段は、発光パターン変更指示信号に対応する角度分回転したオン/オフ信号分布の発光パターンデータに変換する回転手段である;請求項1乃至3のいずれか1つに記載の階調表示装置。
  5. 前記パターン変更手段は、発光パターン変更指示信号に対応する画素数分、水平方向にオン/オフ信号をシフトした発光パターンデータに変換する水平シフト手段である;請求項1乃至3のいずれか1つに記載の階調表示装置。
  6. 前記パターン変更手段は、発光パターン変更指示信号に対応する画素数分、垂直方向にオン/オフ信号をシフトした発光パターンデータに変換する垂直シフト手段である;請求項1乃至3のいずれか1つに記載の階調表示装置。
  7. 階調データに対応する発光パターンデータを読み出す手段を、R,GおよびB階調データの各表示用に1組、合計で3組備え;更に、少なくとも2組に、他の組とは基本パターングループ又は回転角を異にするための移相値を加える手段を備える;請求項1乃至6の何れか1つに記載のカラーの階調表示装置。
  8. 光像を、それを表す画像データに変換する撮像装置;および、
    該撮像装置が発生する画像データを前記2次元表示手段に表示する、請求項1乃至7のいずれか1つに記載の階調表示装置;を備える光像読み取り装置。
  9. 原稿の画像を読み取って該画像を表わす画像データを発生する原稿スキャナ;および、
    該原稿スキャナが発生する画像データを前記2次元表示手段に表示する、請求項1乃至7のいずれか1つに記載の階調表示装置;を備える原稿読み取り装置。
  10. 請求項9に記載の原稿読み取り装置;
    画像データが表す画像を用紙上に形成するプリンタ;および、
    前記原稿読み取り装置が発生する画像データを前記プリンタの作像特性に適合する画像データに変換する画像データ処理手段;を備える画像形成装置。
  11. 前記階調表示装置は、前記画像形成装置にユーザ指示を与える操作端末にある;請求項10に記載の画像形成装置。
JP2005070599A 2005-03-14 2005-03-14 階調表示装置,光像読取装置および画像形成装置 Expired - Fee Related JP5088844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005070599A JP5088844B2 (ja) 2005-03-14 2005-03-14 階調表示装置,光像読取装置および画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005070599A JP5088844B2 (ja) 2005-03-14 2005-03-14 階調表示装置,光像読取装置および画像形成装置

Publications (2)

Publication Number Publication Date
JP2006251614A true JP2006251614A (ja) 2006-09-21
JP5088844B2 JP5088844B2 (ja) 2012-12-05

Family

ID=37092147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005070599A Expired - Fee Related JP5088844B2 (ja) 2005-03-14 2005-03-14 階調表示装置,光像読取装置および画像形成装置

Country Status (1)

Country Link
JP (1) JP5088844B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0573007A (ja) * 1991-09-17 1993-03-26 Hitachi Ltd カラー表示装置の駆動方式
JPH09237067A (ja) * 1996-03-01 1997-09-09 Sharp Corp 階調表示方法および階調表示装置
JPH11133931A (ja) * 1997-10-29 1999-05-21 Nec Corp 液晶階調表示回路
JPH11327494A (ja) * 1998-05-13 1999-11-26 Digital Electronics Corp 表示装置の階調表示方法
JPH11352936A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶ディスプレイの中間階調表示制御装置及び制御方法
JP2001215938A (ja) * 1999-11-22 2001-08-10 Ricoh Co Ltd 画像表示装置及び該画像表示装置を備えた機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0573007A (ja) * 1991-09-17 1993-03-26 Hitachi Ltd カラー表示装置の駆動方式
JPH09237067A (ja) * 1996-03-01 1997-09-09 Sharp Corp 階調表示方法および階調表示装置
JPH11133931A (ja) * 1997-10-29 1999-05-21 Nec Corp 液晶階調表示回路
JPH11327494A (ja) * 1998-05-13 1999-11-26 Digital Electronics Corp 表示装置の階調表示方法
JPH11352936A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶ディスプレイの中間階調表示制御装置及び制御方法
JP2001215938A (ja) * 1999-11-22 2001-08-10 Ricoh Co Ltd 画像表示装置及び該画像表示装置を備えた機器

Also Published As

Publication number Publication date
JP5088844B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
TWI261802B (en) Display driver control device and electronic equipment with display device
CN101163181A (zh) 显示系统及其控制方法和视频源装置的控制方法
KR20160129985A (ko) 영상 시프트 제어부 및 이를 포함한 표시 장치
JP4812315B2 (ja) 階調表示装置,像読み取り装置および画像形成装置
KR0163173B1 (ko) 화상판독장치
JP4789238B2 (ja) 階調表示装置,像読み取り装置および画像形成装置
JP5088844B2 (ja) 階調表示装置,光像読取装置および画像形成装置
JP2008118565A (ja) 画像読取装置及び画像形成装置
JP2008113364A (ja) 画像処理回路、プログラム、画像処理方法及び画像処理装置
JP5025088B2 (ja) 階調表示装置,像読み取り装置および画像形成装置
JPH06268840A (ja) 画像処理装置
JPH11250245A (ja) ハ―フト―ン回路
JPH034913B2 (ja)
US20090046327A1 (en) Image Processing Device
JP6122959B2 (ja) 点灯制御回路及び画像形成装置
JP2006337862A (ja) 階調表示装置,像読み取り装置および画像形成装置
JP2011077669A (ja) プレビュー機能付き原稿読取装置
JP5025089B2 (ja) 階調表示装置
US20020140711A1 (en) Image display device for displaying aspect ratios
JPH08223423A (ja) 画像データ処理方法および画像処理装置
JP2000216992A (ja) ファクシミリ装置
JPH06309428A (ja) 画像編集処理装置
JP2005077629A (ja) 画像信号処理回路及び携帯端末装置
JP2003348273A (ja) 画像形成装置および画像形成装置における機能切替方法
JP4905294B2 (ja) 画像処理回路,印刷装置及び画像処理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5088844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees