JPH11327494A - 表示装置の階調表示方法 - Google Patents

Abstract

(57)【要約】 【課題】 基本的に２値表示しかできないディスプレを
用いて擬似的に多階調表示を行う方法にあって、少ない
メモリ容量で表示品質に優れた階調表示を簡単なデータ
処理動作で行えるようにする。 【解決手段】 表現すべき階調数より１ビット少ないビ
ット数からなる１次元のビット列中に、各階調に対応し
た個数の表示ビット６２を配設して各階調を１種類の表
示パターン５６で規定するとともに、その表示パターン
５６を走査ラインおよびフレームが変わる毎にシフトさ
せながら表示画面上における各ドットの埋め込み処理に
利用することによって、画面上に表示されるパターンの
規則性を減少させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＳＴＮ液晶のよ
うに階調表示が難しい表示デバイスを使用して擬似的に
階調表示を行う方法であって、特に表示にドットパター
ンを使用するものに関する。

【０００２】

【従来の技術】従来この種の階調表示方法として、例え
ば４階調の表示を行おうとすると、縦横３ドットで構成
した矩形状のパターンを使用するとともに、中間調のパ
ターンについては複数通りのパターンを備え、フレーム
毎に使用するパターンを切り換えながら表示画面を選択
したドットパターンで埋め込み、各表示フレーム間にま
たがってドット毎の間引き操作を行うことにより、擬似
的に４階調を表現するものが考えられる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記し
た方法にあって表示をより均一にしようとすると、例え
ば全ドット点灯の場合と全ドットが消灯した場合の間に
ある２つの中間階調について、少なくとも３通りずつの
パターンを合計６パターン用意する必要がある。更に階
調を増加させようとすると、必要とするパターンは指数
関数的に増加し、必要とするメモリ容量が増大するとと
もに、データ処理動作が煩雑になる不都合があった。

【０００４】本発明はかかる不都合に鑑みてなされたも
のであって、予め保有するパターンを必要最小限に抑制
しながら、そのパターンを各走査ラインおよびフレーム
毎にシフトさせることによって画面に表示されるパター
ンの規則性を減少させることにより、少ないメモリ容量
で表示品質に優れた階調表示が簡単なデータ処理動作で
行える階調表示方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明にかかる階調表示
方法は、図2（ｂ）の様に表示画面２８上を走査ライン
３０で走査しながら、図1の様に走査位置を所定の表示
パターン５６で繰り返し埋め込むことにより階調表示を
可能とするものである。

【０００６】ここで、表現すべき階調数より１ビット少
ないビット数Ｎからなる１次元のビット列中に、各階調
に対応した個数の表示ビット６２を例えば略均等に配設
することにより、各階調を１種類の表示パターン５６で
構成するとともに、その表示パターン５６中における埋
め込み開始ビット位置を、各走査ライン３０およびフレ
ームの開始位置（例えば、第2階調表示時における各フ
レームのＡ位置）毎に異ならせたことを特徴とする。

【０００７】なお、上記した表示パターン５６における
開始ビット位置の変更を、図5（ｂ）に例示する如く、
走査ライン３０が１増える毎に（Ｎ−１）／２ビットず
つシフトさせるように構成することが好ましい。また、
各走査ライン３０およびフレーム毎に表示パターン５６
を自動生成することも可能である。

【０００８】

【発明の効果】本発明は上記の如く、予め保有するパタ
ーンを必要最小限に抑制しながら、そのパターンを各走
査ラインおよびフレーム毎にシフトさせることによって
画面に表示されるパターンの規則性を減少させたので、
少ないメモリ容量で表示品質に優れた階調表示が簡単な
データ処理動作で行える。

【０００９】

【発明の実施の形態】以下本発明にかかる階調表示方法
を、汎用的なパソコン装置に実施した一例に基づいて説
明するがこれに限らず、画面表示を伴う専用あるいは汎
用的な各種のコンピュータ応用装置に対しても略同様に
実施できることは勿論である。

【００１０】本発明を実施するパソコン装置１０は、図
２（ａ）にその全体的な構成を概略的に示す如く、ＣＰ
Ｕ１２を制御の中心として備えるとともに、ＲＯＭ１４
やＲＡＭ１６などのメモリあるいは各種のＩ／Ｏ装置１
８を、バスライン２０を介して接続している。更にＣＰ
Ｕ１２から送られる各種の表示データは、画面駆動回路
２２を介してフレームメモリ２４上に書き込まれる一
方、その書き込まれたデータはディスプレイ２６に読み
出され、表示画面２８上にドットの集合として表示され
る。

【００１１】ディスプレイ２６には、ＳＴＮタイプの液
晶表示板の様な、表示画面２８上における各ドットのオ
ンとオフとで２値表示することによって必要な画像を表
現可能とする表示デバイスが使用されている。

【００１２】更に図２（ｂ）に例示する如く、ディスプ
レイ２６における画面全体を４８０本の走査ライン３０
で走査するとともに、各走査ライン３０を６４０ドット
で構成することにより、縦４８０ドット、横６４０ドッ
トからなる１つのフレームを設定し、更にそのフレーム
を１秒間に１００回前後繰り返すことによってちらつき
のない画像を表示できるようにしている。

【００１３】本発明は上記した表示を行わせる画面駆動
回路２２の構成に特徴を有するものであるが、下記に詳
述する回路以外については一般的なパソコン装置と略同
様なので、具体的な構成については省略する。

【００１４】画面駆動回路２２は、図３および図４に示
す如く、フレームメモリ２４から表示データ４４を読み
出す信号処理部３２と、読み出した表示データ４４から
画像信号３４を形成する画像信号出力部３６とから構成
され、垂直同期信号３８、水平同期信号４０およびクロ
ック信号４２の入力と連動して、表示画面２８に対する
所定の表示動作を可能とするものである。

【００１５】フレームメモリ２４は、少なくとも１フレ
ーム分の階調データを格納可能な容量を有し、各表示ド
ット毎にアドレスを対応させてそのドット位置における
階調番号を表示データ４４として保存しており、クロッ
ク信号４２と連携して走査ドット位置の階調番号を読み
出して表示画面２８上でその階調番号に対応した階調表
示を行うことによって、任意の画像が表示できるように
している。

【００１６】本実施例にあっては、画像表示時における
各ドットを、図１に例示するように第１〜第４の４階調
で表現する様にしている。更に使用する表示デバイス
が、各ドットを消灯したままの第１階調と、点灯したま
まの第４階調との２階調でしか基本的には表現できない
ため、その中間階調である第２および第３階調について
は、各ドット毎にフレーム間の点灯割合を変更すること
によって表現する。

【００１７】例えば第２階調にあっては、各フレームの
第1操作ラインにおける開始ビット位置Ａで見ると、第
１フレームを点灯し、第２および第３フレームは消灯す
ることにより、３フレームについて１回のみ点灯させる
動作を３フレーム毎に繰り返す。

【００１８】それに対して第３階調にあっては、第１お
よび第３フレームを点灯し、第２フレームを消灯するこ
とにより、３フレームについて２回点灯させる動作を３
フレーム毎に繰り返す。このように、３フレーム間に同
一ドットを点灯させる回数を０回〜３回に変更すること
により、第１〜第４階調の変化を擬似的に表現可能とす
る。

【００１９】なお、上記した説明は簡単のためにモノク
ロの４階調表現の場合を例示したが、５階調以上の場合
にあっても、各ドットの点灯周期を変更することによっ
て同様に実施できる。またカラー表示をする場合に合っ
ては、同様な階調表示動作をＲＧＢ三原色について個別
に行うことによって実現できる。

【００２０】ここで信号処理部３２は、図２（ｂ）に示
す走査時期と連動して、フレームメモリ２４から対応す
るドット位置の階調番号を取り出すとともにその階調番
号を解読し、画像信号出力部３６における対応するデー
タ入力端子に信号を出力する。

【００２１】ところで、第１階調については常時に各ド
ットを消灯させる様に規定されているから、信号処理部
３２からの信号出力は必要ない。また第４階調について
は常時に該当のドットを点灯させる様に規定されている
から、ＯＲ回路４６に信号が直接的に入力されて、第４
階調が持続する間は常時にオン状態の画像信号３４がデ
ィスプレイ２６に送られるようにしている。

【００２２】しかしながら、第２および第３階調である
ことが判定されると、第２階調用の表示パターン生成部
４８ａと、第３階調用の表示パターン生成部４８ｂに区
別して信号が入力される。

【００２３】２組の表示パターン生成部４８ａ・４８ｂ
の構成は共に略同一であって、表示パターンの初期設定
部５０と、表示パターンの出力部５２と、信号合成部５
４から構成される。ここで第２階調は、同一ドットを３
フレームに１回の割合でオンさせるものであり、第３階
調は同一ドットを３フレームに２回の割合でオンさせる
必要がある。

【００２４】そこで例えば第２階調用の表示パターンに
あっては、「１００」の３ビットからなる１次元のビッ
ト列を図1の様に基本の表示パターン５６ｂとして設定
するとともに、各走査ライン３０の走査開始位置および
各フレームの走査開始位置で各々１ビットずつシフトさ
せた表示パターンを用意し、その表示パターンでそれ以
後の走査ライン３０中の対応ドット位置を繰り返して埋
めていくことにより、第２階調の表現がなされる。

【００２５】上記した信号処理動作を実現するため、本
実施例にあっては、表示パターンの初期設定部５０に３
ビットのシフトレジスタを備え、第２階調用の表示パタ
ーン生成部４８ａにあっては「１００」のデータを基本
の表示パターン５６ｂとし、第３階調用の表示パターン
生成部４８ａにあっては「１１０」のデータを基本の表
示パターン５６ｃとして各々格納しておく。

【００２６】更に、走査が１ライン分終了する毎および
１フレーム分終了する毎に各々１ビットずつ基本となる
表示パターン５６ｂ・５６ｃをシフトさせて新たな表示
パターンを生成し、その新規の表示パターンが表示パタ
ーン出力部５２における表示パターンとして利用され
る。

【００２７】表示パターン出力部５２は３ビットのシフ
トレジスタであって、各走査ライン３０の開始位置およ
びフレームの開始位置に対応して初期設定部５０から送
られる表示パターンを、クロック信号４２に同期して１
ビットずつ循環しながら信号合成部５４に向けて出力す
る。

【００２８】信号合成部５４はＡＮＤ回路であって、表
示パターン出力部５２から送られる表示パターン信号５
８と、信号処理部３２から送られる階調信号６０とが入
力され、両信号５８・６０が共に有意である場合にＯＲ
回路４６に向けて「１」信号を出力することにより、表
示すべき階調の表示パターン５６が、ＯＲ回路４６から
画像信号３４として出力されるのである。

【００２９】なお、上記したように具体的な回路構成に
よって画面駆動回路２２をハードウェア的に構成するの
に代えて、ソフトウェアによって同等のデータ処理がで
きることは勿論である。

【００３０】また図５（ａ）は、８階調の場合における
表示パターン５６の一例であり、更に図５（ｂ）は第３
階調における表示パターン５６による具体的な表示動作
を例示している。本実施例にあっては、表示すべき階調
数である８より１ビット小さい７ビットで表示パターン
５６を設定し、その表示パターン５６中に階調数に対応
する数の表示ビット６２を略均等に配置することによ
り、基本の表示パターン５６を構成している。

【００３１】また、走査ライン３０毎のシフト数は１ビ
ットあるいはそれ以上の任意のビット数でも可能である
が、本実施例にあっては、階調数より1ビット少ないビ
ット数をＮとすると、（Ｎ−１）／２で計算されるビッ
ト数ずつシフトさせることにより、表示パターン５６に
よる埋め込み後のドット位置ができるだけランダムにな
る様にしている。例えば、図5に例示する8階調時にあっ
ては、Ｎは「７」となり、シフトさせるビット数は
「３」となる。それ以外の階調表示時においても、略同
様に実施できることは勿論である。

【００３２】また、上記した実施例では何れも、表示す
べき階調毎に固定した基本となる表示パターン５６を備
える例を示したが、ソフトウェアによって基本となる表
示パターン５６それ自体を自動的に生成することも可能
である。

【図面の簡単な説明】

【図１】本発明にかかる階調表示の手順を示す説明図で
ある。

【図２】本発明をパソコン装置に実施した一例を示す図
であって、（ａ）は電気回路の構成を示すブロック図、
（ｂ）は表示画面上での走査手順を示す説明図である。

【図３】画面駆動回路の一例を示すブロック図である。

【図４】表示に使用する各種信号の関係を示す波形図で
ある。

【図５】８階調表示を行う場合における表示パターンの
一例を示す説明図であって、（ａ）は基本となる表示パ
ターンを、（ｂ）は第３階調における各フレーム毎の表
示状況を各々示す。

【符号の説明】

１０ パソコン装置 １２ ＣＰＵ １４ ＲＯＭ １６ ＲＡＭ １８ Ｉ／Ｏ装置 ２０ バスライン ２２ 画面駆動回路 ２４ フレームメモリ ２６ ディスプレイ ２８ 表示画面 ３０ 走査ライン ３２ 信号処理部 ３４ 画像信号 ３６ 画像信号出力部 ３８ 垂直同期信号 ４０ 水平同期信号 ４２ クロック信号 ４４ 表示データ ４６ ＯＲ回路 ４８ 表示パターン生成部 ５０ 表示パターン初期設定部 ５２ 表示パターン出力部 ５４ 信号合成部 ５６ 表示パターン ５８ 表示パターン信号 ６０ 階調信号 ６２ 表示ビット

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表示画面（２８）上を走査しながら、走
   査位置を所定の表示パターン（５６）で繰り返し埋め込
   むことにより階調表示を可能とするものであって、 表現すべき階調数より１ビット少ないビット数Ｎからな
   る１次元のビット列中に、各階調に対応した個数の表示
   ビット（６２）を配設することにより、各階調を１種類
   の表示パターン（５６）で規定するとともに、 その表示パターン（５６）中の埋め込み開始ビット位置
   を、各走査ライン（３０）およびフレームの開始位置毎
   に異ならせたことを特徴とする表示装置の階調表示方
   法。
2. 【請求項２】 上記した表示パターン（５６）中におけ
   る開始ビット位置の変更は、 走査ライン（３０）が１増える毎に、（Ｎ−１）／２ビ
   ットずつシフトされる請求項１記載の階調表示方法。
3. 【請求項３】 上記した表示パターン（５６）は、各走
   査ライン（３０）およびフレーム毎に自動生成される請
   求項１または２記載の階調表示方法。