JP2764927B2 - 階調表示制御装置 - Google Patents

階調表示制御装置

Info

Publication number
JP2764927B2
JP2764927B2 JP63187162A JP18716288A JP2764927B2 JP 2764927 B2 JP2764927 B2 JP 2764927B2 JP 63187162 A JP63187162 A JP 63187162A JP 18716288 A JP18716288 A JP 18716288A JP 2764927 B2 JP2764927 B2 JP 2764927B2
Authority
JP
Japan
Prior art keywords
data
display
dot
signal
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63187162A
Other languages
English (en)
Other versions
JPH0237389A (ja
Inventor
泰忠 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP63187162A priority Critical patent/JP2764927B2/ja
Publication of JPH0237389A publication Critical patent/JPH0237389A/ja
Application granted granted Critical
Publication of JP2764927B2 publication Critical patent/JP2764927B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、階調表示制御装置に関し、更に詳細には、
液晶表示装置の如く、ドットのオンあるいはオフにより
表示を行う装置に用いる階調表示制御装置に関するもの
である。
[従来技術] 従来、液晶表示装置は、例えば第6図の構成により階
調表示を実現している。表示データが格納されている表
示メモリ1は、ディスプレイコントローラ22に接続され
ており、ディスプレイコントローラ22は、液晶パネル3
に接続されている。
この様な構成において、まず表示メモリ1は図示しな
いCPU(セントラルプロセッシングユニット)により表
示データが格納され、また、ディスプレイコントローラ
22はCPUによりイニシャライズされ、その結果液晶パネ
ル3に対して制御信号を出力する。制御信号には、1画
面走査毎に出力されるFLM信号(垂直同期信号)、1ラ
イン走査毎に出力されるCL1信号(水平同期信号)、1
ライン中の各ドット列をシーケンシャルに選択するCL2
信号(シフトクロック)がある。
表示のしくみを以下に説明する。まず、ディスプレイ
コントローラ22は表示メモリ1より表示すべきデータを
読み出し、液晶パネル23に対して制御信号及びデータを
出力する。一方、液晶パネル3は各ドットをマトリック
ス状に選択するドライバーICを備え、CL1信号により横
のラインを選択し、CL2信号により縦のラインを選択す
る。その結果ドットマトリックス上の交点の1ドットが
選択され、その時にディスプレイコントローラ2より出
力されていた表示させるためのデータが論理“1"である
ばそのドットは表示され、論理“0"であれば表示されな
い。この様にFLM信号により画面の走査開始点が決定さ
れCL1信号及びCL2信号により各ドットが選択され、同時
にデータが出力されることにより液晶パネル3に表示が
行なわれる。
また、この方法では各ドットに関して論理“1"論理
“0"の2通りの表示データのみであるので階調表示を実
現するために、FLM信号により例えば10回の画面走査を
する中で2回は非表示データ(ドットオフ)、野後り8
回は表示データ(ドットオン)を出力する方法があっ
た。
その他に各ドット毎に液晶パネル上のドライバとして
の表示装置に対して印加する電圧のパネル幅を変化させ
るといったパネル側での制御により中間調表示の実現方
法もある。
[発明が解決しようとする課題] しかしながら、階調表示をする場合、FLM信号により
表示データを間引く方法では表示データのちらつきが見
られ、表示データの濃淡を表わすことができても、見づ
らい画面となる。
また、液晶パネル側で階調制御を行う方法では、液晶
パネルが従来のパネルより高価であり、階調表示制御も
複雑になるなどの欠点があった。
本発明は、上述した問題点を解決するためになされた
ものであり、階調表示に対応した液晶パネルを使用する
ことなく、従来の安価な液晶パネルで、しかも平易な回
路で階調データを発生することにより安価で、ちらつき
のない階調表示制御装置を提供することを目的としてい
る。
[課題を解決するための手段] 上記目的を達成するために本発明は、1つのドットの
表示において、所望の階調を表現するためのドットのオ
ン・オフの並びが各位相毎に規定されたオン・オフパタ
ーンを、前記表示装置に表示させる階調数に応じた種類
だけ記憶するオン・オフパターン記憶手段と、主走査に
関連して出力される第1信号と、副走査に関連して出力
される第2信号と、1ドットの走査毎に出力される第3
信号とに関連して、各ドット毎に、前記オン・オフパタ
ーン記憶手段に記憶されるオン・オフパターンの出力さ
れるべき位相を指定する第1指定手段と、表示すべき画
像の情報に関連して、前記オン・オフパターン記憶手段
に記憶される複数のオン・オフパターンの中から出力さ
れるべきオン・オフパターンの種類を指定する第2指定
手段と、前記オン・オフパターン記憶手段から、前記第
1指定手段により指定される位相と前記第2指定手段に
より指定される種類とでもって特定されるオンあるいは
オフのデータを抽出し、出力する出力手段と、を有する
ことを特徴とする。
更に、前記第2指定手段は、表示すべき画像の輝度に
関連してオン・オフパターンの種類を指定するようにし
てもよい。
また、前記第2指定手段は、表示すべき画像の色に関
連してオン・オフパターンの種類を指定するようにして
もよい。
また、前記第1指定手段は、前記第1信号を計数する
第1カウンタと、前記第2信号を計数する第2カウンタ
と、前記第3信号を計数する第3カウンタと、該第1乃
至第3カウンタの各計数値を加算する加算手段とを有
し、該加算手段の加算結果に関連して位相を指定するよ
うにしてもよい。
[作用] 以上の構成を有する本発明の階調表示制御装置におい
て、第1指定手段は、主走査、副走査及び1ドットの走
査毎に出力される第1乃至第3信号に関連してオン・オ
フパターンの位相を決定する。また、第2指定手段は、
表示すべき画像の情報、例えば色、輝度、その他種々の
要因に関連してオン・オフパターンを指定する。従っ
て、走査中の画素に表示される画像のデータとしては、
そのドットに対応する表示すべき画像の画素の色、輝
度、その他種々の要因に関連してオン・オフパターンが
選択される。このオン・オフパターンは、ドット,ライ
ン及びフレーム毎に第1指定手段により指定される量だ
け位相がずれる。つまり、本発明の階調表示装置は、同
じ階調となる画像の情報(色、輝度、その他種々の要
因)を受けても、表示するドット,ラインもしくはフレ
ームが異なれば、該階調に対応する同一のオン・オフパ
ターンを用いて、そのオン・オフパターンの読み出し位
置(位相)をそれぞれ変更して出力する。よって、ドッ
ト毎に異なる位相で階調を表現できる。
[実施例] 以下、本発明を具体化した一実施例を図面を参照して
説明する。この実施例の装置はカラー対応のホストコン
ピュータの表示信号を処理し、白黒の液晶パネルに階調
を変えて表示するものである。
最初に第1図を参照して液晶パネルを備えたホストコ
ンピュータの表示回路を説明する。従来技術に示されて
いる部分と同一の部分には、同一の符号を付し、その詳
細な説明を省略する。
本装置は、階調データ格納メモリ8とディスプレイコ
ントローラを含む表示制御回路9と階調データ選択回路
10と、階調データ分配回路(マルチプレクサ)11と、加
算回路12と、カウンタ回路13と、CPU14から構成されて
いる。この構成の中で階調表示を制御する部分は、図中
に点線で囲まれた部分である。
次に第2図を参照して階調データ格納メモリ8(第1
図)のデータ形式について説明する。パターン0〜パタ
ーン7で表わされる図中の8個のデータは階調データ格
納メモリ8(第1図)に格納されているデータであり、
これらが本発明のオン・オフパターンに相当する。この
第2図において例えば(a)はそのデータに対応する8
コの画素が全て「表示(ドットオン)」であり、(b)
は1個のみが「非表示ドット(ドットオフ)」であるこ
とを示す。
階調データ格納メモリ8(第1図)は、位相データの
0〜7のそれぞれの入力に対してパターン0〜パターン
7の8個の“H"または“L"のデータを出力する。例えば
第2図に示す様に、位相データ0では“H"(パターン
0)、“L"(パターン1)…を出力する。ここで“H"は
表示データであり、“L"は非表示データを表わす。
次に第1図及び第2図を参照して本実施例の動作を説
明する。
一般に表示メモリを持ちディスプレイコントローラを
用いてディスプレイに出力するための各色毎のドットの
色成分の有無を“1"(有)“0"(無)で表したデータ
(以下それぞれレッドデータ、ブルーデータ、グリーン
データと称す)を発生する方法は、周知の技術であるが
動作説明の便宜上、これらの技術も含めて説明する。ま
ずCPU(セントラルプロセッシッグユニット)14は、表
示メモリ1にデータの書き込みを行う。表示制御回路9
は、表示用メモリ1のデータを読み出し、このデータを
もとにレッドデータ、ブルーデータ、グリーンデータを
発生する。また、液晶パネル及びカウンタ回路13へ出力
するタイミング信号及びドットクロックも発生する。
ここで発生したレッドデータ、ブルーデータ、グリー
ンデータの“1",“0"の組み合わせにより表わされる8
通りのカラーデータは第2指定手段に対応する階調デー
タ選択回路10へ入力され、前記8通りのデータに対応し
て8通りの選択データを発生する。これら8通りのカラ
ーデータと、選択データとの対応はプログラマブルであ
り使用者が予め設定することにより1対1に対応させる
ことも複数のカラーデータに対して1つの選択データを
対応させることも可能である。
この選択データは出力手段に対応する階調データ分配
回路11へ入力される。また、階調データ分配回路11に
は、オン・オフパターン記憶手段に対応する階調データ
格納メモリ8より出力される8個のパターン全てが入力
され、前記選択データに基づいて8個の階調パターンの
中の1つを液晶パネルへ出力する。
次に第3図を参照して本発明の第1指定手段を構成す
るカウンタ回路及び加算回路の動作について説明する。
カウンタ回路13は、フレーム信号の出力によりカウン
トされる第2カウンタに対応する4ビット(0〜15)の
カウンタ4と、水平同期信号の出力によりカウントされ
る第1カウンタに対応する4ビット(0〜15)のカウン
ト5と、ドットクロックによりカウントされる第3カウ
ンタに対応する。4ビット(0〜15)のカウンタ6とし
て働く。
加算手段に対応する加算回路12は、上記3つのカウン
タの出力を加算し、加算結果の下位3ビット(0〜7)
を出力する。この0〜7の値が前記位相データとして働
く。
次に、第4図及び第5図を参照して実際の表示と対応
させて作用の例を説明する。尚、本実施例では階調表現
される様子が視覚的に分る様に、例に掲げる画素の色は
階調データ選択回路10において総て選択データ「6」に
対応するものとする。
カウンタ4〜6のカウント値は予め「0」に初期化さ
れている。従って、画面の左上端部(走査開始位置)の
画素を表示する場合では各カウンタ4〜6のカウント値
の総和は「0」であり、加算回路12は「0」を出力す
る。この値が階調データ格納メモリ8に入力され該階調
データ格納メモリ8は位相データ「0」の各パターン信
号「H」(パターン0)、「L」(パターン1)……
「L」(パターン7)を出力する。
この信号は階調データ分配回路11に入力される。この
階調データ分配回路11には、前記階調データ選択回路10
により前記表示制御回路9の出力する色に対応する選択
データ「6」が入力されている。前記階調データ分配回
路11は前記各パターンの信号「H」・「L」・・・
「L」より前記選択データ「6」に対応するパターン6
の信号[H]を選択し、その信号[H]を液晶パネル3
に出力する。液晶パネル3はその信号に従ってドットの
オンあるいはオフを繰り返す。前記信号は[H]である
のでこの画素はドットオンとなる。
次にその右隣りを走査する。この画素が走査される時
点ではカウンタ6(第3図)のカウント値は「1」増加
し、加算回路12からは「1」が出力されている。従っ
て、ここでは位相データ1の各パターンよりパターン6
の値「L」が選択される。従って、この画素については
ドットオフとなる。
この様に最上段のラインl1の各画素のドットはオン・
オフ・オフ・オフ・・・というように続く。
次のラインl2でも同様に動作する。但しこのラインl2
の走査ではカウンタ5(第3図参照)のカウンタ値は
「1」増加しているため、加算回路12の出力する値は上
段のラインl1と較べて全て「1」づつ大きくなる。従っ
て、液晶パネル3に表示されるドットのオン・オフによ
るパターンは上段のラインl1と較べて1画素分左にずれ
た値となる。この様に全てのラインについてドットのオ
ン・オフが繰り返される。
以上の様にして一フレーム分の表示が行われると、次
のフレームの表示を開始する。このとき、カウンタ4
(第3図参照)のカウント値は「1」増加しているた
め、このフレーム画像(第5図の(b)参照)は前フレ
ーム(第5図の(a)参照)と較べて一画素分左にずれ
た形となる。この様にして、各フレームについて表示を
行っていく。尚、ここでは説明の簡略化のため、表示用
メモリ1に記憶された画像データが一定であるとした
が、実際には各画素毎に変化する。従って、表示用メモ
リ1に記憶される各画素の色に従って選択されるパター
ンが異なる。つまり各画素毎に色が変わる場合において
も、巨視的にみれば階調表示される。
尚、本発明は上記実施例に限定されるものではなく種
々の変形が考えられる。例えば、上記実施例において
は、階調データ選択回路10と階調データ分配回路11とを
別構成の回路としているが、第1図において階調データ
選択回路10を取り去り、階調データ分配回路11内部に階
調データ選択回路10に相当するものを回路的もしくはソ
フト的に構成し内部処理で選択データを生成可能とすれ
ば、直接階調データ分配回路11にレッド、ブルー、グリ
ーンの3つのカラーデータ2値を入力するようにして
も、階調表示は実現できる。このようにすれば、前記三
つの色の合成で表される8色(無色を含む)毎にドット
パターンを一対一で選ばれ、同様に8色対応のホストに
対して液晶表示装置の如く、ドットのオンあるいはオフ
により表示を行うようなディスプレイで色を疑似的に表
現できる。また、カウンタ4〜6(第3図)も4ビット
カウンタに限定されるものではなく、加算回路12(第1
図)についても加算器に限らず演算機能を有するもので
あればよい。階調データを扱うホストコンピュータに単
色表示装置を接続する場合にも利用できる。この場合、
選択データとして階調データを入力すればよい。
[発明の効果] 以上詳述したことから明らかなように、本発明によれ
ば、階調表示対応の高価な液晶パネル、あるいはディス
プレイコントローラを使用することなく、従来の液晶パ
ネル、ディスプレイコントローラと第1図に例を示した
如く簡単な回路を組み合わせ、階調数分のオン・オフパ
ターンを用意することによって容易に安価に階調表現機
能を実現できるという利点がある。即ち、特殊で複雑な
回路構成を持たせたり複雑な制御を行わせることなく、
確実にちらつきを防止した高品質の階調表示が可能な階
調表示制御装置を実現できる。
【図面の簡単な説明】
第1図から第6図までは本発明を具体化した実施例を示
すもので、第1図は制御装置を示すブロック図であり、
第2図は階調データパターンを示す図であり、第3図は
本発明の作用を示すブロック図であり、第4図は階調デ
ータパターンの1例を示す図であり、第5図は表示結果
を示す図であり、第6図は従来技術を示すブロック図で
ある。 3……液晶パネル、4……カウンタ、5……カウンタ、
6……カウンタ、7……加算回路、8……階調データ格
納メモリ、11……階調データ分配回路、12……加算回
路。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】ドットのオンあるいはオフにより表示を行
    う表示装置に対し表示データを出力する装置であって、 1つのドットの表示において、所望の階調を表現するた
    めのドットのオン・オフの並びが各位相毎に規定された
    オン・オフパターンを、前記表示装置に表示させる階調
    数に応じた種類だけ記憶するオン・オフパターン記憶手
    段と、 主走査に関連して出力される第1信号と、副走査に関連
    して出力される第2信号と、1ドットの走査毎に出力さ
    れる第3信号とに関連して、各ドット毎に、前記オン・
    オフパターン記憶手段に記憶されるオン・オフパターン
    の出力されるべき位相を指定する第1指定手段と、 表示すべき画像の情報に関連して、前記オン・オフパタ
    ーン記憶手段に記憶される複数のオン・オフパターンの
    中から出力されるべきオン・オフパターンの種類を指定
    する第2指定手段と、 前記オン・オフパターン記憶手段から、前記第1指定手
    段により指定される位相と前記第2指定手段により指定
    される種類とでもって特定されるオンあるいはオフのデ
    ータを抽出し、出力する出力手段と、 を有することを特徴とする階調表示制御装置。
  2. 【請求項2】請求項1記載の階調表示制御装置であっ
    て、前記第2指定手段は、表示すべき画像の輝度に関連
    してオン・オフパターンの種類を指定することを特徴と
    する階調表示制御装置。
  3. 【請求項3】請求項1記載の階調表示制御装置であっ
    て、前記第2指定手段は、表示すべき画像の色に関連し
    てオン・オフパターンの種類を指定することを特徴とす
    る階調表示制御装置。
  4. 【請求項4】請求項1乃至請求項3のいずれかに記載の
    階調表示制御装置であって、前記第1指定手段は、前記
    第1信号を計数する第1カウンタと、前記第2信号を計
    数する第2カウンタと、前記第3信号を計数する第3カ
    ウンタと、該第1乃至第3カウンタの各計数値を加算す
    る加算手段とを有し、該加算手段の加算結果に関連して
    位相を指定することを特徴とする階調表示制御装置。
JP63187162A 1988-07-27 1988-07-27 階調表示制御装置 Expired - Lifetime JP2764927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63187162A JP2764927B2 (ja) 1988-07-27 1988-07-27 階調表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63187162A JP2764927B2 (ja) 1988-07-27 1988-07-27 階調表示制御装置

Publications (2)

Publication Number Publication Date
JPH0237389A JPH0237389A (ja) 1990-02-07
JP2764927B2 true JP2764927B2 (ja) 1998-06-11

Family

ID=16201209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63187162A Expired - Lifetime JP2764927B2 (ja) 1988-07-27 1988-07-27 階調表示制御装置

Country Status (1)

Country Link
JP (1) JP2764927B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818405A (en) * 1995-11-15 1998-10-06 Cirrus Logic, Inc. Method and apparatus for reducing flicker in shaded displays

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103431B2 (ja) * 1985-03-08 1994-12-14 株式会社アスキ− デイスプレイコントロ−ラ
JPS6397921A (ja) * 1986-10-14 1988-04-28 Seiko Epson Corp 液晶表示装置
JP2875257B2 (ja) * 1988-03-09 1999-03-31 株式会社日立製作所 液晶表示装置の制御回路および駆動方法

Also Published As

Publication number Publication date
JPH0237389A (ja) 1990-02-07

Similar Documents

Publication Publication Date Title
EP0526135B1 (en) Liquid crystal display apparatus
EP0843300B1 (en) Display gradation controller for a passive liquid crystal display
JP2769345B2 (ja) 表示制御装置
JP2578170B2 (ja) 画像表示装置
JP3668502B2 (ja) 液晶表示方法及び液晶表示装置
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
JP2764927B2 (ja) 階調表示制御装置
US5107255A (en) Control device for a display apparatus
JPH11133931A (ja) 液晶階調表示回路
JPH05266204A (ja) 液晶表示用データ描画装置
EP0402130B1 (en) Method and apparatus for driving color display device
JP2901658B2 (ja) 表示器用コントローラ
JP3642580B2 (ja) ドットマトリックス表示システム及びこのシステムでの表示データ変換方法
JPH0772826A (ja) 液晶表示装置
JPH0725827Y2 (ja) 液晶表示装置
KR900008222Y1 (ko) 액정 모니터의 계조표현 회로
JPH0725828Y2 (ja) 液晶表示情報処理装置
JP3240148B2 (ja) 液晶表示装置
JPH09258708A (ja) ディゾルブ表示制御装置
JP2004326006A (ja) Dstn制御方法とその装置
JPH08146923A (ja) 階調表示装置
JPH1031478A (ja) 画像情報処理装置
JPH05307168A (ja) 液晶表示パネルの駆動回路
JPH04186295A (ja) 画像処理装置
JPH0345395B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11