JP4196060B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP4196060B2 JP4196060B2 JP2002246542A JP2002246542A JP4196060B2 JP 4196060 B2 JP4196060 B2 JP 4196060B2 JP 2002246542 A JP2002246542 A JP 2002246542A JP 2002246542 A JP2002246542 A JP 2002246542A JP 4196060 B2 JP4196060 B2 JP 4196060B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- image signal
- dither
- bits
- gradations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示可能な階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置の中間調表示を行うための画像処理装置に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置等のディスプレイ装置において、表示可能な階調（以下、表示階調と略記する）の数が十分でない場合、滑らかな中間調の表現が難しく、階調間の境界が地図の等高線のような模様（いわゆる偽輪郭）として観測され、画像表示品質を著しく劣化させる。この場合、擬似的に階調数を増加させる手法として誤差拡散処理やディザ処理が知られている。
【０００３】
以下に誤差拡散処理とディザ処理を併用する場合の一般的な手法について、図面を参照しながら説明する。例として、入力画像信号が８ビット２５６階調、ディスプレイ装置の表示階調が５ビット３２階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２とする。このとき、ここで用いられるディスプレイ装置の表示階調の間隔は等間隔である。
【０００４】
図８において、誤差拡散回路８０２は８ビットの画像信号８０１を入力し下位１ビット信号について誤差拡散処理を行った後、上位７ビットを次のディザ回路８０３に送る。ディザ回路８０３は、この７ビット信号にディザ処理を行い５ビット化した画像信号をディスプレイ装置８０４に出力する。
【０００５】
まず、誤差拡散処理について説明する。いま、図９に示す画素Ｐ０の信号処理を行うものとする。このとき画素Ｐ０の１ライン前の画素Ｐ１、Ｐ２、Ｐ３および直前画素Ｐ４の表示誤差、すなわち下位１ビットの値に、それぞれ図９に示すような所定の重み付け処理を行い、画素Ｐ０の入力画像信号に加算する。また、画素Ｐ０の表示誤差である下位１ビットにつては、所定の重み付け処理を行い周囲の画素Ｐ５、Ｐ６、Ｐ７、Ｐ８へ拡散する。図９の実線矢印は周囲の画素からＰ０に加算される誤差を表し、点線矢印はＰ０から周囲の画素に拡散する誤差を表している。また、矢印に付随した数値はそれぞれの重み付けの大きさを表す。図１０は誤差拡散回路のブロック図である。ブロック内のＴは１画素遅延回路、Ｈは１ライン遅延回路を表し、各遅延回路に続く各ブロックの数値はそれぞれの重み付けの大きさを表す。図１０に示すように、この加算した結果のうち上位７ビットをディザ回路８０３に出力する。下位１ビットの誤差分については、７／１６を画素Ｐ０の次の画素Ｐ５に、３／１６を画素Ｐ０の左下の画素Ｐ６に、５／１６を画素Ｐ０の直下の画素Ｐ７に、また、３／１６を画素Ｐ０の左下の画素Ｐ８にそれぞれ加算する。このような加算を個々の画素に対して行うことで、誤差を周辺画素に拡散する。
【０００６】
次に、ディザ回路８０３での信号処理について説明する。図１１（ａ）は２×２ディザマトリクスの配列を示し、左上のディザ要素をｄ１、右下をｄ２、左下をｄ３、右上をｄ４としている。図１１（ｂ）は、図１１（ａ）においてｄ１＝０、ｄ２＝１、ｄ３＝２、ｄ４＝３としたものである。図１１（ｃ）は誤差拡散回路８０２で処理した後の７ビット画像信号の一例である。ディザ回路８０３はこれに図１１（ｂ）に示すディザ要素を各々加算する。加算結果を図１１（ｄ）に示すが、この信号は７ビットであるので下位２ビットを切り捨てて図１１（ｅ）とし、最終的には上位５ビットのみを取出すことで図１１（ｆ）の値を得る。
【０００７】
ここで行ったディザ処理の原理は次のとおりである。もとの７ビットのうち、下位の２ビットが０、すなわち２進数表示でＸＸＸＸＸ００（Ｘ＝１または０）であった場合は、どのディザ要素を加算されても上位５ビットは増加しない。例えば、画像信号が２０のときには２進数表示で００１０１００であり、ディザ要素３は０００００１１であるので、これらを加算すると００１０１１１となり上位５ビットは増加しない。ディザ要素が２および１の場合も同様である。
【０００８】
もとの７ビットのうち、下位の２ビットが１であった場合は、ディザ要素が３である場合にのみ上位５ビットは繰り上がる。例えば、画像信号が２１であるときには、２進数表示で００１０１０１でありディザ要素３は０００００１１であるのでこれらを加算すると２４、すなわち００１１０００となり上位５ビットは繰り上がる。ディザ要素が３である確率は１／４であるので、この場合に上位５ビットが繰り上がる確率は１／４である。
【０００９】
同様に、もとの７ビットのうち下位２ビットが２であった場合は、ディザ要素が３と２のときに上位５ビットは繰り上がる。ディザ要素が３または２である確率はそれぞれ１／４であるので、この場合に上位５ビットが繰り上がる確率は２／４である。
【００１０】
さらに、もとの７ビットのうち下位２ビットが３であった場合は、ディザ要素が３、２および１であるときに上位５ビットは繰り上がり、その確率は３／４である。
【００１１】
したがって、例えば、もとの７ビットが２１である場合には、１／４の確率で繰り上げられ２４となり、それ以外の場合は最後に切り捨てられ２０となるので、ディザ処理後の画像の平均的な階調は２４×１／４＋２０×３／４＝２１となる。以上のようにして最終的に５ビットで擬似的にもとの７ビットが表現できることになる。
【００１２】
この例では、（ｎ×ｍ）＝（２×２）のディザマトリクスで、４つのディザ要素ｄ１〜ｄ４を持つので２ビット（４階調）分を擬似的に表現している。もし、（ｎ×ｍ）＝（４×４）のディザマトリクスを使用した場合は、１６のディザ要素を持つので４ビット（１６階調）分を擬似的に表現することができる。
【００１３】
【発明が解決しようとする課題】
上述の階調補正方法は、あくまでも表示階調の間隔が等間隔なディスプレイ装置に対して良好に中間調画像を表示するためのものである。一方、表示階調の間隔が等間隔でないディスプレイ装置の場合にはこのような画像処理方法では有効ではない。例えば、表示階調が０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５の８ビット１３階調のようなディスプレイ装置の場合、使用するディザマトリクスが上述と同様であれば階調の値が１３以上ではディザ処理を行っても繰り上がりが発生せず効果がない。また階調の値が３以下では繰り上がりが大きすぎ逆に画質劣化を招く。これは４つのディザ要素ｄ１〜ｄ４の値が固定化しているためである。
【００１４】
これに対して、特開平８−２８６６３４号公報には、複数個の画素単位が二次元状のマトリクス形式に配置されているディスプレイ装置において、入力された画像信号に応じたディザパターンを加算した後、誤差拡散処理を行う中間調表示方法が開示されている。この方法では、誤差拡散のしきい値を入力信号とタイミングジェネレータからの信号によって、それぞれ階調毎、ドット毎およびライン毎に変化できるように構成している。そして、誤差拡散処理を行う前の入力画像信号の階調に応じて最適なディザパターンを選択することにより、常に固定されたディザパターンを挿入する従来の中間調表示方法に比べてフリッカや固定模様等の発生を抑制できる。しかしながら、この例では、階調を向上するためではなく、誤差拡散のしきい値を千鳥状に散らしてフリッカを防止するためにディザ処理を使用している。したがって、ディスプレイ装置の表示階調数が十分でなく、かつ階調の間隔が等間隔でないディスプレイ装置の場合には十分な中間調表示が行えないという課題がある。
【００１５】
本発明は、このような表示階調の数が十分でないディスプレイ装置においても滑らかな中間調の表現を可能とするものである。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために本発明の画像処理装置は、ディスプレイ装置に入力する画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）とした場合、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張して第１の画像信号として出力するビット数拡張手段と、後でディザ処理によって擬似的に階調数をほぼ（ｎ×ｍ）倍することを想定し階調数ｃのほぼ（ｎ×ｍ）倍の階調に画像信号を制限する階調制限テーブルと、制限された差分を表示誤差として誤差拡散処理を行う階調制限手段と、画像信号に依存するディザ要素を用いて画像信号のディザ処理を行い最終的にｂビットｃ階調の画像信号に変換するレベル変換手段とを有することを特徴とする。
【００１７】
【発明の実施の形態】
すなわち、請求項１に記載の発明は、表示可能な階調の間隔が一定でない特性を有するディスプレイ装置に入力する画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）とした場合、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張して第１の画像信号として出力するビット数拡張手段と、前記ディスプレイ装置の表示可能な階調を（ｎ×ｍ）倍した階調に対して各階調間を（ｎ×ｍ）等分した階調に出力を制限する階調制限テーブルと、前記第１の画像信号を前記階調制限テーブルの階調に制限して第２の画像信号として出力するとともに、制限によって生じた差分を表示誤差として誤差拡散処理を行う階調制限手段と、前記第２の画像信号に基づいて決定したディザマトリクス（ｎ×ｍ）の各ディザ要素を用いて前記第２の画像信号のディザ処理を行い第３の画像信号として出力するディザ処理手段と、前記第３の画像信号を前記ディスプレイ装置で表示可能なビット数および階調に変換するレベル変換手段とを有する画像処理装置である。
【００１８】
また、請求項２に記載の発明は、請求項１において、ビット数拡張手段が逆ガンマ補正回路と誤差拡散回路を有し、逆ガンマ補正回路は入力画像信号を一時的に第１の画像信号のビット数よりも多い画像信号に変換することを特徴とする画像処理装置である。
【００１９】
また、請求項３に記載の発明は、請求項１において、表示可能な階調を（ｎ×ｍ）倍した階調の各階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調に対して、小さい方から
ｉ＝２、３、・・・、ｎ×ｍ
としたとき、ｉ番目の階調が、表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値に繰り上がる確率が
（ｉ−１）／（ｎ×ｍ）
であり、繰り上がらない確率が
｛（ｎ×ｍ）−（ｉ−１）｝／（ｎ×ｍ）
となるようにディザマトリクスのディザ要素の値を設定したことを特徴とする画像処理装置である。
【００２０】
以下、本発明の一実施の形態について図面を用いて詳細に説明する。
【００２１】
（実施の形態１）
実施の形態１の画像処理装置について、以下にその構成を動作とともに説明する。本実施の形態は、入力画像信号が８ビット２５６階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２、さらにディスプレイ装置の表示階調が８ビット１３階調であり、かつ表示階調の間隔が等間隔でない場合を例として説明する。ここで、具体的な表示階調は（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）であるとする。
【００２２】
図１において、８ビットの入力画像信号（画像信号Ａ）１０６は、ビット数拡張手段１００で１０ビットの画像信号Ｂに変換される。次に画像信号Ｂは、階調制限手段１０１で１０ビットのまま４９階調に階調制限された画像信号Ｃに変換される。さらに画像信号Ｃはディザ処理手段１０２でディザ処理を行って１０ビットの画像信号Ｄに変換される。そして画像信号Ｄは、レベル変換手段１０４において８ビット１３階調の画像信号Ｅに変換され、最終的にこの画像信号Ｅに基づきディスプレイ装置１０３で画像が表示される。
【００２３】
それぞれの処理について以下に説明する。
【００２４】
ビット数拡張手段１００は図２に示すように逆ガンマ補正回路２００と第１の誤差拡散回路２０１から構成される。逆ガンマ補正回路２００は、８ビットの画像信号Ａ（ｘ＝０〜２５５）に対し、次式にしたがって逆ガンマ補正し１２ビットの画像信号（ｙ＝０〜４０９５）に変換する。
【００２５】
ｙ＝（ｘ／２５５）＾２．２×４０９５
ここで、８ビットから１２ビットへと増加したのは、画像信号のダイナミックレンジ（最大階調と階調１との比）であり、階調数そのものが増加したのではないことに注意されたい。表現できる階調は２５６種類のｘの値（ｘ＝０〜２５５）に対応した２５６種類のｙの値である。
【００２６】
次に、第１の誤差拡散回路２０１は、逆ガンマ補正後の１２ビット画像信号のうち下位２ビットを表示誤差として第１の誤差拡散処理を行い、１０ビットの画像信号（画像信号Ｂ）として出力する。第１の誤差拡散処理については従来の技術とほぼ同様であるので詳細な説明は省略する。ただし、従来の技術では８ビット入力信号の下位１ビットを拡散し上位７ビットを出力信号とする例について述べたが、本実施の形態では１２ビット入力信号の下位２ビットを拡散し上位１０ビットを出力信号としている。
【００２７】
次に階調制限手段１０１について説明する。
【００２８】
本実施の形態で用いられるディスプレイ装置の表示階調は次の８ビット１３階調（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）である。これらを４倍し１０ビットで表現すると（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）となる。以下これを４倍率表示階調と略記する。ここで、それぞれの階調間を４等分するように３つの階調を等間隔で挿入すると１０ビット４９階調（０、１、２、３、４、６、８、１０、１２、１６、２０、２４、２８、３４、４０、４６、５２、６２、７２、８２、９２、１０６、１２０、１３４、１４８、１６７、１８６、２０５、２２４、２５０、２７６、３０２、３２８、３６１、３９４、４２７、４６０、５００、５４０、５８０、６２０、６６７、７１４、７６１、８０８、８６１、９１４、９６７、１０２０）が得られる。以下これを４倍拡張表示階調と略記する。４倍拡張表示階調は、後でディザ処理手段１０２を用いて擬似的に階調を４倍に増やすことを見越してなされている。
【００２９】
階調制限手段１０１は、１０ビット画像信号Ｂを上記の４９個の４倍拡張表示階調に制限する。図３は、階調制限手段１０１の回路ブロック図である。ブロック内のＴは１画素遅延回路、Ｈは１ライン遅延回路を表す。階調制限手段１０１は、階調制限テーブル３０１を用いて出力画像信号Ｃを４倍拡張表示階調に制限するとともに、入力画像信号Ｂと階調制限された信号の差を表示誤差として第２の誤差拡散動作を行う。いま、ある１つの画素Ｐ０に注目し、対応する１０ビット画像信号Ｂを入力したとする。このとき画素Ｐ０の１ライン前の画素Ｐ１、Ｐ２、Ｐ３および直前画素Ｐ４の表示誤差それぞれに図３に示した所定の重み、すなわち１／１６、５／１６、３／１６および７／１６を掛けて画素Ｐ０の入力信号に加算する。そしてこの加算した信号を階調制限テーブル３０１の数値、すなわち４倍拡張表示階調と比較し、加算した信号に最も近い数値を画像信号Ｃとして出力する。それとともに、もとの信号と出力した信号との差を表示誤差として、７／１６を画素Ｐ０の次の画素Ｐ５に、３／１６を画素Ｐ０の左下の画素Ｐ６に、５／１６を画素Ｐ０の直下の画素Ｐ７に、１／１６を画素Ｐ０の右下の画素Ｐ８にそれぞれ拡散する。
【００３０】
階調制限テーブル３０１の構成は、例えば、入力信号に対して画像信号Ｃと表示誤差を出力するＲＯＭテーブルでもよく、また、入力信号に対して画像信号Ｃを出力するＲＯＭと、入力信号から画像信号Ｃを減じて表示誤差を算出する減算回路の組合せでもよい。
【００３１】
次にディザ処理手段１０２について説明する。
【００３２】
ディザ要素決定回路４０１は、画像信号Ｃに基づいて決定したディザ要素をディザ回路４００に出力する。図４に示すように画像信号Ｃのとり得る４９階調の各々に対しディザ要素（ｄ１〜ｄ４）の値が決まっている。本実施の形態で用いられるディザ要素は以下のように決定する。まず、４倍拡張表示階調のうち、４倍率表示階調に一致する階調に対しては４つのディザ要素を全て０とする。そうでない場合は階調間を４等分するために挿入された３つの階調のうち、最も小さい階調に対しては４つのディザ要素のうち３つを０に、２番目に小さい階調に対しては４つのディザ要素のうち２つを０に、３番目に小さい階調に対しては４つのディザ要素のうち１つを０にする。０でないものについては、４倍率表示階調のうち当該階調以上で最も小さい階調と当該階調との差とする。例えば、画像信号Ｃが８２である場合は、８２以上で最も小さい４倍率表示階調９２と当該階調８２との差は１０となるので、ｄ１＝０、ｄ２＝１０、ｄ３＝１０、ｄ４＝１０である。ここで、送られてきた画像信号Ｃがディザマトリクスのｄ４に対応する位置であった場合には、ディザ回路４００へ出力される値は１０となる。
【００３３】
次に図５を用いてディザ回路４００での信号処理について説明する。図５（ａ）は本実施の形態で用いられるディザマトリクスの配列であり、マトリクスの左上のディザ要素をｄ１、右下をｄ２、左下をｄ３、右上をｄ４としている。説明のために各画素毎の画像信号Ｃが、図５（ｃ）のようになっていると仮定する。このときそれぞれの画像信号Ｃに対応するディザ要素は図４の表により決定され、図５（ｂ）のように表される。ディザ回路４００は、各画素毎に画像信号Ｃとそれに対応するディザ要素とを加算し画像信号Ｄとして出力する。これら２つの値を加算した結果を図５（ｄ）に示す。これが画像信号Ｄである。このようにディザ要素を画像信号Ｃに応じて最適に決定し、画像信号Ｄに変換される。
【００３４】
次にレベル変換手段１０４について説明する。レベル変換手段１０４は、４倍率表示階調（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）をしきい値として画像信号Ｄの切り捨てを行い、その結果を４で除する。図５（ｅ）が切り捨てを行った結果であり同図（ｆ）が４で除した結果である。例えば、図５（ｄ）において１行３列目の画素に対応する画像信号Ｄの値は８２である。したがって、８２未満で最も大きい値である５２へと切り下げ、４で除して１３となる。また、１行２列目の画像信号Ｃの値は９２でありこの場合は切り下げが発生せず、４で除して２３となる。以上のように画像信号Ｄは最終的にディスプレイ装置で表示可能な８ビット１３階調の画像信号Ｅに変換される。
【００３５】
ここで行ったディザ処理の結果を、４倍率表示階調である５２と９２との間を例に説明する。画像信号Ｃの値が５２の場合、４つのディザ要素が全て０であるので信号は変化せず５２のままである。画像信号Ｃの値が６２の場合、４つのディザ要素のうちｄ１からｄ３は０で、ｄ４のみが３０であるのでレベル変換手段１０４で５２に切り下げられる確率は３／４であり９２に繰り上がる確率は１／４である。その結果、５２×３／４＋９２×１／４＝６２となるので、平均して６２が得られたことになる。画像信号Ｃの値が７２の場合、ディザ要素のうちｄ１とｄ２が０で、ｄ３とｄ４が２０であるので５２に切り下がる確率は２／４であり９２に繰り上がる確率も２／４であり、平均して７２が得られる。同様に画像信号Ｃの値が８２の場合、５２に切り下がる確率は１／４であり９２に繰り上がる確率が３／４となり、平均して８２が表示される。このようにして本来のディザ処理の原理どおりに擬似的な階調表現がなされており、これらは他の階調間でも同様である。
【００３６】
このような画像処理により、表示階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置においても、誤差拡散処理とディザ処理を併用して良好な中間調画像を表示することができる。例えば、ＴＦＴ駆動する液晶表示装置、ＳＴＮ液晶材料を用いてドットマトリクス方式で駆動する液晶表示装置、あるいはサブフィールド法を用いることで画像のコントラストが低下したり偽輪郭が発生するようなＰＤＰ装置等に対して、良好な中間調を表示できるようになる。
【００３７】
特に本発明ではビット数拡張手段を用いて画像データを１０ビットに拡張している。これは表示階調の間隔が１であっても、その間を４等分し３つの階調を挿入することによってディザ処理の効果を確実に得るためである。ここで用いたディスプレイ装置の表示階調は、０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５であり、低輝度部分で階調の間隔が小さくなっている。視覚的にも低輝度部分の輝度変化に対する感度が高いため、特に階調０と１の間、１と３の間の階調を忠実に再現することが重要となり、これを実現するためにビット数拡張手段が不可欠となっている。
【００３８】
なお、本実施の形態では、入力画像信号を８ビット、ディザマトリクスを２×２、表示階調数が１３階調であるとして説明した。このとき画像信号を４倍拡張表示階調である４９階調に制限したのはディザマトリクスの要素の個数が４（＝２×２）であることに起因していた。また、ディスプレイ装置で表現可能な８ビット１３階調を４倍した１０ビット１３階調を用いたのは正確に４等分した４９階調を作り出すためである。また、ビット数拡張手段で画像信号を８ビットから１０ビットへと階調数を拡張したのも同様の理由からである。
【００３９】
しかしながら本発明はこれに限定されるものではない。一般的に、入力画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）、表示階調の数がｃとした場合、ビット数拡張手段において、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張し、続く階調制限手段において、表示階調ｃを（ｎ×ｍ）倍した階調（以下ｍｎ倍率表示階調と略記する）に対し、その階調間を（ｎ×ｍ）等分した階調（以下、ｍｎ倍拡張表示階調と略記する）に制限し、続くディザ回路においてディザマトリクスを加算し、続くレベル変換回路においてディスプレイ装置でｍｎ倍率表示階調をしきい値として切り捨て、その後（ｎ×ｍ）で除することによりディスプレイ装置において表示可能なビット数および階調の画像信号とすることができる。
【００４０】
ここで使用するディザマトリクスは以下のようにして作成する。
【００４１】
まず、階調制限手段から出力される階調のうち、ｍｎ倍率表示階調に一致する階調に対しては（ｎ×ｍ）個のディザ要素を全て０とする。次にｍｎ倍率表示階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調のうち、最も小さい階調に対しては（ｎ×ｍ）個の要素のうち（ｎ×ｍ−１）個を０に、２番目に小さい階調に対しては（ｎ×ｍ）個の要素のうち（ｎ×ｍ−２）個を０にする。以下同様にｉ番目に小さい階調に対しては（ｎ×ｍ）個の要素のうち（ｎ×ｍ−ｉ）個を０にする。ディザ要素のうち０でないものは、ｍｎ倍率表示階調のうち当該階調以上で最も小さいものと当該階調との差とする。
【００４２】
すなわち一般の場合のディザ要素は以下の式にしたがって求める。
【００４３】
ディスプレイ装置の表示階調を
｛０、・・・、ｒ、ｓ、・・・｝
であるとする。このときｍｎ倍率表示階調は
｛０、・・・、（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｓ、・・・｝
となる。（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分する階調は
（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×２、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×３、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）
となる。
【００４４】
ここで、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）は、（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分した階調のうち（ｎ×ｍ）×ｒを１番目として小さい階調からｉ番目の階調であることを示す。これらの記号を用て、ｉ番目の階調に対する各ディザ要素を次のように設定する。
【００４５】
ｄ（ｎ×ｍ−０）＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
ｄ（ｎ×ｍ−１）＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
・
・
ｄ（ｎ×ｍ−（ｉ−２））＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
ｄ（ｎ×ｍ−（ｉ−１））＝０
・
・
ｄ２＝０
ｄ１＝０
例えば本実施の形態で使用した例で、ｍ＝２、ｎ＝２、ｒ＝１３、ｓ＝２３とすると、階調制限テーブルの５２（ｉ＝１）に対するディザ要素は、
ｄ４＝０
ｄ３＝０
ｄ２＝０
ｄ１＝０
となる。また、階調制限テーブルの６２（ｉ＝２）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（２−１）｝＝３０
ｄ３＝０
ｄ２＝０
ｄ１＝０
となる。また、階調制限テーブルの７２（ｉ＝３）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（３−１）｝＝２０
ｄ３＝（２３−１３）×｛（２×２）−（３−１）｝＝２０
ｄ２＝０
ｄ１＝０
となる。また、階調制限テーブルの８２（ｉ＝４）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ３＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ２＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ１＝０
となり図４の表に一致することがわかる。
【００４６】
（実施の形態２）
本実施の形態は、ディザ要素決定回路を簡略化して回路規模を小さくしても実施の形態１と同様の結果が得られるようにしたものである。本実施の形態の階調拡張手段、階調制限手段、ディザ処理手段のうちのディザ回路、レベル変換手段については、実施の形態１と同様であるので説明を省略する。本実施の形態が実施の形態１と異なるのはディザ要素決定回路のディザ要素の値である。図６に示すように、４倍率表示階調間を４等分して得られた４つの階調に対応するディザマトリクスのディザ要素は全て等しい値としている。例えば、階調が５２、６２、７２、８２に対するディザ要素はｄ１＝０、ｄ２＝１０、ｄ３＝２０、ｄ４＝３０と全て同一の値としている。このため、画像信号に基づくディザ要素の設定処理が簡略化されるので、回路規模を小さく、かつメモリ容量も低減できる。
【００４７】
以下にその構成を動作とともに説明する。なお、本実施の形態においても実施の形態１と同様、入力画像信号が８ビット２５６階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２、ディスプレイ装置の表示階調が（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）の８ビット１３階調であるとする。
【００４８】
本実施の形態で用いられるディザ要素は以下のように決定する。まず、４つのディザ要素のうちｄ１については階調にかかわらず全て０とする。次に４倍率表示階調を４等分するために挿入された３つの階調をＫ１、Ｋ２、Ｋ３（Ｋ１＜Ｋ２＜Ｋ３と仮定する）とし、上記３つの階調以上で最も小さい４倍率表示階調をＫ４とする。ｄ２は、上記３つの階調のうち１番大きい階調とＫ４との差（この場合Ｋ４−Ｋ３）とする。ｄ３は、上記３つの階調のうち２番目に大きい階調とＫ４との差（この場合Ｋ４−Ｋ２）とする。ｄ４は、上記３つの階調のうち１番小さい階調とＫ４との差（この場合Ｋ４−Ｋ１）とする。例えば、階調５２、６２、７２、８２に対しては、Ｋ１＝６２、Ｋ２＝７２、Ｋ３＝８２、Ｋ４＝９２となるので、ｄ１＝０、ｄ２＝９２−８２＝１０、ｄ３＝９２−７２＝２０、ｄ４＝９２−６２＝３０となり、図６に示したディザ係数が求まる。
【００４９】
本実施の形態におけるディザ要素を用いてディザ処理を行った結果を図７に示す。図７（ａ）は本実施の形態で用いられるディザマトリクスの配列であり、実施の形態１と同じものである。各画素毎の画像信号Ｃが、図７（ｃ）のようになっていると仮定する。これも実施の形態１と同じものである。このときそれぞれの画像信号Ｃに対応するディザ要素は図６の表により決定され、図７（ｂ）のように表される。ディザ回路４００は、各画素毎に画像信号Ｃとそれに対応するディザ要素とを加算し画像信号Ｄとして出力する。これら２つの値を加算した結果を図７（ｄ）に示す。図７（ｂ）および図７（ｄ）の信号の値は、実施の形態１に対応する図５（ｂ）、図５（ｄ）とは異なる値を持っている。続くレベル変換手段１０４は、４倍率表示階調（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）をしきい値として画像信号Ｄの切り捨てを行い、その結果を４で除する。図７（ｅ）が切り捨てを行った結果であり図７（ｆ）が４で除した結果である。この時点で、実施の形態１に対応する図５（ｅ）、図５（ｆ）と同一の値に戻っていることがわかる。このように、図６の表に示すようなディザ要素を設定することで、実施の形態１と同様の結果を得ることができた。
【００５０】
以上の処理方法により、表示階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置においても誤差拡散処理とディザ処理を併用して良好な中間調画像の表示が可能となる。加えて、誤差拡散後に出力された画像信号に基づくディザ要素の設定処理が簡略化されるので、回路規模を小さく、かつメモリ容量も低減できる。この結果、低コストで擬似的に中間調表現可能な画像処理装置を実現できる。
【００５１】
なお、本実施の形態において、一般的に、入力画像がｂビット、ディザマトリクスをｎ×ｍ、表示階調の数がｃとした場合、ディザ係数は以下のようにして求める。
【００５２】
ディスプレイ装置の表示階調を
｛０、・・・、ｒ、ｓ、・・・｝
であるとする。このときｍｎ倍率表示階調は
｛０、・・・、（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｓ、・・・｝
となる。（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分する階調は
（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×２、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×３、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）となる。
【００５３】
ここで、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）は、（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分した階調のうち（ｎ×ｍ）×ｒを１番目として小さい階調からｉ番目の階調であることを示す。これらの記号を用い、各ディザ要素は次のように設定する。
【００５４】
ｄ１＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−０）｝＝０
ｄ２＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）｝
ｄ３＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−２）｝
ｄ４＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−３）｝
・
・
ｄｉ＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−（ｉ−１））｝
・
・
ｄ（ｎ×ｍ）＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−（ｎ×ｍ−１））｝
＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１｝
例えば本実施の形態で使用した例で、ｍ＝２、ｎ＝２、ｒ＝１３、ｓ＝２３とする。このとき、階調制限テーブルの５２（ｉ＝１）に対するディザ要素は、
ｄ１＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−０）｝＝０
ｄ２＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−１）｝＝１０
ｄ３＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−２）｝＝２０
ｄ４＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−２）｝＝３０
となって図６の表と一致することがわかる。
【００５５】
【発明の効果】
このような構成とすることにより、表示階調が離散的であり、かつそれぞれの階調の間隔が等間隔でない階調表示特性を有するディスプレイ装置に対しても、擬似的に連続的な階調表現が可能となり良好な中間調表示が行える画像表示装置が実現できる。また、ディザマトリクスのディザ要素の値を簡略化することでディザ要素出力手段のメモリ容量やディザ回路の回路規模を小さくできるため、画像処理装置の低コスト化が図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態１および実施の形態２における画像処理装置の回路ブロック図
【図２】本発明の実施の形態１および実施の形態２における画像処理装置のビット数拡張手段の回路ブロック図
【図３】本発明の実施の形態１および実施の形態２における画像処理装置の階調制限手段の回路ブロック図
【図４】本発明の実施の形態１におけるディザ要素の値を示す図
【図５】本発明の実施の形態１におけるディザ処理手段およびレベル変換手段の動作を説明するための図
【図６】本発明の実施の形態２におけるディザ要素の値を示す図
【図７】本発明の実施の形態２におけるディザ処理手段およびレベル変換手段の動作を説明するための図
【図８】従来の技術における画像処理装置の回路ブロック図
【図９】従来の技術における誤差拡散の処理内容を説明するための図
【図１０】従来の技術における誤差拡散回路のブロック図
【図１１】従来の技術におけるディザ回路のブロック図
【符号の説明】
１００ ビット数拡張手段
１０１ 階調制限手段
１０２ ディザ処理手段
１０３，８０４ ディスプレイ装置
１０４ レベル変換手段
１０６ 入力画像信号（画像信号Ａ）
２００ 逆ガンマ補正回路
２０１ 第１の誤差拡散回路
３０１ 階調制限テーブル
４０１ ディザ要素決定回路
８０１ 画像信号
８０２ 誤差拡散回路
８０３ ディザ回路
【発明の属する技術分野】
本発明は、表示可能な階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置の中間調表示を行うための画像処理装置に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置等のディスプレイ装置において、表示可能な階調（以下、表示階調と略記する）の数が十分でない場合、滑らかな中間調の表現が難しく、階調間の境界が地図の等高線のような模様（いわゆる偽輪郭）として観測され、画像表示品質を著しく劣化させる。この場合、擬似的に階調数を増加させる手法として誤差拡散処理やディザ処理が知られている。
【０００３】
以下に誤差拡散処理とディザ処理を併用する場合の一般的な手法について、図面を参照しながら説明する。例として、入力画像信号が８ビット２５６階調、ディスプレイ装置の表示階調が５ビット３２階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２とする。このとき、ここで用いられるディスプレイ装置の表示階調の間隔は等間隔である。
【０００４】
図８において、誤差拡散回路８０２は８ビットの画像信号８０１を入力し下位１ビット信号について誤差拡散処理を行った後、上位７ビットを次のディザ回路８０３に送る。ディザ回路８０３は、この７ビット信号にディザ処理を行い５ビット化した画像信号をディスプレイ装置８０４に出力する。
【０００５】
まず、誤差拡散処理について説明する。いま、図９に示す画素Ｐ０の信号処理を行うものとする。このとき画素Ｐ０の１ライン前の画素Ｐ１、Ｐ２、Ｐ３および直前画素Ｐ４の表示誤差、すなわち下位１ビットの値に、それぞれ図９に示すような所定の重み付け処理を行い、画素Ｐ０の入力画像信号に加算する。また、画素Ｐ０の表示誤差である下位１ビットにつては、所定の重み付け処理を行い周囲の画素Ｐ５、Ｐ６、Ｐ７、Ｐ８へ拡散する。図９の実線矢印は周囲の画素からＰ０に加算される誤差を表し、点線矢印はＰ０から周囲の画素に拡散する誤差を表している。また、矢印に付随した数値はそれぞれの重み付けの大きさを表す。図１０は誤差拡散回路のブロック図である。ブロック内のＴは１画素遅延回路、Ｈは１ライン遅延回路を表し、各遅延回路に続く各ブロックの数値はそれぞれの重み付けの大きさを表す。図１０に示すように、この加算した結果のうち上位７ビットをディザ回路８０３に出力する。下位１ビットの誤差分については、７／１６を画素Ｐ０の次の画素Ｐ５に、３／１６を画素Ｐ０の左下の画素Ｐ６に、５／１６を画素Ｐ０の直下の画素Ｐ７に、また、３／１６を画素Ｐ０の左下の画素Ｐ８にそれぞれ加算する。このような加算を個々の画素に対して行うことで、誤差を周辺画素に拡散する。
【０００６】
次に、ディザ回路８０３での信号処理について説明する。図１１（ａ）は２×２ディザマトリクスの配列を示し、左上のディザ要素をｄ１、右下をｄ２、左下をｄ３、右上をｄ４としている。図１１（ｂ）は、図１１（ａ）においてｄ１＝０、ｄ２＝１、ｄ３＝２、ｄ４＝３としたものである。図１１（ｃ）は誤差拡散回路８０２で処理した後の７ビット画像信号の一例である。ディザ回路８０３はこれに図１１（ｂ）に示すディザ要素を各々加算する。加算結果を図１１（ｄ）に示すが、この信号は７ビットであるので下位２ビットを切り捨てて図１１（ｅ）とし、最終的には上位５ビットのみを取出すことで図１１（ｆ）の値を得る。
【０００７】
ここで行ったディザ処理の原理は次のとおりである。もとの７ビットのうち、下位の２ビットが０、すなわち２進数表示でＸＸＸＸＸ００（Ｘ＝１または０）であった場合は、どのディザ要素を加算されても上位５ビットは増加しない。例えば、画像信号が２０のときには２進数表示で００１０１００であり、ディザ要素３は０００００１１であるので、これらを加算すると００１０１１１となり上位５ビットは増加しない。ディザ要素が２および１の場合も同様である。
【０００８】
もとの７ビットのうち、下位の２ビットが１であった場合は、ディザ要素が３である場合にのみ上位５ビットは繰り上がる。例えば、画像信号が２１であるときには、２進数表示で００１０１０１でありディザ要素３は０００００１１であるのでこれらを加算すると２４、すなわち００１１０００となり上位５ビットは繰り上がる。ディザ要素が３である確率は１／４であるので、この場合に上位５ビットが繰り上がる確率は１／４である。
【０００９】
同様に、もとの７ビットのうち下位２ビットが２であった場合は、ディザ要素が３と２のときに上位５ビットは繰り上がる。ディザ要素が３または２である確率はそれぞれ１／４であるので、この場合に上位５ビットが繰り上がる確率は２／４である。
【００１０】
さらに、もとの７ビットのうち下位２ビットが３であった場合は、ディザ要素が３、２および１であるときに上位５ビットは繰り上がり、その確率は３／４である。
【００１１】
したがって、例えば、もとの７ビットが２１である場合には、１／４の確率で繰り上げられ２４となり、それ以外の場合は最後に切り捨てられ２０となるので、ディザ処理後の画像の平均的な階調は２４×１／４＋２０×３／４＝２１となる。以上のようにして最終的に５ビットで擬似的にもとの７ビットが表現できることになる。
【００１２】
この例では、（ｎ×ｍ）＝（２×２）のディザマトリクスで、４つのディザ要素ｄ１〜ｄ４を持つので２ビット（４階調）分を擬似的に表現している。もし、（ｎ×ｍ）＝（４×４）のディザマトリクスを使用した場合は、１６のディザ要素を持つので４ビット（１６階調）分を擬似的に表現することができる。
【００１３】
【発明が解決しようとする課題】
上述の階調補正方法は、あくまでも表示階調の間隔が等間隔なディスプレイ装置に対して良好に中間調画像を表示するためのものである。一方、表示階調の間隔が等間隔でないディスプレイ装置の場合にはこのような画像処理方法では有効ではない。例えば、表示階調が０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５の８ビット１３階調のようなディスプレイ装置の場合、使用するディザマトリクスが上述と同様であれば階調の値が１３以上ではディザ処理を行っても繰り上がりが発生せず効果がない。また階調の値が３以下では繰り上がりが大きすぎ逆に画質劣化を招く。これは４つのディザ要素ｄ１〜ｄ４の値が固定化しているためである。
【００１４】
これに対して、特開平８−２８６６３４号公報には、複数個の画素単位が二次元状のマトリクス形式に配置されているディスプレイ装置において、入力された画像信号に応じたディザパターンを加算した後、誤差拡散処理を行う中間調表示方法が開示されている。この方法では、誤差拡散のしきい値を入力信号とタイミングジェネレータからの信号によって、それぞれ階調毎、ドット毎およびライン毎に変化できるように構成している。そして、誤差拡散処理を行う前の入力画像信号の階調に応じて最適なディザパターンを選択することにより、常に固定されたディザパターンを挿入する従来の中間調表示方法に比べてフリッカや固定模様等の発生を抑制できる。しかしながら、この例では、階調を向上するためではなく、誤差拡散のしきい値を千鳥状に散らしてフリッカを防止するためにディザ処理を使用している。したがって、ディスプレイ装置の表示階調数が十分でなく、かつ階調の間隔が等間隔でないディスプレイ装置の場合には十分な中間調表示が行えないという課題がある。
【００１５】
本発明は、このような表示階調の数が十分でないディスプレイ装置においても滑らかな中間調の表現を可能とするものである。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために本発明の画像処理装置は、ディスプレイ装置に入力する画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）とした場合、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張して第１の画像信号として出力するビット数拡張手段と、後でディザ処理によって擬似的に階調数をほぼ（ｎ×ｍ）倍することを想定し階調数ｃのほぼ（ｎ×ｍ）倍の階調に画像信号を制限する階調制限テーブルと、制限された差分を表示誤差として誤差拡散処理を行う階調制限手段と、画像信号に依存するディザ要素を用いて画像信号のディザ処理を行い最終的にｂビットｃ階調の画像信号に変換するレベル変換手段とを有することを特徴とする。
【００１７】
【発明の実施の形態】
すなわち、請求項１に記載の発明は、表示可能な階調の間隔が一定でない特性を有するディスプレイ装置に入力する画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）とした場合、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張して第１の画像信号として出力するビット数拡張手段と、前記ディスプレイ装置の表示可能な階調を（ｎ×ｍ）倍した階調に対して各階調間を（ｎ×ｍ）等分した階調に出力を制限する階調制限テーブルと、前記第１の画像信号を前記階調制限テーブルの階調に制限して第２の画像信号として出力するとともに、制限によって生じた差分を表示誤差として誤差拡散処理を行う階調制限手段と、前記第２の画像信号に基づいて決定したディザマトリクス（ｎ×ｍ）の各ディザ要素を用いて前記第２の画像信号のディザ処理を行い第３の画像信号として出力するディザ処理手段と、前記第３の画像信号を前記ディスプレイ装置で表示可能なビット数および階調に変換するレベル変換手段とを有する画像処理装置である。
【００１８】
また、請求項２に記載の発明は、請求項１において、ビット数拡張手段が逆ガンマ補正回路と誤差拡散回路を有し、逆ガンマ補正回路は入力画像信号を一時的に第１の画像信号のビット数よりも多い画像信号に変換することを特徴とする画像処理装置である。
【００１９】
また、請求項３に記載の発明は、請求項１において、表示可能な階調を（ｎ×ｍ）倍した階調の各階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調に対して、小さい方から
ｉ＝２、３、・・・、ｎ×ｍ
としたとき、ｉ番目の階調が、表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値に繰り上がる確率が
（ｉ−１）／（ｎ×ｍ）
であり、繰り上がらない確率が
｛（ｎ×ｍ）−（ｉ−１）｝／（ｎ×ｍ）
となるようにディザマトリクスのディザ要素の値を設定したことを特徴とする画像処理装置である。
【００２０】
以下、本発明の一実施の形態について図面を用いて詳細に説明する。
【００２１】
（実施の形態１）
実施の形態１の画像処理装置について、以下にその構成を動作とともに説明する。本実施の形態は、入力画像信号が８ビット２５６階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２、さらにディスプレイ装置の表示階調が８ビット１３階調であり、かつ表示階調の間隔が等間隔でない場合を例として説明する。ここで、具体的な表示階調は（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）であるとする。
【００２２】
図１において、８ビットの入力画像信号（画像信号Ａ）１０６は、ビット数拡張手段１００で１０ビットの画像信号Ｂに変換される。次に画像信号Ｂは、階調制限手段１０１で１０ビットのまま４９階調に階調制限された画像信号Ｃに変換される。さらに画像信号Ｃはディザ処理手段１０２でディザ処理を行って１０ビットの画像信号Ｄに変換される。そして画像信号Ｄは、レベル変換手段１０４において８ビット１３階調の画像信号Ｅに変換され、最終的にこの画像信号Ｅに基づきディスプレイ装置１０３で画像が表示される。
【００２３】
それぞれの処理について以下に説明する。
【００２４】
ビット数拡張手段１００は図２に示すように逆ガンマ補正回路２００と第１の誤差拡散回路２０１から構成される。逆ガンマ補正回路２００は、８ビットの画像信号Ａ（ｘ＝０〜２５５）に対し、次式にしたがって逆ガンマ補正し１２ビットの画像信号（ｙ＝０〜４０９５）に変換する。
【００２５】
ｙ＝（ｘ／２５５）＾２．２×４０９５
ここで、８ビットから１２ビットへと増加したのは、画像信号のダイナミックレンジ（最大階調と階調１との比）であり、階調数そのものが増加したのではないことに注意されたい。表現できる階調は２５６種類のｘの値（ｘ＝０〜２５５）に対応した２５６種類のｙの値である。
【００２６】
次に、第１の誤差拡散回路２０１は、逆ガンマ補正後の１２ビット画像信号のうち下位２ビットを表示誤差として第１の誤差拡散処理を行い、１０ビットの画像信号（画像信号Ｂ）として出力する。第１の誤差拡散処理については従来の技術とほぼ同様であるので詳細な説明は省略する。ただし、従来の技術では８ビット入力信号の下位１ビットを拡散し上位７ビットを出力信号とする例について述べたが、本実施の形態では１２ビット入力信号の下位２ビットを拡散し上位１０ビットを出力信号としている。
【００２７】
次に階調制限手段１０１について説明する。
【００２８】
本実施の形態で用いられるディスプレイ装置の表示階調は次の８ビット１３階調（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）である。これらを４倍し１０ビットで表現すると（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）となる。以下これを４倍率表示階調と略記する。ここで、それぞれの階調間を４等分するように３つの階調を等間隔で挿入すると１０ビット４９階調（０、１、２、３、４、６、８、１０、１２、１６、２０、２４、２８、３４、４０、４６、５２、６２、７２、８２、９２、１０６、１２０、１３４、１４８、１６７、１８６、２０５、２２４、２５０、２７６、３０２、３２８、３６１、３９４、４２７、４６０、５００、５４０、５８０、６２０、６６７、７１４、７６１、８０８、８６１、９１４、９６７、１０２０）が得られる。以下これを４倍拡張表示階調と略記する。４倍拡張表示階調は、後でディザ処理手段１０２を用いて擬似的に階調を４倍に増やすことを見越してなされている。
【００２９】
階調制限手段１０１は、１０ビット画像信号Ｂを上記の４９個の４倍拡張表示階調に制限する。図３は、階調制限手段１０１の回路ブロック図である。ブロック内のＴは１画素遅延回路、Ｈは１ライン遅延回路を表す。階調制限手段１０１は、階調制限テーブル３０１を用いて出力画像信号Ｃを４倍拡張表示階調に制限するとともに、入力画像信号Ｂと階調制限された信号の差を表示誤差として第２の誤差拡散動作を行う。いま、ある１つの画素Ｐ０に注目し、対応する１０ビット画像信号Ｂを入力したとする。このとき画素Ｐ０の１ライン前の画素Ｐ１、Ｐ２、Ｐ３および直前画素Ｐ４の表示誤差それぞれに図３に示した所定の重み、すなわち１／１６、５／１６、３／１６および７／１６を掛けて画素Ｐ０の入力信号に加算する。そしてこの加算した信号を階調制限テーブル３０１の数値、すなわち４倍拡張表示階調と比較し、加算した信号に最も近い数値を画像信号Ｃとして出力する。それとともに、もとの信号と出力した信号との差を表示誤差として、７／１６を画素Ｐ０の次の画素Ｐ５に、３／１６を画素Ｐ０の左下の画素Ｐ６に、５／１６を画素Ｐ０の直下の画素Ｐ７に、１／１６を画素Ｐ０の右下の画素Ｐ８にそれぞれ拡散する。
【００３０】
階調制限テーブル３０１の構成は、例えば、入力信号に対して画像信号Ｃと表示誤差を出力するＲＯＭテーブルでもよく、また、入力信号に対して画像信号Ｃを出力するＲＯＭと、入力信号から画像信号Ｃを減じて表示誤差を算出する減算回路の組合せでもよい。
【００３１】
次にディザ処理手段１０２について説明する。
【００３２】
ディザ要素決定回路４０１は、画像信号Ｃに基づいて決定したディザ要素をディザ回路４００に出力する。図４に示すように画像信号Ｃのとり得る４９階調の各々に対しディザ要素（ｄ１〜ｄ４）の値が決まっている。本実施の形態で用いられるディザ要素は以下のように決定する。まず、４倍拡張表示階調のうち、４倍率表示階調に一致する階調に対しては４つのディザ要素を全て０とする。そうでない場合は階調間を４等分するために挿入された３つの階調のうち、最も小さい階調に対しては４つのディザ要素のうち３つを０に、２番目に小さい階調に対しては４つのディザ要素のうち２つを０に、３番目に小さい階調に対しては４つのディザ要素のうち１つを０にする。０でないものについては、４倍率表示階調のうち当該階調以上で最も小さい階調と当該階調との差とする。例えば、画像信号Ｃが８２である場合は、８２以上で最も小さい４倍率表示階調９２と当該階調８２との差は１０となるので、ｄ１＝０、ｄ２＝１０、ｄ３＝１０、ｄ４＝１０である。ここで、送られてきた画像信号Ｃがディザマトリクスのｄ４に対応する位置であった場合には、ディザ回路４００へ出力される値は１０となる。
【００３３】
次に図５を用いてディザ回路４００での信号処理について説明する。図５（ａ）は本実施の形態で用いられるディザマトリクスの配列であり、マトリクスの左上のディザ要素をｄ１、右下をｄ２、左下をｄ３、右上をｄ４としている。説明のために各画素毎の画像信号Ｃが、図５（ｃ）のようになっていると仮定する。このときそれぞれの画像信号Ｃに対応するディザ要素は図４の表により決定され、図５（ｂ）のように表される。ディザ回路４００は、各画素毎に画像信号Ｃとそれに対応するディザ要素とを加算し画像信号Ｄとして出力する。これら２つの値を加算した結果を図５（ｄ）に示す。これが画像信号Ｄである。このようにディザ要素を画像信号Ｃに応じて最適に決定し、画像信号Ｄに変換される。
【００３４】
次にレベル変換手段１０４について説明する。レベル変換手段１０４は、４倍率表示階調（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）をしきい値として画像信号Ｄの切り捨てを行い、その結果を４で除する。図５（ｅ）が切り捨てを行った結果であり同図（ｆ）が４で除した結果である。例えば、図５（ｄ）において１行３列目の画素に対応する画像信号Ｄの値は８２である。したがって、８２未満で最も大きい値である５２へと切り下げ、４で除して１３となる。また、１行２列目の画像信号Ｃの値は９２でありこの場合は切り下げが発生せず、４で除して２３となる。以上のように画像信号Ｄは最終的にディスプレイ装置で表示可能な８ビット１３階調の画像信号Ｅに変換される。
【００３５】
ここで行ったディザ処理の結果を、４倍率表示階調である５２と９２との間を例に説明する。画像信号Ｃの値が５２の場合、４つのディザ要素が全て０であるので信号は変化せず５２のままである。画像信号Ｃの値が６２の場合、４つのディザ要素のうちｄ１からｄ３は０で、ｄ４のみが３０であるのでレベル変換手段１０４で５２に切り下げられる確率は３／４であり９２に繰り上がる確率は１／４である。その結果、５２×３／４＋９２×１／４＝６２となるので、平均して６２が得られたことになる。画像信号Ｃの値が７２の場合、ディザ要素のうちｄ１とｄ２が０で、ｄ３とｄ４が２０であるので５２に切り下がる確率は２／４であり９２に繰り上がる確率も２／４であり、平均して７２が得られる。同様に画像信号Ｃの値が８２の場合、５２に切り下がる確率は１／４であり９２に繰り上がる確率が３／４となり、平均して８２が表示される。このようにして本来のディザ処理の原理どおりに擬似的な階調表現がなされており、これらは他の階調間でも同様である。
【００３６】
このような画像処理により、表示階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置においても、誤差拡散処理とディザ処理を併用して良好な中間調画像を表示することができる。例えば、ＴＦＴ駆動する液晶表示装置、ＳＴＮ液晶材料を用いてドットマトリクス方式で駆動する液晶表示装置、あるいはサブフィールド法を用いることで画像のコントラストが低下したり偽輪郭が発生するようなＰＤＰ装置等に対して、良好な中間調を表示できるようになる。
【００３７】
特に本発明ではビット数拡張手段を用いて画像データを１０ビットに拡張している。これは表示階調の間隔が１であっても、その間を４等分し３つの階調を挿入することによってディザ処理の効果を確実に得るためである。ここで用いたディスプレイ装置の表示階調は、０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５であり、低輝度部分で階調の間隔が小さくなっている。視覚的にも低輝度部分の輝度変化に対する感度が高いため、特に階調０と１の間、１と３の間の階調を忠実に再現することが重要となり、これを実現するためにビット数拡張手段が不可欠となっている。
【００３８】
なお、本実施の形態では、入力画像信号を８ビット、ディザマトリクスを２×２、表示階調数が１３階調であるとして説明した。このとき画像信号を４倍拡張表示階調である４９階調に制限したのはディザマトリクスの要素の個数が４（＝２×２）であることに起因していた。また、ディスプレイ装置で表現可能な８ビット１３階調を４倍した１０ビット１３階調を用いたのは正確に４等分した４９階調を作り出すためである。また、ビット数拡張手段で画像信号を８ビットから１０ビットへと階調数を拡張したのも同様の理由からである。
【００３９】
しかしながら本発明はこれに限定されるものではない。一般的に、入力画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）、表示階調の数がｃとした場合、ビット数拡張手段において、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張し、続く階調制限手段において、表示階調ｃを（ｎ×ｍ）倍した階調（以下ｍｎ倍率表示階調と略記する）に対し、その階調間を（ｎ×ｍ）等分した階調（以下、ｍｎ倍拡張表示階調と略記する）に制限し、続くディザ回路においてディザマトリクスを加算し、続くレベル変換回路においてディスプレイ装置でｍｎ倍率表示階調をしきい値として切り捨て、その後（ｎ×ｍ）で除することによりディスプレイ装置において表示可能なビット数および階調の画像信号とすることができる。
【００４０】
ここで使用するディザマトリクスは以下のようにして作成する。
【００４１】
まず、階調制限手段から出力される階調のうち、ｍｎ倍率表示階調に一致する階調に対しては（ｎ×ｍ）個のディザ要素を全て０とする。次にｍｎ倍率表示階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調のうち、最も小さい階調に対しては（ｎ×ｍ）個の要素のうち（ｎ×ｍ−１）個を０に、２番目に小さい階調に対しては（ｎ×ｍ）個の要素のうち（ｎ×ｍ−２）個を０にする。以下同様にｉ番目に小さい階調に対しては（ｎ×ｍ）個の要素のうち（ｎ×ｍ−ｉ）個を０にする。ディザ要素のうち０でないものは、ｍｎ倍率表示階調のうち当該階調以上で最も小さいものと当該階調との差とする。
【００４２】
すなわち一般の場合のディザ要素は以下の式にしたがって求める。
【００４３】
ディスプレイ装置の表示階調を
｛０、・・・、ｒ、ｓ、・・・｝
であるとする。このときｍｎ倍率表示階調は
｛０、・・・、（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｓ、・・・｝
となる。（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分する階調は
（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×２、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×３、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）
となる。
【００４４】
ここで、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）は、（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分した階調のうち（ｎ×ｍ）×ｒを１番目として小さい階調からｉ番目の階調であることを示す。これらの記号を用て、ｉ番目の階調に対する各ディザ要素を次のように設定する。
【００４５】
ｄ（ｎ×ｍ−０）＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
ｄ（ｎ×ｍ−１）＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
・
・
ｄ（ｎ×ｍ−（ｉ−２））＝（ｓ−ｒ）×｛（ｎ×ｍ）−（ｉ−１）｝
ｄ（ｎ×ｍ−（ｉ−１））＝０
・
・
ｄ２＝０
ｄ１＝０
例えば本実施の形態で使用した例で、ｍ＝２、ｎ＝２、ｒ＝１３、ｓ＝２３とすると、階調制限テーブルの５２（ｉ＝１）に対するディザ要素は、
ｄ４＝０
ｄ３＝０
ｄ２＝０
ｄ１＝０
となる。また、階調制限テーブルの６２（ｉ＝２）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（２−１）｝＝３０
ｄ３＝０
ｄ２＝０
ｄ１＝０
となる。また、階調制限テーブルの７２（ｉ＝３）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（３−１）｝＝２０
ｄ３＝（２３−１３）×｛（２×２）−（３−１）｝＝２０
ｄ２＝０
ｄ１＝０
となる。また、階調制限テーブルの８２（ｉ＝４）に対するディザ要素は、
ｄ４＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ３＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ２＝（２３−１３）×｛（２×２）−（４−１）｝＝１０
ｄ１＝０
となり図４の表に一致することがわかる。
【００４６】
（実施の形態２）
本実施の形態は、ディザ要素決定回路を簡略化して回路規模を小さくしても実施の形態１と同様の結果が得られるようにしたものである。本実施の形態の階調拡張手段、階調制限手段、ディザ処理手段のうちのディザ回路、レベル変換手段については、実施の形態１と同様であるので説明を省略する。本実施の形態が実施の形態１と異なるのはディザ要素決定回路のディザ要素の値である。図６に示すように、４倍率表示階調間を４等分して得られた４つの階調に対応するディザマトリクスのディザ要素は全て等しい値としている。例えば、階調が５２、６２、７２、８２に対するディザ要素はｄ１＝０、ｄ２＝１０、ｄ３＝２０、ｄ４＝３０と全て同一の値としている。このため、画像信号に基づくディザ要素の設定処理が簡略化されるので、回路規模を小さく、かつメモリ容量も低減できる。
【００４７】
以下にその構成を動作とともに説明する。なお、本実施の形態においても実施の形態１と同様、入力画像信号が８ビット２５６階調、ディザ処理手段のディザマトリクス（ｎ×ｍ）がｎ＝２、ｍ＝２、ディスプレイ装置の表示階調が（０、１、３、７、１３、２３、３７、５６、８２、１１５、１５５、２０２、２５５）の８ビット１３階調であるとする。
【００４８】
本実施の形態で用いられるディザ要素は以下のように決定する。まず、４つのディザ要素のうちｄ１については階調にかかわらず全て０とする。次に４倍率表示階調を４等分するために挿入された３つの階調をＫ１、Ｋ２、Ｋ３（Ｋ１＜Ｋ２＜Ｋ３と仮定する）とし、上記３つの階調以上で最も小さい４倍率表示階調をＫ４とする。ｄ２は、上記３つの階調のうち１番大きい階調とＫ４との差（この場合Ｋ４−Ｋ３）とする。ｄ３は、上記３つの階調のうち２番目に大きい階調とＫ４との差（この場合Ｋ４−Ｋ２）とする。ｄ４は、上記３つの階調のうち１番小さい階調とＫ４との差（この場合Ｋ４−Ｋ１）とする。例えば、階調５２、６２、７２、８２に対しては、Ｋ１＝６２、Ｋ２＝７２、Ｋ３＝８２、Ｋ４＝９２となるので、ｄ１＝０、ｄ２＝９２−８２＝１０、ｄ３＝９２−７２＝２０、ｄ４＝９２−６２＝３０となり、図６に示したディザ係数が求まる。
【００４９】
本実施の形態におけるディザ要素を用いてディザ処理を行った結果を図７に示す。図７（ａ）は本実施の形態で用いられるディザマトリクスの配列であり、実施の形態１と同じものである。各画素毎の画像信号Ｃが、図７（ｃ）のようになっていると仮定する。これも実施の形態１と同じものである。このときそれぞれの画像信号Ｃに対応するディザ要素は図６の表により決定され、図７（ｂ）のように表される。ディザ回路４００は、各画素毎に画像信号Ｃとそれに対応するディザ要素とを加算し画像信号Ｄとして出力する。これら２つの値を加算した結果を図７（ｄ）に示す。図７（ｂ）および図７（ｄ）の信号の値は、実施の形態１に対応する図５（ｂ）、図５（ｄ）とは異なる値を持っている。続くレベル変換手段１０４は、４倍率表示階調（０、４、１２、２８、５２、９２、１４８、２２４、３２８、４６０、６２０、８０８、１０２０）をしきい値として画像信号Ｄの切り捨てを行い、その結果を４で除する。図７（ｅ）が切り捨てを行った結果であり図７（ｆ）が４で除した結果である。この時点で、実施の形態１に対応する図５（ｅ）、図５（ｆ）と同一の値に戻っていることがわかる。このように、図６の表に示すようなディザ要素を設定することで、実施の形態１と同様の結果を得ることができた。
【００５０】
以上の処理方法により、表示階調が離散的で、かつ階調の間隔が等間隔でない特性を有するディスプレイ装置においても誤差拡散処理とディザ処理を併用して良好な中間調画像の表示が可能となる。加えて、誤差拡散後に出力された画像信号に基づくディザ要素の設定処理が簡略化されるので、回路規模を小さく、かつメモリ容量も低減できる。この結果、低コストで擬似的に中間調表現可能な画像処理装置を実現できる。
【００５１】
なお、本実施の形態において、一般的に、入力画像がｂビット、ディザマトリクスをｎ×ｍ、表示階調の数がｃとした場合、ディザ係数は以下のようにして求める。
【００５２】
ディスプレイ装置の表示階調を
｛０、・・・、ｒ、ｓ、・・・｝
であるとする。このときｍｎ倍率表示階調は
｛０、・・・、（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｓ、・・・｝
となる。（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分する階調は
（ｎ×ｍ）×ｒ、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×２、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×３、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）、・・・、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）となる。
【００５３】
ここで、（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｉ−１）は、（ｎ×ｍ）×ｒと（ｎ×ｍ）×ｓとの間をｎ×ｍ等分した階調のうち（ｎ×ｍ）×ｒを１番目として小さい階調からｉ番目の階調であることを示す。これらの記号を用い、各ディザ要素は次のように設定する。
【００５４】
ｄ１＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−０）｝＝０
ｄ２＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−１）｝
ｄ３＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−２）｝
ｄ４＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−３）｝
・
・
ｄｉ＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−（ｉ−１））｝
・
・
ｄ（ｎ×ｍ）＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×（ｎ×ｍ−（ｎ×ｍ−１））｝
＝｛（ｎ×ｍ）×ｓ｝ − ｛（ｎ×ｍ）×ｒ＋（ｓ−ｒ）×１｝
例えば本実施の形態で使用した例で、ｍ＝２、ｎ＝２、ｒ＝１３、ｓ＝２３とする。このとき、階調制限テーブルの５２（ｉ＝１）に対するディザ要素は、
ｄ１＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−０）｝＝０
ｄ２＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−１）｝＝１０
ｄ３＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−２）｝＝２０
ｄ４＝｛（２×２）×２３｝ − ｛（２×２）×１３＋（２３−１３）×（２×２−２）｝＝３０
となって図６の表と一致することがわかる。
【００５５】
【発明の効果】
このような構成とすることにより、表示階調が離散的であり、かつそれぞれの階調の間隔が等間隔でない階調表示特性を有するディスプレイ装置に対しても、擬似的に連続的な階調表現が可能となり良好な中間調表示が行える画像表示装置が実現できる。また、ディザマトリクスのディザ要素の値を簡略化することでディザ要素出力手段のメモリ容量やディザ回路の回路規模を小さくできるため、画像処理装置の低コスト化が図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態１および実施の形態２における画像処理装置の回路ブロック図
【図２】本発明の実施の形態１および実施の形態２における画像処理装置のビット数拡張手段の回路ブロック図
【図３】本発明の実施の形態１および実施の形態２における画像処理装置の階調制限手段の回路ブロック図
【図４】本発明の実施の形態１におけるディザ要素の値を示す図
【図５】本発明の実施の形態１におけるディザ処理手段およびレベル変換手段の動作を説明するための図
【図６】本発明の実施の形態２におけるディザ要素の値を示す図
【図７】本発明の実施の形態２におけるディザ処理手段およびレベル変換手段の動作を説明するための図
【図８】従来の技術における画像処理装置の回路ブロック図
【図９】従来の技術における誤差拡散の処理内容を説明するための図
【図１０】従来の技術における誤差拡散回路のブロック図
【図１１】従来の技術におけるディザ回路のブロック図
【符号の説明】
１００ ビット数拡張手段
１０１ 階調制限手段
１０２ ディザ処理手段
１０３，８０４ ディスプレイ装置
１０４ レベル変換手段
１０６ 入力画像信号（画像信号Ａ）
２００ 逆ガンマ補正回路
２０１ 第１の誤差拡散回路
３０１ 階調制限テーブル
４０１ ディザ要素決定回路
８０１ 画像信号
８０２ 誤差拡散回路
８０３ ディザ回路
Claims (3)
- 表示可能な階調の間隔が一定でない特性を有するディスプレイ装置に入力する画像信号のビット数をｂ、ディザマトリクスを（ｎ×ｍ）（ｍ、ｎは自然数）とした場合、ｂ＋ｌｏｇ 2 （ｎ×ｍ）を満たすようにビット数を拡張して第１の画像信号として出力するビット数拡張手段と、
前記ディスプレイ装置の表示可能な階調を（ｎ×ｍ）倍した階調に対して各階調間を（ｎ×ｍ）等分した階調に出力を制限する階調制限テーブルと、
前記第１の画像信号を前記階調制限テーブルの階調に制限して第２の画像信号として出力するとともに、制限によって生じた差分を表示誤差として誤差拡散処理を行う階調制限手段と、
前記第２の画像信号に基づいて決定したディザマトリクス（ｎ×ｍ）の各ディザ要素を用いて前記第２の画像信号のディザ処理を行い第３の画像信号として出力するディザ処理手段と、
前記第３の画像信号を前記ディスプレイ装置で表示可能なビット数および階調に変換するレベル変換手段と
を有する画像処理装置。 - 前記ビット数拡張手段は逆ガンマ補正回路と誤差拡散回路を有し、前記逆ガンマ補正回路は入力画像信号を一時的に前記第１の画像信号のビット数よりも多い画像信号に変換することを特徴とする請求項１に記載の画像処理装置。
- 前記表示可能な階調を（ｎ×ｍ）倍した階調の各階調間を（ｎ×ｍ）等分するために挿入された（ｎ×ｍ−１）個の階調に対して、小さい方から
ｉ＝２、３、・・・、ｎ×ｍ
としたとき、ｉ番目の階調が、前記表示可能な階調を（ｎ×ｍ）倍した階調の大きい方の値に繰り上がる確率が
（ｉ−１）／（ｎ×ｍ）
であり、繰り上がらない確率が
｛（ｎ×ｍ）−（ｉ−１）｝／（ｎ×ｍ）
となるようにディザマトリクスのディザ要素の値を設定したことを特徴とする請求項１に記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002246542A JP4196060B2 (ja) | 2002-08-27 | 2002-08-27 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002246542A JP4196060B2 (ja) | 2002-08-27 | 2002-08-27 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004088405A JP2004088405A (ja) | 2004-03-18 |
| JP4196060B2 true JP4196060B2 (ja) | 2008-12-17 |
Family
ID=32054416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002246542A Expired - Fee Related JP4196060B2 (ja) | 2002-08-27 | 2002-08-27 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4196060B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5092223B2 (ja) * | 2005-10-04 | 2012-12-05 | パナソニック株式会社 | 画像処理装置 |
| JP4862354B2 (ja) * | 2005-10-26 | 2012-01-25 | セイコーエプソン株式会社 | 画像表示装置、及び画像表示方法 |
| JP4527649B2 (ja) * | 2005-10-27 | 2010-08-18 | 株式会社リコー | 画像処理方法、プログラム、画像処理装置、画像形成装置及び画像形成システム |
| JP2008067343A (ja) * | 2006-07-03 | 2008-03-21 | Seiko Instruments Inc | 色補正回路、駆動装置および表示装置 |
| JP6744757B2 (ja) * | 2016-05-13 | 2020-08-19 | シナプティクス・ジャパン合同会社 | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ |
-
2002
- 2002-08-27 JP JP2002246542A patent/JP4196060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004088405A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354741B2 (ja) | 中間調表示方法及び中間調表示装置 | |
| JP4455513B2 (ja) | 画像処理方法、画像処理装置、及び画像表示装置 | |
| US7085016B2 (en) | Method and apparatus for dithering and inversely dithering in image processing and computer graphics | |
| KR100888577B1 (ko) | 표시장치의 오차확산처리방법 | |
| JP4131158B2 (ja) | 映像信号処理装置、ガンマ補正方法及び表示装置 | |
| JP4325171B2 (ja) | 画像表示装置 | |
| JP4196060B2 (ja) | 画像処理装置 | |
| JP3274227B2 (ja) | 画像処理方法及び装置 | |
| US20030067616A1 (en) | Image processing apparatus and image processing method | |
| JP3562707B2 (ja) | 画像表示装置 | |
| JP2003338929A (ja) | 画像処理方法および画像処理装置 | |
| KR100354742B1 (ko) | 화상 데이터 처리장치 | |
| JP4103740B2 (ja) | 画像表示装置、画像表示方法及び画像表示プログラム | |
| JP3785922B2 (ja) | 表示装置の誤差拡散処理方法 | |
| JP4032737B2 (ja) | 画像処理装置 | |
| KR101888442B1 (ko) | 표시장치 및 그 영상처리방법 | |
| JP2000148068A (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
| KR100403698B1 (ko) | 다계조 화상 표시 방법 및 그 장치 | |
| JP2004088404A (ja) | 画像処理装置 | |
| KR100414107B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 | |
| KR100508936B1 (ko) | 고속 동작이 가능한 오차 확산 방법 및 그 방법을 이용한플라즈마 디스플레이 패널 구동 장치 | |
| JP5092223B2 (ja) | 画像処理装置 | |
| JP2001075521A (ja) | 表示装置の誤差拡散処理方法 | |
| JP4548060B2 (ja) | 誤差拡散処理回路 | |
| JP3994401B2 (ja) | 表示装置の誤差拡散処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |