JP3048771B2 - 画像情報処理装置及び画像情報処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像情報処理装置及び画
像情報処理方法に関し、更に詳しく言えば、ディジタル
ＬＣＤドライバによるＬＣＤディスプレイの階調表示を
多階調化するための画像処理装置及び画像情報処理方法
に関する。

【０００２】

【従来の技術】従来例に係る画像処理装置、とりわけＬ
ＣＤディスプレイの多階調化に関して、本発明の発明者
によって、あるフレームの画素の誤差データを次のフレ
ームの同一位置の画素の原画像データに加算することに
よって多階調化を図る、フレーム間誤差拡散法という方
法が提案されている。

【０００３】従来例に係るフレーム間誤差拡散法を実施
する画像情報処理装置は、図８に示すように、第１のラ
ッチ回路（１），加算器（２），マルチプレクサ
（３），誤差データフレームメモリ（４）及び第２のラ
ッチ回路（５）からなる。当該装置の動作は、まず第１
のラッチ回路（１）に、当該処理をするフレーム（以下
Ｎ番目のフレームと称する。Ｎは２以上の自然数）に対
応し、６ビットのデータである第Ｎの原画像データ（Ｓ
Ｄ）が入力され、ドットクロック（ＤＫ）に同期して加
算器（２）に出力される。

【０００４】次に、Ｎ番目のフレームの直前のフレーム
（以下〔Ｎ−１〕番目のフレームと称する）で求められ
た第〔Ｎ−１〕の誤差データ（ＥＤ）と、第Ｎの原画像
データ（ＳＤ）とが加算器（２）によって加算処理さ
れ、その結果として６ビットのデータであって、Ｎ番目
のフレームに対応する第Ｎの補正画像データ（ＨＤ）が
生成される。

【０００５】次いで、マルチプレクサ（３）に第Ｎの補
正画像データ（ＨＤ）が出力され、該マルチプレクサ
（３）によって第Ｎの補正画像データ（ＨＤ）が上位４
ビットと下位２ビットとに分割され、上位４ビットのデ
ータがＮ番目のフレームの画素の画像表示のためのデー
タ〔以下第Ｎの画像表示データ（ＧＤ）と称する〕とし
て第２のラッチ回路に出力され、下位２ビットのデータ
がＮ番目のフレームに対応する第Ｎの誤差データ（Ｅ
Ｄ）として誤差データフレームメモリ（４）に出力さ
れ、第〔Ｎ−１〕の誤差データ（ＥＤ）に代わって保持
される。

【０００６】なお、このとき、加算器（２）の加算処理
による桁上げの結果、加算器（２）から出力されるデー
タが“００００××”となると、本来の値と異なる値と
なるので、このような場合には、加算器（２）から出力
されるキャリ信号に基づいて、マルチプレクサ（３）か
ら６ビットの“１１１１１１”が出力される。次に、ド
ットクロック（ＤＫ）に同期して第２のラッチ回路
（５）から外部の不図示のＬＣＤドライバに第Ｎの画像
表示データ（ＧＤ）が出力される。上記処理を順次繰り
返すことによって順次第〔Ｎ−１〕の誤差データ（Ｅ
Ｄ）が第Ｎの原画像データ（ＳＤ）に加算される。上記
動作を繰り返すことにより、第１のフレーム、第２のフ
レーム、…、第Ｎのフレーム、…というように順次全て
のフレームの各画素が処理される。

【０００７】以上説明したような画像情報処理装置によ
って、順次次のフレームの同一位置の各画素に誤差デー
タを加算することにより、あるフレームの画素の輝度
と、その直前のフレームの同一画素の輝度との差を少な
くし、全体的に均一化することで、表示画像を原画像に
近づけていた。

【０００８】

【発明が解決しようとする課題】しかしながら、本発明
者が提唱する上記従来の画像情報処理装置によると、誤
差データは順次加算される一方なので、処理するフレー
ムを重ねるごとに加算すべき誤差データは蓄積され、漸
次増大する。このため、本来直後のフレームの原画像デ
ータにのみ誤差データを加算することによって、多階調
化を図るのが望ましいフレーム間誤差拡散において、か
なり前のフレームの誤差データの影響が残ることにな
る。

【０００９】これにより、画像が変化したようなとき
に、関連性のない画像の誤差データが表示画像に悪影響
を及ぼし、画像処理に支障をきたしていた。また、関連
性のない画像の誤差データによる悪影響を抑止すべく、
フレーム内の全画素の誤差データを、一定間隔ごとにリ
セットすると、そのフレームにおいてフリッカが生じる
という事情があった。

【００１０】

【課題を解決するための手段】本発明は上記従来の事情
に鑑み成されたもので、図１に示すように、Ｎ番目（Ｎ
は２以上の自然数）のフレームの画素のＰビットの原画
像データと、前記Ｎ番目のフレームの画素と同一位置の
（Ｎ−１）番目のフレームの画素に対応する誤差データ
とを加算処理する加算手段（１１）と、前記加算処理の
結果であるＰビットのデータの上位Ｌビットを画像表示
データとし、残余の下位ビットのデータの少なくとも１
ビットをＮ番目のフレームの誤差データとする情報演算
手段（１２）と、前記誤差データの読出し／書き込み処
理をする記憶手段（１３）と、フレームに応じて前記誤
差データを清算するラインを変化させながら、複数のラ
インごとに前記誤差データを清算する情報清算手段（１
４）とを具備することで、かなり前のフレームの誤差デ
ータであって、関連性のない画像に係る誤差データの影
響を表示画像に及ぼさずに、かつフリッカを防止するこ
とが可能になる画像情報処理装置及び画像情報処理方法
を提供するものである。

【００１１】

【作 用】本発明に係る画像情報処理装置によれば、図
１に示すように、加算手段（１１）と、情報演算手段
（１２）と、情報清算手段（１４）とを具備している。
例えば、加算手段（１１）によってＮ番目のフレームの
画素のＰビットの原画像データと、Ｎ番目のフレームの
画素と同一位置の（Ｎ−１）番目のフレームの画素に対
応する誤差データとが加算処理され、情報演算手段（１
２）によって加算処理の結果であるＰビットのデータの
うち、上位Ｌビットが画像表示データとされ、残余の下
位ビットのデータのうち、少なくとも１ビットがＮ番目
のフレームの誤差データとされ、情報清算手段（１４）
によって、フレームに応じて誤差データを清算するライ
ンが変化されながら、複数のラインごとに誤差データが
清算される。

【００１２】このため、処理フレームを重ねるごとに漸
次増加していく各画素の誤差データが、一定フレーム毎
にライン単位で清算され、それ以上誤差データは蓄積さ
れないので、近接したフレームの範囲内にのみ、誤差デ
ータの影響が各フレームの表示画像に及ぼされるように
することが可能になる。また、本発明に係る画像情報処
理方法によれば、図２のステップＰ１で、Ｎ番目（Ｎは
２以上の自然数）のフレームの画素のＰビットの原画像
データと、Ｎ番目のフレームの画素と同一位置の（Ｎ−
１）番目のフレームの画素に対応する誤差データとを加
算処理し、ステップＰ２で、加算処理の結果であるＰビ
ットのデータのうち、上位Ｌビットを画像表示データと
し、残余の下位ビットのデータのうち、少なくとも１ビ
ットをＮ番目のフレームの誤差データとし、かつフレー
ムに応じて誤差データを清算するラインを変化させなが
ら、複数のラインごとに誤差データを清算している。

【００１３】このため、フレームを重ねるごとに漸次増
加していく各画素の誤差データが、フレーム内において
ライン毎に清算され、それ以上誤差データは蓄積されな
いので、かなり前のフレームの、関連性のない画像に係
る誤差データの影響が表示画像に及ぼされずにすむ。ま
た、フレームに応じて誤差データを清算するラインを変
化させながら、複数のラインごとに誤差データを清算し
ているので、フレーム内の全画素の誤差データを、一斉
にフレーム単位でリセットする方法に比して、フリッカ
の発生を極力抑止することが可能になる。

【００１４】

【実施例】以下に本発明に係る画像情報処理装置及び画
像情報処理方法の一実施例を図３〜図７を参照しながら
詳細に説明する。本発明の一実施例に係る画像情報処理
装置は、不図示の原画像データを出力する出力部と、Ｌ
ＣＤディスプレイを駆動するＬＣＤドライバとの間に設
けられており、６ビットの原画像データを圧縮して、４
ビットの画像表示用のデータとして４ビット入力のＬＣ
Ｄドライバに出力する装置である。

【００１５】このような場合、原画像データの６ビット
のうち下位２ビットは切り捨てられてしまい、上位４ビ
ットのみが画像表示用のデータとして用いられる。よっ
て、このままでは階調が２⁴ ＝１６階調しか得られない
ので、擬似表現によって原画像に近づける擬似階調化処
理をする必要がある。なお、ここでは、赤（Ｒ）一色の
データに関してのみ説明する。青、緑の各色について
は、同様の装置による同様の処理を並行して行っている
ため、省略する。

【００１６】本発明の一実施例に係る画像情報処理装置
は、図３に示すように、第１のラッチ回路（１１），加
算器（１２），第１のマルチプレクサ（１３），誤差デ
ータフレームメモリ（１４），第２のマルチプレクサ
（１５），リセットタイミング発生器（１６）及び第２
のラッチ回路（１７）からなる。第１のラッチ回路（１
１）は、入力される６ビットの各フレームの原画像デー
タ（ＳＤ）を一旦保持し、ドットクロック（ＤＫ）に基
づいて加算器（１２）に出力するための回路である。

【００１７】加算器（１２）は、原画像データ（ＳＤ）
と、第２のマルチプレクサ（１５）から出力される２ビ
ットの誤差データ（ＥＤ）を加算して、その結果である
６ビットの補正画像データ（ＨＤ）を出力するものであ
る。第１のマルチプレクサ（１３）は、加算器（１２）
から入力される補正画像データ（ＨＤ）を上位４ビット
と下位２ビットとに分割し、その上位４ビットである画
像表示データ（ＧＤ）を第２のラッチ回路（１５）に出
力し、補正画像データ（ＨＤ）の下位２ビットである誤
差データ（ＥＤ）を、誤差データフレームメモリ（１
４）に書き込むものである。

【００１８】誤差データフレームメモリ（１４）は、補
正画像データ（ＨＤ）の下位２ビットである誤差データ
（ＥＤ）の書込み／読出し処理をするものであって、各
フレームごとの誤差データ（ＥＤ）を１フレーム期間保
持して、第２のマルチプレクサ（１５）に出力する。第
２のマルチプレクサ（１５）は、リセットタイミング発
生器（１６）から出力される駆動制御信号（ＲＳ）がハ
イレベル（以下“Ｈ”と記す）のときに、誤差データフ
レームメモリ（１４）から読みだされる誤差データ（Ｅ
Ｄ）を加算器（１２）に出力し、ローレベル（以下
“Ｌ”と記す）のときに２ビットの“００”なるデータ
を加算器（１２）に出力するものである。この“００”
なるデータが選択出力されたときに、誤差データ（Ｅ
Ｄ）が見かけ上リセットされる。

【００１９】リセットタイミング発生器（１６）は、第
１のカウンタ（１６Ａ），第２のカウンタ（１６Ｂ）及
びコンパレータ（１６Ｃ）からなり、垂直同期信号（Ｖ
ｅ）及び水平同期信号（Ｈｅ）に基づいて第２のマルチ
プレクサ（１５）を駆動する駆動制御信号（ＲＳ）を生
成するものである。なお、この駆動制御信号（ＲＳ）
は、フレーム内でラインごとに“Ｌ”が出力され、この
ときに誤差データ（ＥＤ）が見かけ上リセットされるの
で、ラインごとに誤差データ（ＥＤ）がリセットされる
ことになる。その詳細については、のちに、本実施例の
画像情報処理方法で説明する。

【００２０】第１のカウンタ（１６Ａ）は、水平同期信
号（Ｈｅ）を、１／２，１／４，１／８にそれぞれ分周
した信号（Ｈ０，Ｈ１，Ｈ２）を生成して、コンパレー
タ（１６Ｃ）に出力するものである。第２のカウンタ
（１６Ｂ）は、垂直同期信号（Ｖｅ）を、１／２，１／
４，１／８にそれぞれ分周した信号（Ｖ０，Ｖ１，Ｖ
２）を生成して、コンパレータ（１６Ｃ）に出力するも
のである。

【００２１】コンパレータ（１６Ｃ）は、信号（Ｈ０，
Ｈ１，Ｈ２）と、信号（Ｖ０，Ｖ１，Ｖ２）とを入力し
て、各々を比較処理し、信号（Ｈ０）と信号（Ｖ０）と
が等しく、かつ信号（Ｈ１）と信号（Ｖ１）とが等し
く、かつ信号（Ｈ２）と信号（Ｖ２）とが等しいときに
“Ｌ”の駆動制御信号（ＲＳ）を第２のマルチプレクサ
（１５）に出力し、他の場合は“Ｈ”の駆動制御信号
（ＲＳ）を出力するものである。

【００２２】第２のラッチ回路（１７）は、第１のマル
チプレクサ（１３）から入力される画像表示データ（Ｇ
Ｄ）を一旦保持し、ドットクロック（ＤＫ）に基づいて
不図示の外部のＬＣＤドライバに出力するための回路で
ある。以上説明したように、本発明の実施例に係る画像
情報処理装置によれば、図３に示すように、加算器（１
２）と、第１のマルチプレクサ（１３）と、誤差データ
フレームメモリ（１４）と、リセットタイミング発生器
（１６）とを具備している。

【００２３】例えば、加算器（１２）によってＮ番目の
フレームの画素の原画像データ（ＳＤ）と、Ｎ番目のフ
レームの画素と同一位置の（Ｎ−１）番目のフレームの
画素に対応する誤差データ（ＥＤ）とが加算処理され、
第１のマルチプレクサ（１３）によって、加算処理の結
果である６ビットのデータのうち、上位４ビットが画像
表示データ（ＧＤ）とされ、残余の２ビットのデータが
Ｎ番目のフレームの誤差データ（ＥＤ）とされ、リセッ
トタイミング発生器（１６）によって、水平同期信号
（Ｈｅ）と垂直同期信号（Ｖｅ）に基づいて、各フレー
ムにおいてライン毎に誤差データ（ＥＤ）が“００”に
リセットされる。

【００２４】このため、フレームを重ねるごとに漸次増
加していく誤差データ（ＥＤ）が、一定のフレーム毎に
ライン単位で“００”にリセットされ、それ以上誤差デ
ータ（ＥＤ）は蓄積されないので、近接したフレームの
範囲内にのみ、誤差データ（ＥＤ）の影響が各フレーム
の表示画像に及ぼされるようにすることが可能になる。

【００２５】以下で、本発明の一実施例に係る画像情報
処理方法について、当該装置の動作を補足しながら説明
する。図４，図５は、本実施例に係る画像情報処理方法
を説明するフローチャートであり、図６，図７は本実施
例に係る画像情報処理方法を説明するタイミングチャー
トである。なお、以下で、Ｎ番目のフレームの、上から
Ｍ番目のライン上の、左端からｎ番目の画素を、第
〔Ｎ，Ｍ，ｎ〕の画素と定義する。

【００２６】まず、図４のフローチャートのステップＰ
１で、Ｎ＝１，Ｍ＝１なる初期条件の設定処理を行う。
次に、ステップＰ２で、ｎ＝１なる初期条件の設定処理
を行う。次いで、ステップＰ３で、第〔Ｎ，Ｍ，ｎ〕の
画素に対応する６ビットの第〔Ｎ，Ｍ，ｎ〕の原画像デ
ータ（ＳＤ）の上位４ビットを第〔Ｎ，Ｍ，ｎ〕の画像
表示データ（ＧＤ）とし、下位２ビットを第〔Ｎ，Ｍ，
ｎ〕の誤差データ（ＥＤ）として保持する。最初は、Ｎ
＝１なので、第１フレームの画像情報処理がなされるこ
とになる。

【００２７】このとき、６ビットの第〔Ｎ，Ｍ，ｎ〕の
原画像データ（ＳＤ）は第１のラッチ回路（１１）を介
して加算器（１２）に入力され、加算器（１２）から、
そのまま第１のマルチプレクサ（１３）に出力される。
第１のマルチプレクサ（１３）によって第〔Ｎ，Ｍ，
ｎ〕の原画像データ（ＳＤ）は上位４ビットと下位２ビ
ットに分割され、上位４ビットは第〔Ｎ，Ｍ，ｎ〕の画
像表示データ（ＧＤ）とされて第２のラッチ回路（１
７）に出力され、下位２ビットは第〔Ｎ，Ｍ，ｎ〕の誤
差データ（ＥＤ）として誤差データフレームメモリ（１
４）に出力され、保持される。

【００２８】次いで、ステップＰ４でｎに１を加算処理
する。次に、ステップＰ５で第Ｍのラインの処理が終了
したかどうかの判定処理を行う。終了した場合（Ｙｅ
ｓ）は次のステップＰ６に移行し、終了していない場合
（Ｎｏ）は、ステップＰ３に戻って上記処理を繰り返
す。次いで、ステップＰ６でＭに１を加算処理する。

【００２９】次に、ステップＰ７で第１のフレームが終
了したかどうかの判定処理を行う。終了した場合（Ｙｅ
ｓ）は次のステップＰ８に移行し、終了していない場合
（Ｎｏ）は、ステップＰ２に戻って上記処理を繰り返
す。こうして上記処理を繰り返すことで、第〔１，１，
１〕の画素，第〔１，１，２〕の画素，…，第〔１，
１，ｎ〕の画素…，第〔１，２，１〕の画素，第〔１，
２，２〕の画素，第〔１，２，ｎ〕の画素，…，第
〔１，Ｍ，１〕の画素…，第〔１，Ｍ，ｎ〕の画素…，
と順次処理することができ、第１フレームの全画素の画
像表示データ（ＧＤ）及び誤差データ（ＥＤ）が得られ
る。

【００３０】次いで、ステップＰ８でＮ＝２なる初期条
件の設定処理を行い、ステップＰ９でＭ＝１なる初期条
件の設定処理を行う。さらに、ステップＰ１０でｎ＝１
なる初期条件の設定処理を行う。次に、ステップＰ１１
で、次に処理する第Ｍのラインは、誤差データをリセッ
トするラインであるかどうかの判定処理を行う。誤差デ
ータをリセットするラインである場合（Ｙｅｓ）は、ス
テップＰ１３に移行し、そうでない場合（Ｎｏ）は、ス
テップＰ１２に移行する。

【００３１】このときの判定処理はリセットタイミング
発生器（１６）によってなされる。以下で、リセットタ
イミング発生器（１６）の動作について図６，図７のタ
イミングチャートを参照しながら説明する。図６のタイ
ミングチャートにおいて、（Ｈｅ）は水平同期信号であ
って、（Ｈ０），（Ｈ１），（Ｈ２）はそれぞれ該水平
同期信号（Ｈｅ）を１／２，１／４，１／８に分周した
信号である。この信号（Ｈ０），（Ｈ１），（Ｈ２）は
第１のカウンタ（１６Ａ）によって生成される。

【００３２】また、図６，図７のタイミングチャートに
おいて（Ｖｅ）は垂直同期信号であって、（Ｖ０），
（Ｖ１），（Ｖ２）はそれぞれ（Ｖｅ）を１／２，１／
４，１／８に分周した信号である。この信号（Ｖ０），
（Ｖ１），（Ｖ２）は第２のカウンタ（１６Ｂ）によっ
て生成される。また、（ＲＳ）は、信号（Ｖ０），（Ｖ
１），（Ｖ２）が入力されるコンパレータ（１６Ｃ）の
出力信号である駆動制御信号である。

【００３３】コンパレータ（１６Ｃ）によって信号（Ｈ
０）と（Ｖ０）とが、信号（Ｈ１）と（Ｖ１）とが、信
号（Ｈ２）と（Ｖ２）とがそれぞれ比較処理され、これ
らの各々が全て等しいときに駆動制御信号（ＲＳ）は
“Ｌ”になり、他のときには全て“Ｈ”になる。該駆動
制御信号（ＲＳ）が“Ｌ”のときのフレームにおいて、
第２のマルチプレクサ（１５）によって誤差データ（Ｅ
Ｄ）に代えて２ビットの“００”なるデータが選択出力
されるので、このときの誤差データ（ＥＤ）が見かけ上
“００”にリセットされることになる。

【００３４】図６に示すように、第１のフレームにおい
ては、水平同期信号（Ｈｅ）の４番目のパルスである
（４Ｈ）のときに、（Ｖ０）＝（Ｈ０）＝“Ｈ”，（Ｖ
１）＝（Ｈ１）＝“Ｈ”，（Ｖ２）＝（Ｈ２）＝“Ｌ”
となるので、このときに駆動制御信号（ＲＳ）が“Ｌ”
になり、同様にして水平同期信号（Ｈｅ）の１２番目の
パルスである（１２Ｈ）のときに、（Ｖ０）＝（Ｈ０）
＝“Ｈ”，（Ｖ１）＝（Ｈ１）＝“Ｈ”，（Ｖ２）＝
（Ｈ２）＝“Ｌ”となり、駆動制御信号（ＲＳ）が
“Ｌ”になる。

【００３５】このようにして、第１のフレームにおいて
は、第４ライン、第１２ライン、第２０ライン、第２８
ライン…、と順次８ライン間隔で誤差データが“００”
にリセットされることになる。次の第２のフレーム以降
については、水平同期信号（Ｈｅ）を含む該水平同期信
号（Ｈｅ）に基づいて生成される信号（Ｈ０），（Ｈ
１），（Ｈ２）は、第１のフレームと同じタイミングが
繰り返されることになる。

【００３６】一方、第２のフレームについては、図７の
タイミングチャートの（２Ｖ）に示すように、（Ｖ０）
＝“Ｌ”，（Ｖ１）＝“Ｈ”，（Ｖ２）＝“Ｌ”となる
ので、駆動制御信号（ＲＳ）が“Ｌ”になる水平同期信
号（Ｈｅ）のパルスは、図６に示すように、（Ｈ０）＝
“Ｌ”，（Ｈ１）＝“Ｈ”，（Ｈ２）＝“Ｌ”となって
いる３番目のパルスである（３Ｈ），１１番目のパルス
である（１１Ｈ），…である。

【００３７】よって、第２のフレームにおいては、第３
ライン、第１１ライン、第１９ライン、第２７ライン
…、と順次８ライン間隔で誤差データが“００”にリセ
ットされることになる。同様にして、第３のフレームに
おいては、第２ライン、第１０ライン、第１８ライン、
第２６ライン…、と順次８ライン間隔で誤差データが
“００”にリセットされ、第４のフレームにおいては、
第１ライン、第９ライン、第１７ライン、第２５ライン
…、と順次８ライン間隔で誤差データが“００”にリセ
ットされる。

【００３８】ここで、第１フレームから第８フレームま
でについて、処理されるフレームと誤差データが“０
０”にリセットされるラインとの関係を以下の表１に示
す。

【００３９】

【表１】

【００４０】上記の表１に示すように、８フレームまで
の処理で、１フレーム内の全部のラインについて誤差デ
ータ（ＥＤ）を“００”にリセットすることができるこ
とがわかる。よって、１つのラインについて、８フレー
ムに１回は誤差データ（ＥＤ）が“００”にリセットさ
れることになる。なお、第９フレーム以降については、
第１〜第８のフレームと同様であって、第９フレームに
ついては第１フレームと同様に第４ライン、第１２ライ
ン、…の誤差データ（ＥＤ）が“００”にリセットさ
れ、第１０フレームについては第２フレームと同様に第
３ライン、第１１ライン、…の誤差データ（ＥＤ）が
“００”にリセットされる。

【００４１】また、この誤差データ（ＥＤ）が“００”
にリセットされるラインは、上記の表１に示すように、
処理されるフレームに応じて変化し、８フレーム処理す
る間に、全部のラインについて誤差データ（ＥＤ）が
“００”にリセットされることになる。よって、フレー
ムごとに全画素の誤差データ（ＥＤ）を一斉にリセット
する場合に比して、フリッカの発生度が少ない。

【００４２】次いで、図５のフローチャートに戻って本
実施例の画像情報処理方法についての説明を続ける。図
５のステップＰ１２で、第〔Ｎ，Ｍ，ｎ〕の画素に対応
する第〔Ｎ，Ｍ，ｎ〕の原画像データ（ＳＤ）と、第
〔Ｎ−１，Ｍ，ｎ〕の誤差データ（ＥＤ）とを加算処理
し、第〔Ｎ，Ｍ，ｎ〕の画素に対応する第〔Ｎ，Ｍ，
ｎ〕の補正画像データ（ＨＤ）を生成処理する。

【００４３】このとき、第〔Ｎ，Ｍ，ｎ〕の原画像デー
タ（ＳＤ）が第１のラッチ回路（１１）を介して加算器
（１２）に入力される。一方、誤差データフレームメモ
リ（１４）から、第〔Ｎ−１，Ｍ，ｎ〕の誤差データ
（ＥＤ）がドットクロック（ＤＫ）に基づいて読み出さ
れ、第２のマルチプレクサ（１５）に入力される。第２
のマルチプレクサ（１５）には２ビットの“００”なる
データも入力されているが、第〔Ｎ−１，Ｍ，ｎ〕の誤
差データ（ＥＤ）が加算器（１２）に選択出力され、加
算器（１２）によって、第〔Ｎ，Ｍ，ｎ〕の原画像デー
タ（ＳＤ）と第〔Ｎ−１，Ｍ，ｎ〕の誤差データ（Ｅ
Ｄ）とが加算処理され、６ビットの第〔Ｎ，Ｍ，ｎ〕の
補正画像データ（ＨＤ）が生成され、第１のマルチプレ
クサ（１３）に出力される。

【００４４】なお、加算器（１２）の加算処理による桁
上げの結果、該加算器（１２）から出力されるデータが
“００００××”となると本来の値と異なる値となるの
で、このような場合には、加算器（１２）から出力され
るキャリ信号に基づいて、第１のマルチプレクサ（１
３）から６ビットの“１１１１１１”が出力される。次
に、ステップＰ１３で第〔Ｎ，Ｍ，ｎ〕の原画像データ
（ＳＤ）と、２ビットの“００”なるデータとを加算処
理し、第〔Ｎ，Ｍ，ｎ〕の補正画像データ（ＨＤ）を生
成処理する。

【００４５】このとき、第〔Ｎ，Ｍ，ｎ〕の原画像デー
タ（ＳＤ）が第１のラッチ回路（１１）を介して加算器
（１２）に入力される。一方、誤差データフレームメモ
リ（１４）から、第〔Ｎ−１，Ｍ，ｎ〕の誤差データ
（ＥＤ）がドットクロック（ＤＫ）に基づいて読み出さ
れ、第２のマルチプレクサ（１５）に入力されるが、第
２のマルチプレクサ（１５）には２ビットの“００”な
るデータも入力されており、この“００”なるデータが
第２のマルチプレクサ（１５）によって選択出力され、
加算器（１２）によって、第〔Ｎ，Ｍ，ｎ〕の原画像デ
ータ（ＳＤ）と第“００”なるデータが加算処理され、
６ビットの第〔Ｎ，Ｍ，ｎ〕の補正画像データ（ＨＤ）
として、第１のマルチプレクサ（１３）に出力される。
このことは、この時点で第〔Ｎ−１，Ｍ，ｎ〕の誤差デ
ータ（ＥＤ）が“００”にリセットされたことを意味す
る。

【００４６】次いで、ステップＰ１４で、６ビットの第
〔Ｎ，Ｍ，ｎ〕の補正画像データ（ＨＤ）の上位４ビッ
トを第〔Ｎ，Ｍ，ｎ〕の画像表示データ（ＧＤ）とし、
下位２ビットを第〔Ｎ，Ｍ，ｎ〕の誤差データ（ＥＤ）
とする。このとき、第〔Ｎ，Ｍ，ｎ〕の補正画像データ
（ＨＤ）は第１のマルチプレクサ（１３）によって上位
４ビットと下位２ビットに分割され、上位４ビットは第
〔Ｎ，Ｍ，ｎ〕の画像表示データ（ＧＤ）とされて第２
のラッチ回路（１７）を介して不図示のＬＣＤドライバ
に出力され、下位２ビットは第〔Ｎ，Ｍ，ｎ〕の誤差デ
ータ（ＥＤ）として誤差データフレームメモリ（１４）
に出力され、保持される。

【００４７】次に、ステップＰ１５でｎに１を加算処理
する。次いで、ステップＰ１６で第Ｍラインの処理が終
了したかどうかの判定処理を行う。終了した場合（Ｙｅ
ｓ）はステップＰ１７に移行し、終了していない場合
（Ｎｏ）は、ステップＰ１０に戻って再度上記処理を繰
り返す。次に、ステップＰ１７でＭに１を加算処理す
る。

【００４８】次いで、ステップＰ１８で第Ｎフレームの
処理が終了したかどうかの判定処理を行う。終了した場
合（Ｙｅｓ）はステップＰ１９に移行し、終了していな
い場合（Ｎｏ）は、ステップＰ９に戻って再度上記処理
を繰り返す。こうして上記処理を繰り返すことにより、
第１フレーム、第２フレーム、…、第Ｎフレームと順次
全フレームの画像情報処理が可能になる。

【００４９】次に、全フレームの処理が終了したかどう
かの判定処理を行う。終了した場合（Ｙｅｓ）は全処理
を終了し、終了していない場合（Ｎｏ）は、ステップＰ
９に戻って再度上記処理を繰り返す。以上説明したよう
に、本発明の実施例に係る画像情報処理方法によれば、
第〔Ｎ，Ｍ，ｎ〕の原画像データ（ＳＤ）と第〔Ｎ−
１，Ｍ，ｎ〕の誤差データ（ＥＤ）との加算処理結果で
ある６ビットのデータの上位４ビットを第〔Ｎ，Ｍ，
ｎ〕の画像表示データ（ＧＤ）とし、下位２ビットを第
〔Ｎ，Ｍ，ｎ〕の誤差データ（ＥＤ）とし、表１に示す
ように、フレーム内の全てのラインの誤差データ（Ｅ
Ｄ）が８フレームに１回はリセットされるように、誤差
データ（ＥＤ）をリセットする複数のラインを変化させ
ながら、１フレームにつき８ラインの間隔で複数ライン
について誤差データ（ＥＤ）を“００”にリセットして
いる。

【００５０】このため、フレームを重ねるごとに漸次増
加していく各画素の誤差データが、フレーム内で８ライ
ン間隔でリセットされ、しかも全てのラインの誤差デー
タ（ＥＤ）が８フレームに１回はリセットされるので、
８フレーム分以上は誤差データは蓄積されない。これに
より、かなり前のフレームの画像であって、関連性のな
い画像に係る誤差データの影響が表示画像に及ぼされず
にすむ。

【００５１】また、フレームに応じて誤差データを清算
するラインを変化させながら、複数のラインごとに誤差
データを清算しているので、フレーム内の全画素の誤差
データを、一斉にフレームごとにリセットする方法に比
して、フリッカの発生を極力抑止することが可能にな
る。なお、本実施例において、加算手段（１１）の一例
として加算器（１２）を、情報演算手段（１２）の一例
として第１のマルチプレクサ（１３）を、記憶手段（１
３）の一例として誤差データフレームメモリ（１４）
を、情報清算手段（１４）の一例としてリセットタイミ
ング発生器（１６）を、それぞれ用いているが、本発明
の構成はそれに限らない。

【００５２】また、本実施例では、６ビット入力−４ビ
ット出力の装置について説明しているが、ビット数につ
いてはそれに限らず、例えば８ビット入力−３ビット出
力の装置や、６ビット入力−３ビット出力の装置などに
も適用可能である。

【００５３】

【発明の効果】以上説明したように、本発明に係る画像
情報処理方法によれば、加算手段（１１）と、情報演算
手段（１２）と、記憶手段（１３）と、情報清算手段
（１４）とを具備している。このため、フレームを重ね
るごとに漸次増加していく各画素の誤差データが、フレ
ーム内においてライン毎に清算され、それ以上誤差デー
タは蓄積されないので、近接したフレームの範囲内にの
み、誤差データの影響が各フレームの表示画像に及ぼさ
れるようにすることが可能になる。

【００５４】また、本発明に係る画像情報処理方法によ
れば、Ｎ番目のフレームの画素の原画像データと、Ｎ番
目のフレームの画素と同一位置の（Ｎ−１）番目のフレ
ームの画素に対応する誤差データとの加算処理結果であ
るＰビットのデータの上位Ｌビットを画像表示データと
し、残余の下位ビットのデータのうち、少なくとも１ビ
ットをＮ番目のフレームの誤差データとし、かつフレー
ムに応じて誤差データを清算するラインを変化させなが
ら、複数のラインごとに誤差データを清算している。

【００５５】このため、かなり前のフレームの、関連性
のない画像に係る誤差データの影響が表示画像に及ぼさ
れない。また、フレームに応じて誤差データを清算する
ラインを変化させながら、複数のラインごとに誤差デー
タを清算しているので、フレーム内の全画素の誤差デー
タを、一斉にフレーム単位でリセットする方法に比し
て、フリッカの抑止が可能になる。

【図面の簡単な説明】

【図１】本発明に係る画像情報処理装置の原理図であ
る。

【図２】本発明に係る画像情報処理方法の原理を説明す
るフローチャートである。

【図３】本発明の実施例に係る画像情報処理装置の構成
図である。

【図４】本発明の実施例に係る画像情報処理方法を説明
する第１のフローチャートである。

【図５】本発明の実施例に係る画像情報処理方法を説明
する第２のフローチャートである。

【図６】本発明の実施例に係る画像情報処理方法を説明
する第１のタイミングチャートである。

【図７】本発明の実施例に係る画像情報処理方法を説明
する第２のタイミングチャートである。

【図８】従来例に係る画像情報処理装置の構成図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 和彦 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 清水 真 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/66

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 Ｐビットの原画像データに基づいて、Ｐ
   ビットより少ないＬビットの画像表示データを生成する
   画像情報処理装置であって、 Ｎ番目（Ｎは２以上の自然数）のフレームの画素のＰビ
   ットの原画像データと、前記Ｎ番目のフレームの画素と
   同一位置の（Ｎ−１）番目のフレームの画素に対応する
   誤差データとを加算処理する加算手段（１１）と、 前記加算処理の結果であるＰビットのデータの上位Ｌビ
   ットを画像表示データとし、残余の下位ビットのデータ
   の、少なくとも１ビットをＮ番目のフレームの誤差デー
   タとする情報演算手段（１２）と、 前記誤差データの読出し／書き込み処理をする記憶手段
   （１３）と、 フレームに応じて前記誤差データを清算するラインを変
   化させながら、複数のラインごとに前記誤差データを清
   算する情報清算手段（１４）とを具備することを特徴と
   する画像情報処理装置。
2. 【請求項２】 前記情報精算手段（１４）は、垂直同期
   信号（Ｖｅ）ごとにカウントアップされる２のｎ乗の状
   態を示すｎ個の第１の信号（Ｖ０，Ｖ１，Ｖ２，…，Ｖ
   _n ）を生成する第１の信号生成手段（１４Ａ）と、 水平同期信号（Ｈｅ）ごとにカウントアップされる２の
   ｎ乗の状態を示すｎ個の第２の信号（Ｈ０，Ｈ１，Ｈ
   ２，…，Ｈ _n ）を生成する第２の信号生成手段（１４
   Ｂ）と、 前記第１の信号（Ｖ０，Ｖ１，Ｖ２，…，Ｖ _n ）と前記
   第２の信号（Ｈ０，Ｈ１，Ｈ２，…，Ｈ _n ）とのうちｎ
   個目同士を比較処理し、該比較結果をデコードして、精
   算回路に入力するハイ／ロウ信号を生成し、前記誤差デ
   ータを精算する比較手段（１４Ｃ）と、 からなることを特徴とする請求項１に記載の画像情報処
   理装置。
3. 【請求項３】 Ｐビットの原画像データに基づいて、Ｐ
   ビットより少ないＬビットの画像表示データを生成する
   画像情報処理方法であって、 Ｎ番目（Ｎは２以上の自然数）のフレームの画素のＰビ
   ットの原画像データと、前記Ｎ番目のフレームの画素と
   同一位置の（Ｎ−１）番目のフレームの画素に対応する
   誤差データとを加算処理し、 前記加算処理の結果であるＰビットのデータのうち、上
   位Ｌビットを画像表示データとし、残余の下位ビットの
   データのうち、少なくとも１ビットをＮ番目のフレーム
   の誤差データとし、かつフレームに応じて前記誤差デー
   タを清算するラインを変化させながら、複数のラインご
   とに前記誤差データを清算することを特徴とする画像情
   報処理方法。