JP2760714B2 - 画像情報処理方法及び画像情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像情報処理方法及び画
像処理装置に関し、更に詳しく言えば、デジタルドライ
バによるＬＣＤディスプレイの階調表示を多階調化する
ための画像処理方法及び画像処理装置に関する。

【０００２】

【従来の技術】従来例に係る画像処理方法、とりわけＬ
ＣＤディスプレイの多階調化は、一般に時系列演算処理
と呼ばれている方法、すなわち複数フレームを１つの画
面とみなして画像処理をする（以下この一単位を時系列
情報パターンと称する）方法が知られている。

【０００３】以下で、この時系列演算処理（ＦＲＣ）に
ついて図５を参照しながら説明する。ここでは、赤
（Ｒ）一色のみについて説明する。緑、青については赤
と同様の処理をするためである。従来例に係る時系列演
算処理装置は、図５に示すようにドットカウンタ（２
１），ラインカウンタ（２２），フレームカウンタ（２
３），階調制御回路（２４），セレクタ（２５）及び加
算回路（２６）から成る。

【０００４】図５で、Ｈｅは水平同期信号であり、Ｖｅ
は垂直同期信号であり、ＣＫｅはドットクロックであ
る。また、赤色に対応する８ビットの原画像データをＲ
０〜Ｒ７とする。ここで、データを上位６ビットと下位
２ビットに分けて、下位２ビットは追加する４階調に関
するデータとして使用する。８ビットのデータＲ０〜Ｒ
７は、Ｒ７が最上位ビットであって、Ｒ０が最下位ビッ
トである。この上位６ビットＲ２〜Ｒ７は、表１のａ値
に示すように、６４階調を示す０〜６３の値をとる。こ
の６ビットを加算回路（２６）に入力し、ｂ値のように
ａ値に１加算した６ビットのデータｒ２〜ｒ７を作成す
る。なお、表１は、ａ値とｂ値とを比較対照した表であ
る。

【０００５】

【表１】 次に、Ｖｅをフレームカウンタ（２３）に入れ、Ｖｅの
２倍の周期の信号Ｖ０と４倍の周期の信号Ｖ１を作る。
Ｖ１，Ｖ０の値によりフレーム番号０〜３を定め、Ｖｅ
と共にフレーム番号０〜３を繰り返す。また、フレーム
カウンタ（２３）と同様にＣＫｅをクロックとするドッ
トカウンタ（２１）により、ＣＫｅの２倍の周期のＣ
０、４倍の周期のＣ１を作る。同様にＨｅをクロックと
して、ラインカウンタ（２２）によりＨ０，Ｈ１を作
る。

【０００６】階調制御回路（２４）では、横４ドット、
縦４ドットの１６ドットを１単位として、４フレームを
１周期とする時系列情報パターンをつくる。次にデータ
の下位２ビットＲ０〜Ｒ１による４階調を考え、各階調
に応じた時系列情報パターンを考える。時系列情報パタ
ーン（１周期：横４ドット×縦４ドット×４フレーム）
の各ドットに、０または１を与え、ドットごとに１周期
の平均値を４階調の階調順となるように定める。この０
又は１の与え方により、フリッカーの低減を図ってい
る。

【０００７】この時系列情報パターンをもとに、セレク
タ（２５）でａ値とｂ値とを選択するための制御信号
（ＳＴＲ）を作成する。まず、データの下位２ビットＲ
０〜Ｒ１で示される階調に対する時系列情報パターンを
選択する。次に、フレームカウンタ（２３）から出力さ
れるＶ０〜Ｖ１によりフレームを区別する。さらに、ド
ットカウンタ（２１）から出力されるＣ０〜Ｃ１により
横方向のドットを選び、ラインカウンタ（２２）から出
力されるＨ０〜Ｈ１により縦方向のドットを選ぶ。この
指定された１ポイントの値が、制御信号（ＳＴＲ）とな
る。

【０００８】このようにして作成された制御信号（ＳＴ
Ｒ）は、セレクタ（２５）を制御し、０でａ値、１でｂ
値を出力する。ここで、指定された１ポイントに注目す
ると、制御信号（ＳＴＲ）は、データ下位２ビットＲ０
〜Ｒ１によるデータ番号０〜３とフレーム番号０〜３に
より、表２に示すように、ａ値又はｂ値を選択出力す
る。Ｒ０〜Ｒ１のデータ番号により指定された１ドット
について、ｂ値はａ値に１加算した値であることより、
表２に示すように、４フレームの平均値は、それぞれデ
ータ番号０〜３に対して、 ａ ａ＋０．２５ ａ＋０．５ ａ＋０．７５ となる。これは、デジタル値でａ値に相当する階調と、
それより１大きいｂ値に相当する階調との間をさらに４
段階に分割した階調が、平均として表示されることを示
す。また、ここでは赤のみについて説明したが、緑、青
の各色についても同様の処理を行う。なお、以上で表２
は、制御信号（ＳＴＲ）によるデータ番号、フレーム番
号及びその際の輝度の平均値を示した表である。

【０００９】以上の時系列演算処理により、各８ビット
データを各６ビットデータに圧縮し、て、多階調化を図
っていた。

【００１０】

【表２】 以上説明してきた時系列演算処理においては、一時系列
情報パターンあたりのフレームの枚数を増すことでその
階調数は増加する。例えば上記の例では、４フレームを
１画面と考えているが、この場合は約４倍の多階調化が
可能になる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来の時系列演算処理による画像処理方法では、複数フレ
ームを一単位の画像として階調を表現しているので、階
調数を増やすために一単位のフレーム数を多く増やす必
要があり、実際のフレームレート（単位時間あたりのフ
レームの枚数）の低下につながり、画像のフリッカにつ
ながるという問題があった。

【００１２】例えば、ＬＣＤディスプレイには通常１秒
間に６０枚のフレームが表示されるが、例として時系列
演算処理の一単位のフレーム数を１６とすると、多階調
化は著しく図れるが、画像としては１秒間に約３周期の
繰り返しになるので、この程度になると、人間の目にも
判別できるほどのフリッカとして認識される。そのた
め、従来では、時系列情報パターン一単位のフレーム数
は、２枚〜４枚程度しか用意できず、したがって多階調
化も、せいぜい２倍〜４倍程度しか図ることができず、
それ以上の多階調化が難しく、表示画像を原画像に近づ
けることが困難であった。

【００１３】また、回路構成の面においても、時系列情
報パターンを作成するための複雑な回路を用意する必要
があるので、実現が困難であった。

【００１４】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、Ｐビットの
原画像データに基づいて、Ｐビットよりも少ないビット
数であるＬビットの画像表示データを生成する画像情報
処理方法であって、Ｎ番目（Ｎは２以上の自然数）のフ
レームの画素の原画像データに、（Ｎ−１）番目のフレ
ームの画素であって、前記Ｎ番目のフレームの画素と同
一位置の画素に対応する誤差成分データを加算処理し、
前記加算処理の結果であるＰビットのデータのうち、上
位ＬビットをＮ番目のフレームの画素の画像表示データ
とし、残余の下位ビットのデータのうち、少なくとも１
ビットをＮ番目のフレームの画素の誤差成分データとし
て保持することで、フリッカが防止でき、回路構成も簡
単で、より原画像に近い画像を表示することが可能にな
る画像情報処理方法及び画像情報処理装置を提供するも
のである。

【００１５】

【作 用】本発明に係る画像情報処理方法によれば、図
１のフローチャートのステップＰに示すように、（Ｎ−
１）番目のフレームの画素であって、Ｎ番目のフレーム
の画素と同一位置の画素に対応する誤差成分データを、
Ｎ番目のフレームの画素の原画像データに加算処理して
いる。

【００１６】このため、あるフレームの画素の誤差成分
データを次のフレームの同一画素に加算することで、両
者の輝度の差が少なくなり、輝度の時間的変化が滑らか
になるので、原画像に近い画像を表示することが可能に
なる。また、順次次のフレームの各画素に各画素の誤差
成分データを加算することにより、随時画像輝度が変化
していくので、理論上はいくらでも多階調化を図ること
が可能になる。さらに、従来の時系列演算処理のよう
に、時系列情報パターンごとに画面を切り換えることに
よって生じるフリッカも抑止できる。

【００１７】さらに、本発明に係る画像情報処理装置に
よれば、図２に示すように、加算手段（１）と、情報選
択手段（２）と、記憶手段（３）とを具備している。例
えば、加算手段（１）によって、Ｎ番目（Ｎは２以上の
自然数）のフレームの画素のＰビットの原画像データ
と、（Ｎ−１）番目のフレームの画素であって、Ｎ番目
のフレームの画素と同一位置の画素に対応する誤差成分
データが加算処理され、情報選択手段（２）によって加
算処理の結果であるＰビットのデータのうち、上位Ｌビ
ットが画像表示データとされ、残余の下位ビットのデー
タのうち、少なくとも１ビットがＮ番目のフレームの誤
差成分データとされ、記憶手段（３）によって誤差成分
データの読出し／書き込み処理がなされる。

【００１８】このため、順次次のフレームの各画素に各
画素の誤差成分データを加算することが可能となり、ま
た、順次次のフレームの各画素に各画素の誤差成分デー
タを加算しているだけなので、複数のフレームを一画面
と見なす時系列演算処理のように、時系列情報パターン
を生成するための複雑な回路が必要なく、ごく簡単な回
路構成で足りる。

【００１９】

【実施例】以下に本発明に係る画像情報処理装置及び画
像情報処理方法の一実施例を図面を参照しながら詳細に
説明する。本発明の一実施例に係る画像情報処理装置
は、不図示の原画像データを出力する出力部と、ＬＣＤ
ディスプレイを駆動するＬＣＤドライバとの間に設けら
れており、６ビットの原画像データを圧縮して、３ビッ
トの画像表示用のデータとして３ビット入力のＬＣＤド
ライバに出力する装置である。

【００２０】このような場合、原画像データの６ビット
のうち下位３ビットは切り捨てられてしまい、上位３ビ
ットのみが画像表示用のデータとして用いられる。よっ
て、このままでは階調が２3 ＝８階調しか得られないの
で、擬似表現によって原画像に近づける擬似階調化処理
をする必要がある。本発明の一実施例に係る画像情報処
理装置は、図３に示すように、第１のラッチ回路（１
１），加算器（１２），マルチプレクサ（１３），誤差
データフレームメモリ（１４）及び第２のラッチ回路
（１５）からなる。

【００２１】第１のラッチ回路（１１）は、入力される
６ビットの各フレームの原画像データ（ＳＤ）を一旦保
持し、ドットクロック（ＤＫ）に基づいて加算器（１
２）に出力するための回路である。なお、ここでは、赤
（Ｒ）一色のデータに関してのみ説明している。青、緑
の各色については、同様の装置による同様の処理を並行
して行っているためである。

【００２２】当該装置の構成は、加算器（１２）は、原
画像データ（ＳＤ）と、誤差データフレームメモリ（１
４）から読みだされる３ビットの誤差データ（ＥＤ）を
加算して、その結果である６ビットの補正画像データ
（ＨＤ）を出力するものである。マルチプレクサ（１
３）は、加算器（１２）から入力される補正画像データ
（ＨＤ）を上位３ビットと下位３ビットとに分割し、そ
の上位３ビットである画像表示データ（ＧＤ）を第２の
ラッチ回路（１５）に出力し、補正画像データ（ＨＤ）
の下位３ビットである誤差データ（ＥＤ）を、誤差デー
タフレームメモリ（１４）に書き込むものである。

【００２３】誤差データフレームメモリ（１４）は、補
正データ（ＨＤ）の下位３ビットである誤差データ（Ｅ
Ｄ）の書込み／読出し処理をするものであって、各フレ
ームごとの誤差データ（ＥＤ）を１フレーム期間保持す
る。第２のラッチ回路（１５）は、マルチプレクサ（１
３）から入力される画像表示データ（ＧＤ）を一旦保持
し、ドットクロック（ＤＫ）に基づいて不図示の外部の
ＬＣＤドライバに出力するための回路である。

【００２４】当該装置の動作は、まず第１のラッチ回路
（１１）に、当該処理をするフレーム（以下Ｎ番目のフ
レームと称する。Ｎは２以上の自然数）に対応し、６ビ
ットのデータである第Ｎの原画像データ（ＳＤ２）が入
力され、ドットクロック（ＤＫ）に同期して加算器（１
２）に出力される。次に、Ｎ番目のフレームの直前のフ
レーム（以下〔Ｎ−１〕番目のフレームと称する）で求
められた第〔Ｎ−１〕の誤差データ（ＥＤ１）と、第Ｎ
の原画像データ（ＳＤ２）とが加算器（１２）によって
加算処理され、その結果として６ビットのデータであっ
て、Ｎ番目のフレームに対応する第Ｎの補正画像データ
（ＨＤ２）が生成される。

【００２５】次いで、マルチプレクサ（１３）に第Ｎの
補正画像データ（ＨＤ２）が出力され、該マルチプレク
サ（１３）によって第Ｎの補正画像データ（ＨＤ２）が
上位３ビット、下位３ビットに分割され、上位３ビット
のデータがＮ番目のフレームの画素の画像表示のための
データ〔以下第Ｎの画像表示データ（ＧＤ２）と称す
る〕として第２のラッチ回路に出力され、下位３ビット
のデータがＮ番目のフレームに対応する第Ｎの誤差デー
タ（ＥＤ２）として誤差データフレームメモリ（１４）
に出力され、第〔Ｎ−１〕の誤差データ（ＥＤ１）に代
わって保持される。

【００２６】なお、このとき、加算器（１２）の加算処
理による桁上げの結果、加算器（１２）から出力される
データが“００００００”となると困るので、このよう
な場合には、加算器（１２）から出力されるキャリ信号
に基づいて、マルチプレクサ（１３）から６ビットの
“１１１１１１”が出力される。次に、ドットクロック
に基づいて第２のラッチ回路（１５）から外部の不図示
のＬＣＤドライバに第Ｎの画像表示データ（ＧＤ２）が
出力される。上記処理を順次繰り返すことによって順次
第〔Ｎ−１〕の誤差データ（ＥＤ１）が第Ｎの原画像デ
ータ（ＳＤ２）に加算される。

【００２７】以上説明したように、本発明の実施例に係
る画像情報処理装置によれば、加算器（１２）によっ
て、６ビットの第Ｎの原画像データ（ＳＤ２）と、３ビ
ットの第〔Ｎ−１〕の誤差データ（ＥＤ１）とが加算処
理され、マルチプレクサ（１３）によって加算処理の結
果である６ビットの第Ｎの補正画像データ（ＨＤ２）の
うち、上位３ビットが第Ｎの画像表示データ（ＧＤ２）
とされ、残余の下位３ビットのデータが第Ｎの誤差デー
タ（ＥＤ２）とされる。また、誤差データフレームメモ
リ（１４）によって誤差データ（ＥＤ１，ＥＤ２）の読
出し／書き込み処理がなされている。

【００２８】このため、順次次のフレームの各画素に誤
差データを加算することが可能となり、また、複数のフ
レームを一画面と見なす従来の時系列演算処理のよう
に、時系列情報パターンを生成するための複雑な回路が
必要ないので、ごく簡単な回路構成で済む。以下で、本
発明の実施例に係る画像情報処理方法について、図４の
フローチャートを参照しながら説明する。

【００２９】まず、図４のフローチャートのステップＰ
１で、第１のフレームの画素に対応する６ビットのデー
タである第１の原画像データの上位３ビットをとって第
１のフレームの画素に対応する第１の画像表示データと
し、第１の原画像データの下位３ビットは第１フレーム
に対応する第１の誤差データとして保持する。このと
き、第１の原画像データは第１のラッチ回路（１１）を
介して加算器（１２）に入力され、そのままマルチプレ
クサ（１３）に出力される。マルチプレクサ（１３）に
よって第１の原画像データは上位３ビットと下位３ビッ
トに分割され、上位３ビットは第１の画像表示データと
されて不図示のＬＣＤドライバに出力され、下位３ビッ
トは第１の誤差データとして誤差データフレームメモリ
（１４）に出力され、書き込まれる。

【００３０】次に、ステップＰ２で、Ｎ＝２と、初期条
件の設定処理をする。次いで、ステップＰ３で（Ｎ−
１）番目のフレーム〔Ｎは２以上の自然数〕に対応する
第〔Ｎ−１〕の誤差データ（ＥＤ１）を第Ｎの原画像デ
ータ（ＳＤ２）に加算処理し、第Ｎの補正画像データ
（ＨＤ２）を作成処理する。なお、ステップＰ２でＮ＝
２と設定しているので、最初は「（Ｎ−１）番目のフレ
ーム」は１番目のフレームとなり、「Ｎ番目のフレー
ム」は２番目のフレームとなる。

【００３１】このとき、第１のラッチ回路（１１）を介
して第Ｎの原画像データ（ＳＤ２）が加算器（１２）に
入力される。一方、誤差データフレームメモリ（１４）
から第〔Ｎ−１〕の誤差データ（ＥＤ１）が読み出さ
れ、加算器（１２）に入力される。該加算器（１２）に
よって第Ｎの原画像データ（ＳＤ２）と、〔Ｎ−１〕の
誤差データ（ＥＤ１）とが加算処理され、第Ｎの補正画
像データ（ＨＤ２）が生成されてマルチプレクサ（１
３）に出力される。

【００３２】次いで、ステップＰ４で、第Ｎの補正画像
データ（ＨＤ２）の上位３ビットを第Ｎの画像表示デー
タ（ＧＤ２）とし、第Ｎの補正画像データ（ＨＤ２）の
下位３ビットはＮ番目のフレームに対応する第Ｎの誤差
データ（ＥＤ２）として保持する。このとき、第Ｎの補
正画像データ（ＨＤ２）はマルチプレクサ（１３）によ
って上位３ビットと下位３ビットに分割され、上位３ビ
ットは第Ｎの画像表示データ（ＧＤ２）とされて不図示
のＬＣＤドライバに出力され、下位３ビットは第Ｎの誤
差データ（ＥＤ２）として誤差データフレームメモリ
（１４）に出力され、書き込まれる。

【００３３】次いで、ステップＰ５で、Ｎ番目のフレー
ムの画素の処理が全て終了したかどうかの判定処理をす
る。終了した場合（Ｙｅｓ）は、ステップＰ６に移行
し、終了していない場合（Ｎｏ）は、ステップＰ３に戻
って再度上記ステップＰ３、Ｐ４の処理を繰り返す。次
に、ステップＰ６でＮに１を加算処理する。例えば、そ
の直前までＮ＝２の場合は、Ｎ＝３になる。

【００３４】次いで、ステップＰ７で、終了確認を行
う。上記処理を終了してよい場合（Ｙｅｓ）は終了し、
まだ上記処理を続行する場合（Ｎｏ）には、ステップＰ
３に戻って、上記処理を繰り返す。これを繰り返すこと
によって、Ｎ＝３，４，５，…の場合について、上記ス
テップＰ３，Ｐ４の処理を繰り返すことになり、３番目
のフレーム，４番目のフレーム，…と順次多数のフレー
ムが処理できる。

【００３５】以上説明したように、本発明に係る画像情
報処理方法によれば、図４のフローチャートのステップ
Ｐ３に示すように、第〔Ｎ−１〕の誤差データ（ＥＤ
１）を、第Ｎの原画像データ（ＳＤ２）に加算処理して
いる。このため、順次次のフレームの各画素に誤差デー
タを加算することにより、あるフレームの画素の輝度
と、その直前のフレームの同一画素の輝度との差が少な
くなり、全体的に均一化されるので、いわゆる擬似輪郭
などを防止し、より一層、画像表示を原画像に近づける
ことが可能になる。

【００３６】また、従来の時系列演算処理のように、時
系列情報パターンごとに画面を切り換えることによって
生じるフリッカも抑止できる。なお、本実施例において
は、６ビットの原画像データを３ビットに圧縮して出力
しているが、それに限らず、８ビットの原画像データを
３ビットに圧縮して出力したり、８ビットの原画像デー
タを６ビットに圧縮して出力したりすることも同様にし
て可能である。

【００３７】例えば、８ビットの原画像データを３ビッ
トに圧縮する場合は、誤差データが５ビットとなるの
で、加算する誤差データのビット数が増え、さらなる多
階調化が可能になる。また、本実施例において、加算手
段（１）として加算器（１２）、情報選択手段（２）と
してマルチプレクサ（１３）、記憶手段（３）として誤
差データフレームメモリ（１４）を用いているが、それ
に限らない。

【００３８】

【発明の効果】以上説明したように、本発明に係る画像
情報処理方法によれば、（Ｎ−１）番目のフレームの画
素であって、Ｎ番目のフレームの画素と同一位置の画素
に対応する誤差成分データを、Ｎ番目のフレームの画素
の原画像データに加算処理している。

【００３９】このため、あるフレームの画素の誤差成分
データを次のフレームの同一画素に加算することで、両
者の輝度の差が少なくなり、輝度の時間的変化が滑らか
になるので、原画像に近い画像を表示することが可能に
なる。また、順次次のフレームの各画素に各画素の誤差
成分データを加算することにより、随時画像輝度が変化
していくので、理論上はいくらでも多階調化を図ること
が可能になる。さらに、従来の時系列演算処理のよう
に、時系列情報パターンごとに画面を切り換えることに
よって生じるフリッカも抑止できる。

【００４０】さらに、本発明に係る画像情報処理装置に
よれば、加算手段（１）と、情報選択手段（２）と、記
憶手段（３）とを具備している。このため、順次次のフ
レームの各画素に各画素の誤差成分データを加算するこ
とが可能となり、また、時系列演算処理のように、時系
列情報パターンを生成するための複雑な回路が必要ない
ので、回路構成も簡単になる。

【図面の簡単な説明】

【図１】本発明に係る画像情報処理方法を説明するフロ
ーチャートである。

【図２】本発明に係る画像情報処理装置の原理図であ
る。

【図３】本発明の実施例に係る画像情報処理装置の構成
図である。

【図４】本発明の実施例に係る画像情報処理方法を説明
するフローチャートである。

【図５】従来例に係る画像情報処理装置の構成図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 和彦 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 清水 真 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平２−85974（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 5/00 G09G 3/36 G06T 5/00 H04N 5/66

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 Ｐビットの原画像データに基づいて、Ｐ
   ビットよりも少ないビット数であるＬビットの画像表示
   データを生成する画像情報処理方法であって、 Ｎ番目（Ｎは２以上の自然数）のフレームの画素の原画
   像データに、（Ｎ−１）番目のフレームの画素であっ
   て、前記Ｎ番目のフレームの画素と同一位置の画素に対
   応する誤差成分データを加算処理し、 前記加算処理の結果であるＰビットのデータのうち、上
   位ＬビットをＮ番目のフレームの画素の画像表示データ
   とし、残余の下位ビットのデータのうち、少なくとも１
   ビットをＮ番目のフレームの画素の誤差成分データとし
   て保持することを特徴とする画像情報処理方法。
2. 【請求項２】 Ｐビットの原画像データに基づいて、Ｐ
   ビットよりも少ないビット数であるＬビットの画像表示
   データを生成する画像情報処理装置であって、 Ｎ番目（Ｎは２以上の自然数）のフレームの画素のＰビ
   ットの原画像データと、（Ｎ−１）番目のフレームの画
   素であって、前記Ｎ番目のフレームの画素と同一位置の
   画素に対応する誤差成分データを加算処理する加算手段
   （１）と、 前記加算処理の結果であるＰビットのデータのうち、上
   位Ｌビットを画像表示データとし、残余の下位ビットの
   データのうち、少なくとも１ビットをＮ番目のフレーム
   の誤差成分データとする情報選択手段（２）と、 前記誤差成分データの読出し／書き込み処理をする記憶
   手段（３）とを具備することを特徴とする画像情報処理
   装置。