KR0123090B1 - 움직임 보상을 위한 어드레스 생성기 - Google Patents

움직임 보상을 위한 어드레스 생성기

Info

Publication number
KR0123090B1
KR0123090B1 KR1019940000771A KR19940000771A KR0123090B1 KR 0123090 B1 KR0123090 B1 KR 0123090B1 KR 1019940000771 A KR1019940000771 A KR 1019940000771A KR 19940000771 A KR19940000771 A KR 19940000771A KR 0123090 B1 KR0123090 B1 KR 0123090B1
Authority
KR
South Korea
Prior art keywords
address
signal
horizontal
counter
address generator
Prior art date
Application number
KR1019940000771A
Other languages
English (en)
Other versions
KR950024587A (ko
Inventor
김영준
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940000771A priority Critical patent/KR0123090B1/ko
Publication of KR950024587A publication Critical patent/KR950024587A/ko
Application granted granted Critical
Publication of KR0123090B1 publication Critical patent/KR0123090B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Image Input (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 움직임 보상시 움직임 벡터를 픽셀 단위 뿐만 아니라 반 픽셀(half pixel) 단위로 처리할 수 있도록 하기 위한 어드레스 생성기에 관한 것이다.
이를 위한 본 발명은, 프레임 메모리내의 픽셀 데이터 위치를 지정하기 위한 어드레스 생성기에 있어서, 픽셀 데이터를 쓰기 또는 읽기 위한 어드레스를 생성하는 쓰기/읽기 어드레스 생성부(31) ; 픽셀 데이터 읽기시 수평 방향으로 움직임 벡터가 발생(hor)하면 이에 대한 어드레스를 생성하는 수평 읽기 어드레스 생성부(32) ; 픽셀 데이터 읽기시 수직 방향으로 움직임 벡터가 발생(ver)하면 이에 대한 어드레스를 생성하는 수직 읽기 어드레스 생성부(33) ; 픽셀 데이터 읽기시 수평 및 수직 방향으로 움직임 벡터가 발생하면 이에 생성한 어드레서를 생성하는 수평 및 수직 읽기 어드레스 생성부(34) ; 어드레스 생성부(32),(33) 및 (34)에서 생성하는 어드레스와 움직임 벡터를 가산하는 다수개의 가산부(35),(36),(37); 움직임 벡터가 수평 방향으로 발생하는 것에 대한 신호(hor)와 움직임 벡터가 수직 방향으로 발생하는 것에 대한 신호(ver)에 응답하여, 쓰기/읽기 어드레스 생성부(31) 또는 가산부(35),(36),(37)의 어드레스를 선택적으로 출력하는 멀티플렉서(38)를 포함하므로써, 어드레스 생성기의 기능 향상을 이룰 수 있다.

Description

움직임 보상을 위한 어드레스 생성기
본 발명은 동양상 부호화 시스템에 있어서 영상처리시 프레임 메모리내의 픽셀 위치를 지정하기 위한 어드레스 생성기에 관한 것으로서, 특히 움직임 보상시 움직임 벡터를 픽셀 단위 뿐만 아니라 반 픽셀(half pixel) 단위로 처리할 수 있도록 하는 움직임 보상을 위한 어드레스 생성기에 관한 것이다.
고선명 텔레비젼(High Definition : 이하, HDTV라 칭함), 영상전화기 등과 같은 디지탈 영상 처리장치에 있어서, 영상 신호는 음성 신호에 비해 대역폭이 넓기 때문에 디지틀 방식으로 신호 처리하려고 할때 상당히 많은 데이타가 발생하게 된다. 하지만 이를 전송하는데 적합한 사용 가능한 대역폭은 한정되어 있으므로 이를 전송하기 위해서는 데이타를 압축시켜야 한다.
종래에 일련의 영상신호를 전송할때 , 1장의 화면과 그 다음 화면의 대응되는 픽셀마다 비교하여 차분을 추출, 전송하는 프레임간 차분 부호화 방식을 사용하였다. 이 경우 수신기에서는 수신된 차분 신호를 이전 프레임의 신호에 더하여 현재 프레임을 만들게 된다. 즉, 현재 프레임을 처리할 때는 참고할 이전 프레임의 데이터를 메모리에 가지고 있어야 한다.
현재, 디지탈 영상신호를 효과적으로 전송하기 위하여 데이터를 효과적으로 압축하는 다양한 기법이 제시되고 있다. 그중에서, 일반적으로 사용되고 있는 압축기법으로서 이산 코사인 변환(DCT : discrete cosine transform)과 같은 프레임내 상관성을 줄이는 변환 부호화 방식과, 움직임 보상을 이용하여 프레임간의 시간적 상관성을 줄이는 프레임간 움직임 보상 예측 부호화방식이 있다.
여기에서, 움직임 보상이란 영상 신호 처리에서 물체의 움직임 정도를 소정의 알고리즘으로 추정하여 이전 프레임의 신호를 움직임 벡터(즉, 움직임 영상 신호에서 현재 프레임의 픽셀(또는 픽셀들의 블록)들이 이전 프레임에 비해 어느 방향으로 얼마나 움직였는지를 나타내는 벡터량)만큼 이동시켜 주는 것이다.
프레임간 움직임 보상 예측 부호화 방식은 전술한 바와 같은 움직임 보상을 이용하여 복호화하는 영상압축방법으로서, 이전 프레임과 현재 프레임을 비교하여 현재 프레임의 영상이 이전 프레임의 영상에 비해 어느 방향으로 얼마나 움직였는지를 추정한 움직임 벡터와 이전 프레임으로써 움직임 보상을 실시하고, 현재 프레임의 신호에서 움직임 보상된 신호를 감산한 차이 신호를 압축 부호화하는 것이다. 수신기에선 이전 프레임 신호와 움직임 벡터로 움직임 보상을 하고 이것을 차분 신호에 더하여 현재 프레임 신호를 복호화하게 된다. 이때 움직임 보상을 이용하는 송수신기에서는 프레임 메모리의 어드레스가 필요하다.
제1도의 (a)는 쓰기 어드레스 발생을 도시한 블록도 이고, (b)는 읽기 어드레스 발행을 도시한 블록도로서, 먼저 (a)에 도시된 바와 같이 픽셀 카운터(10)에 의하여 한 블록내에 수평으로 인접한 8개의 픽셀에 대한 블록내의 어드레스가 생성되고, 그 결과, 캐리(carry) 신호를 발생한다. 픽셀 카운터(10)로부터 공급된 캐리 신호에 응답하여 라인 카운터(11)가 동작하며, 이 라인 카운터(11)은 블럭 카운터(12)에 캐리 신호를 보내준다. 이때, 블럭 카운터(12)는 라인 카운터(11)로부터의 캐리 신호에 응답하여 동작하며, 이것은 매크로 블럭(Macro block; 이하 MB라 칭함) 내의 블럭 위치를 나타 낸다. 이렇게하여, MB내의 블럭을 보두 카운트하게 되면, 블록 타운터(12)에서 캐리 신호가 발생하며, 이 캐리 신호에 응답하여 픽셀 카운터(10), 라인 카운터(11), 및 블럭 카운터 (12)는 리셋되어, 다음 MB의 시작을 검출하여 다시 카운트를 시작한다.
한편, 픽셀 데이타를 읽기 위한 어드레스는 제1도의 (b)에 도시된 바와 같이, 쓰기 어드레스에 움직임 벡터(Motion Vector)를 추가하여 만들어진다.
그러나, 종래의 어드레스 발생기는 각 카운터에서 발생하는 캐리 신호를 적용하고 있기 때문에 비동기 제어를 할 수 없고 또한, 카운터수가 너무 많다. 그리고, 전술한 바와 같이 동기식 카운터로 쓰기 및 읽기 어드레스를 생성하기 때문에 반픽셀에 대한 어드레스는 생성할 수 없는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 영상처리시 프레임 메모리내의 픽셀 위치를 지정하기 위한 어드레스 생성기에 있어서, 움직임 보상에서 움직임 벡터를 픽셀단위뿐만 아니라 반픽셀 단위로도 처리할 수 있기 위한 움직임 보상을 위한 어드레스 생성기를 제공하는데 있다.
전술한 목적을 달성하기 위한 본 발명의 특징은, 프레임 메모리내의 픽셀 데이터 위치를 지정하기 위한 어드레스 생성기에 있어서, 픽셀 테이타를 쓰기 또는 읽기 위한 어드레스를 생성하는 쓰기/읽기 어드레스 생성부 ; 픽셀 데이타 읽기시 수평 방향으로 움직임 벡터가 발생(hor)하면 이에 대한 어드레스를 생성하는 수평 읽기 어드레스 생성부 ; 픽셀 데이터 읽기시 수직 방향으로 움직임 벡터가 발생(ver)하면 이에 대한 어드레스를 생성하는 수직 읽기 어드레스 생성부 ; 픽셀 데이터 읽기시 수평 및 수직 방향으로 움직임 벡터가 발생하면 이에 대한 어드레스를 생성하는 수평 및 수직 읽기 어드레스 생성부; 상기 수평 읽기 어드레스, 상기 수직 읽기 어드레스 및 상기 수평 및 수직 어드레스 생성부에서 생성한 어드레스와 움직임 벡터를 가산하는 다수개의 가산부; 움직임 벡터가 수평 방향으로 발생하는 것에 대한 신호(hor)와 움직임 벡터가 수직 방향으로 발생하는 것에 대한 신호(ver)에 응답하여, 상기 쓰기/읽기 어드레스 생성부 또는 상기 가산부의 어드레스를 선택적으로 출력하는 멀티플렉서를 포함한다.
제1도의 (a) 및 (b)도는 종래의 쓰기 및 읽기 어드레스 발생을 도시한 블록도.
제2도는 본 발명에 따른 어드레스 생성부의 구조를 도시한 블록도.
제3도는 본 발명에 따른 어드레스 발생 장치를 도시한 블록도.
제4도는 본 발명에 따른 어드레스 발생 장치의 쓰기/읽기 어드레스 생성부의 동작을 도시한 타이밍도.
제5도는 본 발명에 따른 어드레스 발생 장치의 수평 읽기 어드레스 생성부의 동작을 도시한 타이밍도.
제6도는 본 발명에 따른 어드레스 발생 장치의 수직 읽기 어드레스 생성부의 동작을 도시한 타이밍도.
제7도는 본 발명에 따른 어드레스 발생 장치의 수평 및 수직 읽기 어드레스 생성부의 동작을 도시한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 픽셀 카운터 11 : 라인 카운터
12 : 블록 카운터 13 : 매크로 블럭 카운터
21 : Y 카운터 22 : U 카운터
23 : V 카운터 31 : 쓰기 및 읽기 어드레스
32 : 수평 읽기 어드레스 33 : 수직 읽기 어드레스
34 : 수평 및 수직 읽기 어드레스 35,36,37 : 가산기
38 : 멀티플렉서
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명하기로 한다.
제2도는 어드레스 생성부의 구조를 도시한 블록도이다.
영상 신호는 휘도 신호(Y)와 색도 신호(U 및 V)로 구성되는데, 블록의 시작을 알리는 블록 초기 신호(이하 PBS라 칭함)가 인가되면 Y 카운터(21), U 카운터(22) 및 V 카운터(23)에 의해 각 신호에 대한 어드레스가 생성된다. 이때, 각 카운터(21∼23) 사이의 신호들 (a 내지 f)은 블럭 사이의 핸드쉐이크(handshake) 신호로서 사용된다.
제3도는 본 발명에 따른 프레임 메모리를 엑세스하기 위한 어드레스 생성기를 도시한 블록도로서, 쓰기/읽기 어드레스(31), 수평 읽기 어드레스(32), 수직 읽기 어드레스(33), 수평 및 수직 읽기 어드레스(34), 가산기(35,36,37), 멀티플렉서(38)로 구성된다.
이때, 각 어드레스 생성부(31∼34)에는 제2도에 도시된 바와 같은 Y, U, V 카운터(21∼23)가 있는 기본 구조로 이루어져 있어 각 신호에 대한 어드레스 즉, 한 프레임에 대한 어드레스가 생성되며, 움직임 벡터가 존재할 경우에는 쓰기 어드레스 생성부(31)를 제외한 부분에서 처리된다. 이때, 픽셀 블록을 8×8 픽셀로 이루어졌다고 가정했을 때, 움직임 보상에서 움직임 벡터를 픽셀 단위 뿐만 아니라 반픽셀 단위로 처리할수 있는 어드레스를 생성하기 위해서는, 기본적으로 9개를 픽셀을 읽어야 한다. 따라서, 동일한 주기 동안에 처리해야 되기 때문에 정상 클럭보다 4배 빠른 클럭 4H 신호를 동기시켜 사용한다.
즉, 각 어드레스 생성부(31∼34)는 PBS 신호가 인가되고, 클럭 신호에 동기되어 움직임 벡터가 수평 방향으로 존재하는 것을 알리는 신호(이하 hor이라 칭함)와 움직임 벡터가 수직 방향으로 존재하는 것을 알리는 신호(이하 ver이라 힐함)의 인가 여부에 따라 한 클럭당 카운터(21∼B3)에 의해 각 신호에 대한 어드레스가 생성 된다.
즉, hor 신호와, ver 신호가 인가되지 않으면 쓰기/읽기 어드레스 생성부(31)의 어드레스가 생성되어 출력되고, hor 신호가 인가되고 ver 신호가 인가되지 않으면 수평 인기 어드레스 생성부(32)의 어드레스가 생성되어 출력되고, hor 신호가 인가되지 않고 ver 신호가 인가되면 수직 읽기 어드레스 생성부(33)의 어드레스가 생성되어 출력되고, hor 신호와 ver 신호가 모두 인가되면 수평 및 수직 읽기 어드레스 생성부(35)의어드래스가 생성되어 출력된다.
전술한 바와 같이, 각 어드레스 생성부(31∼34)에 의해 생성된 각 어트레스는 가산기(35∼37)에 출력되고, 가산기(35∼37)는 각 어드레스 생성부(31-34)에서 출력되는 어드레스와 제공되는 움직임 벡터를 가산한 어드레스를 멀티플랙서(38)로 출력한다.
이때, 멀티플렉서(38)는 선택 신호(50) 즉, hor 신호와 tier 신호에 따라 쓰기/읽기 어드레스(31)와 가산기(35,35.37)에서 출력되는 어드레스를 선택하여 출력한다.
전술한 바와 같은 구성을 갖는 어드레스 발생 장치의 구체적인 동작 설명을 하기의 타이밍도를 참조하여 설명한다.
제4도는 쓰기/읽기 어드레스 생성부(31)의 동작을 도시한 타이밍도이다.
제4도의 RST는 리셋 신호이고. CLK는 클럭신호이고, 1'H 및 I~V는 t' 긴호의 수평 및 수직 어드레스 출력신호이고, LfH 및 UV는 ~: 신호의 수평 및 수직 어드레스 출력 신호이고, VH 및 W는 V 신호의 수평및 수직 어드레스 출력 신호이다.
제5도는 수평 읽기 어드레스 생성부(32)의 동작을 도시한 타이밍도이다.
제5도의 CLK 4h는 정상클럭 보다 4배 빠르게 동작하는 클럭 신호이고, 그외 CLK 및 기타 신호는 제4도의 신호와 동일한 성분의 신호들이다.
제6도는 수직 읽기 어드레스 생성부(33)의 동작을 도시한 타이밍도이다.
제6도의 신호는 제5도의 신호와 동일한 성분의 신호들이다.
제7도는 수평 및 수직 읽기 어드레스 생성부(3f)의 동작을 도시한 타이밍도이다.
제7도의 신호는 제5도의 신호와 동일한 성분의 신호들이다.
먼저, Y, U, V의 수평, 수직, 수평 및 수직 어드레스 생성은 제4도 및 제 5,6,7도의 타이밍도에 도시한 바와같이 64클럭 단위로 처리되는데, 그 이유는 한 블럭은 8×8 픽셀로 구정되기 때문이다. 또한 수평 어드레스가 8개 생성될 때 수직 어드레스는 1개 생성된다. Y의 4개 블럭이 처리된 후, U의 1개 볼릭, 이어서 V의 1개의 볼럭이 순서대로 처리푀어 가면서 한 프래임의 어드레스를 생성한다.
제4도는 움직임 벡터가 없을 때의 쓰기/읽기 어드레스 생성부(31)의 동작을 도시하고 있다.
한편, 음직임 벡터가 존재할 때는 3가지 경우가 있다.
즉, 수평축, 수직축, 그리고 수평 및 수직축에 대한 움직임 벡터가 존재할 수 있다.
먼저, 움직임 백터가 수평방향으로 존재하는 것을 알리는 신호 즉, hor 신호가 인가되는 경우, 수평 읽기 어드레스 생성부(32)에서의 어드래스 생성은 제5도에 도시한 바와 같이 Y 카운터(21), U 카운터(B2), V카운터(23)에 의해 어드레스가 순차적으로 생성된다.
본 발명의 어드레스 생성기는, 반픽셀 계산을 위한 어드레스이기 때문에 9개에 대한 어드레스가 생성되어야 한다. 또한 쓰기때와 동기를 맞줘야 하기 때문에 처음 수평의 9개에 대한 어드레스를 발생하고, 그 이후, 수평의 7개에 대한 어드레스는 하이 임피던스(high impedance) 처리를 한다.
또한, 수평 어드레스는 8개를 생성한 후, 다음 블럭이 처리되기 전까지는 하이 임피던스 처리를 한다. 이렇게 출력된 어드레스는 수평축 움직임 벡터와 가산기(35)에서 가산되어 멀티플렉서(38)로 보내진다.
한편 움직임 벡터가 수직 방향으로 존재하는 것을 알리는 신호 즉, ver 신호가 인가될 때 수직 읽기 어드레스 생성부(323)에서의 어드레스 생성ㅇ은 도 6에 나타난 바와 같이 각 카운터(21~23)에 의해 각 신호에 대한 어드레스가 생성된다. 그리고, 수평 및 수직축에 대한 움직임 벡터가 조재할 때, 즉 hor 신호와 ver 신호가 모두 인가될 때 수평 및 수직 읽기 어드레스 생성부(34)에서의 어드레스 생성은 도 7에 도시되어 있는 바와 같이, Y의 4개 블럭, U의 1개 불럭, V의 1개 블럭이 순서대로 처리됨을 알 수 있다.
이렇게, 수직 읽기 어드레스 생성부(33)로부터 출력된 어드레스는 수직축 움직임 벡터와 가산기(36)에서 가산되어 멀티플렉서(38)로 출력되며, 수평 및 수직 읽기 어드레스 생성부(34)로부터 출력되는 어드레스는 수평 및 수직축 움직임 벡터와 가산기(37)에서 가산되어 멀티플렉서(38)로 출력된다.
이때, 멀트플렉소(38)은 hor 및 ver에 의한 선택 신호(SO)에 응답하여 쓰기/읽기 어드레스(31), 가산기(35~37)에서 출력되는 어드레스를 선택적으로 출력한다.
이때, 멀티플렉서(38)에서 출력되는 신호인 a,b,c,d에 있어서, 출력a는 쓰기/읽기 어드레스(31)에서 생성된 어드레스를 출력하는 것이고, 출력 b는 수평 읽기 어드레스(32)에서 생성된 어드레스와 수평 움직임 벡터가 가산된 결과의 어드레스를 출력하느 것이고, 출력 d는 수평 및 수직 읽기 어드레스(34)에서 생성된 어드레스와 수평 및 수직 움직임 벡터가 가산된 결과의 어드레스를 출력하는 것이고, 출력 d는 수평 및 수직 읽기 어드레스(34)에서 생성된 어드레스와 수평 및 수직 움직임 벡터가 가산된 결과의 어드레스를 출력하는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 움직임 보상을 위한 어드레스 생성기는 움직임 벡터를 반픽셀 단위로도 처리할 수 있으므로 종래의 어드레스 생성기 보다 기능 향상을 이루었으며, 휘도 신호 및 색도 신호에 대한 어드레스 생성이 모듈화되어 있어서 확장성이 용이하고 블럭(88 픽셀)간, 동기, 비동기 처리가 가능하다.

Claims (2)

  1. 프레임 메모리내의 픽셀 데이타 위치를 지정하기 위한 어드레스 생성기에 있어서, 픽셀 데이타를 쓰기 또는 읽기 위한 어드레스를 생성하는 쓰기/읽기 어드레스 생성부(31) ; 픽셀 데이타 읽기시 수평 방향으로 움직임 벡터가 발생(hor)하면 이에 대한 어드레스를 생성하는 수평 읽기 어드레스 생성부(32) ; 픽셀 데이타 읽기시 수직 방향으로 움직임 벡터가 발생(ver)하면 이에 대한 어드레스를 생성하는 수직 읽기 어드레스 생성부(33) ; 픽셀 데이타 읽기시 수평 및 수직 방향으로 움직임 벡터가 발생하면 이에 대한 어드레스를 생성하는 수평 및 수직 읽기 어드레스 생서부(34) ; 상기 어드레스 생성부(32), (33) 및 (34)에서 생성한 어드레스와 움직임 벡터를 가산하는 다수개의 가산부(35),(36),(37); 움직임 벡터가 수평 방향을 발생하는 것에 대한 신호(hor)와 움직임 벡터가 수직 방향으로 발생하는 것에 대한 신호(ver)에 응답하여, 상기 쓰기/읽기 어드레스 생성부(31) 또는 상기 가산부(35), (36), (37)의 어드레스를 선택적으로 출력하는 멀티플랙서(38)를 포함하는 것을 특징으로 하는 어드레스 생성기.
  2. 제 1항에 있어서, 상기 어드레스 생성부(31), (32), (33) 및 (34)는 영상 신호중 휘도 신호의 어드레스를 생성하기 위한 Y 카운터(21)와, 영상신호중 색도 신호의 어드레스를 생성하기 위한 U 카운터(22) 및 V 카운터(23)를 포함하며, 각 카운터는 핸드쉐이크(handshake) 방식을 이용하여 Y 카운터(21), U 카운터(22), V 카운터(23)의 순서로 동작하는 것을 특징으로 하는 어드레스 생성기.
KR1019940000771A 1994-01-18 1994-01-18 움직임 보상을 위한 어드레스 생성기 KR0123090B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000771A KR0123090B1 (ko) 1994-01-18 1994-01-18 움직임 보상을 위한 어드레스 생성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000771A KR0123090B1 (ko) 1994-01-18 1994-01-18 움직임 보상을 위한 어드레스 생성기

Publications (2)

Publication Number Publication Date
KR950024587A KR950024587A (ko) 1995-08-21
KR0123090B1 true KR0123090B1 (ko) 1997-11-17

Family

ID=19375789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000771A KR0123090B1 (ko) 1994-01-18 1994-01-18 움직임 보상을 위한 어드레스 생성기

Country Status (1)

Country Link
KR (1) KR0123090B1 (ko)

Also Published As

Publication number Publication date
KR950024587A (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
JP5008826B2 (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
JP3365771B2 (ja) ビデオ信号圧縮装置
JP3462208B2 (ja) 独立に圧縮された偶数および奇数フィールド・データ用のビデオ信号圧縮解除装置
KR100261072B1 (ko) 디지털 신호처리시스템
US5504823A (en) Image data partitioning circuit for parallel image decoding system
JP2000224591A (ja) 統合ビデオ復号化システム、フレ―ム・バッファ、符号化ストリ―ム処理方法、フレ―ム・バッファ割当て方法及び記憶媒体
US5430490A (en) Scanning format converting circuit using motion vectors
US5457481A (en) Memory system for use in a moving image decoding processor employing motion compensation technique
US5754243A (en) Letter-box transformation device
KR100451584B1 (ko) 웨이블릿 변환과 움직임 추정을 이용한 동영상 부호화 및복호화 장치
US6188727B1 (en) Simplicity HDTV video decoder and its decoding method
KR950006768B1 (ko) 라스터 포멧 콘버터 회로
KR0123090B1 (ko) 움직임 보상을 위한 어드레스 생성기
JP3569961B2 (ja) ディジタル映像信号復号装置
JPH06319156A (ja) 高画質テレビジョンの色差信号動ベクトル抽出方法および動き補償装置
JPH09275563A (ja) Ｏｓｄ機能を有する圧縮画像データの復号装置、及びこれに用いるｏｓｄデータの圧縮方法
US7880784B2 (en) Arrangement for generating a 3D video signal
KR970009665B1 (ko) 움직임 보상을 위한 메모리 장치
US5113243A (en) Method of and device for decoding animated images
KR930014475A (ko) 영상신호의 기록장치 및 재생장치
KR0129802B1 (ko) 영상압축장치에 있어서 반화소(half pel) 단위의 움직임보상회로
KR100255794B1 (ko) 움직임 보상 장치의 선입선출 버퍼
JP3506634B2 (ja) 画像蓄積メモリ装置
JPH02184188A (ja) 動画像の信号処理装置
JPH11308620A (ja) 画像復号装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 16

EXPY Expiration of term