JP3506634B2 - 画像蓄積メモリ装置 - Google Patents
画像蓄積メモリ装置Info
- Publication number
- JP3506634B2 JP3506634B2 JP11195199A JP11195199A JP3506634B2 JP 3506634 B2 JP3506634 B2 JP 3506634B2 JP 11195199 A JP11195199 A JP 11195199A JP 11195199 A JP11195199 A JP 11195199A JP 3506634 B2 JP3506634 B2 JP 3506634B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- image storage
- memory
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、画像蓄積メモリ
装置に関し、特に、ＭＰＥＧ方式による画像符号化装置
に接続される画像蓄積メモリ装置に関する。
装置に関し、特に、ＭＰＥＧ方式による画像符号化装置
に接続される画像蓄積メモリ装置に関する。
【０００２】
【従来の技術】一般に、画像符号化装置には画像メモリ
が必要になることから、画像符号化装置に接続される画
像メモリを備えた画像蓄積メモリ装置が知られている。
が必要になることから、画像符号化装置に接続される画
像メモリを備えた画像蓄積メモリ装置が知られている。
【０００３】図３は、従来の画像メモリを備えた画像蓄
積メモリ装置である。図３に示すように、画像蓄積メモ
リ装置１は、ビデオ入力部２、加算カウンタ部３、メモ
リアドレスマッピングテーブル４、メモリアドレス加算
部５、及びメモリ部６を有している。
積メモリ装置である。図３に示すように、画像蓄積メモ
リ装置１は、ビデオ入力部２、加算カウンタ部３、メモ
リアドレスマッピングテーブル４、メモリアドレス加算
部５、及びメモリ部６を有している。
【０００４】この画像蓄積メモリ装置１は、ビデオ入力
部２から出力された垂直同期信号により、加算カウンタ
部３が加算信号を生成し、その値と符号化モードからメ
モリアドレス・マッピングテーブル４を参照してメモリ
アドレス・バイアス信号を生成する。このメモリアドレ
ス・バイアス信号とビデオ入力部２から出力されたフィ
ールドアドレス信号により、メモリアドレス加算部５が
メモリアドレスを生成し、このメモリアドレスとビデオ
入力部２から出力された４：２：０ビデオ・データによ
りメモリ部６を制御していた。
部２から出力された垂直同期信号により、加算カウンタ
部３が加算信号を生成し、その値と符号化モードからメ
モリアドレス・マッピングテーブル４を参照してメモリ
アドレス・バイアス信号を生成する。このメモリアドレ
ス・バイアス信号とビデオ入力部２から出力されたフィ
ールドアドレス信号により、メモリアドレス加算部５が
メモリアドレスを生成し、このメモリアドレスとビデオ
入力部２から出力された４：２：０ビデオ・データによ
りメモリ部６を制御していた。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の画像蓄積メモリ装置１においては、符号化モード毎
にメモリアドレス・バイアス信号を生成するためのメモ
リアドレス・マッピングテーブル４が必要になることか
ら、そのための処理が煩雑になり処理時間も遅くなるこ
とが避けられなかった。これは、符号化モード毎の全て
の場合分けをメモリアドレス・マッピングテーブル４に
記述しなければならないからである。
来の画像蓄積メモリ装置１においては、符号化モード毎
にメモリアドレス・バイアス信号を生成するためのメモ
リアドレス・マッピングテーブル４が必要になることか
ら、そのための処理が煩雑になり処理時間も遅くなるこ
とが避けられなかった。これは、符号化モード毎の全て
の場合分けをメモリアドレス・マッピングテーブル４に
記述しなければならないからである。
【０００６】また、符号化モードを符号化中に変更する
ことを考慮していないことから、符号化モードを変更す
るためには初期化が必要であった。
ことを考慮していないことから、符号化モードを変更す
るためには初期化が必要であった。
【０００７】この発明の目的は、同一の装置構成で各符
号化モードに対応することができると共に、符号化モー
ドを符号化中に変更することができる画像蓄積メモリ装
置を提供することである。
号化モードに対応することができると共に、符号化モー
ドを符号化中に変更することができる画像蓄積メモリ装
置を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る画像蓄積メモリ装置は、ＭＰＥＧ方
式による画像符号化装置に接続される画像メモリを備え
た画像蓄積メモリ装置において、画像データのビットス
トリームを符号化する際、前記画像符号化装置の符号化
モード毎に同一の手順で格納し前記画像メモリの各画像
蓄積領域を、前記各画像蓄積領域毎に対応する減算カウ
ンタ部で管理することを特徴としている。
め、この発明に係る画像蓄積メモリ装置は、ＭＰＥＧ方
式による画像符号化装置に接続される画像メモリを備え
た画像蓄積メモリ装置において、画像データのビットス
トリームを符号化する際、前記画像符号化装置の符号化
モード毎に同一の手順で格納し前記画像メモリの各画像
蓄積領域を、前記各画像蓄積領域毎に対応する減算カウ
ンタ部で管理することを特徴としている。
【０００９】上記構成を有することにより、ＭＰＥＧ方
式による画像符号化装置に接続される画像メモリを備え
た画像蓄積メモリ装置は、画像データのビットストリー
ムを符号化するに際し、画像符号化装置の符号化モード
毎に同一の手順で格納し、画像メモリの各画像蓄積領域
を、各画像蓄積領域毎に対応する減算カウンタ部で管理
する。これにより、同一の装置構成で各符号化モードに
対応することができると共に、符号化モードを符号化中
に変更することができる。
式による画像符号化装置に接続される画像メモリを備え
た画像蓄積メモリ装置は、画像データのビットストリー
ムを符号化するに際し、画像符号化装置の符号化モード
毎に同一の手順で格納し、画像メモリの各画像蓄積領域
を、各画像蓄積領域毎に対応する減算カウンタ部で管理
する。これにより、同一の装置構成で各符号化モードに
対応することができると共に、符号化モードを符号化中
に変更することができる。
【００１０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１１】図１は、この発明の実施の形態に係る画像
蓄積メモリ装置の構成を示すブロック図である。図１に
示すように、画像蓄積メモリ装置１０は、ビデオ入力部
１１、８個の減算カウンタ部１２ａ〜１２ｈ、最小値検
出部１３、メモリアドレス加算部１４、メモリ部１５、
プリセット値入力回路部１６、及びプリセット値演算部
１７を有している。
蓄積メモリ装置の構成を示すブロック図である。図１に
示すように、画像蓄積メモリ装置１０は、ビデオ入力部
１１、８個の減算カウンタ部１２ａ〜１２ｈ、最小値検
出部１３、メモリアドレス加算部１４、メモリ部１５、
プリセット値入力回路部１６、及びプリセット値演算部
１７を有している。
【００１２】ビデオ入力部１１は、４：２：２ビデオ信
号から、４：２：０ビデオ・データ、フィールドアドレ
ス信号及び垂直同期信号を生成し出力する。
号から、４：２：０ビデオ・データ、フィールドアドレ
ス信号及び垂直同期信号を生成し出力する。
【００１３】減算カウンタ部１２ａは、垂直同期信号か
ら減算信号ａを生成し、減算カウンタ部１２ｂは、垂直
同期信号から減算信号ｂを生成し、以下同様に、減算カ
ウンタ部１２ｃは減算信号ｃを、減算カウンタ部１２ｄ
は減算信号ｄを、減算カウンタ部１２ｅは減算信号ｅ
を、減算カウンタ部１２ｆは減算信号ｆを、減算カウン
タ部１２ｇは減算信号ｇを、減算カウンタ部１２ｈは減
算信号ｈを、それぞれ生成する。
ら減算信号ａを生成し、減算カウンタ部１２ｂは、垂直
同期信号から減算信号ｂを生成し、以下同様に、減算カ
ウンタ部１２ｃは減算信号ｃを、減算カウンタ部１２ｄ
は減算信号ｄを、減算カウンタ部１２ｅは減算信号ｅ
を、減算カウンタ部１２ｆは減算信号ｆを、減算カウン
タ部１２ｇは減算信号ｇを、減算カウンタ部１２ｈは減
算信号ｈを、それぞれ生成する。
【００１４】最小値検出部１３は、減算信号ａ、減算信
号ｂ、減算信号ｃ、減算信号ｄ、減算信号ｅ、減算信号
ｆ、減算信号ｇ、及び減算信号ｈから、最小値検出カウ
ンタメモリアドレスバイアス信号及びプリセットカウン
タ信号を生成する。
号ｂ、減算信号ｃ、減算信号ｄ、減算信号ｅ、減算信号
ｆ、減算信号ｇ、及び減算信号ｈから、最小値検出カウ
ンタメモリアドレスバイアス信号及びプリセットカウン
タ信号を生成する。
【００１５】メモリアドレス加算部１４は、フィールド
アドレス信号と最小値検出カウンタメモリアドレスバイ
アス信号から、メモリアドレスを生成し出力する。メモ
リ部１５は、４：２：０ビデオ・データとメモリアドレ
スにより制御される。
アドレス信号と最小値検出カウンタメモリアドレスバイ
アス信号から、メモリアドレスを生成し出力する。メモ
リ部１５は、４：２：０ビデオ・データとメモリアドレ
スにより制御される。
【００１６】プリセット値入力回路部１６は、プリセッ
トカウンタ信号から、プリセット信号ａ、プリセット信
号ｂ、プリセット信号ｃ、プリセット信号ｄ、プリセッ
ト信号ｅ、プリセット信号ｆ、プリセット信号ｇ、及び
プリセット信号ｈを生成する。
トカウンタ信号から、プリセット信号ａ、プリセット信
号ｂ、プリセット信号ｃ、プリセット信号ｄ、プリセッ
ト信号ｅ、プリセット信号ｆ、プリセット信号ｇ、及び
プリセット信号ｈを生成する。
【００１７】プリセット値演算部１７は、プリセット信
号から、符号化モードとピクチャタイプからなるプリセ
ット値を演算する。
号から、符号化モードとピクチャタイプからなるプリセ
ット値を演算する。
【００１８】図２は、図１のメモリ部と減算カウンタ部
の関係を示す説明図である。図２に示すように、メモリ
部１５の画像格納領域は、減算カウンタ部と同じ数だけ
設けられ、減算カウンタ部１２ａが画像格納領域ａに、
減算カウンタ部１２ｂが画像格納領域ｂに、減算カウン
タ部１２ｃが画像格納領域ｃに、減算カウンタ部１２ｄ
が画像格納領域ｄに、減算カウンタ部１２ｅが画像格納
領域ｅに、減算カウンタ部１２ｆが画像格納領域ｆに、
減算カウンタ部１２ｇが画像格納領域ｇに、減算カウン
タ部１２ｈが画像格納領域ｈに、それぞれ対応してい
る。
の関係を示す説明図である。図２に示すように、メモリ
部１５の画像格納領域は、減算カウンタ部と同じ数だけ
設けられ、減算カウンタ部１２ａが画像格納領域ａに、
減算カウンタ部１２ｂが画像格納領域ｂに、減算カウン
タ部１２ｃが画像格納領域ｃに、減算カウンタ部１２ｄ
が画像格納領域ｄに、減算カウンタ部１２ｅが画像格納
領域ｅに、減算カウンタ部１２ｆが画像格納領域ｆに、
減算カウンタ部１２ｇが画像格納領域ｇに、減算カウン
タ部１２ｈが画像格納領域ｈに、それぞれ対応してい
る。
【００１９】この発明に係る画像蓄積メモリ装置１０
は、動画像符号化標準であるＭＰＥＧ（ｍｏｔｉｏｎ
ｐｉｃｔｕｒｅ ｃｏｄｉｎｇ ｅｘｐｅｒｔｓ ｇｒ
ｏｕｐ）方式による画像符号化装置に接続される画像蓄
積メモリ（メモリ部１５）へ、画像データを画像符号化
装置の符号化モード毎に同一の手順で格納できる構成を
有している。
は、動画像符号化標準であるＭＰＥＧ（ｍｏｔｉｏｎ
ｐｉｃｔｕｒｅ ｃｏｄｉｎｇ ｅｘｐｅｒｔｓ ｇｒ
ｏｕｐ）方式による画像符号化装置に接続される画像蓄
積メモリ（メモリ部１５）へ、画像データを画像符号化
装置の符号化モード毎に同一の手順で格納できる構成を
有している。
【００２０】ここで述べる、画像符号化装置の符号化モ
ードとは、ＭＰＥＧのピクチャ構造の規則においてＩピ
クチャ（フレーム内符号化画像）、又はＰピクチャ（順
方向フレーム間予測画像）の現れる周期（Ｍ値という）
のことである。
ードとは、ＭＰＥＧのピクチャ構造の規則においてＩピ
クチャ（フレーム内符号化画像）、又はＰピクチャ（順
方向フレーム間予測画像）の現れる周期（Ｍ値という）
のことである。
【００２１】このＭ値によって、画像蓄積メモリの使用
方法が変わり、例えば、最も一般的なＭ値が３の場合、
Ｉピクチャ又はＰピクチャが画像入力順で３ピクチャ毎
に符号化され、その間にＢピクチャ（双方向フレーム間
予測画像）といわれるピクチャがあり、このＢピクチャ
は、直後のＩピクチャ又はＰピクチャが符号化された後
に符号化されるため、３フレーム期間蓄積しておく必要
がある。そのため、なるべく少ないメモリ容量で画像蓄
積を行う場合、処理が複雑になってしまう。
方法が変わり、例えば、最も一般的なＭ値が３の場合、
Ｉピクチャ又はＰピクチャが画像入力順で３ピクチャ毎
に符号化され、その間にＢピクチャ（双方向フレーム間
予測画像）といわれるピクチャがあり、このＢピクチャ
は、直後のＩピクチャ又はＰピクチャが符号化された後
に符号化されるため、３フレーム期間蓄積しておく必要
がある。そのため、なるべく少ないメモリ容量で画像蓄
積を行う場合、処理が複雑になってしまう。
【００２２】そこで、この符号化モード毎に、メモリ部
１５の各画像蓄積領域ａ〜ｈの使用可否を減算カウンタ
部１２ａ〜１２ｈの最小値で判断し、プリセット値をモ
ード毎に変更することで、全く同一の手順により各符号
化モードへの対応を可能にする。
１５の各画像蓄積領域ａ〜ｈの使用可否を減算カウンタ
部１２ａ〜１２ｈの最小値で判断し、プリセット値をモ
ード毎に変更することで、全く同一の手順により各符号
化モードへの対応を可能にする。
【００２３】次に、図１を参照し、画像蓄積メモリ装置
１０の動作について説明する。ビデオ入力部１１は、メ
モリ部１５に格納するデータを入力する部分であり、一
般に、垂直同期信号と４：２：０ビデオ・データ出力と
フィールドアドレス信号を備えている。
１０の動作について説明する。ビデオ入力部１１は、メ
モリ部１５に格納するデータを入力する部分であり、一
般に、垂直同期信号と４：２：０ビデオ・データ出力と
フィールドアドレス信号を備えている。
【００２４】この４：２：０とは、テレビ画像等の横方
向の走査線に含まれている輝度情報Ｙと色差情報Ｃｂ、
Ｃｒの比率を表している。輝度とは画像の明るさを示す
情報、色差とは画像の色を示す情報であり、共に、ＩＴ
Ｕ−Ｒ勧告６０１により標準化されているものである。
４：２：０では、原信号に対して色差情報Ｃｂ、Ｃｒ
は、縦方向にも横方向にも輝度情報Ｙの１／２に、即
ち、輝度信号の１／４に、情報が削減・圧縮される。
向の走査線に含まれている輝度情報Ｙと色差情報Ｃｂ、
Ｃｒの比率を表している。輝度とは画像の明るさを示す
情報、色差とは画像の色を示す情報であり、共に、ＩＴ
Ｕ−Ｒ勧告６０１により標準化されているものである。
４：２：０では、原信号に対して色差情報Ｃｂ、Ｃｒ
は、縦方向にも横方向にも輝度情報Ｙの１／２に、即
ち、輝度信号の１／４に、情報が削減・圧縮される。
【００２５】また、ビデオ入力部１１からメモリ部１５
に出力される４：２：０ビデオ・データは、インタレー
ス走査されたフィールド画像のデータである。フレーム
画像は、１枚の画像の中の画素が全て同じ時間にサンプ
リングされているのに対し、フィールド画像は、１枚の
画像の中の画素が１ライン毎に異なった時間にサンプリ
ングされている。
に出力される４：２：０ビデオ・データは、インタレー
ス走査されたフィールド画像のデータである。フレーム
画像は、１枚の画像の中の画素が全て同じ時間にサンプ
リングされているのに対し、フィールド画像は、１枚の
画像の中の画素が１ライン毎に異なった時間にサンプリ
ングされている。
【００２６】この異なった時間にサンプリングされた画
像を、それぞれ第１フィールド、第２フィールドと呼
び、インタレース走査の画像では、１枚のフレームは通
常２枚のフィールドで構成されることになる。メモリ部
１５にある画像蓄積領域には、フィールド画像が格納さ
れる。
像を、それぞれ第１フィールド、第２フィールドと呼
び、インタレース走査の画像では、１枚のフレームは通
常２枚のフィールドで構成されることになる。メモリ部
１５にある画像蓄積領域には、フィールド画像が格納さ
れる。
【００２７】ビデオ入力部１１から与えられた垂直同期
信号によって、減算カウンタ部ａ、減算カウンタ部ｂ、
減算カウンタ部ｃ、減算カウンタ部ｄ、減算カウンタ部
ｅ、減算カウンタ部ｆ、減算カウンタ部ｇ、及び減算カ
ウンタ部ｈは、各部で保持しているカウンタ値を“１”
減算し、その各々の値を最小値検出部１３に伝達するた
めに、減算信号ａ、減算信号ｂ、減算信号ｃ、減算信号
ｄ、減算信号ｅ、減算信号ｆ、減算信号ｇ、及び減算信
号ｈを生成する。
信号によって、減算カウンタ部ａ、減算カウンタ部ｂ、
減算カウンタ部ｃ、減算カウンタ部ｄ、減算カウンタ部
ｅ、減算カウンタ部ｆ、減算カウンタ部ｇ、及び減算カ
ウンタ部ｈは、各部で保持しているカウンタ値を“１”
減算し、その各々の値を最小値検出部１３に伝達するた
めに、減算信号ａ、減算信号ｂ、減算信号ｃ、減算信号
ｄ、減算信号ｅ、減算信号ｆ、減算信号ｇ、及び減算信
号ｈを生成する。
【００２８】各減算カウンタ部１２ａ〜１２ｈの値が伝
達された最小値検出部１３は、その中の最小値（“０”
となった値）のメモリアドレス・バイアス値を、メモリ
アドレス加算部１４に伝達する最小値検出カウンタメモ
リアドレスバイアス信号と、プリセット値入力回路部１
６及びプリセット値演算部１７に伝達するプリセットカ
ウンタ信号を生成する。
達された最小値検出部１３は、その中の最小値（“０”
となった値）のメモリアドレス・バイアス値を、メモリ
アドレス加算部１４に伝達する最小値検出カウンタメモ
リアドレスバイアス信号と、プリセット値入力回路部１
６及びプリセット値演算部１７に伝達するプリセットカ
ウンタ信号を生成する。
【００２９】メモリアドレス加算部１４は、最小値検出
部１３から入力された最小値検出カウンタメモリアドレ
スバイアス信号と、ビデオ入力部１１から４：２：０ビ
デオ・データに伴って入力されたフィールドアドレス信
号から、４：２：０ビデオ・データを格納するメモリ実
アドレスを生成して、４：２：０ビデオ・データをメモ
リ部１５に格納する。
部１３から入力された最小値検出カウンタメモリアドレ
スバイアス信号と、ビデオ入力部１１から４：２：０ビ
デオ・データに伴って入力されたフィールドアドレス信
号から、４：２：０ビデオ・データを格納するメモリ実
アドレスを生成して、４：２：０ビデオ・データをメモ
リ部１５に格納する。
【００３０】プリセット値入力回路部１６は、最小値検
出部１３から入力されるプリセットカウンタ信号によっ
てプリセットする、何れかの減算カウンタ部を選択す
る。各減算カウンタ部１２ａ〜１２ｈに入力するプリセ
ット値は、最小値検出部１３から入力したプリセット信
号によって、プリセット値演算部１７が符号化モードと
ピクチャタイプから計算し、プリセット値入力回路部１
６に伝達する。
出部１３から入力されるプリセットカウンタ信号によっ
てプリセットする、何れかの減算カウンタ部を選択す
る。各減算カウンタ部１２ａ〜１２ｈに入力するプリセ
ット値は、最小値検出部１３から入力したプリセット信
号によって、プリセット値演算部１７が符号化モードと
ピクチャタイプから計算し、プリセット値入力回路部１
６に伝達する。
【００３１】プリセット値入力回路部１６は、その２つ
の信号からプリセットする減算カウンタ部にのみプリセ
ット信号を出力する。符号化開始時のプリセット値の初
期値は、符号化モード毎に異なり、例えば、Ｍ＝３の場
合は、減算カウンタ部１２ａが０、減算カウンタ部１２
ｂが１、減算カウンタ部１２ｃが６、減算カウンタ部１
２ｄが７、減算カウンタ部１２ｅが２、減算カウンタ部
１２ｆが３、減算カウンタ部１２ｇが８、減算カウンタ
部１２ｈが９となる。
の信号からプリセットする減算カウンタ部にのみプリセ
ット信号を出力する。符号化開始時のプリセット値の初
期値は、符号化モード毎に異なり、例えば、Ｍ＝３の場
合は、減算カウンタ部１２ａが０、減算カウンタ部１２
ｂが１、減算カウンタ部１２ｃが６、減算カウンタ部１
２ｄが７、減算カウンタ部１２ｅが２、減算カウンタ部
１２ｆが３、減算カウンタ部１２ｇが８、減算カウンタ
部１２ｈが９となる。
【００３２】上述したように、この画像蓄積メモリ装置
１０は、ＭＰＥＧ規格のビットストリームをエンコーデ
ィング（符号化）するときに、入力されるＮＴＳＣ（ｎ
ａｔｉｏｎａｌ ｔｅｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ
ｃｏｍｍｉｔｔｅｅ）信号を、メモリ部１５のどの位
置に蓄積するかを選択するものであり、メモリ部１５の
管理は、減算カウンタ部１２ａ〜１２ｈと１対１に対応
させていることを特徴としている。即ち、ＭＰＥＧ規格
のビットストリームをデコーディング（復号化）した画
像をメモリ蓄積するものではない。
１０は、ＭＰＥＧ規格のビットストリームをエンコーデ
ィング（符号化）するときに、入力されるＮＴＳＣ（ｎ
ａｔｉｏｎａｌ ｔｅｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ
ｃｏｍｍｉｔｔｅｅ）信号を、メモリ部１５のどの位
置に蓄積するかを選択するものであり、メモリ部１５の
管理は、減算カウンタ部１２ａ〜１２ｈと１対１に対応
させていることを特徴としている。即ち、ＭＰＥＧ規格
のビットストリームをデコーディング（復号化）した画
像をメモリ蓄積するものではない。
【００３３】また、この画像蓄積メモリ装置１０は、減
算カウンタ部１２ａ〜１２ｈの値を全て確認して０にな
っているものを使用するようになっており、０になるも
のも必ず１つであるように制御される。このため、フレ
ームバッファ管理領域を備えフラグによって空きかどう
かを判断する場合には起こり得る、複数の空きが存在し
てしまうということはない。
算カウンタ部１２ａ〜１２ｈの値を全て確認して０にな
っているものを使用するようになっており、０になるも
のも必ず１つであるように制御される。このため、フレ
ームバッファ管理領域を備えフラグによって空きかどう
かを判断する場合には起こり得る、複数の空きが存在し
てしまうということはない。
【００３４】このように、この発明によれば、メモリ部
１７の各画像蓄積領域ａ〜ｈに割り当てられている減算
カウンタ部１２ａ〜１２ｈのプリセット値を、符号化モ
ード毎に入力すればよい構成になっているため、同一の
装置構成で各符号化モードに対応することができる。
１７の各画像蓄積領域ａ〜ｈに割り当てられている減算
カウンタ部１２ａ〜１２ｈのプリセット値を、符号化モ
ード毎に入力すればよい構成になっているため、同一の
装置構成で各符号化モードに対応することができる。
【００３５】また、メモリ部１５の使用可否を、減算カ
ウンタ部１２ａ〜１２ｈの値のみで行っているため、プ
リセットにその値を符号化モード毎の値にすればよく、
符号化モードを符号化中に変更することが可能である。
ウンタ部１２ａ〜１２ｈの値のみで行っているため、プ
リセットにその値を符号化モード毎の値にすればよく、
符号化モードを符号化中に変更することが可能である。
【００３６】なお、上記実施の形態において、メモリ部
１７の画像格納バンク（画像蓄積領域）が８個の場合に
ついて説明したが、８個に限るものではなく、画像格納
バンクの数に制限はない。
１７の画像格納バンク（画像蓄積領域）が８個の場合に
ついて説明したが、８個に限るものではなく、画像格納
バンクの数に制限はない。
【００３７】以上説明したように、この発明によれば、
ＭＰＥＧ方式による画像符号化装置に接続される画像メ
モリを備えた画像蓄積メモリ装置は、画像データのビッ
トストリームを符号化するに際し、画像符号化装置の符
号化モード毎に同一の手順で格納し、画像メモリの各画
像蓄積領域を、各画像蓄積領域毎に対応する減算カウン
タ部で管理するので、同一の装置構成で各符号化モード
に対応することができると共に、符号化モードを符号化
中に変更することができる。
ＭＰＥＧ方式による画像符号化装置に接続される画像メ
モリを備えた画像蓄積メモリ装置は、画像データのビッ
トストリームを符号化するに際し、画像符号化装置の符
号化モード毎に同一の手順で格納し、画像メモリの各画
像蓄積領域を、各画像蓄積領域毎に対応する減算カウン
タ部で管理するので、同一の装置構成で各符号化モード
に対応することができると共に、符号化モードを符号化
中に変更することができる。
【図１】この発明の実施の形態に係る画像蓄積メモリ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】図１のメモリ部と減算カウンタ部の関係を示す
説明図である。
説明図である。
【図３】従来の画像メモリを備えた画像蓄積メモリ装置
である。
である。
１０ 画像蓄積メモリ装置
１１ ビデオ入力部
１２ａ〜１２ｈ 減算カウンタ部
１３ 最小値検出部
１４ メモリアドレス加算部
１５ メモリ部
１６ プリセット値入力回路部
１７ プリセット値演算部
ａ〜ｈ 画像格納領域
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−326988（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/76 - 5/956
H04N 7/24 - 7/68
Claims (5)
- 【請求項１】ＭＰＥＧ方式による画像符号化装置に接続
される画像メモリを備えた画像蓄積メモリ装置におい
て、 画像データのビットストリームを符号化する際、前記画
像符号化装置の符号化モード毎に同一の手順で格納し、
前記画像メモリの各画像蓄積領域を、前記各画像蓄積領
域毎に対応する減算カウンタ部で管理することを特徴と
する画像蓄積メモリ装置。 - 【請求項２】前記符号化モードは、前記ＭＰＥＧのピク
チャ構造の規則においてフレーム内符号化画像又は順方
向フレーム間予測画像の現れる周期であることを特徴と
する請求項１に記載の画像蓄積メモリ装置。 - 【請求項３】前記各減算カウンタ部の最小になった画像
蓄積領域番号をメモリアドレスのバイアス値にすること
を特徴とする請求項１または２に記載の画像蓄積メモリ
装置。 - 【請求項４】前記最小になった画像蓄積領域番号は１つ
であるように制御することを特徴とする請求項３に記載
の画像蓄積メモリ装置。 - 【請求項５】前記メモリアドレスのバイアス値により、
前記各減算カウンタ部のプリセット値を前記符号化モー
ド毎に変更することを特徴とする請求項３または４に記
載の画像蓄積メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195199A JP3506634B2 (ja) | 1999-04-20 | 1999-04-20 | 画像蓄積メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195199A JP3506634B2 (ja) | 1999-04-20 | 1999-04-20 | 画像蓄積メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307995A JP2000307995A (ja) | 2000-11-02 |
| JP3506634B2 true JP3506634B2 (ja) | 2004-03-15 |
Family
ID=14574252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11195199A Expired - Fee Related JP3506634B2 (ja) | 1999-04-20 | 1999-04-20 | 画像蓄積メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506634B2 (ja) |
-
1999
- 1999-04-20 JP JP11195199A patent/JP3506634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307995A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261072B1 (ko) | 디지털 신호처리시스템 | |
| US7889974B2 (en) | Method and apparatus for editing images, and method and apparatus for reproducing the edited images | |
| KR20010072074A (ko) | 비디오 신호의 인코딩 | |
| JPH0837662A (ja) | 画像符号化復号化装置 | |
| JPH11234654A (ja) | 多画面合成方法及び多画面合成装置 | |
| JPH05207460A (ja) | 画像信号の多重化伝送装置及びシステム | |
| JP2878661B2 (ja) | Ｍｐｅｇ規格を有する映像ビット・ストリームをデコーディングする方法 | |
| JP3168922B2 (ja) | デジタル画像情報の記録再生装置 | |
| JP3201079B2 (ja) | インターレース動画像信号の動き補償予測方法、符号化方法及び装置 | |
| JPH0759096A (ja) | ビデオエンコーダ及びデコーダ | |
| JPH0622289A (ja) | 多解像度画像信号符号化装置及び復号装置 | |
| US5500577A (en) | Raster format converter circuit | |
| JPH0541861A (ja) | 動画像符号化装置 | |
| JP3506634B2 (ja) | 画像蓄積メモリ装置 | |
| JP2573177B2 (ja) | 電子会議システムにおける図形表示装置 | |
| JP4140091B2 (ja) | 画像情報変換装置および画像情報変換方法 | |
| JPH08256315A (ja) | 多地点同時モニタ制御方法 | |
| US7880784B2 (en) | Arrangement for generating a 3D video signal | |
| JP2923875B2 (ja) | 動画像符号化装置 | |
| JP3201344B2 (ja) | インターレース動画像信号の動き補償予測方法及び符号化装置 | |
| JP3115013B2 (ja) | 画像表示装置 | |
| JPH0715708A (ja) | 画像伝送システム | |
| JPS60256284A (ja) | 動画像送受信方式 | |
| KR0123090B1 (ko) | 움직임 보상을 위한 어드레스 생성기 | |
| JP2004320804A (ja) | 可変長復号化回路及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031216 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |