KR960008391B1 - 프레임동기재생회로 - Google Patents

Abstract

내용 없음.

Description

프레임 동기 재생회로

제1도는 종래의 프레임 동기 재생회로의 구성도.

제2도는 입력신호의 에러유무에 따른 제1도의 각부 타이밍도.

제3도는 본 발명 프레임 동기 재생회로의 블록 구성도.

제4도는 제3도의 상세 회로도.

제5도는 입력신호에 에러가 없는 경우 제4도의 각부 파형 및 타이밍도.

제6도는 입력신호에 에러가 있는 경우 제4도의 각부 파형 및 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 에러 검출부 20 : 카운터부

30 : 프레임 동기 재생부

본 발명은 영상신호 처리시 각종 신호 및 데이터 처리의 기준이 되는 프레임 동기신호의 재생에 관한 것으로, 특히 입력 동기에 에러가 발생하더라도 출력되는 프레임 동기를 정확히 재생하여 안정된 영상신호가 구현되도록 한 프레임 동기 재생회로에 관한 것이다.

종래의 프레임 동기신호 발생회로는 제1도와 같은 구성을 가지고 있어서, 프레임 동기신호(FSYNC)가 플립플롭(FF1) 및 반전기(I1)에 입력되고, 그 출력이 각기 낸드 게이트(ND1)에서 조합되며, 제3카운터(3)의 출력(QD)이 상기 내드 게이트(ND1)의 출력과 함께 앤드 게이트(AD1)에서 앤드 조합되어 제1카운터(1)에 데이터 로딩신호(LND)로 입력된다.

한편, 카운터(1~3)는 서로 종속연결되어 있고, 제3카운터(3)의 출력(RCO)은 플립플롭(FF2)에 인에이블 신호(ENA)로 입력되며, 상기 플립플롭(FF2)으로부터 재생된 동기신호(FSYNCT)가 출력되도록 구성되어 있다.

이렇게 구성된 기존의 프레임 동기신호 재생신호에 대하여 그 동작과 회로가 가지고 있는 다수의 문제점을 상세히 설명하면 다음과 같다.

먼저, 상기 제1도의 회로는 입력되는 프레임 동기신호(FSYNC)에 에러가 없는 정상적인 경우와 에러가 있는 경우에 대하여 구분하여 설명할 수 있는데, 제2도의 (가)는 프레임 동기신호(FSYNC)에 에러가 없는 경우, 즉 정상적인 프레임 동기신호(FSYNC)가 입력될 때 회로의 각부에서 출력되는 신호의 파형 및 타이밍도이고, 제2도의 (나)는 프레임 동기신호(FSYNC)에 에러가 발생하였을 때 회로의 각부에서 출력되는 신호의 파형 및 타이밍도이다.

먼저, 제2도의 (나)의 파형 및 타이밍도에서와 같이 입력 프레임 동기신호(FSYNC)에 에러가 있는 경우, 즉 프레임 동기신호(FSYNC)가 , ⓐ부분에서와 같이 점선으로 도시한 정상적인 파형보다 1클럭 빠르게 하이에서 로우로 변이하고, 플립플롭(FF1)의 출력(Q)이 하이를 유지하고 있었다면, 프레임 동기 신호(FSYNC)가 로우가 되는 순간 낸드 게이트(ND1)의 출력은 로우로 떨어지고, 그 다음 클럭(CLK)에서 플립플롭(FF1)의 출력(Q)이 그 프레임 동기신호(FSYNC)와 같이 로우로 변하면 낸드 게이트(ND1)의 출력은 다시 반전된다.

즉, 프레임 동기신호(FSYNC)의 변이에 따라 낸드 게이트(ND1)의 출력신호는 곧바로 변이하게 되고, 이 변이는 앤드 게이트(AD1)를 통해 카운터(1~3)에 데이터 로딩신호(LDN)를 인가하게 된다.

따라서, 프레임 동기신호(FSYNC)가 비정상적인 시점에서 변이함으로 인하여 카운터(1~3)에 로딩되는 초기 데이터도 비정상적인 시점에서 로딩도어 계수됨으로써, 상기 카운터(3)의 출력(RCO)에 따라서 토글되는 플립플롭(FF2)에서 출력되는 재생 프레임 동기신호(FSYNCT)는 에러를 갖게 된다.

또한, 입력 프레임 동기신호(FSYNC)가 제2도의 (나)의 , ⓑ부분에서와 같이 1클럭시간 지연되어 변이된다면, 카운터(1~3)에 대한 데이터 로딩신호를 인가하는 앤드 게이트(AD1)의 입력에 카운터(3)의 출력(QD)과 낸드 게이트(ND1)의 출력이 각기 인가되어 있으므로 카운터(1~3)의 출력에 의한 데이터 로딩과 낸드 게이트(ND1)의 출력에 의한 데이터 로딩이 일어나 카운터(1~3)는 입력 데이터를 두번 로딩하게 된다. 즉, 입력 프레임 동기신호(FSYNC)의 에러에 의해 카운터(1~3)가 두번 데이터를 로딩함으로써 플립플롭(FF2)에서 출력되는 재생 프레임 동기신호(FSYNCT)는 에러를 갖는 신호가 된다.

따라서, 입력되는 프레임 동기신호(FSYNC)의 에러 여부를 체크하지 않고 발생된 에러를 수정하지 않은 상태에서 회로를 동작시킴으로 인하여 상기 제2도의(가) 및 (나)에서 도시한 바와 같이 입력되는 프레임동기에 에러가 발생하였을 때 카운터(1~3)가 잘못 동작하여 재생되는 프레임 동기신호(FSYNCT)는 에러값을 갖는 파형을 갖게 된다.

따라서, 이러한 에러를 제거하기 위하여 안정된 프레임 동기를 재생시키는 회로가 필요하게 된다.

따라서, 본 발명의 목적은 상기와 같은 종래의 프레임 동기신호 재생회로에 따르는 결함을 해결하고자, 영상신호 처리분야에 있어서 각종 신호 및 데이터 처리에 기준이 되는 프레임 동기에 에러가 있는 경우라도 에러의 영향을 받지 않는 재생 프레임 동기신호를 발생시키기 위한 프레임 동기 재생회로를 제공하는데 있다.

제3도는 본 발명의 동기재생회로의 블록 구성도로서, 이에 도시한 바와같이 입력되는 프레임 동기신호(FSYNC)를 기준신호(T3H)와 비교하여 에러가 발생하였는지를 체크하는 에러 검출부(10)와, 상기 에러검출부(10)의 출력신호로 부터 영상신호의 1프레임을 1주기로 하는 프레임 동기를 재생시키기 위한 시간을 계수하는 카운터부(20)와, 상기 카운터부(20)의 동작에 따라서 일정한 로우팀과 하이팀을 갖는 프레임 동기를 재생시키는 프레임 동기 재생부(30)로 구성된다.

제4도는 상기 제3도의 상세회로도로서, 이에 도시한 바와같이 프레임 동기신호(FSYNC)를 입력받는 에러 검출부(10)는 플립플롭(FF10)의 출력(Q)으로부터 낸드 게이트(ND10)를 통과한 프레임 동기신호(FSYNC)와 영상신호의 1라인 데이터 길이를 1주기로 하는 기준 신호(T3H)를 입력받는 밴드 게이트(BD10)와, 상기 밴드 게이트(BD10)의 출력을 반전시키는 반전기(I11)와, 카운터부(20)의 출력(QD)과 상기 반전기(I11)의 출력을 입력으로 하는 앤드 게이트(AD11)로 구성된다.

상기 카운터부(20)는 카운터(CNT1~CNT3)가 종속연결되어 로우 비트를 갖는 카운터의 출력이 하이 비트를 갖는 카운터를 인에이블시키도록 되어 있다. 그리고, 프레임 동기 재생부(30)는 플립플롭(FF11)의 출력(Q)이 반전기(I12)를 통해 다시 그의 입력단(D)으로 피이드백되어 토글되는 재생 프레임 동기신호(FSYNCT)를 출력하며, 이 신호는 멀티플렉서(MUX)데이타 선택단자(S)에 입력된다.

상기와 같이 구성한 본 발명의 프레임 동기 재생회로에 대하여 그 동작과 작용효과를 상세히 설명하면 다음과 같다.

먼저, 프레임 동기신호(FSYNC)는 그 레벨이 로우인 상태를 갖는 로우 팀(low term)이 787 라인동안의 시간 길이를 갖고, 그 하이 팀(high term)이 788라인동안의 길이인 신호이다.

본 발명의 동작 설명은 위하여 먼저 입력 프레임 동기신호(FSYNC)에 에러가 없는 경우를 고려하면 다음과 같다.

플립플롭(FF10)의 출력(Q)이 하이인 상태에서 제5도의 (가)와 같이 프레임 동기신호(FSYNC)가 로우로 떨어지면, 낸드 게이트(ND)는 프레임 동기신호(FSYNC)의 반전된 신호와 상기 플립플롭(FF10)의 출력(Q)을 입력으로 하므로 그 출력이 제5도의 (나)와 같이 프레임 동기신호(FSYNC)가 로우로 떨어지는 순간에 클럭(CLK)의 1주기만큼 로우가 되는 신호를 발생시킨다.

상기 낸드 게이트(ND10)의 출력신호는 제5도의 (다)와 같이 HDTV의 1라인 데이터의 길이를 1주기로 하는 신호인 기준신호(T3H)와 결합되어 반전기(I11)를 통해 제5도의 (라)와 같은 신호, 즉 상기 낸드 게이트(ND10)의 출력과 기준신호 모두가 로우일때에만 로우의 값을 갖는 신호를 발생시킨다.

상기 반전기(I11)의 출력은 프레임 동기 재생부(30)의 플립플롭(FF11)을 클리어시켜서 재생 프레임 동기신호(FSYNCT)가 로우가 되게 하며, 이 신호(FSYNCT)는 멀티플렉서(MUX)의 데이터 선택단자(S)로 입력되어 상기 멀티플렉서(MUX)로부터 하이의 신호가 카운터(CNT1)의 입력단(B)에 인가되게 한다.

이렇게 멀티플렉서(MUX)를 통하여 재생 프레임 동기신호(FSYNCT)의 하강기간에는 제1카운터(CNT1)의 입력단(B)에 하이신호가 인가되고, 재생프레임 동기신호(FSYNCT)의 하강기간에는 로우신호가 인가되게 하는 것은 위에서 언급한 바와 같이, 프레임 동기신호가 하이 팀에서는 788 라인의 길이를 갖고 로우 팀에서는 787 라인동안의 시간길이를 갖도록 하기 위하여 카운터(CNT1)에 최초 로딩되는 값이 서로 다르게 하기 위함이다.

이때, 상기 카운터(CNT1~CNT3)가 계수를 끝낸 뒤에 반전기(I11)의 출력은 카운터(CNT3)의 출력(QD)과 함께 앤드게이트(AD11)에서 앤드 조합되어 제5도의 (바)와 같은 초기 데이터의 로딩신호를 발생시키며, 초기 로딩된 데이터는 프레임 동기의 레벨에 따라서 제5도의 (사)와 같이 카운터(CNT1~CNT3)가 서로 다른 계수 기간을 갖도록 한다.

한편, 입력 프레임 동기신호(FSYNC)에 에러가 있는 경우 회로의 동작에 대하여 상세히 설명하면 다음과 같다.

제6도의 (가)와 같은 에러가 있는 프레임 동기신호(FSYNC)가 입력되면(점선의 파형이 정상적인 파형임), 낸드 게이트(ND10)에서는 상기한 바와 같이 프레임 동기신호(FSYNC)의 반전된 신호와 상기 플립플롭(FF10)의 출력(Q)을 입력으로 하므로 그 출력이 제5도의 (나)와 같이 프레임 동기신호(FSYNC)가 로우로 떨어지는 순간에 클럭(CLK)의 1주기만큼 로우가 되는 신호를 발생시킨다.

기준신호(T3H)와 낸드 게이트(ND10)의 출력조합에 따라 반전기(I11)의 출력은 낸드 게이트(ND10)의 출력과 상기 기준신호(T3H)가 모두 로우인 구간에서만 로우가 되며, 입력되는 프레임 동기신호(FSYNC)가 정상일 때에는 낸드 게이트(ND10) 출력의 로우 부분이 기준신호(T3H)의 로우 부분과 일치하게 되는데, 에러가 있는 부분에서는 제6도의 (나, 다)에서와 같이 상기 낸드 게이트(ND10)의 로우부분이 기준신호(T3H)의 하이부분과 일치하게 된다.

밴드 게이트(BD10)와 반전기(I11)는 서로 조합되어 오아 게이트로 작용하고, 이에따라 에러 발생시 낸드 게이트(ND10)가 로우로 떨어지는 구간에서 기준신호(T3H)가 하이를 유지하므로 반전기(I11)의 출력은 에러가 발생한 구간에서 하이의 값을 그대로 계속 유지하게 된다.

이때에는, 카운터(CNT1~CNT3)에 데이터 로딩신호를 인가하는 앤드 게이트(AD11)의 일측에 상기 반전기(I11)의 하이신호가 그대로 인가되어 있으므로 상기 앤드 게이트(AD11)는 단지 카운터(CNT3)의 출력(QD)을 그대로 전달하며, 이로 인하여 데이터 로딩신호가 카운터(CNT3)의 출력(QD)에 의해 반복적으로 인가됨으로써 상기 카운터(CNT3)만에 의해 로딩 신호가 발생된다.

따라서, 에러가 발생한 부분에서는 카운터(CNT1~CNT3)에 대한 로딩신호가 카운터(CNT3)의 출력(QD)에 의해서만 발생되고, 프레임 동기신호(FSYNC)의 영향을 받지 않음으로써 발생된 에러는 제6도의 (아)의 재생 프레임 동기신호(FSYNCT)에서 제거되었음을 알 수 있다.

이러한 카운터(CNT1~CNT3)의 출력(QD)과 반전기(I11)의 출력에 의해 플립플롭(FF11))이 동작되며, 제6도의 (아)와 같이 에러가 없는 프레임 동기신호(FSYNCT)를 만들게 된다.

즉, 입력되는 프레임 동기신호(FSYNC)에 에러가 있는 경우 낸드 게이트(ND10)의 출력과 기준신호(T3H)의 오아링 조합에 의해 앤드 게이트(AD10)의 일측에 하이의 신호가 인가되게 하여 카운터(CNT3)의 출력(QD)에 의해서만 데이터 로딩이 제어되도록 함으로써 입력신호의 에러 부분이 카운터(CNT1~CNT3)의 데이터 로딩에 영향을 미치지 못하게 되고, 그 결과 입력되는 프레임 동기신호(FSYNC)에 에러가 있을 때에도 에러가 없는 안정된 재생 프레임 동기신호(FSYNCT)를 발생시킬 수 있게 된다.

따라서, 본 발명은 영상신호 처리분야에 있어서 각종 제어신호 및 데이터 처리에 기준이 되는 프레임 동기신호(FSYNC)에 에러가 있을 경우라도 에러에 영향을 받지 않는 정상적인 프레임 동기신호를 만들 수 있게 된다.

이상에서와 같이 본 발명은 입력 프레임 동기신호(FSYNC)에 에러가 있을 때에도 안정된 프레임 동기신호를 재생할 수 있게 되어 화면의 떨림 등의 에러를 제거할 수 있으며, 종래의 기술과는 달리 에러가 있는 경우에도 정상적인 데이터 처리를 할 수 있는 효과가 있다.

Claims (2)

1. 입력되는 프레임 동기신호(FSYNC)를 고해상도 티브이의 1라인 데이터 길이를 1주기로 하는 기준신호(T3H)와 비교하여, 그 프레임 동기신호(FSYNC)의 에러를 유무를 판단하는 에러 검출부(10)와, 상기 에러 검출부(10)를 통해 입력되는 프레임 동기신호(FSYNC)중에서 영상신호 1프레임의 주기를 초기 로딩된 데이터로부터 계수하는 카운터부(20)와, 상기 카운터부(20)의 출력(QD)에 의해 인에이블되어 재생 프레임 동기신호(FSYNCT)를 출력하는 프레임 동기 재생부(30)로 구성하여 된 것을 특징으로 하는 프레임 동기 재생회로.
2. 제1항에 있어서, 상기 에러 검출부(10)는 낸드 게이트(ND10)를 통과한 프레임 동기신호와 영상신호의 1라인 데이터 길이를 1주기로 하는 기준신호(T3H)를 입력받는 밴드 게이트(BD10)와, 상기 밴드 게이트(BD10)의 출력을 반전시키는 반전기(I11)와, 카운터부(20)의 출력(QD)과 상기 반전기(I11)의 출력을 입력으로 하여 카운터부(20)에 대한 데이터 로딩신호(LDN)를 발생시키는 앤드 게이트(AD11)로 구성하여 된것을 특징으로 하는 프레임 동기 재생회로.