KR970056167A - 주파수 편차를 이용한 디지틀 위상차 검출기 - Google Patents

주파수 편차를 이용한 디지틀 위상차 검출기 Download PDF

Info

Publication number
KR970056167A
KR970056167A KR1019950055876A KR19950055876A KR970056167A KR 970056167 A KR970056167 A KR 970056167A KR 1019950055876 A KR1019950055876 A KR 1019950055876A KR 19950055876 A KR19950055876 A KR 19950055876A KR 970056167 A KR970056167 A KR 970056167A
Authority
KR
South Korea
Prior art keywords
synchronization reference
deviation
frequency deviation
reference signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950055876A
Other languages
English (en)
Other versions
KR100194805B1 (ko
Inventor
주범순
이창문
이범철
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950055876A priority Critical patent/KR100194805B1/ko
Publication of KR970056167A publication Critical patent/KR970056167A/ko
Application granted granted Critical
Publication of KR100194805B1 publication Critical patent/KR100194805B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 디지틀 위상차 검출기에 관한 것으로, 주파수 편차를 이용한 디지틀 위상차 검출기를 제공하기 위하여, 시스템 클럭의 동기용 기준 클럭에 대한 주파수 편차 정보를 최대 허용 주파수 편차 범위내에서만 검출하고, 검출된 주파수 편차 정보가 유효한지 여부를 판별하여 최대 허용 주파수 편차내의 주파수 편차 정보와 해당 주파수 편차 정보의 유무효 신호만을 위상차 정보로 프로세서로 공급하도록 구성하여 디지틀 논리소자만으로 회로의 구현이 가능하기 때문에 반도체 집적화가 가능하고, 계수기 하나로 주파수 편차와 주파수 편차의 방향을 동시에 검출할 수 있게 함으로써 회로의 구성이 간단하며, 위상차 정보량을 최소화시킴으로써 프로세서에 위상차 정보로 인한 과부하가 걸리는 것을 방지하는 효과가 있다.

Description

주파수 편차를 이용한 디지틀 위상차 검출기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 디지틀 위상차 검출기의 블럭 구성도,
제2도는 본 발명에 따른 타이밍도.

Claims (5)

  1. 외부로부터 동기용 기준 클럭과 시스템 클럭을 입력받아 시스템 클럭의 한주기 폭을 갖고 동기용 기준 클럭의 한주기에 해당하는 주기를 갖는 동기 기준 신호를 발생시켜 출력하는 동기 기준 신호 발생 수단(1); 외부로부터 동기용 기준 클럭과 시스템 클럭을 입력받아 동기용 기준 클럭의 한주기에 해당하는 주기를 갖고 상기 동기 기준 신호 발생 수단(1)이 출력하는 동기 기준 신호의 하강 천이 시점과 동기 기준 신호의 하강 천이 시점 이전에 시스템 클럭이 최종 상승 천이하는 시점 사이에서 상승 천이하는 래치 클럭을 발생시켜 출력하는 래치 클럭 발생 수단(2); 상기 동기 기준 신호 발생 수단(1)으로부터 동기 기준 신호를 입력받고 외부로부터 시스템 클럭을 입력받아 동기 기준 신호의 한주기 간격으로 시스템 클럭의 갯수를 계수하여 동기 기준 신호 한주기에 이론상 포함되는 시스템 클럭 갯수에 대한 시스템 클럭 갯수의 편차와 편차의 방향을 나타내는 신호 및 계수기의 최상위 비트 신호를 출력하는 주파수 편차 검출 수단(3); 상기 주파수 편차 검출 수단(3)으로부터 편차의 방향을 나타내는 신호와 계수기의 최상위 비트 신호를 입력받아 상기 주파수 편차 검출 수단(3)이 검출한 시스템 클럭 갯수의 편차가 동기 기준 신호 한주기에서 이론상 측정될 수 있는 시스템 클럭 갯수의 최대 편차 이내에 해당되는 경우에 상기 주파수 편차 검출 수단(3)이 검출한 편차가 유효한 것을 판별하여 그 결과를 주파수 편차 유무효 신호로 출력하는 주파수 편차 유무효 판별 수단(4); 및 상기 래치 클럭 발생 수단(2)으로부터 입력받은 래치 클럭으로 상기 주파수 편차 검출 수단(3)이 출력한 시스템 클럭 갯수의 편차와 편차의 방향을 나타내는 신호 및 상기 주파수 편차 유무효 판별 수단(4)이 출력한 주파수 편차 유무효 신호를 래치하여 위상차 정보를 외부의 프로세서로 출력하는 래치 수단(5)을 구비하는 것을 특징으로 하는 디지틀 위상차 검출기.
  2. 제1항에 있어서, 상기 동기 기준 신호 발생 수단(1)의 동기 기준 신호는, 하강 구간의 중앙에서 시스템 클럭이 상승 천이하는 동작 타이밍을 갖는 것을 특징으로 하는 디지틀 위상차 검출기.
  3. 제1항에 있어서, 상기 주파수 편차 검출 수단(3)의 동기 기준 신호의 한주기 간격으로 시스템 클럭의 갯수를 계수하는 과정은, 시스템 클럭이 상기 동기 기준 신호의 하강 구간의 중앙에서 상승 천이할때 상기 계수기를 리셋한 후 동기 기준 신호 한주기 동안 시스템 클럭의 갯수를 상승 계수하는 것을 특징으로 하는 디지틀 위상차 검출기.
  4. 제3항에 있어서, 상기 계수기는, 동기용 기준 클럭에 시스템 클럭이 동기된 경우에 시스템 클럭 갯수의 최대 허용 편차 범위 이내의 병렬 데이타 비트중 최상위 비트가 주파수 편차의 방향을 나타내고, 그 이하의 모든 데이타 비트들은 모두 논리 레벨 0을 출력하도록 초기값이 세팅되어, 동기 기준 신호 한주기에 이론상 포함되는 시스템 클럭의 갯수에 대한 측정된 시스템 클럭 갯수의 편차와 편차의 방향을 나타내는 신호를 출력하도록 구성한 것임을 특징으로 하는 디지틀 위상차 검출기.
  5. 제1항에 있어서, 상기 래치 수단(5)은, 상기 래치 클럭 발생 수단(2)으로부터 입력받은 래치 클럭으로 상기 주파수 편차 검출 수단(3)이 출력한 시스템 클럭 갯수의 편차와 편차의 방향을 나타내는 신호 및 상기 주파수 편차 유무효 판별 수단(4)이 출력한 주파수 편차 유무효 신호를 동기 기준 신호 한주기 간격으로 래치하여 시스템 클럭 갯수의 편차와 편차의 방향을 나타내는 신호 및 주파수 편차의 유무효 신호로 구성된 동기 기준 신호 한주기 단위의 위상차 정보를 외부의 프로세서로 출력하도록 구성한 것임을 특징으로 하는 디지틀 위상차 검출기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950055876A 1995-12-23 1995-12-23 주파수 편차를 이용한 디지틀 위상차 검출기 Expired - Fee Related KR100194805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055876A KR100194805B1 (ko) 1995-12-23 1995-12-23 주파수 편차를 이용한 디지틀 위상차 검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055876A KR100194805B1 (ko) 1995-12-23 1995-12-23 주파수 편차를 이용한 디지틀 위상차 검출기

Publications (2)

Publication Number Publication Date
KR970056167A true KR970056167A (ko) 1997-07-31
KR100194805B1 KR100194805B1 (ko) 1999-06-15

Family

ID=66617840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055876A Expired - Fee Related KR100194805B1 (ko) 1995-12-23 1995-12-23 주파수 편차를 이용한 디지틀 위상차 검출기

Country Status (1)

Country Link
KR (1) KR100194805B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308062B2 (en) 2003-12-17 2007-12-11 Electronics And Telecommunications Research Institute Apparatus for providing system clock synchronized to a network universally

Also Published As

Publication number Publication date
KR100194805B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US7391240B2 (en) Clock anomaly detection circuit and clock anomaly detection method
US6246737B1 (en) Apparatus for measuring intervals between signal edges
KR20150056458A (ko) 회로 지연 감시장치 및 방법
KR970056167A (ko) 주파수 편차를 이용한 디지틀 위상차 검출기
SE9301327D0 (sv) Sammansatt klocksignal
KR920006439B1 (ko) 위상동기회로
KR930009280A (ko) 동기식 다중장치의 tu 포인터 조정지터 감소회로
KR100221496B1 (ko) 동기상태 감시회로
JPS5917914B2 (ja) ジツタ測定装置
SU1679642A2 (ru) Устройство синхронизации тактовых генераторов узлов цифровой коммутации
JP2724781B2 (ja) 誤り率検出回路
KR100207652B1 (ko) 광 전송장치의 타임슬롯신호 에러검출기
JPH02119447A (ja) デジタルパターンデコーダおよびデコード方法
KR0146060B1 (ko) 데이타 동기 클럭 발생 장치
JPS55145452A (en) Receiving timing signal producing system
JPH11212663A (ja) クロック信号断検出回路
KR200328841Y1 (ko) 위상차 검출 장치
KR930002893Y1 (ko) 동기 검출 회로
KR200158764Y1 (ko) 동기식 직렬 수신 장치
JP2776325B2 (ja) デューティ計測回路
JPS6474827A (en) Data converter
KR900002624A (ko) 클램프펄스 작성회로
KR970019598A (ko) 비디오엔코더의 비정상 상태판별 및 자동 복구회로
KR940025209A (ko) 무선 호출수신기의 디코딩장치
KR950035066A (ko) 동기신호 에러검출 보상장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951223

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951223

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980722

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020131

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030130

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20040202

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20040202

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20060110