SU1679642A2

SU1679642A2 - Устройство синхронизации тактовых генераторов узлов цифровой коммутации

Info

Publication number: SU1679642A2
Application number: SU884478311A
Authority: SU
Inventors: Yulyus A Gvergzhdis; Algimantas A Kayatskas; Gediminas V Chinchikas
Original assignee: Kaunassk Polt Inst Antanasa
Priority date: 1988-08-17
Filing date: 1988-08-17
Publication date: 1991-09-23

Description

Изобретение относится к технике связи и может быть использовано в интегральных

* цифровых сетях связи с импульсно-кодовой

Изобретение относится к технике связи и может быть использовано в интегральных цифровых сетях связи с импульсно-кодовой модуляцией.

Целью изобретения является повышение помехоустойчивости и точности синхронизации.

На чертеже представлена структурная электрическая схема устройства синхронизации тактовых генераторов узлов цифровой коммутации.

Устройство синхронизации содержит генератор 1 тактовых импульсов, блок управления 2, фильтр 3, фазовый детекто’р 4. блок памяти 5, источник меток- времени 6, декодер 7, блок сравнения 8, блок вычислений 9, компаратор 10, пороговый блок 11, кодер 12 и решающий блок 13.

2

модуляцией. Цель изобретения - повышение помехоустойчивости и точности синхронизации. Устройство синхронизации тактовых генераторов узлов цифровой коммутации содержит генератор 1 тактовых импульсов. блок 2 управления, фильтр 3. фазовый детектор 4, блок памяти 5, источник меток времени 6, декодер 7. блок сравнения 8, блок вычислений 9, компаратор 10, пороговый блок 11, кодер 12, решающий блок 13. В устройстве исключается возможность ложной подстройки частоты генератора 1. Для этого компаратор 10 на выход выдает запрещающий потенциал, который закрывает решающий блок 13 и сигнал с выхода блока сравнения 8 не выдается на блок 2 управления. 1 ил.

Устройство работает следующим образом.

На первый вход фазового детектора 4 через блок управления 2 и фильтр 3 подается сигнал генератора 1, а на второй вход фазового детектора 4 поступает тактовый сигнал принимаемого информационного потока одного из узлов коммутации двустороннего обмена информацией между двумя узлами по спутниковым каналам связи.

На выходе фазового детектора 4 получается разность фаз между принятым и местным тактовыми сигналами. Величина разности фаз на выходе фазового детектора 4 пропорциональна разности частот тактовых сигналов, величине доплеровского смещения входной тактовой частоты, величине времени задержки линии связи. Периодич5Ц Ί679642А2

3 1679642 4

ность использования измеренных значений разностей фаз задается источником меток времени 6. Начальная разность фаз тактовых сигналов записывается в блок памяти 5 и хранится там на протяжении всего време- 5 ни работы устройства. Следующие измеряемые значения разностей фаз подаются на первый вход блока вычислений 9, а на второй вход поступает начальная разность фаз с выхода блока памяти 5. В блоке вычисле- 10 ний 9 при поступлении очередного измерения разности фаз с выхода фазового детектора 4 происходит вычисление первого приращения разности фаз относительно его начального значения. Полученная ин- 15 формация о приращении разности фаз после каждого измерения подается на первый вход блока сравнения 8, а также через кодер 12 выдается на второй выход устройства и передается на устройство синхронизации 20 другого узла коммутации, из которого также информация о приращении разности фаз поступает на вход устройства.

Полученная из принимаемого информационного потока информация о первом при- 25 ращении разности фаз на каждом узле коммутации с помощью декодера 7 подается на второй вход блока Сравнения 8, где сравниваются величины первых приращений разностей фаз, полученные на разных зо узлах коммутации. Получаемый результат сравнения с выхода блока сравнения 8 подается на первый вход решающего блока 13,

* Декодированное значение первого приращения разностей фаз с выхода декодера 7 35 также подается на один из входов компаратора 10. На второй вход компаратора 10 подано пороговое (максимально взаимное) значение первого приращения разностей фаз с выхода порогового блока 11, где оно 49 записывается в начале работы устройства по заранее рассчитанному его значению.

Это значение рассчитывается по следующей зависимости;

45

Λ¹9>ΐ2(τι)·[9%(ϊι)—ίΡΐ(χι)1 —

~ 1<р2 (ΐο ) -φ\ (ίο )], (1)

(Ρΐ2(ΐ)=ίΡ2(ΐ)-φι(ι) =

= [Δί₉(ΐ) + ΔΗ₂(ΐ)](Τ +Дг_Макс), (2)

где Δ"Гд (ί ) - доплеровское смещение входной тактовой частоты;

Δϊΐ2(ι) - разность тактовых частот, обусловленная собственной нестабильностью тактовых частот обоих узлов коммутации;

Т - период работы фазового детектора;

Атмакс - максимально возможное значение времени задержки линии связи.

Так как в линии связи всегда неизбежны ошибки, то принятая величина А¹ ^21 (ι) из другого коммутационного узла может быть искажена. В отдельных случаях она может превысить некоторое максимально допустимое значение (1). В этом случае при использовании его для формирования сигнала подстройки будет иметь ложную подстройку частоты генератора 1. Это не допускает компаратор 10, который определяет величину

А¹ (р2\ (ί)> А¹ £>12 (г), (3)

где Δ¹ φν. (ί ) - первое приращение разностей фаз, рассчитанное на основе уравнение (1), которое хранится в пороговом блоке 11;

Δ¹ ¢21(1) - первое приращение разностей фаз, которое поступает из другого коммутационного узла на устройства.

Если выполняется неравенство (3), то компаратор 10 на выход выдает запрещающий потенциал,который закрывает решающий блок 13, и сигнал с выхода блока сравнения 8 не выдается на блок управления 2. Таким образом исключается возможность ложной подстройки частоты генератора 1 тактовых импульсов, В противном случае на выходе компаратора 10 всегда будет разрешающий потенциал решающего блока 13, который выдаст на выход выходной сигнал блока сравнения 8.

где Δ¹ φν. (И ) - первое приращение разностей фаз ;

[ φζ,(ίο ) — φ\ (ίο ) ] - начальная разность фаз тактовых частот, которая хранитсявблокепамятиб;

[ У>2 ( И ) — <р1 (И ) 3 - разность фаз, измеренная фазовым детектором 4 в момент времениίι.

Величина разностей фаз, например член в первых скобках, пропорциональна.

50

55

Claims

Формулаизобретения

Устройство синхронизации тактовых генераторов узлов цифровой коммутации по авт. св. № 788412, отличающееся тем, что, с целью повышения помехоустойчивости и точности синхронизации, в него введены последовательно соединенные компаратор и решающий блок, а также пороговый блок, при этом выход блока сравне1679642

6

ния подключен к третьему входу блока уп- вторым входом блока управления, а выход

равления через решающий блок, другой уп- * декодера и выход порогового блока - с соравляющий вход которого соединен с ответствующими входами компаратора.