JP2013146053A - 画像処理装置、画像処理回路及び画像処理装置の制御方法 - Google Patents
画像処理装置、画像処理回路及び画像処理装置の制御方法 Download PDFInfo
- Publication number
- JP2013146053A JP2013146053A JP2012267479A JP2012267479A JP2013146053A JP 2013146053 A JP2013146053 A JP 2013146053A JP 2012267479 A JP2012267479 A JP 2012267479A JP 2012267479 A JP2012267479 A JP 2012267479A JP 2013146053 A JP2013146053 A JP 2013146053A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- image
- image processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
- H04N1/00933—Timing control or synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
Abstract
【課題】画像読取機能及び画像形成出力機能を含む画像処理装置における省電力効果を向上する。
【解決手段】画像処理装置の動作状態に応じて、スキャナ41によって読み取られた読取画像情報を処理若しくは転送するフィルタ部32へのクロックの供給状態と、プロッタ42によって画像形成出力される出力画像情報をプロッタ42に入力するために処理し若しくは転送する画像処理部35へのクロックの供給状態とを個別に変更する。
【選択図】図3
【解決手段】画像処理装置の動作状態に応じて、スキャナ41によって読み取られた読取画像情報を処理若しくは転送するフィルタ部32へのクロックの供給状態と、プロッタ42によって画像形成出力される出力画像情報をプロッタ42に入力するために処理し若しくは転送する画像処理部35へのクロックの供給状態とを個別に変更する。
【選択図】図3
Description
本発明は、画像処理装置、画像処理回路及び画像処理装置の制御方法に関し、特に、省電力状態におけるクロックの供給制御に関する。
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
このような画像処理装置において、スキャナから入力された読取データの処理や、画像形成出力を実行するプロッタに入力する画像データの処理を行うASIC(Application Specific Integrated Circuit)は、クロック生成装置から供給されるクロックに従って動作することにより、上述した処理を行う。
また、画像処理装置には、装置の一部への電源供給を停止することにより、消費電力が低減された省エネモードへ遷移可能なものがある。そのような省エネモードにおいては、上記クロック生成装置が制御され、上述したクロックの供給が停止されることにより省電力効果が高められる(例えば、特許文献1参照)。
上述した複合機として構成される画像処理装置においては、上述したようにスキャナから入力された読取データを処理する機能と、プロッタに入力する画像データを処理する機能との双方の機能を備えたASICであるIPU(Image Processing Unit)ボードが用いられる場合がある。
このIPUボードについても、上述した省エネモードにおいてクロック供給を停止することにより省電力効果が高められることが好ましい。しかしながら、従来のクロック制御による省電力制御は、省エネモードやスタンバイモード等、画像処理装置が動作をしていない状態における制御である。
これに対して、上述したIPUボードを含む複合機において、例えばスキャン動作を実行する場合には、スキャナから入力された読取データを処理する機能は動作しているが、プロッタに入力する画像データを処理する機能は動作していない。しかしながら、IPUボード上の全てのモジュールにクロックが供給されており、無駄なクロックが供給されて消費電力に無駄が発生しているという問題がある。
本発明は、上記実情を考慮してなされたものであり、画像読取機能及び画像形成出力機能を含む画像処理装置における省電力効果を向上することを目的とする。
上記課題を解決するために、本発明の一態様は、原稿を読み取る読取機構及び画像形成出力を実行する画像形成出力機構を含む画像処理装置であって、前記読取機構によって読み取られて生成された読取画像情報を、前記画像処理装置を制御するコントローラに入力するために処理し若しくは転送する読取画像転送回路と、前記コントローラから転送され、前記画像形成出力機構によって画像形成出力される出力画像情報を、前記画像形成出力機構に入力するために処理し若しくは転送する出力画像転送回路と、前記読取画像転送回路及び前記出力画像転送回路に供給するべきクロックを発信するクロック発振部とを含み、前記クロック発振部は、前記画像処理装置の動作状態に応じて、前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする。
また、本発明の他の態様は、原稿を読み取る読取機構及び画像形成出力を実行する画像形成出力機構を含む画像処理装置において、前記読取機構及び前記画像形成出力機構と前記画像処理装置のコントローラとを接続する画像処理回路であって、前記読取機構によって読み取られて生成された読取画像情報を、前記コントローラに入力するために処理し若しくは転送する読取画像転送回路と、前記コントローラから転送され、前記画像形成出力機構によって画像形成出力される出力画像情報を、前記画像形成出力機構に入力するために処理し若しくは転送する出力画像転送回路と、前記読取画像転送回路及び前記出力画像転送回路に供給するべきクロックを発信するクロック発振部とを含み、前記クロック発振部は、前記画像処理装置の動作状態に応じて、前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする。
また、本発明の更に他の態様は、原稿を読み取る読取機構及び画像形成出力を実行する画像形成出力機構を含む画像処理装置の制御方法であって、前記画像処理装置は、前記読取機構によって読み取られて生成された読取画像情報を、前記コントローラに入力するために処理し若しくは転送する読取画像転送回路と、前記コントローラから転送され、前記画像形成出力機構によって画像形成出力される出力画像情報を、前記画像形成出力機構に入力するために処理し若しくは転送する出力画像転送回路と、前記読取画像転送回路及び前記出力画像転送回路に供給するべきクロックを発信するクロック発振部とを含み、前記画像処理装置の動作状態の変化を検知し、前記検知された画像処理装置の動作状態に応じて、前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする。
本発明によれば、画像読取機能及び画像形成出力機能を含む画像処理装置における省電力効果を向上することが可能となる。
実施の形態1.
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像形成装置としての複合機(MFP:Multi Function Peripheral)を例として説明する。
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像形成装置としての複合機(MFP:Multi Function Peripheral)を例として説明する。
図1は、本実施形態に係る画像処理装置1のハードウェア構成を示すブロック図である。図1に示すように、本実施形態に係る画像処理装置1は、一般的なサーバやPC(Personal Computer)等の情報処理端末と同様の構成に加えて、画像形成を実行するエンジンを有する。即ち、本実施形態に係る画像処理装置1は、CPU(Central Processing Unit)10、RAM(Random Access Memory)11、ROM(Read Only Memory)12、エンジン13、HDD(Hard Disk Drive)14及びI/F15がバス18を介して接続されている。また、I/F15にはLCD(Liquid Crystal Display)16及び操作部17が接続されている。
CPU10は演算手段であり、画像処理装置1全体の動作を制御する。RAM11は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、CPU10が情報を処理する際の作業領域として用いられる。ROM12は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。エンジン13は、画像処理装置1において実際に画像形成を実行する機構である。
HDD14は、情報の読み書きが可能な不揮発性の記憶媒体であり、OS(Operating System)や各種の制御プログラム、アプリケーション・プログラム等が格納されている。I/F15は、バス18と各種のハードウェアやネットワーク等を接続し制御する。LCD16は、ユーザが画像処理装置1の状態を確認するための視覚的ユーザインタフェースである。操作部17は、キーボードやマウス等、ユーザが画像処理装置1に情報を入力するためのユーザインタフェースである。
このようなハードウェア構成において、ROM12やHDD14若しくは図示しない光学ディスク等の記録媒体に格納されたプログラムがRAM11に読み出され、CPU10がそれらのプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る画像処理装置1の機能を実現する機能ブロックが構成される。
次に、図2を参照して、本実施形態に係る画像処理装置1の機能構成について説明する。図2は、本実施形態に係る画像処理装置1の機能構成を示すブロック図である。図2に示すように、本実施形態に係る画像処理装置1は、コントローラ20、IPU(Image Processing Unit)ボード30、スキャナ41、プロッタ42、ディスプレイパネル43及びネットワークI/F44を有する。
また、コントローラ20は、主制御部21、エンジン制御部22、入出力制御部23、画像処理部24及び操作表示制御部25を有する。図2に示すように、本実施形態に係る画像処理装置1は、スキャナ41、プロッタ42を有する複合機として構成されている。
ディスプレイパネル43は、画像処理装置1の状態を視覚的に表示する出力インタフェースであると共に、タッチパネルとしてユーザが画像処理装置1を直接操作し若しくは画像処理装置1に対して情報を入力する際の入力インタフェース(操作部)でもある。ネットワークI/F44は、画像処理装置1がネットワークを介して他の機器と通信するためのインタフェースであり、Ethernet(登録商標)やUSB(Universal Serial Bus)インタフェースが用いられる。
コントローラ20は、ソフトウェアとハードウェアとの組み合わせによって構成される。具体的には、ROM12や不揮発性メモリ並びにHDD14や光学ディスク等の不揮発性記録媒体に格納されたファームウェア等の制御プログラムが、RAM11等の揮発性メモリ(以下、メモリ)にロードされ、CPU10の制御に従って構成されるソフトウェア制御部と集積回路などのハードウェアとによってコントローラ20が構成される。コントローラ20は、画像処理装置1全体を制御する制御部として機能する。
主制御部21は、コントローラ20に含まれる各部を制御する役割を担い、コントローラ20の各部に命令を与える。エンジン制御部22は、IPUボード30を制御することにより、スキャナ41やプロッタ42を制御若しくは駆動する駆動手段としての役割を担う。入出力制御部23は、ネットワークI/F44を介して入力される信号や命令を主制御部21に入力する。また、主制御部21は、入出力制御部23を制御し、ネットワークI/F44を介して他の機器にアクセスする。
画像処理部24は、主制御部21の制御に従い、入力された印刷ジョブに含まれる印刷情報に基づいて描画情報を生成する。この描画情報とは、プロッタ42が画像形成動作において形成すべき画像を描画するための出力画像情報である。また、印刷ジョブに含まれる印刷情報とは、PC等の情報処理装置にインストールされたプリンタドライバによって画像処理装置1が認識可能な形式に変換された画像情報である。操作表示制御部25は、ディスプレイパネル43に情報表示を行い若しくはディスプレイパネル43を介して入力された情報を主制御部21に通知する。
画像処理装置1がプリンタとして動作する場合は、まず、入出力制御部23がネットワークI/F44を介して印刷ジョブを受信する。入出力制御部23は、受信した印刷ジョブを主制御部21に転送する。主制御部21は、印刷ジョブを受信すると、画像処理部24を制御して、印刷ジョブに含まれる印刷情報に基づいて描画情報を生成させる。
画像処理部24によって描画情報が生成されると、エンジン制御部22は、生成された描画情報をIPUボード30に転送し、プロッタ42に対して搬送される用紙に対して画像形成を実行させる。即ち、プロッタ42が画像形成出力機構して機能する。
画像処理装置1がスキャナとして動作する場合は、ユーザによるディスプレイパネル43の操作若しくはネットワークI/F44を介して外部の情報処理端末等から入力されるスキャン実行指示に応じて、操作表示制御部25若しくは入出力制御部23が主制御部21にスキャン実行信号を転送する。主制御部21は、受信したスキャン実行信号に基づき、エンジン制御部22を制御する。
エンジン制御部22は、IPUボード30を制御することによりスキャナ41を駆動し、スキャナ41のADF(Auto Document Feeder)やコンタクトガラスにセットされた原稿を撮像する。即ち、スキャナ41が、原稿を読み取る読取機構として動作する。
撮像動作においては、スキャナ41に含まれるCCD(Charge Coupled Device)等の撮像素子が原稿を光学的に走査し、光学情報に基づいて生成された読取画像情報が生成される。エンジン制御部22は、スキャナ41によって撮像され、IPUボード30による処理を経て入力される読取画像情報を画像処理部24に転送する。画像処理部24は、主制御部21の制御に従い、エンジン制御部22から受信した読取画像情報に基づきスキャン結果として格納するための画像情報を生成する。画像処理部24が生成した画像情報はHDD40等の画像処理装置1に装着された記憶媒体に保存される。
画像処理部24によって生成された画像情報は、ユーザの指示に応じてそのままHDD40等に格納され若しくは入出力制御部23及びネットワークI/F44を介して外部の装置に送信される。即ち、スキャナ41、IPUボード30及びエンジン制御部22が画像入力部として機能する。
また、画像処理装置1が複写機として動作する場合は、エンジン制御部22がIPUボード30を経てスキャナ41から受信した読取画像情報若しくは画像処理部24が生成した画像情報に基づき、画像処理部24が描画情報を生成する。その描画情報に基づいてプリンタ動作の場合と同様に、エンジン制御部22がIPUボード30を制御することによりプロッタ42を駆動する。
次に、本実施形態に係るIPUボード30の構成について、図3を参照して説明する。図3に示すように、本実施形態に係るIPUボード30は、スキャナI/F31、フィルタ部32、I/F33、プロッタI/F34、画像処理部35及びクロック発信部50を含む。また、クロック発振部50は、クロック生成部51、S2M(Scan to Memory)クロック制御部52及びM2P(Memory to Plotter)クロック制御部53を含む。
スキャナI/F31は、スキャナ41との間で信号をやり取りするインタフェースであり、スキャナ41による撮像動作によって生成された読取画像情報を取得し、クロック発振部50から供給されるクロックに従ってフィルタ部32に転送する。フィルタ部32は、スキャナI/F31からクロックに従って転送される読取画像情報に対して必要な画像処理を施してI/F33に転送する。即ち、フィルタ部32が読取画像転送回路として機能する。
I/F33は、上述したようにフィルタ部32から転送される読取画像情報を、コントローラ20のエンジン制御部22に転送する。また、I/F33は、エンジン制御部22から入力される描画情報を、クロックに従って画像処理部35に転送する。
画像処理部35は、I/F33から転送される描画情報に対して必要な画像処理を施し、出力対象の画像を構成する画素毎にプロッタ42が画像形成出力を実行するための画素情報を生成してプロッタI/F34に転送する。即ち、画像処理部35が、出力画像転送回路として機能する。プロッタI/F34は、画像処理部35から転送された画素情報をプロッタ42に転送し、プロッタ42に画像形成出力を実行させる。
クロック発振部50は、IPUボード30の各部にクロックを供給すると共に、エンジン制御部22の制御に応じてIPUボード30に含まれる夫々のモジュール毎にクロック供給の有無を切り替える。このクロック供給の切り替え機能が、本実施形態の要旨に係る機能である。
クロック発振部50は、エンジン制御部22の制御に従って上述したクロックの切り替えを行う。具体的には、RAM11にロードされたプログラムに従って演算を行うことによりエンジン制御部22として動作するCPU10が、レジスタ設定によってクロック発振部50を制御する。
クロック生成部51は、IPUボードの各部に供給するクロックの大元となるリファレンスクロックを生成して出力する。S2Mクロック制御部52は、“Scan to Memory”の通り、スキャナ41からエンジン制御部22を構成する一部であるRAM11へのデータパス(以降、S2Mパスとする)へ供給されるクロック(以降、S2Mクロックとする)を制御する。
また、M2Pクロック制御部53は、“Memory to Plotter”の通り、エンジン制御部22を構成する一部であるRAM11からプロッタ42へのデータパス(以降、M2Pパスとする)へ供給されるクロック(以降、M2Pクロックとする)を制御する。S2Mパスとは、図3に示すスキャナI/F31、フィルタ部32を含むデータパスであり、M2Pパスとは、図3に示すプロッタI/F34、画像処理部35を含むデータパスである。
S2Mクロック制御部52及びM2Pクロック制御部53が、上述した本実施形態の要旨に係る機能を実現する。S2Mクロック制御部52及びM2Pクロック制御部53の詳細について、図4を参照して説明する。
図4に示すように、S2Mクロック制御部52及びM2Pクロック制御部53は、逓倍回路61、分周回路62及びセレクタ63を含む。逓倍回路61には、クロック生成部51からリファレンスクロックが入力される。本実施形態に係るリファレンスクロックは図4に示す通り20MHzである。逓倍回路61は、入力された20MHzのリファレンスクロックを逓倍し、180MHzのクロックを出力する。
逓倍回路61は、リファレンスクロックを逓倍することにより生成した180MHzのクロックを分周回路62及びセレクタ63に入力する。分周回路62は、逓倍回路61から入力された180MHzのクロックを分周し、90MHz及び45MHzのクロックを生成して出力する。分周回路62は、分周によって生成した90MHz及び45MHzのクロックをセレクタ63に入力する。
セレクタ63は、逓倍回路61及び分周回路62から入力される180MHz、90MHz及び45MHzのクロックを切り替えていずれか1つを出力する選択回路である。セレクタ63は、上述したようにエンジン制御部22として機能するCPU10によるレジスタ設定に従って、出力するクロックを切り替える。
このような構成において、本実施形態に係る要旨は、エンジン制御部22が、画像処理装置1の動作状態に応じて、クロック発振部50を制御することにより、S2Mクロック及びM2Pクロックの供給を制御することにある。以下、本実施形態に係るエンジン制御部22によるクロック発振部50の制御態様について説明する。
図5は、本実施形態に係るエンジン制御部22による制御態様を示すテーブルである。図5に示すように、本実施形態に係るエンジン制御部22は、画像処理装置1の動作状態を示す“動作条件”に応じて、“S2Mクロック”及び“M2Pクロック”の夫々を個別に変更する。
例えば、“S2Mパス単独動作”の場合、図5に示すように、エンジン制御部22は、S2Mクロックについては必要なクロックを供給し、M2Pクロックについては、低速クロックを供給するように制御を行う。“S2Mパス単独動作”の場合とは、例えば、通常のスキャン処理や、ファクシミリ機能のある画像処理装置1におけるファクシミリ送信処理である。
図4において説明したように、本実施形態に係るS2Mクロック制御部52及びM2Pクロック制御部53は、180MHz、90MHz、45MHzのクロックを切り替えて出力することが可能であり、上述した必要なクロックとしては、180MHzや90MHzのクロックが動作内容に応じて用いられ、省エネクロックとしては45MHzのクロックが用いられる。
同様に、“M2Pパス単独” の場合、図5に示すように、エンジン制御部22は、S2Mクロックについては低速クロックを供給し、M2Pクロックについては、必要なクロックを供給するように制御を行う。“M2Pパス単独動作”の場合とは、例えば、通常のプリントアウト処理や、ファクシミリ機能のある画像処理装置1におけるファックス受信処理である。
“スタンバイ”とは、画像処理装置1において何のジョブも発生していないが、即座に動作可能な状態であり、プリントアウト処理、スキャン処理、コピー処理等の画像処理装置1の各処理が完了した直後に遷移する状態である。この場合、エンジン制御部22は、S2Mクロック及びM2Pクロックのいずれにおいても、省エネクロックを供給するように制御を行う。
“スリープ”とは、いわゆる省エネモードであり、例えば所定期間以上にわたって画像処理装置1において処理が発生しなかった場合等に、画像処理装置1が各部への電源供給を停止して遷移する状態である。この場合、エンジン制御部22は、S2Mクロック及びM2Pクロックのいずれも停止するように制御を行う。
クロック供給を停止する場合、エンジン制御部22は、セレクタ63を制御するのではなく、クロック生成部51を制御して、逓倍回路61へのリファレンスクロックの入力を停止させることにより、クロック供給を停止させる。即ち、逓倍回路61によるクロックの出力を停止する。これにより、逓倍回路及び分周回路の動作を休止させ、更に省電力効果を高めることができる。
尚、逓倍回路61によるクロックの出力を停止させる方法としては、クロック生成部51によるリファレンスクロックの出力を停止させる場合の他、逓倍回路61の動作設定により逓倍動作を無効化する方法等が考えられる。また、省エネモードの制御によっては、CPU10やIPUボード30への電源供給が停止される場合があり、そのような場合は、エンジン制御部22の制御によらずにクロック供給が停止される。
このように、本実施形態に係る画像処理装置1においては、エンジン制御部22が、画像処理装置1の状態に応じて、S2Mパス及びM2Pパスへのクロック供給を夫々独立して制御する。具体的には、S2Mパス及びM2Pパスのいずれか一方のみが動作する装置状態の場合、動作する方のパスについてはクロックを通常通り供給し、他方に対するクロックの供給を制限する。
このため、スキャン処理やファクシミリ送信処理等のS2Mパス単独動作においてM2Pパスへもクロックが供給されたり、プリントアウト処理やファクシミリ受信処理等のM2Pパス単独動作においてS2Mパスへもクロックが供給されたりするような、非効率な状態を回避することができ、消費電力を低減することが可能となる。
尚、上記実施形態においては、図5に示すように、“S2Mパス単独動作”の際にはM2Pクロックを“低速クロック”とし、“M2Pパス単独動作”の際にはS2Mクロックを“低速クロック”とすることにより、省電力化を測る場合を例として説明した。
ここで、スリープ状態のように“クロック休止”とせずに“低速クロック”としたのは、クロック供給を再開してからクロック周波数が安定するまでに要する時間を考慮してのことである。即ち、クロック生成部51から供給されるリファレンスクロックを停止した場合、逓倍回路61や分周回路62の動作も停止する。そして、リファレンスクロックの供給が再開された場合、逓倍回路61及び分周回路62が夫々逓倍動作及び分周動作を再開し、設定通りの周波数が出力されるように動作が安定するまでに時間を要する。
設定通りの周波数が出力されるように動作が安定するまでの時間は、クロックが高速である程長くなる。そして、高速クロックを用いるような高速動作の機種においては、装置制御のタイミングもシビアに設定されているため、クロックの安定化に時間を要すると装置動作に支障を生ずる可能性がある。
これに対して、セレクタ63に供給されている180MHz、90MHz、45MHzの夫々のクロックを切り替える場合、全てのクロックは安定して供給された状態が維持されているため、クロック周波数の安定化に時間を要することがなく、上述したような装置動作に支障を生ずることを回避することができる。
他方、装置制御のタイミングに余裕のある低速機であれば、上述したクロックの安定に要する時間を確保することも可能であるため、“S2Mパス単独動作”の際にはM2Pクロックを“クロック休止”とし、“M2Pパス単独動作”の際にはS2Mクロックを“クロック休止”とすることにより、更に省電力化を測っても良い。
また、上記実施形態においては、S2MパスのクロックとしてスキャナI/F31及びフィルタ部32に入力するクロックを、M2PパスのクロックとしてプロッタI/F34及び画像処理部35に入力するクロックを夫々制御し、I/F33については、IPUボードに電源が供給されている限り常にクロックが供給されている場合を例として説明した。
これは、I/F33が、S2Mパス単独動作、M2Pパス単独動作いずれの場合も動作しているからであり、S2Mパスに対応した部分と、M2Pパスに対応した部分とで別個にクロックを供給することが出来ない構成に対応したものである。これに対して、I/F33の構成として、S2Mパスに対応した部分とM2Pパスに対応した部分とが分割されていれば、S2Mパス単独動作及びM2Pパス単独動作夫々の場合において、夫々のパスに対応した部分に必要なクロックを供給し、もう一方の部分に低速クロックを供給若しくはクロック停止するようにしても良い。
実施の形態2.
前実施形態においては、S2MパスおよびM2Pパス夫々に対するクロック供給を独立して制御する態様について説明した。本実施形態においては、S2MパスおよびM2Pパス夫々の内部において複数のモジュールが含まれる場合に、夫々のモジュールについてのクロック供給を制御する態様について説明する。
前実施形態においては、S2MパスおよびM2Pパス夫々に対するクロック供給を独立して制御する態様について説明した。本実施形態においては、S2MパスおよびM2Pパス夫々の内部において複数のモジュールが含まれる場合に、夫々のモジュールについてのクロック供給を制御する態様について説明する。
図6は、本実施形態に係るIPUボード30の構成を示す図である。図6に示すように、本実施形態に係るIPUボード30においては、S2Mパスに含まれるフィルタ部として、フィルタ部32a、32b、32cの3つのモジュールが直列に接続されて設けられていると共に、M2Pパスに含まれる画像処理部として、画像処理部35a、35b、35cの3つのモジュールが直列に接続されて設けられている。
図6に示す構成において、例えばS2Mパスに注目すると、スキャナ41からスキャナI/F31を介して順次入力される画像情報は、先ずフィルタ部32aに入力される。フィルタ部32aは、スキャナI/F31から順次入力される画像情報に対して順次フィルタリング処理を施し、フィルタ部32bに順次転送する。フィルタ部32bもフィルタ部32aと同様に順次フィルタリング処理を行い、フィルタ部32cに順次転送する。フィルタ部32cもフィルタ部32a、32bと同様に順次フィルタリング処理を行い、I/F33に順次転送する。
このような構成のため、スキャナI/F31からフィルタ部32aへの画像情報の入力が開始された時点においては、フィルタ部32b及びフィルタ部32cは未だ動作する必要がなく、そのためクロック供給も必要ない。従って、S2Mパス全体に対して同時にクロック供給を開始する場合、当初フィルタ部32b及びフィルタ部32cに供給するクロックは無駄なクロック、即ち無駄な電力消費となってしまう。
また、スキャナI/F31からフィルタ部32aへの画像情報の入力が完了した時点においては、未だフィルタ部32a、フィルタ部32b、フィルタ部32cによる画像情報の処理や転送や続いているため、フィルタ部32a、フィルタ部32b、フィルタ部32cに対するクロック供給は必要であるが、スキャナI/F31に対するクロック供給は不要となり、同様にフィルタ部32aからフィルタ部32bへの画像情報の入力が完了した時点においては、フィルタ部32aに対するクロック供給は不要となる。
従って、クロック供給の停止をS2Mパス全体に対して一括で行う場合、処理の終盤においては、スキャナI/F31やフィルタ部32aに供給するクロックは無駄なクロック、即ち無駄な電力消費となってしまう。このようなクロック供給の無駄を防止することが本実施形態に係る要旨である。
図6に示すような夫々のパスに複数のモジュールが含まれる構成に対応するため、本実施形態に係るS2Mクロック制御部52は、S2Mパスに含まれる夫々のモジュールに対して個別にクロックの供給状態を切り替える機能を有する。S2Mクロック制御部52による各モジュールへのクロック供給の切り替え状態は、CPU10や後述するレジスタ設定部37によるレジスタ設定により制御される。
また、本実施形態に係るM2Pクロック制御部53は、M2Pパスに含まれる夫々のモジュールに対して個別にクロックの供給状態を切り替える機能を有する。M2Pクロック制御部53による各モジュールへのクロック供給の切り替え状態は、CPU10や後述するレジスタ設定部37によるレジスタ設定により制御される。
本実施形態に係るIPUボード30には、処理終了検知部36及びレジスタ設定部37が設けられている。処理終了検知部36は、S2Mパス及びM2Pパスの夫々に含まれる各モジュール、即ち、スキャナI/F31、フィルタ部32a〜32cや、プロッタI/F34、画像処理部35a〜35cが出力する信号に基づき、夫々のモジュールによる画像情報の処理や、次段のモジュールへの転送が完了したことを検知する。
処理終了検知部36による上述したような検知を可能とするため、S2Mパス及びM2Pパスの夫々に含まれる各モジュールは、画像処理や全画像情報の次段モジュールへの転送が完了したことを示す信号を出力する機能を有する。このような機能は、例えば、各モジュールが内部で処理中である画像情報や次段へ転送中である画像情報がNull値である場合にのみオン若しくはオフとなる信号線を夫々のモジュール毎に設けることにより可能である。
レジスタ設定部37は、処理終了検知部36による各モジュールの処理終了検知に応じて、クロック発振部50に対するレジスタ設定を行い、処理を終了したモジュールに対するクロック供給を停止させる。
このような構成により、本実施形態に係る画像処理装置1においては、スキャン動作、プリンタ動作、複写機動作等の様々な動作においてS2MパスやM2Pパスに含まれる各モジュールにクロック供給が開始された後、夫々のパスに含まれるモジュール毎に処理が完了する都度、処理の完了が処理終了検知部36によって検知され、レジスタ設定部37によるレジスタ設定処理によって該当するモジュールへのクロック供給が停止される。従って、上述したようなクロック供給の無駄を防止することが可能となる。
次に、本実施形態に係るクロック供給開始時の制御について説明する。図7は、IPUボード30のS2Mパス、M2Pパス夫々のモジュールに対するクロック供給開始のタイミングが、動作シナリオ毎に設定された動作シナリオテーブルの例を示す図である。
上述したように、画像処理装置1にはスキャン動作、プリンタ動作、複写機動作等、S2Mパス、M2Pパス夫々のモジュールの利用態様が異なる動作シナリオがある。図7に示す動作シナリオテーブルは、“シナリオ1”、“シナリオ2”等の夫々の動作シナリオ毎に、何クロック目で夫々のモジュールに対するクロック供給を開始するかが設定された情報である。
また、既に説明したように、画像処理装置1の動作態様によっては、S2Mパス、M2Pパスのいずれかに対するクロック供給が不要な場合もあり得る。その場合、図7に示すように、クロックが供給されないモジュールのデータはNull値となっている。
図8は、本実施形態に係る画像処理装置1においてIPUボード30の各部にクロックが供給開始されてからクロック供給が停止されるまでの動作例を示すフローチャートである。図8に示すように、先ずはコントローラ20の主制御部21がスキャン動作、プリンタ動作、複写機動作等の処理の種類に応じて動作シナリオを決定し(S801)、エンジン制御部22がIPUボード30のクロック発振部50に対してレジスタ設定を行う(S802)。
S802の処理は、図7に示すテーブルに応じた動作シナリオ毎のクロック供給開始タイミングの設定や、クロック供給開始命令のためのレジスタ設定である。エンジン制御部22によるレジスタ設定によりIPUボードのクロック発振部50が動作を開始し、それに伴ってS2Mクロック制御部52及びM2Pクロック制御部53がクロックカウントを開始する(S803)。
S2Mクロック制御部52及びM2Pクロック制御部53は、クロックのカウント値がS802において設定されたレジスタ設定値に応じた値、即ち、図7に示す各モジュールについてのクロック供給開始タイミングに到達すると(S804/YES)、そのモジュールについてのクロック供給を開始する(S805)。
他方、処理終了検知部36は、夫々のモジュールが出力信号に基づいて各モジュールの処理終了を検知すると(S806/YES)、その検知結果をレジスタ設定部37に通知し、レジスタ設定部37は、クロック発振部50に対して、処理終了検知部36が処理の終了を検知したモジュールへのクロック供給を停止させるためのレジスタ設定を行う(S807)。
これにより、クロック発振部50においては、S2Mクロック制御部52またはM2Pクロック制御部53が、S807のレジスタ設定に対応するモジュールに対するクロック供給を停止する(S808)。IPUボード30では、動作シナリオに含まれる各モジュールが全ての処理を完了するまでS804からS808までの処理を繰り返し(S809/NO)、全処理が完了したら(S809/YES)、そのまま処理を終了する。この際、コントローラ20に対して割り込み信号を出力することによってコントローラ20側に処理の終了を通知しても良い。
このような処理により、本実施形態に係る画像処理装置1においては、S2Mパス及びM2Pパス夫々に含まれる複数のモジュール夫々について、クロックの供給が個別に切替制御される。そのため、不要なクロック供給を更に低減することが可能となり、消費電力を更に低減することが可能となる。
尚、図8に示す動作によれば、CPU10による制御が必要なのはS801、S802のみであり、以降は全てIPUボード内で処理が完結する。そのため、CPU101の処理負荷を低減し、装置制御の効率化を図ることが可能となる。
他方、図8において説明したように、夫々のモジュール毎のクロック供給開始制御については、CPU101によって設定されたレジスタ値に従ってIPUボード30内で実行する態様の他、CPU101がその都度レジスタ設定を行って夫々のモジュール毎のクロック供給開始を制御しても良い。
また、図7及び図8の例の場合、夫々のモジュール毎のクロック供給開始制御は、図7に示すようなテーブルを用いてCPU101によるレジスタ設定により実現されるが、この他、IPUボード30内の処理で実現することも可能である。そのような態様について以下に説明する。
例えば、フィルタ部32aに対するクロック供給が必要になるのは、スキャナ41から画像情報が入力され、スキャナI/F31からフィルタ部32aに画像情報が転送開始される前のタイミングである。このようなタイミングは、スキャナI/F31内部における信号状態に基づいて判断可能である。
即ち、スキャナI/F31は、スキャナ41から画像情報の入力を受け付け、フィルタ部32aに転送するまでの過程において、フィルタ部32aへのクロック供給を開始するタイミングを判断することが可能である。そのような判断をした上でスキャナI/F31が、フィルタ部32aへのクロック供給を開始するためのレジスタ設定をクロック発振部50に対して行うことにより、上述したような図7に示すテーブル及びCPU101によるレジスタ設定を行わずに、IPUボード30内部の処理でフィルタ部32aへのクロック供給開始タイミングを制御することが可能である。この場合においても、スキャナI/F31に対するクロック供給については、CPU101によるレジスタ設定に従って開始する必要がある。
同様に、フィルタ部32bに対するクロック供給が必要になるのは、フィルタ部32aにおいてフィルタリング処理が実行され、フィルタ部32aからフィルタ部32bに画像情報が転送開始される前のタイミングである。このようなタイミングは、フィルタ部32a内部における信号処理状態に基づいて判断可能であり、上記フィルタ部32aのクロック供給開始タイミングと同様に制御可能である。
1 画像形成装置
10 CPU
11 RAM
12 ROM
13 エンジン
14 HDD
15 I/F
16 LCD
17 操作部
18 バス
20 コントローラ
21 主制御部
22 エンジン制御部
23 入出力制御部
24 画像処理部
25 操作表示制御部
30 IPUボード
31 スキャナI/F
32、32a、32b、32c フィルタ部
33 I/F
34 プロッタI/F
35、35a、35b、35c 画像処理部
36 処理終了検知部
37 レジスタ設定部
41 スキャナ
42 プロッタ
43 ディスプレイパネル
44 ネットワークI/F
50 クロック発振部
51 クロック生成部
52 S2Mクロック制御部
53 M2Pクロック制御部
61 逓倍回路
62 分周回路
63 セレクタ
10 CPU
11 RAM
12 ROM
13 エンジン
14 HDD
15 I/F
16 LCD
17 操作部
18 バス
20 コントローラ
21 主制御部
22 エンジン制御部
23 入出力制御部
24 画像処理部
25 操作表示制御部
30 IPUボード
31 スキャナI/F
32、32a、32b、32c フィルタ部
33 I/F
34 プロッタI/F
35、35a、35b、35c 画像処理部
36 処理終了検知部
37 レジスタ設定部
41 スキャナ
42 プロッタ
43 ディスプレイパネル
44 ネットワークI/F
50 クロック発振部
51 クロック生成部
52 S2Mクロック制御部
53 M2Pクロック制御部
61 逓倍回路
62 分周回路
63 セレクタ
Claims (11)
- 原稿を読み取る読取機構及び画像形成出力を実行する画像形成出力機構を含む画像処理装置であって、
前記読取機構によって読み取られて生成された読取画像情報を、前記画像処理装置を制御するコントローラに入力するために処理し若しくは転送する読取画像転送回路と、
前記コントローラから転送され、前記画像形成出力機構によって画像形成出力される出力画像情報を、前記画像形成出力機構に入力するために処理し若しくは転送する出力画像転送回路と、
前記読取画像転送回路及び前記出力画像転送回路に供給するべきクロックを発信するクロック発振部とを含み、
前記クロック発振部は、前記画像処理装置の動作状態に応じて、前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする画像処理装置。 - 前記クロック発振部は、前記コントローラによる制御に従って前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする請求項1に記載の画像処理装置。
- 前記クロック発振部は、前記画像処理装置の動作状態が、前記読取画像転送回路及び前記出力画像転送回路のうち一方のみが動作する状態の場合、動作する方に対するクロックの供給を通常通り行い、他方に対するクロックの供給を制限することを特徴とする請求項1または2に記載の画像処理装置。
- 前記クロック発振部は、
外部から供給されたクロックを逓倍して高速クロックを生成する逓倍回路と、
前記逓倍されたクロックを分周して低速クロックを生成する分周回路と、
前記高速クロック及び前記低速クロックを入力され、前記高速クロック及び前記低速クロックのいずれか1つを出力する選択回路とを、前記読取画像転送回路及び前記出力画像転送回路夫々に対応して含み、
前記動作する方に対して供給するクロックとして前記高速クロックを出力し、前記他方に対して供給するクロックとして前記低速クロックを出力することを特徴とする請求項3に記載の画像処理装置。 - 前記クロック発振部は、前記画像処理装置の動作状態が、前記読取画像転送回路及び前記出力画像転送回路のうち一方のみが動作する状態の場合、動作する方に対するクロックの供給を通常通り行い、他方に対するクロックの供給を停止することを特徴とする請求項1または2に記載の画像処理装置。
- 前記クロック発振部は、
外部から供給されたクロックを逓倍して高速クロックを生成する逓倍回路と、
前記逓倍されたクロックを分周して低速クロックを生成する分周回路と、
前記高速クロック及び前記低速クロックを入力され、前記高速クロック及び前記低速クロックのいずれか1つを出力する選択回路とを、前記読取画像転送回路及び前記出力画像転送回路夫々に対応して含み、
前記動作する方に対して供給するクロックとして前記高速クロックを出力し、前記他方に対して供給するクロックについて、前記逓倍回路による前記高速クロックの出力を停止することによりクロックの供給を停止することを特徴とする請求項5に記載の画像処理装置。 - 前記読取画像転送回路は、前記読取画像情報を順次処理するように接続された複数の回路を含み、
前記出力画像転送回路は、前記出力画像情報を順次処理するように接続された複数の回路を含み、
前記クロック発振部は、前記画像処理装置の動作状態に応じて、前記複数の回路夫々に対するクロックの供給状態を個別に変更することを特徴とする請求項1乃至6いずれか1項に記載の画像処理装置。 - 前記複数の回路夫々における前記読取画像情報または前記出力画像情報の処理の完了を検知する処理完了検知部を含み、
前記クロック発振部は、前記複数の回路のうち処理の完了が検知された回路に対するクロックの供給を停止することを特徴とする請求項7に記載の画像処理装置。 - 前記クロック発振部は、前記画像処理装置の動作内容に応じた前記複数の回路夫々に対するクロックの供給開始タイミングの設定に従い、前記複数の回路夫々に対するクロックの供給を開始することを特徴とする請求項7または8に記載の画像処理装置。
- 原稿を読み取る読取機構及び画像形成出力を実行する画像形成出力機構を含む画像処理装置において、前記読取機構及び前記画像形成出力機構と前記画像処理装置のコントローラとを接続する画像処理回路であって、
前記読取機構によって読み取られて生成された読取画像情報を、前記コントローラに入力するために処理し若しくは転送する読取画像転送回路と、
前記コントローラから転送され、前記画像形成出力機構によって画像形成出力される出力画像情報を、前記画像形成出力機構に入力するために処理し若しくは転送する出力画像転送回路と、
前記読取画像転送回路及び前記出力画像転送回路に供給するべきクロックを発信するクロック発振部とを含み、
前記クロック発振部は、前記画像処理装置の動作状態に応じて、前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする画像処理回路。 - 原稿を読み取る読取機構及び画像形成出力を実行する画像形成出力機構を含む画像処理装置の制御方法であって、
前記画像処理装置は、
前記読取機構によって読み取られて生成された読取画像情報を、前記コントローラに入力するために処理し若しくは転送する読取画像転送回路と、
前記コントローラから転送され、前記画像形成出力機構によって画像形成出力される出力画像情報を、前記画像形成出力機構に入力するために処理し若しくは転送する出力画像転送回路と、
前記読取画像転送回路及び前記出力画像転送回路に供給するべきクロックを発信するクロック発振部とを含み、
前記画像処理装置の動作状態の変化を検知し、
前記検知された画像処理装置の動作状態に応じて、前記読取画像転送回路及び前記出力画像転送回路夫々に対するクロックの供給状態を個別に変更することを特徴とする画像処理装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267479A JP2013146053A (ja) | 2011-12-16 | 2012-12-06 | 画像処理装置、画像処理回路及び画像処理装置の制御方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275855 | 2011-12-16 | ||
JP2011275855 | 2011-12-16 | ||
JP2012267479A JP2013146053A (ja) | 2011-12-16 | 2012-12-06 | 画像処理装置、画像処理回路及び画像処理装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013146053A true JP2013146053A (ja) | 2013-07-25 |
Family
ID=48609839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012267479A Pending JP2013146053A (ja) | 2011-12-16 | 2012-12-06 | 画像処理装置、画像処理回路及び画像処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8842304B2 (ja) |
JP (1) | JP2013146053A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015166854A (ja) | 2014-02-14 | 2015-09-24 | 株式会社リコー | 投影装置の投影制御装置、投影装置の投影制御方法、投影システム、投影システムの投影制御方法及びプログラム |
JP2016042296A (ja) * | 2014-08-18 | 2016-03-31 | キヤノン株式会社 | 画像処理装置、情報処理方法及びプログラム |
US9557698B2 (en) | 2014-11-20 | 2017-01-31 | Ricoh Company, Limited | Information processing apparatus, information processing method, and computer-readable storage medium for detecting an abnormity from sound data |
JP6589610B2 (ja) * | 2015-12-07 | 2019-10-16 | セイコーエプソン株式会社 | 無線通信装置およびモード制御方法 |
JP7017069B2 (ja) * | 2017-11-22 | 2022-02-08 | 株式会社リコー | 通信装置及び画像形成装置 |
US11379788B1 (en) | 2018-10-09 | 2022-07-05 | Fida, Llc | Multilayered method and apparatus to facilitate the accurate calculation of freight density, area, and classification and provide recommendations to optimize shipping efficiency |
JP7433834B2 (ja) * | 2019-10-18 | 2024-02-20 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、及びプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189018A (ja) * | 2001-12-20 | 2003-07-04 | Murata Mach Ltd | 画像形成装置 |
JP2004017298A (ja) * | 2002-06-12 | 2004-01-22 | Ricoh Co Ltd | 画像形成装置 |
JP2004206429A (ja) * | 2002-12-25 | 2004-07-22 | Ricoh Co Ltd | 画像処理装置及び画像形成装置 |
JP2009075973A (ja) * | 2007-09-21 | 2009-04-09 | Canon Inc | 電子機器及び当該電子機器の電力制御方法 |
JP2009145738A (ja) * | 2007-12-17 | 2009-07-02 | Ricoh Co Ltd | 画像形成装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933580A (en) * | 1991-09-04 | 1999-08-03 | Canon Kabushiki Kaisha | Scanner printer server |
JP3311379B2 (ja) * | 1992-03-09 | 2002-08-05 | 株式会社リコー | 画像データ転送装置 |
JP3792733B2 (ja) * | 1993-01-18 | 2006-07-05 | キヤノン株式会社 | サーバー装置および制御方法 |
TWI424430B (zh) * | 2009-01-23 | 2014-01-21 | Realtek Semiconductor Corp | 控制畫面輸入與輸出之裝置與方法 |
JP2011133861A (ja) * | 2009-11-30 | 2011-07-07 | Canon Inc | 画像形成装置 |
-
2012
- 2012-12-06 JP JP2012267479A patent/JP2013146053A/ja active Pending
- 2012-12-14 US US13/714,791 patent/US8842304B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189018A (ja) * | 2001-12-20 | 2003-07-04 | Murata Mach Ltd | 画像形成装置 |
JP2004017298A (ja) * | 2002-06-12 | 2004-01-22 | Ricoh Co Ltd | 画像形成装置 |
JP2004206429A (ja) * | 2002-12-25 | 2004-07-22 | Ricoh Co Ltd | 画像処理装置及び画像形成装置 |
JP2009075973A (ja) * | 2007-09-21 | 2009-04-09 | Canon Inc | 電子機器及び当該電子機器の電力制御方法 |
JP2009145738A (ja) * | 2007-12-17 | 2009-07-02 | Ricoh Co Ltd | 画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130155437A1 (en) | 2013-06-20 |
US8842304B2 (en) | 2014-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013146053A (ja) | 画像処理装置、画像処理回路及び画像処理装置の制御方法 | |
US20110019225A1 (en) | Image forming apparatus and method of controlling low power thereof | |
JP7163002B2 (ja) | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 | |
US8954772B2 (en) | Data processing apparatus capable of controlling power supply, control method therefor, and storage medium | |
JP2015011652A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2016082252A (ja) | 画像形成装置、制御方法およびプログラム | |
JP2017177573A (ja) | PCI(Peripheral Component Interconnect)バスに接続されたPCIデバイスを備える情報処理装置及び情報処理装置の制御方法 | |
JP2012222753A (ja) | 画像形成装置及びその制御方法 | |
JP2019097107A (ja) | 画像処理装置、制御方法及びプログラム | |
JP2012244606A (ja) | 画像形成装置 | |
JP7401227B2 (ja) | 画像形成装置、その制御方法、及びプログラム | |
KR20140019237A (ko) | 화상 처리 장치, 그 제어 방법 및 기록 매체 | |
US8924696B2 (en) | Image processing device having a plurality of control units | |
JP6079299B2 (ja) | プリントシステム、プログラム、起動装置 | |
JP2016068521A (ja) | 画像形成装置及びその制御方法、プログラム | |
JP2011065548A (ja) | 画像形成装置および画像形成プログラムおよび画像形成システム | |
JP2011166564A (ja) | 画像処理装置 | |
JP5440153B2 (ja) | 画像処理装置 | |
JP2007026075A (ja) | データ処理装置及びデータ処理装置の制御方法 | |
JP6398666B2 (ja) | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 | |
JP2013035153A (ja) | 画像形成装置、画像形成方法、画像形成プログラム | |
JP5643946B2 (ja) | 複数のインターフェースユニットを有する装置 | |
US20110102825A1 (en) | Image processing device having a plurality of control units | |
JP2015114882A (ja) | 画像形成装置、その制御方法及びプログラム | |
JP2006345068A (ja) | 画像形成装置及び画像形成システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170404 |