JP3259199B2 - 映像信号のａ／ｄ変換回路およびカメラ - Google Patents
映像信号のａ／ｄ変換回路およびカメラInfo
- Publication number
- JP3259199B2 JP3259199B2 JP10948693A JP10948693A JP3259199B2 JP 3259199 B2 JP3259199 B2 JP 3259199B2 JP 10948693 A JP10948693 A JP 10948693A JP 10948693 A JP10948693 A JP 10948693A JP 3259199 B2 JP3259199 B2 JP 3259199B2
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- potential
- video signal
- converter
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 23
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 15
- 230000008929 regeneration Effects 0.000 description 12
- 238000011069 regeneration method Methods 0.000 description 12
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カメラで撮像された映
像信号をデジタル信号に変換するＡ／Ｄ変換回路に関す
る。
像信号をデジタル信号に変換するＡ／Ｄ変換回路に関す
る。
【０００２】
【従来の技術】カメラで撮像された映像信号をデジタル
信号に変換するＡ／Ｄ変換回路が知られている。図４は
従来のＡ／Ｄ変換回路の構成を示し、図５は映像信号と
水平同期信号を示す。ここで、映像信号とは、２次元の
画像情報を１本の走査線に分解した信号であり、通常は
交流信号で機器間を送受信される。１は高速の並列処理
型Ａ／Ｄ変換器であり、図６にその構成を示す。Ａ／Ｄ
変換の分解能をＮビットとすると、（２N−１）個の比
較器２１を入力段に並列に接続し、入力電圧範囲を２N
等分した電圧にしたがって端子（＋ＲＥＦ）−（−ＲＥ
Ｆ）間に印加される基準電圧を分割し、各比較器の比較
用基準電圧とする。そして、入力端子ＶIN３にアナログ
信号が印加されると一斉に各比較器が動作し、Ｈ、Ｌの
デジタル信号を出力する。このデジタル信号は、端子Ｃ
ＬＫにサンプリングクロック信号が入力したタイミング
でエンコーダー２２により所望のコードに変換され、ド
ライバー２３を介してデジタル出力端子２４へ出力され
る。
信号に変換するＡ／Ｄ変換回路が知られている。図４は
従来のＡ／Ｄ変換回路の構成を示し、図５は映像信号と
水平同期信号を示す。ここで、映像信号とは、２次元の
画像情報を１本の走査線に分解した信号であり、通常は
交流信号で機器間を送受信される。１は高速の並列処理
型Ａ／Ｄ変換器であり、図６にその構成を示す。Ａ／Ｄ
変換の分解能をＮビットとすると、（２N−１）個の比
較器２１を入力段に並列に接続し、入力電圧範囲を２N
等分した電圧にしたがって端子（＋ＲＥＦ）−（−ＲＥ
Ｆ）間に印加される基準電圧を分割し、各比較器の比較
用基準電圧とする。そして、入力端子ＶIN３にアナログ
信号が印加されると一斉に各比較器が動作し、Ｈ、Ｌの
デジタル信号を出力する。このデジタル信号は、端子Ｃ
ＬＫにサンプリングクロック信号が入力したタイミング
でエンコーダー２２により所望のコードに変換され、ド
ライバー２３を介してデジタル出力端子２４へ出力され
る。
【０００３】２は白ピーク基準電圧発生回路であり、最
も明るいレベルに対応する基準電圧を発生し、Ａ／Ｄ変
換器１の基準電圧入力端子＋ＲＥＦへ印加する。３は黒
ピーク基準電圧発生回路であり、最も暗いレベルに対応
する基準電圧を発生し、Ａ／Ｄ変換器１の基準電圧入力
端子−ＲＥＦに印加する。４は直流再生回路であり、入
力端子ＶIN２へ直流再生同期信号が入力されたタイミン
グで、入力端子ＶIN１へ交流結合で入力された映像信号
の直流レベルを直流電圧発生回路５から入力された直流
電圧レベルに固定する。
も明るいレベルに対応する基準電圧を発生し、Ａ／Ｄ変
換器１の基準電圧入力端子＋ＲＥＦへ印加する。３は黒
ピーク基準電圧発生回路であり、最も暗いレベルに対応
する基準電圧を発生し、Ａ／Ｄ変換器１の基準電圧入力
端子−ＲＥＦに印加する。４は直流再生回路であり、入
力端子ＶIN２へ直流再生同期信号が入力されたタイミン
グで、入力端子ＶIN１へ交流結合で入力された映像信号
の直流レベルを直流電圧発生回路５から入力された直流
電圧レベルに固定する。
【０００４】図５（ａ）は、映像信号入力端子ＶIN１へ
供給されるほぼ走査線１本分の映像信号例を示す。図に
おいて、Ｌ０は黒ピークレベルを示し、Ｌ１は白ピーク
レベルを示す。また、ＢＬＫは１走査ごとの水平ブラン
キング期間を示す。なお、ここでは黒ピークレベルＬ０
をペデスタル・レベルとする。また、図５（ｂ）は、直
流再生同期信号入力端子ＶIN２へ供給される水平同期信
号を示す。この水平同期信号は、１走査ごとの水平ブラ
ンキング期間ＢＬＫに同期しており、直流再生回路４は
この水平同期信号のタイミングでペデスタル・レベルを
直流電圧発生回路５の直流電圧レベルに設定する。
供給されるほぼ走査線１本分の映像信号例を示す。図に
おいて、Ｌ０は黒ピークレベルを示し、Ｌ１は白ピーク
レベルを示す。また、ＢＬＫは１走査ごとの水平ブラン
キング期間を示す。なお、ここでは黒ピークレベルＬ０
をペデスタル・レベルとする。また、図５（ｂ）は、直
流再生同期信号入力端子ＶIN２へ供給される水平同期信
号を示す。この水平同期信号は、１走査ごとの水平ブラ
ンキング期間ＢＬＫに同期しており、直流再生回路４は
この水平同期信号のタイミングでペデスタル・レベルを
直流電圧発生回路５の直流電圧レベルに設定する。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の映像信号のＡ／Ｄ変換回路では、基準電圧発生
回路および直流再生回路の温度ドリフトによりＡ／Ｄ変
換器の量子化出力が変動するという問題がある。
た従来の映像信号のＡ／Ｄ変換回路では、基準電圧発生
回路および直流再生回路の温度ドリフトによりＡ／Ｄ変
換器の量子化出力が変動するという問題がある。
【０００６】本発明の目的は、量子化出力の温度変動を
抑制した映像信号のＡ／Ｄ変換回路を提供することにあ
る。
抑制した映像信号のＡ／Ｄ変換回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】クレーム対応図である図
１に対応づけて本発明を説明すると、 （１）請求項１の発明の映像信号のＡ／Ｄ変換回路は、
信号入力端子ＶIN3へ印加されたアナログ映像信号をデ
ジタル映像信号に変換するＡ／Ｄ変換器１００と、Ａ／
Ｄ変換器１００により変換されるアナログ映像信号の上
限基準電位を決定する第１基準電位決定手段１０１と、
Ａ／Ｄ変換器１００により変換されるアナログ映像信号
の下限基準電位を決定する第２基準電位決定手段１０２
と、基準電位を決定する第３基準電位決定手段１０３
と、アナログ映像信号と同期信号とを入力し、同期信号
が入力された時点のアナログ映像信号の電位を第３基準
電位決定手段１０３から出力される基準電位に固定し、
Ａ／Ｄ変換器１００の信号入力端子ＶIN3へ印加する基
準電位設定手段１０４と、同期信号が入力された時点に
おけるＡ／Ｄ変換器１００の信号入力端子ＶIN3の印加
電位と、上限基準電位または下限基準電位との電位差を
算出し、電位差の変化分を第１電位差変化分として検出
する検出手段１０５と、第１電位差変化分に基づいて、
第３基準電位決定手段１０３の決定する基準電位を補償
する補償手段１０６，１０７とを有する。 （２）請求項２の映像信号のＡ／Ｄ変換回路の補償手段
１０６，１０７は、第１電位差変化分に所定の演算を施
す第１演算手段１０６と、第１演算手段１０６の演算結
果を、第３基準電位決定手段１０３の決定する基準電位
に加算する第１加算手段１０７とを含む。 （３）請求項３の映像信号のＡ／Ｄ変換回路は、Ａ／Ｄ
変換器１００に印加される上限基準電位と下限基準電位
との電位差の変化分を、第２電位差変化分として検出す
る第２検出手段１０８と、第２電位差変化分に基づい
て、上限基準電位と下限基準電位とのどちらか一方を補
償する第２補償手段１０９，１１０とを更に有する。 （４）請求項４の映像信号のＡ／Ｄ変換回路の第２補償
手段１０９，１１０は、第２電位差変化分に所定の演算
を施す第２演算手段１０９と、第２演算手段１０９の演
算結果を、上限基準電位または下限基準電位に加算する
第２加算手段１１０とを含む。 （５）請求項５の発明のカメラは、信号入力端子ＶIN3
へ印加されたアナログ映像信号をデジタル映像信号に変
換するＡ／Ｄ変換器１００と、Ａ／Ｄ変換器１００によ
り変換されるアナログ映像信号の上限基準電位を決定す
る第１基準電位決定手段１０１と、Ａ／Ｄ変換器１００
により変換されるアナログ映像信号の下限基準電位を決
定する第２基準電位決定手段１０２と、基準電位を決定
する第３基準電位決定手段１０３と、アナログ映像信号
と同期信号とを入力し、同期信号が入力された時点のア
ナログ映像信号の電位を第３基準電位決定手段１０３か
ら出力される基準電位に固定し、Ａ／Ｄ変換器１００の
信号入力端子ＶIN3へ印加する基準電位設定手段１０４
と、同期信号が入力された時点におけるＡ／Ｄ変換器１
００の信号入力端子ＶIN3の印加電位と、上限基準電位
または下限基準電位との電位差を算出し、電位差の変化
分を第１電位差変化分として検出する検出手段１０５
と、第１電位差変化分に基づいて、第３基準電位決定手
段１０３の決定する基準電位を補償する補償手段１０
６，１０７とを有する。
１に対応づけて本発明を説明すると、 （１）請求項１の発明の映像信号のＡ／Ｄ変換回路は、
信号入力端子ＶIN3へ印加されたアナログ映像信号をデ
ジタル映像信号に変換するＡ／Ｄ変換器１００と、Ａ／
Ｄ変換器１００により変換されるアナログ映像信号の上
限基準電位を決定する第１基準電位決定手段１０１と、
Ａ／Ｄ変換器１００により変換されるアナログ映像信号
の下限基準電位を決定する第２基準電位決定手段１０２
と、基準電位を決定する第３基準電位決定手段１０３
と、アナログ映像信号と同期信号とを入力し、同期信号
が入力された時点のアナログ映像信号の電位を第３基準
電位決定手段１０３から出力される基準電位に固定し、
Ａ／Ｄ変換器１００の信号入力端子ＶIN3へ印加する基
準電位設定手段１０４と、同期信号が入力された時点に
おけるＡ／Ｄ変換器１００の信号入力端子ＶIN3の印加
電位と、上限基準電位または下限基準電位との電位差を
算出し、電位差の変化分を第１電位差変化分として検出
する検出手段１０５と、第１電位差変化分に基づいて、
第３基準電位決定手段１０３の決定する基準電位を補償
する補償手段１０６，１０７とを有する。 （２）請求項２の映像信号のＡ／Ｄ変換回路の補償手段
１０６，１０７は、第１電位差変化分に所定の演算を施
す第１演算手段１０６と、第１演算手段１０６の演算結
果を、第３基準電位決定手段１０３の決定する基準電位
に加算する第１加算手段１０７とを含む。 （３）請求項３の映像信号のＡ／Ｄ変換回路は、Ａ／Ｄ
変換器１００に印加される上限基準電位と下限基準電位
との電位差の変化分を、第２電位差変化分として検出す
る第２検出手段１０８と、第２電位差変化分に基づい
て、上限基準電位と下限基準電位とのどちらか一方を補
償する第２補償手段１０９，１１０とを更に有する。 （４）請求項４の映像信号のＡ／Ｄ変換回路の第２補償
手段１０９，１１０は、第２電位差変化分に所定の演算
を施す第２演算手段１０９と、第２演算手段１０９の演
算結果を、上限基準電位または下限基準電位に加算する
第２加算手段１１０とを含む。 （５）請求項５の発明のカメラは、信号入力端子ＶIN3
へ印加されたアナログ映像信号をデジタル映像信号に変
換するＡ／Ｄ変換器１００と、Ａ／Ｄ変換器１００によ
り変換されるアナログ映像信号の上限基準電位を決定す
る第１基準電位決定手段１０１と、Ａ／Ｄ変換器１００
により変換されるアナログ映像信号の下限基準電位を決
定する第２基準電位決定手段１０２と、基準電位を決定
する第３基準電位決定手段１０３と、アナログ映像信号
と同期信号とを入力し、同期信号が入力された時点のア
ナログ映像信号の電位を第３基準電位決定手段１０３か
ら出力される基準電位に固定し、Ａ／Ｄ変換器１００の
信号入力端子ＶIN3へ印加する基準電位設定手段１０４
と、同期信号が入力された時点におけるＡ／Ｄ変換器１
００の信号入力端子ＶIN3の印加電位と、上限基準電位
または下限基準電位との電位差を算出し、電位差の変化
分を第１電位差変化分として検出する検出手段１０５
と、第１電位差変化分に基づいて、第３基準電位決定手
段１０３の決定する基準電位を補償する補償手段１０
６，１０７とを有する。
【０００８】
【作用】（１）請求項１および２の映像信号のＡ／Ｄ変
換回路では、検出手段１０５が、同期信号が入力された
時点におけるＡ／Ｄ変換器１００の信号入力端子ＶIN3
の印加電位と、上限基準電位または下限基準電位との電
位差を算出し、電位差の変化分を第１電位差変化分とし
て検出し、補償手段１０６，１０７が、第１電位差変化
分に基づいて、第３基準電位決定手段１０３の決定する
基準電位を補償する。これにより、基準電位設定手段１
０４の出力電位が温度ドリフトなどにより変動しても変
動分が補償され、Ａ／Ｄ変換器１００の量子化出力が安
定する。 （２）請求項３および４の映像信号のＡ／Ｄ変換回路で
は、第２検出手段１０８が、Ａ／Ｄ変換器１００に印加
される上限基準電位と下限基準電位との電位差の変化分
を、第２電位差変化分として検出し、第２補償手段１０
９，１１０が、第２電位差変化分に基づいて、上限基準
電位と下限基準電位とのどちらか一方を補償する。これ
により、第１基準電位決定手段１０１および第２基準電
位決定手段１０２の基準電位が温度ドリフトなどにより
変動しても変動分が補償され、Ａ／Ｄ変換器１００の量
子化出力が安定する。 （３）請求項５のカメラでは、検出手段１０５が、同期
信号が入力された時点におけるＡ／Ｄ変換器１００の信
号入力端子ＶIN3の印加電位と、上限基準電位または下
限基準電位との電位差を算出し、電位差の変化分を第１
電位差変化分として検出し、補償手段１０６，１０７
が、第１電位差変化分に基づいて、第３基準電位決定手
段１０３の決定する基準電位を補償する。これにより、
基準電位設定手段１０４の出力電位が温度ドリフトなど
により変動しても変動分が補償され、Ａ／Ｄ変換器１０
０の量子化出力が安定する。
換回路では、検出手段１０５が、同期信号が入力された
時点におけるＡ／Ｄ変換器１００の信号入力端子ＶIN3
の印加電位と、上限基準電位または下限基準電位との電
位差を算出し、電位差の変化分を第１電位差変化分とし
て検出し、補償手段１０６，１０７が、第１電位差変化
分に基づいて、第３基準電位決定手段１０３の決定する
基準電位を補償する。これにより、基準電位設定手段１
０４の出力電位が温度ドリフトなどにより変動しても変
動分が補償され、Ａ／Ｄ変換器１００の量子化出力が安
定する。 （２）請求項３および４の映像信号のＡ／Ｄ変換回路で
は、第２検出手段１０８が、Ａ／Ｄ変換器１００に印加
される上限基準電位と下限基準電位との電位差の変化分
を、第２電位差変化分として検出し、第２補償手段１０
９，１１０が、第２電位差変化分に基づいて、上限基準
電位と下限基準電位とのどちらか一方を補償する。これ
により、第１基準電位決定手段１０１および第２基準電
位決定手段１０２の基準電位が温度ドリフトなどにより
変動しても変動分が補償され、Ａ／Ｄ変換器１００の量
子化出力が安定する。 （３）請求項５のカメラでは、検出手段１０５が、同期
信号が入力された時点におけるＡ／Ｄ変換器１００の信
号入力端子ＶIN3の印加電位と、上限基準電位または下
限基準電位との電位差を算出し、電位差の変化分を第１
電位差変化分として検出し、補償手段１０６，１０７
が、第１電位差変化分に基づいて、第３基準電位決定手
段１０３の決定する基準電位を補償する。これにより、
基準電位設定手段１０４の出力電位が温度ドリフトなど
により変動しても変動分が補償され、Ａ／Ｄ変換器１０
０の量子化出力が安定する。
【０００９】
【実施例】−第１の実施例− 図２は第１の実施例の構成を示す。この第１の実施例で
は、直流再生回路４、直流電圧発生回路５および黒ピー
ク基準電圧発生回路３の出力の温度変動を補償する。な
お、図４に示す機器と同様な機器に対しては同一の符号
を付して相違点を中心に説明する。また、直流電圧発生
回路５から出力される直流電圧をＶｋ、直流再生回路４
から出力されるペデスタル・レベルをＶｐ、黒ピーク基
準電位をＶｂでそれぞれ表すものとする。さらに、この
第１の実施例では、白ピーク基準電圧発生回路２および
黒ピーク基準電圧発生回路３の構成を同一とし、両者は
同一の出力電圧の温度特性を有するものとする。
は、直流再生回路４、直流電圧発生回路５および黒ピー
ク基準電圧発生回路３の出力の温度変動を補償する。な
お、図４に示す機器と同様な機器に対しては同一の符号
を付して相違点を中心に説明する。また、直流電圧発生
回路５から出力される直流電圧をＶｋ、直流再生回路４
から出力されるペデスタル・レベルをＶｐ、黒ピーク基
準電位をＶｂでそれぞれ表すものとする。さらに、この
第１の実施例では、白ピーク基準電圧発生回路２および
黒ピーク基準電圧発生回路３の構成を同一とし、両者は
同一の出力電圧の温度特性を有するものとする。
【００１０】６は比較回路であり、水平ブランキング期
間ＢＬＫ内に直流再生回路４から出力されるペデスタル
・レベルＶｐと、黒ピーク基準電圧発生回路３から出力
される黒ピーク基準電位Ｖｂとを比較し、両者の電位差
（Ｖｐ−Ｖｂ）を演算回路７へ出力する。上述したよう
に、黒ピークレベルＬ０をペデスタル・レベルＶｐとす
れば、直流再生回路４および直流電圧発生回路５に温度
ドリフトによる出力変動がなければ、直流電位Ｖｋとペ
デスタル・レベルＶｐとは等しく、またペデスタル・レ
ベルＶｐと黒ピーク基準電位Ｖｂとが等しく、従って両
者の電位差（Ｖｐ−Ｖｂ）は０である。演算回路７は、
比較回路６から入力された電位差（Ｖｐ−Ｖｂ）に所定
の係数Ｋを乗じて出力する。この係数Ｋは、基準電圧発
生回路２，３，５および直流再生回路４の回路定数や増
幅度などにより決定すればよい。ここでは、Ｋ＝＋１と
する。加算器８は、直流電圧発生回路５から出力された
直流電圧Ｖｋに演算回路７により算出された電圧−Ｋ
（Ｖｐ−Ｖｂ）＝−（Ｖｐ−Ｖｂ）を加算する。
間ＢＬＫ内に直流再生回路４から出力されるペデスタル
・レベルＶｐと、黒ピーク基準電圧発生回路３から出力
される黒ピーク基準電位Ｖｂとを比較し、両者の電位差
（Ｖｐ−Ｖｂ）を演算回路７へ出力する。上述したよう
に、黒ピークレベルＬ０をペデスタル・レベルＶｐとす
れば、直流再生回路４および直流電圧発生回路５に温度
ドリフトによる出力変動がなければ、直流電位Ｖｋとペ
デスタル・レベルＶｐとは等しく、またペデスタル・レ
ベルＶｐと黒ピーク基準電位Ｖｂとが等しく、従って両
者の電位差（Ｖｐ−Ｖｂ）は０である。演算回路７は、
比較回路６から入力された電位差（Ｖｐ−Ｖｂ）に所定
の係数Ｋを乗じて出力する。この係数Ｋは、基準電圧発
生回路２，３，５および直流再生回路４の回路定数や増
幅度などにより決定すればよい。ここでは、Ｋ＝＋１と
する。加算器８は、直流電圧発生回路５から出力された
直流電圧Ｖｋに演算回路７により算出された電圧−Ｋ
（Ｖｐ−Ｖｂ）＝−（Ｖｐ−Ｖｂ）を加算する。
【００１１】今、直流再生回路４および直流電圧発生回
路５のいずれか一方、または両方に温度ドリフトによる
出力変動が発生し、ペデスタル・レベルがＶｐからＶ
ｐ’＝（Ｖｐ＋ΔＶ）へ変動したとする。この時、比較
回路６の出力Ｖ１は、
路５のいずれか一方、または両方に温度ドリフトによる
出力変動が発生し、ペデスタル・レベルがＶｐからＶ
ｐ’＝（Ｖｐ＋ΔＶ）へ変動したとする。この時、比較
回路６の出力Ｖ１は、
【数１】 Ｖ１＝ＶＰ’−Ｖｂ＝（Ｖｐ＋ΔＶ）−Ｖｂ ・・・（１） で表される。上述したようにＶｐ＝Ｖｂであるから、
【数２】 Ｖ１＝ΔＶ ・・・（２） となる。さらに、演算回路７の出力Ｖ２は、
【数３】 Ｖ２＝−Ｋ×Ｖ１＝−Ｖ１＝−ΔＶ ・・・（３） となる。この結果、加算器８による加算結果の出力Ｖ３
は、
は、
【数４】 Ｖ３＝Ｖｋ＋Ｖ２＝Ｖｋ−ΔＶ ・・・（４）
【００１２】このように、直流再生回路４および直流電
圧発生回路５の温度ドリフトによるペデスタル・レベル
Ｖｐの変動分ΔＶが、比較回路６、演算回路７および加
算器８により直流再生回路４へフィードバックされ、直
流電圧発生回路５の直流電圧Ｖｋから減算されるので、
ペデスタル・レベルＶｐが周囲温度の影響を受けずに常
に一定となり、Ａ／Ｄ変換器１の量子化出力が安定化す
る。
圧発生回路５の温度ドリフトによるペデスタル・レベル
Ｖｐの変動分ΔＶが、比較回路６、演算回路７および加
算器８により直流再生回路４へフィードバックされ、直
流電圧発生回路５の直流電圧Ｖｋから減算されるので、
ペデスタル・レベルＶｐが周囲温度の影響を受けずに常
に一定となり、Ａ／Ｄ変換器１の量子化出力が安定化す
る。
【００１３】次に、図２に示す第１の実施例において、
黒ピーク基準電圧発生回路３に温度ドリフトが発生し
て、黒ピーク基準電位Ｖｂが変動した場合を考える。こ
の場合も、ペデスタル・レベルＶｐと黒ピーク基準電位
Ｖｂとの電位差分、すなわち黒ピーク基準電位Ｖｂの変
動分ΔＶが直流再生回路４へフィードバックされ、直流
電圧発生回路５の直流電圧Ｖｋから減算されるので、黒
ピーク基準電圧発生回路３の黒ピーク基準電位Ｖｂが温
度ドリフトにより変動しても、ペデスタル・レベルＶｐ
が変化せず、Ａ／Ｄ変換器１の量子化出力が安定化す
る。
黒ピーク基準電圧発生回路３に温度ドリフトが発生し
て、黒ピーク基準電位Ｖｂが変動した場合を考える。こ
の場合も、ペデスタル・レベルＶｐと黒ピーク基準電位
Ｖｂとの電位差分、すなわち黒ピーク基準電位Ｖｂの変
動分ΔＶが直流再生回路４へフィードバックされ、直流
電圧発生回路５の直流電圧Ｖｋから減算されるので、黒
ピーク基準電圧発生回路３の黒ピーク基準電位Ｖｂが温
度ドリフトにより変動しても、ペデスタル・レベルＶｐ
が変化せず、Ａ／Ｄ変換器１の量子化出力が安定化す
る。
【００１４】なお、上述した第１の実施例ではペデスタ
ル・レベルＶｐと黒ピーク基準電位Ｖｂとが同電位に設
定される場合を例に上げて説明したが、両者が互いに異
なる電位に設定される場合は次にようにすればよい。す
なわち、比較回路６において、温度変動がない時のペデ
スタル・レベルＶｐと黒ピーク基準電位Ｖｂとの基準電
位差を発生する基準電圧発生回路を設け、温度変動が発
生した時の両者の差と基準電圧発生回路からの基準電位
差とを比較して温度変動分を検出する。そして、上述し
たように検出した温度変動分を演算回路７および加算器
８を介して直流再生回路４へフィードバックし、ペデス
タル・レベルＶｐの温度変動を補償する。
ル・レベルＶｐと黒ピーク基準電位Ｖｂとが同電位に設
定される場合を例に上げて説明したが、両者が互いに異
なる電位に設定される場合は次にようにすればよい。す
なわち、比較回路６において、温度変動がない時のペデ
スタル・レベルＶｐと黒ピーク基準電位Ｖｂとの基準電
位差を発生する基準電圧発生回路を設け、温度変動が発
生した時の両者の差と基準電圧発生回路からの基準電位
差とを比較して温度変動分を検出する。そして、上述し
たように検出した温度変動分を演算回路７および加算器
８を介して直流再生回路４へフィードバックし、ペデス
タル・レベルＶｐの温度変動を補償する。
【００１５】−第２の実施例− 図３は第２の実施例の構成を示す。この第２の実施例で
は、白ピーク基準電圧発生回路２と黒ピーク基準電圧発
生回路３の出力の温度特性が異なる場合に、それらの温
度変動を補償する。なお、この第２の実施例は、図２に
示す第１の実施例の構成に比較回路１０、演算回路１１
および加算器１２を加えたものであり、図２と同様な機
器に対しては同一の符号を付して相違点を中心に説明す
る。また、白ピーク基準電圧発生回路２から出力される
白ピーク基準電位をＶｗで表す。
は、白ピーク基準電圧発生回路２と黒ピーク基準電圧発
生回路３の出力の温度特性が異なる場合に、それらの温
度変動を補償する。なお、この第２の実施例は、図２に
示す第１の実施例の構成に比較回路１０、演算回路１１
および加算器１２を加えたものであり、図２と同様な機
器に対しては同一の符号を付して相違点を中心に説明す
る。また、白ピーク基準電圧発生回路２から出力される
白ピーク基準電位をＶｗで表す。
【００１６】比較回路１０は、水平ブランキング期間Ｂ
ＬＫ内に白ピーク基準電圧発生回路２から出力される白
ピーク基準電位Ｖｗと、黒ピーク基準電圧発生回路３か
ら出力される黒ピーク基準電位Ｖｂとの電位差を検出
し、両者の温度変動のない時の基準電位差Ｖｚと比較し
て温度変動分を検出する。なお、この基準電位Ｖｚは不
図示の基準電圧発生回路により生成される。白ピーク基
準電圧発生回路２および黒ピーク基準電圧発生回路３に
温度ドリフトによる基準電位の変動がなければ、比較回
路１０による比較結果の温度変動分は０である。演算回
路１１は、比較回路１０で検出された温度変動分に所定
の係数Ｋ１を乗じて出力する。この係数Ｋ１は、白ピー
ク基準電圧発生回路２および黒ピーク基準電圧発生回路
３の出力電圧や、比較回路１０における比較方法により
決定すればよい。ここでは、Ｋ１＝−１とする。加算器
１２は、白ピーク基準電圧発生回路２の白ピーク基準電
位Ｖｗに演算回路１１の出力電圧を加算する。
ＬＫ内に白ピーク基準電圧発生回路２から出力される白
ピーク基準電位Ｖｗと、黒ピーク基準電圧発生回路３か
ら出力される黒ピーク基準電位Ｖｂとの電位差を検出
し、両者の温度変動のない時の基準電位差Ｖｚと比較し
て温度変動分を検出する。なお、この基準電位Ｖｚは不
図示の基準電圧発生回路により生成される。白ピーク基
準電圧発生回路２および黒ピーク基準電圧発生回路３に
温度ドリフトによる基準電位の変動がなければ、比較回
路１０による比較結果の温度変動分は０である。演算回
路１１は、比較回路１０で検出された温度変動分に所定
の係数Ｋ１を乗じて出力する。この係数Ｋ１は、白ピー
ク基準電圧発生回路２および黒ピーク基準電圧発生回路
３の出力電圧や、比較回路１０における比較方法により
決定すればよい。ここでは、Ｋ１＝−１とする。加算器
１２は、白ピーク基準電圧発生回路２の白ピーク基準電
位Ｖｗに演算回路１１の出力電圧を加算する。
【００１７】今、黒ピーク基準電位Ｖｂが黒ピーク基準
電圧発生回路３の温度ドリフトにより低下したとする。
この時、白ピーク基準電位Ｖｗと黒ピーク基準電位Ｖｂ
との電位差が増加する。この電位差は比較回路１０で基
準電位差Ｖｚと比較され、黒ピーク基準電位Ｖｂの温度
変動分が検出される。この黒ピーク基準電位Ｖｂの温度
変動分は、演算回路１１および加算器１２により白ピー
ク基準電位Ｖｗから減算される。すなわち、Ａ／Ｄ変換
器１の端子−ＲＥＦに印加される黒ピーク基準電位Ｖｂ
が温度変動により低下した分だけ、端子＋ＲＥＦに印加
される白ピーク基準電位Ｖｗを低下させ、温度変動があ
っても常にＡ／Ｄ変換器１の端子＋ＲＥＦと端子−ＲＥ
Ｆとの間の基準電圧が一定になり、従ってＡ／Ｄ変換器
１の比較器の比較用基準電圧も一定となり、温度変動に
対してＡ／Ｄ変換器１の量子化出力を安定化させること
ができる。
電圧発生回路３の温度ドリフトにより低下したとする。
この時、白ピーク基準電位Ｖｗと黒ピーク基準電位Ｖｂ
との電位差が増加する。この電位差は比較回路１０で基
準電位差Ｖｚと比較され、黒ピーク基準電位Ｖｂの温度
変動分が検出される。この黒ピーク基準電位Ｖｂの温度
変動分は、演算回路１１および加算器１２により白ピー
ク基準電位Ｖｗから減算される。すなわち、Ａ／Ｄ変換
器１の端子−ＲＥＦに印加される黒ピーク基準電位Ｖｂ
が温度変動により低下した分だけ、端子＋ＲＥＦに印加
される白ピーク基準電位Ｖｗを低下させ、温度変動があ
っても常にＡ／Ｄ変換器１の端子＋ＲＥＦと端子−ＲＥ
Ｆとの間の基準電圧が一定になり、従ってＡ／Ｄ変換器
１の比較器の比較用基準電圧も一定となり、温度変動に
対してＡ／Ｄ変換器１の量子化出力を安定化させること
ができる。
【００１８】なお、黒ピーク基準電位Ｖｂが温度変動に
より上昇した場合、あるいは白ピーク基準電圧発生回路
２の温度ドリフトにより白ピーク基準電位Ｖｗが変動し
た場合も同様に、比較回路１０、演算回路１１および加
算器１２により温度変動分が補償され、Ａ／Ｄ変換器１
の量子化出力が温度変動の影響を受けない。
より上昇した場合、あるいは白ピーク基準電圧発生回路
２の温度ドリフトにより白ピーク基準電位Ｖｗが変動し
た場合も同様に、比較回路１０、演算回路１１および加
算器１２により温度変動分が補償され、Ａ／Ｄ変換器１
の量子化出力が温度変動の影響を受けない。
【００１９】また、上述した各実施例では白黒カメラで
撮像された映像信号を例に上げて説明したが、本発明は
カラーカメラで撮像されたＲ，Ｇ，Ｂの映像信号に対し
ても応用できる。
撮像された映像信号を例に上げて説明したが、本発明は
カラーカメラで撮像されたＲ，Ｇ，Ｂの映像信号に対し
ても応用できる。
【００２０】以上の実施例の構成において、Ａ／Ｄ変換
器１がＡ／Ｄ変換器を、白ピーク基準電圧発生回路２が
第１基準電位決定手段を、黒ピーク基準電圧発生回路３
が第２基準電位決定手段を、直流電圧発生回路５が第３
基準電位決定手段を、直流再生回路４が基準電位設定手
段を、比較回路６が検出手段を、演算回路７が第１演算
手段を、加算器８が第１加算手段を、比較回路１０が第
２検出手段を、演算回路１１が第２演算手段を、加算器
１２が第２加算手段をそれぞれ構成する。
器１がＡ／Ｄ変換器を、白ピーク基準電圧発生回路２が
第１基準電位決定手段を、黒ピーク基準電圧発生回路３
が第２基準電位決定手段を、直流電圧発生回路５が第３
基準電位決定手段を、直流再生回路４が基準電位設定手
段を、比較回路６が検出手段を、演算回路７が第１演算
手段を、加算器８が第１加算手段を、比較回路１０が第
２検出手段を、演算回路１１が第２演算手段を、加算器
１２が第２加算手段をそれぞれ構成する。
【００２１】
（１）請求項１および２の発明によれば、検出手段によ
って、同期信号が入力された時点におけるＡ／Ｄ変換器
の信号入力端子の印加電位と、上限基準電位または下限
基準電位との電位差を算出し、電位差の変化分を第１電
位差変化分として検出し、補償手段によって、第１電位
差変化分に基づいて、第３基準電位決定手段の決定する
基準電位を補償するようにしたので、基準電位設定手段
の出力電位が温度ドリフトなどにより変動しても変動分
が補償され、Ａ／Ｄ変換器の量子化出力が安定する。 （２）請求項３および４の発明によれば、第２検出手段
によって、Ａ／Ｄ変換器に印加される上限基準電位と下
限基準電位との電位差の変化分を、第２電位差変化分と
して検出し、第２補償手段によって、第２電位差変化分
に基づいて、上限基準電位と下限基準電位とのどちらか
一方を補償するようにしたので、第１基準電位決定手段
および第２基準電位決定手段の基準電位が温度ドリフト
などにより変動しても変動分が補償され、Ａ／Ｄ変換器
の量子化出力が安定する。 （３）請求項５の発明によれば、検出手段によって、同
期信号が入力された時点におけるＡ／Ｄ変換器の信号入
力端子の印加電位と、上限基準電位または下限基準電位
との電位差を算出し、電位差の変化分を第１電位差変化
分として検出し、補償手段によって、第１電位差変化分
に基づいて、第３基準電位決定手段の決定する基準電位
を補償するようにしたので、基準電位設定手段の出力電
位が温度ドリフトなどにより変動しても変動分が補償さ
れ、Ａ／Ｄ変換器の量子化出力が安定する。
って、同期信号が入力された時点におけるＡ／Ｄ変換器
の信号入力端子の印加電位と、上限基準電位または下限
基準電位との電位差を算出し、電位差の変化分を第１電
位差変化分として検出し、補償手段によって、第１電位
差変化分に基づいて、第３基準電位決定手段の決定する
基準電位を補償するようにしたので、基準電位設定手段
の出力電位が温度ドリフトなどにより変動しても変動分
が補償され、Ａ／Ｄ変換器の量子化出力が安定する。 （２）請求項３および４の発明によれば、第２検出手段
によって、Ａ／Ｄ変換器に印加される上限基準電位と下
限基準電位との電位差の変化分を、第２電位差変化分と
して検出し、第２補償手段によって、第２電位差変化分
に基づいて、上限基準電位と下限基準電位とのどちらか
一方を補償するようにしたので、第１基準電位決定手段
および第２基準電位決定手段の基準電位が温度ドリフト
などにより変動しても変動分が補償され、Ａ／Ｄ変換器
の量子化出力が安定する。 （３）請求項５の発明によれば、検出手段によって、同
期信号が入力された時点におけるＡ／Ｄ変換器の信号入
力端子の印加電位と、上限基準電位または下限基準電位
との電位差を算出し、電位差の変化分を第１電位差変化
分として検出し、補償手段によって、第１電位差変化分
に基づいて、第３基準電位決定手段の決定する基準電位
を補償するようにしたので、基準電位設定手段の出力電
位が温度ドリフトなどにより変動しても変動分が補償さ
れ、Ａ／Ｄ変換器の量子化出力が安定する。
【図１】クレーム対応図。
【図２】第１の実施例の構成を示すブロック図。
【図３】第２の実施例の構成を示すブロック図。
【図４】従来の映像信号のＡ／Ｄ変換回路を示すブロッ
ク図。
ク図。
【図５】ほぼ走査線１本分の映像信号例と水平同期信号
を示す。
を示す。
【図６】Ａ／Ｄ変換器の構成を示すブロック図。
１，１００ Ａ／Ｄ変換器 ２ 白ピーク基準電圧発生回路 ３ 黒ピーク基準電圧発生回路 ４，１０４ 直流再生回路 ５ 直流電圧発生回路 ６，１０，１０５ 比較回路 ７，１１ 演算回路 ８，１２ 加算器 ２１ 比較器 ２２ エンコーダー ２３ ドライバー ２４ デジタル出力端子 ＶIN１ 映像信号入力端子 ＶIN２ 直流再生同期信号入力端子 ＶIN３ Ａ／Ｄ変換入力端子 ＋ＲＥＦ，−ＲＥＦ 基準電圧入力端子 １０１ 第１の基準電圧発生回路 １０２ 第２の基準電圧発生回路 １０３ 第３の基準電圧発生回路 １０６ 第１の演算回路 １０７ 第１の加算器 １０８ 検出回路 １０９ 第２の演算回路 １１０ 第２の加算器
Claims (5)
- 【請求項１】信号入力端子へ印加されたアナログ映像信
号をデジタル映像信号に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換される前記アナログ映像信
号の上限基準電位を決定する第１基準電位決定手段と、 前記Ａ／Ｄ変換器により変換される前記アナログ映像信
号の下限基準電位を決定する第２基準電位決定手段と、 基準電位を決定する第３基準電位決定手段と、 前記アナログ映像信号と同期信号とを入力し、前記同期
信号が入力された時点の前記アナログ映像信号の電位を
前記第３基準電位決定手段から出力される基準電位に固
定し、前記Ａ／Ｄ変換器の信号入力端子へ印加する基準
電位設定手段と、 前記同期信号が入力された時点における前記Ａ／Ｄ変換
器の信号入力端子の印加電位と、前記上限基準電位また
は前記下限基準電位との電位差を算出し、前記電位差の
変化分を第１電位差変化分として検出する検出手段と、 前記第１電位差変化分に基づいて、前記第３基準電位決
定手段の決定する基準電位を補償する補償手段とを有す
ることを特徴とする映像信号のＡ／Ｄ変換回路。 - 【請求項２】請求項１に記載の映像信号のＡ／Ｄ変換回
路において、 前記補償手段は、 前記第１電位差変化分に所定の演算を施す第１演算手段
と、 前記第１演算手段の演算結果を、前記第３基準電位決定
手段の決定する基準電位に加算する第１加算手段とを含
むことを特徴とする映像信号のＡ／Ｄ変換回路。 - 【請求項３】請求項１に記載の映像信号のＡ／Ｄ変換回
路において、 前記Ａ／Ｄ変換器に印加される前記上限基準電位と前記
下限基準電位との電位差の変化分を、第２電位差変化分
として検出する第２検出手段と、 前記第２電位差変化分に基づいて、前記上限基準電位と
前記下限基準電位とのどちらか一方を補償する第２補償
手段とを更に有することを特徴とする映像信号のＡ／Ｄ
変換回路。 - 【請求項４】請求項３に記載の映像信号のＡ／Ｄ変換回
路において、 前記第２補償手段は、 前記第２電位差変化分に所定の演算を施す第２演算手段
と、 前記第２演算手段の演算結果を、前記上限基準電位また
は前記下限基準電位に加算する第２加算手段とを含むこ
とを特徴とする映像信号のＡ／Ｄ変換回路。 - 【請求項５】信号入力端子へ印加されたアナログ映像信
号をデジタル映像信号に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換される前記アナログ映像信
号の上限基準電位を決定する第１基準電位決定手段と、 前記Ａ／Ｄ変換器により変換される前記アナログ映像信
号の下限基準電位を決定する第２基準電位決定手段と、 基準電位を決定する第３基準電位決定手段と、 前記アナログ映像信号と同期信号とを入力し、前記同期
信号が入力された時点の前記アナログ映像信号の電位を
前記第３基準電位決定手段から出力される基準電位に固
定し、前記Ａ／Ｄ変換器の信号入力端子へ印加する基準
電位設定手段と、 前記同期信号が入力された時点における前記Ａ／Ｄ変換
器の信号入力端子の印加電位と、前記上限基準電位また
は前記下限基準電位との電位差を算出し、前記電位差の
変化分を第１電位差変化分として検出する検出手段と、 前記第１電位差変化分に基づいて、前記第３基準電位決
定手段の決定する基準電位を補償する補償手段とを有す
ることを特徴とするカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10948693A JP3259199B2 (ja) | 1993-05-11 | 1993-05-11 | 映像信号のａ／ｄ変換回路およびカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10948693A JP3259199B2 (ja) | 1993-05-11 | 1993-05-11 | 映像信号のａ／ｄ変換回路およびカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326607A JPH06326607A (ja) | 1994-11-25 |
| JP3259199B2 true JP3259199B2 (ja) | 2002-02-25 |
Family
ID=14511471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10948693A Expired - Fee Related JP3259199B2 (ja) | 1993-05-11 | 1993-05-11 | 映像信号のａ／ｄ変換回路およびカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259199B2 (ja) |
-
1993
- 1993-05-11 JP JP10948693A patent/JP3259199B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326607A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5267053A (en) | Automatic reference control for image scanners | |
| CA1214281A (en) | Digital circuit for the level alignment of an analog signal | |
| US4817174A (en) | Image processing apparatus | |
| US4410876A (en) | D.C. Stabilized analog-to-digital converter | |
| US5408335A (en) | Image processing device for correcting an offset of an image signal | |
| JP3277984B2 (ja) | 映像信号処理装置 | |
| US6580465B1 (en) | Clamp voltage generating circuit and clamp level adjusting method | |
| US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
| US6195133B1 (en) | Digital automatic gain control (AGC) circuit | |
| JP3259199B2 (ja) | 映像信号のａ／ｄ変換回路およびカメラ | |
| JPH07193755A (ja) | デジタルクランプ回路 | |
| JP3305668B2 (ja) | 直流成分再生装置 | |
| US5243427A (en) | Contour correction apparatus and contour correction method | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| US5343245A (en) | Digital clamp circuit for clamping based on the level of an optical black period of a picture signal | |
| JP3113476B2 (ja) | ピーク値検出保持回路 | |
| JP2658237B2 (ja) | 画像読み取り装置 | |
| JPH0636555B2 (ja) | 画像ａ／ｄ変換回路 | |
| KR960012550B1 (ko) | 화상의 세이딩(Shading)보정 처리장치 | |
| KR100305178B1 (ko) | 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로 | |
| JPH0439828B2 (ja) | ||
| KR970060161A (ko) | 미세한 움직임 추정 방법 및 그 장치 | |
| KR20050050087A (ko) | 비트 축소 장치 | |
| KR950010999B1 (ko) | 영상신호의 휘도보정장치 | |
| JPS61137459A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |