CN103067675B - Cmos像素阵列校正系统 - Google Patents

Abstract

一种CMOS像素阵列校正系统，包括：像素阵列，其包括至少一行校准像素和多行待校正像素，每个校准像素根据一基准电压信号生成第一电压信号，每个待校正像素基于光电转换生成第二电压信号；至少一个模数转换单元，用于将第一电压信号、第二电压信号分别转化为第一数字信号和第二数字信号；电压生成单元，用于根据一基准数字信号向校准像素提供基准电压信号；行控制和驱动电路，用于生成一组时序信号，时序信号分别选通一行校准像素或一行待校正像素；数字校准单元，用于比较第一数字信号与基准数字信号的差值，以及根据差值对第二数字信号进行校正并输出。其使CMOS像素阵列各区域对光的敏感度接近、成像的均一性良好。

Description

CMOS像素阵列校正系统

技术领域

本发明涉及集成电路设计领域，更具体地说，涉及一种CMOS像素阵列校正系统。

背景技术

CMOS图像传感器与CCD图像传感器都是将光信号转换成电信号的半导体装置，CMOS图像传感器造价更低、功耗也更低，在现代生活中，CMOS图像传感器得到了大量的应用，如工业相机、民用相机、手机、监控摄像头等设备。

然而，通常CMOS像素阵列各区域成像不均一，或者说对光的敏感度有差异，这是不可忽略的问题。一方面，在相同的工艺条件下，因元器件所处的批次、位置不同，CMOS像素阵列各区域的成像情况会有差异；另一方面，各像素在光信号的激励下经由不同的电路路径输出图像信号，而经由不同的电路路径也会带来不同的信号量损失，即使每一像素都得到了相同量的光信号，不同的电路路径也会使各像素输出的电信号之间具有明显差异。

因此，业界期望获得一种CMOS像素阵列校正系统，其能一定程度上克服元器件差异及各像素经由不同的电路路径输出数字信号而带来的差异，使CMOS像素阵列各区域对光的敏感度接近、成像的均一性良好。

发明内容

本发明的一个目的在于提供一种CMOS像素阵列校正系统，其使CMOS像素阵列各区域对光的敏感度接近、成像的均一性良好。

为实现上述目的，本发明技术方案如下：

一种CMOS像素阵列校正系统，包括：像素阵列，其包括至少一行校准像素和多行待校正像素，校准像素和待校正像素以矩阵形式设置；校准像素根据一基准电压信号生成第一电压信号；待校正像素基于光电转换生成第二电压信号；至少一个模数转换单元，用于将校准像素输出的第一电压信号、待校正像素输出的第二电压信号分别转化为第一数字信号和第二数字信号；电压生成单元，用于向校准像素提供基准电压信号；行控制和驱动电路，用于生成一组时序信号，时序信号分别选通一行校准像素或一行待校正像素；数字校准单元，用于比较第一数字信号与基准数字信号的差值，以及根据差值对第二数字信号进行校正并输出。

优选地，模数转换单元为一斜坡电压式模数转换单元，其包括一斜坡电压输入端；电压生成单元还生成一斜坡电压以输入模数转换单元的斜坡电压输入端，以将校准像素输出的第一电压信号、待校正像素输出的第二电压信号分别转化为第一数字信号和第二数字信号。

优选地，行控制和驱动电路生成的时序信号在任一时序周期内仅选通一行校准像素或一行待校正像素。

优选地，模数转换单元为多个，并与校准像素一一对应，以并行地将多个第一电压信号转换为第一数字信号、或并行地将多个第二电压信号转换为第二数字信号。

优选地，数字校准单元包括多个加法器、多个减法器以及多个存储单元，加法器、减法器以及存储单元分别与模数转换单元一一对应，每个减法器计算与其对应的模数转换单元输出的第一数字信号与基准数字信号的差值，并将差值存入与该模数转换单元对应的存储单元中，与该模数转换单元对应的加法器从该存储单元读出差值，求取该模数转换单元输出的第二数字信号与差值之和并输出。

优选地，数字校准单元包括多个输出端，输出端并与模数转换单元一一对应，以并行输出多个经校正后的第二数字信号。

本发明提供的CMOS像素阵列校正系统，基于像素阵列中的校准像素给基准电压信号带来的损失，对像素阵列中的待校正像素输出的图像信号进行了校正，使CMOS像素阵列各区域对光的敏感度接近、成像的均一性良好。

本发明的另一目的在于提供一种对CMOS像素阵列的输出进行校正的方法，经校正后输出的图像更接近于成像时场景的原貌。

为实现上述目的，本发明又一技术方案如下：

一种对CMOS像素阵列的输出进行校正的方法，包括如下步骤：a)、选定像素阵列的一行像素为校准像素；b)、提供一基准数字信号并经DA转换为一基准电压信号，并向各校准像素施加基准电压信号；c)、测量各校准像素输出的第一电压信号，并将第一电压信号经AD转换为第一数字信号；d)、计算第一数字信号与基准数字信号的差值；e)、根据步骤d)中得到的差值，对第二数字信号进行校正，第二数字信号由像素阵列中的各待校正像素接受光信号而输出的第二电压信号经AD转换而得到。

附图说明

图1示出本发明第一实施例的CMOS像素阵列校正系统结构示意图；

图2示出本发明第二实施例的CMOS像素阵列校正系统结构示意图；

图3示出本发明第三实施例的对CMOS像素阵列的输出进行校正的方法的流程示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，根据本发明的任一实施例，CMOS像素阵列校正系统至少包括像素阵列、模数转换单元，像素阵列将摄入的光转换为电压信号，再经模数转换单元变为数字信号，形成数字图像输出。

如图1所示，本发明第一实施例的CMOS像素阵列校正系统包括像素阵列、行控制和驱动电路20、多个模数转换单元30、电压生成单元40、以及数字校准单元50。

其中，各构成部分的结构及功能描述如下：

像素阵列包括一行校准像素101和多行待校正像素102，每行的像素数目相等，从而均以矩阵形式设置。每个校准像素101有一电压信号输入端、一时序信号输入端以及一电压信号输出端，校准像素101可根据一基准电压信号生成第一电压信号，基准电压为每个像素接受相同量的一光信号后理论上应输出的电压。每个待校正像素102有一时序信号输入端以及一电压信号输出端，待校正像素102基于光电转换生成第二电压信号。

行控制和驱动电路20输出端分别与每个校准像素101、以及每个待校正像素102的时序信号输入端连接，其生成一组时序信号，该组时序信号分别选通一行校准像素101或一行待校正像素102，选通校准像素101时，校准像素101处于工作状态；选通一行待校正像素102时，该行待校正像素102处于工作状态，可进行光电转换。

模数转换单元30的个数与校准像素101的具体个数相同，即也与一行待校正像素102的具体个数相等，并且它们一一对应。每个模数转换单元30具有一电压信号输入端、以及一数字信号输出端，其将各校准像素101输出的第一电压信号、各待校正像素102输出的第二电压信号分别转化为第一数字信号和第二数字信号；以这种实施方式，AD转换可并行地进行。根据行控制和驱动电路20的分别选通，第一电压信号和第二电压信号不会同时施加于模数转换单元30的电压信号输入端，以防止相互干扰。模数转换单元30可采用现有技术中任一模数转换器。

电压生成单元40，其有一数字信号输入端、一电压信号输出端，其电压信号输出端与每个校准像素101的电压信号输入端连接，其数字信号输入端外接一基准数字信号，其将输入的基准数字信号转换为基准电压信号，并提供给各校准像素101，再经过各自的电路分别输出各校准像素101对应的第一电压信号。基准数字信号为像素阵列中每个像素接受相同量的一光信号后理论上应输出的数字信号，其代表了一种理想情况，基准电压信号由基准数字信号经DA转换而来。

数字校准单元50，其具有多个输入端和多个输出端，其输入端与模数转换单元30的数字信号输出端连接并一一对应，其输出端与输入端也一一对应。当其可对多个输入的信号同时进行校准时，其多个输出端也可并行地输出多个经校正后的信号。数字校准单元50比较第一数字信号与基准数字信号的差值，再根据上述差值对第二数字信号进行校正并最终输出。

根据该实施例，由于基准数字信号为像素阵列中每个像素接受相同量的一光信号后理论上应输出的数字信号，因而，第一电压信号与基准电压信号的差异表征了CMOS像素阵列及其他电路、部件给电压信号的传递带来的损失，第一数字信号与基准数字信号的差值则以数字量表征了这种信号传递的损失。因此，本发明中，数字校准单元50根据第一数字信号与基准数字信号的差值，对像素阵列中的各待校正像素102经AD转换后输出的第二数字信号进行了校正，从而使CMOS像素阵列各区域对光的敏感度接近、成像的均一性良好。

进一步地，行控制和驱动电路20生成的时序信号在任一时序周期内仅选通一行校准像素101或一行待校正像素102。

进一步地，数字校准单元50包括多个加法器、多个减法器以及多个存储单元。每个加法器、减法器以及存储单元分别与一个模数转换单元30一一对应；每个减法器计算与其对应的模数转换单元30输出的第一数字信号与基准数字信号的差值，并将该差值存入与该模数转换单元30对应的存储单元中，与该模数转换单元30对应的加法器从该存储单元读出差值，求取该模数转换单元30输出的第二数字信号与该差值之和并最终输出。从而，行控制和驱动电路20选通一行待校正像素102时，对该行待校正像素102经AD转换而输出的第二数字信号的校正可并行进行。

进一步地，数字校准单元50的输出端为多个，与模数转换单元30一一对应，以并行输出多个经校正后的第二数字信号。

进一步地，CMOS像素阵列生成彩色图像，像素阵列由多个红色像素、多个绿色像素以及多个蓝色像素构成。

如图2所示，本发明第二实施例的CMOS像素阵列校正系统包括像素阵列、行控制和驱动电路20、多个模数转换单元30、电压生成单元40、数字校准单元50和数字信号设定单元60。像素阵列也包括一行校准像素101和多行待校正像素102，每行的像素数目相等。

其中校准像素101、待校正像素102、行控制和驱动电路20以及数字校准单元50的结构与功能和本发明第一实施例中相同。

与本发明第一实施例中不同的是，模数转换单元30为一斜坡电压式模数转换单元，其还具有一斜坡电压输入端；电压生成单元40还生成一斜坡电压以输入模数转换单元的斜坡电压输入端，以将校准像素101输出的第一电压信号、待校正像素102输出的第二电压信号分别转化为第一数字信号和第二数字信号。

数字信号设定单元60用于设定基准数字信号，其向电压生成单元40输出一基准数字信号以供生成基准电压信号，其还与数字校准单元50连接，以供数字校准单元50计算第一数字信号和基准数字信号的差值。用户可通过数字信号设定单元60设定基准数字信号，基准数字信号为像素阵列中每个像素接受相同量的光信号后理论上输出的数字信号，第一数字信号与基准数字信号的差值以数字量表征了CMOS像素阵列及其他电路、部件给电压信号的传递带来的损失。

基于计算出的上述差值，该实施例对像素阵列中的各待校正像素102经AD转换后输出的第二数字信号进行了校正，从而使CMOS像素阵列各区域对光的敏感度接近、成像的均一性良好。

进一步地，行控制和驱动电路20生成的时序信号在任一时序周期内仅选通一行校准像素101或一行待校正像素102。

进一步地，数字校准单元50包括多个加法器、多个减法器以及多个存储单元。每个加法器、减法器以及存储单元分别与一个模数转换单元30一一对应；每个减法器计算与其对应的模数转换单元30输出的第一数字信号与基准数字信号的差值，并将该差值存入与该模数转换单元30对应的存储单元中，与该模数转换单元30对应的加法器从该存储单元读出差值，求取该模数转换单元30输出的第二数字信号与该差值之和并最终输出。根据行控制和驱动电路20发出的用于选通的时序信号，对第二数字信号的校正可并行进行。

进一步地，数字校准单元50的输出端为多个，与模数转换单元30一一对应，以并行输出多个经校正后的第二数字信号。

进一步地，CMOS像素阵列生成彩色图像，像素阵列由多个红色像素、多个绿色像素以及多个蓝色像素构成。

如图3所示，本发明第三实施例提供一种对CMOS像素阵列的输出进行校正的方法，包括如下步骤：

S10、选定CMOS像素阵列的一行像素为校准像素。

S11、提供一基准数字信号并经DA转换为一基准电压信号，并向各校准像素施加基准电压信号。

S12、测量各校准像素输出的第一电压信号，并将第一电压信号经AD转换为第一数字信号。

S13、计算第一数字信号与基准数字信号的差值。

S14、根据步骤S13中得到的差值，对第二数字信号进行校正，第二数字信号由像素阵列中的各待校正像素接受光信号而输出的第二电压信号经AD转换而得到。

该实施例根据第一数字信号与基准数字信号的差值，对像素阵列中的各待校正像素经AD转换后输出的第二数字信号进行了校正，从而CMOS像素阵列输出的图像更接近于成像时场景的原貌。

进一步地，步骤S14具体包括：

S141、选通一行待校正像素，根据步骤S13中得到的差值，对该行中各待校正像素对应的第二数字信号进行校正并输出；

S142、重复上述步骤S141，直至每行待校正像素对应的第二数字信号均已被校正并输出。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种CMOS像素阵列校正系统，包括：

像素阵列，其包括至少一行校准像素和多行待校正像素，所述校准像素和待校正像素以矩阵形式设置；所述校准像素根据一基准电压信号生成第一电压信号；所述待校正像素基于光电转换生成第二电压信号；

至少一个模数转换单元,用于将所述校准像素输出的第一电压信号、所述待校正像素输出的第二电压信号分别转化为第一数字信号和第二数字信号，所述模数转换单元的个数与校准像素的个数以及一行待校准像素的个数相同；

电压生成单元，用于向所述校准像素提供所述基准电压信号；

行控制和驱动电路，用于生成一组时序信号，所述时序信号分别选通一行所述校准像素或一行所述待校正像素；

数字校准单元，用于比较所述第一数字信号与基准数字信号的差值，以及根据所述差值对所述第二数字信号进行校正并输出。

2.如权利要求1所述的CMOS像素阵列校正系统，其特征在于，所述模数转换单元为一斜坡电压式模数转换单元，其包括一斜坡电压输入端；所述电压生成单元还生成一斜坡电压以输入所述模数转换单元的斜坡电压输入端，以将所述校准像素输出的第一电压信号、所述待校正像素输出的第二电压信号分别转化为所述第一数字信号和第二数字信号。

3.如权利要求1所述的CMOS像素阵列校正系统，其特征在于，所述行控制和驱动电路生成的所述时序信号在任一时序周期内仅选通一行所述校准像素或一行所述待校正像素。

4.如权利要求1所述的CMOS像素阵列校正系统，其特征在于，所述模数转换单元为多个，并与所述校准像素一一对应，以并行地将多个所述第一电压信号转换为所述第一数字信号、或并行地将多个所述第二电压信号转换为所述第二数字信号。

5.如权利要求4所述的CMOS像素阵列校正系统，其特征在于， 所述数字校准单元包括多个加法器、多个减法器以及多个存储单元，所述加法器、减法器以及存储单元分别与所述模数转换单元一一对应，每个所述减法器计算与其对应的所述模数转换单元输出的第一数字信号与所述基准数字信号的差值，并将所述差值存入与该模数转换单元对应的所述存储单元中，与该模数转换单元对应的所述加法器从该存储单元读出所述差值，求取该模数转换单元输出的第二数字信号与所述差值之和并输出。

6.如权利要求5所述的CMOS像素阵列校正系统，其特征在于，所述数字校准单元包括多个输出端，所述输出端与所述模数转换单元一一对应，以并行输出多个经校正后的所述第二数字信号。

7.如权利要求1至6中任一项所述的CMOS像素阵列校正系统，其特征在于，其还包括一数字信号设定单元，用于设定所述基准数字信号，并向所述电压生成单元输出所述基准数字信号。

8.如权利要求7所述的CMOS像素阵列校正系统，其特征在于，所述像素阵列用于生成彩色图像，所述像素阵列由多个红色像素、多个绿色像素以及多个蓝色像素构成。

9.一种对CMOS像素阵列的输出进行校正的方法，包括如下步骤：

a)、选定所述像素阵列的一行像素为校准像素；

b)、提供一基准数字信号并经DA转换为一基准电压信号，并向各所述校准像素施加所述基准电压信号；

c)、测量各所述校准像素输出的第一电压信号，并将所述第一电压信号经AD转换为第一数字信号；

d)、计算所述第一数字信号与所述基准数字信号的差值；

e)、根据步骤d)中得到的所述差值，对第二数字信号进行校正，所述第二数字信号由所述像素阵列中的各待校正像素接受光信号而输出的第二电压信号经AD转换而得到。

10.如权利要求9所述的方法，其特征在于，所述步骤e)具体包括：

选通一行所述待校正像素，根据步骤d)中得到的所述差值，对该行 各待校正像素对应的所述第二数字信号进行校正并输出；

重复上述步骤，直至每行所述待校正像素对应的所述第二数字信号均已被校正。