CN102347769A - 一种模数转换器的控制电路及其控制方法 - Google Patents

Abstract

本发明公开了一种模数转换器的控制电路及其控制方法，涉及数模混合集成电路设计领域，在光电信号积分阶段像素读出信号电平与第一参考电平相等时，模拟比较器翻转并触发计数器读出，计数器读出模拟比较器翻转时对应的信号，计数器输出信号被锁定输入寄存器中；寄存器对输出信号进行码制转换，输出高位信号；在采样阶段高位信号作为控制信号和数字选择器的输入端相连，数字选择器根据高位信号选择量化区间中的某一子区间作为子量化区间，数字选择器输出子区间电平；模数转换器的三输入端分别接像素读出信号电平、子区间电平中的高电平和低电平，模数转换器进行量化处理，输出低位信号；在同步信号的作用下，高位信号和低位信号被同步读出。

Description

一种模数转换器的控制电路及其控制方法

技术领域

本发明涉及数模混合集成电路设计领域，本发明特别适合应用在CMOS图像传感器列级或像素级信号处理电路中，特别涉及一种模数转换器的控制电路及其控制方法。

背景技术

模数转换器ADC可完成模拟和数字信号之间的转换，是连接模拟世界和数字世界之间的桥梁。ADC在CMOS图像传感器系统中完成将反映光强变化的模拟信号转换成为数字编码。CMOS图像传感器系统中的ADC通常有以下几种类型：芯片级ADC、列级ADC和像素级ADC。

芯片级ADC即整个芯片只有一个AD转换器，每个像素所产生的模拟输出都要依次顺序地经过这个ADC进行模数转换。在这种结构中，ADC的转换速度成为整个芯片处理速度的瓶颈，这就使得要想提高整个芯片的速度，就必须提高对ADC转换速度的要求，从而增加了对ADC的设计难度。所以这种ADC结构只适应于像素阵列比较小，对CMOS图像传感器速度要求不太高的应用场合。

列级ADC是指利用在芯片上数据传输可以并行的优势，图像传感器阵列中每列像素或几列像素共用一个AD转换器。这种列级ADC具有并行处理的很多优点，它对AD转换器速度要求不高。

像素级ADC是指CMOS图像传感器中每个像素或者每几个像素共用一个ADC，将ADC集成在像素单元内。这种ADC结构是基于尽早地把模拟信号转换为数字信号，从而获得高信噪比。这种结构是三种ADC结构中信噪比最高的，而且它功耗低，对ADC的速度要求也最低。但是它存在着自身无法克服的缺点，例如：造成像素的填充因子低、版图设计复杂以及对器件工作要求严格等。

发明人在实现本发明的过程中，发现现有技术中至少存在以下缺点和不足：

在图像传感器列级或像素级读出电路中，因像素尺寸和填充因子的限制，多选择结构简单的模数转换器结构，为进一步提高模数转换器的精度，需增加电路设计难度，同时增大模数转换器的面积，这将进一步降低像素的填充因子。

发明内容

为了简化电路设计、提高像素的填充因子，本发明提供了一种模数转换器的控制电路及其控制方法，详见下文描述：

一种模数转换器的控制电路，所述控制电路包括：光电信号积分阶段电路和采样阶段电路，其中，所述光电信号积分阶段电路包括：模拟比较器、计数器和寄存器；所述采样阶段电路包括：数字选择器和模数转换器，

在光电信号积分阶段，所述模拟比较器的两输入端分别接像素读出信号电平和第一参考电平，所述模拟比较器的使能端和所述计数器的使能端相连；所述模拟比较器的输出端和所述计数器的输入端相连，时钟信号作为所述计数器的另一输入端；当所述像素读出信号电平与所述第一参考电平相等时，所述模拟比较器翻转并触发所述计数器读出，所述计数器读出所述模拟比较器翻转时对应的信号，所述计数器输出信号被锁定输入所述寄存器中；所述寄存器对所述输出信号进行码制转换，输出高位信号；在采样阶段，所述高位信号作为控制信号和所述数字选择器的输入端相连，所述数字选择器根据所述高位信号选择量化区间中的某一子区间作为子量化区间，所述数字选择器输出子区间电平；所述模数转换器的三输入端分别接所述像素读出信号电平、子区间电平中的高电平和子区间电平中的低电平，所述模数转换器进行量化处理，输出低位信号；在同步信号的作用下，所述高位信号和所述低位信号被同步读出。

所述所述高位信号作为控制信号和所述数字选择器的输入端相连，所述数字选择器根据所述高位信号选择量化区间中的某一子区间作为子量化区间具体为：

根据所述高位信号的位数确定所述量化区间中的子区间个数；根据所述高位信号的信号值确定所述子区间电平中的高电平和所述子区间电平中的低电平。

所述模数转换器具体为单斜模数转换器。

一种模数转换器的控制方法，所述控制方法包括：光电信号积分阶段和采样阶段，

所述光电信号积分阶段：

像素读出信号电平在积分时间内线性减小，在积分时间内当所述像素读出信号电平与第一参考电平相等时，模拟比较器翻转并触发计数器读出，所述计数器读出所述模拟比较器翻转时对应的信号，所述计数器输出信号被锁定输入寄存器中，所述寄存器对所述输出信号进行码制转换，输出高位信号；积分结束后，TX信号置为低电平，像素传输门关闭，根据所述输出信号确定信号读取区间；根据像素输出信号随积分时间变化的曲线图确定像素饱和临界值，当所述输出信号小于所述像素饱和临界值时，像素饱和；

所述采样阶段：

数字选择器根据所述高位信号选择量化区间中的某一子区间作为子量化区间，输出子区间电平；模数转换器对所述像素读出信号电平、子区间电平中的高电平和子区间电平中的低电平进行细量化处理，获取低位信号；

在同步信号的作用下，同时输出所述高位信号和所述低位信号。

所述控制方法还包括：

在所述光电信号积分阶段通过所述像素输出信号随积分时间变化的曲线图和所述输出信号确定像素饱和深度。

本发明提供的技术方案的有益效果是：

本发明提供了一种模数转换器的控制电路及其控制方法，本发明有效利用像素积分时间，通过在像素积分阶段设置比较器，可判断信号是否饱和，为积分时间自适应调节，提供了参考；若信号未饱和，同步计数器的输出值可判断信号区间，同时计数器读出信号通过简单的数字信号处理，可作为模数转换结构的高位数据；本发明通过增加模拟比较器、数字计数器、寄存器和数字选择器，在没有增加现有ADC设计难度的前提下，实现了ADC分辨率的扩展；简化了电路设计、提高了像素的填充因子，满足了实际应用中的需要。

附图说明

图1为本发明提供的像素输出信号随积分时间变化的曲线图；

图2为本发明提供的光电信号积分阶段电路图；

图3为本发明提供的采样阶段电路图；

图4为本发明提供的像素结构示意图；

图5为本发明提供的光电信号积分阶段和采样阶段组合电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

为了简化电路设计、提高像素的填充因子，本发明实施例提供了一种模数转换器的控制电路及其控制方法，详见下文描述：

一种模数转换器的控制电路，参见图1、图2、图3和图5，该控制电路包括：光电信号积分阶段电路和采样阶段电路，其中，光电信号积分阶段电路包括：模拟比较器、计数器和寄存器；采样阶段电路包括：数字选择器和模数转换器ADC，

在光电信号积分阶段，模拟比较器的两输入端分别接像素读出信号电平Vin和第一参考电平Vref，模拟比较器的使能端ST和计数器的使能端相连；模拟比较器的输出端和计数器的输入端相连，时钟信号Clk作为计数器的另一输入端；当像素读出信号电平Vin与第一参考电平Vref相等时，模拟比较器翻转并触发计数器读出，计数器读出模拟比较器翻转时对应的信号，计数器输出信号被锁定输入寄存器中；寄存器对输出信号进行码制转换，输出高位信号D[n-1]-D[n-m-1]；在采样阶段，高位信号D[n-1]-D[n-m-1]作为控制信号和数字选择器的输入端相连，数字选择器根据高位信号选择量化区间中的某一子区间作为子量化区间，数字选择器输出子区间电平；模数转换器的三输入端分别接像素读出信号电平Vin、子区间电平中的高电平Vrefh’和子区间电平中的低电平Vrefl’；模数转换器ADC进行量化处理，输出低位信号D[n-m-2]-D[0]；在同步信号的作用下，高位信号D[n-1]-D[n-m-1]和低位信号D[n-m-2]-D[0]被同步读出。

其中，子区间电平为量化区间中某一子区间的值，参见图1，量化区间的取值区间为Vrefl～Vrefh，子区间电平的取值区间为Vrefl’-Vrefh’，Vrefl’-Vrefh’为Vrefl～Vrefh中的某一子区间。

其中，高位信号作为控制信号和数字选择器的输入端相连，数字选择器根据高位信号D[n-1]-D[n-m-1]选择量化区间中的某一子区间作为子量化区间具体为：

根据高位信号D[n-1]-D[n-m-1]的位数确定量化区间中的子区间个数，根据高位信号D[n-1]-D[n-m-1]的信号值确定子区间电平中的高电平Vrefh’和子区间电平中的低电平Vrefl’。

例如：高位信号为3位，则量化区间中的子区间个数为2³＝8个，假设Vrefl＝0，Vrefh＝1V，则子区间分别为：0V-0.125V、0.125V-0.25V、0.25V-0.375V、0.375V-0.5V、0.5V-0.625V、0.625V-0.75V、0.75V-0.875V和0.875V-1V。当高位信号的信号值为000时，选择子区间0V-0.125V，子区间电平中的高电平Vrefh’＝0.125V，子区间电平中的低电平Vrefl’＝0。

其中，高位信号中的最高位用于判断输出是否饱和，不作为输出信号。

一种模数转换器的控制方法，参见图1、图4和图5，该控制方法包括：光电信号积分阶段和采样阶段，详见下文描述：

光电信号积分阶段：

像素读出信号电平Vin在积分时间内线性减小，在积分时间内当像素读出信号电平Vin与第一参考电平Vref相等时，模拟比较器翻转并触发计数器读出，计数器读出模拟比较器翻转时对应的信号，计数器输出信号被锁定输入寄存器中，寄存器对输出信号进行量化转换，输出高位信号D[n-1]-D[n-m-1]；积分结束后，TX信号置为低电平，像素传输门M_T关闭，根据输出信号确定信号读取区间；根据像素输出信号随积分时间变化的曲线图确定像素饱和临界值，当输出信号小于像素饱和临界值时，像素饱和；

其中，第一参考电平Vref可设为读出信号电平区间内的某一个值，设为

假如计数器为4位，计数器最高位可判断像素是否饱和，若读出为0电平，则表明像素饱和；若读出为1，则表明像素未饱和；根据计数器低3位读出值判断信号区间。例如：若信号未饱和，计数器低3位读出为111，则信号读取区间为：

依次类推。

其中，该控制方法还包括：

在光电信号积分阶段，通过像素输出信号随积分时间变化的曲线图和输出信号确定像素饱和深度，例如：当积分曲线越陡，表明像素很快饱和。

采样阶段：

数字选择器根据高位信号D[n-1]-D[n-m-1]选择量化区间中的某一子区间作为子量化区间，输出子区间电平；模数转换器ADC对像素读出信号电平Vin、子区间电平中的高电平Vrefh’和子区间电平中的低电平Vrefl’进行细量化处理，获取低位信号D[n-m-2]-D[0]；

同时输出高位信号D[n-1]-D[n-m-1]和低位信号D[n-m-2]-D[0]。

其中，本发明实施例中的模数转换器根据实际应用中的需要选择适合像素级或列级集成的单斜模数转换器ADC结构。

综上所述，本发明实施例提供了一种模数转换器的控制电路及其控制方法，本发明实施例有效利用像素积分时间，通过在像素积分阶段设置比较器，可判断信号是否饱和，为积分时间自适应调节，提供了参考；若信号未饱和，同步计数器的输出值可判断信号区间，同时计数器读出信号通过简单的数字信号处理，可作为模数转换结构的高位数据；本发明实施例通过增加模拟比较器、数字计数器、寄存器和数字选择器，在没有增加现有ADC设计难度的前提下，实现了ADC分辨率的扩展；简化了电路设计、提高了像素的填充因子，满足了实际应用中的需要。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种模数转换器的控制电路，其特征在于，所述控制电路包括：光电信号积分阶段电路和采样阶段电路，其中，所述光电信号积分阶段电路包括：模拟比较器、计数器和寄存器；所述采样阶段电路包括：数字选择器和模数转换器，

在光电信号积分阶段，所述模拟比较器的两输入端分别接像素读出信号电平和第一参考电平，所述模拟比较器的使能端和所述计数器的使能端相连；所述模拟比较器的输出端和所述计数器的输入端相连，时钟信号作为所述计数器的另一输入端；当所述像素读出信号电平与所述第一参考电平相等时，所述模拟比较器翻转并触发所述计数器读出，所述计数器读出所述模拟比较器翻转时对应的信号，所述计数器输出信号被锁定输入所述寄存器中；所述寄存器对所述输出信号进行码制转换，输出高位信号；在采样阶段，所述高位信号作为控制信号和所述数字选择器的输入端相连，所述数字选择器根据所述高位信号选择量化区间中的某一子区间作为子量化区间，所述数字选择器输出子区间电平；所述模数转换器的三输入端分别接所述像素读出信号电平、子区间电平中的高电平和子区间电平中的低电平，所述模数转换器进行量化处理，输出低位信号；在同步信号的作用下，所述高位信号和所述低位信号被同步读出。

2.根据权利要求1所述的一种模数转换器的控制电路，其特征在于，所述所述高位信号作为控制信号和所述数字选择器的输入端相连，所述数字选择器根据所述高位信号选择量化区间中的某一子区间作为子量化区间具体为：

根据所述高位信号的位数确定所述量化区间中的子区间个数；根据所述高位信号的信号值确定所述子区间电平中的高电平和所述子区间电平中的低电平。

3.根据权利要求1所述的一种模数转换器的控制电路，其特征在于，所述模数转换器具体为单斜模数转换器。

4.一种模数转换器的控制方法，其特征在于，所述控制方法包括：光电信号积分阶段和采样阶段，

所述光电信号积分阶段：

像素读出信号电平在积分时间内线性减小，在积分时间内当所述像素读出信号电平与第一参考电平相等时，模拟比较器翻转并触发计数器读出，所述计数器读出所述模拟比较器翻转时对应的信号，所述计数器输出信号被锁定输入寄存器中，所述寄存器对所述输出信号进行码制转换，输出高位信号；积分结束后，TX信号置为低电平，像素传输门关闭，根据所述输出信号确定信号读取区间；根据像素输出信号随积分时间变化的曲线图确定像素饱和临界值，当所述输出信号小于所述像素饱和临界值时，像素饱和；

所述采样阶段：

数字选择器根据所述高位信号选择量化区间中的某一子区间作为子量化区间，输出子区间电平；模数转换器对所述像素读出信号电平、子区间电平中的高电平和子区间电平中的低电平进行细量化处理，获取低位信号；

在同步信号的作用下，同时输出所述高位信号和所述低位信号。

5.根据权利要求4所述的一种模数转换器的控制方法，其特征在于，所述控制方法还包括：

在所述光电信号积分阶段通过所述像素输出信号随积分时间变化的曲线图和所述输出信号确定像素饱和深度。

Images