CN112929028A

CN112929028A - 一种混合模数转换器系统

Info

Publication number: CN112929028A
Application number: CN202110100535.6A
Authority: CN
Inventors: 李加鹏; 李文昌; 鉴海防
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2021-01-25
Filing date: 2021-01-25
Publication date: 2021-06-08

Abstract

本发明公开了一种混合模数转换器系统，包括：第一转换电路，用于根据第一差分信号和第二差分信号的电压差值调整参考电压的大小，并输出第一转换结果；第二转换电路，与第一转换电路的输出端连接，用于将第一转换电路的残余差分信号转换为差分电压，并将差分电压和参考电压进行比较，输出第二转换结果；合并电路，分别与第一转换电路的输出端和第二转换电路的输出端连接，用于将第一转换结果和第二转换结果合并，输出数字转换结果。本发明通过合并电路将两种模数转换器电路混合，在具有较快的转换速率的同时，能够具有较高的转换精度，解决了现有的模数转换器存在的转换速率高，但转换精度低或转换精度高，转换速率低的问题。

Description

一种混合模数转换器系统

技术领域

本发明属于数模混合集成电路设计技术领域，尤其涉及一种混合模数转换器系统。

背景技术

模拟数字转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号，在数据处理中具有尤为关键的作用。

常用的模数转换器主要有SAR型ADC和∑-Δ型ADC，SAR型ADC的转换速率相对较快，但是转换精度不高；∑-Δ型ADC转换速率相对较慢，但是转换精度高。

但是，在实现本公开实施例的过程中，发明人发现相关技术中至少存在如下问题：现有的模数转换器无法实现在转换速率相对较快的情况下实现高转换精度。

发明内容

有鉴于此，本发明提供了一种混合模数转换器系统，能够用于解决上述技术问题。

在本发明实施方式的第一方面中，提供了一种混合模数转换器系统，包括：

第一转换电路，用于根据第一差分信号和第二差分信号的电压差值调整参考电压的大小，并输出第一转换结果；

第二转换电路，与上述第一转换电路的输出端连接，用于将上述第一转换电路的残余差分信号转换为差分电压，并将上述差分电压和上述参考电压进行比较，输出第二转换结果；

合并电路，分别与上述第一转换电路的输出端和上述第二转换电路的输出端连接，用于将上述第一转换结果和第二转换结果合并，输出数字转换结果。

在本发明的一个实施例中，上述第一转换电路包括：第一数模转换器、电阻电容网络、第一采样电路、第一比较器和逐次逼近寄存器；

上述第二转换电路包括：第二数模转换器、第二采样电路、积分器和第二比较器；

其中，上述第一转换电路的转换速率高于上述第二转换电路的转换速率，上述第二转换电路的转换精度高于上述第一转换电路的转换精度。

在本发明的另一个实施例中，上述第一采样电路的输入端连接有上述第一差分信号和上述第二差分信号，上述第一采样电路用于对上述第一差分信号和上述第二差分信号进行采样，并输出电压差值信号。

在本发明的又一个实施例中，上述第一比较器的正端与上述第一采样电路的输出端连接，负端与上述电阻电容网络连接，用于对上述电压差值信号和上述电阻电容网络输出的参考电压进行逐位比较，并输出第一转换结果。

在本发明的再一个实施例中，上述逐次逼近寄存器的输入端与上述第一比较器的输出端连接，用于存储上述第一转换结果。

在本发明的再一个实施例中，上述第一数模转换器的输入端与上述逐次逼近寄存器的输出端连接；上述电阻电容网络的输入端分别连接上述参考电压和上述第一数模转换器；其中，上述第一数模转换器用于根据上述逐次逼近寄存器存储的上述第一转换结果控制上述电阻电容网络调整上述参考电压。

在本发明的再一个实施例中，上述第二采样电路分别与上述第一采样电路连接和第二比较器连接，用于对上述第一采样电路产生的残余差分信号进行采样。

在本发明的再一个实施例中，上述积分器的输入端与上述第二采样电路连接，对上述残余差分信号或第二数模转换器的累加信号进行积分处理，输出积分信号。

在本发明的再一个实施例中，上述第二比较器的输入端与上述积分器连接，用于对上述积分信号和上述参考电压进行比较，输出上述第二转换结果。

在本发明的再一个实施例中，上述第二数模转换器的输入端与上述第二比较器连接，用于将上述第二转换结果进行累加控制，输出上述累加信号。

本发明通过合并电路将两种模数转换器电路混合，在具有较快的转换速率的同时，能够具有较高的转换精度，解决了现有的模数转换器存在的转换速率高，但转换精度低或转换精度高，转换速率低的问题。

附图说明

图1是本发明实施例提供的混合模数转换器系统的结构示意图。

附图标记说明：101、粗量化采样电路；102、第一比较器；103、逐次逼近寄存器；104、SAR DAC；105、电阻电容网络；106、细量化采样电路；107、采样电容阵列；108、积分器；109、第二比较器；110、∑-ΔDAC；111、合并电路；112、第一转换电路；113、第二转换电路。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

下面结合图1对本发明示例性实施方式的混合模数转换器系统进行描述。

图1示意性的示出了混合模数转换器系统的结构示意图。

如图1所示，本发明实施例提供的混合模数转换器系统包括：第一转换电路112、第二转换电路113和合并电路111。

本实施例中，第一转换电路112，用于根据第一差分信号和第二差分信号的电压差值调整参考电压的大小，并输出第一转换结果；

第二转换电路113，与第一转换电路的输出端连接，用于将第一转换电路的残余差分信号转换为差分电压，并将差分电压和参考电压进行比较，输出第二转换结果；

合并电路111，分别与第一转换电路112的输出端和第二转换电路113的输出端连接，用于将第一转换结果和第二转换结果合并，输出数字转换结果，其中，数字转换结果的高位为粗量化结果，低位为精细量化结果。

在本实施例中，第一转换电路112可以是逐次逼近寄存器型模数转换器(SARADC)，第二转换电路113可以是∑-Δ型模数转换器(∑-ΔADC)，本发明实施例的SAR ADC具有较快的转换效率，∑-ΔADC具有较高的转换精度。

在本实施例中，SAR ADC包括：第一数模转换器、电阻电容网络105、第一采样电路、第一比较器102和逐次逼近寄存器1033；∑-ΔADC包括：第二数模转换器、第二采样电路、积分器108和第二比较器109。本实施例中，第一数模转换器可以是SAR DAC104，第一采样电路可以是粗量化采样电路101，第二数模转换器可以是∑-ΔDAC110，第二采样电路可以是精细量化采样电路106。

在本实施例中，粗量化采样电路101的输入端连接有第一差分信号(VIN1)和第二差分信号(VIN2)，粗量化采样电路101用于对VIN1和VIN2进行采样，并输出电压差值信号。第一比较器102的正端与粗量化采样电路101的输出端连接，负端与电阻电容网络105连接，用于对电压差值信号和电阻电容网络105输出的参考电压进行逐位比较，并输出第一转换结果。逐次逼近寄存器1033的输入端与第一比较器102的输出端连接，用于存储第一转换结果。SAR DAC104的输入端与逐次逼近寄存器1033的输出端连接；电阻电容网络105的输入端分别连接参考电压(VREF)和SAR DAC104；其中，SAR DAC104用于根据逐次逼近寄存器1033存储的第一转换结果控制电阻电容网络105调整VREF。

根据本发明实施例，逐次逼近寄存器型模数转换器的转换速率相对较快，能够快速的完成将模拟信号转变为数字信号的转换工作。

在本实施例中，精细量化采样电路106分别与粗量化采样电路101连接和第二比较器109连接，用于对粗量化采样电路101产生的残余差分信号进行采样。积分器108的输入端与精细量化采样电路106连接，对残余差分信号或∑-ΔDAC110的累加信号进行积分处理，输出积分信号。第二比较器109的输入端与积分器108连接，用于对积分信号和VREF进行比较，输出第二转换结果。∑-ΔDAC110的输入端与第二比较器109连接，用于将第二转换结果进行累加控制，输出累加信号。

根据本发明实施例，通过∑-Δ型模数转换器能够得到高精度的转换结果。

根据本发明实施例，通过合并电路111将逐次逼近寄存器型模数转换器和∑-Δ型模数转换器混合，在具有较快的转换速率的同时，能够具有较高的转换精度，解决了现有的模数转换器存在的转换速率高，但转换精度低或转换精度高，转换速率低的问题。

在介绍完本发明实施例提供的混合模数转换器系统之后，下面结合本发明实施例提供的混合模数转换器系统的工作原理进行描述。

在本实施例中，混合模数转换器系统工作时，粗量化采样电路101对差分信号VIN1和VIN2进行采样，在共模电压VM的基础上将VIN1和VIN2的电压差值输入第一比较器102的正端，第一比较器102的负端为参考电压，进行逐次逼近比较时，从高位开始比较，当第一比较器102输出1时，SAR DAC104控制电阻电容网络105调整参考电压的大小，进行次高位的比较，次高位的比较结果再次调整参考电压大小进行下一位的比较，如此循环操作，最终差分电压与参考电压近似相等，第一比较器102输出的代码就是与输出差分电压对应的粗量化结果，由于该结果精度不高，因此将其存储到量化结果的高位。

通过细量化采样电路106内的采样电容阵列107的控制，上述粗量化结果后的残余差分信号通过电荷量的传递被细量化采样电路106采样，采样得到的电荷作用到采样电容网络送入积分器108得到差分电压并进行比较，比较结果为残余差分信号的高精度量化结果，该结果存储在量化结果的低位。

通过上述步骤，由合并电路111输出得到差分输入信号的高精度量化结果。

需要说明的是，上述具体实施例的混合模数转换器系统的各电路及时序控制为本发明实施方式的优选实施例，其他采用本发明实施例提供的混合模数转换器系统的结构均在本发明的保护范围之内。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种混合模数转换器系统，包括：

第二转换电路，与所述第一转换电路的输出端连接，用于将所述第一转换电路的残余差分信号转换为差分电压，并将所述差分电压和所述参考电压进行比较，输出第二转换结果；

合并电路，分别与所述第一转换电路的输出端和所述第二转换电路的输出端连接，用于将所述第一转换结果和第二转换结果合并，输出数字转换结果。

2.根据权利要求1所述的系统，其中，

所述第一转换电路包括：第一数模转换器、电阻电容网络、第一采样电路、第一比较器和逐次逼近寄存器；

所述第二转换电路包括：第二数模转换器、第二采样电路、积分器和第二比较器；

其中，所述第一转换电路的转换速率高于所述第二转换电路的转换速率，所述第二转换电路的转换精度高于所述第一转换电路的转换精度。

3.根据权利要求2所述的系统，其中，所述第一采样电路的输入端连接有所述第一差分信号和所述第二差分信号，所述第一采样电路用于对所述第一差分信号和所述第二差分信号进行采样，并输出电压差值信号。

4.根据权利要求3所述的系统，其中，所述第一比较器的正端与所述第一采样电路的输出端连接，负端与所述电阻电容网络连接，用于对所述电压差值信号和所述电阻电容网络输出的参考电压进行逐位比较，并输出第一转换结果。

5.根据权利要求4所述的系统，其中，所述逐次逼近寄存器的输入端与所述第一比较器的输出端连接，用于存储所述第一转换结果。

6.根据权利要求5所述的系统，其中，所述第一数模转换器的输入端与所述逐次逼近寄存器的输出端连接；所述电阻电容网络的输入端分别连接所述参考电压和所述第一数模转换器；其中，所述第一数模转换器用于根据所述逐次逼近寄存器存储的所述第一转换结果控制所述电阻电容网络调整所述参考电压。

7.根据权利要求2所述的系统，其中，所述第二采样电路分别与所述第一采样电路连接和第二比较器连接，用于对所述第一采样电路产生的残余差分信号进行采样。

8.根据权利要求7所述的系统，其中，所述积分器的输入端与所述第二采样电路连接，对所述残余差分信号或第二数模转换器的累加信号进行积分处理，输出积分信号。

9.根据权利要求8所述的系统，其中，所述第二比较器的输入端与所述积分器连接，用于对所述积分信号和所述参考电压进行比较，输出所述第二转换结果。

10.根据权利要求9所述的系统，其中，所述第二数模转换器的输入端与所述第二比较器连接，用于将所述第二转换结果进行累加控制，输出所述累加信号。