JP2006217469A - クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム - Google Patents

Abstract

【課題】 異常なペデスタルレベルが発生したときや遮光部に欠陥画素が存在している場合に、クランプ精度やクランプの引き込み動作に影響を与えないようにしたクランプ回路を提供する。
【解決手段】 クランプされる入力アナログ信号から補正信号であるＤ／Ａ変換器18の出力を減算する減算回路11の出力を、Ａ／Ｄ変換器12に接続し、Ａ／Ｄ変換器の出力をクランプ基準値たる第１の基準電圧13との誤差を検出する電位差検出器14に接続し、その出力信号を平均化回数が制御可能な平均化回路16に接続し、平均化回路の出力をＤ／Ａ変換器18に接続する。そして、平均化回路の平均化回数を、固体撮像素子のリセットノイズを除去するＣＤＳ19又はアナログ信号の利得を制御するＰＧＡ20の出力信号から異常なアナログ信号を検出する画素レベル検出部17の出力信号により制御するように構成する。
【選択図】 図 １

Description

この発明は、アナログ−デジタル変換（Ａ／Ｄ変換）におけるクランプ回路と、それを搭載したデジタルカメラシステムに関し、特にＣＣＤ等の固体撮像素子を用いたデジタルカメラ等の映像機器における撮像信号を、Ａ／Ｄ変換後にデジタルで設定された値にクランプされた信号となるようにするクランプ回路と、それを搭載したデジタルカメラシステムに関する。

近年、ＣＣＤ（Charge Coupled Device ）等の固体撮像素子を用いた映像機器では、アナログ映像信号をデジタル映像信号に変換して、メモリ等に記憶するデジタルカメラなどが開発されている。このような映像機器において取り扱われる映像信号は、デジタル信号処理回路に入力されるまでの過程で、例えば容量結合された増幅器を用いて映像信号を増幅するときに直流分が失われたり、直流成分そのものが変動するなどの場合は、暗い画面（黒レベル）と明るい画面とでペデスタルレベル（帰線消去時のレベル：基準電位）が異なる信号となり、本来画面に白として表示されるべき部分が灰色になり、あるいは、コントラストが変化した画面になる等の不都合が生じる。そのため、そのままでは、その撮像信号に各種の補正を施したり、デジタル信号処理を正確に施したりすることができない。このため、映像機器においては、デジタル信号処理前に、黒レベル、すなわちペデスタルレベルを固定させることが必要であり、固体撮像素子を用いたデジタルカメラでは、この黒レベル部分として、図６に示すような、固体撮像素子101 等の有効撮像領域103 の周辺部にある無効撮像領域102 の一部を遮光し、その遮光されたオプティカル・ブラック（ＯＢ）部104 を用いて、映像信号から誤差が少ない正確な直流成分を再生し、再生した直流成分を映像信号に重畳して、基準黒レベル、すなわちペデスタルレベルを強制的に固定させている。

このような再生処理を行う従来のフィードバッククランプ回路が、例えば特開平６−４６２８７号公報と特許第３２８９２９３号公報に開示されている。

図７は、従来例１として上記特開平６−４６２８７号公報に開示されているフィードバッククランプ回路を示すブロック図である。このフィードバッククランプ回路は、差動増幅器201 ，Ａ／Ｄ変換器202 ，第１のレジスタ203 ，減算回路204 ，加算回路205 ，第２のレジスタ206 ，Ｄ／Ａ変換器207 及びタイミング発生回路208 を有している。

差動増幅器201 は、入力されるアナログ映像信号に対し当該差動増幅器201 の反転入力側へ補正電位を入力してクランプする。Ａ／Ｄ変換器202 は、差動増幅器201 でクランプされたアナログ映像信号をデジタル信号に変換する。第１のレジスタ203 は、クランプされたデジタル映像信号に対し、タイミング発生回路208 から与えられるタイミングで光学的黒レベル（ペデスタルレベル）を保持する。減算回路204 は、第１のレジスタ203 に保持されたペデスタルレベルと、予め設定された規定のペデスタルレベルとの誤差を検出する。加算回路205 は、減算回路204 で検出された誤差電位と、前回算出された補正電位との加算を行って、補正電位を更新する。第２のレジスタ206 は、更新された補正電位をタイミング発生回路208 からのタイミングで保持する。Ｄ／Ａ変換器207 は、更新された新補正電位をアナログ信号に変換し、入力されるアナログ映像信号のクランプ電位として差動増幅器201 の反転入力部にフィードバックする。

次に、図７に示した上記従来のフィードバッククランプ回路の動作を図８のタイミングチャートを参照して説明する。図８は、図７に示した従来のフィードバッククランプ回路の動作を説明するための信号波形を示すタイミングチャートである。同図における横方向は時間軸、縦方向は信号線軸をそれぞれ示し、信号Ａは直流成分を失いペデスタルレベルに位置した映像信号、信号Ｂはクランプタイミング信号、信号Ｃはセット信号をそれぞれ示している。

まず、直流成分を持たないアナログ映像信号が差動増幅器201 に入力されると、差動増幅器201 では、この入力アナログ映像信号が、Ｄ／Ａ変換器207 から送られるレベル補正電位でクランプされて出力される。クランプされたアナログ映像信号は、Ａ／Ｄ変換器202 でデジタル信号に変換され、出力部（通常はデジタル信号処理部）と第１のレジスタ203 とに向かって、それぞれ出力される。

クランプされたデジタル映像信号が第１のレジスタ203 に入力されると、このデジタル映像信号のペデスタル（帰線消去）のタイミングに対応したクランプタイミング信号によって、入力されたデジタル映像信号のペデスタルレベルが抽出、保持されて出力される。クランプタイミング信号は、タイミング発生回路208 で発生されて第１のレジスタ203 と第２のレジスタ206 とにそれぞれ送られる信号（図８の信号Ｂ）である。

次いで、第１のレジスタ203 から出力されたペデスタルレベルが減算回路204 に入力されると、減算回路204 では、このペデスタルレベルから、予め設定された規定のペデスタルレベル（図７に示す設定値）が減算される。減算回路204 での減算結果は、入力されたデジタル映像信号のペデスタルレベルと規定のペデスタルレベルとの誤差データである。

更に、上記誤差データが加算回路205 に入力されると、加算回路205 はこの誤差データと、前回差動増幅器201 に与えた第２のレジスタ206 からの補正電位とを加算し、新たな補正電位として出力する。このとき、加算回路205 からの補正電位出力値がオーバフローした場合にはその最大値が、負の場合には零の値がそれぞれ出力される。

加算回路205 から出力された新たな補正電位は、第２のレジスタ206 に入力され、クランプタイミング信号（図８の信号Ｂ）よりも遅れ、且つ、水平ブランキング（帰線消去）期間中に一度のタイミングで発生するセット信号（図８の信号Ｃ）によって更新され、１水平期間中保持される。このセット信号がタイミング発生回路208 から第２のレジスタ206 に入力され、第２のレジスタ206 から出力される補正電位は、上記クランプタイミング信号が発生する度に更新される。第２のレジスタ206 から出力された新たな補正電位は、Ｄ／Ａ変換器207 によってアナログ信号に変換されて差動増幅器201 に入力される。これにより、直流成分を持たない入力アナログ映像信号は、新たな補正電位にクランプされ、直流成分を与えられることになる。

また、図９は、従来例２として特許第３２８９２９３号公報に開示されているフィードバッククランプ回路を示すブロック図である。このフィードバッククランプ回路の概要は、アナログ映像信号に含まれるペデスタルレベルをサンプルホールドする第１のサンプルホールド手段と、該第１のサンプルホールド手段で周期的に保持されたペデスタルレベルをアナログ映像信号から減算して、該アナログ映像信号をクランプする加算手段とを備え、上記第１のサンプルホールド手段により上記加算手段から出力されるアナログ映像信号に含まれるペデスタルレベルをサンプルホールドして、上記加算手段によりクランプするフィードバッククランプ回路において、上記加算手段に入力されるペデスタルレベルをサンプルホールドする第２のサンプルホールド手段と、上記第２のサンプルホールド手段で周期的に保持されたペデスタルレベルの異常を検出する検出手段と、該検出手段の出力に基づいて、ペデスタルレベルが異常なとき、上記第１のサンプルホールド手段のサンプルホールド動作が停止するように制御する制御手段とを設けたことを特徴としている。

次に、上記従来例２のフィードバッククランプ回路の構成と動作を図９及び図10を参照して詳細に説明する。この従来例２のフィードバッククランプ回路は、図９に示すように被写体からの光を撮像信号に変換する固体撮像素子（以下ＣＣＤという）311 と、該ＣＣＤ311 からのアナログ映像信号を所謂相関二重サンプリングするＣＤＳ回路312 と、該ＣＤＳ回路312 からのアナログ映像信号をクランプするクランプ回路330 とから構成される。そして、このクランプ回路330 は、被写体を撮影して得られるＣＣＤ311 からのアナログ映像信号をＣＤＳ回路312 で相関二重サンプリングした後、アナログ映像信号に離散的に、例えば水平走査期間（以下１ラインという）毎に含まれるペデスタルレベルを基準にして、アナログ映像信号をクランプするようになっている。

上記クランプ回路330 は、図９に示すように、ＣＤＳ回路312 からの撮像信号からペデスタルレベルを減算して、撮像信号をクランプする加算器331 と、該加算器331 の出力を増幅する増幅器332 と、該増幅器332 の出力を、端子314 を介して供給されるクランプパルスにより、所定周期でサンプルホールドする第１のサンプルホールド回路333 と、ＣＤＳ回路312 からのアナログ映像信号を、端子315 を介して供給されるクランプパルスよりも早い位相のサンプリングクロックでサンプルホールドする第２のサンプルホールド回路336 と、基準電圧を発生する基準電源334 と、上記第２のサンプルホールド回路336 でサンプルホールドされたペデスタルレベルと上記基準電源334 からの基準電圧を比較して、ペデスタルレベルの異常を検出する比較器335 と、該比較器335 の出力に基づいて、ペデスタルレベルが異常なとき、上記第１のサンプルホールド回路333 のサンプルホールド動作を停止するために、上記端子314 を介して供給されるクランプパルスをゲーティングするゲート回路337 とから構成されている。

ここで、上記第１のサンプルホールド回路333 は、同じく図９に示すように、上記増幅器332 からの撮像信号をサンプルホールドするためのスイッチ333a，コンデンサ333bと、該コンデンサ333bにサンプルホールドされたペデスタルレベルを積分する積分器333cとから構成されている。

更に、ここで、上記積分器333cは、同じく図９に示すように、差動増幅器333c１と、該差動増幅器333c１に負帰還をかけるコンデンサ333c２と、上記差動増幅器333c１の負入力端子とアース間に接続される抵抗333c３とから構成され、また、上記第２のサンプルホールド回路336 は、上記ＣＤＳ回路312 からの撮像信号をサンプルホールドするためのスイッチ336aと、コンデンサ336bとから構成されている。

そして、この第１のサンプルホールド回路333 は、例えば図６に示すＣＣＤ101 の遮光部104 からの撮像信号に相当するペデスタルレベルを、端子314 を介して供給されるクランプパルスに基づいてサンプルホールドすると共に、ペデスタルレベルが異常なときに、上記比較器335 からの制御信号により、第１のサンプルホールド回路333 に供給するクランプパルスが停止されるようになっている。

そして、この第２のサンプルホールド回路336 は、ＣＤＳ回路312 からのアナログ映像信号（図10の信号Ａ）を、端子315 を介して供給されるサンプリングクロック（図10の信号Ｂ）でサンプルホールドし、比較器335 は、コンデンサ336bに保持されたペデスタルレベルを、基準電源334 からの基準電圧と比較することにより、例えば図10の信号Ｃに示すように、ＣＣＤ101 （図６）の遮光部104 （図６）のアナログ映像信号に相当するペデスタルレベルが正常に得られる時刻ｔ１，ｔ３，ｔ４（図10の信号Ｂ）では、次のクランプパルスまでの期間、例えばローレベルとなる信号（図10の信号Ｃ）をゲート回路337 に供給する。一方、過大入射光により、この遮光部104 （図６）に電荷が流れ込み、正常なペデスタルレベルが得られない時刻ｔ２（図10の信号Ｂ）では、次のクランプパルスまでの期間（時刻ｔ２〜時刻ｔ３間）、ハイレベル（図10の信号Ｃ）となる信号をゲート回路337 に供給する。

ゲート回路337 は、比較器335 からの信号により端子314 を介して供給されるクランプパルスをゲーティングし、例えば図10の信号Ｄに示すように、比較器335 からの信号（信号Ｃ）がローレベルのときに、クランプパルスを第１のサンプルホールド回路333 に通過する（ゲーティングによりなくなった時刻ｔ２におけるクランプパルスを破線で示す）。第１のサンプルホールド回路333 は、増幅器332 からのアナログ映像信号を、このゲーティングされたクランプパルスでサンプルホールドする。この結果、ペデスタルレベルの異常が検出されると、第１のサンプルホールド回路333 のサンプルホールド動作が停止し、異常なペデスタルレベルを保持しないようにすることができ、異常なオプティカルブラックレベルに起因する画質の劣化を防止することができるようになっている。
特開平６−４６２８７号公報 特許第３２８９２９３号公報

しかしながら、従来例１の特開平６−４６２８７号公報に開示されているような図７に示すフィードバッククランプ回路の場合、過大な（大光量の）光がＣＣＤに入射すると、図６に示すように、ＣＣＤの受光部（光電変換部）103 が電荷のオーバーフローをおこし（オーバーフローをおこした受光部を右下がり斜線で示す）、遮光部104 にも電荷が蓄積されることになる。この結果、遮光部104 に相当するペデスタルレベルは異常な（誤った）ものとなり、その異常なペデスタルレベルによりフィードバッククランプが制御されるため、画質の劣化が生じ得る。

また、上述の異常なペデスタルレベルによる画質の劣化を防止するため、従来例２の特許第３２８９２９３号公報に開示されているような図９に示すフィードバッククランプ回路が提案されているが、異常なペデスタルレベルを保持しない（取り除く）ようにするためにサンプルホールド回路を用いている。

特許第３２８９２９３号公報に開示されているようなサンプルホールド回路を用いたフィードバッククランプ回路では、図11に示すようなサンプルホールドの入出力特性において、ホールドステップと言われるサンプルモードからホールドモードに切り替わる際に生じるサンプル及びホールド出力における電圧ステップ（サンプル時とホールド時の電圧差）や、ドループレートと言われるホールドモードにおいて、ホールド用コンデンサに充電された信号電荷が、漏れ電流やホールドコンデンサを介して時間の経過と共に微量ずつが放電されることにより生じるホールド時の出力電圧の変化や、更にフィードスルーと言われるホールドモードにおいて出力に現れるＡＣ入力波形（これは基本的にはオープン状態のスイッチを通して、入力とホールドコンデンサ間の浮遊容量のカプリングによって生じる）などにより、ホールドされているペデスタルレベルに誤差が発生する。これにより、クランプ精度が低下し、画質の劣化が生じ得る。

これに対しては、サンプルホールド回路の時定数を長くする（ホールドコンデンサの値を大きくする）などの方法があるが、この対策においても映像機器の電源を投入してから、クランプ制御（正常なペデスタルレベルに整定するまで）が行われ、良好な画質の画像を得られるまでに時間がかかるという問題点がある。

本発明は、従来のフィードバッククランプ回路における上記問題点を解消するためになされたもので、例えば、固体撮像素子に過大な光が入射し、この過大な入射光により異常なペデスタルレベルが発生したときや、遮光部の画素に欠陥画素（固体撮像素子の製造時に発生する）が存在している場合に、クランプ精度やクランプの引き込み動作に影響を与えることがないようにしたクランプ回路を提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、第１のアナログ信号から第２のアナログ信号を減算する減算回路と、該減算回路の減算結果をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器で変換されたデジタル信号と第１の基準電圧との電圧差を検出する電位差検出回路と、該電位差検出回路の検出結果をアナログ信号に変換し、前記第２のアナログ信号として出力するＤ／Ａ変換器と、前記Ａ／Ｄ変換器から前記Ｄ／Ａ変換器までの間に設けられ、前記デジタル信号を所定のパラメータで平均化して出力する平均化回路と、前記第１のアナログ信号を監視し、クランプ動作期間において規定のアナログ信号レベルとは異なるアナログ信号を検出したとき、前記パラメータを変更するよう制御するアナログ信号レベル検出部とを備えてクランプ回路を構成するものである。そして、この請求項１に係る発明の実施例には、図１に示した実施例１が対応している。

このように構成したクランプ回路においては、アナログ信号レベル検出部により、規定のアナログ信号レベル（例えば、ペデスタルレベル）とは異なるアナログ信号が検出されたとき、平均化回路により、その規定のアナログ信号レベルとは異なるアナログ信号に対応するデジタル信号が処理される期間、平均化のパラメータを変更することにより、クランプ精度やクランプの引き込み動作に対する影響を抑えることが可能となる。また、デジタル信号に変換された後に平均化処理回数を変更しているので、正常信号から異常信号に切り換えるときに発生する誤差レベルも抑えることが可能となる。

請求項２に係る発明は、第１のアナログ信号から第２のアナログ信号を減算する減算回路と、該減算回路の減算結果をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器で変換されたデジタル信号と第１の基準電圧との電圧差を検出する電位差検出回路と、該電位差検出回路の検出結果をアナログ信号に変換し、前記第２のアナログ信号として出力するＤ／Ａ変換器と、前記Ａ／Ｄ変換器から前記Ｄ／Ａ変換器までの間に設けられ、前記デジタル信号を平均化して出力する平均化回路と、前記平均化回路に入力されるデジタル信号を、前記電位差検出回路からの現出力デジタル信号と、この現出力デジタル信号に時間的に先行する出力デジタル信号との間で切り換える補正回路と、前記第１のアナログ信号を監視し、クランプ動作期間において規定のアナログ信号レベルとは異なるアナログ信号を検出したとき、前記補正回路からの出力を前記先行する出力デジタル信号に切り換えるように制御するアナログ信号レベル検出部とを備えてクランプ回路を構成するものである。そして、この請求項２に係る発明の実施例には、図２に示した実施例２が対応している。

このように構成したクランプ回路においては、アナログ信号レベル検出部により、規定のアナログ信号レベル（例えば、ペデスタルレベル）とは異なるアナログ信号が検出されたとき、平均化回路により、その規定のアナログ信号レベルとは異なるアナログ信号に対応するデジタル信号が処理される前段階において、その規定のアナログ信号レベルとは異なるアナログ信号に対応するデジタル信号が補正回路により除去されるので、クランプ精度やクランプの引き込み動作に対する影響を抑えることが可能となる。また、デジタル信号に変換された後に平均化処理回数を変更しているので、正常信号から異常信号に切り換えるときに発生する誤差レベルも抑えることが可能となる。

請求項３に係る発明は、請求項１又は２に係るクランプ回路において、前記アナログ信号レベル検出部による制御を一定時間遅延させる遅延回路を更に有することを特徴とするものである。そして、この請求項３に係る発明の実施例には、図３に示した実施例３が対応している。

このように構成したクランプ回路においては、規定のアナログ信号レベルとは異なるアナログ信号がアナログ信号レベル検出部により検出されたとき、遅延回路にて、画素レベル検出部による制御のタイミングを調整できるため、複雑な回路を用いることなくクランプ回路の設計を行うことができる。

請求項４に係る発明は、請求項１〜３のいずれか１項に係るクランプ回路において、前記アナログ信号レベル検出部は、前記電位差検出回路により検出された差電圧が所定電圧以内であるときに前記制御を実行することを特徴とするものである。そして、この請求項４に係る発明の実施例には、図４に示した実施例４が対応している。

このように構成したクランプ回路においては、アナログ信号レベル検出部による制御は、クランプ動作期間で、更にクランプが整定（クランプ電圧に対し、クランプ中の第１のアナログ信号に対応する電圧が所定の電圧以内となり安定した状況）下で実行されるので、クランプが安定していない過渡状態での異常画素の検出誤差による誤動作を防止でき、クランプ精度やクランプの引き込み動作に対する影響を抑えることが可能なクランプ回路とすることができる。

請求項５に係る発明は、映像信号をアナログ信号として出力する撮像素子と、前記アナログ信号を前記第１のアナログ信号とする請求項１〜４のいずれか１項に係るクランプ回路とを備えてデジタルカメラシステムを構成するものである。そして、この請求項５に係る発明の実施例には、図５に示した実施例が対応している。

このように構成したクランプ回路をデジタルカメラシステムに採用することにより、クランプ精度とクランプ引き込み動作が安定した画質良好なデジタルカメラシステムを構築することができる。

本発明に係るクランプ回路によれば、クランプされるアナログ信号に異常な信号電圧が生じてもクランプの基本動作を損なうことなく、安定性の良い直流成分の再生をすることが可能となる。また、このクランプ回路をデジタルカメラシステム等に搭載することにより、異常なペデスタルレベルが生じても、それに起因する画質の劣化を防止することが可能となる。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
以下、図面を用いて、本発明の実施例を説明する。図１は、本発明に係るクランプ回路の実施例１を示すブロック図である。図１において、11は、クランプさせるアナログ信号から、フィードバッククランプの補正信号であるＤ／Ａ変換器18の出力を減算する減算回路で、該減算回路11の出力は、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器12に接続され、Ａ／Ｄ変換器12の出力は、予め設定されたクランプ基準値たる第１の基準電圧13との誤差を検出する電位差検出回路14に接続され、その電位差検出回路14の出力信号は、平均化回数が制御可能な平均化回路16の入力に接続され、平均化回路の出力は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器18に接続されている。ここで、前記平均化回路16の平均化回数は、例えば固体撮像素子の出力から減算回路11の入力前に設けられている、例えば、固体撮像素子のリセットノイズを除去するＣＤＳ19又はアナログ信号の利得を調節するプログラムゲインアンプ（ＰＧＡ）20の出力信号から、異常なアナログ信号を検出する、アナログ信号レベル検出部たる画素レベル検出部17の出力信号によって制御されるように構成されている。なお、図１において、減算回路11，Ａ／Ｄ変換器12，第１の基準電圧13，電位差検出回路14，平均化回路16及びＤ／Ａ変換器18で、Ａ／Ｄ変換器クランプを構成しており、図示全体の構成で、アナログ前段信号処理回路を構成している。

次に、このように構成された実施例１に係るクランプ回路の動作について説明する。クランプ動作の初期においては、入力されるアナログ信号は直流成分が所望の値でクランプされていない。まず、アナログ信号は減算回路11に入力される。この減算回路11において入力されるアナログ信号は、Ｄ／Ａ変換器18から出力される補正電位によってクランプされて出力される。このクランプされたアナログ信号は、Ａ／Ｄ変換器12に入力されデジタル信号化されて出力する。

Ａ／Ｄ変換器12から出力されるデジタル信号の一方は、図に記述されないデジタル信号処理回路へ出力され、もう一方は、クランプ期間に電位差検出回路14に入力され、第１の基準電圧13のレベルと減算される。この電位差検出回路14の出力は、Ａ／Ｄ変換器12の出力信号のクランプ期間におけるレベルと第１の基準電圧１3 のレベルとの誤差データとなる。

次に、この誤差データは、ノイズを除去するための平均化回路16に入力されて、クランプ期間における誤差データの平均値を演算して平均化データとして出力し、その平均化データの出力は、Ｄ／Ａ変換器18に入力されアナログ信号化される。このＤ／Ａ変換器18の出力は、新たなクランプ補正信号として減算回路11に入力され、入力されたアナログ信号をこのクランプ補正電位で新たにクランプする。上記動作を繰り返すことにより、最終的にＡ／Ｄ変換されたデジタル信号は、第１の基準電位13の電位にクランプされる。

ここで、画素レベル検出部17が、固体撮像素子の出力から減算回路11の入力前に設けられているＣＤＳ19やＰＧＡ20の間のアナログ信号から異常なアナログ信号を検出した場合、該画素レベル検出部17は、Ａ／Ｄ変換器12によってデジタル信号に変換された当該異常アナログ信号が平均化回路16によってデジタル処理されるタイミングで、平均化回路16に対して、その平均化回数を増加させるように制御するためのパルス出力信号を出力する。

例えば、固体撮像素子（ＣＣＤ）の正常画素による電圧レベルの平均化回数を10回、異常画素による電圧レベルの平均化回数を1000回に切り換わるようにすれば、異常画素によるクランプへの影響が１／100 に軽減されることになる。また平均化回数の演算処理は、デジタル信号にて行っているので、切り換え時におけるデータの変動要因が理論上ないため安定したクランプ動作を得ることが出来る。なお、本実施例における平均化回路16は、電位差検出回路14の出力データを平均化しているが、クランプ回路におけるＡ／Ｄ変換器12の出力からＤ／Ａ変換器18の入力の間であれば、どの出力のデータを平均化するように構成してもよい。

（実施例２）
図２は、本発明に係るクランプ回路の実施例２を示すブロック図である。図２において、11は、クランプさせるアナログ信号から、フィードバッククランプの補正信号であるＤ／Ａ変換器18の出力を減算する減算回路で、該減算回路11の出力は、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器12に接続され、Ａ／Ｄ変換器12の出力は、予め設定されたクランプ基準値とする第１の基準電圧13との誤差を検出する電位差検出回路14に接続され、電位差検出回路14の出力は、異常なアナログ信号に相当するデジタル信号を、画素レベル検出部17の出力パルス信号の切り換わる前の電位差検出回路14の出力デジタル信号に置き換える補正回路21に接続され、補正回路21の出力は、平均化回路16に接続され、平均化回路16の出力は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器18に接続されている。ここで、補正回路21による置換処理は、例えば固体撮像素子の出力から減算回路11の入力前に設けられている、例えば、固体撮像素子のリセットノイズを除去するＣＤＳ19，又はアナログ信号の利得を調節するプログラムゲインアンプ（ＰＧＡ）20の出力信号から、異常なアナログ信号を検出する画素レベル検出部17の出力信号によって制御されるように構成されている。

次に、このように構成された実施例２に係るクランプ回路の動作について説明する。クランプ動作の初期においては、入力されるアナログ信号は直流成分が所望の値でクランプされていない。まず、アナログ信号は、減算回路11に入力される。この減算回路11において入力されるアナログ信号は、Ｄ／Ａ変換器18から出力される補正電位によってクランプされ出力される。

このクランプされたアナログ信号は、Ａ／Ｄ変換器12に入力されデジタル信号化されて出力する。Ａ／Ｄ変換器12から出力されるデジタル信号の一方は、図に記述されないデジタル信号処理回路へ出力され、もう一方は、クランプ期間に電位差検出回路14に入力され、第１の基準電圧13のレベルと減算される。この電位差検出回路14の出力は、Ａ／Ｄ変換器12の出力信号のクランプ期間におけるレベルと第１の基準電圧13のレベルとの誤差データとなる。

次に、この誤差データは、補正回路21に入力される。補正回路21の出力は、ノイズを除去するための平均化回路16に入力され、クランプ期間における誤差データの平均値が演算されて平均化データとして出力される。その平均化データの出力は、Ｄ／Ａ変換器18に入力され、アナログ信号化される。このＤ／Ａ変換器18の出力は、新たなクランプ補正信号として減算回路11に入力され、ＣＤＳ19又はＰＧＡ20から入力されるクランプ対象のアナログ信号は、このクランプ補正電位で新たにクランプされる。上記動作を繰り返すことにより、最終的にＡ／Ｄ変換されたデジタル信号は、第１の基準電位13の電位にクランプされる。

ここで、画素レベル検出部17が、固体撮像素子の出力から減算回路11の入力前に設けられているＣＤＳ19やＰＧＡ20の間のアナログ信号から異常なアナログ信号を検出した場合、該画素レベル検出部17は、Ａ／Ｄ変換器12によってデジタル信号に変換された当該異常アナログ信号が補正回路21によってデジタル処理されるタイミングで、補正回路21に対して、異常なデジタル信号時のデータを正常なデジタル信号時のデータに置き換えるように制御するためのパルス出力信号を出力する。

例えば、補正回路21によって、正常なデジタル信号はそのまま平均化回路16へ出力し、異常なデジタル信号が検出されている（画素レベル検出部17の出力パルスが出力されている）間は、異常画素によるデジタル信号データを直前の正常画素によるデジタルデータに置き換えて平均化回路16へ出力することによって、クランプへの影響がなくなる。また、データの置き換えは、デジタル信号にて行っているので、切り換え時におけるデータの変動要因が理論上ないため、安定したクランプ動作を得ることができる。

（実施例３）
図３は、本発明に係るクランプ回路の実施例３を示すブロック図である。この実施例に係るクランプ回路は、図１に示した実施例１において、更に、画素レベル検出部17の出力パルスを遅延させる遅延回路22を設けるように構成したものである。これにより、異常なアナログ信号を画素レベル検出部17により検出した場合、画素レベル検出部17が検出したタイミングから、クランプ中のデジタル信号の各演算処理により、信号遅延が発生した場合においても、その信号遅延時間を遅延回路22にて調整できるため、タイミングを合わせるための複雑な回路を用いることなく、本発明に係るクランプ回路の処理を実行することができる。なお、図２に示した実施例２においても、同様に、画素レベル検出部17の出力に遅延回路22を接続すれば、同様な効果が得られる。

（実施例４）
図４は、本発明に係るクランプ回路の実施例４を示すブロック図である。この実施例は、クランプ中のデジタル信号の電圧と、クランプ基準値たる第１の基準電圧との電位差が、所定の電圧以内となったときに、画素レベル検出部17の出力を有効とするように構成した点に特徴を有するものである。本実施例では、上記電位差を第２の基準電圧23と比較する差電圧検出回路24を設け、この差電圧検出回路24の比較結果に応じて、画素レベル検出部17の出力を制御するように構成している。

ここで、差電圧検出回路24には、電位差検出回路14の出力、すなわち、クランプ中のデジタル信号とクランプ基準値たる第１の基準電圧13との電位差と、第２の基準電圧23とが接続され、差電圧検出回路24は、電位差が、第２の基準電圧23以下となったとき、その旨の判定信号を出力するように構成されている。また、画素レベル検出部17は、パルスＳＨＰ，ＳＨＤによりアナログ信号を保持する第１のサンプルホールド（ＳＨ）17ａ及び第２のサンプルホールド（ＳＨ）17ｂと、第１のサンプルホールド（ＳＨ）17ａの出力を、パルスＳＨＤにより保持する第３のサンプルホールド（ＳＨ）17ｃと、第２のサンプルホールド17ｂの出力と第３のサンプルホールド17ｃの出力レベル差を検出するレベル差検出回路17ｄと、レベル差検出回路17ｄの出力と第３の基準電圧17ｅとを比較し、その比較結果を出力する第１の比較回路17ｆと、入力アナログ信号と第４の基準電圧17ｇとを比較し、その比較結果を出力する第２の比較回路17ｈと、差電圧検出回路24からの判定信号をゲート信号として、第１の比較回路17ｆの出力と第２の比較回路17ｈの出力とに応じた制御信号を、平均化回路16に出力するロジック回路17ｉとから構成されている。

次に、画素レベル検出部17の動作について説明する。なお、他の部分の動作に関しては、実施例１及び実施例２と同様であるので、その説明は省略する。まず始めに、アナログ信号が、パルスＳＨＰにより第１のサンプルホールド17ａで保持され、パルスＳＨＤにより第２のサンプルホールド17ｂに保持される。次に、第１のサンプルホールド17ａに保持されたアナログ信号は、パルスＳＨＤにより、第３のサンプルホールド17ｃに保持され、第２のサンプルホールド17ｂに保持されたアナログ信号とタイミングを合わせる。

ここでは、第２のサンプルホールド17ｂの出力と第３のサンプルホールド17ｃの出力は、隣接した画素のアナログ信号となっている。この第２のサンプルホールド17ｂの出力と第３のサンプルホールド17ｃの出力とは、レベル差検出回路17ｄに入力され、両出力の差電圧、つまり隣接画素の電圧差が出力される。この隣接画素の電圧差と第3 の基準電圧17e とのレベル差が第１の比較器17ｆにより演算され、第３の基準電圧17ｅより隣接画素の電圧差が大きい場合は、その画素は異常であるとして、パルス信号が第１の比較器17ｆより出力される。また、画素単体のレベルと第４の基準電圧17ｇとのレベル差が第２の比較器17ｈで演算され、第４の基準電圧17ｇより各画素単体のレベルが大きい場合には、その画素は異常であるとして、パルス信号が第２の比較器17ｈより出力される。

ここで、ロジック回路17ｉは、差電圧検出回路24から上述の判定信号が入力されている状態で、且つ、第１の比較器17ｆ，又は、第２の比較器17ｈからパルス信号が出力されている場合に、平均化回路16の平均化回数を増加させるための制御御信号を出力する。これにより、クランプの過渡状態で起こり得る、画素単体での異常なアナログ信号による誤判定を防止することが可能となる。

その結果として、クランプが安定していないようなクランプ制御における過渡状態（クランプ電圧に対し、クランプ中の電圧が所定の電圧以内となっていない状態）での異常アナログ信号の検出誤差を防止でき、クランプの動作に影響を与えないようなクランプ回路とすることができる。なお、本実施例では、ロジック回路17ｉからの制御信号は、平均化回路16を制御するものとしているが、図２に示した実施例２のように、補正回路21を制御するものとしてもよい。

（実施例５）
図５は、本発明に係るデジタルカメラシステムの実施例を示すブロック図である。この実施例は、実施例１から実施例４（図示例では実施例１）に示すクランプ回路を、デジタルカメラにおける映像信号の黒レベルクランプに用いたデジタルカメラシステムである。図５において、31はレンズ、32はＣＣＤ、33はＣＤＳやＰＧＡなどのアナログ信号処理回路である。デジタルカメラのような映像機器においては、黒レベル、すなわちペデスタルレベルを固定させる事が必要であり、ＣＣＤを用いたデジタルカメラでは、この黒レベル部分として、ＣＣＤの遮光された遮光部104 （図６）の画素を用いて、クランプ動作期間中に、映像信号から誤差が少ない正確な直流成分を再生し、再生した直流成分を映像信号に重畳して、基準黒レベル、すなわちペデスタルレベルを強制的に固定させている。

ここで、例えば、遮光部104 （黒レベル）に、図示しない閃光装置からの光が直接デジタルカメラに入射する等、過大な（大光量の）光がＣＣＤ 101に入射した場合、上述の図６に示すように、ＣＣＤの受光部（光電変換部）が電荷のオーバーフローを起こし（オーバーフローをおこした受光部を右下がり斜線で示す）、遮光部104 の一部にも電荷が蓄積されることになる。この結果、遮光部104 に相当するペデスタルレベルは異常な（誤った）ものとなるが、本発明に係るクランプ回路を用いることにより、異常なペデスタルレベルの影響はなくなるため、画質の劣化が生じないようにすることができる。

本発明に係るクランプ回路の実施例１を示すブロック図である。 本発明に係るクランプ回路の実施例２を示すブロック図である。 本発明に係るクランプ回路の実施例３を示すブロック図である。 本発明に係るクランプ回路の実施例４を示すブロック図である。 本発明に係るデジタルカメラシステムの実施例を示すブロック図である。 撮像素子の光学的黒レベル検出部の位置を示す図である。 従来のフィードバッククランプ回路の構成例を示すブロック図である。 図７に示した従来例のクランプの動作を示すタイミングチャートである。 従来のフィードバッククランプ回路の他の構成例を示すブロック図である。 図９に示した従来例のクランプの動作を示すタイミングチャートである。 図９に示した従来例におけるサンプルホールド回路の入出力特性を示す図である。

符号の説明

11 減算回路
12 Ａ／Ｄ変換器
13 第１の基準電圧
14 電位差検出回路
16 平均化回路
17 画素レベル検出部
18 Ｄ／Ａ変換器
20 プログラムゲインアンプ
21 補正回路
22 遅延回路
23 第２の基準電圧
24 差電圧検出回路
31 レンズ
32 ＣＣＤ
33 アナログ信号処理回路

Claims (5)

1. 第１のアナログ信号から第２のアナログ信号を減算する減算回路と、該減算回路の減算結果をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器で変換されたデジタル信号と第１の基準電圧との電圧差を検出する電位差検出回路と、該電位差検出回路の検出結果をアナログ信号に変換し、前記第２のアナログ信号として出力するＤ／Ａ変換器と、前記Ａ／Ｄ変換器から前記Ｄ／Ａ変換器までの間に設けられ、前記デジタル信号を所定のパラメータで平均化して出力する平均化回路と、前記第１のアナログ信号を監視し、クランプ動作期間において規定のアナログ信号レベルとは異なるアナログ信号を検出したとき、前記パラメータを変更するように制御するアナログ信号レベル検出部とを有するクランプ回路。
2. 第１のアナログ信号から第２のアナログ信号を減算する減算回路と、該減算回路の減算結果をデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器で変換されたデジタル信号と第１の基準電圧との電圧差を検出する電位差検出回路と、該電位差検出回路の検出結果をアナログ信号に変換し、前記第２のアナログ信号として出力するＤ／Ａ変換器と、前記Ａ／Ｄ変換器から前記Ｄ／Ａ変換器までの間に設けられ、前記デジタル信号を平均化して出力する平均化回路と、前記平均化回路に入力されるデジタル信号を、前記電位差検出回路からの現出力デジタル信号と、この現出力デジタル信号に時間的に先行する出力デジタル信号との間で切り換える補正回路と、前記第１のアナログ信号を監視し、クランプ動作期間において規定のアナログ信号レベルとは異なるアナログ信号を検出したとき、前記補正回路からの出力を前記先行する出力デジタル信号に切り換えるように制御するアナログ信号レベル検出部とを有するクランプ回路。
3. 前記アナログ信号レベル検出部による制御を一定時間遅延させる遅延回路を更に有することを特徴とする請求項１又は２に係るクランプ回路。
4. 前記アナログ信号レベル検出部は、前記電位差検出回路により検出された差電圧が所定電圧以内であるときに前記制御を実行することを特徴とする請求項１〜３のいずれか１項に係るクランプ回路。
5. 映像信号をアナログ信号として出力する撮像素子と、前記アナログ信号を前記第１のアナログ信号とする請求項１〜４のいずれか１項に係るクランプ回路とを有するデジタルカメラシステム。

Images