JP2001061105A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 ダイナミックレンジを拡大し、フリッカを抑
えた映像信号を出力する撮像装置を提供すること。 【解決手段】 撮像手段１１１により、１垂直走査期間
内に１／ｍ秒の電子シャッタスピード、例えば１／１０
０秒の電子シャッタスピードで撮像したＳlong信号と、
１／ｎ秒の電子シャッタスピードで撮像とＳshort 信号
を出力する。利得制御手段１１２は、Ｓlong信号とＳsh
ort 信号の補正値との比がｎ：ｍになるように補正ゲイ
ンを演算する。そして乗算器１０５でＳshort 信号に対
して補正ゲインを乗算し、Ｓshort'信号を生成する。信
号合成回路１０６はＳlong信号とＳshort'信号を合成
し、ダイナミックレンジを拡大し、且つフリッカを抑え
た映像信号Ｓmix を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリッカを抑え、
ダイナミックレンジの拡大可能な映像信号を出力する撮
像装置に関するものである。

【０００２】

【従来の技術】従来の撮像装置として、特開平８−２９
４０４５号公報に記載されたものが知られている。図１
３は同公報に記載された従来の撮像装置の全体構成を示
すブロック図である。この撮像装置は、光学系１３０
１、撮像部（ＣＣＤ）１３０２、増幅器１３０３、光量
検波部１３０４、制御部１３０５、シャッタスピード制
御部１３０６、操作部１３０７を含んで構成される。

【０００３】このような構成の撮像装置の動作について
説明する。まず、光学系１３０１を介して撮像光が撮像
部１３０２に入射される。この撮像部１３０２から撮像
信号が与えられると、増幅器１３０３は可変利得で撮像
信号を増幅して出力する。次に光量検波部１３０４は、
増幅器１３０３により増幅された撮像信号を検波するこ
とにより、撮像部１３０２が受光した撮像光の光量情報
を生成する。制御部１３０５はこの光量情報に基づい
て、撮像信号の出力レベルの変化を補正するように増幅
器１３０３の利得制御を行う。こうして撮像部１３０２
が受光した撮像光の周期的な光量変化分を補正すること
により、フリッカのない映像信号を出力する。

【０００４】また別の従来の撮像装置として、特開平９
−２４７５５０号公報に記載されたものが知られてい
る。図１４はこの撮像装置、即ちテレビジョンカメラの
構成を示すブロック図である。このテレビジョンカメラ
は、レンズ１４０１、撮像素子１４０２、ＣＤＳ回路１
４０３、ＡＧＣ回路１４０４、Ａ／Ｄ変換器１４０５、
デジタル信号処理回路１４０６、Ｄ／Ａ変換器１４０
７、ＡＭＰ１４０８、マイコン１４０９、同期回路１４
１０を含んで構成される。

【０００５】このような構成のテレビジョンカメラの動
作を説明する。まず、レンズ１４０１を介して撮像光が
撮像素子１４０２に入射される。撮像素子１４０２から
出力された撮像信号はＣＤＳ回路１４０３でサンプリン
グされ、ＡＧＣ回路１４０４で利得制御され、Ａ／Ｄ変
換器１４０５に入力される。利得制御された撮像信号は
Ａ／Ｄ変換器１４０５でアナログ／デジタル変換され、
デジタル信号処理回路１４０６に入力される。デジタル
信号処理回路１４０６は撮像信号に対してデジタル信号
処理を行い、Ｄ／Ａ変換器１４０７に出力する。Ｄ／Ａ
変換器１４０７はデジタル信号処理された映像信号をデ
ジタル／アナログ変換を行い、ＡＭＰ１４０８に与え
る。ＡＭＰ１４０８は映像信号を増幅して出力する。

【０００６】一方、マイコン１４０９はフリッカを検出
するために、デジタル信号処理回路１４０６から映像信
号を入力し、垂直走査期間毎に画像の平均輝度レベルを
３垂直走査期間連続して検出する。そして３垂直走査期
間の輝度レベルが、５０Ｈｚ駆動の蛍光灯により発生し
たフリッカによる輝度レベルパターンと一致するか比較
する。パターンが一致すれば、一致したフリッカパター
ン数をカウントする。そして所定時間のカウント数が設
定値を越えた場合、マイコン１４０９が同期回路１４１
０に対して制御信号を出力し、電子シャッタスピードを
１／６０秒から１／１００秒に徐々に変化するように制
御する。このようにフリッカの検出時には、１／１００
秒の電子シャッタで被写体を撮像することによって、フ
リッカを低減するようにしている。

【０００７】

【発明が解決しようとする課題】このような従来の撮像
装置においては、一般的には５０Ｈｚ駆動の蛍光灯のも
とで照明された被写体を撮像した際、映像信号に発生す
るフリッカを低減させることが要求されている。また、
従来から、撮像装置において輝度のダイナミックレンジ
を拡大することが要望されている。

【０００８】しかしながら、電子シャッタを１／１００
秒にしてフリッカ補正を行う上記の撮像装置において
は、１／１００秒以外の電子シャッタで被写体を撮像す
るとき、フリッカ補正ができなくなるという問題点があ
る。

【０００９】また、上記の撮像装置においては、被写体
の一部分がフリッカしている場合、利得制御でフリッカ
補正を行うと、フリッカ部分が充分に補正が行えないと
いう問題点と、フリッカが発生していない部分が過補正
となり、逆フリッカが発生するという問題点もある。

【００１０】また、高速電子シャッタで撮像したときの
フリッカパターンやフリッカレベルが、１／６０秒で撮
像した時に発生するフリッカパターンやフリッカレベル
と異なり、高速電子シャッタで撮像した場合、フリッカ
を検出でなくなるという問題点もある。

【００１１】また、上記の撮像装置は、一応フリッカを
補正する構成にはなっているが、被写体の明るさに対す
るダイナミックレンジを拡大できる構成になってない問
題点もある。

【００１２】本発明は、このような従来の問題点に鑑み
てなされたものであって、任意の高速電子シャッタスピ
ードで被写体を撮像したとき、映像信号のフリッカを低
減させると共に、高速電子シャッタと低速電子シャッタ
で被写体を撮像し、２つの電子シャッタスピードの映像
信号を合成することによって、ダイナミックレンジを拡
大した映像出力を得ることができる撮像装置を提供する
ことを目的とする。

【００１３】

【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明は、１垂直走査期間内に１／ｍ
秒の電子シャッタスピードで撮像したＳlong信号、及び
１／ｎ秒の電子シャッタスピードで撮像したＳshort 信
号を出力する撮像手段と、前記Ｓshort 信号をshort 補
正ゲインで補正した信号をＳshort'信号とするとき、前
記Ｓlong信号と前記Ｓshort'信号との比がｎ：ｍになる
ように前記short 補正ゲインを演算し、前記Ｓshort 信
号に前記short 補正ゲインを乗算し、乗算結果をフリッ
カが抑止された前記Ｓshort'信号して出力する利得制御
手段と、前記Ｓlong信号とＳshort'信号を合成すること
により、ダイナミックレンジが拡大された映像信号を出
力する信号合成回路と、を具備することを特徴とするも
のである。

【００１４】このような構成によれば、１／ｍ秒の電子
シャッタスピードとして、例えば１／１００秒で撮像し
た信号をＳlong信号とすることでフリッカを低減でき
る。またフリッカが低減されたＳlong信号とＳshort'信
号との比がｎ：ｍになるよう、Ｓshort 信号に対してＳ
short 補正ゲインを乗算することにより、フリッカ補正
を行うことができる。またＳlong信号とＳshort'信号と
を加算することにより、低輝度側では高感度になり、高
輝度側ではダイナミックレンジが拡大される。

【００１５】また請求項２の発明は、１垂直走査期間内
に１／ｍ秒の電子シャッタスピードで撮像したＳlong信
号、及び１／ｎ秒の電子シャッタスピードで撮像したＳ
short 信号を出力する撮像手段と、前記Ｓlong信号の１
垂直走査期間の積分値Σlongを算出する第１の積分回路
と、前記Ｓshort 信号の１垂直走査期間の積分値Σshor
t を算出する第２の積分回路と、前記Σlongと前記Σsh
ort のデータを用いて、前記Ｓshort 信号をshort 補正
ゲインで補正した信号をＳshort'信号とするとき、前記
Ｓlong信号とＳshort'信号との比がｎ：ｍになるように
前記Ｓshort 補正ゲインを演算し、所定時間遅延して前
記Ｓshort 補正ゲインを出力する制御手段と、前記Ｓsh
ort 信号に対して前記制御手段が生成したshort 補正ゲ
インを乗算し、乗算結果をフリッカが抑止された前記Ｓ
short'信号として出力する乗算器と、前記Ｓlong信号と
前記乗算器から出力されたＳshort'信号とを合成するこ
とにより、ダイナミックレンジが拡大された映像信号を
出力する信号合成回路と、を具備することを特徴とする
ものである。

【００１６】このような構成によれば、Ｓlong信号に対
しては、１／ｍ秒を例えば１／１００秒とし、この電子
シャッタスピードで撮像することでフリッカを低減でき
る。Ｓshort 信号に対しては、フリッカが低減されたＳ
long信号とＳshort'信号との信号レベルの比がｎ：ｍに
なるようにshort 補正ゲインを演算し、Ｓshort 信号に
short 補正ゲインを乗算することにより、Ｓshort 信号
のフリッカ補正を行うことができる。また、高輝度部を
再現するＳshort 信号と、低輝度部を再現するＳlong信
号とを信号合成回路で合成することにより、ダイナミッ
クレンジを拡大した映像を得ることができる。

【００１７】また請求項３の発明は、１垂直走査期間内
に１／ｍ秒の電子シャッタスピードで撮像したＳlong信
号、及び１／ｎ秒の電子シャッタスピードで撮像したＳ
short 信号を出力する撮像手段と、１垂直走査期間の画
面領域を複数のブロックＢｉ（ｉはブロック番号）に分
割し、各ブロックＢｉの前記Ｓlong信号を積分し、積分
値ＢｉΣlongを算出する第１のブロック分割積分回路
と、１垂直走査期間の画面領域の前記各ブロックＢｉの
前記Ｓshort 信号を積分し、積分値ＢｉΣshortを算出
する第２のブロック分割積分回路と、前記ＢｉΣlongと
前記ＢｉΣshortのデータを用いて、各ブロックＢｉで
前記Ｓshort 信号をＳshort 補正ゲインで補正した信号
をＳshort'信号とするとき、前記Ｓlong信号と前記Ｓsh
ort'信号との比がｎ：ｍになるように前記Ｓshort 補正
ゲインを前記ブロックＢｉ毎に演算し、所定時間遅延し
て前記Ｓshort 補正ゲインを出力する制御手段と、前記
ブロックＢｉ毎に前記Ｓshort 信号に対して前記制御手
段が生成したＳshort 補正ゲインを乗算し、乗算結果を
フリッカが抑止された前記Ｓshort'信号として出力する
ブロック乗算器と、前記Ｓlong信号と前記ブロック乗算
器から出力されたＳshort'信号とを合成することによ
り、ダイナミックレンジが拡大された映像信号を出力す
る信号合成回路と、を具備することを特徴とするもので
ある。

【００１８】このような構成によれば、Ｓlong信号に対
しては、１／ｍ秒を例えば１／１００秒とし、この電子
シャッタスピードで撮像することでフリッカを低減でき
る。Ｓshort 信号に対しては、フリッカが低減されたＳ
long信号とＳshort'信号との比がブロック毎にｎ：ｍに
なるようにＢｉshort 補正ゲインを演算し、Ｓshort信
号にＢｉshort 補正ゲインを乗算することにより、Ｓsh
ort 信号のフリッカ補正をブロック毎に行うことができ
る。従って、被写体の一部分がフリッカしている場合
に、フリッカ部分だけを補正することができる。また、
高輝度部を再現するＳshort 信号と、低輝度部を再現す
るＳlong信号とを信号合成回路で合成することにより、
ダイナミックレンジを拡大した映像を得ることができ
る。

【００１９】また請求項４の発明は、１垂直走査期間内
に１／ｍ秒の電子シャッタスピードで撮像したＳlong信
号、及び１／ｎ秒の電子シャッタスピードで撮像したＳ
short 信号を出力する撮像手段と、前記Ｓlong信号の１
垂直走査期間の積分値Σlongを算出する第１の積分回路
と、前記Ｓshort 信号の１垂直走査期間の積分値Σshor
t を算出する第２の積分回路と、前記Σlongから周期的
光量変化分を検出し、この周期的光量変化分による前記
Ｓlong信号のレベル変化を補正するため、前記Ｓlong信
号に乗算するlong補正ゲインを演算し、前記Ｓlong信号
をlong補正ゲインで補正した信号をＳlong’信号とし、
前記Ｓshort 信号をshort 補正ゲインで補正した信号を
Ｓshort'信号とするとき、かつ前記Σlongと前記Σshor
t のデータを用いて、前記Ｓlong’信号と前記Ｓshort'
信号との比がｎ：ｍになるように前記Ｓshort 補正ゲイ
ンを演算し、所定時間遅延して前記Ｓshort 補正ゲイン
を出力する制御手段と、前記Ｓlong信号に対して前記制
御手段が生成したlong補正ゲインを乗算し、乗算結果を
フリッカが抑止された前記Ｓlong’信号として出力する
第１の乗算器と、前記Ｓshort 信号に対して前記制御手
段が生成したshort補正ゲインを乗算し、乗算結果をフ
リッカが抑止された前記Ｓshort'信号として出力する第
２の乗算器と、前記第１の乗算器から出力された前記Ｓ
long’信号と前記第２の乗算器から出力されたＳshort'
信号とを合成することにより、ダイナミックレンジが拡
大された映像信号を出力する信号合成回路と、を具備す
ることを特徴とするものである。

【００２０】このような構成によれば、Ｓlong信号に対
しては、Σlongから周期的光量変化分を検出し、この周
期的光量変化分によるＳlong信号のレベルの変化を補正
するようにlong補正ゲインを乗算することで、Ｓlong信
号のフリッカを低減できる。Ｓshort 信号に対しては、
フリッカが低減されたＳlong’信号とＳshort'信号ｓの
比がｎ：ｍになるようにshort 補正ゲインを演算し、Ｓ
short 信号にshort 補正ゲインを乗算することにより、
Ｓshort 信号のフリッカ補正を行うことができる。ま
た、高輝度部を再現するＳshort 信号と、低輝度部を再
現するＳlong信号とを信号合成回路で合成することによ
り、ダイナミックレンジを拡大した映像を得ることがで
きる。

【００２１】また請求項５の発明は、１垂直走査期間内
に１／ｍ秒の電子シャッタスピードで撮像したＳlong信
号、及び１／ｎ秒の電子シャッタスピードで撮像したＳ
short 信号を出力する撮像手段と、１垂直走査期間の画
面領域を複数のブロックＢｉ（ｉはブロック番号）に分
割し、各ブロック毎の前記Ｓlong信号を積分し、積分値
ＢｉΣlongを算出する第１のブロック分割積分回路と、
１垂直走査期間の画面領域の前記各ブロックＢｉ毎の前
記Ｓshort 信号を積分し、積分値ＢｉΣshortを算出す
る第２のブロック分割積分回路と、前記ＢｉΣlongから
ブロックＢｉ毎の周期的光量変化分を検出し、この周期
的光量変化分によるＳlong信号のレベル変化をブロック
Ｂｉ毎に補正するように前記Ｓlong信号に乗算するＢｉ
long補正ゲインを演算し、前記Ｓlong信号をlong補正ゲ
インで補正した信号をＳlong’信号とし、前記Ｓshort
信号をshort 補正ゲインで補正した信号をＳshort'信号
とするとき、前記ＢｉΣlongと前記ＢｉΣshort のデー
タを用いて、前記Ｓlong’信号と前記Ｓshort'信号との
比がブロックＢｉ毎にｎ：ｍになるように前記Ｂｉshor
t 補正ゲインを演算し、所定時間遅延して前記Ｓshort
補正ゲインを出力する制御手段と、前記Ｓlong信号に対
して前記制御手段が生成したＢｉlong補正ゲインを乗算
し、乗算結果をフリッカが抑止された前記Ｓlong’信号
として出力する第１の乗算器と、前記Ｓshort 信号に対
して前記制御手段が生成したＢｉshort 補正ゲインを乗
算し、乗算結果をフリッカが抑止された前記Ｓshort'信
号として出力する第２の乗算器と、前記第１の乗算器か
ら出力された前記Ｓlong’信号と前記第２の乗算器から
出力されたＳshort'信号とを合成することにより、ダイ
ナミックレンジが拡大された映像信号を出力する信号合
成回路と、を具備することを特徴とするものである。

【００２２】このような構成によれば、Ｓlong信号に対
しては、ブロック毎にＢｉΣlongから周期的光量変化分
を検出し、この周期的光量変化分によるＳlong信号のレ
ベルの変化を補正するようにＢｉlong補正ゲインを乗算
することで、Ｓlong信号に対するブロック毎のフリッカ
を低減できる。Ｓshort 信号に対しては、フリッカが低
減されたＳlong’信号とＳshort'信号ｓの比がブロック
毎にｎ：ｍになるようにshort 補正ゲインを演算し、Ｓ
short 信号にＢｉshort 補正ゲインを乗算することによ
り、Ｓshort 信号のフリッカ補正を行うことができる。
また、被写体の一部分がフリッカしている場合、フリッ
カ部分だけを補正することができる。また、高輝度部を
再現するＳshort 信号と、低輝度部を再現するＳlong信
号とを信号合成回路で合成することにより、ダイナミッ
クレンジを拡大した映像を得ることができる。

【００２３】また請求項６の発明は、請求項１〜３のい
ずれか１項の撮像装置において、前記１／ｍ秒の電子シ
ャッタスピードを、１／１００秒にしたことを特徴とす
るものである。

【００２４】また請求項７の発明は、請求項２又は４の
撮像装置において、前記Ｓlong信号が基準値を越えた場
合は、前記第１及び第２の積分回路は、基準値を越えた
部分の前記Ｓlong信号及びこれと同じ部分の前記Ｓshor
t 信号を積分しないようにしたことを特徴とするもので
ある。

【００２５】更に請求項８の発明は、請求項３又は５の
撮像装置において、前記Ｓlong信号が基準値を越えた場
合は、前記第１及び第２のブロック分割積分回路は、基
準値を越えた部分の前記Ｓlong信号及びこれと同じ部分
の前記Ｓshort 信号を積分しないようにしたことを特徴
とするものである。

【００２６】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態１における撮像装置について、図１〜図６を参照し
ながら説明する。図１は実施の形態１による撮像装置の
全体構成を示すブロック図である。この撮像装置は、左
側破線部で示す撮像手段１１１、右側破線部で示す利得
制御手段１１２、信号合成回路１０６を含んで構成され
る。

【００２７】撮像手段１１１は、光学系１０１、撮像素
子１０２、ＡＳＰ・Ａ／Ｄ変換器１０３、同時化回路１
０４、撮像素子駆動回路１１０を含んで構成され、１垂
直走査期間内に１／ｍ秒の電子シャッタスピードで撮像
したＳlong信号と、１／ｎ秒の電子シャッタスピードで
撮像したＳshort 信号とを出力する機能を有している。

【００２８】撮像素子（ＣＣＤ) １０２は、光学系１０
１により形成された被写体の光学像が入射されると、光
電変換して画素信号を出力するものである。撮像素子１
０２の出力はＡＳＰ・Ａ／Ｄ変換器１０３に与えられ
る。ＡＳＰ・Ａ／Ｄ変換器１０３は、撮像素子１０２の
出力信号をサンプリングし、利得調整した後、アナログ
／デジタル変換して出力するものである。ＡＳＰ・Ａ／
Ｄ変換器１０３の出力は同時化回路１０４に与えられ
る。同時化回路１０４は蓄積タイミングと蓄積時間の異
なる画素信号をＳlong信号及びＳshort 信号として生成
し、Ｓlong信号及びＳshort 信号のタイミングを合わせ
て出力する回路である。撮像素子駆動回路１１０はマイ
コン１０９からの制御信号によって撮像素子１０２の駆
動を行うものである。

【００２９】信号合成回路１０６は、利得制御手段１１
２でＳshort 信号が補正されたＳshort'信号と、同時化
回路１０４から出力されたＳlong信号とを合成し、映像
信号Ｓmix を出力するものである。破線部で示す利得制
御手段１１２は、乗算器１０５、第１の積分回路１０
７、第２の積分回路１０８、マイクロコンピュータ（マ
イコン）１０９を含んで構成され、ΣlongとΣshort の
データを用いて、Ｓshort 信号をshort 補正ゲインで補
正した信号をＳshort'信号とするとき、Ｓlong信号とＳ
short'信号との比がｎ：ｍになるようにＳshort 補正ゲ
インを演算し、所定時間遅延して前記Ｓshort 補正ゲイ
ンを出力する機能を有している。

【００３０】同時化回路１０４から出力されたＳshort
信号は、乗算器１０５を介して信号合成回路１０６に与
えられると共に、第２の積分回路１０８にも与えられ
る。また、同時化回路１０４から出力されたＳlong信号
は第１の積分回路１０７に与えられると共に、信号合成
回路１０６に与えられる。第１の積分回路１０７はＳlo
ng信号を入力して１垂直走査期間の積分を行い、積分値
ΣＳlongを出力する回路である。第２の積分回路１０８
はＳshort 信号を入力して１垂直走査期間の積分を行
い、積分値Σshort を出力する回路である。積分値ΣＳ
longと積分値ΣＳshort は、制御手段としてのマイコン
１０９に入力される。

【００３１】マイコン１０９は、撮像素子駆動回路１１
０に対して制御信号を出力すると共に、第１の積分回路
１０７及び第２の積分回路１０８から与えられたΣＳlo
ngとΣＳshort から、Ｓlong信号と乗算器１０５から出
力されるＳshort'信号との信号レベルの比がｎ：ｍにな
るようにshort 補正ゲインを計算し、タイミングを合わ
せてshort 補正ゲインを乗算器１０５に与える制御手段
である。乗算器１０５はＳshort 信号に対してshort 補
正ゲインを乗算し、乗算結果をＳshort'信号として出力
する回路である。

【００３２】ここで同時化回路１０４について詳細に説
明する。同時化回路１０４は図２に示すように、セレク
タ３０１、第１のメモリ３０２、第２のメモリ３０３か
ら構成される。セレクタ３０１は図１のＡＳＰ・Ａ／Ｄ
変換器１０３から信号が入力されると、Ｓlong信号とＳ
short 信号とに分離する回路である。分離されたＳlong
信号は第１のメモリ３０２に保持され、Ｓshort 信号は
第２のメモリ３０３に保持される。

【００３３】同時化回路１０４の動作原理を図３のタイ
ミングチャートを用いて説明する。図３（ａ）に示す垂
直同期信号ＶＤは、垂直走査期間の周期が１／６０秒の
同期信号である。図３（ｂ）に示すように、撮像素子１
０２における電荷の蓄積タイミングは垂直同期信号と同
期している。Ｓlong信号の蓄積時間を１／ｍ秒とし、こ
こでは１／ｍ秒＝１／１００秒で信号電荷を蓄積する。
またＳshort 信号の蓄積時間を１／ｎ秒とし、ここでは
１／ｎ秒＝１／４００秒で信号電荷を蓄積する。図３
（ｃ）に示すように、Ｓlong信号とＳshort 信号の蓄積
終了時に読み出しパルスが発生する。図３（ｄ）に示す
ように、これらの読み出しパルスによって、Ｓlong信号
とＳshort 信号が撮像素子１０２から出力される。これ
らのＳlong信号とＳshort 信号とを含む信号は図１のＡ
ＳＰ・Ａ／Ｄ変換器１０３を経て同時化回路１０４に入
力される。同時化回路１０４では、入力信号からＳlong
信号とＳshort 信号をセレクタ３０１で分離する。Ｓlo
ng信号は図３（ｄ）に示すタイミングＡで撮像素子１０
２から同時化回路１０４に入力され、図３（ｅ）に示す
タイミングＣで同時化回路１０４から出力される。Ｓsh
ort 信号は図３（ｄ）に示すタイミングＢで撮像素子１
０２から同時化回路１０４に入力され、図３（ｆ）に示
すタイミングＤで同時化回路１０４から出力される。こ
のように同一のタイミングＣ，Ｄに合わせてＳlong信号
とＳshort 信号とが出力され、利得制御手段１１２に与
えられるようになっている。

【００３４】図２の第１のメモリ３０２は、Ｓlong信号
を図３に示したタイミングＡで書き込みを開始し、タイ
ミングＣで読み出しを開始する。また第２のメモリ３０
３は、Ｓshort 信号を図３で示したタイミングＢで書き
込みを開始し、タイミングＤで読み出しを開始する。こ
うして、Ｓlong信号とＳshort 信号のタイミングを合わ
せて出力するようになっている。

【００３５】図４は信号合成回路１０６のブロック図で
ある。信号合成回路１０６は加算器５０１を有し、Ｓlo
ng' 信号とＳshort 信号又はＳshort'信号とを加算し、
加算結果を映像信号Ｓmix として出力する回路である。

【００３６】以上のように構成された実施の形態１にお
ける撮像装置の動作について説明する。図１において、
光学系１０１により形成された被写体の光学像は撮像素
子(ＣＣＤ) １０２に入射され、光電変換される。例え
ば、１／ｍ秒の電子シャッタスピードとして１／１００
秒に設定し、１／ｎ秒の電子シャッタスピードとして１
／４００秒に設定したとする。撮像素子１０２では、１
垂直走査期間内に１／１００秒の電子シャッタスピード
で蓄積したＳlong信号と１／４００秒の電子シャッタス
ピードで蓄積したＳshort 信号とが出力される。

【００３７】撮像素子１０２の出力はＡＳＰ・Ａ／Ｄ変
換器１０３に入力され、サンプリング及び利得調整され
た後、アナログ／デジタル変換される。ＡＳＰ・Ａ／Ｄ
変換器１０３の出力が同時化回路１０４の入力される
と、Ｓlong信号とＳshort 信号とに分離され、タイミン
グを合わせて出力される。同時化回路１０４から出力さ
れたＳshort 信号は乗算器１０５でshort 補正ゲインと
乗算され、補正されたＳshort'信号が信号合成回路１０
６に入力される。信号合成回路１０６は、Ｓshort'信号
とＳlong信号とを加算し、輝度のダイナミックレンジが
拡大された映像信号Ｓmix を出力する。

【００３８】ここで図３と図２を用いて撮像素子１０２
の駆動動作と、同時化回路１０４の動作について具体的
に説明する。図３（ａ）に示す垂直同期信号ＶＤは、前
述したように垂直走査期間の周期、つまり１／６０秒の
周期の同期信号になっている。撮像素子１０２はこの垂
直同期信号に同期して駆動される。Ｓlong信号の電荷は
図３（ｂ）に示すように、垂直同期信号に同期して１／
１００秒の期間蓄積される。また、Ｓshort 信号は同様
に１／４００秒の期間蓄積される。次に図３（ｃ）に示
すように、Ｓlong信号とＳshort 信号の蓄積終了時に、
読み出しパルスが出力される。図３（ｄ）に示すよう
に、これらの読み出しパルスでＳlong信号とＳshort 信
号とが撮像素子１０２から出力される。これらのＳlong
信号とＳshort 信号とはＡＳＰ・Ａ／Ｄ変換器１０３を
経て同時化回路１０４に入力される。

【００３９】図２のセレクタ３０１は、入力信号をＳlo
ng信号とＳshort 信号とに分離する。分離されたＳlong
信号は第１のメモリ３０２に保持され、Ｓshort 信号は
第２のメモリ３０３に保持される。第１のメモリ３０２
は、図３（ｄ）に示すタイミングＡでＳlong信号の書き
込みを開始し、図３（ｅ）のタイミングＣで読み出しを
開始する。また第２のメモリ３０３は、Ｓshort 信号を
図３（ｄ）のタイミングＢで書き込みを開始し、図３
（ｆ）のタイミングＤで読み出しを開始する。こうする
と、Ｓlong信号とＳshort 信号の出力タイミングが一致
する。

【００４０】次に図１〜図５を用いてフリッカ補正の動
作について説明する。図５は本実施の形態による撮像装
置において、商用周波数が５０ＨｚのＡＣ電源の蛍光灯
によって被写体が照明された場合の、撮像素子１０２の
蓄積電荷の変化を示した模式図である。５０Ｈｚ駆動の
蛍光灯で照明された被写体を撮像して、１／１００秒の
電子シャッタスピードで１垂直走査期間毎に信号電荷を
蓄積すると、図５（ａ）に示すどの垂直走査期間も、図
５（ｂ），（ｃ）の斜線部に示すようにほぼ同じ蓄積電
荷になる。また、５０Ｈｚ駆動の蛍光灯で照明された被
写体を撮像して、１／４００秒の電子シャッタスピード
で１垂直走査期間毎に信号電荷を蓄積すると、図５
（ｄ）に示すように垂直走査期間毎の蓄積タイミングが
異なる。５０Ｈｚ駆動の蛍光灯の明滅周期は１／１００
秒であり、撮像素子１０２の駆動周期は１／６０秒であ
るので、図５（ａ），（ｂ）に示すように垂直同期信号
と蛍光灯の照度には一定周期のずれを生じる。１／１０
０秒と１／６０秒の最小公倍数は、１５／３００秒＝３
／６０秒となる。このため、図５（ｅ）で示す斜線部の
ように、蓄積電荷量が３垂直走査期間の周期で変動す
る。

【００４１】従って、５０Ｈｚ駆動の蛍光灯のもとで、
１／１００秒の電子シャッタスピードで撮像した場合、
垂直走査期間毎に１／１００秒間だけ電荷蓄積すると、
図５（ｃ）に示すようにどの垂直走査期間も同じ蓄積電
荷になるので、フリッカは発生しない。また、５０Ｈｚ
駆動の蛍光灯のもとで、１／４００秒の電子シャッタス
ピードで撮像した場合、垂直走査期間毎に１／４００秒
間だけ電荷蓄積すると、垂直走査期間毎の蓄積タイミン
グが異なるため、蓄積電荷量が３垂直走査期間の周期で
変動し、フリッカが発生する。

【００４２】同時化回路１０４から出力されたＳlong信
号が第１の積分回路１０７に入力されると、第１の積分
回路１０７はＳlong信号を１垂直走査期間に渡って積分
し、積分値ΣＳlongを出力する。同様に、同時化回路１
０４から出力されたＳshort信号が第２の積分回路１０
８に入力されると、第２の積分回路１０８はＳshort信
号を１垂直走査期間に渡って積分し、積分値ΣＳshort
を出力する。これらの積分値ΣＳlong及びΣＳshort は
マイコン１０９に入力される。

【００４３】マイコン１０９はΣＳlongとΣＳshort か
ら、Ｓlong信号と乗算器１０５の出力するＳshort'信号
との比がｎ：ｍ、即ち４００：１００になるようにshor
t 補正ゲインを計算し、所定時間遅延させてshort 補正
ゲインを乗算器１０５に出力する。このとき輝度フリッ
カは３垂直走査期間の周期で信号レベルが変動するの
で、ΣＳlongとΣＳshort を算出した垂直走査期間から
３垂直走査期間遅延させた時間を上記の所定遅延時間と
する。乗算器１０５はＳshort 信号に対してshort 補正
ゲインを乗算し、乗算結果としてＳshort'信号を出力す
る。

【００４４】Ｓlong信号は元来１／１００秒の電子シャ
ッタスピードで撮像された信号であるので、フリッカは
発生しない。フリッカがないＳlong信号とＳshort'信号
ｓの比が常に４００：１００になるように、Ｓshort 信
号に対してＳshort 補正ゲインを乗算して補正するの
で、１／４００秒の電子シャッタスピードで撮像して補
正したＳshort 信号’はフリッカがない映像信号とな
る。

【００４５】次に図４及び図６を用いて信号合成回路１
０６のダイナミックレンジを拡大する動作について説明
する。図６は信号合成回路１０６において、Ｓlong信号
とＳshort'信号と、これらが合成されたＳmix 信号の関
係を示す特性図である。図６において、Ａは電子シャッ
タスピードが１／１００秒時のＳlong信号の入射光量の
飽和点である。Ｂは実施の形態３及び４で説明するよう
に、電子シャッタスピードが１／７０秒の時のＳlong信
号の入射光量の飽和点である。そしてＶｓは飽和信号レ
ベルである。

【００４６】１／１００秒の電子シャッタスピードで被
写体を撮像し、short 補正ゲインの乗算によりフリッカ
が低減されたＳshort'信号と、フリッカ成分がないＳlo
ng信号とを図４の加算器５０１で加算することにより、
フリッカ成分がない映像信号Ｓmix を出力することがで
きる。図６において、Ｓlong信号は１／１００秒の電子
シャッタスピードで撮像した信号であるので、図６のＡ
より大きい入射光量があると、高輝度部で飽和すること
もあるが、低輝度部は階調を再現することができる。ま
た、Ｓshort 信号は１／４００秒の電子シャッタスピー
ドで撮像して信号であるので、Ｓlong信号に比べて４倍
の高輝度部、即ち図８の０〜４Ａまで階調を再現するこ
とができる。よって、Ｓlong信号とＳshort 信号を加算
器５０１で加算することで、低輝度から高輝度までの階
調を再現することができる。つまり、図６のＳmix 信号
の特性に示すように、輝度のダイナミックレンジを拡大
した映像信号を得ることができる。

【００４７】なお、Ｓlong信号が基準値を越えた場合、
例えば図６の飽和信号レベルＶｓを越えた場合は、Ｓlo
ng信号の積分値が小さくなってしまい、Ｓlong信号とＳ
short 信号の信号レベルの比を正確に４００：１００に
することができない。従ってＳlong信号が基準値を越え
た場合は、第１の積分回路１０７と第２の積分回路１０
８で、基準値を越えた部分のＳlong信号と同じ部分のＳ
short 信号とを共に積分しないようにすることにより、
４００：１００にする補正ゲインを正確に求めることが
できる。また、積分回路で正確な積分値を求めることが
できれば、基準値は飽和信号レベルＶｓに限定する必要
はない。

【００４８】なお、以上の動作説明において、１／ｍ秒
の電子シャッタスピードとして１／１００秒を設定し、
１／ｎ秒の電子シャッタスピードとして１／４００秒を
設定したが、他の組合せでもよい。電子シャッタスピー
ドの組合せを１／１００秒及び１／４００秒以外の値に
変更したいときは、マイコン１０９が撮像素子駆動回路
１１０に電子シャッタスピードを変更する制御信号を送
り、指示された電子シャッタスピードに従って撮像素子
１０２を駆動する。１／ｍ秒の電子シャッタスピードは
１／１００秒に近い値である必要があるが、１／ｎ秒の
電子シャッタスピードは１／４００秒以外の値でもよ
く、全く同様の動作でフリッカを低減することができ
る。

【００４９】なお、図１の破線部で示す撮像部１１１に
おいて、１つの撮像素子１０２からＳlong信号とＳshor
t 信号を読み出し、これらの信号を同時化回路１０４に
与え、Ｓlong信号とＳshort 信号をタイミングを合わせ
て出力するようにしたが、元来フリッカが生じないＳlo
ng信号を出力するものであれば、他の撮像素子又はセン
サを用いても同様の効果を得ることができる。

【００５０】（実施の形態２）次に本発明の実施の形態
２における撮像装置について、図２〜図９を参照しなが
ら説明する。図７は本実施の形態による撮像装置の全体
構成を示すブロック図である。尚、実施の形態１と同一
部分は同一の符号を付け、詳細な説明は省略する。この
撮像装置は、左側破線部で示す撮像手段１１１、右側破
線部で示す利得制御手段７１２、信号合成回路１０６を
含んで構成される。撮像手段１１１において、撮像素子
（ＣＣＤ) １０２は、光学系１０１により形成された被
写体の光学像が入射されると、光電変換して画素信号を
出力するものである。撮像素子１０２の出力はＡＳＰ・
Ａ／Ｄ変換器１０３に与えられる。ＡＳＰ・Ａ／Ｄ変換
器１０３は、撮像素子１０２の出力信号をサンプリング
し、利得調整した後、アナログ／デジタル変換して出力
するものである。ＡＳＰ・Ａ／Ｄ変換器１０３の出力は
同時化回路１０４に与えられる。同時化回路１０４は蓄
積タイミングと蓄積時間の異なる画素信号をＳlong信号
及びＳshort 信号として生成し、Ｓlong信号及びＳshor
t 信号のタイミングを合わせて出力する回路である。

【００５１】信号合成回路１０６は、利得制御手段７１
２でＳshort 信号が補正されたＳshort'信号と、同時化
回路１０４から出力されたＳlong信号とを合成し、映像
信号Ｓmix を出力するものである。利得制御手段７１２
は、ブロック乗算器５０５、第１のブロック分割積分回
路７０７、第２のブロック分割積分回路７０８、マイコ
ン７０９から構成される。同時化回路１０４から出力さ
れたＳlong信号は第１のブロック積分回路７０７と信号
合成回路１０６とに与えられ、Ｓshort 信号はブロック
乗算器７０５と第２のブロック積分回路７０８とに与え
られる。

【００５２】第１のブロック分割積分回路７０７はＳlo
ng信号を入力し、１垂直走査期間の画面領域を複数のブ
ロックに分割し、ブロックｉ（ｉはブロック番号を示
し、例えば０１，０２・・・４８の値をとる）毎に積分
値ＢｉΣlongを算出する回路である。同様に、第２のブ
ロック分割積分回路７０８はＳshort 信号を入力し、１
垂直走査期間の画面領域を複数のブロックに分割し、ブ
ロックｉ毎に積分値ＢｉΣshort を算出する回路であ
る。第１のブロック分割積分回路７０７から出力された
ＢｉΣlongと、第２のブロック分割積分回路７０８から
出力されたＢｉΣshort は、制御手段としてのマイコン
７０９に入力される。

【００５３】マイコン７０９は、撮像素子駆動回路１１
０に対して制御信号を出力すると共に、ＢｉΣlongとＢ
ｉΣshort とから、同時化回路１０４の出力であるＳlo
ng信号と、ブロック乗算器５０５の出力であるＳshort'
信号の比が、分割したブロックｉ毎にｎ：ｍになるよう
にＢｉshort 補正ゲインを計算し、ブロック乗算器７０
５へ出力する制御手段である。ブロック乗算器７０５は
タイミングを合わせてブロック毎にＳshort 信号に対し
てＢｉshort 補正ゲインを乗算し、乗算結果をＳshort'
信号として出力する回路である。

【００５４】図８は、本実施の形態において１垂直走査
期間の画面領域のブロック分割の方法を示した説明図で
ある。本図に示すように、１フレームの画面を水平方向
に８分割、垂直方向に６分割し、全画面領域をＢ０１，
Ｂ０２、・・Ｂｉ・・Ｂ４８のように４８のブロックに
分割している。また、斜線で示した領域はフリッカが発
生している領域（フリッカ領域）とする。

【００５５】図９は図７のブロック乗算器７０５の構成
をブロック乗算器９００として示したブロック図であ
る。このブロック乗算器９００は、４８個のブロックゲ
インレジスタ９０１，９０２，・・・９０３、セレクタ
９０４、乗算器９０５で構成される。ブロックゲインレ
ジスタ９０１（Ｂ１ＧＲ）は、マイコン７０９で演算さ
れたＢｉshort 補正ゲインのうち、Ｂ１short 補正ゲイ
ン（Ｂ１Ｇ）が入力されたとき、Ｂ１short 補正ゲイン
を一時保持するものである。同様に、ブロックゲインレ
ジスタ９０２（Ｂ２ＧＲ）は、マイコン７０９で演算さ
れたＢｉshort 補正ゲインのうち、Ｂ２short 補正ゲイ
ンが入力されたとき、Ｂ２short 補正ゲイン（Ｂ２Ｇ
Ｒ）を一時保持するものである。このようにして４８個
の補正ゲインＢ１Ｇ、Ｂ２Ｇ、・・・Ｂ４８Ｇが各レジ
スタに設定される。設定されたＢｉshort 補正ゲインは
セレクタ９０４よりＳshort 信号とタイミングをあわせ
て読み出され、乗算器９０５に与えられる。乗算器９０
５は各ブロックＢｉ毎に、Ｓshort 信号とＢｉshort 補
正ゲインとを乗算し、乗算結果をＳshort'信号として出
力する回路である。

【００５６】以上のように構成された実施の形態２にお
ける撮像装置の動作について、前述した図２、図３、図
５を用いて説明する。図７において、光学系１０１によ
り形成された被写体の光学像が撮像素子（ＣＣＤ) １０
２に入射されると、光電変換される。例えば、１／ｍ秒
の電子シャッタスピードとして１／１００秒を設定し、
１／ｎ秒の電子シャッタスピードとして１／４００秒を
設定した場合、撮像素子１０２は、１垂直走査期間内に
１／１００秒の電子シャッタスピードで蓄積したＳlong
信号と、１／４００秒の電子シャッタスピードで蓄積し
たＳshort 信号とを出力する。撮像素子１０２の出力が
ＡＳＰ・Ａ／Ｄ変換器１０３に入力されると、サンプリ
ングされ、更に利得調整されてアナログ／デジタル変換
される。同時化回路１０４は、ＡＳＰ・Ａ／Ｄ変換器１
０３から出力された信号から、Ｓlong信号とＳshort 信
号とを分離し、タイミングを合わせて出力する。同時化
回路１０４から出力されたＳshort 信号は、ブロック乗
算器７０５を経て信号合成回路１０６に与えられる。信
号合成回路１０６は、Ｓshort'信号とＳlong信号とを加
算し、輝度のダイナミックレンジが拡大された映像信号
Ｓmix を出力する。

【００５７】図２及び図３を用いて撮像素子１０２の駆
動動作と同時化回路１０４の動作について具体的に説明
する。図３（ａ）に示す垂直同期信号ＶＤは、１垂直走
査期間の周期、つまり１／６０秒の周期の同期信号にな
っている。撮像素子１０２はこの垂直同期信号に同期し
て駆動され、図３（ｂ）に示すように、Ｓlong信号の電
荷の蓄積タイミングは垂直同期信号に同期し、信号電荷
は１／１００秒の期間蓄積される。また、Ｓshort 信号
は１／４００秒の期間蓄積される。また図３（ｃ）に示
すように、Ｓlong信号とＳshort 信号の蓄積終了時に読
み出すパルスが発生する。図３（ｄ）に示すように、こ
れらの読み出しパルスでＳlong信号とＳshort 信号が撮
像素子１０２から出力される。これらのＳlong信号とＳ
short 信号とを含む画素信号はＡＳＰ・Ａ／Ｄ変換器１
０３を経て同時化回路１０４に入力される。

【００５８】図２に示す同時化回路１０４では、セレク
タ３０１よりＳlong信号とＳshort信号とに分離され
る。分離されたＳlong信号とＳshort 信号は夫々第１の
メモリ３０２と第２のメモリ３０３へ入力される。第１
のメモリ３０２は、Ｓlong信号を図３（ｄ）のタイミン
グＡで書き込みを開始し、図３（ｅ）のタイミングＣで
読み出しを開始する。また第２のメモリ３０３は、Ｓsh
ort 信号を図３のタイミングＢで書き込みを開始し、タ
イミングＤで読み出しを開始する。こうして同時化回路
１０４はＳlong信号とＳshort 信号とをタイミングを合
わせて出力する。

【００５９】次にフリッカ補正の動作について説明す
る。図５（ｂ）に示すように、５０Ｈｚ駆動の蛍光灯の
もとで、１／１００秒の電子シャッタスピードで被写体
を撮像した場合を考える。垂直走査期間毎に１／１００
秒間だけ電荷を蓄積すると、図５（ｃ）に示すようにど
の垂直走査期間も同じ蓄積電荷が得られるので、フリッ
カは発生しない。また、図５（ｄ）に示すように、５０
Ｈｚ駆動の蛍光灯のもとで、１／４００秒の電子シャッ
タスピードで被写体を撮像した場合を考える。垂直走査
期間毎に１／４００秒間だけ電荷を蓄積すると、垂直走
査期間毎の蓄積タイミングが異なるため、図５（ｄ）、
（ｅ）の斜線部で示すように、蓄積電荷量が３垂直走査
期間の周期で変動する。この３垂直走査期間の周期の変
動がフリッカになる。

【００６０】図７の同時化回路１０４から出力されたＳ
long信号とＳshort 信号は、夫々第１のブロック分割積
分回路７０７と第２のブロック分割積分回路７０８に与
えられる。第１のブロック分割積分回路７０７と第２の
ブロック分割積分回路７０８では、Ｓlong信号とＳshor
t 信号に対して夫々１垂直走査期間の画面領域を、図８
に示すような複数のブロックに分割し、各ブロックでの
積分を行う。

【００６１】図７のマイコン７０９はＢｉΣlongとＢｉ
Σshort に基づいて、Ｓlong信号とＳshort'信号の分割
ブロック毎の比が夫々ｎ：ｍ、即ち４００：１００にな
るようにＢｉshort 補正ゲインを計算し、計算結果を所
定時間遅延してブロック乗算器７０５に出力する。この
場合の輝度フリッカは、３垂直走査期間の周期で信号レ
ベルが変動するので、ＢｉΣlongとＢｉΣshort を算出
した垂直走査期間から３垂直走査期間遅延させた時間を
所定時間として、Ｂｉshort 補正ゲインを所定時間遅延
させてブロック乗算器７０５へ出力する。

【００６２】図９に示すブロック乗算器９００では、入
力されたＢｉshort 補正ゲインをブロック番号ｉ別にブ
ロックゲインレジスタ（Ｂ１ＧＲ）９０１、ブロックゲ
インレジスタ（Ｂ２ＧＲ）９０２・・・ブロックゲイン
レジスタ（Ｂ４８ＧＲ）９０３に保持する。そしてセレ
クタ回路９０４はタイミングを合わせてＢｉshort 補正
ゲインを読み出し、乗算器９０５に与える。乗算器９０
５はブロックＢｉ毎にＳshort 信号に対してＢｉshort
補正ゲインを乗算する。乗算器９０５の乗算結果は、補
正されたＳshort'信号として図７の信号合成回路１０６
に与えられる。

【００６３】信号合成回路１０６のダイナミックレンジ
を拡大する動作について説明する。図４に示す信号合成
回路１０６では、１／１００秒の電子シャッタスピード
で被写体を撮像し、short 補正ゲインを乗算することで
フリッカが低減されたＳshort'信号と、フリッカ成分が
ないＳlong信号とを加算器５０１で加算することによ
り、フリッカ成分がない映像信号Ｓmix を出力する。図
６において、Ｓlong信号は１／１００秒の電子シャッタ
スピードで撮像した信号であるので、図６のＡより大き
い入射光量があると、高輝度部で飽和することもある
が、低輝度部は階調を再現することができる。また、Ｓ
short 信号は１／４００秒の電子シャッタスピードで撮
像した信号であるので、Ｓlong信号に比べて４倍の高輝
度部まで階調を再現することができる。よって、Ｓlong
信号とＳshort 信号を加算器５０１で加算することで、
低輝度から高輝度まで階調を再現することができる。つ
まり、図６のＳmix 信号の特性に示すように、ダイナミ
ックレンジを拡大した映像信号を得ることができる。

【００６４】Ｓlong信号は１／１００秒の電子シャッタ
スピードで撮像した信号であるので、フリッカは発生し
ない。このようにフリッカがないＳlong信号との比が常
に４００：１００になるように、ブロック毎のＳshort
信号に対してＢｉＳshort 補正ゲインを乗算するので、
Ｓshort'信号にはフリッカが含まれなくなる。このとき
図８の斜線部で示すように、被写体の一部にフリッカが
発生している場合でも、ブロック毎にＳlong信号とＳsh
ort'信号の比が４００：１００になるようにフリッカ補
正を行うので、フリッカがない部分を過補正することな
く、フリッカ部分だけを最適に補正することができる。

【００６５】なお、Ｓlong信号が基準値を越えた場合、
例えば図６の飽和信号レベルＶｓを越えた場合は、Ｓlo
ng信号の積分値が小さくなってしまい、Ｓlong信号とＳ
short'信号の信号レベルの比を正確に４００：１００に
することができない。従ってＳlong信号が基準値を越え
た場合は、第１のブロック分割積分回路７０７と第２の
ブロック分割積分回路７０８で、基準値を越えた部分の
Ｓlong信号と同じ部分のＳshort 信号とを共に積分しな
いようにすることにより、４００：１００にする補正ゲ
インを正確に求めることができる。また、積分回路で正
確な積分値を求めることができれば、基準値は飽和信号
レベルＶｓに限定する必要はない。

【００６６】なお以上の動作説明として、１／ｍ秒の電
子シャッタスピードとして１／１００秒に設定し、１／
ｎ秒の電子シャッタスピードとして１／４００秒に設定
したが、電子シャッタスピードを１／１００又は１／４
００秒以外の値に変更したいときは、図７のマイコン７
０９が撮像素子駆動回路１１０に電子シャッタスピード
を変更する制御信号を送りることにより、指示された電
子シャッタスピードに従って撮像素子１０２を駆動する
ことができる。１／ｍ秒の電子シャッタスピードは１／
１００秒近くの設定である必要があるが、１／ｎ秒の電
子シャッタスピードは、１／４００秒以外であっても全
く同様の動作でフリッカを低減することができる。

【００６７】なお、以上の動作説明では、１垂直走査期
間の画面のブロック分割を水平８分割、垂直６分割とし
たが、部分フリッカ領域が分割ブロックに一致すれば、
水平８分割、垂直６分割のブロック分割以外であって
も、部分フリッカを低減することができる。

【００６８】また、以上の動作説明では、１つの撮像素
子１０２からＳlong信号とＳshort信号とを読み出し、
同時化回路１０４でＳlong信号とＳshort 信号をタイミ
ングを合わせて出力するものとした。しかし、フリッカ
がないＳlong信号を出力するものであれば、他の撮像素
子又はセンサを用いても同様の効果を得ることができ
る。

【００６９】（実施の形態３）本発明の実施の形態３に
おける撮像装置について、図３〜図６、図１０、図１１
を参照しながら説明する。図１０は実施の形態３による
撮像装置の全体構成を示すブロック図である。この撮像
装置は、左側破線部で示す撮像手段１１１、右側破線部
で示す利得制御手段１０１２、信号合成回路１０６を含
んで構成される。

【００７０】撮像手段１１１は、光学系１０１、撮像素
子１０２、ＡＳＰ・Ａ／Ｄ変換器１０３、同時化回路１
０４、撮像素子駆動回路１１０から構成され、１垂直走
査期間内に１／ｍ秒の電子シャッタスピードで撮像した
Ｓlong信号と、１／ｎ秒の電子シャッタスピードで撮像
したＳshort 信号とを出力する機能を有している。

【００７１】撮像素子（ＣＣＤ) １０２は、光学系１０
１により形成された被写体の光学像が入射されると、光
電変換して画素信号を出力するものである。撮像素子１
０２の出力はＡＳＰ・Ａ／Ｄ変換器１０３に与えられ
る。ＡＳＰ・Ａ／Ｄ変換器１０３は、撮像素子１０２の
出力信号をサンプリングし、利得調整した後、アナログ
／デジタル変換して出力するものである。ＡＳＰ・Ａ／
Ｄ変換器１０３の出力は同時化回路１０４に与えられ
る。同時化回路１０４は蓄積タイミングと蓄積時間の異
なる画素信号をＳlong信号及びＳshort 信号として生成
し、Ｓlong信号及びＳshort 信号のタイミングを合わせ
て出力する回路である。撮像素子駆動回路１１０はマイ
コン１０９からの制御信号によって撮像素子１０２の駆
動を行うものである。

【００７２】信号合成回路１０６は、破線部で示す利得
制御手段１０１２でＳshort 信号が補正されたＳshort'
信号と、Ｓlong信号が補正されたＳlong’信号とを合成
し、映像信号Ｓmix を出力するものである。利得制御手
段１０１２は、第１の乗算器１００１、第２の乗算器１
０５、第１の積分回路１０７、第２の積分回路１０８、
マイクロコンピュータ（マイコン）１００９から構成さ
れる。

【００７３】同時化回路１０４から出力されたＳshort
信号は、乗算器１０５を介して信号合成回路１０６に与
えられると共に、第２の積分回路１０８にも与えられ
る。また、同時化回路１０４から出力されたＳlong信号
は、乗算器１００１を介して信号合成回路１０６に与え
られると共に、第１の積分回路１０７にも与えられる。
第１の積分回路１０７はＳlong信号を入力して１垂直走
査期間の積分を行い、積分値ΣＳlongを出力する回路で
ある。第２の積分回路１０８はＳshort 信号を入力して
１垂直走査期間の積分を行い、積分値Σshort を出力す
る回路である。積分値ΣＳlongと積分値ΣＳshort は、
制御手段としてのマイコン１００９に入力される。

【００７４】マイコン１００９は、まずΣlongから周期
的光量変化分を検出し、この周期的光量変化分によるＳ
long信号のレベルの変化を補正するため、Ｓlong信号に
乗算するためのlong補正ゲインを計算し、タイミングを
合わせて第１の乗算器１００１へ出力すると共に、補正
後のＳlong信号であるＳlong’信号と、補正後のＳshor
t 信号であるＳshort'信号との比がｎ：ｍになるように
short 補正ゲインとを計算し、タイミングを合わせて第
２の乗算器１０５に出力する制御手段である。第１の乗
算器１００１はＳlong信号に対してlong補正ゲインを乗
算するものである。第２の乗算器１０５はＳshort 信号
に対してshort 補正ゲインを乗算するものである。

【００７５】このように構成された実施の形態３におけ
る撮像装置の動作について説明する。図１１は本実施の
形態の撮像装置において、５０Ｈｚ駆動の蛍光灯で被写
体を照明したとき、撮像素子１０２の蓄積電荷の変化を
示した模式図である。図１１（ｂ）に示すように、５０
Ｈｚ駆動の蛍光灯で照明された被写体を１／７０秒の電
子シャッタスピードで撮像した場合、垂直走査期間毎の
蓄積タイミングが異なるため、図１１（ｃ）に示すよう
に斜線で示した蓄積電荷量が３垂直走査期間の周期で変
動する。また、図１１（ｄ）に示すように、５０Ｈｚ駆
動の蛍光灯で被写体を照明したとき、１／４００秒の電
子シャッタスピードで被写体を撮像した場合も、垂直走
査期間毎の蓄積タイミングが異なるため、図１１（ｅ）
の斜線部で示した蓄積電荷量が３垂直走査期間の周期で
変動する。

【００７６】図１０において、光学系１０１により形成
された被写体の光学像は、撮像素子（ＣＣＤ) １０２に
入射されると、光電変換される。例えば１／ｍ秒の電子
シャッタスピードとして１／７０秒に設定し、１／ｎ秒
の電子シャッタスピードとして１／４００秒に設定した
場合を考える。撮像素子１０２では、垂直走査期間毎に
１／７０秒の電子シャッタスピードで蓄積したＳlong信
号と、１／４００秒の電子シャッタスピードで蓄積した
Ｓshort 信号が出力される。

【００７７】撮像素子１０２の出力信号はＡＳＰ・Ａ／
Ｄ変換器１０３に入力され、サンプリング及び利得調整
された後、アナログ／デジタル変換される。ＡＳＰ・Ａ
／Ｄ変換器１０３の出力は同時化回路１０４に与えられ
る。同時化回路１０４は、ＡＳＰ・Ａ／Ｄ変換器１０３
の出力をＳlong信号とＳshort 信号とに分離し、タイミ
ングを合わせて出力する。同時化回路１０４から出力さ
れたＳlong信号は第１の乗算器１００１を経て信号合成
回路１０６に入力され、Ｓshort 信号は第２の乗算器１
０５を経て信号合成回路１０６に入力される。信号合成
回路１０６は、補正されたＳlong’信号とＳshort'信号
を合成して映像信号Ｓmix を出力する。

【００７８】図３と図２を用いて撮像素子１０２の駆動
動作と同時化回路１０４の動作について具体的に説明す
る。図３（ａ）に示すように、垂直同期信号ＶＤは１垂
直走査期間の周期つまり１／６０秒の周期の同期信号に
なっている。図１０の撮像素子１０２はこの垂直同期信
号に同期して駆動され、Ｓlong信号の電荷は、図３
（ｂ）に示すように垂直同期信号の周期で１／７０秒の
期間蓄積される。また、Ｓshort 信号は１／４００秒の
期間蓄積される。図３（ｃ）に示すように、Ｓlong信号
とＳshort 信号の蓄積終了時に読み出しパルスが発生す
る。これらの読み出しパルスでＳlong信号とＳshort 信
号とが撮像素子１０２から出力される。

【００７９】撮像素子１０２から出力されたＳlong信号
とＳshort 信号はＡＳＰ・Ａ／Ｄ変換器１０３を経て同
時化回路１０４に入力される。図２に示す同時化回路１
０４では、入力信号をセレクタ３０１に与えてＳlong信
号とＳshort 信号とを分離する。分離されたＳlong信号
とＳshort 信号は夫々第１のメモリ３０２と第２のメモ
リ３０３へ入力される。第１のメモリ３０２において
は、Ｓlong信号を図３（ｄ）に示すタイミングＡで書き
込みを開始し、図３（ｅ）に示すタイミングＣで読み出
しを開始する。また第２のメモリ３０３においては、Ｓ
short 信号を図３（ｄ）に示すタイミングＢで書き込み
を開始し、図３（ｆ）に示すタイミングＤで読み出しを
開始する。こうしてＳlong信号とＳshort 信号とをタイ
ミングを合わせて出力する。

【００８０】次に図１０と図１１を用いてフリッカ補正
の動作について説明する。図１１（ａ）に示すように、
撮像装置の垂直同期信号ＶＤの周期は公称１／６０秒に
設定されている。図１１（ｂ）に示すように、５０Ｈｚ
駆動の蛍光灯で照明された被写体を１／７０秒の電子シ
ャッタスピードで撮像し、信号電荷を蓄積した場合、垂
直走査期間毎の蓄積タイミングが異なるため、図１１
（ｃ）の斜線部で示すように、蓄積電荷が３垂直走査期
間の周期で変動する。また図１１（ｄ）に示すように、
５０Ｈｚ駆動の蛍光灯で照明された被写体を１／４００
秒の電子シャッタスピードで撮像し、信号蓄積した場合
も同様に、垂直走査期間毎の蓄積タイミングが異なるた
め、図１１（ｅ）の斜線部で示すように、蓄積電荷が３
垂直走査期間の周期で変動する。この３垂直走査期間の
周期の変動がフリッカになる。

【００８１】図１０において、同時化回路１０４から出
力されたＳlong信号とＳshort 信号は、夫々第１の積分
回路１０７と第２の積分回路１０８に与えられる。第１
の積分回路１０７はＳlong信号の１垂直走査期間の積分
値Σlongを算出する。第２の積分回路１０８はＳshort
信号の１垂直走査期間の積分値Σshort を算出する。第
１の積分回路１０７で算出された積分値Σlongと、第２
の積分回路１０８で算出された積分値Σshort はマイコ
ン１００９に入力される。

【００８２】マイコン１００９は、まずΣlongを３垂直
走査期間連続して検出し、３垂直走査期間の積分値Σlo
ngが、５０Ｈｚの蛍光灯により発生したフリッカの輝度
レベルのパターンと一致するかを比較する。そして一致
したフリッカパターンの発生数をカウントし、所定時間
のカウント数が設定値を越えた場合、フリッカ補正を行
うため、連続した３垂直走査期間のΣlongの平均値にな
るようにlong補正ゲインを計算し、タイミングを合わせ
て第１の乗算器１００１へlong補正ゲインを出力する。
例えば、連続した３垂直走査期間のΣlongを夫々Σlong
１、Σlong２、Σlong３とすると、 long補正ゲイン＝（Σlong１＋Σlong２＋Σlong３）／
（３×Σlong２）となる。このlong補助ゲインは、Σlo
ng２の値を平均レベルとした場合の例である。

【００８３】次にマイコン１００９は、ΣlongとΣshor
t から、補正後のＳlong’信号と補正後のＳshort'信号
の比が４００：７０になるようにshort 補正ゲインを計
算し、タイミングを合わせて第２の乗算器１０５に出力
する。第２の乗算器１０５はＳshort 信号に対してshor
t 補正ゲインを乗算し、乗算結果とＳshort'信号を出力
する。

【００８４】このように制御することによって、Ｓlong
信号にフリッカが検出された場合は、long補正ゲインに
よってフリッカが低減される。また、フリッカが低減さ
れたＳlong’信号との比が常に４００：７０になるよう
に、Ｓshort 信号にshort 補正ゲインを乗算すること
で、Ｓshort 信号に含まれるフリッカを低減することが
できる。

【００８５】なお、図６のＳlong（１／７０）の特性に
示すように、Ｓlong信号が基準値を越えた場合、例えば
飽和信号レベルＶｓを越えた場合は、Ｓlong信号の積分
値が小さくなってしまい、Ｓlong’信号とＳshort'信号
の信号レベルの比を正確に４００：７０にすることがで
きなくなる。従ってＳlong信号が基準値を越えた場合
は、第１の積分回路１０７と第２の積分回路１０８で基
準値を越えた部分のＳlong信号と同じ部分のＳshort 信
号とを共に積分しないようにする。こうすると、４０
０：７０にする補正ゲインを正確に求めることができ
る。また、積分回路で正確な積分値を求めることができ
れば、基準値は飽和信号レベルＶｓに限るものでない。

【００８６】次に、信号合成回路１０６のダイナミック
レンジを拡大する動作について図４、図６を用いて説明
する。図４において、long補正ゲインを乗算することで
フリッカが低減されたＳlong’信号と、short 補正ゲイ
ンを乗算することでフリッカが低減されたＳshort'信号
を加算器５０１に与え、加算によりダイナミックレンジ
が拡大された映像信号Ｓmix 出力する。図６において、
Ｓlong信号（１／７０）は１／７０秒の電子シャッタス
ピードで撮像しているので、Ｂより大きい入射光量があ
ると、高輝度部で飽和することもあるが、低輝度部は階
調を再現することができる。

【００８７】また、Ｓshort'信号は１／４００秒の電子
シャッタスピードで撮像しているので、Ｓlong信号に比
べて約５．７倍の高輝度部まで階調を再現することがで
きる。よって、Ｓlong’信号とＳshort'信号を加算器５
０１で加算することで、低輝度から高輝度まで階調を再
現することができる。つまり、Ｓmix 信号でフリッカを
低減し、且つダイナミックレンジを拡大した映像信号を
得ることができる。

【００８８】なお、以上の動作説明で、１／ｍ秒の電子
シャッタスピードとして１／７０秒に設定し、１／ｎ秒
の電子シャッタスピードとして１／４００秒に設定し
た。しかし、電子シャッタスピードを１／７０秒及び１
／４００秒以外の値に変更したい場合は、マイコン１０
０９が撮像素子駆動回路１１０に電子シャッタスピード
を変更する制御信号を送り、指示された電子シャッタス
ピードに従って撮像素子１０２を駆動することができ
る。電子シャッタスピードが１／７０秒及び１／４００
秒以外でも、全く同様の動作でフリッカを低減すること
ができる。

【００８９】また以上の動作説明では、撮像手段１１１
として、１つの撮像素子１０２からＳlong信号とＳshor
t 信号を取り出し、同時化回路１０４でＳlong信号とＳ
short 信号とをタイミングを合わせて出力するようにし
たが、フリッカがないＳlong信号を出力するものであれ
ば、他の撮像素子等を用いても同様の効果を得ることが
できる。

【００９０】（実施の形態４）本発明の実施の形態４に
おける撮像装置について、図３〜図６、図８、図９、図
１１、図１２を参照しながら説明する。図１２は本実施
の形態による撮像装置の全体構成を示すブロック図であ
る。尚、実施の形態２と同一部分は同一の符号を付け、
詳細な説明は省略する。この撮像装置は、左側破線部で
示す撮像手段１１１、右側破線部で示す利得制御手段１
２１２、信号合成回路１０６を含んで構成される。

【００９１】撮像手段１１１において、撮像素子（ＣＣ
Ｄ) １０２は、光学系１０１により形成された被写体の
光学像が入射されると、光電変換して画素信号を出力す
るものである。撮像素子１０２の出力はＡＳＰ・Ａ／Ｄ
変換器１０３に与えられる。ＡＳＰ・Ａ／Ｄ変換器１０
３は、撮像素子１０２の出力信号をサンプリングし、利
得調整した後、アナログ／デジタル変換して出力するも
のである。ＡＳＰ・Ａ／Ｄ変換器１０３の出力は同時化
回路１０４に与えられる。同時化回路１０４は蓄積タイ
ミングと蓄積時間の異なる画素信号をＳlong信号及びＳ
short 信号として生成し、Ｓlong信号及びＳshort 信号
のタイミングを合わせて出力する回路である。

【００９２】信号合成回路１０６は、利得制御手段１２
１２でＳshort 信号が補正されたＳshort'と、Ｓlong信
号が補正されたＳlong’信号とを合成し、映像信号Ｓmi
x を出力するものである。利得制御手段１２１２は、破
線部で示すように第１のブロック乗算器１２０１、第２
のブロック乗算器７０５、第１のブロック分割積分回路
７０７、第２のブロック分割積分回路７０８、マイコン
１２０９から構成される。同時化回路１０４から出力さ
れたＳlong信号は第１のブロック乗算器１２０１と第１
のブロック積分回路７０７とに与えられ、Ｓshort 信号
は第２のブロック乗算器７０５と第２のブロック積分回
路７０８とに与えられる。

【００９３】第１のブロック分割積分回路７０７はＳlo
ng信号を入力し、１垂直走査期間の画面領域を複数のブ
ロックに分割し、ブロックｉ（ｉはブロック番号を示
し、例えば０１，０２・・・４８の値をとる）毎に積分
値ＢｉΣlongを算出する回路である。同様に、第２のブ
ロック分割積分回路７０８はＳshort 信号を入力し、１
垂直走査期間の画面領域を複数のブロックに分割し、ブ
ロックｉ毎に積分値ＢｉΣshort を算出する回路であ
る。第１のブロック分割積分回路７０７から出力された
ＢｉΣlongと、第２のブロック分割積分回路７０８から
出力されたＢｉΣshort は、制御手段としてのマイコン
１２０９に入力される。

【００９４】マイコン１２０９は、撮像素子駆動回路１
１０に対して制御信号を出力すると共に、ＢｉΣlongか
ら周期的光量変化分を検出し、この周期的光量変化分に
よるＳlong信号のレベルの変化を補正するように、Ｓlo
ng信号に乗算するＢｉlong補正ゲインを計算し、タイミ
ングを合わせて第１のブロック乗算器１２０１へ出力す
る制御手段である。またマイコン１２０９は、ＢｉΣlo
ngとＢｉΣshort から、Ｓlong’信号とＳshort'信号の
比がブロック毎にｎ：ｍになるように、Ｂｉshort 補正
ゲインを計算し、タイミングを合わせて第２のブロック
乗算器７０５へ出力する機能を有する。

【００９５】第１のブロック乗算器１２０１はブロック
毎にＳlong信号に対してＢｉlong補正ゲインを乗算し、
乗算結果としてＳlong’信号を出力する回路である。第
２のブロック乗算器７０５はブロック毎にＳshort 信号
に対してＢｉshort 補正ゲインを乗算し、乗算結果とし
てＳshort'信号を出力する回路である。

【００９６】このように構成された実施の形態４におけ
る撮像装置の動作について説明する。図１２において、
光学系１０１により形成された被写体の光学像は撮像素
子(ＣＣＤ) １０２に入射され、光電変換される。例え
ば、１／ｍ秒の電子シャッタスピードとして１／７０秒
に設定し、１／ｎ秒の電子シャッタスピードとして１／
４００秒に設定した場合を考える。撮像素子１０２で
は、垂直走査期間毎に１／７０秒の電子シャッタスピー
ドで蓄積したＳlong信号と、１／４００秒の電子シャッ
タスピードで蓄積したＳshort 信号を出力する。

【００９７】撮像素子１０２の出力信号はＡＳＰ・Ａ／
Ｄ変換器１０３に与えられ、サンプリング及び利得調整
された後、アナログ／デジタル変換される。ＡＳＰ・Ａ
／Ｄ変換器１０３の出力信号は同時化回路１０４に与え
られる。同時化回路１０４は入力信号をＳlong信号とＳ
short 信号とに分離し、タイミングを合わせて出力す
る。同時化回路１０４から出力されたＳlong信号は第１
のブロック乗算器１２０１を経て信号合成回路１０６に
入力され、Ｓshort 信号は第２のブロック乗算器７０５
を経て信号合成回路１０６に入力される。信号合成回路
１０６では、Ｓlong’信号とＳshort'信号とを加算し、
映像信号Ｓmix を出力する。

【００９８】図２及び図３を用いて撮像素子１０２の駆
動動作と、同時化回路１０４の動作について具体的に説
明する。図３（ａ）に示す垂直同期信号ＶＤは、１垂直
走査期間の周期つまり１／６０秒の周期の同期信号にな
っている。撮像素子１０２はこの垂直同期信号に同期し
て駆動される。図３（ｂ）に示すように、Ｓlong信号の
電荷は垂直同期信号の周期で１／７０秒の期間蓄積さ
れ、Ｓshort 信号の電荷は１／４００秒の期間蓄積され
る。図３（ｃ）に示すように、Ｓlong信号とＳshort 信
号の蓄積終了時に読み出しパルスが出力される。

【００９９】これらの読み出しパルスでＳlong信号とＳ
short 信号は撮像素子１０２から出力される。撮像素子
１０２から出力されたＳlong信号とＳshort 信号とはＡ
ＳＰ・Ａ／Ｄ変換器１０３を経て同時化回路１０４に入
力される。図２に示す同時化回路１０４では、入力信号
がセレクタ３０１によりＳlong信号とＳshort 信号とに
分離される。分離されたＳlong信号とＳshort 信号は夫
々第１のメモリ３０２と第２のメモリ３０３に入力され
る。第１のメモリ３０２においては、Ｓlong信号を図３
（ｄ）に示すタイミングＡで書き込みを開始し、図３
（ｅ）に示すタイミングＣで読み出しを開始する。また
第２のメモリ３０３においては、Ｓshort信号を図３
（ｄ）に示すタイミングＢで書き込みを開始し、図３
（ｆ）に示すタイミングＤで読み出しを開始する。こう
すると、Ｓlong信号とＳshort 信号がタイミングが合わ
されて出力される。

【０１００】次に、図８、図９、図１１、図１２を用い
てフリッカ補正の動作について説明する。図１１（ｂ）
に示すように、５０Ｈｚ駆動の蛍光灯で被写体を照明
し、１／７０秒の電子シャッタスピードで撮像して信号
電荷を蓄積した場合、垂直走査期間毎の蓄積タイミング
が異なるため、図１１（ｃ）の斜線部で示すように、蓄
積電荷が３垂直走査期間の周期で変動する。また図１１
（ｄ）に示すように、５０Ｈｚ駆動の蛍光灯で被写体を
照明し、１／４００秒の電子シャッタスピードで撮像し
て信号電荷を蓄積した場合も、垂直走査期間毎の蓄積タ
イミングが異なるため、図１１（ｅ）の斜線部で示すよ
うに、蓄積電荷が３垂直走査期間の周期で変動する。こ
のような３垂直走査期間の周期の変動がフリッカにな
る。

【０１０１】図１２において、同時化回路１０４から出
力されたＳlong信号とＳshort 信号は、夫々第１のブロ
ック分割積分回路７０７と第２のブロック分割積分回路
７０８に与えられる。第１のブロック分割積分回路７０
７と第２のブロック分割積分回路７０８は夫々Ｓlong信
号とＳshort 信号とを、図８に示すように１垂直走査期
間の画面領域を複数のブロックＢｉ（ｉ＝０１，０２，
・・・４８）に分割し、ブロック毎の積分値ＢｉΣlong
とＢｉΣshort とを算出する。第１のブロック分割積分
回路７０７の出力するＢｉΣlongと、第２のブロック分
割積分回路７０８の出力するＢｉΣshort は夫々マイコ
ン１２０９に入力される。

【０１０２】マイコン１２０９は、まずＢｉΣlongを３
垂直走査期間連続して検出し、３垂直走査期間の積分値
ＢｉΣlongが５０Ｈｚの蛍光灯により発生したフリッカ
の輝度レベルのパターンと一致するか比較し、一致した
フリッカパターン数をカウントする。そして所定時間の
カウント数が設定値を越えた場合、フリッカ補正を行う
ため、連続した３垂直走査期間のＢｉΣlongの平均値に
なるようにブロック毎にＢｉlong補正ゲインを計算し、
第１のブロック乗算器１２０１に与える。

【０１０３】図９に示す構成の第１のブロック乗算器１
２０１では、マイコン１２０９から出力されたＢｉlong
補正ゲインをブロックゲインレジスタ９０１、９０２、
・・・９０３に設定する。Ｂｉlong補正ゲインは、連続
した３垂直走査期間のＢｉΣlongを夫々ＢｉΣlong１、
ＢｉΣlong２、ＢｉΣlong３とすると、例えば以下のよ
うに設定される。 Ｂｉlong補正ゲイン＝（ＢｉΣlong１＋ＢｉΣlong２＋
ＢｉΣlong３）／（３×ＢｉΣlong２） ブロックゲインレジスタ９０１〜９０３に設定されたＢ
ｉlong補正ゲインは、セレクタ回路９０４に与えられ
る。セレクタ回路９０４では、ブロック分割されたＳlo
ng信号とタイミングを合わせてＢｉlong補正ゲインが選
択される。乗算器９０５はＳlong信号に対してＢｉlong
補正ゲインを乗算し、補正されたＳlong’信号を出力す
る。

【０１０４】次にＢｉΣlongとＢｉΣshort から、Ｓlo
ng’信号とＳshort'信号との比がブロック毎に４００：
７０になるようにＢｉshort 補正ゲインを計算し、タイ
ミングを合わせてＢｉshort 補正ゲインを第２のブロッ
ク乗算器７０５に出力する。

【０１０５】また図９に示す構成の第２のブロック乗算
器７０５では、マイコン１２０９で算出されたＢｉshor
t 補正ゲインはブロックゲインレジスタ９０１、９０
２、・・・９０３に設定される。ブロックゲインレジス
タ９０１〜９０３に設定されたＢｉshort 補正ゲインは
セレクタ回路９０４で選択される。このときブロック分
割されたＳshort 信号とタイミングを合わせて選択され
る。次に、乗算器９０５はＳshort 信号に対してＢｉsh
ort 補正ゲインを乗算し、補正されたＳshort'信号を出
力する。

【０１０６】このように制御することによって、Ｓlong
信号にフリッカが検出された場合は、Ｂｉlong補正ゲイ
ンによってフリッカが低減される。また、フリッカが低
減されたＳlong’信号とＳshort'信号との比が常に４０
０：７０になるように、ブロック毎にＳshort 信号にＢ
ｉＳhort補正ゲインを乗算するので、図８に示したよう
に被写体の一部分がフリッカしている場合においても、
フリッカがない部分を過補正することなく、フリッカ部
分だけを最適に補正することができる。

【０１０７】なお、図６に示すようにＳlong信号が基準
値を越えた場合、例えば飽和信号レベルＶｓを越えた場
合は、Ｓlong信号の積分値が小さくなってしまい、Ｓlo
ng信号とＳshort 信号の信号レベルの比を正確に４０
０：７０に制御できなくなる。従って、Ｓlong信号が基
準値を越えた場合は、第１のブロック分割積分回路７０
７と第２のブロック分割積分回路７０８で、基準値を越
えた部分のＳlong信号と同じ部分のＳshort 信号とを共
に積分しないようにすることにより、４００：７０にす
る補正ゲインを正確に求めることができる。また、積分
回路で正確な積分値を求めることができれば、基準値は
飽和信号レベルＶｓに限定する必要はない。

【０１０８】次に、信号合成回路１０６のダイナミック
レンジを拡大する動作について、図４〜図６を用いて説
明する。図４に示す信号合成回路１０６において、フリ
ッカが低減されたＳlong’信号とＳshort'信号とを加算
器５０１で加算し、映像信号Ｓmix を出力する。図６に
示すように、Ｓlong信号は１／７０秒の電子シャッタス
ピードで撮像した信号であるので、図６のＢより大きい
入射光量があると、高輝度部で飽和することもあるが、
低輝度部は階調を再現することができる。

【０１０９】また、Ｓshort 信号は１／４００秒の電子
シャッタスピードで撮像した信号であるので、Ｓlong信
号に比べて約５．７倍の高輝度部まで階調を再現するこ
とができる。よって、Ｓlong’信号とＳshort'信号を加
算器５０１で加算することで、低輝度から高輝度までの
階調を再現することができる。つまり、映像信号Ｓmix
を使用することにより、フリッカを低減し、且つダイナ
ミックレンジを拡大した映像を得ることができる。

【０１１０】なお、以上の動作説明では、１／ｍ秒の電
子シャッタスピードとして１／７０秒に設定し、１／ｎ
秒の電子シャッタスピードとして１／４００秒に設定し
たが、電子シャッタスピードを１／７０秒及び１／４０
０秒以外の値に変更したい場合は、マイコン１２０９が
撮像素子駆動回路１１０に電子シャッタスピードを変更
する制御信号を送り、指示された電子シャッタスピード
に従って撮像素子１０２を駆動することができる。電子
シャッタスピードが１／７０秒と１／４００秒以外の値
でも、全く同様の動作でフリッカを低減することができ
る。

【０１１１】なお、以上の動作説明では、１垂直走査期
間の画面のブロック分割を水平８分割、垂直６分割した
が、部分フリッカ領域が分割ブロックに一致すれば、水
平８分割、垂直６分割のブロック分割でなくても、部分
フリッカを低減することができる。

【０１１２】なお、以上の動作説明では、１つの撮像素
子１０２からＳlong信号とＳshort信号とを読み出し、
同時化回路１０４でＳlong信号とＳshort 信号をタイミ
ングを合わせて出力するようにたが、フリッカがないＳ
long信号を出力するものであれば、他の撮像素子等を用
いても同様の効果を得ることができる。

【０１１３】

【発明の効果】垂直同期信号の周波数と異なる周波数の
照明装置で被写体が照明されているとき、撮像手段の出
力する映像信号にフリッカが生じる。本願の請求項１記
載の撮像装置によれば、照明装置の点滅周期と同期した
電子シャッタスピードで撮像することで、フリッカが低
減されたＳlong信号を生成し、所望の電子シャッタスピ
ードで撮像されたＳshort 信号に対して、Ｓlong信号と
のレベル比を一定にすることにより、フリッカが低減さ
れたＳshort'信号を生成することができる。また電子シ
ャッタスピードの短いＳshort'信号と、電子シャッタス
ピードの長いＳlong信号とを加算することにより、高輝
度領域及び低輝度領域の両方に感応する映像を出力する
ことができる。

【０１１４】また本願の請求項２記載の発明によれば、
Ｓlong信号として１／ｍ秒の電子シャッタスピード、例
えば１／１００秒の電子シャッタスピードで撮像するこ
とでフリッカを低減でき、フリッカが低減されたＳlong
信号とＳlong’信号との信号レベルの比が、ｎ：ｍにな
るようにshort 補正ゲインをＳshort 信号に対して乗算
することにより、フリッカのないＳshort'信号を得るこ
とができる。また、フリッカが低減されたＳshort'信号
で高輝度部を再現し、Ｓlong信号で低輝度部を再現する
ことにより、ダイナミックレンジを拡大した映像を出力
することができる。

【０１１５】また本願の請求項３記載の発明によれば、
Ｓlong信号として１／ｍ秒の電子シャッタスピード、例
えば１／１００秒の電子シャッタスピードで撮像するこ
とでフリッカを低減でき、フリッカが低減されたＳlong
信号とＳlong’信号との信号レベルの比が、ｎ：ｍにな
るようにＢｉshort 補正ゲインを各ブロック毎に乗算す
るすることにより、フリッカのないＳshort'信号を得る
ことができる。特に被写体の一部分がフリッカしている
場合に、フリッカ部分だけを補正することができる。ま
た、フリッカが低減されたＳshort'信号で高輝度部を再
現し、Ｓlong信号で低輝度部を再現することにより、ダ
イナミックレンジを拡大した映像を出力することができ
る。

【０１１６】また本願の請求項４記載の発明によれば、
Ｓlong信号に対しては、Σlongから周期的光量変化分を
検出し、この周期的光量変化分によるＳlong信号のレベ
ルの変化を補正するようにlong補正ゲインを乗算するこ
とで、Ｓlong信号のフリッカを意図的に低減できる。フ
リッカが低減されたＳlong’信号とＳshort'信号との比
がｎ：ｍになるようにshort 補正ゲインをＳshort 信号
に乗算することにより、フリッカのないＳshort'信号を
得ることができる。また、フリッカが低減されたＳshor
t'信号で高輝度部を再現し、Ｓlong’信号で低輝度部を
再現することにより、ダイナミックレンジを拡大した映
像を出力することができる。この場合は、照明装置の点
滅周期と同期した電子シャッタスピードで必ずしも撮像
する必要はない。

【０１１７】また本願の請求項５記載の発明によれば、
請求項３記載の撮像装置と請求項４記載の撮像装置の両
方の効果が得られる。

【０１１８】また本願の請求項６記載の撮像装置によれ
ば、照明装置が５０Ｈｚで駆動されている場合、特に有
効である。

【０１１９】また本願の請求項７及び８記載の撮像装置
によれば、高輝度照明の場合も、補正ゲインは精度よく
演算され、フリッカを抑止することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における撮像装置の全体
構成を示すブロック図である。

【図２】本発明の各実施の形態による撮像装置におい
て、同時化回路の構成を示すブロック図である。

【図３】本発明の各実施の形態による撮像装置におい
て、撮像素子と同時化回路の動作を示すタイミングチャ
ートである。

【図４】本発明の各実施の形態による撮像装置におい
て、信号合成回路の構成を示すブロック図である。

【図５】本発明の実施の形態１及び２による撮像装置に
おいて、５０Ｈｚ駆動の蛍光灯照明時の撮像素子の蓄積
電荷の変化を示した模式図である。

【図６】本発明の各実施の形態による撮像装置におい
て、Ｓlong信号とＳshort 信号と信号合成回路のＳmix
信号との関係を示す特性図である。

【図７】本発明の実施の形態２における撮像装置の全体
構成を示すブロック図である。

【図８】本発明の実施の形態２及び４による撮像装置に
おいて、垂直走査期間の画面領域のブロック分割を示す
模式図である。

【図９】本発明の実施の形態２及び４による撮像装置に
おいて、ブロック乗算器の構成を示すブロック図であ
る。

【図１０】本発明の実施の形態３における撮像装置の全
体構成を示すブロック図である。

【図１１】本発明の実施の形態３及び４による撮像装置
において、５０Ｈｚ駆動の蛍光灯照明時の撮像素子の蓄
積電荷の変化を示した模式図である。

【図１２】本発明の実施の形態４における撮像装置の全
体構成を示すブロック図である。

【図１３】第１の従来例における撮像装置の全体構成図
である。

【図１４】第２の従来例における撮像装置の全体構成図
である。

【符号の説明】

１０１ 光学系 １０２ 撮像素子 １０３ ＡＳＰ・Ａ／Ｄ変換器 １０４ 同時化回路 １０５ 乗算器（第２の乗算器） １０６ 信号合成回路 １０７ 第１の積分回路 １０８ 第２の積分回路 １０９，７０９，１００９，１２０９ マイコン １１０ 撮像素子駆動回路 １１１ 撮像手段 １１２，７１２，１０１２，１２１２ 利得制御手段 ３０１，９０４ セレクタ ３０２ 第１のメモリ ３０３ 第２のメモリ ５０１ 加算器 ７０５，９００，１２０１ ブロック乗算器 ７０７ 第１のブロック分割積分回路 ７０８ 第２のブロック分割積分回路 ９０５ 乗算器 ９０１〜９０３ ブロックゲインレジスタ １００１ 第１の乗算器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米山 匡幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C022 AB20 AB33 AB51 AC42 AC52 AC54 5C024 AA01 CA07 CA15 CA17 FA01 GA11 HA10 HA14 HA17 HA19 HA20 HA24 JA04

Claims (8)

【特許請求の範囲】
1. 【請求項１】 １垂直走査期間内に１／ｍ秒の電子シャ
   ッタスピードで撮像したＳlong信号、及び１／ｎ秒の電
   子シャッタスピードで撮像したＳshort 信号を出力する
   撮像手段と、 前記Ｓshort 信号をshort 補正ゲインで補正した信号を
   Ｓshort'信号とするとき、前記Ｓlong信号と前記Ｓshor
   t'信号との比がｎ：ｍになるように前記short補正ゲイ
   ンを演算し、前記Ｓshort 信号に前記short 補正ゲイン
   を乗算し、乗算結果をフリッカが抑止された前記Ｓshor
   t'信号して出力する利得制御手段と、 前記Ｓlong信号とＳshort'信号を合成することにより、
   ダイナミックレンジが拡大された映像信号を出力する信
   号合成回路と、を具備することを特徴とする撮像装置。
2. 【請求項２】 １垂直走査期間内に１／ｍ秒の電子シャ
   ッタスピードで撮像したＳlong信号、及び１／ｎ秒の電
   子シャッタスピードで撮像したＳshort 信号を出力する
   撮像手段と、 前記Ｓlong信号の１垂直走査期間の積分値Σlongを算出
   する第１の積分回路と、 前記Ｓshort 信号の１垂直走査期間の積分値Σshort を
   算出する第２の積分回路と、 前記Σlongと前記Σshort のデータを用いて、前記Ｓsh
   ort 信号をshort 補正ゲインで補正した信号をＳshort'
   信号とするとき、前記Ｓlong信号とＳshort'信号との比
   がｎ：ｍになるように前記Ｓshort 補正ゲインを演算
   し、所定時間遅延して前記Ｓshort 補正ゲインを出力す
   る制御手段と、 前記Ｓshort 信号に対して前記制御手段が生成したshor
   t 補正ゲインを乗算し、乗算結果をフリッカが抑止され
   た前記Ｓshort'信号として出力する乗算器と、 前記Ｓlong信号と前記乗算器から出力されたＳshort'信
   号とを合成することにより、ダイナミックレンジが拡大
   された映像信号を出力する信号合成回路と、を具備する
   ことを特徴とする撮像装置。
3. 【請求項３】 １垂直走査期間内に１／ｍ秒の電子シャ
   ッタスピードで撮像したＳlong信号、及び１／ｎ秒の電
   子シャッタスピードで撮像したＳshort 信号を出力する
   撮像手段と、 １垂直走査期間の画面領域を複数のブロックＢｉ（ｉは
   ブロック番号）に分割し、各ブロックＢｉの前記Ｓlong
   信号を積分し、積分値ＢｉΣlongを算出する第１のブロ
   ック分割積分回路と、 １垂直走査期間の画面領域の前記各ブロックＢｉの前記
   Ｓshort 信号を積分し、積分値ＢｉΣshort を算出する
   第２のブロック分割積分回路と、 前記ＢｉΣlongと前記ＢｉΣshort のデータを用いて、
   各ブロックＢｉで前記Ｓshort 信号をＳshort 補正ゲイ
   ンで補正した信号をＳshort'信号とするとき、前記Ｓlo
   ng信号と前記Ｓshort'信号との比がｎ：ｍになるように
   前記Ｓshort 補正ゲインを前記ブロックＢｉ毎に演算
   し、所定時間遅延して前記Ｓshort 補正ゲインを出力す
   る制御手段と、 前記ブロックＢｉ毎に前記Ｓshort 信号に対して前記制
   御手段が生成したＳshort 補正ゲインを乗算し、乗算結
   果をフリッカが抑止された前記Ｓshort'信号として出力
   するブロック乗算器と、 前記Ｓlong信号と前記ブロック乗算器から出力されたＳ
   short'信号とを合成することにより、ダイナミックレン
   ジが拡大された映像信号を出力する信号合成回路と、を
   具備することを特徴とする撮像装置。
4. 【請求項４】 １垂直走査期間内に１／ｍ秒の電子シャ
   ッタスピードで撮像したＳlong信号、及び１／ｎ秒の電
   子シャッタスピードで撮像したＳshort 信号を出力する
   撮像手段と、 前記Ｓlong信号の１垂直走査期間の積分値Σlongを算出
   する第１の積分回路と、 前記Ｓshort 信号の１垂直走査期間の積分値Σshort を
   算出する第２の積分回路と、 前記Σlongから周期的光量変化分を検出し、この周期的
   光量変化分による前記Ｓlong信号のレベル変化を補正す
   るため、前記Ｓlong信号に乗算するlong補正ゲインを演
   算し、前記Ｓlong信号をlong補正ゲインで補正した信号
   をＳlong’信号とし、前記Ｓshort 信号をshort 補正ゲ
   インで補正した信号をＳshort'信号とするとき、かつ前
   記Σlongと前記Σshort のデータを用いて、前記Ｓlon
   g’信号と前記Ｓshort'信号との比がｎ：ｍになるよう
   に前記Ｓshort 補正ゲインを演算し、所定時間遅延して
   前記Ｓshort 補正ゲインを出力する制御手段と、 前記Ｓlong信号に対して前記制御手段が生成したlong補
   正ゲインを乗算し、乗算結果をフリッカが抑止された前
   記Ｓlong’信号として出力する第１の乗算器と、 前記Ｓshort 信号に対して前記制御手段が生成したshor
   t 補正ゲインを乗算し、乗算結果をフリッカが抑止され
   た前記Ｓshort'信号として出力する第２の乗算器と、 前記第１の乗算器から出力された前記Ｓlong’信号と前
   記第２の乗算器から出力されたＳshort'信号とを合成す
   ることにより、ダイナミックレンジが拡大された映像信
   号を出力する信号合成回路と、を具備することを特徴と
   する撮像装置。
5. 【請求項５】 １垂直走査期間内に１／ｍ秒の電子シャ
   ッタスピードで撮像したＳlong信号、及び１／ｎ秒の電
   子シャッタスピードで撮像したＳshort 信号を出力する
   撮像手段と、 １垂直走査期間の画面領域を複数のブロックＢｉ（ｉは
   ブロック番号）に分割し、各ブロック毎の前記Ｓlong信
   号を積分し、積分値ＢｉΣlongを算出する第１のブロッ
   ク分割積分回路と、 １垂直走査期間の画面領域の前記各ブロックＢｉ毎の前
   記Ｓshort 信号を積分し、積分値ＢｉΣshort を算出す
   る第２のブロック分割積分回路と、 前記ＢｉΣlongからブロックＢｉ毎の周期的光量変化分
   を検出し、この周期的光量変化分によるＳlong信号のレ
   ベル変化をブロックＢｉ毎に補正するように前記Ｓlong
   信号に乗算するＢｉlong補正ゲインを演算し、前記Ｓlo
   ng信号をlong補正ゲインで補正した信号をＳlong’信号
   とし、前記Ｓshort 信号をshort 補正ゲインで補正した
   信号をＳshort'信号とするとき、前記ＢｉΣlongと前記
   ＢｉΣshort のデータを用いて、前記Ｓlong’信号と前
   記Ｓshort'信号との比がブロックＢｉ毎にｎ：ｍになる
   ように前記Ｂｉshort 補正ゲインを演算し、所定時間遅
   延して前記Ｓshort 補正ゲインを出力する制御手段と、 前記Ｓlong信号に対して前記制御手段が生成したＢｉlo
   ng補正ゲインを乗算し、乗算結果をフリッカが抑止され
   た前記Ｓlong’信号として出力する第１の乗算器と、 前記Ｓshort 信号に対して前記制御手段が生成したＢｉ
   short 補正ゲインを乗算し、乗算結果をフリッカが抑止
   された前記Ｓshort'信号として出力する第２の乗算器
   と、 前記第１の乗算器から出力された前記Ｓlong’信号と前
   記第２の乗算器から出力されたＳshort'信号とを合成す
   ることにより、ダイナミックレンジが拡大された映像信
   号を出力する信号合成回路と、を具備することを特徴と
   する撮像装置。
6. 【請求項６】 前記１／ｍ秒の電子シャッタスピード
   を、１／１００秒にしたことを特徴とする請求項１〜３
   のいずれか１項記載の撮像装置。
7. 【請求項７】 前記Ｓlong信号が基準値を越えた場合
   は、前記第１及び第２の積分回路は、基準値を越えた部
   分の前記Ｓlong信号及びこれと同じ部分の前記Ｓshort
   信号を積分しないようにしたことを特徴とする請求項２
   又は４記載の撮像装置。
8. 【請求項８】 前記Ｓlong信号が基準値を越えた場合
   は、前記第１及び第２のブロック分割積分回路は、基準
   値を越えた部分の前記Ｓlong信号及びこれと同じ部分の
   前記Ｓshort 信号を積分しないようにしたことを特徴と
   する請求項３又は５記載の撮像装置。