JP2000350102A - 撮像装置のフリッカ補正回路および撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 １フレーム内に発生するフリッカを除去す
る。 【解決手段】 受光素子１２は、各水平期間の受光光量
ｌxを測定する。利得制御回路１４は、電子シャッタ制
御信号と各水平期間毎の受光光量ｌxとに基づいて補正
利得Ｋnを演算する。利得可変増幅器１３は、補正利得
Ｋnを用いてＣＭＯＳセンサ１１からの映像信号Ｐnを増
幅する。こうして、各水平ライン毎の蛍光灯光量を見掛
け上同じレベルに合わせて、蛍光灯下においてＣＭＯＳ
センサ１１からの映像出力に基づく画像に生ずる１フレ
ーム内の垂直方向のフリッカを除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＭＯＳ(相補
型金属酸化膜半導体)センサ等を有する撮像装置のフリ
ッカ補正回路、および、撮像素子に関する。

【０００２】

【従来の技術】蛍光灯の光量は、電源電圧の周波数の変
化を受けて電源周期の１/２の周期で変化する。例え
ば、６０Ｈzの電源電圧の場合には、蛍光灯光量の変化
は図７に示すようになり、光量変化の周期は１/１２０s
ecになる。そのために、撮像装置によって撮像する場合
に、同じ被写体を同じ電子シャッタ速度で、図中にＡ,
Ｂで示すタイミングで取り込むと、時点Ａと時点Ｂとで
の光量の違いから、得られる映像信号は時点Ａより時点
Ｂの方が暗くなる。そして、この現象がフレーム間ある
いはフィールド間で起これば画面がちらつき、水平ライ
ン間で起これば画面の垂直方向に明暗が付くことにな
る。これがフリッカである。

【０００３】ＣＣＤ(電荷結合素子)センサを用いた撮像
装置においては、総ての画素が同じパルスで同時に電荷
の吐き出し,蓄積および転送部への読み込みが行なわれ
るため、電荷の蓄積時間および蓄積タイミングは全ての
画素で同じであり、フレーム内あるいはフィールド内に
おいて蛍光灯光量の変化の影響を受けることはない。し
かしながら、蛍光灯の光量変化の周期と１フレームの周
期(電荷の読み込み周期)とが正の整数倍の関係とは異な
る場合、例えば、５０Ｈz電源の蛍光灯下で１フレーム
の周波数が６０Ｈzの場合には、蛍光灯の光量変化の影
響によって蓄積時間における受光光量がフレーム毎で異
なるために、フレーム間でフリッカが起こることにな
る。

【０００４】このようなフレーム間でのフリッカの除去
方法としては、例えば特開平４−７８２７３号公報に示
された撮像装置のフリッカ除去回路がある。このフレー
ム間でのフリッカ除去回路を図８に、またその動作原理
を図９に示す。このフリッカ除去回路では、図８および
図９に示すように、利得制御回路１によって、電子シャ
ッタ制御信号に基づいて図９(a)のタイミングで映像信
号から各フレームの光量を取り込む。この場合の各フレ
ームの光量は、電源周期とフレーム周期とのズレに起因
して図９(b)に示すように異なる。そこで、利得制御回
路１は、上記各フレームの光量の差を補正するために、
図９(c)に示すごとく各フレームの光量を一定値にする
ような補正用利得信号を出力する。そして、利得可変増
幅器２によって、上記補正用利得信号に基づく利得で映
像信号を増幅することによって、図９(d)に示すように
光量変化の影響をなくしてフリッカ成分を除去するので
ある。

【０００５】一方、上記ＣＭＯＳセンサにおける映像信
号の転送に関わる部分の構成および動作を第１０図に示
す。ＣＭＯＳセンサは、入力光量をフォトダイオードで
電荷量に変換して蓄積する画素部５と、１水平ライン分
のデータ(電荷量)を画素部５から垂直信号線部６を介し
て読み込んでアドレスに応じて一画素ずつ出力する水平
信号線部７とから構成される。しかしながら、ＣＭＯＳ
センサはＣＣＤセンサとは異なり垂直方向には転送部分
が無いので、画素部５からは一度に１水平ライン分しか
データを取り込むことができない。そのため画素部５
は、水平ライン単位で以下のような動作を行なう。

【０００６】(１)図１０(b)に示すように、シャッタパ
ルス８が入力されると、それまで蓄えていた電荷を捨て
て電荷の蓄積をスタートする。（２)読み出しパルス９
が入力されると、水平ラインの全ての画素部５から蓄え
ていた電荷を垂直信号線部６を介して水平信号線部７に
転送する。つまり、シャッタパルス８の入力から読み出
しパルス９の入力までの期間が、信号電荷の蓄積時間と
なるのである。

【０００７】一方、上記水平信号線部７においては、上
記画素部５から転送されてきた１水平ライン分のデータ
をアドレスカウンタの値に応じて一画素分ずつ出力し、
１水平ライン分のデータ出力が終わると次の水平ライン
のデータを画素部５より読み込む。

【０００８】これを実現するために、上記読み出しパル
ス９は、水平ライン毎に１水平ライン分の映像信号を水
平信号線部７から順次出力するのに充分な時間だけずれ
ている必要がある。そのため、画面上部の第１水平ライ
ンから順に上記の時間だけシフトさせて各水平ライン用
のシャッタパルス８と読み出しパルス９とを作成するの
である。このようにして作成された各パルスのタイミン
グを図１１に示す。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のＣＭＯＳセンサにおいては、以下のような問題があ
る。すなわち、上述のように、上記読み出しパルス９は
水平ライン毎に１水平ライン分の映像信号を水平信号線
部７から順次出力するのに充分な時間だけシフトする必
要がある。そして、そのために、図１１に示すように、
蓄積開始から転送開始(読み出し開始)までの蓄積時間は
全ての水平ラインで同じであるが、蓄積開始のタイミン
グが各水平ライン毎で異なるのである。この蓄積開始の
タイミングが各水平ライン毎に異なることに起因して、
垂直方向のフリッカが発生するという問題が生ずるので
ある。

【００１０】今、電子シャッタ速度が蛍光灯の光量変化
の周期に対して正の整数倍、例えば電源周波数が６０Ｈ
zの蛍光灯下で(光量変化は１２０Ｈz)電子シャッタが１
/３０,１/４０,１/６０,１/１２０秒であるならば、ｎ
ラインおよびｍラインの蓄積時間と蛍光灯光量との関係
は図１２のようになり、蓄積時間内において蛍光灯光量
が上記整数回変化するために総てのラインの光量は同じ
になる。この場合は、各ラインの光量Ｌn,Ｌmには、Ｌn
＝Ｌmの関係が成立し、映像信号が蛍光灯の光量変化の
影響を受けることはないのである。

【００１１】一方、蛍光灯の光量変化と電子シャッタ速
度の周期が正の整数倍の関係ではない場合におけるｎラ
インおよびｍラインの蓄積時間と蛍光灯光量との関係の
例を図１３に示す。この場合、蓄積時間は同じであって
も蛍光灯光量の変化の影響を受けるために、各ラインの
光量Ｌn,Ｌmの関係はＬn＜Ｌmとなり、ｎラインとｍラ
インとに同じ被写体に関する電荷が蓄積されても、光量
が小さい分だけｎラインの方が暗く写ることになる。そ
して、このことが全ての水平ラインに関して起こり、そ
の結果映像信号に垂直方向のフリッカが生じるのであ
る。尚、１フレーム内における各水平ラインの光量の最
大値と最小値の差は電子シャッタ速度が高速であるほど
顕著になり、フリッカも大きくなる。

【００１２】ここで、上述したように、特開平４−７８
２７３号公報に示された撮像装置のフリッカ除去回路で
は、１フレーム単位で光量を取り込んで、フレーム間で
フリッカを除去するための補正用利得を生成している。
したがって、１水平ライン単位での蛍光灯光量の変化を
捉えることができず、ＣＭＯＳセンサやＭＯＳ(金属酸
化膜半導体)センサを用いた撮像装置のごとく１フレー
ム内に発生するフリッカの除去には適用できない。ま
た、１フレーム内に発生するフリッカを除去する方法
は、未だ提案されてはいない。

【００１３】そこで、この発明の目的は、１フレーム内
に発生するフリッカを除去できる撮像装置のフリッカ補
正回路、および、１フレーム内に発生するフリッカの除
去を可能にする撮像素子を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明の撮像装置のフリッカ補正回路
は、撮像素子から入力された映像信号を制御信号に基づ
く利得で増幅する利得可変増幅手段と、各水平期間にお
ける光量を測定する受光手段と、上記撮像素子の各水平
ライン毎に,当該水平ラインの蓄積時間内に上記受光手
段によって各水平期間毎に測定された光量の積分値を
得,この積分値に対する基準光量の比の値である利得を
求め,この利得を表す信号を上記制御信号として上記利
得可変増幅手段に送出する利得制御手段を備えたことを
特徴としている。

【００１５】上記構成によれば、利得制御手段によっ
て、撮像素子における各水平ラインの蓄積時間内に受光
手段で各水平期間毎に測定された光量の積分値が得られ
る。そして、この積分値を基準光量にするための利得が
求められ、この利得を表す制御信号が利得可変増幅手段
に送出される。そうすると、上記利得可変増幅手段によ
って、上記撮像素子からの映像信号が上記制御信号に基
づく利得で増幅される。こうして、各水平ラインの蓄積
時間における受光光量が見掛け上同じレベル(基準光量)
に合せられて、１フレーム内のフリッカが除去される。

【００１６】また、請求項２に係る発明は、請求項１に
係る発明の撮像装置のフリッカ補正回路において、上記
利得制御手段は、電子シャッタ速度に応じて、上記受光
手段によって測定された各水平期間毎の光量を間引くデ
ータ間引き手段を備えていることを特徴としている。

【００１７】上記構成によれば、電子シャッタ速度が遅
い場合には各水平ラインの蓄積時間が長くなり、上記利
得制御手段が利得を得る際に用いるデータ数が多くな
る。その場合には、上記利得制御手段の上記データ間引
き手段によって、電子シャッタ速度の低下の度合いに応
じて上記受光手段からの各水平期間毎の光量が間引かれ
て、必要最小限のデータ数で１フレーム内のフリッカが
除去される。

【００１８】また、請求項３に係る発明は、請求項１に
係る発明の撮像装置のフリッカ補正回路において、上記
受光手段は、電子シャッタ速度に応じて、各水平期間毎
の光量を間引いて測定するようになっていることを特徴
としている。

【００１９】上記構成によれば、上記電子シャッタ速度
の低下の度合いに応じて、上記受光手段によって、各水
平期間毎の光量が間引かれて測定される。こうして、必
要最小限のデータ数で１フレーム内のフリッカが除去さ
れる。

【００２０】また、請求項４に係る発明は、請求項１に
係る発明の撮像装置のフリッカ補正回路において、電子
シャッタ速度,蛍光灯光量変化の周期および電荷蓄積開
始時期の組み合わせと上記利得とを対応付けて格納した
テーブルを備えると共に、上記利得制御手段は、上記測
定された各水平期間毎の光量に基づいて蛍光灯の光量変
化のピークを検出するピーク検出手段と、上記ピーク検
出時からの水平期間数をカウントするカウント手段と、
上記ピーク検出部からのピーク位置と上記カウント手段
からの水平期間数に基づいて上記蛍光灯の光量変化の周
期を求める周期算出手段と、上記カウント手段からの水
平期間数とシャッタ制御信号とに基づいて上記ピークを
基点とした電荷蓄積開始時期を求め,この求めた電荷蓄
積開始時期と上記シャッタ制御信号に基づく電子シャッ
タ速度と上記蛍光灯光量変化の周期とに基づいて,上記
テーブルを検索して上記利得を得るテーブル検索手段を
有することを特徴としている。

【００２１】上記構成によれば、テーブル検索手段によ
って、カウント手段でカウントされた蛍光灯の光量変化
のピーク検出時からの水平期間数とシャッタ制御信号と
に基づいて、上記ピークを基点とした電荷蓄積開始時期
が求められる。そして、この電荷蓄積開始時期と、上記
シャッタ制御信号に基づく電子シャッタ速度と、周期算
出手段で求められた上記蛍光灯の光量変化の周期とに基
づいて、テーブルが検索されて上記利得が得られる。こ
うして、請求項１に係る発明における光量の積分演算や
この積分値を用いた利得の演算等の演算処理を行うこと
なく、簡単なテーブル引きによって上記利得が得られ
る。

【００２２】また、請求項５に係る発明は、各水平期間
における光量を測定する受光素子と一体に形成された撮
像素子であって、上記受光手段によって各水平期間毎に
測定された光量を表す光量信号を上記撮像素子からの映
像信号のブランキング期間に挿入する信号挿入手段を備
えたことを特徴としている。

【００２３】上記構成によれば、撮像素子に、各水平期
間における光量を測定する受光素子と、上記受光手段で
測定された光量を表す光量信号を映像信号のブランキン
グ期間に挿入する信号挿入手段とが、一体に設けられて
いる。したがって、この撮像素子を用いれば、映像信号
のブランキング期間に挿入された光量信号を分離し、こ
の光量信号に基づいて、各水平ラインの電荷蓄積期間に
おける受光光量を求めることによって、１フレーム内の
フリッカを除去することが可能になる。

【００２４】

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 ＜第１実施の形態＞図１は、本実施の形態における撮像
装置のフリッカ補正回路の構成例を示すブロック図であ
る。図１において、１１はＣＭＯＳセンサ、１２は１水
平期間の光量を測定して上記光量を表す光量信号を出力
する受光素子、１３は制御電圧のレベルによって利得が
変化する利得可変増幅器である。そして、利得制御回路
１４は、受光素子１２からの光量信号と電子シャッタ制
御信号とから補正用利得を求め、上記制御電圧としての
補正用利得信号を利得可変増幅器１３に出力して利得可
変増幅器１３の利得を制御する。

【００２５】図２は、上記構成を有する撮像装置のフリ
ッカ補正回路によるフリッカ補正の原理を示す。以下、
図２に従って、本実施の形態におけるフリッカ補正原理
について説明する。すなわち、１水平ラインの蓄積期間
における標準の光量をＬsとし、ｎライン目の蓄積期間
における受光光量をＬnとすると、Ｋn・Ｌn＝Ｌsになる
ような利得Ｋnを算出する。そして、ｎライン目のＣＭ
ＯＳセンサ１１からの映像信号Ｐnを利得Ｋnで増幅した
補正映像信号Ｐns＝Ｋn・Ｐnを求める。この補正映像信
号Ｐnsは、標準光量Ｌs下で撮像された際におけるＣＭ
ＯＳセンサ１１からの映像信号とみなすことができる。
したがって、上述の演算を全水平ラインの映像信号につ
いて行うことによって、各フレーム内にフリッカの生じ
ない映像を得ることができるのである。

【００２６】以下、上述のことを、さらに詳細に説明す
る。図３に示すように、ｎライン目の蓄積期間における
受光光量Ｌnは、ｎライン目のシャッタパルス１５が入
力されて蓄積が開始されてから読み出しパルス１６が入
力されて読み出しが開始されるまでの蓄積期間での受光
光量である。そして、その値は、シャッタパルス１５の
１シフト時間である１水平期間の受光光量を積分した値
で表される。ここで、読み出しパルス１６の入力時点か
らｄ水平期間だけ前の時点にシャッタパルス１５が入力
されたとし、ｘ水平期間の受光光量をｌxとすると、ｎ
ライン目の蓄積期間における受光光量Ｌnは Ｌn＝ｌ_(n-d+1)＋ｌ_(n-d+2)＋…＋ｌ_(x)＋…＋ｌ_(n-1)
＋ｌ_n で表され、補正利得Ｋnは Ｋn＝Ｌs/Ｌn ＝Ｌs/(ｌ_(n-d+1)＋ｌ_(n-d+2)＋…＋ｌ_x＋…＋ｌ_(n-1)
＋ｌ_n） で算出することができる。

【００２７】尚、上記シャッタパルス１５と読み出しパ
ルス１６との間隔を表す水平期間数ｄは、電子シャッタ
の速度により定まる。

【００２８】図１に示すフリッカ補正回路においては、
各水平期間の受光光量ｌxを受光素子１２で測定する。
そして、利得制御回路１４によって、受光光量ｌxに基
づいてｎライン目の蓄積期間における受光光量Ｌnを求
めて補正利得Ｋnの上記演算を行う。さらに、利得可変
増幅器１３によって、上記得られた利得Ｋnを用いてＣ
ＭＯＳセンサ１１からの映像信号Ｐnを増幅して、補正
映像信号Ｐnsを得るのである。

【００２９】これによって、上記蛍光灯の光量変化の影
響を受けない映像信号を得ることができ、１フレーム内
でのフリッカを除去することができると共に、各フレー
ム間のフリッカも当然のごとく除去することが可能とな
るのである。

【００３０】尚、本実施の形態においては、水平期間の
受光光量ｌxのｄ個の和によってｎライン目の蓄積期間
における受光光量Ｌnを求める必要がある。したがっ
て、各水平期間に計測した光量ｌxを、利得制御回路１
４に内蔵されたｄ個の記憶素子に記憶しておくのであ
る。ところが、電子シャッタ速度が低速である場合には
水平期間数ｄが大きくなるために、総ての電子シャッタ
速度の範囲で補正を行うには最大 ｄmax＝(１フレームの周期)/(１水平期間の周期) 個の記憶素子が必要となり、回路規模が大きくなってし
まう。そのために、電子シャッタの設定値によって、高
速シャッタモードの場合には総ての(ｄ個の)１水平期間
の受光光量ｌxを用いて補正利得Ｋnを演算する一方、低
速シャッタモードの場合にはフリッカ補正を妨げない程
度に各水平期間の受光光量ｌxの取り込み数を間引いて
補正利得Ｋnを演算するのである。このような構成であ
っても、上述と同様の効果を得ることができ、且つ、フ
リッカ補正回路の回路構成を小さくできるのである。

【００３１】尚、上記利得制御回路１４によって各水平
期間の受光光量ｌxの取り込み数を間引く代りに、受光
素子１２側で各水平期間の受光光量ｌxを間引いて測定
しても何ら差し支えない。

【００３２】このように、本実施の形態においては、各
水平期間の受光光量ｌxを順次受光素子１２で測定して
記憶素子に記憶する。そして、利得制御回路１４によっ
て、電子シャッタ制御信号のシャッタパルス１５と読み
出しパルス１６と上記記憶された各水平期間の受光光量
ｌxとに基づいて、ｎライン目の蓄積期間における受光
光量Ｌnを求める。そして、さらに標準光量Ｌsに基づい
て上記演算式に従って補正利得Ｋnを演算し、補正用利
得信号を利得可変増幅器１３に送出する。そうすると、
利得可変増幅器１３は、受けた利得Ｋnを用いてＣＭＯ
Ｓセンサ１１からの映像信号Ｐnを増幅することで補正
映像信号Ｐnsを求めて、出力するようにしている。

【００３３】したがって、各水平ライン毎の蛍光灯光量
を見掛け上同じレベルに合わせることができ、蛍光灯下
おいてＣＭＯＳセンサ１１からの映像出力に基づく画像
に生ずる１フレーム内の垂直方向のフリッカを除去する
ことができるのである。

【００３４】＜第２実施の形態＞図４は、第１実施の形
態の撮像装置のフリッカ補正回路における利得制御回路
１４とは異なる利得制御回路の構成を示す。但し、ＣＭ
ＯＳセンサおよび利得可変増幅器の構成は、第１実施の
形態におけるＣＭＯＳセンサ１１および利得可変増幅器
１３と同じであるとする。上述したように、蛍光灯光量
の変化は電源周波数によって定まるので、電源周波数毎
に各水平期間の受光光量ｌxの変化が予め解っていれ
ば、電源周波数とｎライン目の上記シャッタパルスの位
置と電子シャッタ速度とによって、ｎライン目の蓄積期
間における受光光量Ｌnが定まり、補正利得Ｋnが定まる
ことになる。

【００３５】そこで、本実施の形態においては、予め電
源周期と電子シャッタ速度とシャッタパルスの位置をパ
ラメータとした補正利得Ｋnを求めておき、テーブル２
６に格納しておく。そして、ピーク検出部２２によっ
て、受光素子２１からの各水平期間の受光光量ｌxの変
化から蛍光灯光量のピークを検出する。また、ラインカ
ウンタ２３によって上記ピーク検出時からの水平期間の
数を求め、得られた水平期間数をテーブル検索部２５に
送出する。さらに、水平期間数のカウント値を周期算出
部２４に送出する。そして、周期算出部２４によって、
隣接する２つのピークの間隔から光量変化の周期を求
め、周期を水平ライン数で表す周期信号をテーブル検索
部２５に送出する。

【００３６】そうすると、上記テーブル検索部２５は、
ラインカウンタ２３からの水平期間数と電子シャッタ制
御信号に基づいて、上記シャッタパルスの位置(上記ピ
ークの検出時から上記シャッタパルスまでの水平期間
数)を求める。そして、得られた上記シャッタパルスの
位置と、周期算出部２４からの周期信号に基づく電源周
期と、上記電子シャッタ制御信号に基づく電子シャッタ
速度とをパラメータとして、テーブル２６を検索して補
正利得Ｋnを読み出し、利得可変増幅器１３に送出する
のである。

【００３７】以下、第１実施の形態の場合と同様にし
て、利得可変増幅器によって、受けた補正利得Ｋnを用
いてＣＭＯＳセンサからの映像信号Ｐnを増幅して補正
映像信号Ｐnsが得られるのである。したがって、上記構
成の利得制御回路を用いて、第１実施の形態と同様の結
果を得ることができる。

【００３８】上述のように、本実施の形態における利得
制御回路では、ｎライン目の蓄積期間における受光光量
Ｌnの演算や補正利得Ｋnの演算等の演算処理を行う必要
がなく、テーブル２６の検索等の簡単な処理で補正利得
Ｋnを得ることができるのである。

【００３９】＜第３実施の形態＞上記各実施の形態にお
いては、１水平期間における光量を測定する受光素子１
２,２１をＣＭＯＳセンサ１１とは別に構成する場合を
例に挙げて説明したが、図５に示すように、上記受光素
子をＣＭＯＳセンサと一体に構成することもできる。図
５の場合は、その一例として、ＣＭＯＳセンサ３１の画
素部３２と遮光部３３との周辺に上記受光素子としての
光量測定部３４を設けている。さらに、光量測定部３４
によって各水平期間毎に測定された受光光量ｌxを表す
光量信号を映像信号のブランキング期間に挿入する光量
信号挿入手段(図示せず)を、ＣＭＯＳセンサ３１に一体
に設けている。

【００４０】このように、上記受光素子(光量測定部３
４)及び光量信号挿入手段をＣＭＯＳセンサ３１に一体
化させた撮像装置のフリッカ補正回路の構成を図６に示
す。ここで、図６(a)はフリッカ補正回路の構成図であ
り、図６(b)は映像信号と光量信号選択パルスの説明図
である。

【００４１】図６において、ＣＭＯＳセンサ３１は、タ
イミング調整回路３７からの光量信号選択パルスに基づ
いて、光量測定部３４によって１水平期間の受光光量ｌ
xを測定し、上記光量信号挿入手段によって受光光量ｌx
を表す光量信号を映像信号のブランキング期間に挿入す
る。こうして、ＣＭＯＳセンサ３１から、上記光量信号
が挿入された映像信号が利得可変増幅器３５と利得制御
回路３６とに送出される。そうすると、利得制御回路３
６は、タイミング調整回路３７からの光量信号選択パル
スに基づいて上記検出信号から光量信号を抜き出して各
水平期間の受光光量ｌxを求め、さらに、電子シャッタ
制御信号に基づいてｎライン目の蓄積期間における受光
光量Ｌnを算出する。そして、受光光量Ｌnと標準光量Ｌ
sとに基づいて補正利得Ｋnを演算し、補正用利得信号を
利得可変増幅器３５に送出する。そうすると、利得可変
増幅器３５は、受けた補正利得Ｋnを用いてＣＭＯＳセ
ンサ３１の画素部３２からの映像信号Ｐnを増幅するこ
とで補正映像信号Ｐnsを得、出力するのである。

【００４２】したがって、本実施の形態によれば、第１
実施の形態のように、ＣＭＯＳセンサ３１とは別体に受
光素子を設ける場合よりも構成部品が少なくすることが
できるのである。

【００４３】尚、上記各実施の形態においては、上記撮
像素子としてＣＭＯＳセンサを用いた場合を例に説明し
たが、ＭＯＳセンサを用いても差し支えない。また、上
述したように、上記各実施の形態における撮像装置のフ
リッカ補正回路は、各フレーム間のフリッカも補正可能
である。したがって、ＣＣＤセンサ等の各フレーム間で
フリッカが生ずる撮像素子にも適用可能であることは言
うまでもない。

【００４４】

【発明の効果】以上より明らかなように、請求項１に係
る発明の撮像装置のフリッカ補正回路は、利得制御手段
によって、撮像素子における各水平ラインの蓄積時間内
に受光手段で各水平期間毎に測定された光量の積分値を
基準光量にするための利得を求め、利得可変増幅手段に
よって、上記撮像素子からの映像信号を上記利得で増幅
するので、各水平ラインの蓄積時間における受光光量を
見掛け上同じレベル(基準光量)にできる。したがって、
各水平ラインにおける映像信号は同じ光量下での撮像で
得られたものと見なすことができ、ＣＭＯＳセンサやＭ
ＯＳセンサを用いた撮像装置における１フレーム内のフ
リッカを除去できる。

【００４５】また、請求項２に係る発明の撮像装置のフ
リッカ補正回路における上記利得制御手段は、データ間
引き手段を有して、電子シャッタ速度に応じて上記受光
手段で測定された各水平期間毎の光量を間引くので、電
子シャッタ速度の低下に伴う利得算出用データの増加を
抑えることができる。したがって、必要最小限のデータ
数で１フレーム内のフリッカを除去できる。

【００４６】また、請求項３に係る発明の撮像装置のフ
リッカ補正回路における上記受光手段は、電子シャッタ
速度に応じて各水平期間毎の光量を間引いて測定するの
で、電子シャッタ速度の低下に伴う利得算出用データの
増加を抑えることができる。したがって、必要最小限の
データ数で１フレーム内のフリッカを除去できる。

【００４７】また、請求項４に係る発明の撮像装置のフ
リッカ補正回路は、テーブル検索手段によって、カウン
ト手段からの水平期間数とシャッタ制御信号とに基づい
て蛍光灯の光量変化のピークを基点とした電荷蓄積開始
時期を求め、この電荷蓄積開始時期と、シャッタ制御信
号に基づく電子シャッタ速度と、周期算出手段で求めら
れた蛍光灯光量変化の周期とに基づいて、テーブルを検
索して上記利得を得るので、請求項１に係る発明におけ
る積分演算やこの積分値を用いた利得の演算等の演算処
理の必要がなく、テーブル引き等の簡単な処理によって
上記利得を得ることができる。

【００４８】また、請求項５に係る発明の撮像素子は、
各水平期間における光量を測定する受光素子と一体に形
成されると共に、上記受光手段で各水平期間毎に測定さ
れた光量を表す光量信号を上記撮像素子からの映像信号
のブランキング期間に挿入する信号挿入手段を有するの
で、この撮像素子を用いれば、映像信号のブランキング
期間から分離された光量信号に基づいて各水平ラインの
電荷蓄積期間における受光光量を求めることによって、
１フレーム内のフリッカを除去することが可能になる。
その場合に、上記受光素子と撮像素子とは一体に形成さ
れているので、構成部品数を少なくできる。

【図面の簡単な説明】

【図１】 この発明の撮像装置のフリッカ補正回路にお
ける一構成例を示すブロック図である。

【図２】 図１に示すフリッカ補正回路によるフリッカ
補正の原理を示す図である。

【図３】 ｎライン目の蓄積期間における受光光量Ｌn
の算出方法の説明図である。

【図４】 図１とは異なる利得制御回路の構成を示す図
である。

【図５】 受光素子を一体に構成したＣＭＯＳセンサを
示す図である。

【図６】 受光素子をＣＭＯＳセンサに一体化させた撮
像装置におけるフリッカ補正回路の構成図である。

【図７】 電源電圧の周波数が６０Ｈzの場合における
蛍光灯光量の変化を示す図である。

【図８】 従来のフレーム間でのフリッカを除去するフ
リッカ除去回路図である。

【図９】 図８に示すフリッカ除去回路の動作原理を示
す図である。

【図１０】 ＣＭＯＳセンサの部分構成および動作を示
す図である。

【図１１】 図１０に示すＣＭＯＳセンサを動作させる
ためのシャッタパルスと読み出しパルスとのタイミング
を示す図である。

【図１２】 電子シャッタ速度が蛍光灯の光量変化周期
の正の整数倍である場合における蓄積時間と蛍光灯光量
との関係を示す図である。

【図１３】 電子シャッタ速度が蛍光灯の光量変化周期
の正の整数倍ではない場合における蓄積時間と蛍光灯光
量との関係を示す図である。

【符号の説明】

１１,３１…ＣＭＯＳセンサ、１２,２１…受光素子、
１３,３５…利得可変増幅器、１４,３６
…利得制御回路、 １５…シャッタパルス、
１６…読み出しパルス、 ２２…ピーク検
出部、２３…ラインカウンタ、 ２４…周
期算出部、２５…テーブル検索部、 ２６
…テーブル、３２…画素部、 ３
３…遮光部、３４…光量測定部、 ３
７…タイミング調整回路。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA14 FA06 GA10 GB09 5C021 PA17 PA56 PA66 PA67 PA76 PA78 PA80 PA87 RA08 YA07 5C022 AA00 AB17 AB18 AB20 AB51 AC31 AC42 AC69 5C024 AA01 BA00 CA07 CA17 DA00 FA01 GA31 HA10 HA11 HA19 HA20 HA25 JA04

Claims (5)

【特許請求の範囲】
1. 【請求項１】 撮像素子から入力された映像信号を、制
   御信号に基づく利得で増幅する利得可変増幅手段と、 各水平期間における光量を測定する受光手段と、 上記撮像素子の各水平ライン毎に、当該水平ラインの蓄
   積時間内に上記受光手段によって各水平期間毎に測定さ
   れた光量の積分値を得、この積分値に対する基準光量の
   比の値である利得を求め、この利得を表す信号を上記制
   御信号として上記利得可変増幅手段に送出する利得制御
   手段を備えたことを特徴とする撮像装置のフリッカ補正
   回路。
2. 【請求項２】 請求項１に記載の撮像装置のフリッカ補
   正回路において、 上記利得制御手段は、電子シャッタ速度に応じて、上記
   受光手段によって測定された各水平期間毎の光量を間引
   くデータ間引き手段を備えていることを特徴とする撮像
   装置のフリッカ補正回路。
3. 【請求項３】 請求項１に記載の撮像装置のフリッカ補
   正回路において、 上記受光手段は、電子シャッタ速度に応じて、各水平期
   間毎の光量を間引いて測定するようになっていることを
   特徴とする撮像装置のフリッカ補正回路。
4. 【請求項４】 請求項１に記載の撮像装置のフリッカ補
   正回路において、 電子シャッタ速度,蛍光灯光量変化の周期および電荷蓄
   積開始時期の組み合わせと上記利得とを対応付けて格納
   したテーブルを備えると共に、 上記利得制御手段は、 上記測定された各水平期間毎の光量に基づいて、蛍光灯
   の光量変化のピークを検出するピーク検出手段と、 上記ピーク検出時からの水平期間数をカウントするカウ
   ント手段と、 上記ピーク検出部からのピーク位置と上記カウント手段
   からの水平期間数とに基づいて、上記蛍光灯の光量変化
   の周期を求める周期算出手段と、 上記カウント手段からの水平期間数とシャッタ制御信号
   とに基づいて上記ピークを基点とした電荷蓄積開始時期
   を求め、この求めた電荷蓄積開始時期と上記シャッタ制
   御信号に基づく電子シャッタ速度と上記蛍光灯光量変化
   の周期とに基づいて、上記テーブルを検索して上記利得
   を得るテーブル検索手段を有することを特徴とする撮像
   装置のフリッカ補正回路。
5. 【請求項５】 各水平期間における光量を測定する受光
   素子と一体に形成された撮像素子であって、 上記受光手段によって各水平期間毎に測定された光量を
   表す光量信号を、上記撮像素子からの映像信号のブラン
   キング期間に挿入する信号挿入手段を備えたことを特徴
   とする撮像素子。