JP2802809B2 - コンパレータ回路 - Google Patents
コンパレータ回路Info
- Publication number
- JP2802809B2 JP2802809B2 JP2081722A JP8172290A JP2802809B2 JP 2802809 B2 JP2802809 B2 JP 2802809B2 JP 2081722 A JP2081722 A JP 2081722A JP 8172290 A JP8172290 A JP 8172290A JP 2802809 B2 JP2802809 B2 JP 2802809B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer
- level
- input
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばIC試験装置における被試験IC素子の
出力を高入力インピーダンスのバッファを通して比較レ
ベルと比較するコンパレータ回路に関する。
出力を高入力インピーダンスのバッファを通して比較レ
ベルと比較するコンパレータ回路に関する。
「従来の技術」 例えばIC試験装置において、第４図に示すように被試
験IC素子11からの波形出力がバッファ12を通してコンパ
レータ13に供給され、比較レベル発生器14からの比較レ
ベルと比較されることが行われている。バッファ12は被
試験IC素子11に対して高入力インピーダンスを実現させ
るためのものであり、利得は一般に１である。
験IC素子11からの波形出力がバッファ12を通してコンパ
レータ13に供給され、比較レベル発生器14からの比較レ
ベルと比較されることが行われている。バッファ12は被
試験IC素子11に対して高入力インピーダンスを実現させ
るためのものであり、利得は一般に１である。
「発明が解決しようとする課題」 被試験IC素子11の動作周波数が高い場合は、バッファ
12及びコンパレータ13として高速動作可能なものを使用
しなければならない。しかしバッファ12は高速動作可能
なもの程、入出力間の誤差は大きくなり、例えば入力が
1Vでも出力が1V以上になったり、1V以下になったりする
ため、この高速動作バッファを用いると低速動作時にお
いても比較精度が悪くなる。
12及びコンパレータ13として高速動作可能なものを使用
しなければならない。しかしバッファ12は高速動作可能
なもの程、入出力間の誤差は大きくなり、例えば入力が
1Vでも出力が1V以上になったり、1V以下になったりする
ため、この高速動作バッファを用いると低速動作時にお
いても比較精度が悪くなる。
「課題を解決するための手段」 この発明によればバッファの入力レベルと出力レベル
とが引き算器で引き算され、その引き算結果は比較レベ
ルと加算器で加算され、その加算出力とバッファの出力
とがコンパレータで比較される。
とが引き算器で引き算され、その引き算結果は比較レベ
ルと加算器で加算され、その加算出力とバッファの出力
とがコンパレータで比較される。
「作 用」 バッファの誤差により出力レベルが入力レベルより例
えば大きくなると、その大きくなった分が引き算器で検
出され、その分だけ比較レベルが加算器で大きくされ
る。従って、コンパレータで正しい比較が行われる。
えば大きくなると、その大きくなった分が引き算器で検
出され、その分だけ比較レベルが加算器で大きくされ
る。従って、コンパレータで正しい比較が行われる。
「実施例」 第１図にこの発明の実施例を示し、第４図と対応する
部分に同一符号を付けてある。この発明ではバッファ12
の入力と出力とが引き算器15へ供給され、引き算器15か
ら入力と出力とのレベル差が出力され、出力レベレルの
方が大きい場合は正の出力とされ、入力レベルの方が大
きい場合は負の出力とされる。引き算器15の出力は加算
器16で比較レベル発生器14の比較レベルと加算され、そ
の加算出力が比較レベルとしてコンパレータ13へ供給さ
れてバッファ12の出力と比較される。
部分に同一符号を付けてある。この発明ではバッファ12
の入力と出力とが引き算器15へ供給され、引き算器15か
ら入力と出力とのレベル差が出力され、出力レベレルの
方が大きい場合は正の出力とされ、入力レベルの方が大
きい場合は負の出力とされる。引き算器15の出力は加算
器16で比較レベル発生器14の比較レベルと加算され、そ
の加算出力が比較レベルとしてコンパレータ13へ供給さ
れてバッファ12の出力と比較される。
バッファ12の入力電圧VINに対し、バッファ12内で誤
差電圧Verrが発生し、バッファ12の出力電圧がVIN＋V
errとなったとすると、引き算器15の出力電圧はVerrと
なり、これが比較レベルVaと加算器16で加算され、この
加算出力Va＋Verrと、バッファ12の出力VIN＋Verrとが
コンパレータ13で比較されるため、誤差電圧Verrは打消
され、比較レベルVaと入力電圧VINとを比較したと同等
になる。つまりバッファ12として高速動作可能なものを
使用し、従って入出力特性精度が悪く、出力は入力に対
し可成り誤差Verrをもったものとなるが、この誤差に影
響されず正しい比較が行われる。
差電圧Verrが発生し、バッファ12の出力電圧がVIN＋V
errとなったとすると、引き算器15の出力電圧はVerrと
なり、これが比較レベルVaと加算器16で加算され、この
加算出力Va＋Verrと、バッファ12の出力VIN＋Verrとが
コンパレータ13で比較されるため、誤差電圧Verrは打消
され、比較レベルVaと入力電圧VINとを比較したと同等
になる。つまりバッファ12として高速動作可能なものを
使用し、従って入出力特性精度が悪く、出力は入力に対
し可成り誤差Verrをもったものとなるが、この誤差に影
響されず正しい比較が行われる。
第２図に引き算器15、加算器16を具体的に構成した例
を示す。引き算器15、加算器16はそれぞれ低速動作の演
算増幅器17,18を用いて実現した場合である。比較レベ
ル発生器14の出力は演算増幅器よりなる極性反転回路19
を通じて加算器16へ供給されている。引き算器15、加算
器16、極性反転器19内における各抵抗器は同一抵抗値Ｒ
のものを使用した場合である。
を示す。引き算器15、加算器16はそれぞれ低速動作の演
算増幅器17,18を用いて実現した場合である。比較レベ
ル発生器14の出力は演算増幅器よりなる極性反転回路19
を通じて加算器16へ供給されている。引き算器15、加算
器16、極性反転器19内における各抵抗器は同一抵抗値Ｒ
のものを使用した場合である。
バッファ12の入力電圧VINは２分の１に分圧されて引
き算器15内の演算増幅器17の非反転入力側へ供給され、
その入力電圧VIN/2と演算増幅器17の反転入力電圧が等
しくなるように帰還動作するため、演算増幅器17の反転
入力側の電圧はバッファ12の出力電圧からVIN/2を引い
た値 となる。従って引き算器15の出力電圧Vdは、 となる。極性反転回路19の出力電圧VbはVaであるから、
加算器16は加算反転出力とする場合とされてあるから、
加算器16の出力電圧Vcは VC＝−（Vb＋Vd）＝Va＋Verr となる。なお引き算器15、加算器16は高速動作するもの
が得られないため、高速動作可能なバッファ12を使用す
ることにより、高速動作では高精度は得られないが高速
で比較動作を行うことができ、低速動作時には、そのよ
うな誤差をもつバッファ12を使用するが、前記誤差の打
消作用が行われ、高精度特性が得られる。
き算器15内の演算増幅器17の非反転入力側へ供給され、
その入力電圧VIN/2と演算増幅器17の反転入力電圧が等
しくなるように帰還動作するため、演算増幅器17の反転
入力側の電圧はバッファ12の出力電圧からVIN/2を引い
た値 となる。従って引き算器15の出力電圧Vdは、 となる。極性反転回路19の出力電圧VbはVaであるから、
加算器16は加算反転出力とする場合とされてあるから、
加算器16の出力電圧Vcは VC＝−（Vb＋Vd）＝Va＋Verr となる。なお引き算器15、加算器16は高速動作するもの
が得られないため、高速動作可能なバッファ12を使用す
ることにより、高速動作では高精度は得られないが高速
で比較動作を行うことができ、低速動作時には、そのよ
うな誤差をもつバッファ12を使用するが、前記誤差の打
消作用が行われ、高精度特性が得られる。
第３図に示すように、引き算器15の出力側と加算器16
の入力側との間に、アナログスイッチ、リレーなどのス
イッチ21を直列に挿入し、高速モードの時はスイッチ21
をオフとし、低速動作における高精度モードの時はスイ
ッチ21をオンとして使用してもよい。
の入力側との間に、アナログスイッチ、リレーなどのス
イッチ21を直列に挿入し、高速モードの時はスイッチ21
をオフとし、低速動作における高精度モードの時はスイ
ッチ21をオンとして使用してもよい。
「発明の効果」 以上述べたように、この発明によれば高速動作可能な
バッファを用いてもはそのバッファの入出力誤差を検出
し、その誤差分だけ比較レベルを補償しているため、低
速動作時には、高精度のレベル比較を行うことができ、
かつ、高速動作も可能である。
バッファを用いてもはそのバッファの入出力誤差を検出
し、その誤差分だけ比較レベルを補償しているため、低
速動作時には、高精度のレベル比較を行うことができ、
かつ、高速動作も可能である。
第１図はこの発明の実施例を示すブロック図、第２図は
第１図中の引き算器15及び加算器16を具体化したこの発
明の実施例を示す接続図、第３図はこの発明の他の実施
例を示すブロック図、第４図は従来のコンパレータ回路
を示すブロック図である。
第１図中の引き算器15及び加算器16を具体化したこの発
明の実施例を示す接続図、第３図はこの発明の他の実施
例を示すブロック図、第４図は従来のコンパレータ回路
を示すブロック図である。
Claims (1)
- 【請求項１】入力信号が供給されるバッファと、 そのバッファの入力レベルと出力レベルとの差を出力す
る引き算器と、 その引き算器の出力と比較レベルとを加算する加算器
と、 その加算器の出力と上記バッファの出力とを比較するコ
ンパレータと、 を具備するコンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081722A JP2802809B2 (ja) | 1990-03-29 | 1990-03-29 | コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081722A JP2802809B2 (ja) | 1990-03-29 | 1990-03-29 | コンパレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03279870A JPH03279870A (ja) | 1991-12-11 |
| JP2802809B2 true JP2802809B2 (ja) | 1998-09-24 |
Family
ID=13754309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2081722A Expired - Lifetime JP2802809B2 (ja) | 1990-03-29 | 1990-03-29 | コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802809B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3070339A1 (en) * | 2017-07-18 | 2019-01-24 | Nissan Motor Co., Ltd. | Voltage sensor diagnostic device and voltage sensor diagnostic method |
| CN112415257B (zh) * | 2020-10-26 | 2022-04-22 | 海信视像科技股份有限公司 | 电压检测电路与电子设备 |
-
1990
- 1990-03-29 JP JP2081722A patent/JP2802809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03279870A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08237047A (ja) | 差動振幅検出回路および方法 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JP2802809B2 (ja) | コンパレータ回路 | |
| JPH0287075A (ja) | 電流センサ回路 | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| JP4242800B2 (ja) | センサ回路 | |
| US4327329A (en) | Electrical signal processing | |
| JPH035160B2 (ja) | ||
| JPH0639344Y2 (ja) | 電流・電圧制限回路 | |
| CN111273080A (zh) | 精密测量电路 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JP2867732B2 (ja) | 電圧比較装置 | |
| JP2988039B2 (ja) | 周波数／周期測定装置 | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| JPS6131560B2 (ja) | ||
| JPH0441531B2 (ja) | ||
| JP2585734B2 (ja) | 雑音抑圧回路 | |
| JP2001267854A (ja) | 光受信装置 | |
| JPH0775336B2 (ja) | 光受信回路 | |
| JPH0419880Y2 (ja) | ||
| JP3384543B2 (ja) | カスケードａ／ｄ変換器 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| JP2602720Y2 (ja) | 時間計測装置の入力回路 | |
| KR100364796B1 (ko) | 디씨 오프셋(ｄｃ ｏｆｆｓｅｔ) 제거회로 | |
| JPH0156385B2 (ja) |