JP2867732B2 - 電圧比較装置 - Google Patents
電圧比較装置Info
- Publication number
- JP2867732B2 JP2867732B2 JP8236691A JP8236691A JP2867732B2 JP 2867732 B2 JP2867732 B2 JP 2867732B2 JP 8236691 A JP8236691 A JP 8236691A JP 8236691 A JP8236691 A JP 8236691A JP 2867732 B2 JP2867732 B2 JP 2867732B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparison
- input
- reference voltage
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、１個の入力信号を２個
の差動型コンパレータで比較する電圧比較装置に関し、
詳しくは２個の差動型コンパレータを接続したときに発
生する誤差をキャンセルする機能を有する電圧比較装置
に関するものである。
の差動型コンパレータで比較する電圧比較装置に関し、
詳しくは２個の差動型コンパレータを接続したときに発
生する誤差をキャンセルする機能を有する電圧比較装置
に関するものである。
【０００２】
【従来の技術】まず、差動型コンパレータについて説明
する。図４は、差動型コンパレータの構成図である。図
において、r1，r2は抵抗で抵抗値も各々同名とする。１
は抵抗値r0をもつ入力回路、３は比較電位発生回路で、
入力信号Ｅ［Ｖ］と基準電圧Ｖref1［Ｖ］とを加算し、
（r0＋r1）とr2で分圧したａ点に現れる電圧Ｖa ［Ｖ］
をコンパレータ５に入力する。コンパレータ５はａ点に
現れる電圧Ｖa ［Ｖ］とＧＮＤ電圧を比較し、Ｖa ≧０
であるかないかで出力信号をＨレベルかＬレベルかに切
り替える。この様な構成の差動型コンパレータの働きを
説明する。コンパレータの入力インピーダンスは無限大
であると仮定するので、ａ点に現れる電圧Ｖa ［Ｖ］
（ＧＮＤ電圧と比較するための電圧）をr0，r1，r2とＥ
［Ｖ］，Ｖref1［Ｖ］を用いて表すことができ、 Ｖa ＝ {Ｅ×r2＋Ｖref1 (r0＋r1)}/(r0＋r1＋r2) である。この差動型コンパレータの出力が反転するとき
の入力電圧をＥr1［Ｖ］とする。この時Ｖa ［Ｖ］はＧ
ＮＤ電圧すなわち０［Ｖ］であるので、Ｅr1［Ｖ］を基
準電圧Ｖref1［Ｖ］で表すと、 Ｅr1＝−Ｖref1×{(r0＋r1)/r2} である。よってこの差動型コンパレータは、入力信号が
Ｅr1［Ｖ］以上の電圧であるかないかを検出する。
する。図４は、差動型コンパレータの構成図である。図
において、r1，r2は抵抗で抵抗値も各々同名とする。１
は抵抗値r0をもつ入力回路、３は比較電位発生回路で、
入力信号Ｅ［Ｖ］と基準電圧Ｖref1［Ｖ］とを加算し、
（r0＋r1）とr2で分圧したａ点に現れる電圧Ｖa ［Ｖ］
をコンパレータ５に入力する。コンパレータ５はａ点に
現れる電圧Ｖa ［Ｖ］とＧＮＤ電圧を比較し、Ｖa ≧０
であるかないかで出力信号をＨレベルかＬレベルかに切
り替える。この様な構成の差動型コンパレータの働きを
説明する。コンパレータの入力インピーダンスは無限大
であると仮定するので、ａ点に現れる電圧Ｖa ［Ｖ］
（ＧＮＤ電圧と比較するための電圧）をr0，r1，r2とＥ
［Ｖ］，Ｖref1［Ｖ］を用いて表すことができ、 Ｖa ＝ {Ｅ×r2＋Ｖref1 (r0＋r1)}/(r0＋r1＋r2) である。この差動型コンパレータの出力が反転するとき
の入力電圧をＥr1［Ｖ］とする。この時Ｖa ［Ｖ］はＧ
ＮＤ電圧すなわち０［Ｖ］であるので、Ｅr1［Ｖ］を基
準電圧Ｖref1［Ｖ］で表すと、 Ｅr1＝−Ｖref1×{(r0＋r1)/r2} である。よってこの差動型コンパレータは、入力信号が
Ｅr1［Ｖ］以上の電圧であるかないかを検出する。
【０００３】次に従来例の２個の差動型コンパレータで
比較する電圧比較装置について説明する。図５は、従来
例の電圧比較装置の構成図である。図において、図４と
同一のものは同一の符号をつけるものとする。r3，r4は
抵抗で抵抗値も各々同名とする。４は比較電位発生回路
で、入力信号Ｅ［Ｖ］と基準電圧Ｖref2［Ｖ］とを加算
し、（r0＋r3）とr4で分圧したｂ点に現れる電圧Ｖb
［Ｖ］をコンパレータ６に入力する。コンパレータ６は
ｂ点に現れる電圧Ｖb［Ｖ］とＧＮＤ電圧を比較し、Ｖb
≧０であるかないかで出力信号をＨレベルかＬレベルか
に切り替える。この様に、２個の差動型コンパレータを
並列に接続すると、Ｖa ＝０でコンパレータ５の出力が
反転し、Ｖb ＝０でコンパレータ６の出力が反転するの
で、この電圧比較装置は入力電圧を２個の電圧で比較で
きる。
比較する電圧比較装置について説明する。図５は、従来
例の電圧比較装置の構成図である。図において、図４と
同一のものは同一の符号をつけるものとする。r3，r4は
抵抗で抵抗値も各々同名とする。４は比較電位発生回路
で、入力信号Ｅ［Ｖ］と基準電圧Ｖref2［Ｖ］とを加算
し、（r0＋r3）とr4で分圧したｂ点に現れる電圧Ｖb
［Ｖ］をコンパレータ６に入力する。コンパレータ６は
ｂ点に現れる電圧Ｖb［Ｖ］とＧＮＤ電圧を比較し、Ｖb
≧０であるかないかで出力信号をＨレベルかＬレベルか
に切り替える。この様に、２個の差動型コンパレータを
並列に接続すると、Ｖa ＝０でコンパレータ５の出力が
反転し、Ｖb ＝０でコンパレータ６の出力が反転するの
で、この電圧比較装置は入力電圧を２個の電圧で比較で
きる。
【０００４】この様な２個の差動型コンパレータを並列
に接続した電圧比較装置において、入力電圧がどの値に
なったら各々のコンパレータの出力が反転するか決定す
る入力比較電圧の説明をする。上記差動型コンパレータ
の働きの説明に示したように、これら入力比較電圧は基
準電圧によって表すことができる。
に接続した電圧比較装置において、入力電圧がどの値に
なったら各々のコンパレータの出力が反転するか決定す
る入力比較電圧の説明をする。上記差動型コンパレータ
の働きの説明に示したように、これら入力比較電圧は基
準電圧によって表すことができる。
【０００５】動作の基本を説明するために、抵抗r0が抵
抗r1，r2，r3，r4と比較し影響のないほど小さいのでr0
＝０とした場合を考える。このときはr0＝０であること
から各々のコンパレータは独立に（あたかも図４の差動
型コンパレータが接続されることなく並べられているか
のように）扱ってよい。この為、r0＝０と該当する基準
電圧Ｖref1［Ｖ］等若しくは抵抗r1，r2，r3，r4を代入
すれば、コンパレータ５が反転する電圧Ｅr1［Ｖ］およ
びコンパレータ６が反転する電圧Ｅr2［Ｖ］は次の式で
表わすことができる。 コンパレータ５に於いては、 Ｅr1＝−Ｖref1 (r1／r2) コンパレータ６に於いては、 Ｅr2＝−Ｖref2 (r3／r4) である。
抗r1，r2，r3，r4と比較し影響のないほど小さいのでr0
＝０とした場合を考える。このときはr0＝０であること
から各々のコンパレータは独立に（あたかも図４の差動
型コンパレータが接続されることなく並べられているか
のように）扱ってよい。この為、r0＝０と該当する基準
電圧Ｖref1［Ｖ］等若しくは抵抗r1，r2，r3，r4を代入
すれば、コンパレータ５が反転する電圧Ｅr1［Ｖ］およ
びコンパレータ６が反転する電圧Ｅr2［Ｖ］は次の式で
表わすことができる。 コンパレータ５に於いては、 Ｅr1＝−Ｖref1 (r1／r2) コンパレータ６に於いては、 Ｅr2＝−Ｖref2 (r3／r4) である。
【０００６】ところが、実際の動作において、抵抗r0が
抵抗r1，r2，r3，r4と比較し、r0＝０とみなせない程影
響があるときは、Ｅr1［Ｖ］＝Ｅ［Ｖ］のときＶa ＝０
［Ｖ］と設定しても、Ｖref2が変動するとＶa が０
［Ｖ］で無くなり、コンパレータ５が反転しなくなる。
コンパレータ６の出力を反転させる電位の変化で、はか
らずもコンパレータ５の出力を反転させる電位が変化し
てしまうことになる。上記の問題の動作を図５の回路構
成で説明する。ここでは、コンパレータに入力する点の
電圧を比較電圧と呼び、抵抗r0を含んだときの図５内の
ａ点の電位Ｖa を比較電圧Ｅcomp1 とおきｂは点の電位
Ｖb 比較電圧をＥcomp2 とする。入力比較電圧を、基準
電圧Ｖref1［Ｖ］等若しくは抵抗r0および抵抗r1，２，
３，４を用いて表わした式を導くことにより説明する。
但し、以下の説明では抵抗値の関係をr1＝r3，r2＝r4と
するものとする。
抵抗r1，r2，r3，r4と比較し、r0＝０とみなせない程影
響があるときは、Ｅr1［Ｖ］＝Ｅ［Ｖ］のときＶa ＝０
［Ｖ］と設定しても、Ｖref2が変動するとＶa が０
［Ｖ］で無くなり、コンパレータ５が反転しなくなる。
コンパレータ６の出力を反転させる電位の変化で、はか
らずもコンパレータ５の出力を反転させる電位が変化し
てしまうことになる。上記の問題の動作を図５の回路構
成で説明する。ここでは、コンパレータに入力する点の
電圧を比較電圧と呼び、抵抗r0を含んだときの図５内の
ａ点の電位Ｖa を比較電圧Ｅcomp1 とおきｂは点の電位
Ｖb 比較電圧をＥcomp2 とする。入力比較電圧を、基準
電圧Ｖref1［Ｖ］等若しくは抵抗r0および抵抗r1，２，
３，４を用いて表わした式を導くことにより説明する。
但し、以下の説明では抵抗値の関係をr1＝r3，r2＝r4と
するものとする。
【０００７】図５内の、第１の基準電圧と、第２の基準
電圧と、比較電位発生回路３と、比較電位発生回路４か
らなる部分を、ｃ点を出力端子とする回路で書き直した
ものが図６（ａ）で、図６（ａ）をテブナンの定理をも
とにして書き直したものが図６（ｂ）である。図７はＶ
ref2＝Ｖref1の場合の各々ａ〜ｆ点の電位の関係を示し
たものである。入力信号の電圧Ｅ［Ｖ］と基準電圧Ｖre
f1［Ｖ］を抵抗値r0，（r1）／２，（r2）／２で分圧し
たものがｃ点の電圧Ｅ0 ［Ｖ］、ａ点（およびｂ点）の
Ｅcomp1 （Ｅcomp2 ）［Ｖ］となり、横軸はＧＮＤレベ
ルを示す。各抵抗で分圧していることから、図７では
『ｄｃ間距離：ｃａ（＝ｃｂ）間距離：ａｅ（＝ｂｆ）
間距離＝r0：（r1）／２：（r2）／２』となる。このた
め、Ｅcomp1 およびＥcomp2 を、入力信号の電圧Ｅ
［Ｖ］と基準電圧Ｖref1［Ｖ］と抵抗値r0，（r1）／
２，（r2）／２で表すと以下の式になる。 Ｅcomp1 ＝｛Ｅ×r2/2＋Ｖref1×(2×r0＋r1)/2}／｛r0＋r1/2＋r2/2} ＝｛Ｅ×r2＋Ｖref1×(2×r0＋r1)}／{2×r0＋r1＋r2} …(1) 同様に Ｅcomp2 ＝｛Ｅ×r2/2＋Ｖref2×(2×r0＋r1)/2}／｛r0＋r1/2＋r2/2} ＝｛Ｅ×r2＋Ｖref1×(2×r0＋r1)}／{2×r0＋r1＋r2} …(2) すなわちＶref1＝Ｖref2であるかぎりは、基準電圧の変
動による誤差は問題ではない。このあとここで、導いた
比較電位Ｅcomp1 と比較電位Ｅcomp2 を誤差の無い値と
して使用する。
電圧と、比較電位発生回路３と、比較電位発生回路４か
らなる部分を、ｃ点を出力端子とする回路で書き直した
ものが図６（ａ）で、図６（ａ）をテブナンの定理をも
とにして書き直したものが図６（ｂ）である。図７はＶ
ref2＝Ｖref1の場合の各々ａ〜ｆ点の電位の関係を示し
たものである。入力信号の電圧Ｅ［Ｖ］と基準電圧Ｖre
f1［Ｖ］を抵抗値r0，（r1）／２，（r2）／２で分圧し
たものがｃ点の電圧Ｅ0 ［Ｖ］、ａ点（およびｂ点）の
Ｅcomp1 （Ｅcomp2 ）［Ｖ］となり、横軸はＧＮＤレベ
ルを示す。各抵抗で分圧していることから、図７では
『ｄｃ間距離：ｃａ（＝ｃｂ）間距離：ａｅ（＝ｂｆ）
間距離＝r0：（r1）／２：（r2）／２』となる。このた
め、Ｅcomp1 およびＥcomp2 を、入力信号の電圧Ｅ
［Ｖ］と基準電圧Ｖref1［Ｖ］と抵抗値r0，（r1）／
２，（r2）／２で表すと以下の式になる。 Ｅcomp1 ＝｛Ｅ×r2/2＋Ｖref1×(2×r0＋r1)/2}／｛r0＋r1/2＋r2/2} ＝｛Ｅ×r2＋Ｖref1×(2×r0＋r1)}／{2×r0＋r1＋r2} …(1) 同様に Ｅcomp2 ＝｛Ｅ×r2/2＋Ｖref2×(2×r0＋r1)/2}／｛r0＋r1/2＋r2/2} ＝｛Ｅ×r2＋Ｖref1×(2×r0＋r1)}／{2×r0＋r1＋r2} …(2) すなわちＶref1＝Ｖref2であるかぎりは、基準電圧の変
動による誤差は問題ではない。このあとここで、導いた
比較電位Ｅcomp1 と比較電位Ｅcomp2 を誤差の無い値と
して使用する。
【０００８】図８はＶref2≠Ｖref1の場合の各々ａ〜ｆ
点の電位の関係を示したものである。図５内のこの誤差
を含んだａ点の電位Ｖa をＥcomp1´とおきｂ点の電位
ＶbをＥcomp2´とする。このとき入力信号の電圧Ｅ
［Ｖ］と基準電圧Ｖref1［Ｖ］あるいはＶref2［Ｖ］を
抵抗値r0，（r1）／２，（r2）／２で分圧して表せない
ので、ｃ点の電位Ｅ0 ［Ｖ］から考える。図６の（ａ）
と図８から理解されるように、ａ点の電位Ｅcomp1´
［Ｖ］は、ｃ点の電位Ｅ0 ［Ｖ］と基準電圧Ｖref1
［Ｖ］を抵抗r1，r2で分圧したものである。Ｅcomp1´
を、ｃ点の電位Ｅ0 ［Ｖ］と基準電圧Ｖref1［Ｖ］と抵
抗r1，r2で表すと以下の式になる。 Ｅcomp1´＝｛Ｅ0 ×r2＋Ｖref1×r1} ／{r1 ＋r2} …(3) ここでｃ点の電位Ｅ0 ［Ｖ］を求める。これは図６
（ｂ）をもとにした電位の関係を示す図９にて求められ
る。このときは、入力信号の電圧Ｅ［Ｖ］と基準電圧
（Ｖref1＋Ｖref2）［Ｖ］を抵抗値r0，（（r1）／２＋
（r2）／２）で分圧して電位Ｅ0 ［Ｖ］を表す。 Ｅ0 ＝｛Ｅ×(r1/2 ＋r2/2) ＋ (Ｖref1＋Ｖref2)/2 ×r0} ／｛r0＋r1/2＋r2/2} ＝｛Ｅ×(r1 ＋r2) ＋ (Ｖref1＋Ｖref2) ×r0} ／{2×r0＋r1＋r2} …(4) この式(4) を式(3) に代入するすることにより、 Ｅcomp1´＝１／(r1 ＋r2) ×｛Ｅ×(r1 ＋r2) ×r2 ＋Ｖref1( r0×r2＋ 2×r0×r1＋r1×r1＋r1×r2) ＋Ｖref2×r0×r2} ／{2×r0＋r1＋r2} …(5) 同様に Ｅcomp2´＝１／(r1 ＋r2) ×｛Ｅ×(r1 ＋r2) ×r2 ＋Ｖref2×( r0×r2＋ 2×r0×r1＋r1×r1＋r1×r2) ＋Ｖref1×r0×r2} ／{2×r0＋r1＋r2} …(6) 上記の式のあるように、例えば１個のａ点の電位Ｅcomp
1´［Ｖ］にＶref1＋Ｖref2の２個の変数が含まれてい
ることから、片方の基準電圧を変化させただけで本来変
化すべきでない電位Ｅcomp1´まで動いてしまう。
点の電位の関係を示したものである。図５内のこの誤差
を含んだａ点の電位Ｖa をＥcomp1´とおきｂ点の電位
ＶbをＥcomp2´とする。このとき入力信号の電圧Ｅ
［Ｖ］と基準電圧Ｖref1［Ｖ］あるいはＶref2［Ｖ］を
抵抗値r0，（r1）／２，（r2）／２で分圧して表せない
ので、ｃ点の電位Ｅ0 ［Ｖ］から考える。図６の（ａ）
と図８から理解されるように、ａ点の電位Ｅcomp1´
［Ｖ］は、ｃ点の電位Ｅ0 ［Ｖ］と基準電圧Ｖref1
［Ｖ］を抵抗r1，r2で分圧したものである。Ｅcomp1´
を、ｃ点の電位Ｅ0 ［Ｖ］と基準電圧Ｖref1［Ｖ］と抵
抗r1，r2で表すと以下の式になる。 Ｅcomp1´＝｛Ｅ0 ×r2＋Ｖref1×r1} ／{r1 ＋r2} …(3) ここでｃ点の電位Ｅ0 ［Ｖ］を求める。これは図６
（ｂ）をもとにした電位の関係を示す図９にて求められ
る。このときは、入力信号の電圧Ｅ［Ｖ］と基準電圧
（Ｖref1＋Ｖref2）［Ｖ］を抵抗値r0，（（r1）／２＋
（r2）／２）で分圧して電位Ｅ0 ［Ｖ］を表す。 Ｅ0 ＝｛Ｅ×(r1/2 ＋r2/2) ＋ (Ｖref1＋Ｖref2)/2 ×r0} ／｛r0＋r1/2＋r2/2} ＝｛Ｅ×(r1 ＋r2) ＋ (Ｖref1＋Ｖref2) ×r0} ／{2×r0＋r1＋r2} …(4) この式(4) を式(3) に代入するすることにより、 Ｅcomp1´＝１／(r1 ＋r2) ×｛Ｅ×(r1 ＋r2) ×r2 ＋Ｖref1( r0×r2＋ 2×r0×r1＋r1×r1＋r1×r2) ＋Ｖref2×r0×r2} ／{2×r0＋r1＋r2} …(5) 同様に Ｅcomp2´＝１／(r1 ＋r2) ×｛Ｅ×(r1 ＋r2) ×r2 ＋Ｖref2×( r0×r2＋ 2×r0×r1＋r1×r1＋r1×r2) ＋Ｖref1×r0×r2} ／{2×r0＋r1＋r2} …(6) 上記の式のあるように、例えば１個のａ点の電位Ｅcomp
1´［Ｖ］にＶref1＋Ｖref2の２個の変数が含まれてい
ることから、片方の基準電圧を変化させただけで本来変
化すべきでない電位Ｅcomp1´まで動いてしまう。
【０００９】
【発明が解決しようとする課題】本発明はこの様な問題
点を解決するためになされたものであり、２個の差動型
コンパレータを並列に接続した電圧比較装置において、
片方の基準電圧の変化による、比較電圧の誤差をキャン
セルする電圧比較装置を実現することを目的とする。
点を解決するためになされたものであり、２個の差動型
コンパレータを並列に接続した電圧比較装置において、
片方の基準電圧の変化による、比較電圧の誤差をキャン
セルする電圧比較装置を実現することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、入力信号を入
力する入力回路と、第１の基準電圧と、第２の基準電圧
と、上記入力回路からの信号と、第１の基準電圧とを分
圧した第１の比較電圧を発生する第１の比較電位発生回
路と、上記入力回路からの信号と、第２の基準電圧とを
分圧した第２の比較電圧を発生する第２の比較電位発生
回路と第１の基準電圧と第２の基準電圧とを入力し、第
１の基準電圧と第２の基準電圧との差による第１の比較
電圧の変化分である第１の誤差信号と、第１の基準電圧
と第２の基準電圧との差による第２の比較電圧の変化分
である第２の誤差信号とを出力する誤差発生回路と、第
１の比較電位発生回路から入力される第１の比較電圧
と、誤差発生回路から入力される第１の誤差信号とを比
較し、出力電圧をＨレベルかＬレベルに切り替える第１
のコンパレータと、第２の比較電位発生回路から入力さ
れる第２の比較電圧と、誤差発生回路から入力される第
２の誤差信号とを比較し、出力電圧をＨレベルかＬレベ
ルに切り替える第２のコンパレータとを設けたことを特
徴とする電圧比較装置である。
力する入力回路と、第１の基準電圧と、第２の基準電圧
と、上記入力回路からの信号と、第１の基準電圧とを分
圧した第１の比較電圧を発生する第１の比較電位発生回
路と、上記入力回路からの信号と、第２の基準電圧とを
分圧した第２の比較電圧を発生する第２の比較電位発生
回路と第１の基準電圧と第２の基準電圧とを入力し、第
１の基準電圧と第２の基準電圧との差による第１の比較
電圧の変化分である第１の誤差信号と、第１の基準電圧
と第２の基準電圧との差による第２の比較電圧の変化分
である第２の誤差信号とを出力する誤差発生回路と、第
１の比較電位発生回路から入力される第１の比較電圧
と、誤差発生回路から入力される第１の誤差信号とを比
較し、出力電圧をＨレベルかＬレベルに切り替える第１
のコンパレータと、第２の比較電位発生回路から入力さ
れる第２の比較電圧と、誤差発生回路から入力される第
２の誤差信号とを比較し、出力電圧をＨレベルかＬレベ
ルに切り替える第２のコンパレータとを設けたことを特
徴とする電圧比較装置である。
【００１１】
【作用】２個の基準電圧の差を増幅し、ＧＮＤレベルに
加算することにより２個の基準電圧の差誤差を足し、そ
の誤差分を含むＧＮＤレベルと比較電圧をコンパレータ
で比較する。
加算することにより２個の基準電圧の差誤差を足し、そ
の誤差分を含むＧＮＤレベルと比較電圧をコンパレータ
で比較する。
【００１２】
【実施例】図１は、本発明の基本的な構成図である。
【００１３】２は誤差発生回路で、第１の基準電圧Ｖre
f1と第２の基準電圧Ｖref2とを入力し、コンパレータ５
には第１の誤差信号（（Ｖref2−Ｖref1）を増幅したも
の）と、コンパレータ６には第２の誤差信号（（Ｖref1
−Ｖref2）を増幅したもの）とを出力する。これは従来
例で発生する電位Ｅcomp1´から本来の比較電圧Ｅcomp1
を減算した誤差分を、誤差発生回路で出力しているこ
とになる。入力信号を入力する入力回路１は、内部抵抗
がr0である。また比較電位発生回路３では、上記入力回
路から入力した信号Ｅ0 と基準電圧Ｖref1を抵抗r1と抵
抗r2で分圧した比較電圧Ｅcomp1´をコンパレータ５に
出力する。比較電位発生回路４では、上記入力回路から
入力した信号Ｅ0 と基準電圧Ｖref2を抵抗r3と抵抗r4で
分圧した比較電圧Ｅcomp2´をコンパレータ６に出力す
る。コンパレータ５，６では、各々の誤差発生回路から
入力した誤差信号と比較電位発生回路から入力した比較
電圧とを比較し、出力電圧をＨレベルかＬレベルに切り
替える。
f1と第２の基準電圧Ｖref2とを入力し、コンパレータ５
には第１の誤差信号（（Ｖref2−Ｖref1）を増幅したも
の）と、コンパレータ６には第２の誤差信号（（Ｖref1
−Ｖref2）を増幅したもの）とを出力する。これは従来
例で発生する電位Ｅcomp1´から本来の比較電圧Ｅcomp1
を減算した誤差分を、誤差発生回路で出力しているこ
とになる。入力信号を入力する入力回路１は、内部抵抗
がr0である。また比較電位発生回路３では、上記入力回
路から入力した信号Ｅ0 と基準電圧Ｖref1を抵抗r1と抵
抗r2で分圧した比較電圧Ｅcomp1´をコンパレータ５に
出力する。比較電位発生回路４では、上記入力回路から
入力した信号Ｅ0 と基準電圧Ｖref2を抵抗r3と抵抗r4で
分圧した比較電圧Ｅcomp2´をコンパレータ６に出力す
る。コンパレータ５，６では、各々の誤差発生回路から
入力した誤差信号と比較電位発生回路から入力した比較
電圧とを比較し、出力電圧をＨレベルかＬレベルに切り
替える。
【００１４】図２は、本発明の一実施例の回路図であ
る。誤差発生回路２で、抵抗Ｒ８と抵抗Ｒ９とオペアン
プＡ１からなる反転増幅回路を介しさらにＲ６を介した
基準電圧Ｖref1とをＲ７を介した基準電圧Ｖref2とＲ５
を介したＧＮＤレベルを接続しコンパレータ５に入力
し、また抵抗Ｒ１３と抵抗Ｒ１４とオペアンプＡ２から
なる反転増幅回路を介しさらにＲ１１を介した基準電圧
Ｖref2とをＲ１２を介した基準電圧Ｖref1とＲ１０を介
したＧＮＤレベルを接続しコンパレータ６に入力してい
る。
る。誤差発生回路２で、抵抗Ｒ８と抵抗Ｒ９とオペアン
プＡ１からなる反転増幅回路を介しさらにＲ６を介した
基準電圧Ｖref1とをＲ７を介した基準電圧Ｖref2とＲ５
を介したＧＮＤレベルを接続しコンパレータ５に入力
し、また抵抗Ｒ１３と抵抗Ｒ１４とオペアンプＡ２から
なる反転増幅回路を介しさらにＲ１１を介した基準電圧
Ｖref2とをＲ１２を介した基準電圧Ｖref1とＲ１０を介
したＧＮＤレベルを接続しコンパレータ６に入力してい
る。
【００１５】誤差発生回路２の動作を詳細に説明する。
前記、Ｖref1＝Ｖref2の比較電位Ｅcomp1 および比較電
位Ｅcomp2 とＶref1≠Ｖref2の比較電位Ｅcomp1´およ
び比較電位Ｅcomp2´の偏差をΔＥcomp1 およびΔＥcom
p2 とする。これらは、以下の式で表される。 ΔＥcomp1 ＝Ｅcomp1´−Ｅcomp1 ΔＥcomp2 ＝Ｅcomp2´−Ｅcomp2´ 比較電圧Ｅcomp1´（誤差を含む）と比較電圧Ｅcomp1
はすでに、式(1) と(5)にて表されているので、これら
の式を上記のΔＥcomp1 に代入することにより書き直す
と、 ΔＥcomp1 ＝r0×r2× (Ｖref2−Ｖref1) ／(r1 ＋r2) ×(2×r0＋r1＋r2) …(7) 同様に、 ΔＥcomp2 ＝r0×r2× (Ｖref1−Ｖref2) ／(r1 ＋r2) ×(2×r0＋r1＋r2) …(8) この式(7) ，(8) で求めた基準電圧の変化による比較電
圧の変化分ΔＥcomp1とΔＥcomp2 に、回路内の抵抗な
どにより決定される定数を掛けることにより、コンパレ
ータ５，６にＧＮＤ側に入力すべき誤差信号を求めると
こができる。０
前記、Ｖref1＝Ｖref2の比較電位Ｅcomp1 および比較電
位Ｅcomp2 とＶref1≠Ｖref2の比較電位Ｅcomp1´およ
び比較電位Ｅcomp2´の偏差をΔＥcomp1 およびΔＥcom
p2 とする。これらは、以下の式で表される。 ΔＥcomp1 ＝Ｅcomp1´−Ｅcomp1 ΔＥcomp2 ＝Ｅcomp2´−Ｅcomp2´ 比較電圧Ｅcomp1´（誤差を含む）と比較電圧Ｅcomp1
はすでに、式(1) と(5)にて表されているので、これら
の式を上記のΔＥcomp1 に代入することにより書き直す
と、 ΔＥcomp1 ＝r0×r2× (Ｖref2−Ｖref1) ／(r1 ＋r2) ×(2×r0＋r1＋r2) …(7) 同様に、 ΔＥcomp2 ＝r0×r2× (Ｖref1−Ｖref2) ／(r1 ＋r2) ×(2×r0＋r1＋r2) …(8) この式(7) ，(8) で求めた基準電圧の変化による比較電
圧の変化分ΔＥcomp1とΔＥcomp2 に、回路内の抵抗な
どにより決定される定数を掛けることにより、コンパレ
ータ５，６にＧＮＤ側に入力すべき誤差信号を求めると
こができる。０
【００１６】図２の回路図の定数を誤差信号Ｅerr1およ
びＥerr2から算出する。図において、ｒ8 ＝ｒ9 ，ｒ13
＝ｒ14とすると、オペアンプＡ１の出力電圧（ｇ地点の
出力電圧）は−Ｖref1、オペアンプＡ２の出力電圧（ｈ
地点の出力電圧）は−Ｖref2となる。ここで、ｒ6 ＝ｒ
7 とすると、コンパレータ５の入力端子であるｋ地点に
表れる誤差電圧Ｅerr1はの以下のように表される。 Ｅerr1＝ (Ｖref1−Ｖref2)/2 ×r5/{(r6 ×r7)/(r6 ＋r7) ＋r5} ＝r5/( 2×r5＋r6) × (Ｖref1−Ｖref2) …(9) 誤差電圧Ｅerr1と変化分ΔＥcomp1 がＥerr1＝ΔＥcomp
1 の関係とすれば、この回路により誤差をキャンセルし
たことになる。ここで変化分ΔＥcomp1 を示した式(7)
とＥerr1を示した式(8) が等しくなることが誤差をキャ
ンセルしたことになるから、以下のような関係が成り立
つ。 r5/( 2×r5＋r6) ＝r0×r2／{(r1＋r2) ×(2×r0＋r1＋r2)} この式を解いて(r6)/ (r5)の関係を明らかにする。 (r6) ／(r5) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) ＝ (r7) ／(r5) …(10) また、ｒ11＝ｒ12とすると、コンパレータ６の入力端子
であるｍ地点に表れる誤差電圧Ｅerr1は、Ｅerr2＝ΔＥ
comp2 の関係を満たすので、抵抗値の関係は以下のよう
に表される。 (r11)／ (r10) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) ＝ (r12)／(r10) …(11) よって図８内の抵抗値の関係は以下のようなものにな
る。 ｒ8 ＝ｒ9 ｒ13＝ｒ14 (r6) ／(r5)＝ (r7) ／(r5) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) (r11)／ (r10)＝ (r12)／(r10) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) この様な関係を持つ回路の電圧比較装置により誤差がキ
ャンセルされる。尚、図３のような実施例も可能であ
る。この時は、第１の実施例でコンパレータの入力端子
ｋ地点およびｍ地点で第１の基準電圧と第２の基準電圧
との差をとっている。これにたいし、この第２の実施例
では、アンプで第１の基準電圧と第２の基準電圧の差を
算出し、誤差として入力端子ｋ地点およびｍ地点で加算
しているが原理としては第１の実施例と同様になる。ま
た、図１における比較電圧発生手段では、抵抗を用いて
分圧を行っているがアンプ等による、演算も可能であ
る。
びＥerr2から算出する。図において、ｒ8 ＝ｒ9 ，ｒ13
＝ｒ14とすると、オペアンプＡ１の出力電圧（ｇ地点の
出力電圧）は−Ｖref1、オペアンプＡ２の出力電圧（ｈ
地点の出力電圧）は−Ｖref2となる。ここで、ｒ6 ＝ｒ
7 とすると、コンパレータ５の入力端子であるｋ地点に
表れる誤差電圧Ｅerr1はの以下のように表される。 Ｅerr1＝ (Ｖref1−Ｖref2)/2 ×r5/{(r6 ×r7)/(r6 ＋r7) ＋r5} ＝r5/( 2×r5＋r6) × (Ｖref1−Ｖref2) …(9) 誤差電圧Ｅerr1と変化分ΔＥcomp1 がＥerr1＝ΔＥcomp
1 の関係とすれば、この回路により誤差をキャンセルし
たことになる。ここで変化分ΔＥcomp1 を示した式(7)
とＥerr1を示した式(8) が等しくなることが誤差をキャ
ンセルしたことになるから、以下のような関係が成り立
つ。 r5/( 2×r5＋r6) ＝r0×r2／{(r1＋r2) ×(2×r0＋r1＋r2)} この式を解いて(r6)/ (r5)の関係を明らかにする。 (r6) ／(r5) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) ＝ (r7) ／(r5) …(10) また、ｒ11＝ｒ12とすると、コンパレータ６の入力端子
であるｍ地点に表れる誤差電圧Ｅerr1は、Ｅerr2＝ΔＥ
comp2 の関係を満たすので、抵抗値の関係は以下のよう
に表される。 (r11)／ (r10) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) ＝ (r12)／(r10) …(11) よって図８内の抵抗値の関係は以下のようなものにな
る。 ｒ8 ＝ｒ9 ｒ13＝ｒ14 (r6) ／(r5)＝ (r7) ／(r5) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) (r11)／ (r10)＝ (r12)／(r10) ＝{(r1＋r2) ×(2×r0＋r1＋r2) − 2×r0×r2} ／(r0 ×r2) この様な関係を持つ回路の電圧比較装置により誤差がキ
ャンセルされる。尚、図３のような実施例も可能であ
る。この時は、第１の実施例でコンパレータの入力端子
ｋ地点およびｍ地点で第１の基準電圧と第２の基準電圧
との差をとっている。これにたいし、この第２の実施例
では、アンプで第１の基準電圧と第２の基準電圧の差を
算出し、誤差として入力端子ｋ地点およびｍ地点で加算
しているが原理としては第１の実施例と同様になる。ま
た、図１における比較電圧発生手段では、抵抗を用いて
分圧を行っているがアンプ等による、演算も可能であ
る。
【００１７】
【発明の効果】本発明によれば、入力手段の出力インピ
ーダンス（ｒ0 ）による誤差をキャンセルし、精度の良
い電圧比較装置を実現できる。
ーダンス（ｒ0 ）による誤差をキャンセルし、精度の良
い電圧比較装置を実現できる。
【図面の簡単な説明】
【図１】本発明の構成図である。
【図２】本発明の第１の実施例を示す図である。
【図３】本発明の第２の実施例を示す図である。
【図４】本発明で用いている差動型コンパレータの構成
図である。
図である。
【図５】本発明の従来例の構成を示す図である。
【図６】本発明で用いている等価回路の説明図である。
【図７】本発明の場所による電圧変化の説明図である。
【図８】本発明の場所による電圧変化の説明図である。
【図９】本発明の場所による電圧変化の説明図である。
１…入力部、 ２…誤差発生回路、 ３，４…比較電圧発生手段、 ５，６…コンパレータ、 r0〜r12 …抵抗。
Claims (1)
- 【請求項１】入力信号を入力する入力回路と、第１の基
準電圧と、第２の基準電圧と、 上記入力回路からの信号と、第１の基準電圧とを分圧し
た第１の比較電圧を発生する第１の比較電位発生回路
と、 上記入力回路からの信号と、第２の基準電圧とを分圧し
た第２の比較電圧を発生する第２の比較電位発生回路と
第１の基準電圧と第２の基準電圧とを入力し、第１の基
準電圧と第２の基準電圧との差による第１の比較電圧の
変化分である第１の誤差信号と、第１の基準電圧と第２
の基準電圧との差による第２の比較電圧の変化分である
第２の誤差信号とを出力する誤差発生回路と、 第１の比較電位発生回路から入力される第１の比較電圧
と、誤差発生回路から入力される第１の誤差信号とを比
較し、出力電圧をＨレベルかＬレベルに切り替える第１
のコンパレータと、 第２の比較電位発生回路から入力される第２の比較電圧
と、誤差発生回路から入力される第２の誤差信号とを比
較し、出力電圧をＨレベルかＬレベルに切り替える第２
のコンパレータとを設けたことを特徴とする電圧比較装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8236691A JP2867732B2 (ja) | 1991-04-15 | 1991-04-15 | 電圧比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8236691A JP2867732B2 (ja) | 1991-04-15 | 1991-04-15 | 電圧比較装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315310A JPH04315310A (ja) | 1992-11-06 |
| JP2867732B2 true JP2867732B2 (ja) | 1999-03-10 |
Family
ID=13772589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8236691A Expired - Fee Related JP2867732B2 (ja) | 1991-04-15 | 1991-04-15 | 電圧比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867732B2 (ja) |
-
1991
- 1991-04-15 JP JP8236691A patent/JP2867732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04315310A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774178B1 (en) | Detection circuit with hysteresis proportional to the peak input voltage | |
| JPH09329460A (ja) | モノリシック集積センサ回路 | |
| JPH08201491A (ja) | ホール効果装置を有する磁界センサ | |
| US3237116A (en) | Amplifiers and corrective circuits therefor | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JP2867732B2 (ja) | 電圧比較装置 | |
| US4031533A (en) | Differential floating dual slope converter | |
| WO2022209720A1 (ja) | センサー出力補償回路 | |
| WO2022209797A1 (ja) | センサー出力補償回路 | |
| US4361811A (en) | Differential amplifier system | |
| JPH0534855B2 (ja) | ||
| JP2956119B2 (ja) | 並列型ａ／ｄ変換器 | |
| JPH0918290A (ja) | スイッチトキャパシタ回路 | |
| JPH05275942A (ja) | 差動増幅回路 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| JP4650011B2 (ja) | コンパレータ回路 | |
| JP3427342B2 (ja) | 電子回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH0473085B2 (ja) | ||
| SU734811A1 (ru) | Аналоговое запоминающее устройство | |
| JP2002131343A (ja) | 最小値検出回路 | |
| JPH0786848A (ja) | 信号出力回路 | |
| JPH0510985A (ja) | 電位差検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |