JP2003281898A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JP2003281898A JP2003281898A JP2002085030A JP2002085030A JP2003281898A JP 2003281898 A JP2003281898 A JP 2003281898A JP 2002085030 A JP2002085030 A JP 2002085030A JP 2002085030 A JP2002085030 A JP 2002085030A JP 2003281898 A JP2003281898 A JP 2003281898A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- hold
- sample
- main switch
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】本発明は、従来に比べてホールド出力時におけ
る出力電圧のオフセットを低減することが可能なサンプ
ルホールド回路を提供することを目的とする。 【解決手段】本発明は、ＦＥＴで構成されたスイッチＳ
Ｗ１と、出力保持用のホールドコンデンサＣ１と、を有
して成り、スイッチＳＷ１の開閉に応じてホールドコン
デンサＣ１の充放電を切り換えることで、スイッチＳＷ
１のソースに印加された入力電圧Ｖｉのサンプリングと
ホールド出力を交互に行うサンプルホールド回路におい
て、スイッチＳＷ１のソースに接続された抵抗Ｒ１と同
値、或いはほぼ同値の抵抗Ｒ２をドレインにも接続した
構成としている。
る出力電圧のオフセットを低減することが可能なサンプ
ルホールド回路を提供することを目的とする。 【解決手段】本発明は、ＦＥＴで構成されたスイッチＳ
Ｗ１と、出力保持用のホールドコンデンサＣ１と、を有
して成り、スイッチＳＷ１の開閉に応じてホールドコン
デンサＣ１の充放電を切り換えることで、スイッチＳＷ
１のソースに印加された入力電圧Ｖｉのサンプリングと
ホールド出力を交互に行うサンプルホールド回路におい
て、スイッチＳＷ１のソースに接続された抵抗Ｒ１と同
値、或いはほぼ同値の抵抗Ｒ２をドレインにも接続した
構成としている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力電圧を所定タ
イミングでサンプリングし、そのサンプリング電圧をホ
ールド出力するサンプルホールド回路に関するものであ
る。 【０００２】 【従来の技術】図２はサンプルホールド回路の一従来例
を示す回路図である。図２（ａ）に示すサンプルホール
ド回路２ａは、電界効果トランジスタで構成されたメイ
ンスイッチＳＷ１と、出力電圧保持用のホールドコンデ
ンサＣ１と、を有して成り、メインスイッチＳＷ１のオ
ン／オフに応じてホールドコンデンサＣ１の充放電を切
り換えることで、メインスイッチＳＷ１のソースに印加
された入力電圧Ｖｉのサンプリングとホールド出力を交
互に行う構成である。なお、メインスイッチＳＷ１のオ
ン／オフは、ゲートへのサンプリングパルスＶｓによっ
て制御される。 【０００３】例えば、サンプリングパルスＶｓがハイレ
ベルのとき、メインスイッチＳＷ１がオンとなって、ホ
ールドコンデンサＣ１の充電（サンプリング）が行わ
れ、サンプリングパルスＶｓがローレベルのとき、メイ
ンスイッチＳＷ１がオフとなって、ホールドコンデンサ
Ｃ１の放電（ホールド出力）が行われる。 【０００４】上記構成から成るサンプルホールド回路２
ａでは、その動作が入力電圧Ｖｉのサンプリングからホ
ールド出力に切り換わる際、すなわち、メインスイッチ
ＳＷ１がオンからオフに変遷する際、該メインスイッチ
ＳＷ１のソース及びドレインとゲートとの間に付随した
寄生容量ＰＣ１、ＰＣ２で電荷の充放電が生じる。この
とき、ソース側の寄生容量ＰＣ１で充放電される電荷
は、ローインピーダンスな経路ｅｓ１を介して入力端子
との間で流出入するため、出力電圧Ｖｏには影響を及ぼ
さないが、ドレイン側の寄生容量ＰＣ２で充放電される
電荷は、経路ｅｄ１を介してホールドコンデンサＣ１と
の間で流出入するため、その分だけホールド出力時の出
力電圧Ｖｏがオフセット（以下、ホールドオフセットと
呼ぶ）してしまう。 【０００５】このようなホールドオフセットを解消する
手段として、図２（ｂ）に示すサンプルホールド回路２
ｂでは、メインスイッチＳＷ１とホールドコンデンサＣ
１との間に、ダミースイッチＳＷ２が設けられている。
なお、ダミースイッチＳＷ２は、メインスイッチＳＷ１
と同チャネルの電界効果トランジスタから構成されてい
るが、そのサイズ（Ｗ／Ｌ［Width/Length］比）は、メ
インスイッチＳＷ１の半分程度とされており、ソースと
ドレインは短絡されている。また、ダミースイッチＳＷ
２のオン／オフは、ゲートに入力されるインバータＩＮ
Ｖ１の出力信号（サンプリングパルスＶｓの反転信号）
によって制御されており、メインスイッチＳＷ１とは逆
動作とされている。 【０００６】 【発明が解決しようとする課題】確かに、上記構成から
成るサンプルホールド回路２ｂであれば、メインスイッ
チＳＷ１のドレイン側の寄生容量ＰＣ２で充放電される
電荷が、ダミースイッチＳＷ２のソース側及びドレイン
側の寄生容量ＰＣ３、ＰＣ４で放充電される電荷により
一部キャンセルされて、ホールドコンデンサＣ１に影響
を及ぼしにくくなるので、該電荷によるホールドオフセ
ットを数［ｍＶ］程度までは低減することができる。 【０００７】しかしながら、上記構成から成るサンプル
ホールド回路２ｂのダミースイッチＳＷ２は、あくまで
ドレイン側の寄生容量ＰＣ２で充放電される電荷の相殺
のみを目的として設けられており、ソース側の寄生容量
ＰＣ１で充放電される電荷については、ローインピーダ
ンスな経路ｅｓ１を介して入力端子との間で流出入する
ものとして、何ら考慮されていなかった。そのため、図
２（ｃ）に示すサンプルホールド回路２ｃのように、メ
インスイッチＳＷ１のソース側にインピーダンス成分Ｒ
１（静電破壊防止抵抗など）が接続された場合には、次
のような課題があり、ホールドオフセットの値をさらに
低減（例えば、１［ｍＶ］以下）することが難しかっ
た。 【０００８】上記構成から成るサンプルホールド回路２
ｃ（２ａ、２ｂも同様）において、メインスイッチＳＷ
１には、オンからオフへの変遷時に、短いながらも抵抗
として働く遷移導通期間（ゲートに入力されるサンプリ
ングパルスＶｓがスレッショルド電圧を横切るまでの期
間）が存在する。一方、メインスイッチＳＷ１のソース
には、インピーダンス成分Ｒ１が接続されており、入力
端子に至る経路ｅｓ１は、もはやローインピーダンスで
はなくなっている。 【０００９】そのため、上記構成から成るサンプルホー
ルド回路２ｃでは、メインスイッチＳＷ１の遷移導通期
間に、ソース側の寄生容量ＰＣ１で充放電される電荷の
一部が、メインスイッチＳＷ１を通る経路ｅｓ２を介し
て、ダミースイッチＳＷ２との間で流出入していた。一
方、ドレイン側の寄生容量ＰＣ２で充放電される電荷
は、前記遷移導通期間でも、よりローインピーダンスな
経路ｅｄ１を介して、ダミースイッチＳＷ２との間で流
出入していた。 【００１０】このように、上記構成から成るサンプルホ
ールド回路２ｃでは、メインスイッチＳＷ１のドレイン
側の寄生容量ＰＣ２で充放電される電荷だけでなく、ソ
ース側の寄生容量ＰＣ１で充放電される電荷の一部まで
もが、ダミースイッチＳＷ２との間で流出入しており、
この余剰分だけ余分にホールドオフセットが生じてい
た。特に、サンプルホールド回路の後段に高ゲインのア
ンプ回路が接続されている場合には、このホールドオフ
セットが問題となることが多かった。 【００１１】なお、例えば、ダミースイッチＳＷ２のサ
イズ調整等によって、該余剰分によるホールドオフセッ
トのみを低減しようとすると、ＩＣに形成される素子の
絶対的精度がとれないことに起因して、ホールドオフセ
ットが新たに生じるおそれがあり、課題の解決手段とし
ては不適当であった。 【００１２】本発明は、上記の問題点に鑑み、従来に比
べてホールドオフセットを低減することが可能なサンプ
ルホールド回路を提供することを目的とする。 【００１３】 【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係るサンプルホールド回路は、電界効果
トランジスタで構成されたスイッチと、出力電圧保持用
のホールドコンデンサと、前記スイッチと前記ホールド
コンデンサとの間に接続されたダミースイッチと、を有
して成り、前記スイッチのオン／オフに応じて前記ホー
ルドコンデンサの充放電を切り換えることで、前記スイ
ッチの入力側に印加された入力電圧のサンプリングとホ
ールド出力を交互に行うサンプルホールド回路におい
て、前記スイッチの入力側に接続されたインピーダンス
成分と同値、或いはほぼ同値のインピーダンス成分を、
前記スイッチの出力側にも接続した構成としている。 【００１４】 【発明の実施の形態】図１は本発明に係るサンプルホー
ルド回路の一実施形態を示す回路図である。本実施形態
のサンプルホールド回路１において、入力電圧Ｖｉが印
加される入力端子は、インピーダンス成分Ｒ１（静電破
壊防止抵抗など）を介して、電界効果トランジスタ（Ｍ
ＯＳＦＥＴなど）で構成されたメインスイッチＳＷ１の
ソース（入力側）に接続されている。メインスイッチＳ
Ｗ１のドレイン（出力側）は、後ほど詳細に説明するマ
ッチング抵抗Ｒ２を介して、メインスイッチＳＷ１と同
チャネルの電界効果トランジスタで構成されたダミース
イッチＳＷ２のソースに接続されている。 【００１５】ダミースイッチのドレインは、ホールドコ
ンデンサＣ１を介してグランドに接続される一方、出力
電圧Ｖｏを所定ゲインで増幅出力するアンプ回路ＡＭＰ
１の入力端子にも接続されている。また、ダミースイッ
チＳＷ２のソースとドレインは短絡されている。サンプ
リングパルスＶｓが印加される制御端子は、メインスイ
ッチＳＷ１のゲートに接続される一方、インバータＩＮ
Ｖ１を介してダミースイッチのゲートにも接続されてい
る。つまり、メインスイッチＳＷ１とダミースイッチＳ
Ｗ２のオン／オフは、互いに逆動作とされている。 【００１６】なお、ダミースイッチＳＷ２のサイズ（Ｗ
／Ｌ比）は、メインスイッチＳＷ１の半分程度（例え
ば、メインスイッチＳＷ１［W=80um、L=0.6um］に対し
てダミースイッチＳＷ２［W=40um、L=0.6um］）とされ
ている。 【００１７】上記構成から成るサンプルホールド回路１
であれば、メインスイッチＳＷ１のオン／オフに応じて
ホールドコンデンサＣ１の充放電を切り換えることで、
メインスイッチＳＷ１のソースに印加された入力電圧Ｖ
ｉのサンプリングとホールド出力を交互に行うことがで
きる。また、メインスイッチＳＷ１がオンからオフへ変
遷するに際して、メインスイッチＳＷ１のドレイン側の
寄生容量ＰＣ２で充放電される電荷が、ダミースイッチ
ＳＷ２のソース側及びドレイン側の寄生容量ＰＣ３、Ｐ
Ｃ４で充放電される電荷によりキャンセルされ、ホール
ドコンデンサＣ１に影響を及ぼしにくくなるので、該電
荷によるホールドオフセットを低減することができる。 【００１８】そして、本実施形態のサンプルホールド回
路１は、メインスイッチＳＷ１のソースに接続されたイ
ンピーダンス成分Ｒ１と同値、或いはほぼ同値のマッチ
ング抵抗Ｒ２（例えば、インピーダンス成分Ｒ１［100
Ω］に対してマッチング抵抗Ｒ２［100Ω］）を、メイ
ンスイッチＳＷ１のドレインとダミースイッチＳＷ２の
ソースとの間にも接続した点に特徴を有している。 【００１９】このようなマッチング抵抗Ｒ２を接続する
ことにより、メインスイッチＳＷ１のドレインからダミ
ースイッチＳＷ２に至る経路ｅｄ１は、所定のインピー
ダンスを有することになる。そのため、メインスイッチ
ＳＷ１がオンからオフへ変遷するに際して、該メインス
イッチＳＷ１が抵抗として働く遷移導通期間には、ドレ
イン側の寄生容量ＰＣ２で充放電された電荷の一部が、
メインスイッチＳＷ１を通る経路ｅｄ２を介して、入力
端子との間でも流出入することになる。 【００２０】ここで、メインスイッチＳＷ１のドレイン
からダミースイッチＳＷ２に至る経路ｅｄ１は、メイン
スイッチＳＷ１のソースから入力端子に至る経路ｅｓ１
と同値或いはほぼ同値のインピーダンスを有するため、
例えば寄生容量の放電に着目した場合、ドレイン側の寄
生容量ＰＣ２から経路ｅｄ２を介して入力端子側に流出
する電荷は、ソース側の寄生容量ＰＣ１から経路ｅｓ２
を介してダミースイッチＳＷ２側に流入する電荷と同
量、或いはほぼ同量となる。 【００２１】従って、経路ｅｓ２を介してダミースイッ
チＳＷ２側に流入する電荷量は、経路ｅｄ２を介して入
力端子側に流出する電荷量によって相殺されることにな
るので、ソース側の寄生容量ＰＣ１に蓄積された電荷の
一部がダミースイッチＳＷ２側に余剰流入することで生
じていた従来のホールドオフセットを低減することが可
能となる。特に、サンプルホールド回路１の後段に接続
されるアンプ回路ＡＭＰ１が高ゲインである場合には、
本発明が有効である。 【００２２】なお、マッチング抵抗Ｒ２がインピーダン
ス成分Ｒ１に比べて小さ過ぎると、上記効果を十分に得
ることができず、逆に大き過ぎると、ドレイン側の寄生
容量ＰＣ２から経路ｅｄ２を介して入力端子側に流出す
る電荷が、ソース側の寄生容量ＰＣ１から経路ｅｓ２を
介してダミースイッチＳＷ２側に流入する電荷より大き
くなり、新たなホールドオフセットを招いてしまう。そ
のため、マッチング抵抗Ｒ２は、本実施形態で示したよ
うに、メインスイッチＳＷ１のソースに接続されるイン
ピーダンス成分Ｒ１と同値、或いはほぼ同値とすること
が望ましい。 【００２３】また、上記実施形態では、メインスイッチ
ＳＷ１及びダミースイッチＳＷ２として、単体の電界効
果トランジスタを用いた場合を例に挙げて説明を行った
が、本発明の構成はこれに限定されるものではなく、Ｐ
ＭＯＳトランジスタとＮＭＯＳトランジスタを組み合わ
せたアナログスイッチによる構成としても構わない。 【００２４】 【発明の効果】上記で説明したように、本発明に係るサ
ンプルホールド回路は、電界効果トランジスタで構成さ
れたスイッチと、出力電圧保持用のホールドコンデンサ
と、スイッチとホールドコンデンサとの間に接続された
ダミースイッチと、を有して成り、スイッチのオン／オ
フに応じてホールドコンデンサの充放電を切り換えるこ
とで、スイッチの入力側に印加された入力電圧のサンプ
リングとホールド出力を交互に行うサンプルホールド回
路において、スイッチの入力側に接続されたインピーダ
ンス成分と同値、或いはほぼ同値のインピーダンス成分
を、スイッチの出力側にも接続した構成としている。 【００２５】このような構成とすることにより、スイッ
チがオンからオフへ変遷するに際して、該スイッチが抵
抗として働く遷移導通期間に、ソース側の寄生容量で充
放電された電荷の一部が、該スイッチを介してホールド
コンデンサとの間で流出入することにより生じていた従
来のホールドオフセットを低減することができる。
イミングでサンプリングし、そのサンプリング電圧をホ
ールド出力するサンプルホールド回路に関するものであ
る。 【０００２】 【従来の技術】図２はサンプルホールド回路の一従来例
を示す回路図である。図２（ａ）に示すサンプルホール
ド回路２ａは、電界効果トランジスタで構成されたメイ
ンスイッチＳＷ１と、出力電圧保持用のホールドコンデ
ンサＣ１と、を有して成り、メインスイッチＳＷ１のオ
ン／オフに応じてホールドコンデンサＣ１の充放電を切
り換えることで、メインスイッチＳＷ１のソースに印加
された入力電圧Ｖｉのサンプリングとホールド出力を交
互に行う構成である。なお、メインスイッチＳＷ１のオ
ン／オフは、ゲートへのサンプリングパルスＶｓによっ
て制御される。 【０００３】例えば、サンプリングパルスＶｓがハイレ
ベルのとき、メインスイッチＳＷ１がオンとなって、ホ
ールドコンデンサＣ１の充電（サンプリング）が行わ
れ、サンプリングパルスＶｓがローレベルのとき、メイ
ンスイッチＳＷ１がオフとなって、ホールドコンデンサ
Ｃ１の放電（ホールド出力）が行われる。 【０００４】上記構成から成るサンプルホールド回路２
ａでは、その動作が入力電圧Ｖｉのサンプリングからホ
ールド出力に切り換わる際、すなわち、メインスイッチ
ＳＷ１がオンからオフに変遷する際、該メインスイッチ
ＳＷ１のソース及びドレインとゲートとの間に付随した
寄生容量ＰＣ１、ＰＣ２で電荷の充放電が生じる。この
とき、ソース側の寄生容量ＰＣ１で充放電される電荷
は、ローインピーダンスな経路ｅｓ１を介して入力端子
との間で流出入するため、出力電圧Ｖｏには影響を及ぼ
さないが、ドレイン側の寄生容量ＰＣ２で充放電される
電荷は、経路ｅｄ１を介してホールドコンデンサＣ１と
の間で流出入するため、その分だけホールド出力時の出
力電圧Ｖｏがオフセット（以下、ホールドオフセットと
呼ぶ）してしまう。 【０００５】このようなホールドオフセットを解消する
手段として、図２（ｂ）に示すサンプルホールド回路２
ｂでは、メインスイッチＳＷ１とホールドコンデンサＣ
１との間に、ダミースイッチＳＷ２が設けられている。
なお、ダミースイッチＳＷ２は、メインスイッチＳＷ１
と同チャネルの電界効果トランジスタから構成されてい
るが、そのサイズ（Ｗ／Ｌ［Width/Length］比）は、メ
インスイッチＳＷ１の半分程度とされており、ソースと
ドレインは短絡されている。また、ダミースイッチＳＷ
２のオン／オフは、ゲートに入力されるインバータＩＮ
Ｖ１の出力信号（サンプリングパルスＶｓの反転信号）
によって制御されており、メインスイッチＳＷ１とは逆
動作とされている。 【０００６】 【発明が解決しようとする課題】確かに、上記構成から
成るサンプルホールド回路２ｂであれば、メインスイッ
チＳＷ１のドレイン側の寄生容量ＰＣ２で充放電される
電荷が、ダミースイッチＳＷ２のソース側及びドレイン
側の寄生容量ＰＣ３、ＰＣ４で放充電される電荷により
一部キャンセルされて、ホールドコンデンサＣ１に影響
を及ぼしにくくなるので、該電荷によるホールドオフセ
ットを数［ｍＶ］程度までは低減することができる。 【０００７】しかしながら、上記構成から成るサンプル
ホールド回路２ｂのダミースイッチＳＷ２は、あくまで
ドレイン側の寄生容量ＰＣ２で充放電される電荷の相殺
のみを目的として設けられており、ソース側の寄生容量
ＰＣ１で充放電される電荷については、ローインピーダ
ンスな経路ｅｓ１を介して入力端子との間で流出入する
ものとして、何ら考慮されていなかった。そのため、図
２（ｃ）に示すサンプルホールド回路２ｃのように、メ
インスイッチＳＷ１のソース側にインピーダンス成分Ｒ
１（静電破壊防止抵抗など）が接続された場合には、次
のような課題があり、ホールドオフセットの値をさらに
低減（例えば、１［ｍＶ］以下）することが難しかっ
た。 【０００８】上記構成から成るサンプルホールド回路２
ｃ（２ａ、２ｂも同様）において、メインスイッチＳＷ
１には、オンからオフへの変遷時に、短いながらも抵抗
として働く遷移導通期間（ゲートに入力されるサンプリ
ングパルスＶｓがスレッショルド電圧を横切るまでの期
間）が存在する。一方、メインスイッチＳＷ１のソース
には、インピーダンス成分Ｒ１が接続されており、入力
端子に至る経路ｅｓ１は、もはやローインピーダンスで
はなくなっている。 【０００９】そのため、上記構成から成るサンプルホー
ルド回路２ｃでは、メインスイッチＳＷ１の遷移導通期
間に、ソース側の寄生容量ＰＣ１で充放電される電荷の
一部が、メインスイッチＳＷ１を通る経路ｅｓ２を介し
て、ダミースイッチＳＷ２との間で流出入していた。一
方、ドレイン側の寄生容量ＰＣ２で充放電される電荷
は、前記遷移導通期間でも、よりローインピーダンスな
経路ｅｄ１を介して、ダミースイッチＳＷ２との間で流
出入していた。 【００１０】このように、上記構成から成るサンプルホ
ールド回路２ｃでは、メインスイッチＳＷ１のドレイン
側の寄生容量ＰＣ２で充放電される電荷だけでなく、ソ
ース側の寄生容量ＰＣ１で充放電される電荷の一部まで
もが、ダミースイッチＳＷ２との間で流出入しており、
この余剰分だけ余分にホールドオフセットが生じてい
た。特に、サンプルホールド回路の後段に高ゲインのア
ンプ回路が接続されている場合には、このホールドオフ
セットが問題となることが多かった。 【００１１】なお、例えば、ダミースイッチＳＷ２のサ
イズ調整等によって、該余剰分によるホールドオフセッ
トのみを低減しようとすると、ＩＣに形成される素子の
絶対的精度がとれないことに起因して、ホールドオフセ
ットが新たに生じるおそれがあり、課題の解決手段とし
ては不適当であった。 【００１２】本発明は、上記の問題点に鑑み、従来に比
べてホールドオフセットを低減することが可能なサンプ
ルホールド回路を提供することを目的とする。 【００１３】 【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係るサンプルホールド回路は、電界効果
トランジスタで構成されたスイッチと、出力電圧保持用
のホールドコンデンサと、前記スイッチと前記ホールド
コンデンサとの間に接続されたダミースイッチと、を有
して成り、前記スイッチのオン／オフに応じて前記ホー
ルドコンデンサの充放電を切り換えることで、前記スイ
ッチの入力側に印加された入力電圧のサンプリングとホ
ールド出力を交互に行うサンプルホールド回路におい
て、前記スイッチの入力側に接続されたインピーダンス
成分と同値、或いはほぼ同値のインピーダンス成分を、
前記スイッチの出力側にも接続した構成としている。 【００１４】 【発明の実施の形態】図１は本発明に係るサンプルホー
ルド回路の一実施形態を示す回路図である。本実施形態
のサンプルホールド回路１において、入力電圧Ｖｉが印
加される入力端子は、インピーダンス成分Ｒ１（静電破
壊防止抵抗など）を介して、電界効果トランジスタ（Ｍ
ＯＳＦＥＴなど）で構成されたメインスイッチＳＷ１の
ソース（入力側）に接続されている。メインスイッチＳ
Ｗ１のドレイン（出力側）は、後ほど詳細に説明するマ
ッチング抵抗Ｒ２を介して、メインスイッチＳＷ１と同
チャネルの電界効果トランジスタで構成されたダミース
イッチＳＷ２のソースに接続されている。 【００１５】ダミースイッチのドレインは、ホールドコ
ンデンサＣ１を介してグランドに接続される一方、出力
電圧Ｖｏを所定ゲインで増幅出力するアンプ回路ＡＭＰ
１の入力端子にも接続されている。また、ダミースイッ
チＳＷ２のソースとドレインは短絡されている。サンプ
リングパルスＶｓが印加される制御端子は、メインスイ
ッチＳＷ１のゲートに接続される一方、インバータＩＮ
Ｖ１を介してダミースイッチのゲートにも接続されてい
る。つまり、メインスイッチＳＷ１とダミースイッチＳ
Ｗ２のオン／オフは、互いに逆動作とされている。 【００１６】なお、ダミースイッチＳＷ２のサイズ（Ｗ
／Ｌ比）は、メインスイッチＳＷ１の半分程度（例え
ば、メインスイッチＳＷ１［W=80um、L=0.6um］に対し
てダミースイッチＳＷ２［W=40um、L=0.6um］）とされ
ている。 【００１７】上記構成から成るサンプルホールド回路１
であれば、メインスイッチＳＷ１のオン／オフに応じて
ホールドコンデンサＣ１の充放電を切り換えることで、
メインスイッチＳＷ１のソースに印加された入力電圧Ｖ
ｉのサンプリングとホールド出力を交互に行うことがで
きる。また、メインスイッチＳＷ１がオンからオフへ変
遷するに際して、メインスイッチＳＷ１のドレイン側の
寄生容量ＰＣ２で充放電される電荷が、ダミースイッチ
ＳＷ２のソース側及びドレイン側の寄生容量ＰＣ３、Ｐ
Ｃ４で充放電される電荷によりキャンセルされ、ホール
ドコンデンサＣ１に影響を及ぼしにくくなるので、該電
荷によるホールドオフセットを低減することができる。 【００１８】そして、本実施形態のサンプルホールド回
路１は、メインスイッチＳＷ１のソースに接続されたイ
ンピーダンス成分Ｒ１と同値、或いはほぼ同値のマッチ
ング抵抗Ｒ２（例えば、インピーダンス成分Ｒ１［100
Ω］に対してマッチング抵抗Ｒ２［100Ω］）を、メイ
ンスイッチＳＷ１のドレインとダミースイッチＳＷ２の
ソースとの間にも接続した点に特徴を有している。 【００１９】このようなマッチング抵抗Ｒ２を接続する
ことにより、メインスイッチＳＷ１のドレインからダミ
ースイッチＳＷ２に至る経路ｅｄ１は、所定のインピー
ダンスを有することになる。そのため、メインスイッチ
ＳＷ１がオンからオフへ変遷するに際して、該メインス
イッチＳＷ１が抵抗として働く遷移導通期間には、ドレ
イン側の寄生容量ＰＣ２で充放電された電荷の一部が、
メインスイッチＳＷ１を通る経路ｅｄ２を介して、入力
端子との間でも流出入することになる。 【００２０】ここで、メインスイッチＳＷ１のドレイン
からダミースイッチＳＷ２に至る経路ｅｄ１は、メイン
スイッチＳＷ１のソースから入力端子に至る経路ｅｓ１
と同値或いはほぼ同値のインピーダンスを有するため、
例えば寄生容量の放電に着目した場合、ドレイン側の寄
生容量ＰＣ２から経路ｅｄ２を介して入力端子側に流出
する電荷は、ソース側の寄生容量ＰＣ１から経路ｅｓ２
を介してダミースイッチＳＷ２側に流入する電荷と同
量、或いはほぼ同量となる。 【００２１】従って、経路ｅｓ２を介してダミースイッ
チＳＷ２側に流入する電荷量は、経路ｅｄ２を介して入
力端子側に流出する電荷量によって相殺されることにな
るので、ソース側の寄生容量ＰＣ１に蓄積された電荷の
一部がダミースイッチＳＷ２側に余剰流入することで生
じていた従来のホールドオフセットを低減することが可
能となる。特に、サンプルホールド回路１の後段に接続
されるアンプ回路ＡＭＰ１が高ゲインである場合には、
本発明が有効である。 【００２２】なお、マッチング抵抗Ｒ２がインピーダン
ス成分Ｒ１に比べて小さ過ぎると、上記効果を十分に得
ることができず、逆に大き過ぎると、ドレイン側の寄生
容量ＰＣ２から経路ｅｄ２を介して入力端子側に流出す
る電荷が、ソース側の寄生容量ＰＣ１から経路ｅｓ２を
介してダミースイッチＳＷ２側に流入する電荷より大き
くなり、新たなホールドオフセットを招いてしまう。そ
のため、マッチング抵抗Ｒ２は、本実施形態で示したよ
うに、メインスイッチＳＷ１のソースに接続されるイン
ピーダンス成分Ｒ１と同値、或いはほぼ同値とすること
が望ましい。 【００２３】また、上記実施形態では、メインスイッチ
ＳＷ１及びダミースイッチＳＷ２として、単体の電界効
果トランジスタを用いた場合を例に挙げて説明を行った
が、本発明の構成はこれに限定されるものではなく、Ｐ
ＭＯＳトランジスタとＮＭＯＳトランジスタを組み合わ
せたアナログスイッチによる構成としても構わない。 【００２４】 【発明の効果】上記で説明したように、本発明に係るサ
ンプルホールド回路は、電界効果トランジスタで構成さ
れたスイッチと、出力電圧保持用のホールドコンデンサ
と、スイッチとホールドコンデンサとの間に接続された
ダミースイッチと、を有して成り、スイッチのオン／オ
フに応じてホールドコンデンサの充放電を切り換えるこ
とで、スイッチの入力側に印加された入力電圧のサンプ
リングとホールド出力を交互に行うサンプルホールド回
路において、スイッチの入力側に接続されたインピーダ
ンス成分と同値、或いはほぼ同値のインピーダンス成分
を、スイッチの出力側にも接続した構成としている。 【００２５】このような構成とすることにより、スイッ
チがオンからオフへ変遷するに際して、該スイッチが抵
抗として働く遷移導通期間に、ソース側の寄生容量で充
放電された電荷の一部が、該スイッチを介してホールド
コンデンサとの間で流出入することにより生じていた従
来のホールドオフセットを低減することができる。
【図面の簡単な説明】
【図１】 本発明に係るサンプルホールド回路の一実施
形態を示す回路図である。 【図２】 サンプルホールド回路の一従来例を示す回路
図である。 【符号の説明】 １ サンプルホールド回路 ＳＷ１ メインスイッチ ＳＷ２ ダミースイッチ Ｃ１ ホールドコンデンサ ＩＮＶ１ インバータ ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４ 寄生容量 Ｒ１ インピーダンス成分 Ｒ２ マッチング抵抗 ＡＭＰ１ アンプ回路
形態を示す回路図である。 【図２】 サンプルホールド回路の一従来例を示す回路
図である。 【符号の説明】 １ サンプルホールド回路 ＳＷ１ メインスイッチ ＳＷ２ ダミースイッチ Ｃ１ ホールドコンデンサ ＩＮＶ１ インバータ ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４ 寄生容量 Ｒ１ インピーダンス成分 Ｒ２ マッチング抵抗 ＡＭＰ１ アンプ回路
Claims (1)
- 【特許請求の範囲】 【請求項１】電界効果トランジスタで構成されたスイッ
チと、出力電圧保持用のホールドコンデンサと、前記ス
イッチと前記ホールドコンデンサとの間に接続されたダ
ミースイッチと、を有して成り、前記スイッチのオン／
オフに応じて前記ホールドコンデンサの充放電を切り換
えることで、前記スイッチの入力側に印加された入力電
圧のサンプリングとホールド出力を交互に行うサンプル
ホールド回路において、 前記スイッチの入力側に接続されたインピーダンス成分
と同値、或いはほぼ同値のインピーダンス成分を、前記
スイッチの出力側と前記ダミースイッチとの間にも接続
したことを特徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085030A JP3862002B2 (ja) | 2002-03-26 | 2002-03-26 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085030A JP3862002B2 (ja) | 2002-03-26 | 2002-03-26 | サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003281898A true JP2003281898A (ja) | 2003-10-03 |
| JP3862002B2 JP3862002B2 (ja) | 2006-12-27 |
Family
ID=29232136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085030A Expired - Fee Related JP3862002B2 (ja) | 2002-03-26 | 2002-03-26 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862002B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020864A (ja) * | 2008-07-14 | 2010-01-28 | Toyota Central R&D Labs Inc | ホールド回路 |
| JP2015084497A (ja) * | 2013-10-25 | 2015-04-30 | 旭化成エレクトロニクス株式会社 | スイッチトキャパシタ回路 |
-
2002
- 2002-03-26 JP JP2002085030A patent/JP3862002B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010020864A (ja) * | 2008-07-14 | 2010-01-28 | Toyota Central R&D Labs Inc | ホールド回路 |
| JP2015084497A (ja) * | 2013-10-25 | 2015-04-30 | 旭化成エレクトロニクス株式会社 | スイッチトキャパシタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3862002B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323697B1 (en) | Low distortion sample and hold circuit | |
| US7385427B2 (en) | Sample-and-hold circuits having reduced channel conductance variation and methods of operation thereof | |
| US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
| US7663424B2 (en) | Circuit and method for reducing charge injection and clock feed-through in switched capacitor circuits | |
| JP5114818B2 (ja) | 電流検出方法、電流検出回路及び過電流保護回路 | |
| JPH10312698A (ja) | Ｍｏｓサンプル・アンド・ホールド回路 | |
| US7279940B1 (en) | Switched-capacitor circuit with time-shifted switching scheme | |
| JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
| US7710164B1 (en) | Highly linear bootstrapped switch with improved reliability | |
| JPH0430679B2 (ja) | ||
| EP3866339A1 (en) | Sampling switch circuits | |
| JP3801112B2 (ja) | 画像読取信号処理装置 | |
| JP2012090002A (ja) | 半導体装置及びサンプルホールド回路 | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| JP5765274B2 (ja) | アナログスイッチ | |
| US5550503A (en) | Circuits and method for reducing voltage error when charging and discharging a capacitor through a transmission gate | |
| US7403046B2 (en) | Sample-and-hold circuits | |
| JP2003281898A (ja) | サンプルホールド回路 | |
| US6642752B1 (en) | Broadband sample and hold circuit | |
| JP7461673B2 (ja) | スイッチトキャパシタ回路 | |
| JP2004129276A (ja) | トラックアンドホールド回路 | |
| US6049247A (en) | Low-voltage common source switched-capacitor amplifier | |
| JP3646676B2 (ja) | チョッパ型コンパレータ | |
| JP3405257B2 (ja) | チャージポンプ回路 | |
| US8169193B2 (en) | Charge injection discharge circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |