KR20190123689A

KR20190123689A - 제로크로스 검출 회로 및 센서 장치

Info

Publication number: KR20190123689A
Application number: KR1020190046772A
Authority: KR
Inventors: 미노루 아리야마; 도모히로 오카; 유스케 에자와
Original assignee: 에이블릭 가부시키가이샤
Priority date: 2018-04-24
Filing date: 2019-04-22
Publication date: 2019-11-01
Also published as: US10908193B2; US20190324066A1; CN110398623B; CN110398623A; JP7080098B2; TW201945742A; JP2019190971A; EP3561526A1; TWI802680B; KR102721894B1

Abstract

제로크로스 검출 회로는, 제 1 입력 신호 n1 과 제 2 입력 신호가 입력되고 제 1 비교 결과를 출력하는 제 1 비교 회로와, 히스테리시스 기능을 갖고, 제 1 입력 신호와 제 2 입력 신호가 입력되고 제 2 비교 결과를 출력하는 제 2 비교 회로와, 공급되는 전원 전압이 소정의 전압 이상이 되었을 때에 검출 신호를 출력하는 전원 전압 검출 회로와, 제 1 비교 결과와 제 2 비교 결과와 검출 신호에 기초하여 제로크로스 검출 신호를 출력하는 논리 회로를 구비하는 것을 특징으로 한다.

Description

제로크로스 검출 회로 및 센서 장치{ZERO-CROSS DETECTING CIRCUIT AND SENSOR DEVICE}

본 발명은, 제로크로스 검출 회로 및 센서 장치에 관한 것이다.

종래부터 제로크로스 검출 회로에 있어서, 제로크로스 근방에서의 입력 신호의 노이즈를 방지하기 위한 기술이 검토되고 있다.

종래의 제로크로스 검출 회로를 도 12 에 나타낸다. 종래의 제로크로스 검출 회로는, 비교 회로 (90) 와, 히스테리시스 기능을 갖는 비교 회로 (91) 와, 논리 회로 (92) 를 구비하고 있다. 비교 회로 (90) 는, 입력 신호 nx1 과 입력 신호 nx2 의 제로크로스 검출 결과를 출력 단자 out90 에 전압 Vout90 으로서 출력한다. 비교 회로 (91) 는, 입력 신호 nx1 과 입력 신호 nx2 와 상황에 따라 전환되는 임계값의 비교 결과를 출력 단자 out91 에 전압 Vout91 로서 출력한다.

논리 회로 (92) 는, 비교 회로 (90) 가 출력하는 제로크로스 검출 결과 Vout90 과 비교 회로 (91) 가 출력하는 비교 결과 Vout91 의 논리 상태에 따라 출력 전압 Vout92 의 논리 상태를 결정하고 출력 단자 out92 에 그 결과를 제로크로스 검출 신호로서 출력한다.

보다 상세하게는, 논리 회로 (92) 는, Vout91 이 하이 레벨일 때에는, Vout90 의 하이 레벨로부터 로 레벨의 천이에 의해 Vout92 를 하이 레벨로부터 로 레벨로 천이시킨다. Vout92 가 원래 로 레벨이면, Vout90 의 하이 레벨로부터 로 레벨의 천이에 의해 Vout92 는 변화하지 않고 로 레벨을 유지한다. Vout90 의 로 레벨로부터 하이 레벨의 천이에 의해 Vout92 는 변화하지 않는다. 또 한편으로, Vout91 이 로 레벨일 때에는, Vout90 의 로 레벨로부터 하이 레벨의 천이에 의해 Vout92 를 로 레벨로부터 하이 레벨로 천이시킨다. Vout92 가 원래 하이 레벨이면, Vout90 의 로 레벨로부터 하이 레벨의 천이에 의해 Vout92 는 변화하지 않고 하이 레벨을 유지한다. Vout90 의 로 레벨로부터 하이 레벨의 천이에 의해 Vout92 는 변화하지 않는다.

상기 서술한 바와 같은 제로크로스 검출 회로는, 제로크로스 근방에서의 입력 신호의 노이즈의 영향을 제거할 수 있으므로, 제로크로스점을 고정밀도로 검출하는 것이 가능하다. 또 시간에 의존하지 않는 히스테리시스 특성을 갖게 하고 있기 때문에, 로터의 고속 회전, 즉 고속의 검출이 가능하다 (예를 들어, 특허문헌 1 참조).

일본 공개특허공보 2017-211365호

그러나, 종래의 제로크로스 검출 회로에 있어서는, 회로에 전원 전압이 공급된 직후의 동작, 즉 동작 개시시에 있어서의 동작에 관해서 고려되어 있지 않았다. 예를 들어, 모터 내의 로터의 회전 위치를 자기 센서로 검출하는 경우, 전원 투입 직후의 위치 검출에 대해서는, 제로크로스 근방의 약한 자장이 아니라 강한 자장의 인가에 의해 위치를 검출함으로써 회전 위치 검출의 정확도를 높여, 회전 개시시의 동작을 확실하게 하고자 하는 요구가 있다. 종래의 제로크로스 검출 회로는, 이와 같은 요구에 대응하고 있지 않았다.

그래서, 본 발명은, 전원 투입 직후에 정확한 제로크로스 검출 신호를 출력할 수 있는 제로크로스 검출 회로 및 센서 장치를 제공한다.

본 발명의 실시형태에 관련된 제로크로스 검출 회로는, 제 1 입력 신호와 제 2 입력 신호가 입력되고, 제 1 비교 결과를 출력하는 제 1 비교 회로와, 히스테리시스 기능을 갖고, 제 1 입력 신호와 제 2 입력 신호가 입력되고, 제 2 비교 결과를 출력하는 제 2 비교 회로와, 공급되는 전원 전압이 소정의 전압 이상이 되었을 때에 전원 전압 검출 신호를 출력하는 전원 전압 검출 회로와, 제 1 비교 결과와 제 2 비교 결과와 전원 전압 검출 신호에 기초하여 제로크로스 검출 신호를 출력하는 논리 회로를 구비한다.

본 발명의 제로크스로스 검출 회로에 의하면, 공급되는 전원 전압이 소정의 전압 이상이 되었을 때에 논리 회로에 전원 전압 검출 신호를 출력하는 전원 전압 검출 회로를 구비했으므로, 전원 투입 직후에 정확한 제로크로스 검출 신호를 출력하는 것이 가능해진다.

도 1 은 본 발명의 제 1 실시형태에 관련된 제로크로스 검출 회로를 구비한 자기 센서 장치를 나타내는 블록도이다.
도 2 는 제 1 실시형태에 관련된 제로크로스 검출 회로의 각 요소의 동작을 나타내는 도면이다.
도 3 은 제 1 실시형태에 관련된 제로크로스 검출 회로의 동작을 나타내는 도면이다.
도 4 는 제 1 실시형태에 관련된 제로크로스 검출 회로의 동작을 나타내는 도면이다.
도 5 는 제 1 실시형태에 관련된 제로크로스 검출 회로의 동작을 나타내는 도면이다.
도 6 은 제 1 실시형태에 관련된 제로크로스 검출 회로의 동작을 나타내는 도면이다.
도 7 은 제 1 실시형태에 관련된 제로크로스 신호 생성 회로의 일례이다.
도 8 은 제 1 실시형태에 관련된 제로크로스 신호 생성 회로의 일례의 각 요소의 동작을 나타내는 도면이다.
도 9 는 제 1 실시형태에 관련된 제로크로스 신호 생성 회로의 일례의 동작을 나타내는 도면이다.
도 10 은 제 2 실시형태에 관련된 제로크로스 검출 회로의 블록도이다.
도 11 은 제 3 실시형태에 관련된 제로크로스 검출 회로를 구비한 자기 센서 장치를 나타내는 블록도이다.
도 12 는 종래의 제로크로스 검출 회로의 회로도이다.

이하, 본 발명의 제로크로스 검출 회로 및 센서 장치에 대해 도면을 참조하여 설명한다.

＜제 1 실시형태＞

도 1 은, 본 발명의 제 1 실시형태에 관련된 제로크로스 검출 회로를 구비한 센서 장치를 나타내는 블록도이다. 제 1 실시형태에 관련된 센서 장치는, 제로크로스 검출 회로 (1) 와, 홀 소자 (2a) 와, 차동 증폭기 (3a) 를 구비하고 있다.

제로크로스 검출 회로 (1) 는, 제로크로스 신호 생성 회로 (10) 와, 비교 회로 (20) 와, 논리 회로 (30) 와, 전원 전압 검출 회로 (40) 를 구비하고 있다. 제로크로스 신호 생성 회로 (10) 는 후술하는 바와 같이 비교 회로를 포함하고 있고, 반전 입력 단자와 비반전 입력 단자와 출력 단자 outz 를 갖는다. 비교 회로 (20) 는 반전 입력 단자와 비반전 입력 단자와 임계값 선택 단자와 출력 단자 outb 를 갖는다. 제로크로스 신호 생성 회로 (10) 의 비반전 입력 단자와 비교 회로 (20) 의 비반전 입력 단자는 단자 N2 에서 공통으로 접속된다. 제로크로스 신호 생성 회로 (10) 의 반전 입력 단자와 비교 회로 (20) 의 반전 입력 단자는 단자 N1 에서 공통으로 접속된다. 제로크로스 신호 생성 회로 (10) 의 출력 단자 outz 와 비교 회로 (20) 의 출력 단자 outb 는 논리 회로 (30) 에 접속된다. 제로크로스 신호 생성 회로 (10) 의 출력 단자 outz 는 비교 회로 (20) 의 임계값 선택 단자에 접속된다. 전원 전압 검출 회로 (40) 는 전원 단자 (도시 생략) 와 출력 단자 rel 을 갖는다. 논리 회로 (30) 는 출력 단자 outz 와 출력 단자 outb 와 출력 단자 rel 을 입력으로 하고, 출력 단자 out 으로부터 논리 연산 결과를 제로크로스 검출 신호로서 출력한다.

홀 소자 (2a) 는, 단자 Aa, 단자 Ba, 단자 Ca, 단자 Da 를 갖는다. 단자 Aa 와 단자 Ca 는 대향한 위치에 배치되고, 단자 Ba 와 단자 Da 는 대향한 위치에 배치된다. 단자 Aa 와 단자 Ca 는 각각 상이한 전위의 배선에 접속된다. 설명을 위해서, 이 상이한 전위를 전위 VDD 와, 전위 VDD 보다 낮은 전위의 전위 VSS 로 하고, 단자 Aa 의 전위를 VDD, 단자 Ca 의 전위를 VSS 로 한다.

차동 증폭기 (3a) 는 2 개의 입력 단자와 2 개의 출력 단자를 갖는다. 2 개의 입력 단자에는, 각각 단자 Ba, 단자 Da 가 접속된다. 2 개의 출력 단자는, 각각 단자 N1, 단자 N2 에 접속된다.

이후의 설명에서는, 단자 N1, 단자 N2, 출력 단자 outz, 출력 단자 outb, 출력 단자 out, 출력 단자 rel 의 각 전압을 각각 전압 Vn1, 전압 Vn2, 출력 전압 Voutz, 출력 전압 Voutb, 출력 전압 Vout, 출력 전압 Vrel 로 한다. 또, 차동 증폭기 (3a), 제로크로스 신호 생성 회로 (10), 비교 회로 (20), 논리 회로 (30) 및 전원 전압 검출 회로 (40) 에는 전원 전압 단자 (도시 생략) 로부터 전원 전압이 공급된다. 설명을 위해서, 공급되는 전원 전압 중, 높은 전위를 VDD, 다른 일방의 낮은 전위를 VSS 로 하고, 전위 VSS 는 0 V (제로 볼트) 로 하면, 회로에는 전위 VDD 와 전위 VSS ＝ 0 V 의 차분인 전원 전압 Vdd 가 공급된다.

자전 변환 소자인 홀 소자 (2a) 의 신호는, 단자 Ba 와 단자 Da 로부터 차동 증폭기 (3a) 에 입력되고, 차동 증폭기 (3a) 는 이것을 증폭시키고, 차동 증폭기 (3a) 의 출력은 제로크로스 검출 회로 (1) 의 입력 단자 N1, 입력 단자 N2 에 접속된다. 여기서, 단자 Ba 와 단자 Da 의 전압을 각각 VBa, VDa 로 하고, 홀 소자 (2a) 의 신호 전압을 VDa － VBa 로 하고, 차동 증폭기 (3a) 의 증폭률을 G 로 한다.

홀 소자 (2a) 의 신호 전압 VDa － VBa 는, 홀 소자 (2a) 에 흐르는 전류의 방향과, 인가되는 자계의 방향에 의해 플레밍 왼손의 법칙에 따라, 그 크기와 부호가 변화한다. 만일 지면의 바로 앞으로부터 안쪽 방향으로 자계가 인가된 경우의 신호 전압 VDa － VBa 의 부호가 정 (正) 이라고 하면, 지면의 안쪽으로부터 바로 앞 방향으로 자계가 인가된 경우에는 신호 전압 VDa － VBa 의 부호가 부 (負) 가 된다. 또, 인가되는 자계가 클수록, 신호 전압 VDa － VBa 의 크기는 커진다. 또, 홀 소자 (2a) 의 오프셋 전압이 제로인 이상적인 경우에는, 홀 소자 (2a) 에 인가되는 자계가 제로인 경우의 신호 전압 VDa － VBa 는 제로가 된다. 이후의 설명에서는, 홀 소자 (2a) 의 오프셋 전압이 제로인 경우에 대해 설명한다. 홀 소자 (2a) 의 신호 전압은 차동 증폭기 (3a) 에 의해 증폭되고,

Vn2 － Vn1 ＝ G × (VDa － VBa) ··· (1)

이 된다. 따라서, Vn2 － Vn1 은 홀 소자 (2a) 에 인가되는 자계에 따라, 정 또는 부 또는 제로의 값을 취한다. 인가 자계가 약한 경우에는 Vn2 － Vn1 의 절대값인 ｜Vn2 － Vn1｜ 의 값은 작고, 인가 자계가 강한 경우에는 ｜Vn2 － Vn1｜ 의 값은 커진다.

제로크로스 검출 회로 (1) 는, 단자 N1 및 단자 N2 에 입력되는 전압 Vn2, Vn1 에 따라 출력 전압 Vout 을 변화시키고, 제로크로스 검출 신호로서 출력한다. 이 동작을 도 2 및 도 3 ∼ 도 6 을 사용하여 설명한다.

먼저, 제로크로스 신호 생성 회로 (10) 의 동작을 설명한다. 제로크로스 신호 생성 회로 (10) 는 비교 회로를 포함하고 있고, 출력 단자 outz 로부터 제 1 비교 결과를 출력한다. 이하에서는, 제로크로스 신호 생성 회로 (10) 에 포함되는 비교 회로를 제 1 비교 회로라고 부르는 경우도 있다. 제로크로스 신호 생성 회로 (10) 는, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압보다 높을 때에는 출력 단자 outz 로부터 하이 레벨을 출력하고, 이것과는 반대로, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압보다 낮을 때에는, 출력 단자 outz 로부터 로 레벨을 출력하도록 동작한다. 이 동작의 상세를 도 2 에 나타낸다.

도 2 의 가로축은 전압 Vn1 과 전압 Vn2 의 입력 전압차를 나타내고, 세로축은 각각의 출력 전압을 나타낸다. 출력 전압 Voutz 는, 전압 Vn2 가 전압 Vn1 보다 높을 때, 즉, Vn2 － Vn1 ＞ 0 일 때에는 하이 (Hi) 레벨을 출력한다. 이것과는 반대로, 전압 Vn2 가 전압 Vn1 보다 낮을 때, 즉, Vn2 － Vn1 ＜ 0 일 때에는 로 (Lo) 레벨을 출력한다. 따라서, 제로크로스 신호 생성 회로 (10) 는 입력되는 전압 Vn2 와 전압 Vn1 의 차분에 따른 출력 전압 Voutz 를 출력한다. 여기서, 출력 전압 Voutz 는 제로크로스 근방, 즉 Vn2 － Vn1 ＝ 0 근방의 노이즈를 제거한 신호이다. 이 노이즈 제거 동작의 예에 대해서는 후술한다.

다음으로, 비교 회로 (20) 의 동작을 설명한다. 비교 회로 (20) 는 출력 단자 outb 로부터 제 2 비교 결과를 출력한다. 이하에서는, 비교 회로 (20) 를 제 2 비교 회로라고 부르는 경우도 있다. 비교 회로 (20) 는, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압과 전압 Vth1 의 합보다 높을 때에는 출력 단자 outb 로부터 하이 레벨을 출력하고, 이것과는 반대로, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압과 전압 Vth2 의 합보다 낮을 때에는, 출력 단자 outb 로부터 로 레벨을 출력하도록 동작한다. 전압 Vth1 과 전압 Vth2 중 어느 쪽이 선택되는지는, 출력 전압 Voutz 에 의해 결정된다. 출력 전압 Voutz 가 하이 레벨일 때에는 전압 Vth1 이 선택되고, 출력 전압 Voutz 가 로 레벨일 때에는 전압 Vth2 가 선택된다. 이 동작의 상세를 도 2 에 나타낸다. 출력 전압 Voutb 는, 전압 Vn2 가 전압 Vn1 과 전압 Vth1 의 합보다 높을 때, 즉, Vn2 － Vn1 ＞ Vth1 일 때에는 하이 레벨을 출력하고, 전압 Vn2 가 전압 Vn1 과 전압 Vth2 의 합보다 낮을 때, 즉, Vn2 － Vn1 ＜ Vth2 일 때에는 로 레벨을 출력한다. 여기서, 전압 Vth1 은 정의 값으로 플러스측의 임계값 전압을 나타내고, 전압 Vth2 는 부의 값으로 마이너스측의 임계값 전압을 나타낸다. 출력 전압 Voutb 는, Vn2 － Vn1 이 Vth1 과 Vth2 의 사이일 때, 즉, Vth2 ＜ Vn2 － Vn1 ＜ Vth1 일 때에는 선택된 임계값 전압에 따라 하이 레벨 또는 로 레벨을 출력한다.

다음으로, 전원 전압 검출 회로 (40) 의 동작을 설명한다. 전원 전압 검출 회로 (40) 는, 공급되는 전원 전압에 따라 출력 전압 Vrel 을 변화시키고, 전원 전압 검출 신호를 출력한다. 출력 전압 Vrel 은, 공급되는 전원 전압이 낮을 때에는 로 레벨이 되고, 회로 동작이 정상적으로 실시되는 충분한 전압이 공급된 경우에는 하이 레벨이 되어, 전원 전압 검출 신호로서 출력된다.

다음으로, 논리 회로 (30) 의 동작을 설명한다. 논리 회로 (30) 는 출력 전압 Voutz 와 출력 전압 Voutb 와 전원 전압 검출 신호인 출력 전압 Vrel 의 논리 상태에 따라 출력 전압 Vout 의 논리 상태를 결정하도록 동작한다. 출력 전압 Vrel 이 로 레벨로부터 하이 레벨로 천이된 직후에는, 논리 회로 (30) 는 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압 Vout 을 제로크로스 검출 신호로서 출력한다. 그 후, 즉 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압 Vout 을 출력한 후에는, 논리 회로 (30) 는 제로크로스 신호 생성 회로 (10) 의 출력 전압 Voutz 에 기초하여 결정된 전압 Vout 을 제로크로스 검출 신호로서 출력하도록 동작한다. 출력 전압 Vrel 이 로 레벨로부터 하이 레벨로 천이된 직후의 동작의 상세를 도 2 의 파형 Vout(a) 에 나타내고, 그 후의 동작의 상세를 파형 Vout(b) 에 나타낸다. 또, 이 동작의 상세에 대하여 도 3 ∼ 도 6 을 사용하여 설명한다.

도 3 은, 충분히 강한 정의 신호, 즉 Vn2 － Vn1 ＞ Vth1 일 때 전원이 투입되었을 경우의 제로크로스 검출 회로 (1) 의 동작을 나타내는 도면이다. 여기서 가로축은 경과 시간을 나타내고, 세로축은 입력 전압차 또는 출력 전압을 나타낸다. 여기서 세로축명에 대해서는, Vdd 는 전원 전압이고, Vth 는 비교 회로 (20) 에 있어서 사용되는 임계값 전압을 굵은 선으로 나타내고 있고, Vpon 은 논리 회로 (30) 의 내부 신호이며 상세는 후술한다.

회로에 공급되는 전원 전압 Vdd 는, 시각 t0 에 있어서 0 V (제로 볼트) 로부터 상승을 개시하고, 시각 t1 에서 회로가 정상적으로 동작하기에 충분한 전압에 도달한다. 전원 전압 검출 회로 (40) 의 전원 전압 검출 신호인 출력 전압 Vrel 은, 회로가 정상적으로 동작하기에 충분한 전압에 전원 전압 Vdd 가 도달한 것을 받아, 시각 t1 에서 로 레벨로부터 하이 레벨로 변화한다.

시각 t1 보다 전의 시각에 있어서는, 회로에 공급되는 전원 전압 Vdd 가 낮기 때문에, 제로크로스 신호 생성 회로 (10) 및 비교 회로 (20) 는 정상적으로 또는 정확하게 동작하지 않아, 제 1 비교 결과인 출력 전압 Voutz 및 제 2 비교 결과인 출력 전압 Voutb 에 대해서는 입력 전압에 따른 출력 전압이 얻어지지 않을 가능성이 있다. 또 제로크로스 검출 신호인 출력 전압 Vout 에 대해서도 동일하게 입력 전압에 따른 Vout 이 얻어지지 않을 가능성이 있다. 이것을 도 3 에서는 사선으로 나타내고 있다. 그래서, 동작을 확정시키기 위해서, 전원 전압 Vdd 가 낮을 때에는, 출력 전압 Voutz, Voutb 및 Vout 을 강제적으로 로 레벨 또는 하이 레벨로 해도 된다. 도시는 하지 않지만, 제로크로스 신호 생성 회로 (10) 및 비교 회로 (20) 에 전원 전압 검출 회로 (40) 의 출력 전압 Vrel 을 접속시킴으로써 출력 전압 Voutz 및 Voutb 를 강제적으로 로 레벨 또는 하이 레벨로 하는 동작을 실현할 수 있다. 도 3 에 있어서는, 출력 전압 Vrel 이 로 레벨인 경우에는, 출력 전압 Voutz 를 강제적으로 로 레벨로 하고, 출력 전압 Voutb 및 Vout 을 하이 레벨로 한 경우를 나타내고 있다.

시각 t1 보다 후의 시각에 있어서는, 전원 전압 Vdd 는 회로가 정상적으로 동작하기에 충분한 전압에 도달하였기 때문에, 제로크로스 신호 생성 회로 (10) 및 비교 회로 (20) 는 정상적으로 또한 정확하게 동작하고 있다고 간주할 수 있다. 따라서, 출력 전압 Voutz 및 Voutb 에 대해서도 입력 전압 Vn2 및 Vn1 에 올바르게 따른 출력 전압이라고 간주할 수 있다.

시각 t1 의 직후의 시각에 있어서, Vn2 － Vn1 ＞ 0 이기 때문에, 제로크로스 신호 생성 회로 (10) 는 출력 전압 Voutz 에 하이 레벨을 출력한다. 따라서, 비교 회로 (20) 의 임계값 전압 Vth 는 전압 Vth1 이 선택된다. Vn2 － Vn1 ＞ Vth1 이기 때문에, 비교 회로 (20) 는 출력 전압 Voutb 에 하이 레벨을 출력한다. 논리 회로 (30) 는 출력 전압 Voutz 및 출력 전압 Voutb 가 하이 레벨로, 동일한 레벨인 점에서, 충분히 큰 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압, 즉 하이 레벨을 출력 전압 Vout 에 출력한다. 전압 Vpon 은, 논리 회로 (30) 의 내부 신호이며, 논리 회로 (30) 가 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압을 출력하기 전에 하이 레벨이 되고, 논리 회로 (30) 가 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압을 출력한 후에 로 레벨이 되는 신호이다. 회로도 중에는 도시하고 있지 않다. 일례로는, 출력 전압 Vrel 이 하이 레벨이 되었을 때에 전압 Vpon 이 세트되어 하이 레벨이 되고, 출력 전압 Voutz 와 Voutb 가 동일한 레벨이 되었을 때에 전압 Vpon 이 리셋되어 로 레벨이 되도록 구성된다. 논리 회로 (30) 는, 전압 Vopn 이 하이 레벨일 때에는 출력 전압 Voutb 에 기초하여 결정된 전압을 전압 Vout 에 출력하고, 전압 Vopn 이 로 레벨일 때에는 출력 전압 Voutz 에 기초하여 결정된 전압을 전압 Vout 에 출력한다. 본 경우에 있어서는, 상기 서술한 바와 같이 시각 t1 의 직후의 시각에 있어서, 제로크로스 검출 신호인 출력 전압 Vout 에는 제 2 비교 결과인 출력 전압 Voutb 에 기초한 전압이 출력되어, 전압 Vpon 은 하이 레벨로부터 로 레벨로 천이된다. 따라서, 이 이후의 시각에서는, 논리 회로 (30) 는 제로크로스 신호 생성 회로 (10) 의 제 1 비교 결과인 출력 전압 Voutz 에 기초하여 결정된 전압 Vout 을 제로크로스 검출 신호로서 출력하도록 동작한다.

도 4 는, 약한 정의 신호, 즉 0 ＜ Vn2 － Vn1 ＜ Vth1 일 때 전원이 투입되었을 경우의 제로크로스 검출 회로 (1) 의 동작을 나타내는 도면이다. 전원 전압 Vdd 및 출력 전압 Vrel 의 파형에 대해서는 도 3 과 동일하고, 사선부에 대해서도 도 3 과 동일하다. 시각 t1 까지의 시각에 있어서의 Voutz, Voutb, Vpon 및 Vout 의 파형에 대해서도 도 3 과 동일하다.

시각 t1 의 직후의 시각에 있어서, 제로크로스 신호 생성 회로 (10) 는, Vn2 － Vn1 ＞ 0 이기 때문에 출력 전압 Voutz 에 하이 레벨을 출력한다. 따라서, 비교 회로 (20) 의 임계값 전압 Vth 는 전압 Vth1 이 선택된다. Vn2 － Vn1 ＜ Vth1 이기 때문에, 비교 회로 (20) 는 출력 전압 Voutb 에 로 레벨을 출력한다. 논리 회로 (30) 는, 출력 전압 Voutz 가 하이 레벨, 출력 전압 Voutb 가 로 레벨로, 상이한 레벨인 점에서, 작은 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 출력 전압 Vout 을 변경하지 않고, 직전의 전압인 하이 레벨을 유지한다. 전압 Vpon 에 대해서도 하이 레벨을 유지한다.

시각 t1 보다 후의 시각에, Vn2 － Vn1 은 변화를 개시하고, 시각 t2 에서 Vn2 － Vn1 ＝ 0 이 된다. 즉 제로크로스된다. 시각 t2 의 직후의 시각에, 제로크로스 신호 생성 회로 (10) 는, Vn2 － Vn1 ＜ 0 이기 때문에 출력 전압 Voutz 에 로 레벨을 출력한다. 따라서, 비교 회로 (20) 의 임계값 전압 Vth 는 전압 Vth2 가 선택된다. Vn2 － Vn1 ＞ Vth2 이기 때문에, 비교 회로 (20) 는 출력 전압 Voutb 에 하이 레벨을 출력한다. 논리 회로 (30) 는, 출력 전압 Voutz 가 로 레벨, 출력 전압 Voutb 가 하이 레벨로, 상이한 레벨인 점에서, 작은 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 출력 전압 Vout 을 변경하지 않고, 직전의 전압인 하이 레벨을 유지한다. 전압 Vpon 에 대해서도 하이 레벨을 유지한다.

시각 t2 보다 후의 시각에서도 Vn2 － Vn1 은 변화를 계속하여, 시각 t3 에서 Vn2 － Vn1 ＝ Vth2 가 된다. 시각 t3 의 직후의 시각에, Vn2 － Vn1 ＜ Vth2 가 되어, 비교 회로 (20) 는 출력 전압 Voutb 에 로 레벨을 출력한다. 논리 회로 (30) 는 출력 전압 Voutz 및 출력 전압 Voutb 가 로 레벨로, 동일한 레벨인 점에서, 충분히 큰 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압, 즉 로 레벨을 출력 전압 Vout 에 출력한다. 전압 Vpon 은 하이 레벨로부터 로 레벨로 천이된다. 이 이후의 시각에서는, 논리 회로 (30) 는 제로크로스 신호 생성 회로 (10) 의 출력 전압 Voutz 에 기초하여 결정된 전압을 출력 전압 Vout 에 출력하도록 동작한다.

도 5 는, 약한 부의 신호, 즉 Vth2 ＜ Vn2 － Vn1 ＜ 0 일 때 전원이 투입되었을 경우의 제로크로스 검출 회로 (1) 의 동작을 나타내는 도면이다. 전원 전압 Vdd 및 출력 전압 Vrel 의 파형에 대해서는 도 3 과 동일하고, 사선부에 대해서도 도 3 과 동일하다. 시각 t1 까지의 시각에 있어서의 Voutz, Voutb, Vpon 및 Vout 의 파형에 대해서도 도 3 과 동일하다.

시각 t1 의 직후의 시각에 있어서, 제로크로스 신호 생성 회로 (10) 는, Vn2 － Vn1 ＜ 0 이기 때문에 출력 전압 Voutz 에 로 레벨을 출력한다. 따라서, 비교 회로 (20) 의 임계값 전압 Vth 는 전압 Vth2 가 선택된다. Vn2 － Vn1 ＞ Vth2 이기 때문에, 비교 회로 (20) 는 출력 전압 Voutb 에 하이 레벨을 출력한다. 논리 회로 (30) 는, 출력 전압 Voutz 가 로 레벨, 출력 전압 Voutb 가 하이 레벨로, 상이한 레벨인 점에서, 작은 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 출력 전압 Vout 을 변경하지 않고, 직전의 전압인 하이 레벨을 유지한다. 전압 Vpon 에 대해서도 하이 레벨을 유지한다.

시각 t1 보다 후의 시각에, Vn2 － Vn1 은 변화를 개시하여, 시각 t3 에서 Vn2 － Vn1 ＝ Vth2 가 된다. 시각 t3 의 직후의 시각에, Vn2 － Vn1 ＜ Vth2 가 되어, 비교 회로 (20) 는 출력 전압 Voutb 에 로 레벨을 출력한다. 논리 회로 (30) 는 출력 전압 Voutz 및 출력 전압 Voutb 가 로 레벨로, 동일한 레벨인 점에서, 충분히 큰 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압, 즉 로 레벨을 출력 전압 Vout 에 출력한다. 전압 Vpon 은 하이 레벨로부터 로 레벨로 천이된다. 이 이후의 시각에서는, 논리 회로 (30) 는 제로크로스 신호 생성 회로 (10) 의 출력 전압 Voutz 에 기초하여 결정된 전압을 출력 전압 Vout 에 출력하도록 동작한다.

도 6 은, 충분히 강한 부의 신호, 즉 Vn2 － Vn1 ＜ Vth2 일 때 전원이 투입되었을 경우의 제로크로스 검출 회로 (1) 의 동작을 나타내는 도면이다. 전원 전압 Vdd 및 출력 전압 Vrel 의 파형에 대해서는 도 3 과 동일하고, 사선부에 대해서도 도 3 과 동일하다. 시각 t1 까지의 시각에 있어서의 Voutz, Vpon 및 Vout 의 파형에 대해서도 도 3 과 동일하다.

시각 t1 의 직후의 시각에 있어서, 제로크로스 신호 생성 회로 (10) 는, Vn2 － Vn1 ＜ 0 이기 때문에 출력 전압 Voutz 에 로 레벨을 출력한다. 따라서, 비교 회로 (20) 의 임계값 전압 Vth 는 전압 Vth2 가 선택된다. Vn2 － Vn1 ＜ Vth2 이기 때문에, 비교 회로 (20) 는 출력 전압 Voutb 에 로 레벨을 출력한다. 논리 회로 (30) 는, 출력 전압 Voutz 및 출력 전압 Voutb 가 로 레벨로, 동일한 레벨인 점에서, 충분히 큰 신호가 입력되고 있다고 판단하여, 논리 회로 (30) 는 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압, 즉 로 레벨을 출력 전압 Vout 에 출력한다. 전압 Vpon 은 하이 레벨로부터 로 레벨로 천이된다. 이 이후의 시각에서는, 논리 회로 (30) 는 제로크로스 신호 생성 회로 (10) 의 출력 전압 Voutz 에 기초하여 결정된 전압을 출력 전압 Vout 에 출력하도록 동작한다.

다음으로, 제로크로스 신호 생성 회로 (10) 의 노이즈 제거 동작에 대해 설명한다.

도 7 은, 제 1 실시형태의 제로크로스 신호 생성 회로 (10) 의 회로도의 예이다.

제로크로스 신호 생성 회로 (10) 는, 비교 회로 (101) 와 비교 회로 (102) 와 논리 회로 (103) 로 구성되어 있다. 비교 회로 (101) 는 반전 입력 단자와 비반전 입력 단자와 출력 단자 out0 을 갖는다. 비교 회로 (102) 는 반전 입력 단자와 비반전 입력 단자와 출력 단자 out1 을 갖는다. 비교 회로 (101) 의 반전 입력 단자와 비교 회로 (102) 의 반전 입력 단자는 단자 N1 에서 공통으로 접속된다. 비교 회로 (101) 의 비반전 입력 단자와 비교 회로 (102) 의 비반전 입력 단자는 단자 N2 에서 공통으로 접속된다. 단자 N1 과 단자 N2 에는, 각각 제 1 입력 신호와 제 2 입력 신호가 공급된다. 비교 회로 (101) 의 출력 단자 out0 과 비교 회로 (102) 의 출력 단자 out1 은 논리 회로 (103) 에 접속된다. 논리 회로 (103) 는 출력 단자 out0 으로부터의 비교 결과와 출력 단자 out1 로부터의 비교 결과를 입력으로 하고, 출력 단자 outz 로부터 논리 연산 결과를 제 1 비교 결과로서 출력한다. 이후의 설명에서는, 출력 단자 out0, 출력 단자 out1 의 각 전압을 각각 출력 전압 Vout0, 출력 전압 Vout1 로 한다.

다음으로, 제로크로스 신호 생성 회로 (10) 의 동작을 도 8 및 도 9 를 사용하여 설명한다.

먼저, 비교 회로 (101) 의 동작을 설명한다. 비교 회로 (101) 는, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압보다 높을 때에는 출력 단자 out0 으로부터 하이 레벨을 출력하고, 이것과는 반대로, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압보다 낮을 때에는, 출력 단자 out0 으로부터 로 레벨을 출력하도록 동작한다. 이 동작의 상세를 도 8 에 나타낸다. 여기서 가로축은 전압 Vn1 과 Vn2 의 입력 전압차를 나타내고, 세로축은 각각의 출력 전압을 나타낸다. 도 8 에 나타내는 바와 같이, 출력 전압 Vout0 은, 전압 Vn2 가 전압 Vn1 보다 높을 때, 즉, Vn2 － Vn1 ＞ 0 일 때에는 하이 레벨이 된다. 이것과는 반대로, 전압 Vn2 가 전압 Vn1 보다 낮을 때, 즉, Vn2 － Vn1 ＜ 0 일 때에는 로 레벨이 된다. 출력 전압 Vout0 의 하이 레벨로부터 로 레벨로의 천이는, Vn2 － Vn1 ＝ 0 에서 실시된다. 또, 출력 전압 Vout0 의 로 레벨로부터 하이 레벨로의 천이는, 동일하게 Vn2 － Vn1 ＝ 0 에서 실시된다.

또, 입력 전압차 Vn2 － Vn1 이 시간에 따라 변화된 경우의 비교 회로 (101) 의 동작을 도 9 에 나타낸다. 여기서 가로축은 경과 시간을 나타내고, 세로축은 입력 전압차 또는 출력 전압을 나타낸다. 입력 전압차 Vn2 － Vn1 은 시간 경과에 수반하여 변화되고, 여러 가지 값을 취할 수 있다. 특히, Vn2 － Vn1 ＝ 0 이 될 때를 제로크로스라고 표현하고 있다. 입력 전압차 Vn2 － Vn1 의 시간에 따른 변화에 수반하여, 출력 전압 Vout0 은 변화된다. 출력 전압 Vout0 은, Vn2 － Vn1 ＞ 0 일 때에는 하이 레벨을 출력하고, Vn2 － Vn1 ＜ 0 일 때에는 로 레벨을 출력한다. Vn2 － Vn1 ＝ 0 일 때, 즉, Vn1 ＝ Vn2 일 때에 출력 전압 Vout0 은 제로크로스를 검출한다.

다음으로, 비교 회로 (102) 의 동작을 설명한다. 비교 회로 (102) 는, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압과 전압 Vth3 의 합보다 높을 때에는 출력 단자 out1 로부터 하이 레벨을 출력하고, 이것과는 반대로, 비반전 입력 단자에 공급되는 전압이 반전 입력 단자에 공급되는 전압과 전압 Vth4 의 합보다 낮을 때에는, 출력 단자 out1 로부터 로 레벨을 출력하도록 동작한다. 이 동작의 상세를 도 8 에 나타낸다. 도 8 에 나타내는 바와 같이, 출력 전압 Vout1 은, 전압 Vn2 가 전압 Vn1 과 전압 Vth3 의 합보다 높을 때, 즉, Vn2 － Vn1 ＞ Vth3 일 때에는 하이 레벨을 출력하고, 전압 Vn2 가 전압 Vn1 과 전압 Vth4 의 합보다 낮을 때, 즉, Vn2 － Vn1 ＜ Vth4 일 때에는 로 레벨을 출력한다. 여기서, 전압 Vth3 은 정의 값으로 플러스측의 히스테리시스의 크기를 나타내고, 전압 Vth4 는 부의 값으로 마이너스측의 히스테리시스의 크기를 나타낸다. 출력 전압 Vout1 의 하이 레벨로부터 로 레벨로의 천이는, Vn2 － Vn1 ＝ Vth4 에서 실시된다. 또, 출력 전압 Vout1 의 로 레벨로부터 하이 레벨로의 천이는, Vn2 － Vn1 ＝ Vth3 에서 실시된다. Vn2 － Vn1 이 Vth3 과 Vth4 사이일 때에는, 직전의 상태에 따라 하이 레벨 또는 로 레벨을 출력한다. 즉, 비교 회로 (102) 는, 히스테리시스 폭 ｜Vth3｜＋｜Vth4｜ 를 갖는 비교 회로로서 동작한다.

또, 입력 전압차 Vn2 － Vn1 이 시간에 따라 변화된 경우의 비교 회로 (102) 의 동작을 도 9 에 나타낸다. 입력 전압차 Vn2 － Vn1 의 시간에 따른 변화에 수반하여 출력 전압 Vout1 은 변화된다. 시각 t11 일 때, 즉 Vn2 － Vn1 ＞ Vth3 일 때에 출력 전압 Vout1 은 하이 레벨을 출력하고, 그 후의 시간 경과 후에도 하이 레벨을 유지하고, Vn2 － Vn1 의 감소에 수반하여, Vn2 － Vn1 ＜ Vth4 가 되었을 때에 하이 레벨로부터 로 레벨의 출력으로 천이되어, 그 후의 시간 경과 후에도 로 레벨을 유지하고, Vn2 － Vn1 의 증가에 수반하여, Vn2 － Vn1 ＞ Vth3 이 되었을 때에 로 레벨로부터 하이 레벨로 천이된다.

다음으로, 논리 회로 (103) 의 동작을 설명한다. 논리 회로 (103) 는, 출력 전압 Vout0 과 출력 전압 Vout1 의 논리 상태에 따라 출력 전압 Voutz 의 논리를 결정하도록 동작한다. 보다 상세하게는, 논리 회로 (103) 는, Vout1 이 하이 레벨일 때에는, Vout0 의 하이 레벨로부터 로 레벨의 천이에 의해 Voutz 를 하이 레벨로부터 로 레벨로 천이시킨다. Voutz 가 원래 로 레벨이면 Voutz 는 변화하지 않는다. Vout0 의 로 레벨로부터 하이 레벨의 천이에 의해 Voutz 는 변화하지 않는다. 또, Vout1 이 로 레벨일 때에는, Vout0 의 로 레벨로부터 하이 레벨의 천이에 의해 Voutz 를 로 레벨로부터 하이 레벨로 천이시킨다. Voutz 가 원래 하이 레벨이면 Voutz 는 변화하지 않는다. Vout0 의 하이 레벨로부터 로 레벨의 천이에 의해 Voutz 는 변화하지 않는다. 이상의 동작에 대해 도 9 를 사용하여 설명한다.

도 9 에 있어서, 시각 t11 일 때, 출력 전압 Vout0 과 출력 전압 Vout1 은 하이 레벨이다. 그 후, 시간이 경과하여 Vn2 － Vn1 이 감소되고, 제로크로스되었을 때에 Vout0 은 하이 레벨로부터 로 레벨로 천이된다. 이 때, Vout1 은 하이 레벨이기 때문에, 논리 회로 (103) 는, Vout0 의 하이 레벨로부터 로 레벨의 제로크로스의 검출을 Voutz 에 출력한다. 그 후, 시간이 경과하여, Vn2 － Vn1 ＜ Vth4 가 되면, Vout1 은 하이 레벨로부터 로 레벨로 천이된다. 그 후, 시간이 경과하여 Vn2 － Vn1 이 증가되고, 제로크로스되었을 때에 Vout0 은 로 레벨로부터 하이 레벨로 천이된다. 이 때, Vout1 은 로 레벨이기 때문에, 논리 회로 (103) 는, Vout0 의 로 레벨로부터 하이 레벨의 제로크로스의 검출을 Voutz 에 출력한다. 그 후, 시간이 경과하여, Vn2 － Vn1 ＞ Vth3 이 되면, Vout1 은 로 레벨로부터 하이 레벨로 천이된다. 또한 그 후, 시간이 경과하여 시각 t12 일 때에는, 제로크로스 신호 생성 회로 (10) 는 시각 t11 과 동일한 상태가 된다.

시각 t12 일 때, 출력 전압 Vout0 과 출력 전압 Vout1 은 하이 레벨이다. 그 후, 시간이 경과하여 Vn2 － Vn1 이 감소되고, 제로크로스되었을 때에 Vout0 은 하이 레벨로부터 로 레벨로 천이된다. 이 때, Vout1 은 하이 레벨이기 때문에, 논리 회로 (103) 는, Vout0 의 하이 레벨로부터 로 레벨의 제로크로스의 검출을 Voutz 에 출력한다. 그 후, 시간이 경과하여, 노이즈 ns 에 의해 Vn2 － Vn1 은 2 회 제로크로스되고, 출력 전압 Vout0 은, 로 레벨로부터 하이 레벨로 천이된 후, 다시 로 레벨로 천이된다. 이 때, Vout1 은 하이 레벨이기 때문에, 논리 회로 (103) 는 Vout0 의 로 레벨로부터 하이 레벨의 천이를 Voutz 에 출력하지 않도록 동작한다. 따라서, 노이즈에 의한 제로크로스 검출은 출력 단자 outz 에는 나타나지 않는다. 추가로 시간이 경과하여, Vn2 － Vn1 ＜ Vth4 가 되면, Vout1 은 하이 레벨로부터 로 레벨로 천이된다. 그 후, 시간이 경과하여 Vn2 － Vn1 이 증가되고, 제로크로스되었을 때에 Vout0 은 로 레벨로부터 하이 레벨로 천이된다. 이 때, Vout1 은 로 레벨이기 때문에, 논리 회로 (103) 는, Vout0 의 로 레벨로부터 하이 레벨의 제로크로스의 검출을 Vout 에 출력한다. 그 후, 시간이 경과하여, 노이즈 ns 에 의해 Vn2 － Vn1 은 2 회 제로크로스되고, 출력 전압 Vout0 은, 하이 레벨로부터 로 레벨로 천이된 후, 다시 하이 레벨로 천이된다. 이 때, Vout1 은 로 레벨이기 때문에, Vout0 의 하이 레벨로부터 로 레벨의 천이를 Voutz 에 출력하지 않도록 동작한다. 따라서, 노이즈에 의한 제로크로스 검출은 출력 단자 outz 에는 나타나지 않는다. 그 후, 시간이 경과하여, Vn2 － Vn1 ＞ Vth3 이 되면, Vout1 은 로 레벨로부터 하이 레벨로 천이된다. 또한 그 후, 시간이 경과하여 시각 t13 일 때에는, 시각 t11 및 시각 12 와 동일한 상태가 된다.

이상에 의해, 제로크로스 신호 생성 회로 (10) 의 동작을 설명하여, 제로크로스 검출을 실시함과 함께, 제로크로스 검출에 대한 노이즈의 영향을 제거할 수 있어, 고정밀도의 제로크로스 신호를 간편한 회로 구성으로 얻는 것이 가능한 것을 나타냈다.

또한, 제로크로스 신호 생성 회로 (10) 의 동작에 대해, 본 설명에 있어서는, 전압 Vth3 과 전압 Vth4 를 비교 회로 (102) 의 히스테리시스 전압으로서 설명했지만, 비교 회로 (102) 의 기능을 2 개의 비교 회로로 분할하여, 일방의 비교 회로에서 Vn2 － Vn1 이 전압 Vth3 보다 큰지 작은지를 판별하고, 다른 일방의 비교 회로에서 Vn2 － Vn1 이 전압 Vth4 보다 큰지 작은지를 판별하도록 해도 된다.

이상에 의해, 본 발명의 제 1 실시형태에 관련된 제로크로스 검출 회로를 구비한 센서 장치의 동작을 설명하여, 제로크로스 검출을 실시함과 함께, 전원 전압이 공급된 직후, 즉 동작 개시시에 있어서는, 입력 신호의 대소를 보다 확실하게 검출할 수 있는 것을 나타냈다. 즉, 본 발명의 제 1 실시형태에 관련된 제로크로스 검출 회로의 동작에 의해, 홀 소자 (2a) 에 인가되는 자계의 제로크로스점을 검출 가능하고, 또한, 동작 개시시의 자계의 대소를 보다 확실하게 검출 가능한 것을 나타냈다. 다른 표현을 하면, 본 발명의 제로크로스 검출 회로를 탑재한 센서 장치와 자석의 상대적인 위치 관계를 검출하는 용도에 있어서, 상대 위치의 변화에 의해 센서 장치에 인가되는 자계가 S 극으로부터 N 극으로 전환되는 점, 또는 N 극으로부터 S 극으로 전환되는 점을 고정밀도로 검출하는 것이 가능하고, 또한, 동작 개시시의 상대 위치를 보다 확실하게 검출 가능하다. 따라서 본 발명의 제로크로스 검출 회로는, 로터의 회전 위치를 고정밀도로 검출할 필요가 있는 브러시리스 모터에서의 사용이나 인코더에서의 사용에 바람직하다. 제 1 실시형태에 관련된 제로크로스 검출 회로를 구비한 센서 장치를 브러시리스 모터에서 사용하면, 제로크로스 검지에 의한 회전 성능의 향상뿐만 아니라, 강한 자장의 인가에 의해 전원 투입 직후의 회전 위치 검출의 정확도를 높일 수 있어, 회전 개시시의 동작을 확실하게 하는 것이 가능해진다.

제 1 실시형태에 있어서는, 설명을 위해서 상세한 조건을 기재하여 설명했지만, 본 발명의 취지를 따른 동작 및 회로 구성이면, 이것에 한정되는 것은 아니다. 예를 들어, 각 전압의 하이 레벨과 로 레벨을 명시했지만, 하이 레벨과 로 레벨은 각각 반대여도 되고, 또 하이 레벨과 로 레벨의 조합은 상이해도 된다. 또, 회로 동작이 정상적으로 실시되는 충분한 전압에 도달하고 나서 출력 전압 Vrel 이 변화할 때까지의 시간에 대해서는 특별히 언급하지 않고 설명했지만, 지연 시간을 형성해도 된다.

또, 전압 Vth3 과 전압 Vth4 는, 각각 전압 Vth1 과 전압 Vth2 와 동등한 전압이어도 된다. 또, 비교 회로 (20) 의 임계값 전압 Vth 를 제어하는 신호를 제로크로스 신호 생성 회로 (10) 의 출력 전압 Voutz 로 했지만, 이것에 한정되는 것은 아니고, 논리 회로 (30) 내에서 생성되는 출력 전압 Voutz 에 기초한 전압에 의해 제어해도 된다. 또, 비교 회로 (20) 의 임계값 전압 Vth 를 외부로부터 제어하는 것이 아니라, 비교 회로 (102) 와 마찬가지로 스스로의 출력에 의해 임계값 전압 Vth 를 제어하는 구성으로 해도 된다. 또한, 전압 Vpon 은 출력 전압 Voutz 와 출력 전압 Voutb 가 동일한 레벨이 되었을 때에 로 레벨이 되도록 구성을 설명했지만, 출력 전압 Vout 가 출력 전압 Voutb 에 기초하여 출력된 것과 동일한 의미의 신호인 구성이면 이것에 한정되는 것은 아니다.

＜제 2 실시형태＞

도 10 은, 본 발명의 제 2 실시형태에 관련된 제로크로스 검출 회로를 나타내는 블록도이다. 도 10 에 나타내는 제로크로스 검출 회로 (1b) 와, 도 1 에 나타낸 제로크로스 검출 회로 (1) 의 차이는, 제로크로스 신호 생성 회로 (10) 를 삭제하고, 제로크로스 신호 생성 회로 (10) 내의 비교 회로 (101) 를 추가하고, 논리 회로 (30) 를 삭제하고, 논리 회로 (31) 를 추가한 점이다.

추가한 요소는 다음과 같이 구성되어 접속된다. 또 삭제한 요소에 의해 다음의 접속 및 동작이 도 1 에 나타낸 제로크로스 검출 회로 (1) 와 상이하다. 도 1 및 도 7 의 경우와 마찬가지로, 비교 회로 (101) 의 반전 입력 단자는 단자 N1 에 접속되고, 비반전 입력 단자는 단자 N2 에서 공통으로 접속된다. 비교 회로 (101) 의 출력 단자 out0 은, 도 1 및 도 7 의 경우와 달리, 논리 회로 (31) 에 접속된다.

논리 회로 (31) 는, 논리 회로 (30) 의 기능에 논리 회로 (103) 의 기능을 통합한 기능을 구비하고, 구체적으로는 출력 전압 Vout0 과 출력 전압 Voutb 로부터 출력 신호 Voutz 를 생성하는 제 1 비교 회로로서의 기능을 추가로 구비한다. 즉, 논리 회로 (31) 는 제 1 비교 결과인 출력 전압 Voutz 와 제 2 비교 결과인 출력 전압 Voutb 와 전원 전압 검출 신호인 출력 전압 Vrel 의 논리 상태에 따라 제로크로스 검출 신호인 출력 전압 Vout 의 논리 상태를 결정하도록 동작한다.

구체적으로는, 출력 전압 Vrel 이 로 레벨로부터 하이 레벨로 천이된 직후에는, 논리 회로 (31) 는 제 2 비교 회로인 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압을 Vout 에 출력한다. 그 후, 즉 비교 회로 (20) 의 출력 전압 Voutb 에 기초하여 결정된 전압을 Vout 에 출력하고, 출력 전압 Vrel 이 하이 레벨로부터 로 레벨로 천이된 후에는, 비교 회로 (20) 는 출력 신호 Voutz 에 의해 도 7 의 비교 회로 (102) 와 동일한 동작을 하도록 제어되고, 또한, 논리 회로 (31) 는, 출력 신호 Vout0 과 출력 신호 Voutb 로부터 출력 전압 Voutz 를 생성하고, 출력 전압 Voutz 의 생성에 기초하여 결정된 전압을 Vout 에 출력하도록 동작한다.

이상과 같이 구성하여, 동작시킴으로써 제 2 실시형태에 관련된 제로크로스 검출 회로 (1b) 로부터 제 1 실시형태에 관련된 제로크로스 검출 회로 (1) 와 동일한 출력 전압 Vout 을 얻을 수 있고, 비교 회로 (102) 를 삭제함으로써 회로 규모의 축소를 실현할 수 있다.

＜제 3 실시형태＞

도 11 은, 본 발명의 제 3 실시형태에 관련된 제로크로스 검출 회로를 구비한 자기 센서 장치를 나타내는 블록도이다.

홀 소자 (2b) 와 차동 증폭기 (3b) 의 접속의 구성은, 도 1 에 나타내는 자기 센서 장치의 홀 소자 (2a) 와 차동 증폭기 (3a) 의 접속의 구성과 동일하다. 또 홀 소자 (2c) 와 차동 증폭기 (3c) 의 접속의 구성도, 도 1 에 나타내는 홀 소자 (2a) 와 차동 증폭기 (3a) 의 접속의 구성과 동일하다. 차동 증폭기 (3a) 가 차동 출력인 데에 반해, 차동 증폭기 (3b 및 3c) 는 싱글 엔드로 출력한다. 자전 변환 소자인 홀 소자 (2b) 의 신호는, 단자 Bb 와 단자 Db 로부터 차동 증폭기 (3b) 에 입력되고, 차동 증폭기 (3b) 는 이것을 증폭시킨다. 차동 증폭기 (3b) 의 출력은 본 발명의 제 1 실시형태에 있어서 설명한 제로크로스 검출 회로 (1) 의 단자 N1 에 접속된다. 또, 자전 변환 소자인 홀 소자 (2c) 의 신호는, 단자 Bc 와 단자 Dc 로부터 차동 증폭기 (3c) 에 입력되고, 차동 증폭기 (3c) 는 이것을 증폭시키고, 차동 증폭기 (3c) 의 출력은 제로크로스 검출 회로 (1) 의 단자 N2 에 접속된다.

여기서, 단자 Bb, Db, Bc, Dc 의 각 전압을 각각 VBb, VDb, VBc, VDc 로 하고, 홀 소자 (2b 및 2c) 의 신호 전압을 각각 VDb － VBb, VDc － VBc 로 하고, 차동 증폭기 (3b 및 3c) 의 증폭률을 모두 G 로 한다. 그러면, 단자 N1 에 공급되는 전압 Vn1 과 단자 N2 에 공급되는 전압 Vn2 는 다음과 같이 된다.

Vn1 ＝ G × (VDb － VBb) ··· (2)

Vn2 ＝ G × (VDc － VBc) ··· (3)

식 (2) 와 식 (3) 으로부터 다음 식을 얻는다.

Vn2 － Vn1 ＝ G × {(VDc － VBc) － (VDb － VBb)} ··· (4)

따라서, Vn2 － Vn1 은 홀 소자 (2b) 와 홀 소자 (2c) 에 인가되는 자계에 따라, 정 또는 부 또는 제로의 값을 취한다. 즉, 제로크로스 검출 회로 (1) 의 동작에 의해, 홀 소자 (2b) 와 홀 소자 (2c) 에 인가되는 자계의 차의 제로크로스점을 검출 가능하고, 또한, 동작 개시시에 있어서는 입력 신호의 대소를 보다 확실하게 검출하는 것이 가능해진다. 다른 표현을 하면, 2 개의 센서 소자의 신호가 동등한 경우에는 제로크로스 검출 신호를 출력하고, 2 개의 센서 소자 중 어느 쪽의 신호가 큰지를 변별하여 출력하는 것이 가능해지고, 또한, 동작 개시시에 있어서는, 어느 쪽의 신호가 큰지를 보다 확실하게 검출하는 것이 가능해진다. 제 3 실시형태는, 예를 들어, 바이어스 자계를 발생시키는 자석과, 철 등의 금속이나 자성체로 구성된 기어 사이에 자기 센서 장치를 배치하여, 기어의 회전을 자기 센서 장치로 검출하는 용도로 바람직하다.

제 3 실시형태에 있어서는, 설명의 편의상, 차동 증폭기 (3b 및 3c) 는 싱글 엔드로 출력한다고 했지만, 노이즈 내성의 향상을 도모하기 위해 차동 출력으로 해도 된다. 또, 홀 소자가 2 개인 경우를 설명했지만, 2 개보다 많아도 된다. 예를 들어, 2 개의 홀 소자의 차분 신호 1 과, 이것과는 다른 2 개의 홀 소자의 차분 신호 2 를 생성하여, 차분 신호 1 과 차분 신호 2 의 제로크로스를 검출하도록 해도 된다.

도 1 및 도 11 에 본 발명의 실시형태에 관련된 제로크로스 검출 회로를 구비한 센서 장치의 예를 나타냈다. 본 설명에 있어서는, 설명을 위해서 구체적인 예를 나타냈지만, 반드시 이 구성이나 센서 소자에 제한되는 것은 아니고, 광범위한 반도체 회로 및 센서 회로에 있어서 응용 가능하다. 일례로는, 자전 변환 소자인 홀 소자의 비이상 (非理想) 성분인 오프셋 전압을 캔슬하는 스피닝 커런트 회로와 조합해도 되고, 또 차동 증폭기나 비교 회로의 비이상 성분인 오프셋 전압을 캔슬하는 초핑 동작 또는 오토 제로 동작을 하는 회로 등과 조합해도 된다. 여기서, 스피닝 커런트 회로나 초핑 동작 또는 오토 제로 동작의 회로 등과 조합한 경우에는, 연속 시간의 신호 처리가 아니라 이산 시간의 신호 처리가 되기 때문에, 제로크로스 신호 생성 회로 (10), 비교 회로 (20, 101, 102) 의 각각의 출력을 조합 회로에 의해 연산하여 출력 단자 out 으로부터 출력하는 것은 바람직하지 않다. 이 경우에는 래치 회로 등의 순서 회로와 조합하는 것이 바람직하다. 또 자전 변환 소자 이외에도, 온도 센서 소자, 가속도 센서 소자, 압력 센서 소자와 같은 센서 소자의 제로크로스 검출 회로로 해도 된다.

1, 1b : 제로크로스 검출 회로
10 : 제로크로스 신호 생성 회로
20, 101, 102 : 비교 회로
30, 31, 103 : 논리 회로
40 : 전원 전압 검출 회로
2a, 2b, 2c : 홀 소자
3a, 3b, 3c : 차동 증폭기

Claims

센서 소자의 출력 신호인 제 1 입력 신호와 제 2 입력 신호가 입력되고, 제 1 비교 결과를 출력하는 제 1 비교 회로와,
히스테리시스 기능을 갖고, 상기 제 1 입력 신호와 상기 제 2 입력 신호가 입력되고, 제 2 비교 결과를 출력하는 제 2 비교 회로와,
공급되는 전원 전압이 소정의 전압 이상이 되면 검출 신호를 출력하는 전원 전압 검출 회로와,
상기 제 1 비교 결과와 상기 제 2 비교 결과와 상기 검출 신호에 기초하여 제로크로스 검출 신호를 출력하는 논리 회로를 구비하는 것을 특징으로 하는 제로크로스 검출 회로.
제 1 항에 있어서,
상기 논리 회로는, 상기 검출 신호를 받았을 때에,
상기 제 1 비교 결과와 상기 제 2 비교 결과가 동일한 레벨이면, 상기 제 2 비교 결과에 기초하여 결정되는 상기 제로크로스 검출 신호를 출력하고,
상기 제 1 비교 결과와 상기 제 2 비교 결과가 상이한 레벨이면, 상기 제 1 비교 결과와 상기 제 2 비교 결과에 기초하여 결정되는 상기 제로크로스 검출 신호를 출력하는 것을 특징으로 하는 제로크로스 검출 회로.
제 1 항에 있어서,
상기 제 2 비교 회로는, 제 1 임계값 및 제 2 임계값과, 상기 제 1 비교 결과가 입력되는 임계값 선택 단자를 갖고,
상기 제 1 비교 결과에 따라 상기 제 1 임계값과 상기 제 2 임계값을 전환하는 것을 특징으로 하는 제로크로스 검출 회로.
제 2 항에 있어서,
상기 제 2 비교 회로는, 제 1 임계값 및 제 2 임계값과, 상기 제 1 비교 결과가 입력되는 임계값 선택 단자를 갖고,
상기 제 1 비교 결과에 따라 상기 제 1 임계값과 상기 제 2 임계값을 전환하는 것을 특징으로 하는 제로크로스 검출 회로.
인가되는 물리량의 강도에 따라 신호를 출력하는 센서 소자와,
상기 센서 소자가 출력하는 신호의 제로크로스 검출을 실시하는 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 제로크로스 검출 회로를 구비한 것을 특징으로 하는 센서 장치.