JP2019190971A - ゼロクロス検出回路およびセンサ装置 - Google Patents

Abstract

【課題】電源投入直後に正確な検出信号を出力することが出来るゼロクロス検出回路及びセンサ装置を提供する。【解決手段】入力信号ｎ１と入力信号ｎ２が入力され第一比較結果を出力する第一比較回路と、ヒステリシス機能を有し、入力信号ｎ１と入力信号ｎ２が入力され第二比較結果を出力する第二比較回路と、供給される電源電圧が所定の電圧以上になったときに検出信号を出力する電源電圧検出回路と、第一比較結果と第二比較結果と検出信号に基づいてゼロクロス検出信号を出力する論理回路と、を備えることを特徴とする。【選択図】図１

Description

本発明は、ゼロクロス検出回路およびセンサ装置に関する。

従来からゼロクロス検出回路において、ゼロクロス近傍での入力信号のノイズを防止するための技術が検討されている。

従来のゼロクロス検出回路を図１２に示す。従来のゼロクロス検出回路は、比較回路９０と、ヒステリシス機能を有する比較回路９１と、論理回路９２を備えている。比較回路９０は、入力信号ｎｘ１と入力信号ｎｘ２のゼロクロス検出結果をｏｕｔ９０端子に電圧Ｖｏｕｔ９０として出力する。比較回路９１は、入力信号ｎｘ１と入力信号ｎｘ２と状況によって切替えられる閾値との比較結果をｏｕｔ９１端子に電圧Ｖｏｕｔ９１として出力する。
論理回路９２は、比較回路９０が出力するゼロクロス検出結果Ｖｏｕｔ９０と比較回路９１が出力する比較結果Ｖｏｕｔ９１の論理状態に応じて出力電圧Ｖｏｕｔ９２の論理を決定しｏｕｔ９２端子に出力する。

より詳しくは、論理回路９２は、Ｖｏｕｔ９１がハイレベルであるときには、Ｖｏｕｔ９０のハイレベルからローレベルの遷移によってＶｏｕｔ９２をハイレベルからローレベルに遷移させる。Ｖｏｕｔ９２が元々ローレベルであれば、Ｖｏｕｔ９０のハイレベルからローレベルの遷移によってＶｏｕｔ９２は変化せずローレベルを維持する。Ｖｏｕｔ９０のローレベルからハイレベルの遷移によってＶｏｕｔ９２は変化しない。また一方で、Ｖｏｕｔ９１がローレベルであるときには、Ｖｏｕｔ９０のローレベルからハイレベルの遷移によってＶｏｕｔ９２をローレベルからハイレベルに遷移させる。Ｖｏｕｔ９２が元々ハイレベルであれば、Ｖｏｕｔ９０のローレベルからハイレベルの遷移によってＶｏｕｔ９２は変化せずハイレベルを維持する。Ｖｏｕｔ９０のローレベルからハイレベルの遷移によってＶｏｕｔ９２は変化しない。
上述のようなゼロクスロス検出回路は、ゼロクロス近傍での入力信号のノイズの影響を除去できるので、ゼロクロス点を高精度に検出することが可能である。また時間に依存しないヒステリシス特性を持たせているため、ロータの高速回転、すなわち高速な検出が可能である（例えば、特許文献１参照）。

特開２０１７−２１１３６５号公報

しかしながら、従来のゼロクロス検出回路においては、回路に電源電圧が供給された直後の動作、すなわち動作開始時における動作に関して考慮されていなかった。例えば、モータ内のロータの回転位置を磁気センサで検出する場合においては、電源投入直後の位置検出は、ゼロクロス近傍の弱い磁場ではなく強い磁場の印加によって位置を検出することによって回転位置検出の確度を高め、回転開始時の動作を確実にしたいという要求がある。従来のゼロクロス検出回路では、このような要求に対応できないという課題があった。

したがって、本発明は、電源投入直後に正確な検出信号を出力することが出来るゼロクロス検出回路及びセンサ装置を提供することを目的とする。

従来のこのような問題点を解決するために、本発明のゼロクロス検出回路は、入力信号ｎ１と入力信号ｎ２が入力され、第一比較結果を出力する第一比較回路と、ヒステリシス機能を有し、入力信号ｎ１と入力信号ｎ２が入力され、第二比較結果を出力する第二比較回路と、供給される電源電圧が所定の電圧以上になったときに検出信号を出力する電源電圧検出回路と、第一比較結果と第二比較結果と検出信号に基づいてゼロクロス検出信号を出力する論理回路と、を備えることを特徴とする。

本発明のゼロクスロス検出回路によれば、供給される電源電圧が所定の電圧以上になったときに論理回路に検出信号を出力する電源電圧検出回路を備えたので、電源投入直後に正確な検出信号を出力することが可能になる。

本発明の第１の実施形態のゼロクロス検出回路を備えた磁気センサ装置を示すブロック図である。 第１の実施形態のゼロクロス検出回路の各要素の動作を示す図である。 第１の実施形態のゼロクロス検出回路の動作を示す図である。 第１の実施形態のゼロクロス検出回路の動作を示す図である。 第１の実施形態のゼロクロス検出回路の動作を示す図である。 第１の実施形態のゼロクロス検出回路の動作を示す図である。 第１の実施形態のゼロクロス信号生成回路の一例である。 第１の実施形態のゼロクロス信号生成回路の一例の各要素の動作を示す図である。 第１の実施形態のゼロクロス信号生成回路の一例の動作を示す図である。 第２の実施形態のゼロクロス検出回路のブロック図である。 第３の実施形態のゼロクロス検出回路を備えた磁気センサ装置を示すブロック図である。 従来のゼロクロス検出回路の回路図である。

本発明のゼロクロス検出回路は、半導体回路におけるゼロクロス検出回路として幅広く利用されうる。以下、本発明のゼロクロス検出回路およびセンサ装置について図面を参照して説明する。

＜第１の実施形態＞
図１は、本発明の実施形態のゼロクロス検出回路を備えたセンサ装置を示すブロック図である。本実施形態のセンサ装置は、ゼロクロス検出回路１と、ホール素子２ａと、差動増幅回路３ａを備えている。

ゼロクロス検出回路１は、ゼロクロス信号生成回路１０と、比較回路２０と、論理回路３０と、電源電圧検出回路４０を備えている。ゼロクロス信号生成回路１０は反転入力端子と非反転入力端子と出力端子ｏｕｔｚを有する。比較回路２０は反転入力端子と非反転入力端子と閾値選択端子と出力端子ｏｕｔｂを有する。ゼロクロス信号生成回路１０の非反転入力端子と比較回路２０の非反転入力端子は端子Ｎ２で共通に接続される。ゼロクロス信号生成回路１０の反転入力端子と比較回路２０の反転入力端子は端子Ｎ１で共通に接続される。ゼロクロス信号生成回路１０の出力端子ｏｕｔｚと比較回路２０の出力端子ｏｕｔｂは論理回路３０に接続される。ゼロクロス信号生成回路１０の出力端子ｏｕｔｚは比較回路２０の閾値選択端子に接続される。電源電圧検出回路４０は電源端子（図示せず）と出力端子ｒｅｌを有する。論理回路３０は出力端子ｏｕｔｚと出力端子ｏｕｔｂと出力端子ｒｅｌを入力とし、出力端子ｏｕｔから論理演算結果を出力する。

ホール素子２ａは、端子Ａａ、端子Ｂａ、端子Ｃａ、端子Ｄａを有する。端子Ａａと端子Ｃａは対向した位置に配置され、端子Ｂａと端子Ｄａは対向した位置に配置される。端子Ａａと端子Ｃａはそれぞれ異なる電位の配線に接続される。説明のために、この異なる電位を電位ＶＤＤと、電位ＶＤＤよりも低い電位の電位ＶＳＳとし、端子Ａａの電位をＶＤＤ，端子Ｃａの電位をＶＳＳとする。

差動増幅器３ａは２つの入力端子と２つの出力端子を有する。２つの入力端子には、それぞれ端子Ｂａ、端子Ｄａが接続される。２つの出力端子は、それぞれ端子Ｎ１、端子Ｎ２に接続される。

以降の説明では、端子Ｎ１、端子Ｎ２、出力端子ｏｕｔｚ、出力端子ｏｕｔｂ、出力端子ｏｕｔ、出力端子ｒｅｌの各電圧をそれぞれ電圧Ｖｎ１、電圧Ｖｎ２、出力電圧Ｖｏｕｔｚ、出力電圧Ｖｏｕｔｂ、出力電圧Ｖｏｕｔ、出力電圧Ｖｒｅｌとする。また、差動増幅器３ａ、ゼロクロス信号生成回路１０、比較回路２０、論理回路３０および電源電圧検出回路４０には電源電圧端子（図示せず）から電源電圧が供給される。説明のために、供給される電源電圧のうち、高い電位をＶＤＤ、もう一方の低い電位をＶＳＳとし、電位ＶＳＳは０Ｖ（ゼロボルト）とすると、回路には電位ＶＤＤと電位ＶＳＳ＝０Ｖの差分である電源電圧Ｖｄｄが供給される。

磁電変換素子であるホール素子２ａの信号は、端子Ｂａと端子Ｄａから差動増幅器３ａに入力され、差動増幅器３ａはこれを増幅し、差動増幅器３ａの出力はゼロクロス検出回路１の入力端子Ｎ１、入力端子Ｎ２に接続される。ここで、端子Ｂａと端子Ｄａの電圧をそれぞれＶＢａ、ＶＤａとし、ホール素子２ａの信号電圧をＶＤａ−ＶＢａとし、差動増幅器３ａの増幅率をＧとする。

ホール素子２ａの信号電圧ＶＤａ−ＶＢａは、ホール素子２ａに流れる電流の向きと、印加される磁界の向きによりフレミング左手の法則に従って、その大きさと符号が変化する。仮に紙面の手前から奥の方向に磁界が印加された場合の信号電圧ＶＤａ−ＶＢａの符号が正とすると、紙面の奥から手前の方向に磁界が印加された場合には信号電圧ＶＤａ−ＶＢａの符号が負となる。また、印加される磁界が大きいほど、信号電圧ＶＤａ−ＶＢａの大きさは大きくなる。また、ホール素子２ａのオフセット電圧がゼロである理想的な場合には、ホール素子２ａに印加される磁界がゼロである場合の信号電圧ＶＤａ−ＶＢａはゼロとなる。以降の説明では、ホール素子２ａのオフセット電圧がゼロの場合について説明する。ホール素子２ａの信号電圧は差動増幅器３ａにより増幅され、
Ｖｎ２−Ｖｎ１＝Ｇ×（ＶＤａ−ＶＢａ）・・・（１）
となる。従って、Ｖｎ２−Ｖｎ１はホール素子２ａに印加される磁界に応じて、正または負またはゼロの値をとる。印加磁界が弱い場合にはＶｎ２−Ｖｎ１の絶対値である｜Ｖｎ２−Ｖｎ１｜の値は小さく、印加磁界が強い場合には｜Ｖｎ２−Ｖｎ１｜の値は大きくなる。

ゼロクロス検出回路１は、端子Ｎ１および端子Ｎ２に入力される電圧Ｖｎ２、Ｖｎ１に応じて出力電圧Ｖｏｕｔを変化させる。この動作を図２および図３〜図６を用いて説明する。

先ず、ゼロクロス信号生成回路１０の動作を説明する。ゼロクロス信号生成回路１０は非反転入力端子に供給される電圧が反転入力端子に供給される電圧よりも高いときは出力端子ｏｕｔｚからハイレベルを出力し、これとは逆に、非反転入力端子に供給される電圧が反転入力端子に供給される電圧よりも低いときは、出力端子ｏｕｔｚからローレベルを出力するように動作する。この動作の詳細を図２に示す。

図２の横軸は電圧Ｖｎ１と電圧Ｖｎ２の入力電圧差を示し、縦軸は各々の出力電圧を示す。出力電圧Ｖｏｕｔｚは、電圧Ｖｎ２が電圧Ｖｎ１よりも高いとき、すなわち、Ｖｎ２−Ｖｎ１＞０であるときはハイレベルを出力する。これとは逆に、電圧Ｖｎ２が電圧Ｖｎ１よりも低いとき、すなわち、Ｖｎ２−Ｖｎ１＜０であるときはローレベルを出力する。従って、ゼロクロス信号生成回路１０は入力される電圧Ｖｎ２と電圧Ｖｎ１の差分に応じた出力電圧Ｖｏｕｔｚを出力する。ここで、出力電圧Ｖｏｕｔｚはゼロクロス近傍、すなわちＶｎ２−Ｖｎ１＝０近傍のノイズを除去した信号である。このノイズ除去動作の例については後述する。

次に、比較回路２０の動作を説明する。比較回路２０は、非反転入力端子に供給される電圧が反転入力端子に供給される電圧と電圧Ｖｔｈ１の和よりも高いときは出力端子ｏｕｔｂからハイレベルを出力し、これとは逆に、非反転入力端子に供給される電圧が反転入力端子に供給される電圧と電圧Ｖｔｈ２の和よりも低いときは、出力端子ｏｕｔｂからローレベルを出力するように動作する。電圧Ｖｔｈ１と電圧Ｖｔｈ２のどちらが選択されるかは、出力電圧Ｖｏｕｔｚにより決定される。出力電圧Ｖｏｕｔｚがハイレベルのときは電圧Ｖｔｈ１が選択され、出力電圧Ｖｏｕｔｚがローレベルのときは電圧Ｖｔｈ２が選択される。この動作の詳細を図２に示す。出力電圧Ｖｏｕｔｂは、電圧Ｖｎ２が電圧Ｖｎ１と電圧Ｖｔｈ１の和よりも高いとき、すなわち、Ｖｎ２−Ｖｎ１＞Ｖｔｈ１であるときはハイレベルを出力し、電圧Ｖｎ２が電圧Ｖｎ１と電圧Ｖｔｈ２の和よりも低いとき、すなわち、Ｖｎ２−Ｖｎ１＜Ｖｔｈ２であるときはローレベルを出力する。ここで、電圧Ｖｔｈ１は正の値でプラス側の閾値電圧を表し、電圧Ｖｔｈ２は負の値でマイナス側の閾値電圧を表す。出力電圧Ｖｏｕｔｂは、Ｖｎ２−Ｖｎ１がＶｔｈ１とＶｔｈ２の間であるとき、すなわち、Ｖｔｈ２＜Ｖｎ２−Ｖｎ１＜Ｖｔｈ１であるときは選択された閾値電圧に応じてハイレベルまたはローレベルを出力する。

次に、電源電圧検出回路４０の動作を説明する。電源電圧検出回路４０は、供給される電源電圧に応じて出力電圧Ｖｒｅｌを変化させる。出力電圧Ｖｒｅｌは、供給される電源電圧が低いときはローレベルを出力し、回路動作が正常に行われる十分な電圧が供給された場合にはハイレベルを出力する。

次に、論理回路３０の動作を説明する。論理回路３０は出力電圧Ｖｏｕｔｚと出力電圧Ｖｏｕｔｂと出力電圧Ｖｒｅｌの論理状態に応じて出力電圧Ｖｏｕｔの論理を決定するように動作する。出力電圧Ｖｒｅｌがローレベルからハイレベルに遷移した直後は、論理回路３０は比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧をＶｏｕｔに出力する。その後、すなわち比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧をＶｏｕｔに出力した後は、論理回路３０はゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚにもとづいて決定された電圧をＶｏｕｔに出力するように動作する。出力電圧Ｖｒｅｌがローレベルからハイレベルに遷移した直後の動作の詳細を図２の波形Ｖｏｕｔ（ａ）に示し、その後の動作の詳細を波形Ｖｏｕｔ（ｂ）に示す。また、この動作の詳細について図３〜図６を用いて説明する。

図３は、十分に強い正の信号、すなわちＶｎ２−Ｖｎ１＞Ｖｔｈ１であるときに電源が投入された場合のゼロクロス検出回路１の動作を示す図である。ここで横軸は時間経過を示し、縦軸は入力電圧差または出力電圧を示す。

回路に供給される電源電圧Ｖｄｄは、時刻ｔ０において０Ｖ（ゼロボルト）から上昇を開始し、時刻ｔ１で回路が正常に動作するのに十分な電圧に達する。電源電圧検出回路４０の出力電圧Ｖｒｅｌは、回路が正常に動作するのに十分な電源電圧Ｖｄｄに達したことを受けて、時刻ｔ１でローレベルからハイレベルに変化する。

時刻ｔ１より前の時刻においては、回路に供給される電源電圧Ｖｄｄが低いために、ゼロクロス信号生成回路１０および比較回路２０は正常または正確に動作せず、出力電圧ＶｏｕｔｚおよびＶｏｕｔｂは入力電圧に応じた出力電圧が得られない可能性がある。また出力電圧Ｖｏｕｔについても同様に入力電圧に応じたＶｏｕｔが得られない可能性がある。これを図３では斜線で示している。また、電源電圧Ｖｄｄが低いときには、出力電圧Ｖｏｕｔｚ、ＶｏｕｔｂおよびＶｏｕｔを強制的にローレベルまたはハイレベルにしても良い。出力電圧ＶｏｕｔｚおよびＶｏｕｔｂの出力を強制的にローレベルまたはハイレベルにする動作は、ゼロクロス信号生成回路１０および比較回路２０に電源電圧検出回路４０の出力Ｖｒｅｌを接続することによって実現できる（図示せず）。図３では、出力電圧Ｖｒｅｌがローレベルの場合には、出力電圧Ｖｏｕｔｚを強制的にローレベルにして、出力電圧ＶｏｕｔｂおよびＶｏｕｔハイレベルにした場合を示している。

時刻ｔ１より後の時刻においては、電源電圧Ｖｄｄは回路が正常に動作するのに十分な電源電圧に達しているため、ゼロクロス信号生成回路１０および比較回路２０は正常かつ正確に動作しているとみなすことができる。従って出力電圧ＶｏｕｔｚおよびＶｏｕｔｂについても入力電圧Ｖｎ２およびＶｎ１に正しく応じた出力電圧であると見なすことができる。

時刻ｔ１の直後の時刻において、ゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚは、Ｖｎ２−Ｖｎ１＞０であるからハイレベルを出力する。従って、比較回路２０の閾値電圧Ｖｔｈは電圧Ｖｔｈ１が選択される。Ｖｎ２−Ｖｎ１＞Ｖｔｈ１であるから、比較回路２０の出力電圧Ｖｏｕｔｂはハイレベルを出力する。論理回路３０は出力電圧Ｖｏｕｔｚおよび出力電圧Ｖｏｕｔｂがハイレベルであり、同じレベルであることから、十分に大きい信号が入力されていると判断し、論理回路３０は比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧、すなわちハイレベルを出力電圧Ｖｏｕｔに出力する。電圧Ｖｐｏｎは、論理回路３０の内部信号であり回路図中には図示していない。電圧Ｖｐｏｎは、論理回路３０が比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧を出力する前にハイレベルとなり、論理回路３０が比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧を出力した後にローレベルとなる信号である。一例としては、出力電圧Ｖｒｅｌがハイレベルになった際に電圧Ｖｐｏｎがセットされてハイレベルになり、出力電圧ＶｏｕｔｚとＶｏｕｔｂが同じレベルになった際に電圧Ｖｐｏｎがリセットされてローレベルになるように構成される。論理回路３０は、電圧Ｖｏｐｎがハイレベルのときには出力電圧Ｖｏｕｔｂにもとづいて決定された電圧を電圧Ｖｏｕｔに出力し、電圧Ｖｏｐｎがローレベルのときには出力電圧Ｖｏｕｔｚにもとづいて決定された電圧を電圧Ｖｏｕｔに出力する。本場合においては、上述のとおり時刻ｔ１の直後の時刻において、出力電圧Ｖｏｕｔには出力電圧Ｖｏｕｔｂにもとづいた電圧が出力されて、電圧Ｖｐｏｎはハイレベルからローレベルに遷移する。従って、これ以降の時刻では、論理回路３０はゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚにもとづいて決定された電圧をＶｏｕｔに出力するように動作する。

図４は、弱い正の信号、すなわち０＜Ｖｎ２−Ｖｎ１＜Ｖｔｈ１であるときに電源が投入された場合のゼロクロス検出回路１の動作を示す図である。電源電圧Ｖｄｄおよび出力電圧Ｖｒｅｌの波形については図３と同様であり、斜線部についても図３と同様である。時刻ｔ１までの時刻においてのＶｏｕｔｚ、Ｖｏｕｔｂ、ＶｐｏｎおよびＶｏｕｔの波形についても図３と同様である。

時刻ｔ１の直後の時刻において、ゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚは、Ｖｎ２−Ｖｎ１＞０であるからハイレベルを出力する。従って、比較回路２０の閾値電圧Ｖｔｈは電圧Ｖｔｈ１が選択される。Ｖｎ２−Ｖｎ１＜Ｖｔｈ１であるから、比較回路２０の出力電圧Ｖｏｕｔｂはローレベルを出力する。論理回路３０は、出力電圧Ｖｏｕｔｚがハイレベル、出力電圧Ｖｏｕｔｂがローレベルであり、異なるレベルであることから、小さい信号が入力されていると判断し、論理回路３０は出力電圧Ｖｏｕｔを変更せず、直前の電圧であるハイレベルを保持する。電圧Ｖｐｏｎについてもハイレベルを保持する。

時刻ｔ１より後の時刻に、Ｖｎ２−Ｖｎ１は変化を開始し、時刻ｔ２でＶｎ２−Ｖｎ１＝０となる。すなわちゼロクロスする。時刻ｔ２の直後の時刻に、ゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚは、Ｖｎ２−Ｖｎ１＜０であるからローレベルを出力する。従って、比較回路２０の閾値電圧Ｖｔｈは電圧Ｖｔｈ２が選択される。Ｖｎ２−Ｖｎ１＞Ｖｔｈ２であるから、比較回路２０の出力電圧Ｖｏｕｔｂはハイレベルを出力する。論理回路３０は、出力電圧Ｖｏｕｔｚがローレベル、出力電圧Ｖｏｕｔｂがハイレベルであり、異なるレベルであることから、小さい信号が入力されていると判断し、論理回路３０は出力電圧Ｖｏｕｔを変更せず、直前の電圧であるハイレベルを保持する。電圧Ｖｐｏｎについてもハイレベルを保持する。

時刻ｔ２より後の時刻でもＶｎ２−Ｖｎ１は変化を続け、時刻ｔ３でＶｎ２−Ｖｎ１＝Ｖｔｈ２となる。時刻ｔ３の直後の時刻に、Ｖｎ２−Ｖｎ１＜Ｖｔｈ２となり、比較回路２０の出力電圧Ｖｏｕｔｂはローレベルを出力する。論理回路３０は出力電圧Ｖｏｕｔｚおよび出力電圧Ｖｏｕｔｂがローレベルであり、同じレベルであることから、十分に大きい信号が入力されていると判断し、論理回路３０は比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧、すなわちローレベルを出力電圧Ｖｏｕｔに出力する。電圧Ｖｐｏｎはハイレベルからローレベルに遷移する。これ以降の時刻では、論理回路３０はゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚにもとづいて決定された電圧をＶｏｕｔに出力するように動作する。

図５は、弱い負の信号、すなわちＶｔｈ２＜Ｖｎ２−Ｖｎ１＜０であるときに電源が投入された場合のゼロクロス検出回路１の動作を示す図である。電源電圧Ｖｄｄおよび出力電圧Ｖｒｅｌの波形については図３と同様であり、斜線部についても図３と同様である。時刻ｔ１までの時刻においてのＶｏｕｔｚ、Ｖｏｕｔｂ、ＶｐｏｎおよびＶｏｕｔの波形についても図３と同様である。

時刻ｔ１の直後の時刻において、ゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚは、Ｖｎ２−Ｖｎ１＜０であるからローレベルを出力する。従って、比較回路２０の閾値電圧Ｖｔｈは電圧Ｖｔｈ２が選択される。Ｖｎ２−Ｖｎ１＞Ｖｔｈ２であるから、比較回路２０の出力電圧Ｖｏｕｔｂはハイレベルを出力する。論理回路３０は、出力電圧Ｖｏｕｔｚがローレベル、出力電圧Ｖｏｕｔｂがハイレベルであり、異なるレベルであることから、小さい信号が入力されていると判断し、論理回路３０は出力電圧Ｖｏｕｔを変更せず、直前の電圧であるハイレベルを保持する。電圧Ｖｐｏｎについてもハイレベルを保持する。

時刻ｔ１より後の時刻に、Ｖｎ２−Ｖｎ１は変化を開始し、時刻ｔ３でＶｎ２−Ｖｎ１＝Ｖｔｈ２となる。時刻ｔ３の直後の時刻に、Ｖｎ２−Ｖｎ１＜Ｖｔｈ２となり、比較回路２０の出力電圧Ｖｏｕｔｂはローレベルを出力する。論理回路３０は出力電圧Ｖｏｕｔｚおよび出力電圧Ｖｏｕｔｂがローレベルであり、同じレベルであることから、十分に大きい信号が入力されていると判断し、論理回路３０は比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧、すなわちローレベルを出力電圧Ｖｏｕｔに出力する。電圧Ｖｐｏｎはハイレベルからローレベルに遷移する。これ以降の時刻では、論理回路３０はゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚにもとづいて決定された電圧をＶｏｕｔに出力するように動作する。

図６は、十分に強い負の信号、すなわちＶｎ２−Ｖｎ１＜Ｖｔｈ２であるときに電源が投入された場合のゼロクロス検出回路１の動作を示す図である。電源電圧Ｖｄｄおよび出力電圧Ｖｒｅｌの波形については図３と同様であり、斜線部についても図３と同様である。時刻ｔ１までの時刻においてのＶｏｕｔｚ、Ｖｏｕｔｂ、ＶｐｏｎおよびＶｏｕｔの波形についても図３と同様である。

時刻ｔ１の直後の時刻において、ゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚは、Ｖｎ２−Ｖｎ１＜０であるからローレベルを出力する。従って、比較回路２０の閾値電圧Ｖｔｈは電圧Ｖｔｈ２が選択される。Ｖｎ２−Ｖｎ１＜Ｖｔｈ２であるから、比較回路２０の出力電圧Ｖｏｕｔｂはローレベルを出力する。論理回路３０は、出力電圧Ｖｏｕｔｚおよび出力電圧Ｖｏｕｔｂがローレベルであり、同じレベルであることから、十分に大きい信号が入力されていると判断し、論理回路３０は比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧、すなわちローレベルを出力電圧Ｖｏｕｔに出力する。電圧Ｖｐｏｎはハイレベルからローレベルに遷移する。これ以降の時刻では、論理回路３０はゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚにもとづいて決定された電圧をＶｏｕｔに出力するように動作する。

次に、ゼロクロス信号生成回路１０のノイズ除去動作の一例について説明する。
図７は、第１の実施形態のゼロクロス信号生成回路１０の一例の回路図である。

ゼロクロス信号生成回路１０は、比較回路１０１と比較回路１０２と論理回路１０３で構成されている。比較回路１０１は反転入力端子と非反転入力端子と出力端子ｏｕｔ０を有する。比較回路１０２は反転入力端子と非反転入力端子と出力端子ｏｕｔ１を有する。比較回路１０１の反転入力端子と比較回路１０２の反転入力端子は端子Ｎ１で共通に接続される。比較回路１０１の非反転入力端子と比較回路１０２の非反転入力端子は端子Ｎ２で共通に接続される。端子Ｎ１と端子Ｎ２には、それぞれ第一入力信号と第二入力信号が供給される。比較回路１０１の出力端子ｏｕｔ０と比較回路１０２の出力端子ｏｕｔ１は論理回路１０３に接続される。論理回路１０３は出力端子ｏｕｔ０と出力端子ｏｕｔ１を入力とし、出力端子ｏｕｔｚから論理演算結果を出力する。以降の説明では、出力端子ｏｕｔ０、出力端子ｏｕｔ１の各電圧をそれぞれ出力電圧Ｖｏｕｔ０、出力電圧Ｖｏｕｔ１とする。

次に、ゼロクロス信号生成回路１０の動作を図８および図９を用いて説明する。
まず、比較回路１０１の動作を説明する。比較回路１０１は、非反転入力端子に供給される電圧が反転入力端子に供給される電圧よりも高いときは出力端子ｏｕｔ０からハイレベルを出力し、これとは逆に、非反転入力端子に供給される電圧が反転入力端子に供給される電圧よりも低いときは、出力端子ｏｕｔ０からローレベルを出力するように動作する。この動作の詳細を図８に示す。ここで横軸は電圧Ｖｎ１とＶｎ２の入力電圧差を示し、縦軸は各々の出力電圧を示す。図８に示すように、出力電圧Ｖｏｕｔ０は、電圧Ｖｎ２が電圧Ｖｎ１よりも高いとき、すなわち、Ｖｎ２−Ｖｎ１＞０であるときはハイレベルを出力する。これとは逆に、電圧Ｖｎ２が電圧Ｖｎ１よりも低いとき、すなわち、Ｖｎ２−Ｖｎ１＜０であるときはローレベルを出力する。出力電圧Ｖｏｕｔ０のハイレベルからローレベルへの遷移は、Ｖｎ２−Ｖｎ１＝０で行われる。また、出力電圧Ｖｏｕｔ０のローレベルからハイレベルへの遷移は、同様にＶｎ２−Ｖｎ１＝０で行われる。

また、入力電圧差Ｖｎ２−Ｖｎ１が時間変化した場合の比較回路１０１の動作を図９に示す。ここで横軸は時間経過を示し、縦軸は入力電圧差または出力電圧を示す。入力電圧差Ｖｎ２−Ｖｎ１は時間変化に伴って変化し、様々な値を取りうる。特に、Ｖｎ２−Ｖｎ１＝０となるときをゼロクロスと表現している。入力電圧差Ｖｎ２−Ｖｎ１の時間変化に伴って、出力電圧Ｖｏｕｔ０は変化する。出力電圧Ｖｏｕｔ０は、Ｖｎ２−Ｖｎ１＞０のときはハイレベルを出力し、Ｖｎ２−Ｖｎ１＜０のときはローレベルを出力する。Ｖｎ２−Ｖｎ１＝０のとき、すなわち、Ｖｎ１＝Ｖｎ２のときに出力電圧Ｖｏｕｔ０はゼロクロス検出する。

次に、比較回路１０２の動作を説明する。比較回路１０２は、非反転入力端子に供給される電圧が反転入力端子に供給される電圧と電圧Ｖｔｈ３の和よりも高いときは出力端子ｏｕｔ１からハイレベルを出力し、これとは逆に、非反転入力端子に供給される電圧が反転入力端子に供給される電圧と電圧Ｖｔｈ４の和よりも低いときは、出力端子ｏｕｔ１からローレベルを出力するように動作する。この動作の詳細を図８に示す。図８に示すように、出力電圧Ｖｏｕｔ１は、電圧Ｖｎ２が電圧Ｖｎ１と電圧Ｖｔｈ３の和よりも高いとき、すなわち、Ｖｎ２−Ｖｎ１＞Ｖｔｈ３であるときはハイレベルを出力し、電圧Ｖｎ２が電圧Ｖｎ１と電圧Ｖｔｈ４の和よりも低いとき、すなわち、Ｖｎ２−Ｖｎ１＜Ｖｔｈ４であるときはローレベルを出力する。ここで、電圧Ｖｔｈ３は正の値でプラス側のヒステリシス値を表し、電圧Ｖｔｈ４は負の値でマイナス側のヒステリシス値を表す。出力電圧Ｖｏｕｔ１のハイレベルからローレベルへの遷移は、Ｖｎ２−Ｖｎ１＝Ｖｔｈ４で行われる。また、出力電圧Ｖｏｕｔ１のローレベルからハイレベルへの遷移は、Ｖｎ２−Ｖｎ１＝Ｖｔｈ３で行われる。Ｖｎ２−Ｖｎ１がＶｔｈ３とＶｔｈ４の間であるときには、直前の状態に応じてハイレベルまたはローレベルを出力する。すなわち、比較回路１０２は、ヒステリシス幅｜Ｖｔｈ３｜＋｜Ｖｔｈ４｜を有する比較回路として動作する。

また、入力電圧差Ｖｎ２−Ｖｎ１が時間変化した場合の比較回路１０２の動作を図９に示す。入力電圧差Ｖｎ２−Ｖｎ１の時間変化に伴って出力電圧Ｖｏｕｔ１は変化する。時刻ｔ１１のとき、すなわちＶｎ２−Ｖｎ１＞Ｖｔｈ３のときに出力電圧Ｖｏｕｔ１はハイレベルを出力し、その後の時間経過後もハイレベルを維持し、Ｖｎ２−Ｖｎ１の減少に伴い、Ｖｎ２−Ｖｎ１＜Ｖｔｈ４となったときにハイレベルからローレベルの出力に遷移し、その後の時間経過後もローレベルを維持し、Ｖｎ２−Ｖｎ１の増加に伴い、Ｖｎ２−Ｖｎ１＞Ｖｔｈ３となったときにローレベルからハイレベルに遷移する。

次に、論理回路１０３の動作を説明する。論理回路１０３は、出力電圧Ｖｏｕｔ０と出力電圧Ｖｏｕｔ１の論理状態に応じて出力電圧Ｖｏｕｔｚの論理を決定するように動作する。より詳しくは、論理回路１０３は、Ｖｏｕｔ１がハイレベルであるときには、Ｖｏｕｔ０のハイレベルからローレベルの遷移によってＶｏｕｔｚをハイレベルからローレベルに遷移させる。Ｖｏｕｔｚが元々ローレベルであればＶｏｕｔｚは変化しない。Ｖｏｕｔ０のローレベルからハイレベルの遷移によってＶｏｕｔｚは変化しない。また、Ｖｏｕｔ１がローレベルであるときには、Ｖｏｕｔ０のローレベルからハイレベルの遷移によってＶｏｕｔｚをローレベルからハイレベルに遷移させる。Ｖｏｕｔｚが元々ハイレベルであればＶｏｕｔｚは変化しない。Ｖｏｕｔ０のハイレベルからローレベルの遷移によってＶｏｕｔｚは変化しない。以上の動作について図９を用いて説明する。

図９において、時刻ｔ１１のとき、出力電圧Ｖｏｕｔ０と出力電圧Ｖｏｕｔ１はハイレベルである。その後、時間が経過してＶｎ２−Ｖｎ１が減少し、ゼロクロスしたときにＶｏｕｔ０はハイレベルからローレベルに遷移する。このとき、Ｖｏｕｔ１はハイレベルであるから、論理回路１０３は、Ｖｏｕｔ０のハイレベルからローレベルのゼロクロスの検出をＶｏｕｔｚに出力する。その後、時間が経過し、Ｖｎ２−Ｖｎ１＜Ｖｔｈ４となると、Ｖｏｕｔ１はハイレベルからローレベルに遷移する。その後、時間が経過してＶｎ２−Ｖｎ１が増加し、ゼロクロスしたときにＶｏｕｔ０はローレベルからハイレベルに遷移する。このとき、Ｖｏｕｔ１はローレベルであるから、論理回路１０３は、Ｖｏｕｔ０のローレベルからハイレベルのゼロクロスの検出をＶｏｕｔｚに出力する。その後、時間が経過し、Ｖｎ２−Ｖｎ１＞Ｖｔｈ３となると、Ｖｏｕｔ１はローレベルからハイレベルに遷移する。さらにその後、時間が経過し時刻ｔ１２のときには、時刻ｔ１１と同じ状態になる。

時刻ｔ１２のとき、出力電圧Ｖｏｕｔ０と出力電圧Ｖｏｕｔ１はハイレベルである。その後、時間が経過してＶｎ２−Ｖｎ１が減少し、ゼロクロスしたときにＶｏｕｔ０はハイレベルからローレベルに遷移する。このとき、Ｖｏｕｔ１はハイレベルであるから、論理回路１０３は、Ｖｏｕｔ０のハイレベルからローレベルのゼロクロスの検出をＶｏｕｔｚに出力する。その後、時間が経過し、ノイズｎｓによってＶｎ２−Ｖｎ１は２回ゼロクロスし、出力電圧Ｖｏｕｔ０は、ローレベルからハイレベルに遷移した後、さらにローレベルに遷移する。このとき、Ｖｏｕｔ１はハイレベルであるから、論理回路１０３はＶｏｕｔ０のローレベルからハイレベルの遷移をＶｏｕｔｚに出力しないように動作する。従って、ノイズによるゼロクロス検出は出力端子ｏｕｔｚには現れない。さらに時間が経過し、Ｖｎ２−Ｖｎ１＜Ｖｔｈ４となると、Ｖｏｕｔ１はハイレベルからローレベルに遷移する。その後、時間が経過してＶｎ２−Ｖｎ１が増加し、ゼロクロスしたときにＶｏｕｔ０はローレベルからハイレベルに遷移する。このとき、Ｖｏｕｔ１はローレベルであるから、論理回路１０３は、Ｖｏｕｔ０のローレベルからハイレベルのゼロクロスの検出をＶｏｕｔに出力する。その後、時間が経過し、ノイズｎｓによってＶｎ２−Ｖｎ１は２回ゼロクロスし、出力電圧Ｖｏｕｔ０は、ハイレベルからローレベルに遷移した後、さらにハイレベルに遷移する。このとき、Ｖｏｕｔ１はローレベルであるから、Ｖｏｕｔ０のハイレベルからローレベルの遷移をＶｏｕｔｚに出力しないように動作する。従って、ノイズによるゼロクロス検出は出力端子ｏｕｔｚには現れない。その後、時間が経過し、Ｖｎ２−Ｖｎ１＞Ｖｔｈ３となると、Ｖｏｕｔ１はローレベルからハイレベルに遷移する。さらにその後、時間が経過し時刻ｔ１３のときには、時刻ｔ１１および時刻１２と同じ状態になる。

以上により、ゼロクロス信号生成回路１０の動作を説明し、ゼロクロス検出を行うと共に、ノイズによるゼロクロスの影響を除去することができ、高精度なゼロクロス信号を簡便な回路構成にて得ることが可能であることを示した。

ゼロクロス信号生成回路１０の動作について、本説明においては、電圧Ｖｔｈ３と電圧Ｖｔｈ４を比較回路１０２のヒステリシス電圧として説明したが、比較回路１０２の機能を２つの、比較回路に分割し、一方の比較回路でＶｎ２−Ｖｎ１が電圧Ｖｔｈ３より大きいか小さいかを判別し、もう一方の比較回路でＶｎ２−Ｖｎ１が電圧Ｖｔｈ４より大きいか小さいかを判別するようにしてもよい。

以上により、本発明の実施形態のゼロクロス検出回路を備えたセンサ装置の動作を説明し、ゼロクロス検出を行うと共に、電源電圧が供給された直後、すなわち動作開始時においては、入力信号の大小をより確実に検出できることを示した。すなわち、本発明のゼロクロス検出回路の動作により、ホール素子２ａに印加される磁界のゼロクロス点を検出可能であり、かつ、動作開始時の磁界の大小をより確実に検出可能であることを示した。別の表現をすると、本発明のゼロクロス検出回路を搭載したセンサ装置と磁石との相対的な位置関係を検出する用途において、相対位置の変化によってセンサ装置に印加される磁界がＳ極からＮ極に切り替わる点、またはＮ極からＳ極に切り替わる点を高精度に検出することが可能であり、かつ、動作開始時の相対位置をより確実に検出可能である。従って本発明のゼロクロス検出回路は、ロータの回転位置を高精度に検出する必要があるブラシレスモータでの使用やエンコーダでの使用に好適である。本実施形態のゼロクロス検出回路を備えたセンサ装置をブラシレスモータで使用すれば、ゼロクロス検知による回転性能の向上だけでなく、強い磁場の印加によって電源投入直後の回転位置検出の確度を高めることができ、回転開始時の動作を確実にすることが可能となる。

本説明においては、説明のために詳細な条件を記載して説明したが、本発明の趣旨に沿う動作および回路構成であれば、この限りではない。例えば、各電圧のハイレベルとローレベルを明示したが、それぞれハイレベルとローレベルは逆でも良く、またハイレベルとローレベルの組合せは異なっても良い。また、回路動作が正常に行われる十分な電圧に達してから出力電圧Ｖｒｅｌが変化するまでの時間については特に言及せず説明したが、遅延時間を設けても良い。
また、電圧Ｖｔｈ３と電圧Ｖｔｈ４は、それぞれ電圧Ｖｔｈ１と電圧Ｖｔｈ２と等しい電圧でも良い。また、比較回路２０の閾値Ｖｔｈを制御する信号をゼロクロス信号生成回路１０の出力電圧Ｖｏｕｔｚとしたが、この限りではなく、論理回路３０内で生成する出力電圧Ｖｏｕｔｚにもとづく電圧により制御しても良い。また、比較回路２０の閾値Ｖｔｈを外部から制御するのではなく、比較回路１０２と同様に自らの出力によって閾値を制御する構成としてもよい。さらに、電圧Ｖｐｏｎは出力電圧Ｖｏｕｔｚと出力電圧Ｖｏｕｔｂが同じレベルになった際にローレベルになるように構成を説明したが、出力電圧Ｖｏｕｔが出力電圧Ｖｏｕｔｂにもとづいて出力されたことと同義の信号である構成であればこの限りではない。例えば、出力電圧Ｖｏｕｔは、出力電圧Ｖｏｕｔｚと出力電圧Ｖｏｕｔｂの論理和であっても良い。

＜第２の実施形態＞
図１０は、本発明の第２の実施形態のゼロクロス検出回路を示すブロック図である。図１０に示すゼロクロス検出回路１ｂと、図１に示したゼロクロス検出回路１との違いは、ゼロクロス信号生成回路１０を削除し、ゼロクロス信号生成回路１０内の比較回路１０１を追加し、論理回路３０を削除し、論理回路３１を追加した点である。追加した要素は次のように構成され、接続される。また削除した要素により次の接続および動作が図１に示したゼロクロス検出回路１と異なる。図１および図７の場合と同様に、比較回路１０１の反転入力端子は端子Ｎ１に接続され、非反転入力端子は端子Ｎ２で共通に接続される。比較回路１０１の出力端子ｏｕｔ０は、図１および図７の場合と異なり、論理回路３１に接続される。論理回路３１は、論理回路３０の機能に論理回路１０３の機能を統合した機能を備え、具体的には出力電圧Ｖｏｕｔ０と出力電圧Ｖｏｕｔｂから出力信号Ｖｏｕｔｚを生成する機能を追加で備える。また、論理回路３１は出力電圧Ｖｏｕｔｚと出力電圧Ｖｏｕｔｂと出力電圧Ｖｒｅｌの論理状態に応じて出力電圧Ｖｏｕｔの論理を決定するように動作する。出力電圧Ｖｒｅｌがローレベルからハイレベルに遷移した直後は、論理回路３１は比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧をＶｏｕｔに出力する。その後、すなわち比較回路２０の出力電圧Ｖｏｕｔｂにもとづいて決定された電圧をＶｏｕｔに出力し、出力電圧Ｖｒｅｌがハイレベルからローレベルに遷移した後は、比較回路２０は出力信号Ｖｏｕｔｚにより図７の比較回路１０２と同様の動作をするように制御され、さらに、論理回路３１は、出力信号Ｖｏｕｔ０と出力信号Ｖｏｕｔｂから出力電圧Ｖｏｕｔｚを生成し、出力電圧Ｖｏｕｔｚを生成にもとづいて決定された電圧をＶｏｕｔに出力するように動作する。

以上のように構成し、動作させることで本実施例のゼロクロス検出回路１ｂは第１の実施形態のゼロクロス検出回路１と同様の出力電圧Ｖｏｕｔを得ることができ、比較回路１０２を削除することにより回路規模の縮小を実現できる。

＜第３の実施形態＞
図１１は、本発明の実施形態のゼロクロス検出回路を備えた磁気センサ装置の他の例を示すブロック図である。
ホール素子２ｂと差動増幅回路３ｂの接続の構成は、図１の磁気センサ装置のホール素子２ａと差動増幅回路３ａの接続の構成と同様である。またホール素子２ｃと差動増幅回路３ｃの接続の構成も、図１のホール素子２ａと差動増幅回路３ａの接続の構成と同様である。差動増幅回路３ｂおよび３ｃは差動増幅回路３ａが差動出力であるのに対して、シングルエンドで出力する。磁電変換素子であるホール素子２ｂの信号は、端子Ｂｂと端子Ｄｂから差動増幅器３ｂに入力され、差動増幅器３ｂはこれを増幅し、差動増幅器３ｂの出力は本発明のゼロクロス検出回路１の端子Ｎ１に接続される。また、磁電変換素子であるホール素子２ｃの信号は、端子Ｂｃと端子Ｄｃから差動増幅器３ｃに入力され、差動増幅器３ｃはこれを増幅し、差動増幅器３ｃの出力は本発明のゼロクロス検出回路１の端子Ｎ２に接続される。

ここで、端子Ｂｂ、Ｄｂ、Ｂｃ、Ｄｃの各電圧をそれぞれＶＢｂ、ＶＤｂ、ＶＢｃ、ＶＤｃとし、ホール素子２ｂおよび２ｃの信号電圧をそれぞれＶＤｂ−ＶＢｂ、ＶＤｃ−ＶＢｃとし、差動増幅器３ｂおよび３ｃの増幅率をともにＧとする。すると、端子Ｎ１に供給される電圧Ｖｎ１と端子Ｎ２に供給される電圧Ｖｎ２は次のようになる。
Ｖｎ１＝Ｇ×（ＶＤｂ−ＶＢｂ）・・・（２）
Ｖｎ２＝Ｇ×（ＶＤｃ−ＶＢｃ）・・・（３）
式（２）と式（３）から次式を得る。
Ｖｎ２−Ｖｎ１＝Ｇ×｛（ＶＤｃ−ＶＢｃ）−（ＶＤｂ−ＶＢｂ）｝・・・（４）
従って、Ｖｎ２−Ｖｎ１はホール素子２ｂとホール素子２ｃに印加される磁界に応じて、正または負またはゼロの値をとる。すなわち、本発明のゼロクロス検出回路１の動作により、ホール素子２ｂとホール素子２ｃに印加される磁界の差のゼロクロス点を検出可能であり、かつ、動作開始時においては入力信号の大小をより確実に検出することが可能になる。別の表現をすると、２つのセンサ素子の信号が等しい場合にはゼロクロス検出信号を出力し、２つのセンサ素子のどちらの信号が大きいかを弁別して出力することが可能になり、かつ、動作開始時においては、どちらの信号が大きいかをより確実に検出することが可能になる。本実施例は、例えば、バイアス磁界を発生する磁石と、鉄などの金属や磁性体で構成された歯車の間に磁気センサ装置を配置し、歯車の回転を磁気センサ装置で検出する用途で好適である。

本説明では、説明の便宜上、差動増幅回路３ｂおよび３ｃはシングルエンドで出力するとしたが、ノイズ耐性の向上を図るために差動出力としても良い。また、ホール素子が２つの場合を説明したが、２つより多くても良い。例えば、２つのホール素子の差分信号１と、これとは別の２つのホール素子の差分信号２を生成し、差分信号１と差分信号２のゼロクロスを検出するようにしても良い。

図１および図１１に本発明のゼロクロス検出回路を備えたセンサ装置の例を示した。本説明においては、説明のために具体的な例を示したが、必ずしもこの構成やセンサ素子に制限されるものではなく、広範な半導体回路およびセンサ回路において応用可能である。一例としては、磁電変換素子であるホール素子の非理想成分であるオフセット電圧をキャンセルするスピニングカレント回路と組み合わせてもよく、また差動増幅器や比較回路の非理想成分であるオフセット電圧をキャンセルするチョッピング動作またはオートゼロ動作の回路等と組み合わせてもよい。ここで、スピニングカレント回路やチョッピング動作またはオートゼロ動作の回路等と組み合せた場合は、連続時間の信号処理ではなく離散時間の信号処理となるため、ゼロクロス信号生成回路１０、比較回路２０、１０１、１０２のそれぞれの出力を組み合わせ回路によって演算して出力端子ｏｕｔから出力するのは好ましくない。この場合はラッチ回路等の順序回路と組み合わせるのが好適である。また磁電変換素子以外にも、温度センサ素子、加速度センサ素子、圧力センサ素子といったセンサ素子のゼロクロス検出回路としても良い。

１、１ｂ ゼロクロス検出回路
１０ ゼロクロス信号生成回路
２０、１０１、１０２ 比較回路
３０、３１、１０３ 論理回路
４０ 電源電圧検出回路
２ａ、２ｂ、２ｃ ホール素子
３ａ、３ｂ、３ｃ 差動増幅回路

Claims (4)

1. センサ素子の出力信号である入力信号ｎ１と入力信号ｎ２が入力され、第一比較結果を出力する第一比較回路と、
   ヒステリシス機能を有し、前記入力信号ｎ１と前記入力信号ｎ２が入力され、第二比較結果を出力する第二比較回路と、
   供給される電源電圧が所定の電圧以上になったときに検出信号を出力する電源電圧検出回路と、
   前記第一比較結果と前記第二比較結果と前記検出信号に基づいてゼロクロス検出信号を出力する論理回路と、を備える
   ことを特徴とするゼロクロス検出回路。
2. 前記論理回路は、前記検出信号を受けたときに、
   前記第一比較結果と前記第二比較結果が同じレベルであると、前記第二比較結果に基づいて決定される前記ゼロクロス検出信号を出力し、
   前記第一比較結果と前記第二比較結果が異なったレベルであると、前記第一比較結果と前記第二比較結果に基づいて決定される前記ゼロクロス検出信号を出力する
   ことを特徴とする請求項１に記載のゼロクロス検出回路。
3. 前記第二比較回路は、第一閾値及び第二閾値と、前記第一比較結果が入力される閾値選択端子とを有し、
   前記第一比較結果に応じて前記第一閾値と前記第二閾値を切替える
   ことを特徴とする請求項１または２に記載のゼロクロス検出回路。
4. 印加される物理量の強度に応じて信号を出力するセンサ素子と、
   前記センサ素子の出力する信号のゼロクロス検出を行う請求項１から３のいずれかに記載のゼロクロス検出回路と、
   を備えたことを特徴とするセンサ装置。

Images