JP5144547B2 - 検出信号処理回路とそれを備えた回転検出装置 - Google Patents

検出信号処理回路とそれを備えた回転検出装置 Download PDF

Info

Publication number
JP5144547B2
JP5144547B2 JP2009006814A JP2009006814A JP5144547B2 JP 5144547 B2 JP5144547 B2 JP 5144547B2 JP 2009006814 A JP2009006814 A JP 2009006814A JP 2009006814 A JP2009006814 A JP 2009006814A JP 5144547 B2 JP5144547 B2 JP 5144547B2
Authority
JP
Japan
Prior art keywords
detection signal
circuit
output
binarization
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009006814A
Other languages
English (en)
Other versions
JP2009192529A5 (ja
JP2009192529A (ja
Inventor
秀記 細川
則一 太田
伸和 大場
真路 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2009006814A priority Critical patent/JP5144547B2/ja
Publication of JP2009192529A publication Critical patent/JP2009192529A/ja
Publication of JP2009192529A5 publication Critical patent/JP2009192529A5/ja
Application granted granted Critical
Publication of JP5144547B2 publication Critical patent/JP5144547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/245Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains using a variable number of pulses in a train
    • G01D5/2451Incremental encoders
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24404Interpolation using high frequency signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P13/00Indicating or recording presence, absence, or direction, of movement
    • G01P13/02Indicating direction only, e.g. by weather vane
    • G01P13/04Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement
    • G01P13/045Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement with speed indication
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P21/00Testing or calibrating of apparatus or devices covered by the preceding groups
    • G01P21/02Testing or calibrating of apparatus or devices covered by the preceding groups of speedometers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42Devices characterised by the use of electric or magnetic means
    • G01P3/44Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G01P3/48Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
    • G01P3/481Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42Devices characterised by the use of electric or magnetic means
    • G01P3/44Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G01P3/48Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
    • G01P3/481Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
    • G01P3/488Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals delivered by variable reluctance detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D2205/00Indexing scheme relating to details of means for transferring or converting the output of a sensing member
    • G01D2205/85Determining the direction of movement of an encoder, e.g. of an incremental encoder

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)

Description

本発明は、回転体が回転しているときに、回転体に対向して配置された回転検出センサから位相差を有して出力される第1アナログ検出信号と第2アナログ検出信号を処理する検出信号処理回路に関する。また、本発明は、その検出信号処理回路を備えた回転検出装置に関する。
例えば、自動車等に搭載されている回転体の回転速度や回転方向を検出するために、回転検出装置が用いられている。図29に、従来から知られているこの種の回転検出装置2の構成を例示する。回転検出装置2は、回転体に対向して配置されている回転検出センサ520と、その回転検出センサ520から出力されるアナログ検出信号Va,Vbを処理する検出信号処理回路510を備えている。
回転検出センサ520は、2個の磁気センサ520a,520bで構成されていることが多い。第1磁気センサ520aと第2磁気センサ520bは、回転体の外周面に対向して配置されている。回転体は磁性体で形成されており、その外周面には歯車状に歯山部と歯谷部が交互に形成されている。第1磁気センサ520aと第2磁気センサ520bは、回転体の周方向に沿って所定距離を隔てて配置されている。このため、回転体が回転すると、第1磁気センサ520aが出力する第1アナログ検出信号Vaと第2磁気センサ520bが出力する第2アナログ検出信号Vbは、例えば90°の位相差を有して推移する。検出信号処理回路510は、第1磁気センサ520aが出力する第1アナログ検出信号Vaと第2磁気センサ520bが出力する第2アナログ検出信号Vbを入力し、回転体の回転速度や回転方向が反映した出力信号Voutを出力する。
第1磁気センサ520aが出力する第1アナログ検出信号Vaは、検出信号処理回路510の第1変換回路530aに入力する。第1変換回路530aは、第1アナログ検出信号Vaを第1二値化検出信号Saに変換する。その第1二値化検出信号Saは、回転方向判定回路540に入力する。第2磁気センサ520bが出力する第2アナログ検出信号Vbは、検出信号処理回路510の第2変換回路530bに入力する。第2変換回路530bは、第2アナログ検出信号Vbを第2二値化検出信号Sbに変換する。その第2二値化検出信号Sbは、回転方向判定回路540に入力する。回転方向判定回路540は、第1二値化検出信号Saのレベルと第2二値化検出信号Sbのレベルの推移に基づいて回転体の回転方向を判定する。
図30に、検出信号処理回路510のタイミングチャートを示す。例えば、回転方向判定回路540は、第2二値化検出信号Sbの立ち上がりのタイミングにおける第1二値化検出信号Saのレベルから回転体の回転方向を判定する。回転方向判定回路540は、第2二値化検出信号Sbの立ち上がりのタイミングにおいて第1二値化検出信号Saがハイレベルのときに、回転体が正回転していると判定する。回転方向判定回路540は、回転体が正回転していると判定すると、第1二値化検出信号Saを上側配線540Uに出力する(正回転信号Sa1)。一方、回転方向判定回路540は、第2二値化検出信号Sbの立ち上がりのタイミングにおいて第1二値化検出信号Saがローレベルのときに、回転体が逆回転していると判定する。回転方向判定回路540は、回転体が逆回転していると判定すると、第1二値化検出信号Saを下側配線540Dに出力する(逆回転信号Sa2)。
上側配線540Uと下側配線540Dは、三値信号出力回路560に接続している。三値信号出力回路560は、上側配線540Uから正回転信号Sa1が入力すると、正回転信号Sa1に同期して全振幅で変動する出力信号Voutを出力する。三値信号出力回路560は、下側配線540Dから逆回転信号Sa2が入力すると、逆回転信号Sa2に同期して半振幅で変動する出力信号Voutを出力する。出力信号Voutは、その周波数が回転体の回転速度を反映しており、そのレベルの高さが回転方向を反映している。出力信号Voutは、回転体の回転速度と回転方向を反映した回転情報信号となる。
特開2007−170922号公報
Sensors for Automotive Technology (Sensors Applications Volume 4, WILEY-VCH GmbH & Co. KGaA) page 423-424
この種の回転体は、歯山部と歯谷部の間を往復するような振動を繰返すことがある。このような振動が発生すると、回転検出装置2は、回転体が正回転と逆回転を交互に繰返していることを示す出力信号Voutを生成する。
このような出力信号Voutが生成されるのを停止するために、特許文献1では、回路内にマスク回路を追加する技術を提案している。このマスク回路は、回転体が正回転と逆回転を交互に繰返すような振動に対し、一周期分の正回転信号Sa1及び逆回転信号Sa2をマスクすることによって、出力信号Voutが生成されるのを停止する。
また、一般的に、回転体のギアの噛み合わせには遊びがある。このため、回転体が正回転と逆回転を交互に繰返すような振動以外に、内燃機関の振動等の影響によって回転体が微振動することがある。
変換回路の判定電圧に固定値が用いられていると、回転体の停止位置によっては、微振動による第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方が二値化検出信号Sa,Sbに変換されてしまう場合がある。但し、このような場合でも、特許文献1で開示されるマスク回路が設けられていれば、出力信号Voutが生成されるのを停止することができる。この点においても、特許文献1で開示されるマスク回路は、極めて有用な技術であると言える。
しかしながら、例えば、変換回路に自動オフセット補正回路が用いられている場合、次のような問題が発生する。なお、自動オフセット補正回路とは、第1アナログ検出信号Vaと第2アナログ検出信号Vbのオフセット電圧が温度等によって変動するのを補償するために、第1アナログ検出信号Vaと第2アナログ検出信号Vbに追随して判定電圧を随時調整する回路のことをいう。変換回路に自動オフセット補正回路が用いられていると、微振動による第1アナログ検出信号Vaと第2アナログ検出信号Vbの双方が二値化検出信号Sa,Sbに変換されてしまう。微振動による第1アナログ検出信号Vaと第2アナログ検出信号Vbの位相差はほぼ0°又は180°であり、その周期が等しい正弦波である。このため、変換された二値化検出信号Sa,Sbは、回転体が正回転と逆回転を交互に繰返す場合の二値化検出信号Sa,Sb(位相差がほぼ0°又は180°であり、第1二値化検出信号Saと第2二値化検出信号Sbのデューティー比が異なる)とは異なる。変換された二値化検出信号Sa,Sbは、第1二値化検出信号Saと第2二値化検出信号Sbのデューティー比が等しく、位相差がほぼ0°又は180°となる。
変換回路に自動オフセット補正回路が用いられている場合、微振動に対して発生されるデューティー比が等しい二値化検出信号Sa,Sbに対しては、第1アナログ検出信号Va又は第2アナログ検出信号Vbに含まれるノイズ等による影響で生じる二値化時の僅かな位相差検出誤差によって、特許文献1で開示されるマスク回路を用いたとしても、振動信号を出力信号Voutとして出力するという問題が発生する。また、変換回路に用いられているヒステリシスコンパレータ回路のヒステリシス電圧により生じる位相差検出誤差によっても、同様な問題が生じ得る。
本発明は、回転体の回転速度や回転方向を検出する検出信号処理回路において、回転体の振動による出力信号の誤生成を抑制する技術を提供することを目的としている。さらに、本発明は、そのような検出信号処理回路を備えた回転検出装置を提供することを目的としている。
本明細書で開示される技術は、回転検出センサから出力される第1アナログ検出信号と第2アナログ検出信号の位相差に基づいて、振動による出力信号の誤生成を抑制することを特徴としている。回転体に対向して配置されている回転検出センサは、回転体の周方向に沿って所定距離を隔てて配置されており、回転検出センサが出力する第1アナログ検出信号と第2アナログ検出信号は、回転体が正回転又は逆回転をしていれば、例えば60〜90°の位相差を有して推移する。
一方、微振動に基づいて出力される第1アナログ検出信号と第2アナログ検出信号は、停止位置に基づいてほぼ0°又は180°の位相差を有して推移する。図31は、回転体が正回転しているときに、第1磁気センサ及び第2磁気センサから90°の位相差を有して出力される第1アナログ検出信号Vaと第2アナログ検出信号Vbの波形を示している。例えば、回転体が停止位置SP1で停止したとする。このとき、回転体に上記微振動が生じると、第1磁気センサと第2磁気センサは、位相差がほぼ0°の第1アナログ検出信号Vaと第2アナログ検出信号Vbを出力する。例えば、回転体が停止位置SP2で停止したとする。このとき、回転体に上記微振動が生じると、第1磁気センサと第2磁気センサは、位相差がほぼ180°の第1アナログ検出信号Vaと第2アナログ検出信号Vbを出力する。即ち、回転体が正回転又は逆回転しているときの第1アナログ検出信号と第2アナログ検出信号の位相差と、回転体が微振動しているときの第1アナログ検出信号と第2アナログ検出信号の位相差の間には明白な差異があり、この位相差の差異に基づいて両者を区別することが可能である。本明細書で開示される技術は、この位相差の差異に基づいて振動による出力信号の誤生成を抑制することを特徴としている。
本明細書で開示される検出信号処理回路は、回転体が回転しているときに、回転体に対向して配置された回転検出センサから位相差を有して出力される第1アナログ検出信号と第2アナログ検出信号を処理する。検出信号処理回路は、第1変換回路と第2変換回路と回転方向判定回路とマスク回路と位相差判定回路とを備えている。第1変換回路は、第1アナログ検出信号を第1二値化検出信号に変換する。第2変換回路は、第2アナログ検出信号を第2二値化検出信号に変換する。回転方向判定回路は、第1二値化検出信号のレベルと第2二値化検出信号のレベルの推移に基づいて回転体の回転方向を判定し、回転体の回転速度と回転方向の情報を含む回転情報信号を出力する。マスク回路は、回転方向判定回路の出力線に接続されており、回転情報信号に含まれる情報の伝達の停止を実行可能に構成されている。位相差判定回路は、第1アナログ検出信号と第2アナログ検出信号の位相差が所定範囲外のときに、回転情報信号の変動の停止を要求する位相差停止要求信号を出力する。
ここで、第1二値化検出信号と第2二値化検出信号は、回転体が正回転しているときに、第1二値化検出信号と第2二値化検出信号がこの順で変動するとしてもよく、あるいは第2二値化検出信号と第1二値化検出信号がこの順で変動するとしてもよい。即ち、回転体が正回転しているときに、第1二値化検出信号がローからハイに変動した後に、第2二値化検出信号がローからハイに変動してもよい。あるいは、回転体が正回転しているときに、第2二値化検出信号がローからハイに変動した後に、第1二値化検出信号がローからハイに変動してもよい。
「第1アナログ検出信号と第2アナログ検出信号の位相差」には、「第1アナログ検出信号に応じて変動する信号と第2アナログ検出信号に応じて変動する信号の位相差」が含まれる。「第1アナログ検出信号に応じて変動する信号」とは、第1アナログ検出信号に同期(多少の時間ズレは許容される)して変動する信号であり、例えば、第1アナログ検出信号を増幅した信号、第1変換回路で変換された第1二値化検出信号が含まれる。「第2アナログ検出信号に応じて変動する信号」も同様である。
また、「回転情報信号」とは、回転方向判定回路から直接的に出力される信号の他に、回転方向判定回路から出力された後に処理された信号も含む。例えば、回転情報信号の一例には、回転方向判定回路から出力された後に三値信号出力回路によって処理された三値信号も含まれる。
また、「位相差停止要求信号」は、これを要件としてマスク回路において回転情報信号に含まれる情報の伝達を停止するものに限られない。複数の「位相差停止要求信号」を考慮して、回転情報信号に含まれる情報の伝達を停止させてもよい。また、他の判定回路からの「停止要求信号」を考慮して回転情報信号の変動を停止させてもよい。
位相差判定回路は、デジタル位相差判定回路を備えていることが好ましい。そのデジタル位相差判定回路は、第1二値化検出信号を遅延させた遅延第1二値化検出信号を生成する回路と、第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に、遅延第1二値化検出信号のレベルが切換わるタイミングが存在するか否かを判定する回路とを備えているのが好ましい。このデジタル位相差判定回路は、遅延第1二値化検出信号のレベルが切換わるタイミングが第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に存在しないときに、回転情報信号に含まれる情報の伝達の停止を要求する位相差停止要求信号を出力する。
例えば、回転体が正回転しているときに、第1二値化検出信号と第2二値化検出信号がこの順で変動し、90°の位相差を有して推移すると仮定する。即ち、回転体が正回転しているときに、第1二値化検出信号がローからハイに変動した後に、90°の位相差を有して第2二値化検出信号がローからハイに変動すると仮定する。この場合、遅延第1二値化検出信号を第1二値化検出信号に対して30°の位相差を有するように生成したとすると、回転体が正回転していれば、第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に、遅延第1二値化検出信号のレベルが切換わるタイミングが存在するはずである。一方、回転体が微振動する場合は、第1二値化検出信号と第2二値化検出信号の位相差がほぼ0°(なお、位相差が180°の場合は、後述する反転信号を利用すればよい)であり、第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に、遅延第1二値化検出信号のレベルが切換わるタイミングが存在しない。このように、遅延第1二値化検出信号を利用する技術は、回転体が正回転しているときの第1二値化検出信号と第2二値化検出信号の位相差と、回転体が微振動しているときの第1二値化検出信号と第2二値化検出信号の位相差の差異を判定するのに有用なものである。なお、回転体が正回転している場合と逆回転している場合の双方を同時に考慮するならば、デジタル位相差判定回路は、第2二値化検出信号を遅延させた遅延第2二値化検出信号を生成する回路と、第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に、遅延第2二値化検出信号のレベルが切換わるタイミングが存在するか否かを判定する回路とをさらに備えているのが好ましい。このデジタル位相差判定回路は、遅延第2二値化検出信号のレベルが切換わるタイミングが第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に存在しないときに、回転情報信号に含まれる情報の伝達の停止を要求する位相差停止要求信号を出力する。
デジタル位相差判定回路は、反転した反転第2二値化検出信号を遅延させた反転遅延第2二値化検出信号を生成する遅延二値化検出信号生成回路と、第1二値化検出信号のレベルが切換わるタイミングと反転第2二値化検出信号のレベルが切換わるタイミングの間に、反転遅延第2二値化検出信号のレベルが切換わるタイミングが存在するか否かを判定する回路とをさらに備えているのが好ましい。このデジタル位相差判定回路は、反転遅延第2二値化検出信号のレベルが切換わるタイミングが第1二値化検出信号のレベルが切換わるタイミングと反転第2二値化検出信号のレベルが切換わるタイミングの間に存在しないときに、回転情報信号に含まれる情報の伝達の停止を要求する位相差停止要求信号を出力する。
微振動による第1二値化検出信号と第2二値化検出信号の位相差は、停止位置によって180°の場合もある。デジタル位相差判定回路が反転信号を利用するように構成されていると、このような微振動をも判定することができる。
遅延二値化検出信号生成回路は、第1アナログ検出信号の正のピーク電圧と第1アナログ検出信号の負のピーク電圧の間に設定されている電圧を基準閾値とし、その基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、その基準閾値の前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、第1アナログ検出信号が高側オフセット閾値を上回った時と第1アナログ検出信号が低側オフセット閾値を下回った時に、出力をハイとローの間で反転させることが好ましい。
高側オフセット閾値と低側オフセット閾値を利用することで、極めて簡易に遅延二値化検出信号を生成することができる。
上記の遅延二値化検出信号生成回路は、例えば、遅延二値化検出信号生成回路用の第1比較回路と第2比較回路と選択回路によって構築することができる。遅延二値化検出信号生成回路用の第1比較回路は、第1アナログ検出信号が基準閾値を下回った時に出力を反転させるとともに閾値を高側オフセット閾値に切換え、第1アナログ検出信号が高側オフセット閾値を上回った時に出力を反転させるとともに閾値を基準閾値に切換える。遅延二値化検出信号生成回路用の第2比較回路は、第1アナログ検出信号が基準閾値を上回った時に出力を反転させるとともに閾値を低側オフセット閾値に切換え、第1アナログ検出信号が低側オフセット閾値を下回った時に出力を反転させるとともに閾値を基準閾値に切換える。遅延二値化検出信号生成回路用の選択回路は、第1比較回路と第2比較回路の出力を入力しており、第1アナログ検出信号が高側オフセット閾値を上回った時に生じる第1比較回路の出力反転現象と、第1アナログ検出信号が低側オフセット閾値を下回った時に生じる第2比較回路の出力反転現象を選択し、出力をハイとローの間で反転させる。
本明細書で開示される検出信号処理回路では、第1変換回路は、第1アナログ検出信号の正のピーク電圧を検出する第1正ピーク電圧ホールド回路と、第1アナログ検出信号の負のピーク電圧を検出する第1負ピーク電圧ホールド回路と、第1オフセット回路とを備えているのが好ましい。第1変換回路は、正のピーク電圧と負のピーク電圧の間に設定されている電圧を利用して第1アナログ検出信号を第1二値化検出信号に変換する。第1オフセット回路は、第1正ピーク電圧ホールド回路が維持している正のピーク電圧を経時的に減少させるとともに、第1負ピーク電圧ホールド回路が維持している負のピーク電圧を経時的に上昇させている。さらに、第2変換回路は、第2アナログ検出信号の正のピーク電圧を検出する第2正ピーク電圧ホールド回路と、第2アナログ検出信号の負のピーク電圧を検出する第2負ピーク電圧ホールド回路と、第2オフセット回路とを備えているのが好ましい。第2変換回路は、正のピーク電圧と負のピーク電圧の間に設定されている電圧を利用して第2アナログ検出信号を第2二値化検出信号に変換する。第2オフセット回路は、第2正ピーク電圧ホールド回路が維持している正のピーク電圧を経時的に減少させるとともに、第2負ピーク電圧ホールド回路が維持している負のピーク電圧を経時的に上昇させている。
前記したように、オフセット回路を有する比較回路を用いると、振幅の小さいアナログ検出信号も二値化検出信号に変換するので、微振動に基づく出力信号の誤生成が発生する。したがって、オフセット回路を有する比較回路と位相差判定回路を組み合わせることは、オフセット回路に特有の課題を解決するという点で有用である。ただし、本明細書で開示される技術は、比較回路がオフセット回路を有していない場合でも有用である。本明細書で開示される技術は、回転体が正回転又は逆回転しているときの第1アナログ検出信号と第2アナログ検出信号の位相差と、回転体が微振動しているときの第1アナログ検出信号と第2アナログ検出信号の位相差の差異に着目し、その差異を利用して回転体の回転に基づく信号変化と回転体の微振動に基づく信号変化を判定することを特徴としている。この技術に係る位相差判定回路は、オフセット回路を有する比較回路と組み合わせなくても、有用な結果を提供するものである。
本明細書で開示される検出信号処理回路では、第1変換回路は、正のピーク電圧と負のピーク電圧の間に設定されている電圧を第1基準閾値とし、その第1基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、その第1基準閾値の前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、高側オフセット閾値と低側オフセット閾値の間で比較閾値を切換えて第1アナログ検出信号を第1二値化検出信号に変換する第1ヒステリシスコンパレータ回路を有しているのが好ましい。さらに、第2変換回路も、正のピーク電圧と負のピーク電圧の間に設定されている電圧を第2基準閾値とし、その第2基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、その第2基準閾値の前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、高側オフセット閾値と低側オフセット閾値の間で比較閾値を切換えて第2アナログ検出信号を第2二値化検出信号に変換する第2ヒステリシスコンパレータ回路を有していることが好ましい。
第1変換回路の第1ヒステリシスコンパレータ回路は、第1変換回路用の第1比較回路と第2比較回路と選択回路を有しているのが好ましい。この場合、第1変換回路用の第1比較回路は、第1アナログ検出信号が第1基準閾値を下回った時に出力を反転させるとともに比較閾値を高側オフセット閾値に切換え、第1アナログ検出信号が高側オフセット閾値を上回った時に出力を反転させるとともに比較閾値を第1基準閾値に切換える。第1変換回路用の第2比較回路は、第1アナログ検出信号が第1基準閾値を上回った時に出力を反転させるとともに比較閾値を低側オフセット閾値に切換え、第1アナログ検出信号が低側オフセット閾値を下回った時に出力を反転させるとともに比較閾値を第1基準閾値に切換える。第1変換回路用の選択回路は、第1アナログ検出信号が第1基準閾値を下回った時に生じる出力反転現象と、第1アナログ検出信号が第1基準閾値を上回った時に生じる出力反転現象を選択して出力をハイとローの間で反転させて出力する。
また、第2変換回路の第2ヒステリシスコンパレータ回路は、第2変換回路用の第1比較回路と第2比較回路と選択回路を有しているのが好ましい。この場合、第2変換回路用の第1比較回路路は、第2アナログ検出信号が第2基準閾値を下回った時に出力を反転させるとともに比較閾値を高側オフセット閾値に切換え、第2アナログ検出信号が高側オフセット閾値を上回った時に出力を反転させるとともに比較閾値を第2基準閾値に切換える。第2変換回路用の第2比較回路は、第2アナログ検出信号が第2基準閾値を上回った時に出力を反転させるとともに比較閾値を低側オフセット閾値に切換え、第2アナログ検出信号が低側オフセット閾値を下回った時に出力を反転させるとともに比較閾値を第2基準閾値に切換える。第2変換回路用の選択回路は、第2アナログ検出信号が第2基準閾値を下回った時に生じる出力反転現象と、第2アナログ検出信号が第2基準閾値を上回った時に生じる出力反転現象を選択して出力をハイとローの間で反転させて出力する。
従来のヒステリシスコンパレータ回路は、比較閾値に高側オフセット閾値と低側オフセット閾値を利用しており、正確な二値化検出信号よりも時間遅れが生じていた。上記のヒステリシスコンパレータ回路では、基準閾値を下回った時及び上回った時に反転する二値化検出信号を生成するので、高精度なものとなる。
なお、上記の検出信号処理回路では、第1変換回路用の第1比較回路と遅延二値化検出信号生成回路用の第1比較回路に共通のものを用い、第1変換回路用の第2比較回路と遅延二値化検出信号生成回路用の第2比較回路に共通のものを用い、第2変換回路用の第1比較回路と遅延二値化検出信号生成回路用の第1比較回路に共通のものを用い、第2変換回路用の第2比較回路と遅延二値化検出信号生成回路用の第2比較回路に共通のものを用いるのが好ましい。
本明細書で開示される検出信号処理回路は、少なくとも第1アナログ検出信号又は第2アナログ検出信号のいずれか一方の振幅が所定値よりも小さいときに、回転情報信号に含まれる情報の伝達の停止を要求する振幅停止要求信号を出力する振幅判定回路をさらに備えていることが好ましい。なお、検出信号処理回路は、第1アナログ検出信号及び第2アナログ検出信号の双方の振幅が所定値よりも小さいときに、振幅停止要求信号を出力する振幅判定回路を備えていてもよい。
ここで、「振幅停止要求信号」は、これを要件としてマスク回路において回転情報信号に含まれる情報の伝達を停止するものに限られない。複数の「振幅停止要求信号」を考慮して、回転情報信号に含まれる情報の伝達を停止させてもよい。また、他の判定回路からの「停止要求信号」を考慮して回転情報信号の変動を停止させてもよい。
回転体が微振動したときに出力される第1アナログ検出信号又は第2アナログ検出信号の振幅は、回転体が正回転又は逆回転しているときに出力される第1アナログ検出信号又は第2アナログ検出信号の振幅よりも圧倒的に小さい。これは、回転体が微振動している場合、停止位置付近での微振動であり、位相角の変化が小さいからである。したがって、第1アナログ検出信号又は第2アナログ検出信号の振幅に基づいて、回転体が微振動していることを判定することができる。この判定結果に基づいて、出力信号の誤生成を抑制することができる。位相差判定回路と振幅判定回路を組み合わせると、出力信号の誤生成をさらに抑制することができる。
本明細書で開示される検出信号処理回路は、回転体が正回転から逆回転、又は逆回転から正回転に反転した後の最初の回転情報信号に含まれる情報の伝達の停止を要求する反転停止要求信号を出力する反転判定回路をさらに備えていることが好ましい。
ここで、「反転停止要求信号」は、これを要件としてマスク回路において回転情報信号に含まれる情報の伝達を停止するものに限られない。複数の「反転停止要求信号」を考慮して、回転情報信号に含まれる情報の伝達を停止させてもよい。また、他の判定回路からの「停止要求信号」を考慮して回転情報信号の変動を停止させてもよい。
反転判定回路は、回転体が正回転と逆回転を交互に繰返すような振動の影響を抑制することができる。位相差判定回路と反転判定回路を組み合わせると、位相差判定回路が比較的に小さな振動の影響を抑制し、反転判定回路が比較的に大きな振動の影響を抑制する。位相差判定回路と反転判定回路を組み合わせると、様々な種類の振動の影響を抑制することが可能になる。
本明細書で開示される遅延二値化検出信号生成回路は、他の用途に利用してもよい。様々な局面で二値化信号から遅延二値化信号を生成したいことがあり、本明細書で開示される遅延二値化検出信号生成回路は、そのような局面で広く利用され得る。
本発明の検出信号処理回路によると、回転体の振動による出力信号の誤生成を抑制することができる。
回転検出装置の構成を示す。 第1アナログ検出信号と第2アナログ検出信号の位相差と振幅の関係を示す。 マスク制御回路の構成の一例を示す。 マスク制御回路の論理フローチャートの一例を示す。 マスク制御回路の構成の他の一例を示す。 マスク制御回路の論理フローチャートの他の一例を示す。 第1変換回路の構成を示す。 正のピーク電圧検出回路の構成を示す。 正のピーク電圧検出回路の動作波形を示す。 正のピーク電圧検出回路の動作波形を示す。 正のピーク電圧検出回路の変形例の構成を示す。 負のピーク電圧検出回路の構成を示す。 負のピーク電圧検出回路の変形例の構成を示す。 第1変換回路の構成を示す。 高精度ヒステリシスコンパレータ回路の構成を示す。 高精度ヒステリシスコンパレータ回路の構成を示す。 高精度ヒステリシスコンパレータ回路の動作波形を示す。 高精度ヒステリシスコンパレータ回路の動作波形を示す。 (A)位相差が0°の停止位置を考慮した位相差判定回路の動作波形を示す(正回転時)。(B)位相差が0°の停止位置を考慮した位相差判定回路の動作波形を示す(逆回転時)。 (A)位相差が180°の停止位置を考慮した位相差判定回路の動作波形を示す(正回転時)。(B)位相差が180°の停止位置を考慮した位相差判定回路の動作波形を示す(逆回転時)。 位相差判定回路の構成を示す。 遅延二値化検出信号を生成する際の動作波形を示す。 位相差判定回路の変形例の構成を示す。 位相差判定回路の変形例の判定の様子を示す。 位相差判定回路の変形例の判定の様子を示す。 振幅判定回路の構成を示す。 振幅判定回路の変形例の構成を示す。 振幅判定回路の変形例の具体的な構成を示す。 従来の回転検出装置の構成を示す。 従来の回転方向判定回路の動作波形を示す。 アナログ検出信号と停止位置の関係を示す。
本明細書で開示される技術の特徴を列記する。
(第1特徴) 遅延二値化検出信号を生成する回路には、ヒステリシスコンパレータ回路が用いられる。
(第2特徴) ヒステリシスコンパレータ回路の比較閾値は、正のピーク電圧と負のピーク電圧を用いて生成される。
以下、図面を参照して実施例を説明する。なお、以下の実施例において、図29及び図30で例示した従来技術の構成要素と下二桁が共通する構成要素は、特に説明が無い限り、同一の構成要素を利用することができる。
図1に、自動車の回転体に対向して設けられている回転検出装置1の構成を例示する。回転検出装置1は、回転体の回転速度や回転方向を検出するために用いられる。回転検出装置1は、回転体に対向して配置されている回転検出センサ20と、その回転検出センサ20から出力されるアナログ検出信号Va,Vbを処理する検出信号処理回路10を備えている。
回転検出センサ20は、2個の磁気センサ20a,20bで構成されている。第1磁気センサ20aと第2磁気センサ20bは、回転体の外周面に対向して配置されている。回転体は磁性体で形成されており、その外周面には歯車状に歯山部と歯谷部が交互に形成されている。第1磁気センサ20aと第2磁気センサ20bは、回転体の周方向に沿って所定距離を隔てて配置されている。このため、回転体が回転すると、第1磁気センサ20aが出力する第1アナログ検出信号Vaと第2磁気センサ20bが出力する第2アナログ検出信号Vbは、特定の位相差、例えば90°の位相差を有して推移する。検出信号処理回路10は、第1磁気センサ20aが出力する第1アナログ検出信号Vaと第2磁気センサ20bが出力する第2アナログ検出信号Vbを入力し、回転体の回転速度や回転方向が反映した出力信号Voutを出力する。
第1磁気センサ20aが出力する第1アナログ検出信号Vaは、検出信号処理回路10の第1変換回路30aに入力する。第1変換回路30aは、ヒステリシスコンパレータ回路を有する変換回路であり、第1アナログ検出信号Vaを第1二値化検出信号Saに変換する。その第1二値化検出信号Saは、回転方向判定回路40に入力する。第2磁気センサ20bが出力する第2アナログ検出信号Vbは、検出信号処理回路10の第2変換回路30bに入力する。第2変換回路30bも、ヒステリシスコンパレータ回路を有する変換回路であり、第2アナログ検出信号Vbを第2二値化検出信号Sbに変換する。その第2二値化検出信号Sbは、回転方向判定回路40に入力する。第1変換回路30aと第2変換回路30bは、共通した回路構成を備えている。回転方向判定回路40は、第1二値化検出信号Saのレベルと第2二値化検出信号Sbのレベルの推移に基づいて回転体の回転方向を判定する。
回転方向判定回路40は、第2二値化検出信号Sbの立ち上がりのタイミングにおける第1二値化検出信号Saのレベルから回転体の回転方向を判定する。回転方向判定回路40は、第2二値化検出信号Sbの立ち上がりのタイミングにおいて第1二値化検出信号Saがハイレベルのときに、回転体が正回転していると判定する。回転方向判定回路40は、回転体が正回転していると判定すると、第1二値化検出信号Saを上側配線40Uに出力する(正回転信号Sa1)。一方、回転方向判定回路40は、第2二値化検出信号Sbの立ち上がりのタイミングにおいて第1二値化検出信号Saがローレベルのときに、回転体が逆回転していると判定する。回転方向判定回路40は、回転体が逆回転していると判定すると、第1二値化検出信号Saを下側配線40Dに出力する(逆回転信号Sa2)。この例では、正回転信号Sa1と逆回転信号Sa2にはいずれも、第1二値化検出信号Saを用いているが、この例に代えて、第2二値化検出信号Sbを用いてもよい。また、いずれか一方の配線にハイ信号又はロー信号を出力することによって、正回転と逆回転を区別するようにしてもよい。
上側配線40Uと下側配線40Dは、マスク回路50に接続している。マスク回路50は、後述するように、正回転信号Sa1又は逆回転信号Sa2が回転体の正回転又は逆回転に基づいて生成された場合には、正回転信号Sa1又は逆回転信号Sa2の通過を許可する。一方、マスク回路50は、正回転信号Sa1又は逆回転信号Sa2が回転体の振動に基づいて生成された場合には、正回転信号Sa1又は逆回転信号Sa2の通過を許可しない。回転体の正回転に基づいて生成された正回転信号Sa1は、マスク回路50を通過して出力回路60に入力する(Sa3)。回転体の逆回転に基づいて生成された逆回転信号Sa2は、マスク回路50を通過して出力回路60に入力する(Sa4)。出力回路60は、正回転信号Sa3に基づく出力と逆回転信号Sa4に基づく出力が区別された出力信号Voutを生成する回路である。出力回路60の出力形態は、例えば電圧、電流、パルス幅変化などの多様なものを用いることができる。本実施例では、三値信号出力を例として、その動作を説明する。
三値信号出力回路60は、正回転信号Sa3が入力すると、正回転信号Sa3に同期して全振幅で変動する出力信号Voutを出力する。三値信号出力回路60は、逆回転信号Sa4が入力すると、逆回転信号Sa4に同期して半振幅で変動する出力信号Voutを出力する。出力信号Voutは、その周波数が回転体の回転速度を反映しており、そのレベルの高さが回転方向を反映している。出力信号Voutは、回転体の回転速度と回転方向を反映した回転情報信号となる。
検出信号処理回路10はさらに、反転判定回路72と位相差判定回路74と振幅判定回路76とマスク制御回路78を備えている。マスク制御回路78は、反転判定回路72と位相差判定回路74と振幅判定回路76の判定結果に基づいてマスク制御信号を生成し、マスク回路50において正回転信号Sa1及び逆回転信号Sa2の通過を許可するか否かを制御する。
反転判定回路72は、回転体が正回転から逆回転、又は逆回転から正回転に反転したことを判定する。反転判定回路72は、回転体が反転したと判定したら、その反転した後の最初の正回転信号Sa1及び逆回転信号Sa2の変動の停止を要求する反転停止要求信号をマスク制御回路78に入力する。反転判定回路72は、回転体が正回転と逆回転を交互に繰返すような振動の影響や、増幅後の信号の正のピーク値又は負のピーク値が正確に保持されていないときの信号(位相差が180°又は0°であり、デューティー比が第1二値化検出信号Saと第2二値化検出信号Sbで異なる)を抑制することができる。
位相差判定回路74は、第1二値化検出信号Saと第2二値化検出信号Sbの位相差が所定範囲外のときに、正回転信号Sa1及び逆回転信号Sa2の変動の停止を要求する位相差停止要求信号をマスク制御回路78に入力する。回転体に対向して配置されている第1磁気センサ20aと第2磁気センサ20bは、回転体の周方向に沿って所定距離を隔てて配置されており、第1磁気センサ20aが出力する第1アナログ検出信号Vaと第2磁気センサ20bが出力する第2アナログ検出信号Vbは、回転体が正回転又は逆回転をしていれば、例えば60°〜90°の位相差を有して推移する。第1アナログ検出信号Vaと第2アナログ検出信号Vbの位相差は、第1磁気センサ20aと第2磁気センサ20bの配置位置によって変動するが、概ね60°〜90°の範囲となる。したがって、第1アナログ検出信号Vaを変換した第1二値化検出信号Saと第2アナログ検出信号Vbを変換した第2二値化検出信号Sbも、回転体が正回転又は逆回転をしていれば、60°〜90°の位相差で推移する。
一方、微振動に基づいて出力される第1二値化検出信号Saと第2二値化検出信号Sbは、回転体の停止位置によってほぼ0°又は180°の位相差を有して推移する。特に、後述するように、本実施例で用いられている第1変換回路30a及び第2変換回路30bは高精度ヒステリシスコンパレータ回路を備えており、微振動に基づいて出力される第1二値化検出信号Saと第2二値化検出信号Sbの位相差を、0°又は180°に変換する。このため、回転体が正回転又は逆回転しているときの第1二値化検出信号Saと第2二値化検出信号Sbの位相差と、回転体が微振動しているときの第1二値化検出信号Saと第2二値化検出信号Sbの位相差の間には明白な差異がある。位相差判定回路74は、0°と90°の間に第1閾値を設定するとともに、90°と180°の間にも第2閾値を設定し、第1二値化検出信号Saと第2二値化検出信号Sbの位相差が第1閾値と第2閾値に挟まれた範囲外のときに、正回転信号Sa1及び逆回転信号Sa2の変動の停止を要求する位相差停止要求信号をマスク制御回路78に入力する。これにより、位相差判定回路74は、出力信号の誤生成を抑制することができる。
回転体が正回転又は逆回転しているときの第1アナログ検出信号Va及び第2アナログ検出信号Vbの振幅に比して、回転体が微振動したときに出力される第1アナログ検出信号Va及び第2アナログ検出信号Vbの振幅は圧倒的に小さい。振幅判定回路76は、少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の振幅が所定値よりも小さいときに、その信号変化が微振動に基づいたものであると判定し、正回転信号Sa1及び逆回転信号Sa2の変動の停止を要求する振幅停止要求信号をマスク制御回路78に入力する。
例えば、振幅判定回路76は、第1アナログ検出信号Vaの正のピーク電圧と負のピーク電圧の差分電圧を求め、その差分電圧を所定電圧と比較することによって、第1アナログ検出信号Vaの振幅が所定値よりも小さいか否かを判定する回路を備えている。同様に、振幅判定回路76は、第2アナログ検出信号Vbの正のピーク電圧と負のピーク電圧の差分電圧を求め、その差分電圧を所定電圧と比較することによって、第2アナログ検出信号Vbの振幅が所定値よりも小さいか否かを判定する回路を備えている。振幅判定回路76は、少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の差分電圧が所定電圧よりも小さいときに、正回転信号Sa1及び逆回転信号Sa2の変動の停止を要求する振幅停止要求信号をマスク制御回路78に入力する。なお、図1に示す例では、第1アナログ検出信号Vaと第2アナログ検出信号Vbが振幅判定回路76に入力している。詳細は後述するが、変換回路30a,30bはそれぞれ、正のピーク電圧検出回路と負のピーク電圧検出回路を備えている。振幅判定回路76は、第1変換回路30aで生成された第1アナログ検出信号Vaの正のピーク電圧及び負のピーク電圧を入力するとともに、第2変換回路30bで生成された第2アナログ検出信号Vbの正のピーク電圧及び負のピーク電圧を入力する構成にしてもよい。また、詳細は後述するが、振幅判定回路76は、アナログ検出信号Va,Vbのピーク電圧を検出する際に得られるデジタル値を入力する構成にしてもよい。
図2を参照して、第1アナログ検出信号Va及び第2アナログ検出信号Vbの位相差と振幅の関係を説明する。横軸は、第1アナログ検出信号Vaと第2アナログ検出信号Vbの位相差であり、縦軸は第1アナログ検出信号Va及び第2アナログ検出信号Vbの振幅を示している。この図に示される数値は一例であり、磁気センサ20a,20bや検出信号処理回路1の種類、磁気センサ20a,20bの配置位置が異なれば、これ以外の数値を取り得る。図2中の2A及び2Cは、回転体が微振動したときの第1アナログ検出信号Vaと第2アナログ検出信号Vbを示している。回転体が微振動したときの第1アナログ検出信号Vaと第2アナログ検出信号Vbは、位相差がほぼ0°又は180°であり、振幅の大きさは50mVよりも小さい。図2中の2Bは、回転体が正回転又は逆回転したときの第1アナログ検出信号Vaと第2アナログ検出信号Vbを示している。回転体が正回転又は逆回転したときの第1アナログ検出信号Vaと第2アナログ検出信号Vbは、位相差がほぼ60°〜90°の範囲内であり、振幅の大きさは10mV〜100mVである。
図2の説明図から明らかなように、第1アナログ検出信号Vaと第2アナログ検出信号Vbの振幅が10mVよりも小さい場合、その信号は回転体の微振動に基づいて発生したものと判定することができる。一方、第1アナログ検出信号Vaと第2アナログ検出信号Vbの振幅が50mVよりも大きい場合、その信号は回転体の正回転又は逆回転に基づいて発生したものと判定することができる。
また、30°の位相差を第1閾値とし、150°の位相差を第2閾値とすると、位相差が30°〜150°の範囲外の第1アナログ検出信号Vaと第2アナログ検出信号Vbは、回転体の微振動に基づいて発生したものと判定することができる。また、位相差が30°〜150°の範囲内の第1アナログ検出信号Vaと第2アナログ検出信号Vbは、回転体の正回転又は逆回転に基づいて発生したものと判定することができる。
図3に、マスク制御回路78の回路構成の具体例の一例を示す。マスク制御回路78は、2つのAND回路71A,71Bと、OR回路73と、AND回路75を備えている。AND回路75はマスク制御信号を出力しており、そのマスク制御信号はマスク回路50に入力している。AND回路75のマスク制御信号がハイ信号のとき、マスク回路50は、正回転信号Sa1及び逆回転信号Sa2の通過を許可する。AND回路75のマスク制御信号がロー信号のとき、マスク回路50は、正回転信号Sa1及び逆回転信号Sa2の通過を許可しない。
図中72の端子は、反転判定回路72の出力端子を示す。反転判定回路72の出力(反転停止要求信号の一例)は、AND回路75に入力している。反転判定回路72は、回転体が正回転又は逆回転しているときにハイ信号を出力し、回転体が正回転から逆回転、及び逆回転から正回転に反転したと判定したときにロー信号を出力する。
図中74の端子は、位相差判定回路74の出力端子を示す。位相差判定回路74の出力(位相差停止要求信号の一例)は、OR回路73に入力している。位相差判定回路74は、第1二値化検出信号Saと第2二値化検出信号Sbの位相差が30°〜150°の範囲内のときにハイ信号を出力し、位相差が30°〜150°の範囲外のときにロー信号を出力する。
図中76の上側端子76U(Va)は、第1アナログ検出信号Vaの振幅が50mVよりも大きい場合にハイ信号を出力し、50mV以下の場合にロー信号を出力する出力端子を示す。図中76の上側端子76U(Vb)は、第2アナログ検出信号Vbの振幅が50mVよりも大きい場合にハイ信号を出力し、50mV以下の場合にロー信号を出力する出力端子を示す。これら出力は、AND回路71Bを経由してOR回路73に入力している。このため、第1アナログ検出信号Vaと第2アナログ検出信号Vbの双方の振幅が50mVよりも大きい場合にハイ信号がOR回路73に入力し、少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の振幅が50mV以下の場合にロー信号がOR回路73に入力する。
図中76の下側端子76D(Va)は、第1アナログ検出信号Vaの振幅が10mVよりも大きい場合にハイ信号を出力し、10mV以下の場合にロー信号を出力する出力端子を示す。図中76の下側端子76D(Vb)は、第2アナログ検出信号Vbの振幅が10mVよりも大きい場合にハイ信号を出力し、10mV以下の場合にロー信号を出力する出力端子を示す。これら出力は、AND回路71Aを経由してAND回路75に入力している。このため、AND回路71Aの出力(振幅停止要求信号の一例)は、第1アナログ検出信号Vaと第2アナログ検出信号Vbの双方の振幅が10mVよりも大きい場合にハイ信号となり、少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の振幅が10mV以下の場合にロー信号となる。
図4に、図3のマスク制御回路78の論理フローチャートを示す。まず、第1アナログ検出信号Vaと第2アナログ検出信号Vbの振幅が振幅判定回路76によって判定される。第1アナログ検出信号Vaと第2アナログ検出信号Vbの双方の振幅が10mVよりも大きい場合には、次の反転判定回路72による判定に進む。少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の振幅が10mV以下の場合には、その信号は回転体の振動に基づくものであると判定され、正回転信号Sa1及び逆回転信号Sa2は、マスク回路50によってその通過が許可されない。
次に、反転判定回路72によって回転体が正回転から逆回転、又は逆回転から正回転に反転したか否かが判定される。回転体が正回転から逆回転、又は逆回転から正回転に反転したと判定された場合には、反転した後の最初の正回転信号Sa1及び逆回転信号Sa2が、マスク回路50によってその通過が許可されない。回転体が正回転又は逆回転を続けている場合には、次の振幅判定回路76による判定に進む。
第1アナログ検出信号Vaと第2アナログ検出信号Vbの振幅が振幅判定回路76によって再度判定される。第1アナログ検出信号Vaと第2アナログ検出信号Vbの双方の振幅が50mVよりも大きい場合には、その信号が回転体の正回転又は逆回転に基づくものであると判定され、マスク回路50は、正回転信号Sa1及び逆回転信号Sa2の通過を許可する。少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の振幅が50mV以下の場合には、次の位相差判定回路74による判定に進む。
第1二値化検出信号Saと第2二値化検出信号Sbの位相差が位相差判定回路74によって判定される。第1二値化検出信号Saと第2二値化検出信号Sbの位相差が30°〜150°の範囲内の場合には、その信号が回転体の正回転又は逆回転に基づくものであると判定され、マスク回路50は、正回転信号Sa1及び逆回転信号Sa2の通過を許可する。第1二値化検出信号Saと第2二値化検出信号Sbの位相差が30°〜150°の範囲外の場合には、その信号は回転体の振動に基づくものであると判定され、正回転信号Sa1及び逆回転信号Sa2は、マスク回路50によってその通過が許可されない。
このように、本実施例の検出信号処理回路10は、反転判定回路72と位相差判定回路74と振幅判定回路76とマスク制御回路78を利用することによって、図2に示す第1アナログ検出信号Saと第2アナログ検出信号Sbの位相差と振幅の差異に基づいた判定を実行することができる。これらの判定回路を利用することによって、出力信号の誤生成を抑制することができる。
上記の図4に示す論理フローチャートは、振幅判定回路76が10mVと50mVの2つの閾値を利用して判定する例である。他の実施例では、振幅判定回路76が1つの閾値を利用することも可能である。図5に、振幅判定回路76が1つの閾値を利用する場合のマスク制御回路78の回路構成の具体例の一例を示す。図6に、そのマスク制御回路78の論理フローチャートを示す。
図5に示すマスク制御回路78では、振幅判定回路76が10mVの閾値を利用する。振幅判定回路76は、少なくとも第1アナログ検出信号Vaと第2アナログ検出信号Vbのいずれか一方の振幅が10mV以下の場合には、その信号は回転体の振動に基づくものであると判定し、AND回路71Aの出力(振幅停止要求信号)をロー信号にする。振幅判定回路76では、第1アナログ検出信号Vaと第2アナログ検出信号Vbの双方の振幅が10mVよりも大きい場合には、AND回路71Aの出力がハイ信号となる。このようなマスク制御回路78でも、出力信号の誤生成を抑制することができる。
以下、本実施例の検出信号処理回路10に用いられており、従来から知られていない特有な回路構成を説明する。しかし、以下に示す回路構成は、本発明の技術思想を具現化するための一つの態様であり、本発明の技術範囲はこの態様に限られるものではない。
(変換回路30a,30b)
図7に、第1変換回路30aの回路構成を例示する。なお、第2変換回路30bも同様の回路構成を備えている。したがって、以下の実施例では、第1変換回路30aを例に挙げて説明する。第1変換回路30aは、DC増幅回路38と、正のピーク電圧検出回路32と、負のピーク電圧検出回路34と、高精度ヒステリシスコンパレータ回路36を備えている。DC増幅回路38は、第1アナログ検出信号Vaを増幅して増幅第1アナログ検出信号VDCを生成する。正のピーク電圧検出回路32は、増幅第1アナログ検出信号VDCの正のピーク電圧を検出する。負のピーク電圧検出回路34は、増幅第1アナログ検出信号VDCの負のピーク電圧を検出する。高精度ヒステリシスコンパレータ回路36は、正のピーク電圧検出回路32で得られた正のピーク電圧と負のピーク電圧検出回路34で得られた負のピーク電圧から算出される閾値を利用して、増幅第1アナログ検出信号VDCを第1二値化検出信号Saに変換する。また、高精度ヒステリシスコンパレータ回路36は、後述するように、位相差判定回路74で用いられる遅延第1二値化検出信号S’aを生成することもできる。なお、前記したように、第2変換回路30bも同様の回路構成を備えており、第2変換回路30bは、第2二値化検出信号Sbと、位相差判定回路74で用いられる遅延第2二値化検出信号S’bを生成する。
第1変換回路30aで用いられている正のピーク電圧検出回路32は、変動する増幅第1アナログ検出信号VDCに追随して正のピーク電圧を検出する。正のピーク電圧検出回路32は、例えば、増幅第1アナログ検出信号VDCが環境温度の変化に応じて上昇又は下降したとしても、その変化に追随して正のピーク電圧を検出することができる。
第1変換回路30aで用いられている負のピーク電圧検出回路34は、変動する増幅第1アナログ検出信号VDCに追随して負のピーク電圧を検出する。負のピーク電圧検出回路34は、例えば、増幅第1アナログ検出信号VDCが温度変化に応じて上昇又は下降したとしても、その変化に追随して負のピーク電圧を検出することができる。
高精度ヒステリシスコンパレータ回路36は、高側オフセット閾値電圧と低側オフセット閾値電圧の間で比較閾値電圧を切換えて増幅アナログ検出信号VDCを第1二値化検出信号Saに変換する。さらに、高精度ヒステリシスコンパレータ回路36は、高側オフセット閾値電圧と低側オフセット閾値電圧を利用することによって生じる時間遅れを補償する回路を備えている。これにより、高精度ヒステリシスコンパレータ回路36は、増幅第1アナログ検出信号VDCを高精度に第1二値化検出信号Saに変換することができる。
図8に、正のピーク電圧検出回路32の回路構成要素を具体的に示す。正のピーク電圧検出回路32は、コンパレータ131と、アンド回路132と、カウンタ回路133と、D/A変換回路134と、第1クロック信号発生回路と、第2クロック信号発生回路を備えている。第1クロック信号発生回路が生成する第1クロック信号CLK1の周期は、第2クロック信号発生回路が生成する第2クロック信号CLK2の周期よりも短い。第1クロック信号CLK1と第2クロック信号CLK2の周波数は、適宜に調整可能である。
コンパレータ131は、非反転入力端子に増幅第1アナログ検出信号VDCが入力しており、反転入力端子にD/A変換回路134の出力電圧VPEAKが入力している。
アンド回路132は、2つの入力端子を備えており、一方の入力端子にコンパレータ131の出力信号VUPが入力しており、他方の入力端子に第1クロック信号CLK1が入力している。アンド回路132は、コンパレータ131の出力信号VUPがハイ信号のときにCLK1に同期した出力信号を出力する。
カウンタ回路133は、UP/DOWNのnビットカウンタ回路である。カウンタ回路133のUP用の入力端子には、アンド回路132の出力信号が入力している。カウンタ回路133のDOWN用の入力端子には、第2クロック信号CLK2が入力している。カウンタ回路133はさらに、RESET用の入力端子も備えており、そのRESET用の入力端子にリセット信号RSTが入力している。カウンタ回路133は、アンド回路132を利用して、コンパレータ131の出力信号VUPがハイ信号のときに第1クロック信号CLK1に同期してカウンタ値を加算する。正確には、第1クロック信号CLK1が正に反転するタイミングに同期してカウンタ値を加算する。カウンタ回路133はさらに、第2クロック信号CLK2に同期してカウンタ値を減算する。正確には、第2クロック信号CLK2が正に反転するタイミングに同期してカウンタ値を減算する。
D/A変換回路134は、カウンタ回路133のカウンタ値に対応する電圧を出力する。D/A変換回路134の出力は、増幅アナログ検出信号VDCの正のピーク電圧VPEAKとして用いられるとともに、コンパレータ131の反転入力端子にも入力している。
図9に、ピーク電圧検出回路32の動作波形図を示す。期間T1と期間T2は、ピーク電圧検出回路32が初期状態から増幅第1アナログ検出信号VDCの正のピーク電圧を検出するまでの過渡期間である。期間T3と期間T5は、増幅第1アナログ検出信号VDCの正のピーク電圧を検出する過程の期間である。期間T4は、検出した正のピーク電圧の波から次の波が現れるまでの期間である。期間T4は、ピーク電圧検出回路32の特徴が最も現れている期間である。
まず、期間T1と期間T2に関して説明する。ピーク電圧検出回路32の測定が開始すると、リセット信号RSTがカウンタ回路133に入力し、カウンタ回路133のカウンタ値が初期化される。カウンタ回路133のカウンタ値が初期化されると、D/A変換回路134の出力電圧VPEAKも初期化される。カウンタ値の初期値は低く設定されているので、出力電圧VPEAKの初期電圧も小さい。カウンタ値の初期値は、出力電圧VPEAKが増幅第1アナログ検出信号VDCを下回るように設定されている。このため、測定開始時の増幅第1アナログ検出信号VDCは、出力電圧VPEAKを上回っており、コンパレータ131の出力信号VUPがハイ信号になる。アンド回路132は、コンパレータ131の出力信号VUPがハイ信号であるときに、第1クロック信号CLK1をカウンタ回路134に入力する。カウンタ回路134は、第1クロック信号CLK1に同期してカウンタ値を加算する。これにより、D/A変換回路134の出力電圧VPEAKは、第1クロック信号CLK1に同期して段差状に上昇する(期間T1)。
タイミングt1において、出力電圧VPEAKが増幅第1アナログ検出信号VDCまで達し、出力電圧VPEAKが増幅第1アナログ検出信号VDCを上回ると、コンパレータ131の出力信号VUPがロー信号になる。アンド回路132は、第1クロック信号CLK1をカウンタ回路133に入力するのを停止する。したがって、カウンタ回路133は、第1クロック信号CLK1に同期したカウンタ値の加算を停止する。この結果、出力電圧VPEAKの上昇も停止する。ここで、カウンタ回路133のDOWN用の入力端子には、第2クロック信号CLK2が入力している。このため、カウンタ回路133のカウンタ値は、第2クロック信号CLK2に同期して減算する。したがって、期間T2では、出力電圧VPEAKが第2クロック信号CLK2に同期して下降する。
タイミングt2において、増幅第1アナログ検出信号VDCが出力電圧VPEAKを上回ると、増幅第1アナログ検出信号VDCの正のピーク電圧を検出する過程に入る(期間T3)。増幅第1アナログ検出信号VDCが出力電圧VPEAKを上回っていると、コンパレータ131の出力信号VUPがハイ信号になる。アンド回路132は、コンパレータ131の出力信号VUPがハイ信号であるときに、第1クロック信号CLK1をカウンタ回路133に入力する。カウンタ回路133は、第1クロック信号CLK1に同期してカウンタ値を加算する。これにより、D/A変換回路134の出力電圧VPEAKは、第1クロック信号CLK1に同期して段差状に上昇する。即ち、出力電圧VPEAKは、増幅第1アナログ検出信号VDCが出力電圧VPEAKを上回っているときに、第1クロック信号CLK1に同期して段差状に上昇し、増幅第1アナログ検出信号VDCの上昇に追随していく。この期間T3でも、カウンタ回路134のカウンタ値は、第2クロック信号CLK2に同期して減算する。しかし、第2クロック信号CLK2の周期は、第1クロック信号CLK1の周期よりも極めて長い。このため、第2クロック信号CLK2に基づくカウンタ値の減算分は、第1クロック信号CLK1に基づく加算分によって実質的に無視することができる。したがって、出力電圧VPEAKは、第1クロック信号CLK1に同期して段差状に上昇し、増幅アナログ検出信号VDCの上昇に追随していくことができる。
タイミングt3において、増幅第1アナログ検出信号VDCが下降し始めると、増幅第1アナログ検出信号VDCが出力電圧VPEAKを下回る。増幅第1アナログ検出信号VDCが出力電圧VPEAKを下回ると、コンパレータ131の出力信号VUPがロー信号になり、カウンタ回路133に第1クロック信号CLK1が入力しない。したがって、カウンタ回路133は、カウンタ値の加算を停止する。これらの処理を経て、ピーク電圧検出回路32は、増幅アナログ検出信号VDCの正のピーク値を検出する。
期間T4では、カウンタ回路133のカウンタ値が、第2クロック信号CLK2に同期して減算する。このため、保持されている出力電圧VPEAKは、次の周期の増幅第1アナログ検出信号VDCが現れるまで段差状に下降する。保持されている出力電圧VPEAKが徐々に下降するので、次の周期の波を確実に捉えることができる。増幅第1アナログ検出信号VDCが緩慢に減少していたとしても、確実に検出することができる。
次に、タイミングt4において、増幅第1アナログ検出信号VDCが出力電圧VPEAKを上回ると、増幅第1アナログ検出信号VDCの正のピーク電圧を検出する過程に入る(期間T5)。期間T5とタイミングt5における動作は、前記の期間T3とタイミングt5における動作と同一である。
図10に、増幅第1アナログ検出信号VDCの複数の周期を観測した様子を示す。増幅第1アナログ検出信号VDCは、急峻に変動する成分の他に、温度変化等に起因して緩慢に変動する成分も含まれている。このため、図10に示すように、増幅第1アナログ検出信号VDCは、緩慢に増加する期間T10と緩慢に減少する期間T20を備えている。図10に示すように、正のピーク電圧検出回路32は、緩慢に増加する期間T10と緩慢に減少する期間T20のいずれにおいても、増幅第1アナログ検出信号VDCの正のピーク電圧を周期毎に検出することができる。
正のピーク電圧検出回路32は、増幅第1アナログ検出信号VDCが出力電圧VPEAKを上回っているときに、周期の短い第1クロック信号CLK1を利用して、カウンタ回路133のカウンタ値を加算させ、出力電圧VPEAKを上昇させることができる。したがって、出力電圧VPEAKは、増幅第1アナログ検出信号VDCの急峻な上昇に追随して上昇することができる。さらに、正のピーク電圧検出回路32は、周期の長い第2クロック信号CLK2を利用して、カウンタ回路133のカウンタ値を減算させ、出力電圧VPEAKを下降させることができる。したがって、出力電圧VPEAKは、増幅第1アナログ検出信号VDCの緩慢な下降に追随して下降することができる。
正のピーク電圧検出回路32は、2つのクロック信号を利用することによって、正のピーク電圧VPEAKを増幅第1アナログ検出信号VDCの急峻な変動と緩慢な変動の双方に追随させることができる。正のピーク電圧検出回路32によると、増幅第1アナログ検出信号VDCの、正のピーク電圧VPEAKを正確に検出することができる。
図11に、正のピーク電圧検出回路32の変形例の構成を示す。変形例の正のピーク電圧検出回路32は、第2のアンド回路135を備えている。第2のアンド回路135は、2つの入力端子を備えており、一方の入力端子にはコンパレータ131の出力信号VUPが反転した信号が入力しており、他方の入力端子には第2クロック信号CLK2が入力している。第2のアンド回路135は、コンパレータ131の出力信号VUPがロー信号のときに第2クロック信号CLK2に同期した出力信号を出力する。
変形例の正のピーク電圧検出回路32によると、カウンタ回路133は、コンパレータ131の出力信号VUPがローのときに、第2クロック信号CLK2に同期してカウンタ値を減算する。換言すると、変形例の正のピーク電圧検出回路32では、コンパレータ131の出力信号VUPがハイのときに(即ち、増幅第1アナログ検出信号VDCが出力電圧VPEAKを上回っているときに)、カウンタ回路133のカウンタ値が第2クロック信号CLK2に同期して減算することがない。したがって、変形例の正のピーク電圧検出回路32によると、増幅第1アナログ検出信号VDCが急峻に上昇する過程では、出力電圧VPEAKを増幅アナログ検出信号VDCの急峻な上昇に良好に追随させることができる。
本実施例の正のピーク電圧検出回路32で検出される正のピーク電圧VPEAKは、第2クロック信号CLK2に同期して緩慢に変化する。緩慢とはいえ変化することから厳密な意味ではピーク電圧VPEAKを保持しているとはいえない。しかしながら第2クロック信号CLK2に同期する変化は緩慢であり、ピーク電圧VPEAKを近似的に保持しているといえる。また、後記する高精度ヒステリシスコンパレータ回路36に利用する場合、正のピーク電圧VPEAKを保持した電圧が緩慢に変化する方向(緩慢に低下する)と、負のピーク電圧VBOTTOMを保持した電圧が緩慢に変化する方向(緩慢に上昇する)が逆向きであり、緩慢に変化するにもかかわらず、正のピーク電圧VPEAKを保持した電圧と負のピーク電圧VBOTTOMを保持した電圧の中間値は変化しない。周期毎の中間値を正確に抽出することを妨げない。
図12に、負のピーク電圧検出回路34の構成を示す。負のピーク電圧検出回路34の構成と正のピーク電圧検出回路32は、以下の2つの点で異なっている。
負のピーク電圧検出回路34では、コンパレータ231の反転入力端子に増幅第1アナログ検出信号VDCが入力しており、非反転入力端子にD/A変換回路234の出力電圧VBOTTOMが入力している。さらに、カウンタ回路233は、UP/DOWNのnビットカウンタ回路であり、その出力は反転してD/A変換回路234に入力している。
負のピーク検出回路34では、増幅第1アナログ検出信号VDCが出力電圧VBOTTOMを下回っているときに、コンパレータ231の出力信号VDOWNがハイになる。アンド回路232は、コンパレータ231の出力信号VDOWNがハイのときに、第1クロック信号CLK1をカウンタ回路233のUP用の入力端子に入力する。したがって、カウンタ回路233のカウンタ値は、増幅第1アナログ検出信号VDCが出力電圧VBOTTOMを下回っているときに、第1クロック信号CLK1に同期して加算する。ただし、カウンタ回路233の出力は反転している。このため、実質的には、カウンタ回路233のカウンタ値は、増幅第1アナログ検出信号VDCが出力電圧VBOTTOMを下回っているときに、第1クロック信号CLK1に同期して減算する。この結果、負のピーク検出回路34は、増幅第1アナログ検出信号VDCが出力電圧VBOTTOMを下回っているときに、第1クロック信号CLK1に同期して出力電圧VBOTTOMを下降させることができる。したがって、出力電圧VBOTTOMは、増幅第1アナログ検出信号VDCの急峻な下降に追随して下降することができる。さらに、負のピーク電圧検出回路34は、周期の長い第2クロック信号CLK2を利用して、カウンタ回路233のカウンタ値を減算する。ただし、上記したように、カウンタ回路233の出力は反転している。このため、カウンタ回路233のカウンタ値を実質的に加算させ、出力電圧VBOTTOMを上昇させることができる。したがって、出力電圧VBOTTOMは、増幅第1アナログ検出信号VDCの緩慢な上昇に追随して上昇することができる。
負のピーク電圧検出回路34は、2つのクロック信号を利用することによって、負のピーク電圧VBOTTOMを急峻な変動と緩慢な変動の双方に追随させることができる。負のピーク電圧検出回路34によると、増幅第1アナログ検出信号VDCの負のピーク電圧VBOTTOMを正確に検出することができる。
図13に、負のピーク電圧検出回路34の変形例の構成を示す。変形例の負のピーク電圧検出回路34は、第2のアンド回路235を備えている。第2のアンド回路235は、2つの入力端子を備えており、一方の入力端子にはコンパレータ231の出力信号VDOWNが反転した信号が入力しており、他方の入力端子には第2クロック信号CLK2が入力している。
変形例の負のピーク電圧検出回路34によると、カウンタ回路233は、コンパレータ231の出力信号VDOWNがローのときのみ、第2クロック信号CLK2に同期してカウンタ値を実質的に加算する。換言すると、変形例の負のピーク電圧検出回路34では、コンパレータ231の出力信号VDOWNがハイのときに(即ち、増幅第1アナログ検出信号VDCが出力電圧VBOTTOMを上回っているときに)、カウンタ回路233のカウンタ値が第2クロック信号CLK2に同期して加算することがない。したがって、変形例の負のピーク電圧検出回路34によると、増幅第1アナログ検出信号VDCが急峻に下降する過程では、出力電圧VBOTTOMを増幅第1アナログ検出信号VDCの急峻な下降に良好に追随させることができる。
図14に、第1変換回路30aの全体構成を示す。第1変換回路30aは、図8の正のピーク電圧検出回路32と、図12の負のピーク電圧検出回路34と、高精度ヒステリシスコンパレータ回路36と、DC増幅回路38を備えている。第1変換回路30aはさらに、クロック回路236と分周回路238を備えている。クロック回路236は、第1クロック信号CLK1を生成する。分周回路238は、高周波の第1クロック信号CLK1を低周波の第2クロック信号CLK2に変換する。
図15に、高精度ヒステリシスコンパレータ回路36の回路構成を具体的に示す。高精度ヒステリシスコンパレータ回路36は、正のピーク電圧VPEAKと負のピーク電圧VBOTTOMを利用して、基準閾値電圧VREFと、高側オフセット閾値電圧VREF1と、低側オフセット閾値電圧VREF2を生成する。図15に示すように、高精度ヒステリシスコンパレータ回路36は、第1比較回路90と、第2比較回路80と、第1フリップフロップ回路88と、第2フリップフロップ回路89と、4つの抵抗R10〜R40を備えている。なお、第2フリップフロップ回路89は、後述するように、遅延第1二値化検出信号S’aを生成するために用いられている。また、前記したように、第2変換回路30bの高精度ヒステリシスコンパレータ回路も同様の回路構成を備えており、第2変換回路30bの第2フリップフロップ回路は遅延第2二値化検出信号S’bを生成する。
増幅第1アナログ検出信号VDCは、正のピーク電圧検出回路32と負のピーク電圧検出回路34に入力している。抵抗R10〜R40は、正のピーク電圧検出回路32の出力端子と負のピーク電圧検出回路34の出力端子の間に直列に設けられている。抵抗R10と抵抗R20の間に、第1接続端子30Hが形成されている。抵抗R20と抵抗R30の間に、第2接続端子30Mが形成されている。抵抗R30と抵抗R40の間に、第3接続端子30Dが形成されている。抵抗R10〜R40の抵抗値は同一である。したがって、各接続端子30H、30M、30Dの電圧は、以下の値に調整される。
Figure 0005144547
第2接続端子30Mの電圧は、正のピーク電圧VPEAKと負のピーク電圧VBOTTOMの中心値に調整されており、この電圧は基準閾値電圧VREFとして用いられる。第1接続端子30Hの電圧は、基準閾値電圧VREFと正のピーク電圧VPEAKの中心値に調整されており、この電圧は高側オフセット閾値電圧VREF1として用いられる。第3接続端子30Dの電圧は、基準閾値電圧VREFと負のピーク電圧VBOTTOMの中心値に調整されており、この電圧は低側オフセット閾値電圧VREF2として用いられる。
第1比較回路90は、第1オペアンプ92と第1スイッチ切換回路94を備えている。第1オペアンプ92の非反転入力端子には、増幅第1アナログ検出信号VDCが入力している。第1スイッチ切換回路94は、第1オペアンプ92の出力に応じて、第1オペアンプ92の反転入力端子に接続する端子を、第1接続端子30Hと第2接続端子30Mの間で切替える。すなわち、第1スイッチ切換回路94は、第1オペアンプ92の出力に応じて、第1オペアンプ92の反転入力端子に入力する電圧を、高側オフセット閾値電圧VREF1と基準閾値電圧VREFの間で切換える。
第1比較回路90は、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを下回ったときに出力を正から負に反転させるとともに、比較閾値電圧を高側オフセット閾値電圧VREF1に切換える。また、第1比較回路90は、増幅第1アナログ検出信号VDCが高側オフセット閾値電圧VREF1を上回った時に出力を負から正に反転させるとともに、比較閾値電圧を基準閾値電圧VREFに切換える。
第2比較回路80は、第2オペアンプ82と第2スイッチ切換回路84を備えている。第2オペアンプ82の非反転入力端子には、増幅第1アナログ検出信号VDCが入力している。第2スイッチ切換回路84は、第2オペアンプ82の出力に応じて、第2オペアンプ82の反転入力端子に接続する端子を、第2接続端子30Mと第3接続端子30Dの間で切替える。すなわち、第2スイッチ切換回路84は、第2オペアンプ82の出力に応じて、第2オペアンプ82の反転入力端子に入力する電圧を、基準閾値電圧VREFと低側オフセット閾値電圧VREF2の間で切換える。
第2比較回路80は、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回った時に出力を負から正に反転させるとともに、比較閾値電圧を低側オフセット閾値電圧VREF2に切換える。また、第2比較回路80は、増幅アナログ検出信号VDCが低側オフセット閾値電圧VREF2を下回った時に出力を正から負に反転させるとともに、比較閾値電圧を基準閾値電圧VREFに切換える。
第1フリップフロップ回路88は、第1比較回路90と第2比較回路80の出力電圧を入力する。第1フリップフロップ回路88は、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを下回った時に生じる第1比較回路90の出力反転現象(正から負)と、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回った時に生じる第2比較回路80の出力反転現象(負から正)を選択して出力を反転させる。なお、第1オペアンプ92の出力は、反転した後に第1フリップフロップ回路88のリセット端子Rに入力している。第2オペアンプ82の出力は、反転しないで第1フリップフロップ回路88のセット端子Sに入力している。
図16に、第1スイッチ切換回路94と第2スイッチ切換回路84の具体的な構成を示す。第1スイッチ切換回路94は、第1トランジスタ95と第2トランジスタ97を備えている。第1トランジスタ95は、第1オペアンプ92の反転入力端子と第1接続端子30Hの間に設けられている。第1トランジスタ95のゲートには、インバータ93によって反転された第1オペアンプ92の出力が入力している。第2トランジスタ97は、第1オペアンプ92の反転入力端子と第2接続端子30Mの間に設けられている。第2トランジスタ97のゲートには、インバータ93によって反転されていない第1オペアンプ92の出力が入力している。
第2スイッチ切換回路84は、第3トランジスタ85と第4トランジスタ87を備えている。第3トランジスタ85は、第2オペアンプ82の反転入力端子と第2接続端子30Mの間に設けられている。第3トランジスタ85のゲートには、インバータ83によって反転された第2オペアンプ82の出力が入力している。第4トランジスタ87は、第2オペアンプ82の反転入力端子と第3接続端子30Dの間に設けられている。第4トランジスタ87のゲートには、インバータ83によって反転されていない第2オペアンプ82の出力が入力している。
図16と図17を参照して、高精度ヒステリシスコンパレータ回路36の動作について説明する。なお、説明の簡単化のため、正のピーク電圧VPEAKと負のピーク電圧VBOTTOMが一定の場合について説明する。
まず、第1比較回路90の動作について説明する。第1トランジスタ95と第2トランジスタ97は、双方ともゲートに正の電圧が印加されるとオンするトランジスタである。増幅第1アナログ検出信号VDCが高側オフセット閾値電圧VREF1を上回る直前までは、第1オペアンプ92の反転入力端子に高側オフセット閾値電圧VREF1が入力されており、第1オペアンプ92の非反転入力端子に増幅アナログ検出信号VDCが入力されている。増幅第1アナログ検出信号VDCが高側オフセット閾値電圧VREF1を上回った時(t12、t16)に、第1オペアンプ92の出力がハイに切換わる。第1オペアンプ92の出力電圧は、インバータ93によって反転され、第1トランジスタ95のゲートに負の電圧が入力される。第1トランジスタ95がオフする。さらに、第1オペアンプ92の出力電圧は、インバータ93によって反転されないで、第2トランジスタ97のゲートに印加される。この結果、第2トランジスタ97のゲートに正の電圧が入力される。第2トランジスタ97がオンする。第1オペアンプ92の反転入力端子に基準閾値電圧VREFが入力される。
増幅第1アナログ検出信号VDCが基準閾値電圧VREFを下回った時(t13、t17)、第1オペアンプ92の出力がローに切換わる。第1オペアンプ92の出力電圧は、インバータ93によって反転されるので、第1トランジスタ95のゲートに正の電圧が入力される。第1トランジスタ95がオンする。さらに、第1オペアンプ92の出力電圧は、インバータ93によって反転されないで、第2トランジスタ97のゲートに印加される。この結果、第2トランジスタ97のゲートに負の電圧が入力される。第2トランジスタ97がオフする。第1オペアンプ92の反転入力端子に高側オフセット閾値電圧VREF1が入力される。
次に、第2比較回路80の動作について説明する。第3トランジスタ85と第4トランジスタ87は、双方ともゲートに正の電圧が印加されるとオンするトランジスタである。増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回る直前までは、第2オペアンプ82の反転入力端子に基準閾値電圧VREFが入力されており、第2オペアンプ82の非反転入力端子に増幅第1アナログ検出信号VDCが入力されている。増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回った時(t11、t15)に、第2オペアンプ82の出力がハイに切換わる。第2オペアンプ82の出力電圧は、インバータ83によって反転されるので、第3トランジスタ85のゲートに負の電圧が入力される。第3トランジスタ85がオフする。さらに、第2オペアンプ82の出力電圧は、インバータ83によって反転されないで、第4トランジスタ87のゲートに印加される。この結果、第4トランジスタ87のゲートに正の電圧が入力される。第4トランジスタ87がオンする。第2オペアンプ82の反転入力端子に低側オフセット閾値電圧VREF2が入力される。
増幅第1アナログ検出信号VDCが低側オフセット閾値電圧VREF2を下回った時(t14、t18)、第2オペアンプ82の出力がローに切換わる。第2オペアンプ82の出力電圧は、インバータ83によって反転されるので、第3トランジスタ85のゲートに正の電圧が入力される。第3トランジスタ85がオンする。さらに、第2オペアンプ82の出力電圧は、インバータ83によって反転されないで、第4トランジスタ87のゲートに印加される。この結果、第4トランジスタ87のゲートに負の電圧が入力される。第4トランジスタ87がオフする。第2オペアンプ82の反転入力端子に基準閾値電圧VREFが入力される。
上記したように、第1比較回路90の働きによって、増幅第1アナログ検出信号VDCが高側オフセット閾値電圧VREF1を上回った時t12、t16に、閾値電圧が基準閾値電圧VREFに切り換わる。増幅第1アナログ検出信号VDCが基準閾値電圧VREFを下回った時t13、t17に、閾値電圧が高側オフセット閾値電圧VREF1に切り換わる。図17(A)に示すように、第1比較回路90が比較対象とする閾値電圧が、電圧レベル192のようにステップ状に変化する。
図17(B)は、第1比較回路90の出力がインバータ93によって反転した後の出力VA(第1フリップフロップ回路88のリセット端子Rに入力する信号)を示している。増幅第1アナログ検出信号VDCが高側オフセット閾値電圧VREF1を上回った時t12、t16に正から負に反転し、増幅アナログ検出信号VDCが基準閾値電圧VREFを下回った時t13、t17に負から正に反転する。
第2比較回路80の働きによって、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回った時t11、t15に、閾値電圧が低側オフセット閾値電圧VREF2に切り換わる。増幅第1アナログ検出信号VDCが低側オフセット閾値電圧VREF2を下回った時t14、t18に、閾値電圧が基準閾値電圧VREFに切り換わる。図17(A)に示すように、第2比較回路80が比較対象とする閾値電圧が、電圧レベル194のようにステップ状に変化する。
図17(C)は、第2比較回路80の出力VB(第1フリップフロップ回路88のセット端子Sに入力する信号)を示している。増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回った時t11、t15に負から正に反転し、増幅アナログ検出信号VDCが低側オフセット閾値電圧VREF2を下回った時t14、t18に正から負に反転する。
第1フリップフロップ回路88のリセット端子Rには、第1比較回路90の出力電圧が反転されて入力されている(図17(B)の電圧VAが入力されている)。図17(B)に示す出力電圧VAが負から正に反転するタイミング(t13、t17)において、第1フリップフロップ回路88の出力Saの電圧を正から負に反転させる。また、セット端子Sには第2比較回路80の出力VBが反転されないで入力されている。図17(C)に示す出力VBが負から正に反転するタイミング(t11、t15)において、フリップフロップ回路88の出力Saの電圧を負から正に反転させる。この結果、図17(D)に示す第1二値化検出信号Saが得られる。第1二値化検出信号Saは、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを上回った時t11、t15に負から正に反転し、増幅第1アナログ検出信号VDCが基準閾値電圧VREFを下回った時t13、t17に正から負に反転する。
高精度ヒステリシスコンパレータ回路36によると、正のピーク電圧VPEAKと負のピーク電圧VBOTTOMを利用して高側オフセット閾値電圧VREF1と低側オフセット閾値電圧VREF2を生成する。このため、高側オフセット閾値電圧VREF1と低側オフセット閾値電圧VREF2が、脈動する増幅第1アナログ検出信号VDCの振幅に応じて変動することができる。
磁気センサ20a,20bから得られるアナログ検出信号Va,Vbは、その振幅が温度変化によって大きく変化することが知られている。高側オフセット閾値電圧VREF1と低側オフセット閾値電圧VREF2が固定されている場合、アナログ検出信号Va,Vbが、高側オフセット閾値電圧VREF1と低側オフセット閾値電圧VREF2を超えることができない事態が発生してしまう。この場合、脈動するアナログ検出信号Va,Vbを正確に二値化検出信号Sa,Sbに変換することができなくなってしまう。一方、高精度ヒステリシスコンパレータ回路36によると、高側オフセット閾値電圧VREF1と低側オフセット閾値電圧VREF2は、脈動するアナログ検出信号Va,Vbの振幅が小さくなったとしても、それに応じて調整されるので脈動するアナログ検出信号Va,Vbを正確に二値化検出信号Sa,Sbに変換することができる。
しかしながら、このような高精度ヒステリシスコンパレータ回路36を利用すると、回転体が微振動したときに誤作動するという問題がある。図18に、回転体が正回転又は逆回転している状態から微振動に移行したときの増幅第1アナログ検出信号VDCの様子を示す。前記したピーク検出回路32,34と高精度ヒステリシスコンパレータ回路36を組み合わせた変換回路30a,30bを用いた場合、時間が経過すると、回転体が微振動したときの増幅第1アナログ検出信号VDCのピーク電圧を検出し、二値化検出信号Sa,Sbを出力することになる。この場合、従来の検出信号処理回路では、図29〜図31に示したように、回転体が正回転又は逆回転していると誤判定してしまう。しかし、前記したように、本実施例の検出信号処理回路10は、反転判定回路72と位相差判定回路74と振幅判定回路76とマスク制御回路78を利用することにより、この種の振動による出力信号の誤生成を抑制することができる。本実施例の検出信号処理回路10は、この種の変換回路30a,30bが微振動によって誤作動することを改善できる。この点において、本実施例の検出信号処理回路10は、特に有用な結果を提供するものである。
(位相差判定回路74)
図19及び図20を参照して、位相差判定回路74の判定方法を説明する。図19は、回転体が微振動したときに出力される二値化検出信号Sa,Sbの位相差が0°の場合(図31のSP1参照)を考慮した判定方法を説明している。図20は、回転体が微振動したときに出力される二値化検出信号Sa,Sbの位相差が180°の場合(図31のSP2参照)を考慮した判定方法を説明している。
位相差判定回路74は、第1二値化検出信号Saを遅延させた遅延第1二値化検出信号S’aと、第2二値化検出信号Sbを遅延させた遅延第2二値化検出信号S’bと、遅延第2二値化検出信号S’bを反転させた反転遅延第2二値化検出信号S’brを利用する。遅延第1二値化検出信号S’aと遅延第2二値化検出信号S’bは、高精度ヒステリシスコンパレータ回路36を用いて生成することができる。反転遅延第2二値化検出信号S’brは、遅延第2二値化検出信号S’bをインバータで反転させることによって生成することができる。遅延第1二値化検出信号S’aと遅延第2二値化検出信号S’bの生成に係る詳細は後述する。
図19(A)は、回転体が正回転している例である。図19(A)の右図に示すように、回転体が正回転している場合、第1二値化検出信号Saのレベル変化から例えば60°〜90°の位相差を有して第2二値化検出信号Sbのレベル変化が生じる。遅延第1二値化検出信号S’aがレベル変化するタイミングにおいて、第1二値化検出信号Saがハイであり、第2二値化検出信号Sbがローであれば、回転体が正回転していると判定することができる。一方、図19(A)の左図に示すように、遅延第1二値化検出信号S’aがレベル変化するタイミングにおいて、第1二値化検出信号Sa及び第2二値化検出信号Sbの双方がハイであれば、回転体が微振動していると判定することができる。
図19(B)は、回転体が逆回転している例である。図19(B)の右図に示すように、回転体が逆回転している場合、第2二値化検出信号Sbのレベル変化から例えば60°〜90°の位相差を有して第1二値化検出信号Saのレベル変化が生じる。遅延第2二値化検出信号S’bがレベル変化するタイミングにおいて、第2二値化検出信号Sbがハイであり、第1二値化検出信号Saがローであれば、回転体が逆回転していると判定することができる。一方、図19(B)の左図に示すように、遅延第2二値化検出信号S’bがレベル変化するタイミングにおいて、第2二値化検出信号Sb及び第1二値化検出信号Saの双方がハイであれば、回転体が微振動していると判定することができる。
前記したように、図20は、回転体が微振動したときに出力される二値化検出信号Sa,Sbの位相差が180°の例である。この例では、第2二値化検出信号Sbを反転させた反転第2二値化検出信号Sbrを生成することによって、図19と同様の判定方法を利用して位相差の判定を実施することができる。なお、反転第2二値化検出信号Sbrに代えて、第1二値化検出信号Saを反転させた反転第1二値化検出信号を利用することが可能なことは、同業者であれば容易に理解できるであろう。
図20(A)は、回転体が正回転している例である。図20(A)の右図に示すように、回転体が正回転している場合、反転第2二値化検出信号Sbrのレベル変化から例えば60°〜90°の位相差を有して第1二値化検出信号Saのレベル変化が生じる。反転遅延第2二値化検出信号S’brがレベル変化するタイミングにおいて、反転第2二値化検出信号Sbrがハイであり、第1二値化検出信号Saがローであれば、回転体が正回転していると判定することができる。一方、図20(A)の左図に示すように、反転遅延第2二値化検出信号S’brがレベル変化するタイミングにおいて、反転第2二値化検出信号Sbr及び第1二値化検出信号Saの双方がハイであれば、回転体が微振動していると判定することができる。
図20(B)は、回転体が逆回転している例である。図20(B)の右図に示すように、回転体が逆回転している場合、第1二値化検出信号Saのレベル変化から例えば60°〜90°の位相差を有して反転第2二値化検出信号Sbrのレベル変化が生じる。遅延第1二値化検出信号S’aがレベル変化するタイミングにおいて、第1二値化検出信号Saがハイであり、反転第2二値化検出信号Sbrがローであれば、回転体が逆回転していると判定することができる。一方、図20(B)の左図に示すように、遅延第1二値化検出信号S’aがレベル変化するタイミングにおいて、第1二値化検出信号Sa及び反転第2二値化検出信号Sbrの双方がハイレベルであれば、回転体が微振動していると判定することができる。
図21に、位相差判定回路74の回路構成を具体的に示す。位相差判定回路74は、第1デジタル位相差判定回路310と第2デジタル位相差判定回路320とNOR回路330を備えている。第1デジタル位相差判定回路310は、図19に示す判定結果を得るための回路である。第1デジタル位相差判定回路310は、回転体が微振動していると判定したときにハイ信号を出力する。第2デジタル位相差判定回路320は、図20に示す判定結果を得るための回路である。第2デジタル位相差判定回路320は、回転体が微振動していると判定したときにハイ信号を生成する。NOR回路330は、第1デジタル位相差判定回路310と第2デジタル位相差判定回路320の少なくともいずれか一方で微振動が判定されると、ロー信号を出力する。NOR回路330は、第1デジタル位相差判定回路310と第2デジタル位相差判定回路320のいずれにおいても微振動していると判定されなければハイ信号を出力する。
第1デジタル位相差判定回路310は、第1AND回路311と、第1D型フリップフロップ回路312と、第2D型フリップフロップ回路313と、第2AND回路314を備えている。第1AND回路311の入力には、第1二値化検出信号Saと第2二値化検出信号Sbが入力している。第1AND回路311の出力は、第1D型フリップフロップ回路312と第2D型フリップフロップ回路313に入力している。第1D型フリップフロップ回路312の出力と第2D型フリップフロップ回路313の出力は、第2AND回路314に入力している。第2AND回路314の出力は、NOR回路330に入力している。
第1二値化検出信号Saと第2二値化検出信号Sbの双方がハイのときに、第1AND回路311はハイ信号を第1D型フリップフロップ回路312と第2D型フリップフロップ回路313に入力する。第1D型フリップフロップ回路312では、クロック端子に遅延第1二値化検出信号S’aが入力している。したがって、遅延第1二値化検出信号S’aがローからハイに切換わるタイミングにおいて第1二値化検出信号Saと第2二値化検出信号Sbの双方がハイのときに、第1D型フリップフロップ回路312はハイ信号(位相差停止要求信号の一例)を出力する。これは、図19(A)の判定を実施するものであり、第1D型フリップフロップ回路312がハイ信号を出力するときは、回転体が微振動をしていると判定したことを示している。一方、第1D型フリップフロップ回路312がロー信号を出力するときは、回転体が正回転していると判定したことを示している。第2D型フリップフロップ回路313では、クロック端子に遅延第2二値化検出信号S’bが入力している。したがって、遅延第2二値化検出信号S’bがローからハイに切換わるタイミングにおいて第1二値化検出信号Saと第2二値化検出信号Sbの双方がハイのときに、第2D型フリップフロップ回路313はハイ信号(位相差停止要求信号の一例)を出力する。これは、図19(B)の判定を実施するものであり、第2D型フリップフロップ回路313がハイ信号を出力するときは、回転体が微振動をしていると判定したことを示している。一方、第2D型フリップフロップ回路313がロー信号を出力するときは、回転体が逆回転をしていると判定したことを示している。なお、回転体が微振動をしているときは、第1D型フリップフロップ回路312と第2D型フリップフロップ回路313はいずれもハイ信号を出力する。したがって、第2AND回路314は、回転体が微振動をしているときに、ハイ信号(位相差停止要求信号の一例)を出力する。
第2デジタル位相差判定回路320は、第1AND回路321と、第1D型フリップフロップ回路322と、第2D型フリップフロップ回路323と、第2AND回路324を備えている。第1AND回路321の入力には、第1二値化検出信号Saと第2二値化検出信号Sbが反転した反転第2二値化検出信号Sbrが入力している。第1AND回路321の出力は、第1D型フリップフロップ回路322と第2D型フリップフロップ回路323に入力している。第1D型フリップフロップ回路322の出力と第2D型フリップフロップ回路323の出力は、第2AND回路324に入力している。第2AND回路324の出力は、NOR回路330に入力している。
第1二値化検出信号Saと反転第2二値化検出信号Sbrの双方がハイのときに、第1AND回路321はハイ信号を第1D型フリップフロップ回路322と第2D型フリップフロップ回路323に入力する。第1D型フリップフロップ回路322では、クロック端子に反転遅延第2二値化検出信号S’brが入力している。したがって、反転遅延第2二値化検出信号S’brがローからハイに切換わるタイミングにおいて第1二値化検出信号Saと反転第2二値化検出信号Sbrの双方がハイのときに、第1D型フリップフロップ回路322はハイ信号(位相差停止要求信号の一例)を出力する。これは、図20(A)の判定を実施するものであり、第1D型フリップフロップ回路322がハイ信号を出力するときは、回転体が微振動をしていると判定したことを示している。一方、第1D型フリップフロップ回路322がロー信号を出力するときは、回転体が正回転していると判定したことを示している。第2D型フリップフロップ回路323では、クロック端子に遅延第1二値化検出信号S’aが入力している。したがって、遅延第1二値化検出信号S’aがローからハイに切換わるタイミングにおいて第1二値化検出信号Saと反転第2二値化検出信号Sbrの双方がハイのときに、第2D型フリップフロップ回路323はハイ信号(位相差停止要求信号の一例)を出力する。これは、図20(B)の判定を実施するものであり、第2D型フリップフロップ回路323がハイ信号を出力するときは、回転体が微振動をしていると判定したことを示している。一方、第2D型フリップフロップ回路323がロー信号を出力するときは、回転体が逆回転していると判定したことを示している。なお、回転体が微振動をしているときは、第1D型フリップフロップ回路322と第2D型フリップフロップ回路323はいずれもハイ信号を出力する。したがって、第2AND回路324は、回転体が微振動をしているときに、ハイ信号(位相差停止要求信号の一例)を出力する。
図19及び図20に示す判定方法は、位相差判定回路74をこのような回路構成にすることで実施することができる。また、図19及び図20に示す判定方法はいずれも、遅延二値化検出信号の立ち上がりを利用して判定しているが、これに代えて、遅延二値化検出信号の立ち下がりを利用して判定してもよい。さらに、遅延二値化検出信号の立ち上がりと立ち下がりの両方で判定し、いずれか一方で回転体が回転していると判定されたことを要件に、回転体が回転していると判定してもよい。この場合、第1二値化検出信号と第2二値化検出信号のデューティー比が異なっていても、回転体の回転と振動を区別することが可能になる。
ここで、図16及び図22を参照して、遅延第1二値化検出信号S’aを生成する方法を説明する。遅延第1二値化検出信号S’aは、図16に示す高精度ヒステリシスコンパレータ回路36を利用して生成することができる。なお、遅延第2二値化検出信号S’bも同様の方法で作成することができる。また、反転遅延第2二値化検出信号S’brは、遅延第2二値化検出信号S’bをインバータで反転させることによって得ることができる。
図16に示すように、高精度ヒステリシスコンパレータ回路36は、第2フリップフロップ回路89を備えており、その第2フリップフロップ回路89が遅延第1二値化検出信号S’aを出力する。第2フリップフロップ回路89のセット端子Sには、第1比較回路90の出力電圧が入力している。第2フリップフロップ回路89のリセット端子Rには、第2比較回路80の出力電圧VBがインバータ83で反転した電圧が入力している。
図22(B)は、第1比較回路90の出力電圧を示している。増幅アナログ検出信号VDCが高側オフセット閾値電圧VREF1を上回った時t12、t16に負から正に反転し、増幅アナログ検出信号VDCが基準閾値電圧VREFを下回った時t13、t17に正から負に反転する。
図22(C)は、第2比較回路80の出力電圧VBがインバータ83によって反転した電圧を示している。増幅アナログ検出信号VDCが基準閾値電圧VREFを上回った時t11、t15に正から負に反転し、増幅アナログ検出信号VDCが低側オフセット閾値電圧VREF2を下回った時t14、t18に負から正に反転する。
第2フリップフロップ回路89のセット端子Sには、第1比較回路90の出力電圧(図22(B))が入力しており、その出力電圧が負から正に反転するタイミング(t12、t16)において、第2フリップフロップ回路89の出力Saの電圧が負から正に反転する。また、第2フリップフロップ回路89のリセット端子Rには、第2比較回路80の出力電圧VBがインバータ83によって反転した電圧(図22(C))が入力しており、その電圧が負から正に反転するタイミング(t14、t18)において、第2フリップフロップ回路89の出力S’aの電圧が正から負に反転する。この結果、図22(D)に示す遅延第1二値化検出信号S’aが得られる。
なお、遅延第1二値化検出信号S’aと第1二値化検出信号Saの位相差は次の式から求めることができる。次式中の符号は、図16に示される符号を示す。θ1は、遅延第1二値化検出信号S’aがローからハイに変化するときの、第1二値化検出信号Saからの位相差を示す。θ2は、遅延第1二値化検出信号S’aがハイからローに変化するときの、第1二値化検出信号Saからの位相差を示す。
Figure 0005144547
(位相差判定回路74の変形例)
図23に、位相差判定回路74の変形例の回路構成を具体的に示す。位相差判定回路74は、第1デジタル位相差判定回路1310と第2デジタル位相差判定回路1320とNAND回路1341を備えている。第1デジタル位相差判定回路1310は、二値化検出信号Sa,Sbの位相差が180°の微振動を判定するための回路である。第1デジタル位相差判定回路1310は、位相差が180°の微振動をしていると判定したときにロー信号(位相差停止要求信号の一例)を出力する。第2デジタル位相差判定回路1320は、二値化検出信号Sa,Sbの位相差が0°の微振動を判定するための回路である。第2デジタル位相差判定回路1320は、位相差が0°の微振動をしていると判定したときにロー信号(位相差停止要求信号の一例)を生成する。NAND回路1341は、第1デジタル位相差判定回路1310と第2デジタル位相差判定回路1320の少なくともいずれか一方で微振動が判定されると、ロー信号(位相差停止要求信号の一例)を出力する。
第1デジタル位相差判定回路1310は、第1D型フリップフロップ回路1311と、第2D型フリップフロップ回路1312と、第1NOR回路1321と、第1AND回路1322と、第1NAND回路1331を備えている。第2デジタル位相差判定回路1320は、第3D型フリップフロップ回路1313と、第4D型フリップフロップ回路1314と、第2AND回路1323と、第2NOR回路1324と、第2NAND回路1332を備えている。
第1デジタル位相差判定回路1310では、第1D型フリップフロップ回路1311の入力に第2二値化検出信号Sbが入力しており、第2D型フリップフロップ回路1312の入力に第1二値化検出信号Saが入力している。第2デジタル位相差判定回路1320では、第3D型フリップフロップ回路1313の入力に第2二値化検出信号Sbが入力しており、第4D型フリップフロップ回路1314の入力に第1二値化検出信号Saが入力している。第1デジタル位相差判定回路1310では、第1D型フリップフロップ回路1311の出力S1311と第2D型フリップフロップ回路1312の出力S1312が第1NOR回路1321に入力しており、第3D型フリップフロップ回路1313の出力S1313と第4D型フリップフロップ回路1314の出力S1314が第1AND回路1322に入力している。第1NOR回路1321の出力S1321と第1AND回路1322の出力S1322が第1NAND回路1331に入力している。第2デジタル位相差判定回路1320では、第1D型フリップフロップ回路1311の出力S1311と第2D型フリップフロップ回路1312の出力S1312が第2AND回路1323に入力しており、第3D型フリップフロップ回路1313の出力S1313と第4D型フリップフロップ回路1314の出力S1314が第2NOR回路1324に入力している。第1AND回路1323の出力S1323と第1NOR回路1324の出力S1324が第2NAND回路1332に入力している。また、第1D型フリップフロップ回路1311のクロック端子には遅延第1二値化検出信号S’aが入力しており、第2D型フリップフロップ回路1312のクロック端子には遅延第2二値化検出信号S’bが入力しており、第3D型フリップフロップ回路1313のクロック端子には遅延第1二値化検出信号Saが反転した反転遅延第1二値化検出信号S’arが入力しており、第4D型フリップフロップ回路1314のクロック端子には遅延第2二値化検出信号Sbが反転した反転遅延第2二値化検出信号S’brが入力している。
図24及び図25に、位相差判定回路74の判定の様子を示す。前記したように、第1デジタル位相差判定回路1310は、二値化検出信号Sa,Sbの位相差が180°の微振動を判定するための回路である。図24に示すように、二値化検出信号Sa,Sbの位相差が180°の微振動をしていると、第1D型フリップフロップ回路1311と第2D型フリップフロップ回路1312の出力S1311,S1312がロー信号になり、第3D型フリップフロップ回路1313と第4D型フリップフロップ回路1314の出力S1313,S1314がハイ信号になる。このため、図25に示すように、第1NOR回路1321と第1AND回路1322の出力S1321,S1322はいずれもハイ信号となる。これにより、第1デジタル位相差判定回路1310は、二値化検出信号Sa,Sbの位相差が180°の微振動をしているとロー信号(位相差停止要求信号の一例)を出力する。一方、第1デジタル位相差判定回路1310がハイ信号を出力するときは、回転体が正回転又は逆回転をしていると判定したことを示している。
前記したように、第2デジタル位相差判定回路1320は、二値化検出信号Sa,Sbの位相差が0°の微振動を判定するための回路である。図24に示すように、二値化検出信号Sa,Sbの位相差が0°の微振動をしていると、第1D型フリップフロップ回路1311と第2D型フリップフロップ回路1312の出力S1311,S1312がハイ信号になり、第3D型フリップフロップ回路1313と第4D型フリップフロップ回路1314の出力S1313,S1314がロー信号になる。このため、図25に示すように、第2AND回路1323と第2NOR回路1324の出力S1323,S1324はいずれもハイ信号となる。これにより、第2デジタル位相差判定回路1320は、二値化検出信号Sa,Sbの位相差が0°の微振動をしているとロー信号(位相差停止要求信号の一例)を出力する。一方、第2デジタル位相差判定回路1320がハイ信号を出力するときは、回転体が正回転又は逆回転をしていると判定したことを示している。
この変形例の位相差判定回路74は、4つの判定のタイミングSa,Sb,Sa,Sbのいずれにおいても振動と判定された場合のみに位相差判定回路74の出力をロー信号(位相差停止要求信号の一例)にする。このため、この変形例の位相差判定回路74では、ノイズ等による誤判定が低減される。
(振幅判定回路76)
図26に、振幅判定回路76の回路構成を具体的に示す。この振幅判定回路76は、図3に示すマスク制御回路78及び図4に示す論理フローチャートを実行する場合に用いられる。なお、実際の振幅判定回路76は、図26に示す回路構成を2つ備えており、各回路構成が第1アナログ検出信号Vaと第2アナログ検出信号Vbのそれぞれに対応している。ここでは、第1アナログ検出信号Vaに対応した振幅判定回路76のみを説明する。
振幅判定回路76は、差動増幅回路440と比較判定回路450を備えている。差動増幅回路440には、変換回路30a、30bで検出された正のピーク電圧VPEAKと負のピーク電圧VBOTTOMが入力している。差動増幅回路440は、正のピーク電圧VPEAKと負のピーク電圧VBOTTOMの差分を示す差分電圧VDIFを出力する。比較判定回路450は、抵抗分圧によって高側比較電圧と低側比較電圧を生成し、それら比較電圧と差分電圧VDIFを比較する。
差動増幅回路440は、コンパレータ410と4つの抵抗R410,R420,R430,R440を備えている。コンパレータ410の非反転入力端子には、正のピーク電圧VPEAKが入力している。コンパレータの反転入力端子には、負のピーク電圧VBOTTOMが入力している。4つの抵抗R410,R420,R430,R440の抵抗値は等しい。このため、差動増幅回路440は、正のピーク電圧VPEAKと負のピーク電圧VBOTTOMの差分を示す差分電圧VDIFを出力する。
比較判定回路450は、高側コンパレータ420と、低側コンパレータ430と、3つの抵抗R460,R470,R480を備えている。高側コンパレータ420の非反転入力端子には差分電圧VDIFが入力しており、反転入力端子には抵抗R460と抵抗R470の間の高側比較電圧が入力している。低側コンパレータ430の非反転入力端子には差分電圧VDIFが入力しており、反転入力端子には抵抗R470と抵抗R460の間の低側比較電圧が入力している。
上側比較電圧は、例えば700mVに調整されている。低側比較電圧は、例えば65mVに調整されている。これは、DC増幅回路38によって増幅された増幅アナログ検出信号VDCを考慮して設定されている。
高側コンパレータ420は、差分電圧VDIFが高側比較電圧よりも高い場合に上側端子76U(Va)にハイ信号を出力し、差分電圧VDIFが高側比較電圧以下の場合に上側端子76U(Va)にロー信号を出力する(図3参照)。低側コンパレータ430は、差分電圧VDIFが低側比較電圧よりも高い場合に下側端子76D(Va)にハイ信号を出力し、差分電圧VDIFが低側比較電圧以下の場合に下側端子76D(Va)にロー信号を出力する(図3参照)。このような回路構成を採用することで、振幅判定回路76による判定を実施することができる。
(振幅判定回路76の変形例)
図27に、振幅判定回路76の回路構成の変形例を具体的に示す。この振幅判定回路76は、図5に示すマスク制御回路78及び図6に示す論理フローチャートを実行する場合に用いられる。なお、実際の振幅判定回路76は、図27に示す回路構成を2つ備えており、各回路構成が第1アナログ検出信号Vaと第2アナログ検出信号Vbのそれぞれに対応している。ここでは、第1アナログ検出信号Vaに対応した振幅判定回路76のみを説明する。
前述したように、図8の第1変換回路30aで用いられている正のピーク電圧検出回路32はカウンタ回路133を備えており、そのカウンタ回路133は正のピーク電圧に応じたデジタル値を有している。また、図12の第1変換回路30aで用いられている負のピーク電圧検出回路34はカウンタ回路233を備えており、そのカウンタ回路233は負のピーク電圧に応じたデジタル値を有している。図27に示す振幅判定回路76は、この正のピーク電圧に応じたデジタル値と負のピーク電圧に応じたデジタル値から差分演算を実行して振幅を求めることを特徴としている。
図27に示すように、振幅判定回路76は、差分回路1400と比較回路1410とタイミング調整回路1420を備えている。差分回路1400には、正のピーク電圧検出回路32のカウンタ回路133で得られたデジタルの正のピーク電圧値と、負のピーク電圧検出回路34のカウンタ回路233で得られたデジタルの負のピーク電圧値が入力している。差分回路1400は、入力したデジタルの正のピーク電圧値とデジタルの負のピーク電圧値の差分演算を実行する。比較回路1410は、差分回路1400で演算された差分値(振幅)を閾値と比較し、閾値以下のときに振動と判定する。閾値の一例としては、10mVである。タイミング調整回路1410は、比較回路1410で判定された判定結果をどのタイミングで出力するかを決定する。
図28に、差分回路1400と比較回路1410の具体的な回路構成を示す。P[0]〜P[9]が正のピーク電圧のデジタル値を示しており、B[0]〜B[9]が負のピーク電圧のデジタル値を示している。正のピーク電圧及び負のピーク電圧は、カウンタ回路133,233において10桁のデジタル値として検出されている。即ち、基準電圧と電源電圧の間は210の間隔で刻まれており、正のピーク電圧及び負のピーク電圧は、そのいずれかの値として検出されている。
比較回路1410では、閾値として「0000001111」を用いている。この「0000001111」が、例えば10mVに対応している。比較回路1410は、この閾値以下の場合は振動と判定してロー信号を出力し(図5参照)、この閾値よりも大きい場合は正回転又は逆回転と判定してハイ信号を出力する(図5参照)。このような回路構成を採用することで、振幅判定回路76による判定を実施することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:回転検出装置
10:検出信号処理回路
20:回転検出センサ
20a:第1磁気センサ
20b:第2磁気センサ
30a:第1変換回路
30b:第2変換回路
32:正のピーク電圧検出回路
34:負のピーク電圧検出回路
36:高精度ヒステリシスコンパレータ回路
38:増幅回路
40:回転方向判定回路
50:マスク回路
60:三値信号出力回路
72:反転判定回路
74:位相差判定回路
76:振幅判定回路
78:マスク制御回路

Claims (11)

  1. 回転体が回転しているときに、回転体に対向して配置された回転検出センサから位相差を有して出力される第1アナログ検出信号と第2アナログ検出信号を処理する検出信号処理回路であって、
    第1アナログ検出信号を第1二値化検出信号に変換する第1変換回路と、
    第2アナログ検出信号を第2二値化検出信号に変換する第2変換回路と、
    第1二値化検出信号のレベルと第2二値化検出信号のレベルの推移に基づいて回転体の回転方向を判定し、回転体の回転速度と回転方向の情報を含む回転情報信号を出力する回転方向判定回路と、
    前記回転方向判定回路の出力線に接続されており、前記回転情報信号に含まれる前記情報の伝達の停止を実行可能に構成されているマスク回路と、
    第1アナログ検出信号と第2アナログ検出信号の位相差が所定範囲外のときに、前記回転情報信号の伝達の停止を要求する位相差停止要求信号を出力する位相差判定回路と、を備えており、
    前記位相差判定回路は、デジタル位相差判定回路を有しており、
    そのデジタル位相差判定回路は、
    第1二値化検出信号を遅延させた遅延第1二値化検出信号を生成する遅延二値化検出信号生成回路と、
    第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に、遅延第1二値化検出信号のレベルが切換わるタイミングが存在するか否かを判定する回路と、を有しており、
    遅延第1二値化検出信号のレベルが切換わるタイミングが第1二値化検出信号のレベルが切換わるタイミングと第2二値化検出信号のレベルが切換わるタイミングの間に存在しないときに、前記回転情報信号に含まれる前記情報の伝達の停止を要求する位相差停止要求信号を出力する検出信号処理回路。
  2. 前記デジタル位相差判定回路は、
    反転した反転第2二値化検出信号を遅延させた反転遅延第2二値化検出信号を生成する遅延二値化検出信号生成回路と、
    第1二値化検出信号のレベルが切換わるタイミングと反転第2二値化検出信号のレベルが切換わるタイミングの間に、反転遅延第2二値化検出信号のレベルが切換わるタイミングが存在するか否かを判定する回路と、をさらに有しており、
    反転遅延第2二値化検出信号のレベルが切換わるタイミングが第1二値化検出信号のレベルが切換わるタイミングと反転第2二値化検出信号のレベルが切換わるタイミングの間に存在しないときに、前記回転情報信号に含まれる前記情報の伝達の停止を要求する位相差停止要求信号を出力することを特徴とする請求項1に記載の検出信号処理回路。
  3. 前記遅延二値化検出信号生成回路は、
    第1アナログ検出信号の正のピーク電圧と第1アナログ検出信号の負のピーク電圧の間に設定されている電圧を基準閾値とし、その基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、その基準閾値の前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、
    第1アナログ検出信号が高側オフセット閾値を上回った時と第1アナログ検出信号が低側オフセット閾値を下回った時に、出力をハイとローの間で反転させることを特徴とする請求項1に記載の検出信号処理回路。
  4. 前記遅延二値化検出信号生成回路は、
    遅延二値化検出信号生成回路用の第1比較回路と第2比較回路と選択回路を備えており、
    遅延二値化検出信号生成回路用の第1比較回路は、第1アナログ検出信号が基準閾値を下回った時に出力を反転させるとともに閾値を高側オフセット閾値に切換え、第1アナログ検出信号が高側オフセット閾値を上回った時に出力を反転させるとともに閾値を基準閾値に切替えており、
    遅延二値化検出信号生成回路用の第2比較回路は、第1アナログ検出信号が基準閾値を上回った時に出力を反転させるとともに閾値を低側オフセット閾値に切換え、第1アナログ検出信号が低側オフセット閾値を下回った時に出力を反転させるとともに閾値を基準閾値に切替えており、
    遅延二値化検出信号生成回路用の選択回路は、第1比較回路と第2比較回路の出力を入力しており、第1アナログ検出信号が高側オフセット閾値を上回った時に生じる第1比較回路の出力反転現象と、第1アナログ検出信号が低側オフセット閾値を下回った時に生じる第2比較回路の出力反転現象を選択し、出力をハイとローの間で反転させることを特徴とする請求項3に記載の検出信号処理回路。
  5. 第1変換回路は、第1アナログ検出信号の正のピーク電圧を検出する第1正ピーク電圧ホールド回路と、第1アナログ検出信号の負のピーク電圧を検出する第1負ピーク電圧ホールド回路と、第1オフセット回路とを備えており、
    第1変換回路は、正のピーク電圧と負のピーク電圧の間に設定されている電圧を利用して第1アナログ検出信号を第1二値化検出信号に変換しており、
    第1オフセット回路は、第1正ピーク電圧ホールド回路が維持している正のピーク電圧を経時的に減少させるとともに、第1負ピーク電圧ホールド回路が維持している負のピーク電圧を経時的に上昇させており、
    第2変換回路は、第2アナログ検出信号の正のピーク電圧を検出する第2正ピーク電圧ホールド回路と、第2アナログ検出信号の負のピーク電圧を検出する第2負ピーク電圧ホールド回路と、第2オフセット回路とを備えており、
    第2変換回路は、正のピーク電圧と負のピーク電圧の間に設定されている電圧を利用して第2アナログ検出信号を第2二値化検出信号に変換しており、
    第2オフセット回路は、第2正ピーク電圧ホールド回路が維持している正のピーク電圧を経時的に減少させるとともに、第2負ピーク電圧ホールド回路が維持している負のピーク電圧を経時的に上昇させていることを特徴とする請求項1〜4のいずれかに記載の検出信号処理回路。
  6. 第1変換回路は、正のピーク電圧と負のピーク電圧の間に設定されている電圧を第1基準閾値とし、その第1基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、その第1基準閾値の前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、高側オフセット閾値と低側オフセット閾値の間で比較閾値を切換えて第1アナログ検出信号を第1二値化検出信号に変換する第1ヒステリシスコンパレータ回路を有しており、
    第2変換回路も、正のピーク電圧と負のピーク電圧の間に設定されている電圧を第2基準閾値とし、その第2基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、その第2基準閾値の前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、高側オフセット閾値と低側オフセット閾値の間で比較閾値を切換えて第2アナログ検出信号を第2二値化検出信号に変換する第2ヒステリシスコンパレータ回路を有していることを特徴とする請求項1〜5のいずれか一項に記載の検出信号処理回路。
  7. 第1変換回路の第1ヒステリシスコンパレータ回路は、第1変換回路用の第1比較回路と第2比較回路と選択回路を有しており、
    第1変換回路用の第1比較回路は、第1アナログ検出信号が第1基準閾値を下回った時に出力を反転させるとともに比較閾値を高側オフセット閾値に切換え、第1アナログ検出信号が高側オフセット閾値を上回った時に出力を反転させるとともに比較閾値を第1基準閾値に切換えており、
    第1変換回路用の第2比較回路は、第1アナログ検出信号が第1基準閾値を上回った時に出力を反転させるとともに比較閾値を低側オフセット閾値に切換え、第1アナログ検出信号が低側オフセット閾値を下回った時に出力を反転させるとともに比較閾値を第1基準閾値に切換えており、
    第1変換回路用の選択回路は、第1アナログ検出信号が第1基準閾値を下回った時に生じる出力反転現象と、第1アナログ検出信号が第1基準閾値を上回った時に生じる出力反転現象を選択して出力をハイとローの間で反転させて出力しており、
    第2変換回路の第2ヒステリシスコンパレータ回路は、第2変換回路用の第1比較回路と第2比較回路と選択回路を有しており、
    第2変換回路用の第1比較回路は、第2アナログ検出信号が第2基準閾値を下回った時に出力を反転させるとともに比較閾値を高側オフセット閾値に切換え、第2アナログ検出信号が高側オフセット閾値を上回った時に出力を反転させるとともに比較閾値を第2基準閾値に切換えており、
    第2変換回路用の第2比較回路は、第2アナログ検出信号が第2基準閾値を上回った時に出力を反転させるとともに比較閾値を低側オフセット閾値に切換え、第2アナログ検出信号が低側オフセット閾値を下回った時に出力を反転させるとともに比較閾値を第2基準閾値に切換えており、
    第2変換回路用の選択回路は、第2アナログ検出信号が第2基準閾値を下回った時に生じる出力反転現象と、第2アナログ検出信号が第2基準閾値を上回った時に生じる出力反転現象を選択して出力をハイとローの間で反転させて出力している請求項6に記載の検出信号処理回路。
  8. 第1変換回路用の第1比較回路と遅延二値化検出信号生成回路用の第1比較回路は共通であり、
    第1変換回路用の第2比較回路と遅延二値化検出信号生成回路用の第2比較回路は共通であり、
    第2変換回路用の第1比較回路と遅延二値化検出信号生成回路用の第1比較回路は共通であり、
    第2変換回路用の第2比較回路と遅延二値化検出信号生成回路用の第2比較回路は共通であることを特徴とする請求項7に記載の検出信号処理回路。
  9. 少なくとも第1アナログ検出信号又は第2アナログ検出信号のいずれか一方の振幅が所定値よりも小さいときに、前記回転情報信号に含まれる前記情報の伝達の停止を要求する振幅停止要求信号を出力する振幅判定回路をさらに備えていることを特徴とする請求項1〜8のいずれか一項に記載の検出信号処理回路。
  10. 回転体が正回転から逆回転、又は逆回転から正回転に反転した後の最初の前記回転情報信号に含まれる前記情報の伝達の停止を要求する反転停止要求信号を出力する反転判定回路をさらに備えていることを特徴とする請求項1〜9のいずれか一項に記載の検出信号処理回路。
  11. 請求項1〜10のいずれか一項に記載の検出信号処理回路と、
    回転体に対向して配置されており、回転体が回転しているときに所定の位相差を有する第1アナログ検出信号と第2アナログ検出信号を出力する回転検出センサとを備えている回転検出装置。
JP2009006814A 2008-01-15 2009-01-15 検出信号処理回路とそれを備えた回転検出装置 Expired - Fee Related JP5144547B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009006814A JP5144547B2 (ja) 2008-01-15 2009-01-15 検出信号処理回路とそれを備えた回転検出装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008005518 2008-01-15
JP2008005518 2008-01-15
JP2009006814A JP5144547B2 (ja) 2008-01-15 2009-01-15 検出信号処理回路とそれを備えた回転検出装置

Publications (3)

Publication Number Publication Date
JP2009192529A JP2009192529A (ja) 2009-08-27
JP2009192529A5 JP2009192529A5 (ja) 2012-01-05
JP5144547B2 true JP5144547B2 (ja) 2013-02-13

Family

ID=40885382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006814A Expired - Fee Related JP5144547B2 (ja) 2008-01-15 2009-01-15 検出信号処理回路とそれを備えた回転検出装置

Country Status (3)

Country Link
JP (1) JP5144547B2 (ja)
DE (1) DE112009000130B4 (ja)
WO (1) WO2009090996A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357090B2 (ja) * 2010-03-23 2013-12-04 株式会社豊田中央研究所 センサ電圧の処理回路
US8680848B2 (en) * 2010-06-03 2014-03-25 Allegro Microsystems, Llc Motion sensor, method, and computer-readable storage medium providing a motion sensor that adjusts gains of two circuit channels to bring the gains close to each other
JP5340235B2 (ja) * 2010-07-29 2013-11-13 株式会社豊田中央研究所 センサ信号処理回路
FI20106146A0 (fi) * 2010-11-02 2010-11-02 Waertsilae Finland Oy Järjestely polttomoottorin pyörimisinformaation käsittelemiseksi
KR101177930B1 (ko) 2010-12-29 2012-08-28 화남전자 주식회사 자기 회전식 엔코더의 노브 회전량 산출 방법
JP6206228B2 (ja) * 2013-07-16 2017-10-04 株式会社デンソー 回転センサ
US10352955B2 (en) * 2016-04-20 2019-07-16 Hamilton Sundstrand Corporation Rotary speed sensors
JP7146257B2 (ja) * 2018-11-14 2022-10-04 ココリサーチ株式会社 物品移動速度計測装置
JP7491807B2 (ja) 2020-10-20 2024-05-28 オークマ株式会社 エンコーダ異常診断装置
CN114109794B (zh) * 2021-11-26 2023-08-04 广东美的暖通设备有限公司 转向确定方法、装置、可读存储介质和空气调节设备
CN115453354A (zh) * 2022-08-24 2022-12-09 中核核电运行管理有限公司 一种核电厂电机正反转检测方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06147921A (ja) * 1992-11-04 1994-05-27 Omron Corp アブソリュート型ロータリーエンコーダ
US5917320A (en) * 1996-01-17 1999-06-29 Allegro Microsystems, Inc. Detection of passing magnetic articles while periodically adapting detection threshold
US6525531B2 (en) * 1996-01-17 2003-02-25 Allegro, Microsystems, Inc. Detection of passing magnetic articles while adapting the detection threshold
US6242908B1 (en) * 1996-01-17 2001-06-05 Allegro Microsystems, Inc. Detection of passing magnetic articles while adapting the detection threshold
JP3580066B2 (ja) * 1997-01-28 2004-10-20 三菱電機株式会社 光学的情報再生装置
JP3951634B2 (ja) * 2001-05-21 2007-08-01 株式会社デンソー 物理量検出回路
JP4418308B2 (ja) * 2004-06-11 2010-02-17 矢崎総業株式会社 回転検出装置
JP4631427B2 (ja) * 2004-12-21 2011-02-16 富士電機システムズ株式会社 回転速度検出器の故障検出装置
US7253614B2 (en) * 2005-03-21 2007-08-07 Allegro Microsystems, Inc. Proximity detector having a sequential flow state machine
JP2007170922A (ja) 2005-12-20 2007-07-05 Denso Corp 回転検出装置の信号処理回路
JP4753706B2 (ja) 2005-12-20 2011-08-24 ミツテック株式会社 光沢平面検査装置
JP2008005518A (ja) 2007-07-23 2008-01-10 Fuji Xerox Co Ltd 画像処理システム

Also Published As

Publication number Publication date
DE112009000130B4 (de) 2012-10-11
WO2009090996A1 (ja) 2009-07-23
JP2009192529A (ja) 2009-08-27
DE112009000130T5 (de) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5144547B2 (ja) 検出信号処理回路とそれを備えた回転検出装置
US7253614B2 (en) Proximity detector having a sequential flow state machine
JP5312675B2 (ja) 検出信号処理用2値化回路
US7205761B2 (en) Rotation state detecting device and rotation state detecting method
JP4646044B2 (ja) 磁気検出装置
US8260568B2 (en) Moving direction detector
US10761106B2 (en) Rotary speed sensors
US8008948B2 (en) Peak voltage detector circuit and binarizing circuit including the same circuit
JP2011117731A (ja) 磁気検出装置
JP4719190B2 (ja) 2値化回路
JP5357090B2 (ja) センサ電圧の処理回路
JP5408980B2 (ja) 2値化回路及び回転検出装置
JP2009095154A (ja) モータ制御装置とその速度検出方法
JP2016100980A (ja) モータ駆動制御装置およびモータ駆動制御方法
JP2015159409A (ja) 信号処理回路およびセンサシステム
JP2006226701A (ja) 車輪速センサ
JP2006234504A (ja) 回転検出装置
JP5059801B2 (ja) 2値化回路
JP4662124B2 (ja) チャタリング防止回路、波形整形回路、3相モータ駆動制御回路、及び回転数パルス信号出力回路。
JP2006217155A (ja) コンパレータ、信号処理装置および方法
JP2008301563A (ja) 超音波モータ駆動回路及び超音波モータの駆動信号生成方法
JP2010210460A (ja) 物理量センサー
JP2014058947A (ja) 自動車用制御装置
JP2007333669A (ja) エンコーダ信号処理回路及びモータ制御システム
JP2012028907A (ja) 電圧比較器および信号比較方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5144547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees