JP2015159409A - 信号処理回路およびセンサシステム - Google Patents

Abstract

【課題】 対象物とセンサとの距離が所定の条件を満たしているかを、小規模な構成で、かつ高速に判定することを可能なセンサシステムを提供する。【解決手段】 センサ１０は、車両の構成要素（対象物）の回転を非接触で検出するセンサであり、当該回転に応じた信号Ｓ１と信号Ｓ２とからなる差動信号を生成する。コンパレータ１２と２２とは異なるヒステリシス特性を有している。コンパレータ１２の出力である信号Ｓ１２の両エッジ時の間で、コンパレータ２２の信号Ｓ２２が不一致であれば、対象物とセンサ１０との距離（ギャップ）が差動信号が有効と認められる所定の範囲内であると判定する。【選択図】 図１

Description

本発明は、信号レベルが一定の幅に属するか否かを判定するため用いられる信号処理回路と、当該信号処理回路を用いたセンサシステムに関するものである。

例えば、車の安全装置等に用いられる対象物の回転動作を非接触で検出するセンサシステムでは、検出精度を保つために、対象物との距離（ギャップ）が一定の範囲から外れるとエラー信号を生成する機能が備えられている。
このようなセンサシステムでは、センサ出力の距離による減少(差)を検出するためにＡＤＣ(Analog Digital Converter)が必要となる。

しかしながら、ＡＤＣによりギャップを検出する場合、サンプルホールド回路を使用することで回路規模を小さくできるが、連続時間での測定が出来ず、高速処理に不向きであるという問題がある。また、フラッシュ型ＡＤ変換回路等のサンプルホールド回路を使用しない回路では、高速処理は可能であるが、回路規模が大きくなってしまうという問題がある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、差動信号の振幅が所定の条件を満たすか否かを小規模な構成で、かつ高速に判定することを可能にする信号処理回路を提供することにある。
また、本発明の目的は、対象物とセンサとの距離が所定の条件を満たしているか否かを、小規模な構成で、かつ高速に判定することを可能にすることができるセンサシステムを提供することにある。

本発明の信号処理回路は、差動信号を構成する第１の信号と第２の信号とを比較し、当該比較結果に応じた第１の出力信号を出力し、ヒステリシス特性を有した第１のコンパレータと、前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第２の出力信号を出力し、前記第１のコンパレータとは異なるヒステリシス特性を有した第２のコンパレータと、前記第１の出力信号と前記第２の出力信号とを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成する信号生成回路とを有する。

本発明の信号処理回路では、第１のコンパレータにおいて、差動信号を構成する第１の信号と第２の信号とを比較し、当該比較結果に応じた第１の出力信号を出力する。
また、第２のコンパレータにおいて、前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第２の出力信号を出力する。
そして、信号処理回路は、前記第１の出力信号と前記第２の出力信号とを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成する。
本発明の信号処理回路では、第１のコンパレータと第２のコンパレータのヒステリシス特性が異なるため、信号生成回路において、第１の出力信号と第２の出力信号とを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成できる。
そのため、簡単な構成且つ高速処理が可能な構成で、前記判定信号を生成できる。

好適には、本発明の信号処理回路は、前記第１のコンパレータは、前記第２のコンパレータと比べて、前記ヒステリシスの幅が狭く、前記信号生成回路は、前記第１の出力信号の立ち上がりと立下りのタイミングにおける前記第２の出力信号のレベルを基に前記判定信号を生成する。
本発明の信号処理回路では、信号生成回路が、前記第１の出力信号の立ち上がりと立下りのタイミングにおける前記第２の出力信号のレベルを基に、簡単な構成且つ高速処理が可能な構成で、前記判定信号を生成できる。

好適には、本発明の信号処理回路の前記第１のコンパレータは、前記第１の信号が前記第２の信号に比べて第１のしきい値より高くなると前記第１の出力信号の論理レベルを反転させ、前記第２の信号が前記第１の信号に比べて第２のしきい値より高くなると前記第１の出力信号の論理レベルを反転させ、前記第２のコンパレータは、前記第１の信号が前記第２の信号に比べて前記第１のしきい値より高い第３のしきい値より高くなると前記第２の出力信号の論理レベルを反転させ、前記第２の信号が前記第１の信号に比べて前記第２のしきい値より高い第４のしきい値より高くなると前記第２の出力信号の論理レベルを反転させる。
本発明の信号処理回路では、第２のコンパレータのしきい値を第１のコンパレータのしきい値より大きくすることで、第１のコンパレータの第１の出力信号の立ち上がりエッジと立下りエッジをトリガーとして、第２の出力信号の論理レベルを取得し、比較することができる。

好適には、本発明の信号処理回路の前記信号生成回路は、前記第１の出力信号の立上がりタイミングでの前記第２の出力信号の論理レベルと、前記第１の出力信号の立下りのタイミングでの前記第２の出力信号の論理レベルとが異なる場合に所定の論理レベルになる前記判定信号を生成する。

本発明の信号処理回路では、差動信号の振幅が、第１のコンパレータ及び第２のコンパレータの双方の比較結果を反転するしきい値を超える場合に、第１のコンパレータと第２のコンパレータの第１の出力信号及び第２の出力信号は、その比較結果の論理レベルを周期性を持ちながら論理レベルを切り換える信号となる。そのため、この場合には、前記第１の出力信号と前記第２の出力信号のうち、上記しきい値が低い一方のコンパレータの出力信号の両エッジにおける、他方のコンパレータの出力信号のレベルは不一致となる。
そのため、信号生成回路において、前記第１の出力信号及び前記第２の出力信号Ｓを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成することができる。
このように判定信号を生成することで、サンプルホールド回路を用いる必要がなく、高速処理が可能である。フラッシュＡＤＣとは違い、複数のコンパレータに同じレベルの入力信号を入れるため、コンパレータの性能差の影響を受けにくい。また、入力信号を分割しないため、ノイズの影響を受けにくい。

好適には、本発明の前記信号生成回路は、前記第１の出力信号の反転信号を入力する第１のクロックパルス端子と、前記第２の出力信号の反転信号を入力する第１のデータ入力端子と、第１の出力端子とを備えた第１のフリップフロップ回路と、前記第１の出力信号を入力する第２のクロックパルス端子と、前記第２の出力信号の反転信号を入力する第２のデータ入力端子と、第２の出力端子とを備えた第２のフリップフロップ回路と、前記第１の出力端子からの出力信号と前記第２の出力端子からの出力信号との排他的論理和を示す前記判定信号を出力する論理回路とを有する。

本発明のセンサシステムは、対象物の回転を非接触で検出し、当該検出に応じた差動信号を構成する入力した第１の信号と第２の信号を生成するセンサと、前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第１の出力信号を出力し、ヒステリシス特性を有した第１のコンパレータと、前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第２の出力信号を出力し、前記第１のコンパレータとは異なるヒステリシス特性を有した第２のコンパレータと、前記第１の出力信号と前記第２の出力信号とを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成する信号生成回路とを有する。

本発明によれば、差動信号の振幅が所定の条件を満たすか否かを小規模な構成で、かつ高速に判定することを可能にする信号処理回路を提供することにある。
また、本発明の目的は、対象物とセンサとの距離が所定の条件を満たしているか否かを、小規模な構成で、かつ高速に判定することを可能にすることができるセンサシステムを提供することにある。

図１は、本発明の実施形態に係るギャップ検出回路の構成図である。 図１に示すコンパレータのヒステリシス特性を説明するための図である。 差分信号ＳＤ（Ｓ１−Ｓ２）の電圧レベルがしきい値Ｖｔｈ２を超える場合の図１に示すギャップ検出回路の各信号の波形図である。 差分信号ＳＤの電圧レベルがしきい値Ｖｔｈ１を超え、しきい値Ｖｔｈ２を超えない場合の図１に示すギャップ検出回路の各信号の波形図である。

以下、本発明の実施形態に係るギャップ検出回路について説明する。
図１は、本発明の実施形態に係るギャップ検出回路１の構成図である。
図１に示すように、ギャップ検出回路１は、コンパレータ１２，２２，ＮＯＴ回路１４，１６，２４、Ｄ−ＦＦ(Flip Flop)回路３２，３４およびＸＯＲ(Exclusive OR)回路４２とを有する。
コンパレータ１２は本発明の第１のコンパレータの一例であり、コンパレータ２２は本発明の第１のコンパレータの一例である。また、ＮＯＴ回路１４，１６，２４、Ｄ−ＦＦ回路３２，３４およびＸＯＲ回路４２は本発明の信号生成回路の一例である。

センサ１０は、車両の構成要素（対象物）の回転を非接触で検出するセンサであり、当該回転に応じた信号Ｓ１と信号Ｓ２とからなる差動信号を生成し、これをギャップ検出回路１に出力する。このとき、対象物は回転運動をしているため、信号Ｓ１と信号Ｓ２との差分信号は、正弦波となる。ここで、信号Ｓ１が本発明の第１の信号の一例であり、信号Ｓ２が本発明の第２の信号の一例である。
ギャップ検出回路１は、入力した上記差動信号を基に、対象物とセンサ１０との距離（ギャップ）が差動信号が有効と認められる所定の範囲内であるか否かを判定する。

コンパレータ１２およびコンパレータ２２の（＋）入力端子には共に、センサ１０からの信号Ｓ１が入力される。
コンパレータ１２およびコンパレータ２２の（−）入力端子には共に、センサ１０からの信号Ｓ２が入力される。
コンパレータ１２の出力端子は、ＮＯＴ回路１４の入力端子に接続されている。
コンパレータ２２の出力端子は、ＮＯＴ回路２４の入力端子に接続されている。

コンパレータ１２は、図２に示すＨ１のヒステリシス特性を有している。
コンパレータ１２は、（＋）入力端子に入力された信号Ｓ１と（−）入力端子に入力された信号Ｓ２との差分（比較）信号ＳＤ（Ｓ１−Ｓ２）を基に、信号Ｓ１が信号Ｓ２に比べてしきい値（Ｖｔｈ１）より高くなると、出力信号Ｓ１２の電圧レベルを立ち上げる。
コンパレータ１２は、差分信号ＳＤを基に、信号Ｓ２が信号Ｓ１に比べてしきい値（Ｖｔｈ１）より高くなると、出力信号Ｓ１２の電圧レベルを立ち下げる。
コンパレータ１２は、信号Ｓ１２をＮＯＴ回路１４に出力する。

コンパレータ２２は、図２に示すＨ２のヒステリシス特性を有している。
コンパレータ１２は、差分信号ＳＤを基に、信号Ｓ１が信号Ｓ２に比べてしきい値（Ｖｔｈ２）より高くなると、出力信号Ｓ２２の電圧レベルを立ち上げる。
コンパレータ２２は、差分信号ＳＤを基に、信号Ｓ２が信号Ｓ１に比べてしきい値（Ｖｔｈ２）より高くなると、出力信号Ｓ２２の電圧レベルを立ち下げる。
コンパレータ２２は、信号Ｓ２２をＮＯＴ回路２４に出力する。

図２において、しきい値（Ｖｔｈ１）が本発明の第１のしきい値の一例であり、しきい値（−Ｖｔｈ１）が本発明の第２のしきい値の一例であり、しきい値（Ｖｔｈ２）が本発明の第３のしきい値の一例であり、しきい値（−Ｖｔｈ２）が本発明の第４のしきい値の一例である。

ギャップ検出回路１は、コンパレータ１２の出力である信号Ｓ１２の両エッジ時の間で、コンパレータ２２の信号Ｓ２２が不一致であれば、対象物とセンサ１０との距離（ギャップ）が差動信号が有効と認められる範囲内であると判定する。
コンパレータ１２は、コンパレータ２２に比べてヒステリシス幅が狭いため、差分信号ＳＤが上昇するとき、コンパレータ１２の信号Ｓ１２はコンパレータ２２の信号Ｓ２２より早く論理レベルが反転する。差分信号ＳＤが下降するときも、信号Ｓ１２は信号Ｓ２２より早く論理レベルが反転する。従って、信号Ｓ１２の論理レベルが立ち上がるときの信号Ｓ２２の論理レベルと、信号Ｓ１２の論理レベルが立ち下がるときの信号Ｓ２２の論理レベルは、信号Ｓ２２の論理反転が生じている限り、必ず不一致となる。すなわち、差分信号ＳＤの振幅がしきい値Ｖｔｈ２を超える場合に、信号Ｓ２２の周期（対象物の回転運動の速度）とは無関係に、当該不一致が生じることになる。

ＮＯＴ回路１４の出力端子は、ＮＯＴ回路１６の入力端子およびＤ−ＦＦ回路３２のクロック端子ＣＰに接続されている。
ＮＯＴ回路１４は、コンパレータ１２から入力した信号Ｓ１２を反転した信号Ｓ１４をＮＯＴ回路１６およびＤ−ＦＦ回路３２のクロック端子ＣＰに出力する。

ＮＯＴ回路１６の出力端子はＤ−ＦＦ回路３４のクロック端子ＣＰに接続されている。
ＮＯＴ回路１６は、ＮＯＴ回路１４から入力した信号Ｓ１４を反転した信号Ｓ１６をＤ−ＦＦ回路３４のクロック端子ＣＰに出力する。

ＮＯＴ回路２４の出力端子は、Ｄ−ＦＦ回路３２およびＤ−ＦＦ回路３４の入力端子Ｄに接続されている。
ＮＯＴ回路２４は、コンパレータ２２からの信号Ｓ２２を反転した信号Ｓ２４をＤ−ＦＦ回路３２およびＤ−ＦＦ回路３４の入力端子Ｄに出力する。

Ｄ−ＦＦ回路３２の出力端子Ｑは、ＸＯＲ回路４２の２つの入力端子のうち一方に接続されている。Ｄ−ＦＦ回路３４の出力端子Ｑは、ＸＯＲ回路４２の他方の入力端子に接続されている。

Ｄ−ＦＦ回路３２は、信号Ｓ１４の立ち上がり（信号Ｓ１２の立下り）タイミングで、信号Ｓ２４のレベルをラッチ（保持）した信号Ｓ３２を生成する。
Ｄ−ＦＦ回路３４は、信号Ｓ１６の立ち上がり（信号Ｓ１２の立ち上がり）タイミングで、信号Ｓ２４のレベルをラッチ（保持）した信号Ｓ３４を生成する。

ＸＯＲ回路４２は、Ｄ−ＦＦ回路３２からの信号Ｓ３２と、Ｄ−ＦＦ回路３４からの信号Ｓ３４との排他的論理和を示す判定信号Ｓ４２を生成する。

ここで、コンパレータ１２，２２として、メイン回路と同じ構成のコンパレータを使用する事で温度特性を合わせる事が出来る。集積回路では素子の相対バラつきが小さいため、無調整でも一定精度のギャップ検出が可能となる。

以下、図１に示すギャップ検出回路１の動作を図３を参照しながら説明する。
［第１の動作例］
本動作例では、センサ１０と対象物との距離が所定の範囲内である場合を説明する。
図３は、信号Ｓ１と信号Ｓ２との差分信号ＳＤの電圧レベルがしきい値Ｖｔｈ２を超える場合のギャップ検出回路１の各信号の波形図である。
図３Ａは信号Ｓ１と信号Ｓ２との差分信号ＳＤの波形図、図３ＢはＮＯＴ回路１６の出力信号Ｓ１６の波形図、図３ＣはＮＯＴ回路２４の出力信号Ｓ２４の波形図、図３ＤはＤ−ＦＦ回路３４の出力信号Ｓ３４の波形図、図３ＥはＤ−ＦＦ回路３２の出力信吾Ｓ３２の波形図、図３ＦはＸＯＲ回路４の判定信号Ｓ４２の波形図である。

図３Ａに示すように、センサ１０からの信号Ｓ１と信号Ｓ２との差分信号ＳＤは、しきい値Ｖｔｈ２を超える振幅を有している。
図３Ｂに示すように、コンパレータ１２は、図３Ａに示す差分信号ＳＤの電圧レベルＶｉｎが上昇してしきい値（Ｖｔｈ１）より高くなると出力信号Ｓ１２の電圧レベルを立ち上げる。一方、コンパレータ１２は、差分信号ＳＤの電圧レベルＶｉｎが下降してしきい値（−Ｖｔｈ１）より低くなると出力信号Ｓ１２の電圧レベルを立ち下げる。

出力信号Ｓ１２は、ＮＯＴ回路１４で反転されて信号Ｓ１４としてＤ−ＦＦ回路３２のクロック端子ＣＰに入力される。
また、出力信号Ｓ１２は、ＮＯＴ回路１４，１６で各々反転されて信号Ｓ１６としてＤ−ＦＦ回路３４のクロック端子ＣＰに入力される。
すなわち、Ｄ−ＦＦ回路３２とＤ−ＦＦ回路３４とは逆相のクロック信号に基づいて動作する。

一方、図３Ｃに示すように、コンパレータ１２と並列に設けられたコンパレータ２２は、図３Ａに示す差分信号ＳＤの電圧レベルＶｉｎが上昇してしきい値（Ｖｔｈ２）より高くなると出力信号Ｓ２２の電圧レベルを立ち上げる。一方、コンパレータ２２は、差分信号ＳＤの電圧レベルＶｉｎが下降してしきい値（−Ｖｔｈ２）より低くなると出力信号Ｓ２２の電圧レベルを立ち下げる。
ここで、しきい値Ｖｔｈ２は、Ｖｔｈ１より大きいため、差分信号ＳＤがしきい値Ｖｔｈ２を超える振幅を有する場合には、図３Ｂ，図３Ｃに示すように、信号Ｓ１２の立ち上がりの後に信号Ｓ２２が立ち上がり、信号Ｓ１２の立ち下りの後に信号Ｓ２２が立ち下がる。
また、信号Ｓ１２と信号Ｓ２２とは共に、対象物の回転周期に応じた周期（パルス幅）でハイレベルとローレベルとを交互に切り換える。

そして、Ｄ−ＦＦ回路３２は、図３Ｅに示すように、信号Ｓ１４が立ち上がる（信号Ｓ１６が立ち下がる）タイミングにおける信号Ｓ２４のレベルを保持した信号Ｓ３２を生成し、これをＸＯＲ回路４２に出力する。

一方、Ｄ−ＦＦ回路３４は、図３Ｄに示すように、信号Ｓ１６が立ち上がるタイミングにおける信号Ｓ２４のレベルを保持した信号Ｓ３４を生成し、これをＸＯＲ回路４２に出力する。

そして、ＸＯＲ回路４２は、図３Ｆに示すように、Ｄ−ＦＦ回路３２からの信号Ｓ３２と、Ｄ−ＦＦ回路３４からの信号Ｓ３４との排他的論理和を示す判定信号Ｓ４２を生成する。

図３Ａ，図３Ｂ，図３Ｃに示すように、信号Ｓ１と信号Ｓ２との差分信号ＳＤの電圧レベルがしきい値Ｖｔｈ２より高い場合は、信号Ｓ１６の立ち上がりタイミングでの信号Ｓ２４の論理レベルと、信号Ｓ１６の立ち下がりタイミングでの信号Ｓ２４の論理レベルとは異なる。
すなわち、Ｄ−ＦＦ回路３２の出力信号Ｓ３２と、Ｄ−ＦＦ回路３４の出力信号Ｓ３４とでは論理レベルが異なる。そのため、ＸＯＲ回路４２において、信号Ｓ３２と信号Ｓ３４との排他的論理和を示す判定信号Ｓ４２を生成することで、判定信号Ｓ４２がハイレベルである場合は、差分信号ＳＤの電圧レベルがしきい値Ｖｔｈ２より高く、ローレベルである場合は差分信号ＳＤの電圧レベルがしきい値Ｖｔｈ２より低いことが分かる。
すなわち、判定信号Ｓ４２がハイレベルである場合は、センサ１０と対象物との距離が所定の範囲内であることが分かる。

［第２の動作例］
図４は、信号Ｓ１と信号Ｓ２との差分信号ＳＤの電圧レベルがしきい値Ｖｔｈ１を超え、しきい値Ｖｔｈ２を超えない場合のギャップ検出回路１の各信号の波形図である。
図４Ａは信号Ｓ１と信号Ｓ２との差分信号ＳＤの波形図、図４ＢはＮＯＴ回路１６の出力信号Ｓ１６の波形図、図４ＣはＮＯＴ回路２４の出力信号Ｓ２４の波形図、図４ＤはＤ−ＦＦ回路３４の出力信号Ｓ３４の波形図、図４ＥはＤ−ＦＦ回路３２の出力信吾Ｓ３２の波形図、図４ＦはＸＯＲ回路４の判定信号Ｓ４２の波形図である。

図４Ａに示すように、差分信号ＳＤは、しきい値Ｖｔｈ１より高くなるが、しきい値Ｖｔｈ２より高くはならない。
図４Ｂに示すように、コンパレータ１２は、図４Ａに示す差分信号ＳＤの電圧レベルＶｉｎが上昇してしきい値（Ｖｔｈ１）より高くなると出力信号Ｓ１２の電圧レベルを立ち上げる。一方、コンパレータ１２は、差分信号ＳＤの電圧レベルＶｉｎが下降してしきい値（−Ｖｔｈ１）より低くなると出力信号Ｓ１２の電圧レベルを立ち下げる。

これにより、図４Ｂに示すように、出力信号Ｓ１６は、対象物の回転周期に応じたパルスパ幅でハイレベルとローレベルで切り替わる。

一方、図４Ｃに示すように、コンパレータ２２は、図４Ａに示す差分信号ＳＤの電圧レベルＶｉｎはしきい値（Ｖｔｈ２）に達しないため、ローレベルを常に示す出力信号Ｓ２２を生成する。

そして、Ｄ−ＦＦ回路３２は、図４Ｅに示すように、信号Ｓ１４が立ち上がる（信号Ｓ１６が立ち下がる）タイミングにおける信号Ｓ２４のレベルを保持した信号Ｓ３２を生成し、これをＸＯＲ回路４２に出力する。このとき、信号Ｓ３２は、常にローレベルになる。

Ｄ−ＦＦ回路３４は、図４Ｄに示すように、信号Ｓ１６が立ち上がるタイミングにおける信号Ｓ２４のレベルを保持した信号Ｓ３４を生成し、これをＸＯＲ回路４２に出力する。このとき、信号Ｓ３４は常にローレベルになる。

そして、ＸＯＲ回路４２は、図４Ｆに示すように、Ｄ−ＦＦ回路３２からの信号Ｓ３２と、Ｄ−ＦＦ回路３４からの信号Ｓ３４との排他的論理和を示す判定信号Ｓ４２を生成する。
このとき、信号Ｓ３２と信号Ｓ３４は共に常にローレベルであるため、判定信号Ｓ４２は常にローレベルを示す。
判定信号Ｓ４２がローレベルである場合は、センサ１０と対象物との距離が所定の範囲内にないことが分かる。

なお、信号Ｓ１と信号Ｓ２との差分信号ＳＤの電圧レベルの大きさがしきい値Ｖｔｈ１より小さい場合は、Ｄ−ＦＦ回路３２，３４は動作せず、判定信号Ｓ４２は無効となる。

以上説明したように、本実施形態のギャップ検出回路１によれば、サンプルホールド回路を用いることなく、判定信号Ｓ４２を生成でき、高速処理が可能である。
また、ギャップ検出回路１によれば、フラッシュＡＤＣとは違い、コンパレータ１２,２２に同じレベルの入力信号を入れるため、コンパレータ１２,２２の性能差の影響を受けにくく、且つ小規模化を図ることができる。また、入力信号を分割しないため、ノイズの影響を受けにくい。

本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、ヒステリシスが異なる２つのコンパレータ１２，２２を並列に設けた場合を例示したが、例えば、コンパレータ２２よりヒステリシスが大きいコンパレータやコンパレータ１２よりヒステリシスが小さいコンパレータをさらに単数または複数並列に設けてもよい。これにより、検知可能なギャップ範囲を増やすことができる。

また、図１に示すＮＯＴ回路１４，１６，２４、Ｄ−ＦＦ回路３２，３４およびＸＯＲ回路４２による論理回路は、コンパレータ１２，２２のヒステリシス特性の相違を利用して判定信号を生成するものあれば特に限定されない。

また、上述した実施形態では、車両の構成要素（対象物）の回転を非接触で検出するセンサ１０からの信号を処理する場合を例示したが、センサ以外からの差動信号を基に処理を行う場合にも本発明は適用可能である。

本発明は、信号レベルが一定の幅に属するか否かを判定するセンサシステムに適用可能である。

１…ギャップ検出回路
１０…センサ
１２，２２…コンパレータ
１４，１６，２４…ＮＯＴ回路
３２，３４…Ｄ−ＦＦ回路
４２…ＸＯＲ回路

Claims (6)

1. 差動信号を構成する第１の信号と第２の信号とを比較し、当該比較結果に応じた第１の出力信号を出力し、ヒステリシス特性を有した第１のコンパレータと、
   前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第２の出力信号を出力し、前記第１のコンパレータとは異なるヒステリシス特性を有した第２のコンパレータと、
   前記第１の出力信号と前記第２の出力信号とを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成する信号生成回路と
   を有する信号処理回路。
2. 前記第１のコンパレータは、前記第２のコンパレータと比べて、前記ヒステリシスの幅が狭く、
   前記信号生成回路は、前記第１の出力信号の立ち上がりと立下りのタイミングにおける前記第２の出力信号のレベルを基に前記判定信号を生成する
   請求項１に記載の信号処理回路。
3. 前記第１のコンパレータは、前記第１の信号が前記第２の信号に比べて第１のしきい値より高くなると前記第１の出力信号の論理レベルを反転させ、前記第２の信号が前記第１の信号に比べて第２のしきい値より高くなると前記第１の出力信号の論理レベルを反転させ、
   前記第２のコンパレータは、前記第１の信号が前記第２の信号に比べて前記第１のしきい値より高い第３のしきい値より高くなると前記第２の出力信号の論理レベルを反転させ、前記第２の信号が前記第１の信号に比べて前記第２のしきい値より高い第４のしきい値より高くなると前記第２の出力信号の論理レベルを反転させる
   請求項１または請求項２に記載の信号処理回路。
4. 前記信号生成回路は、前記第１の出力信号の立上がりタイミングでの前記第２の出力信号の論理レベルと、前記第１の出力信号の立下りのタイミングでの前記第２の出力信号の論理レベルとが異なる場合に所定の論理レベルになる前記判定信号を生成する
   請求項５に記載の信号処理回路。
5. 前記信号生成回路は、
   前記第１の出力信号の反転信号を入力する第１のクロックパルス端子と、前記第２の出力信号の反転信号を入力する第１のデータ入力端子と、第１の出力端子とを備えた第１のフリップフロップ回路と、
   前記第１の出力信号を入力する第２のクロックパルス端子と、前記第２の出力信号の反転信号を入力する第２のデータ入力端子と、第２の出力端子とを備えた第２のフリップフロップ回路と、
   前記第１の出力端子からの出力信号と前記第２の出力端子からの出力信号との排他的論理和を示す前記判定信号を出力する論理回路と
   を有する
   請求項１〜４のいずれかに記載の信号処理回路。
6. 対象物の回転を非接触で検出し、当該検出に応じた差動信号を構成する入力した第１の信号と第２の信号を生成するセンサと、
   前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第１の出力信号を出力し、ヒステリシス特性を有した第１のコンパレータと、
   前記第１の信号と前記第２の信号とを比較し、当該比較結果に応じた第２の出力信号を出力し、前記第１のコンパレータとは異なるヒステリシス特性を有した第２のコンパレータと、
   前記第１の出力信号と前記第２の出力信号とを基に、前記差動信号の振幅が所定の条件を満たすか否かを判定するための判定信号を生成する信号生成回路と
   を有するセンサシステム。