CN103477303B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103477303B
CN103477303B CN201280014530.0A CN201280014530A CN103477303B CN 103477303 B CN103477303 B CN 103477303B CN 201280014530 A CN201280014530 A CN 201280014530A CN 103477303 B CN103477303 B CN 103477303B
Authority
CN
China
Prior art keywords
voltage
signal
circuit
output
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280014530.0A
Other languages
English (en)
Other versions
CN103477303A (zh
Inventor
刘·G·蔡-奥安
查利·马塔尔
马修·L·西弗森
孔小华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103477303A publication Critical patent/CN103477303A/zh
Application granted granted Critical
Publication of CN103477303B publication Critical patent/CN103477303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

本文揭示一种具有用以控制芯片上电压调整的芯片上电压调整器的半导体装置和用于芯片上电压调整的方法。一种半导体装置包含定位在接地总线与电源总线之间的电路。电源开关阵列定位在所述电路与所述接地总线或所述电源总线中的一者之间以在所述电路上产生虚拟电压。监视器定位在所述接地总线与所述电源总线之间。所述监视器经配置以模拟所述电路的关键路径且基于所述所模拟的关键路径的输出而输出电压调节信号。控制器经配置以接收所述电压调节信号且将控制信号输出到所述电源开关阵列以控制所述虚拟电压。

Description

半导体装置
技术领域
本文揭示的实施例涉及一种半导体电路，其具有用以控制施加到受控电路或测试中的装置的电压和电流的芯片上电压调整器。
背景技术
并入有集成电路(例如专用集成电路(ASIC))的电子装置常常使用省电技术来减少电力消耗且借此实现延长的电池寿命。例如移动电话和个人数字助理(PDA)的小型便携式装置(例如)通常并入有用于实施非活动模式以限制逻辑电路的功率消耗的电路。非活动模式可包含待机模式、低功率模式和休眠模式。
数字电路中(且更具体来说，互补金属氧化物半导体(CMOS)电路中)的电力耗散大致与供应电压的平方成比例。因此，用以实现低功率性能的有效方式是按比例缩减供应电压。ASIC上的CMOS电路能够以显著减小的功率电平操作。然而，为了避免传播延迟的增加，也减小CMOS装置的阈值电压。
阈值电压的减少通常归因于金属氧化物半导体(MOS)装置的亚阈值泄漏电流的改变而导致待机电流的增加。流经“关断”晶体管的泄漏电流趋向于随着装置的阈值电压减小而按指数律增加。因此，在延长的时间周期内保持于非活动模式的例如移动电话和PDA等电子装置可显现出显著的泄漏电流，且在非活动模式期间导致对电池电力的不当汲取。
为了减少待机模式期间的泄漏电流，一些ASIC包含电连接在CMOS电路的逻辑门与电源总线VDD或接地总线VSS之间的电源开关(例如，头部开关和／或脚部开关)。头部开关可为定位在ASIC核心或区块的本地电源总线布线与顶层电源总线布线之间的PMOS晶体管。脚部开关可为定位在本地接地总线与顶层接地总线之间的NMOS晶体管。一般来说，头部开关和脚部开关为将到测试中的电路或正受控制的电路的源的电源或接地电位断开连接的CMOS或其它装置。电源开关可在本文中用于指代头部开关或脚部开关中的任一者。
在非活动模式(“休眠模式”)期间，电源开关(例如，头部开关和／或脚部开关)断开以将逻辑门从电源／接地源断开连接，且借此使所连接电路上的电压“崩溃”。因为头部开关或脚部开关具有高阈值电压，所以由电源开关(例如，头部开关和／或脚部开关)从电源汲取的泄漏电流的量相对于原本将流经逻辑门的泄漏电流实质上减少。在活动或操作模式期间，头部开关或脚部开关接通以分别将电源或接地连接到门。因此，在活动模式期间，逻辑门由实质上相同电压供电，就好像其直接连接到电源和接地一样。
现将描述针对常规电源开关实施方案的实例。图1说明常规半导体装置100。半导体装置100包含至少一个电路105和控制器110。控制器110确定包含在电源开关阵列或矩阵115中的脚部开关(例如，NMOS晶体管)是“接通”还是“断开”。特定来说，控制器110经配置以接收指示电路105是否正在活动模式中操作或者电路105是否可进入或保持在闲置状态或休眠模式中的外部信号。基于所述外部信号，控制器110信令电源开关矩阵115的开关(例如，脚部开关)“接通”或“断开”(例如，通过将信号施加到其栅极)。电源开关矩阵115连接在电路105处的本地接地与携载接地电压VSS的接地总线120之间。图1中还展示将电源电压VDD提供到电路105的电源总线125。
图2说明常规头部开关配置。半导体装置200包含至少一个电路205和控制器210。控制器210确定包含在电源开关阵列或矩阵215中的头部开关(例如，PMOS晶体管)是“接通”还是“断开”。特定来说，控制器210经配置以接收指示电路205是否正在活动模式中操作或者电路205是否可进入或保持在闲置状态或休眠模式中的外部信号。基于所述外部信号，控制器210信令电源开关矩阵215的头部开关“接通”或“断开”(例如，通过将信号施加到其栅极)。电源开关矩阵215连接在电路205处的本地VDD与携载供应电压VDD的电源总线225之间。图2中还展示耦合到电路205的接地总线／VSS220。
如鉴于上文参看图1和2给出的描述将了解，控制器(110、210)基于从外部实体接收的模式信号将开关矩阵(115、215)接通或断开。然而，可共同组成电源开关矩阵(115、215)的多个晶体管从第一状态(例如，断开)到第二状态(例如，接通)的变换可潜在地致使在相应半导体装置(100、200)中引发显著涌入电流(inrush current)，这可导致受控制电路(105、205)的损坏或故障。
发明内容
一实施例可包含一种半导体装置，所述半导体装置包括：电路，其定位在接地总线与电源总线之间；电源开关阵列，其定位在所述电路与接地总线或电源总线中的一者之间以在电路上产生虚拟电压；监视器，其定位在接地总线与电源总线之间，所述监视器经配置以模拟所述电路的关键路径且基于所模拟的关键路径的输出而输出电压调节信号；以及控制器，其经配置以接收电压调节信号且将控制信号输出到电源开关阵列以控制虚拟电压。
另一实施例可包含一种控制半导体装置中的电压的方法，所述半导体装置具有定位在接地总线与电源总线之间的电路，以及定位在所述电路与接地总线或电源总线中的一者之间以在电路上产生虚拟电压的电源开关阵列。所述方法包含：确立电路的目标电压和时钟频率；模拟所述电路的关键路径；基于所模拟的关键路径的输出而输出电压调节信号；以及通过控制电源开关阵列的设定基于电压调节信号调节虚拟电压。
另一实施例可包含一种控制半导体装置中的电压的方法，所述半导体装置具有定位在接地总线与电源总线之间的电路，以及定位在所述电路与接地总线或电源总线中的一者之间以在电路上产生虚拟电压的电源开关阵列。所述方法包含：用于确立电路的目标电压和时钟频率的步骤；用于模拟所述电路的关键路径的步骤；用于基于所模拟的关键路径的输出而输出电压调节信号的步骤；以及用于通过控制电源开关阵列的设定基于电压调节信号调节虚拟电压的步骤。
另一实施例可包含一种半导体装置，其具有定位在接地总线与电源总线之间的电路，以及定位在所述电路与接地总线或电源总线中的一者之间以在电路上产生虚拟电压的电源开关阵列，所述半导体装置包括：用于确立电路的目标电压和时钟频率的装置；用于模拟所述电路的关键路径的装置；用于基于所模拟的关键路径的输出而输出电压调节信号的装置；以及用于通过控制电源开关阵列的设定基于电压调节信号调节虚拟电压的装置。
附图说明
呈现附图来辅助对本发明的实施例的描述，且仅出于说明而非限制所述实施例的目的来提供附图。
图1说明常规脚部开关配置。
图2说明常规头部开关配置。
图3A说明具有脚部开关控制的虚拟VSS的半导体装置。
图3B说明具有头部开关控制的虚拟VDD的半导体装置。
图4说明图3A和3B中说明的控制单元的监视器的细节。
图5说明图4的延迟合成器的细节。
图6A-6B说明解码器处的时序图。
图6C说明解码器的I／O表。
图7A说明在从休眠模式到活动模式的变换期间图1的常规电路上的电压。
图7B说明在从休眠模式到活动模式的变换期间图3A或3B的电路上的电压。
图8说明图3A和3B中说明的控制单元的控制器的细节。
图9说明芯片上电压调整的方法。
图10说明无线通信网络。
具体实施方式
在以下针对本发明特定实施例的描述和有关图式中揭示本发明的若干方面。可在不脱离本发明的范围的情况下设计替代实施例。此外，将不会详细描述本发明的众所周知的元件，或将省略所述元件，以免混淆本发明的相关细节。
本文使用词语“示范性”来表示“充当实例、例子或说明”。本文中被描述为“示范性的”任何实施例不必须被理解为比其它实施例优选或有利。同样，术语“本发明的实施例”并非要求本发明的所有实施例包括所论述的特征、优点或操作模式。
本文中所使用的术语仅出于描述特定实施例的目的且并不希望限制本发明的实施例。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包括复数形式。将进一步了解，术语“包含”和／或“包括”在用于本文中时指定所陈述的特征、整数、步骤、操作、元件和／或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和／或其群组的存在或添加。
此外，依据将由(例如)计算装置的元件执行的动作序列来描述许多实施例。将认识到，可由特定电路(例如，专用集成电路(ASIC))、由正由一个或一个以上处理器执行的程序指令或由两者的组合来执行本文中所述的各种动作。此外，可认为本文中所述的这些动作序列完全实施于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可以许多不同形式来体现，所有所述形式均被涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例的每一者来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述的动作)的逻辑”。
在本文描述的所揭示的实施例中，包含在电源开关矩阵内的电源开关定位在包含例如处理器核心(其可通常视为测试中的装置(DUT))等复杂电路的一个或一个以上电路与为半导体装置的所述一个或一个以上电路供电的电源(例如，VDD或VSS)之间。电源开关上的电压降产生虚拟电压参考(虚拟VSS或虚拟VDD)，其控制所述一个或一个以上电路上的电压。
图3A说明根据本发明的实施例的半导体装置300。半导体装置300包含至少一个电路／DUT305和控制器310。控制器310控制包含在电源开关阵列315中的电源开关(例如，脚部开关，其可体现为NMOS晶体管)是“接通”还是“断开”。控制器310包含在控制单元335内，控制单元335进一步包含监视器330。将了解，这些布置不意图限制各个实施例，且所述实施例涵盖可实现所揭示的功能性的任何配置。举例来说，描述为由控制器310执行的各个功能可由监视器330或可完全或部分执行所描述的功能性的任何其它元件执行。因此，图示和本文所含的相关联论述仅用于促进对各个方面和实施例的理解。
监视器330可经配置以接收外部信号(例如，控制位、启用、复位等)以指示半导体装置的各个操作参数。关于图4A和4B说明模式电路的额外细节。另外，可将模式指示符输入到控制器310，从而指示电路／DUT305的模式(例如，电路／DUT305将在活动模式、一个或一个以上中间模式还是休眠模式中操作)。监视器330进一步经配置以经由VDD和虚拟参考Vvss322测量电路／DUT305上的电压。换句话说，监视器330可经配置以测量供电总线(VDD)325和Vvss322上的电压。监视器330基于所接收的控制位和来自电路／DUT305上的所测得电压的反馈而向控制器310输出来自监视器330的一个或一个以上控制信号(例如，AVS_Up、AVS_Dn)。在一实例中，所述反馈可向控制器310指示电路／DUT305上的电压领先(例如，过高)、落后(例如，过低)。基于所述反馈，监视器可通过到控制器310的控制信号(例如，AVS_Up、AVS_Dn)调节Vvss。
控制器310又可信令电源开关阵列315基于来自监视器电路的控制信号(例如，AVS_Up、AVS_Dn)、模式信号和步长信号“接通”或“断开”个别电源开关。在所说明的脚部开关实施方案中，电源开关阵列315耦合电路／DUT305处的Vvss322与携载接地电压VSS的接地总线320之间。步长输入可设定对应于每一向上／向下命令的递增调节大小。模式信号可设定例如休眠、一个或一个以上中间模式和完全唤醒等多种电路状态模式。举例来说，模式信号被设定为休眠状态，电源开关阵列315中的电源开关(例如，NMOS晶体管)将全部设定到断开位置。如果模式信号设定为完全唤醒，那么电源开关阵列315中的电源开关将全部设定到接通位置。如果模式信号设定为中间状态，那么电源开关将初始设定为针对所述设定的适当初始状态。可基于来自经由Vvss的反馈调整电路／DUT305上的实际电压的监视器330的控制信号从初始状态调节所述开关。
可从命令单元350提供命令信号(例如，模式、控制位和时钟的参考频率)。在一个实施例中，命令单元350可基于具有正被控制的电路／DUT305的特性的查找表。命令单元350可直接或间接将各个电路参数和设定提供到控制单元335(例如，经由时钟产生器340提供频率)。时钟产生器340基于来自命令单元350的设定针对查找表中定义的各个操作点产生时钟频率。
以下是命令单元350的说明各个命令和操作组合的一些实例查找表值。举例来说，可针对测试中的电路／测试中的装置(DUT)305的对应于各种操作模式的各个参数产生查找表。此外，在从一个模式到另一模式的变换期间，可使用模式信号来指示下一变换层级。下文论述针对各个变换的控制单元335动作。
表1
在休眠状态中，所有电源开关将设定为断开状态以从测试中的电路／DUT移除电力。相比之下，在完全唤醒状态中，所有电源开关将为接通。在休眠或完全唤醒状态的任一者中，控制位可设定为预先定义的默认状态(例如，未设定延迟元件)或任何随机状态(例如，如上文指示的“不适用”)，因为当电源开关全部接通或全部断开时不必进行实际控制。
对于递增变换(例如，从休眠模式到完全唤醒模式)，控制器310可基于模式、控制位和到监视器330的电压潜在反馈(例如，Vvss)而调节电源开关设定。一般来说，随着模式变换，确立电压，且随后设定频率(例如，经由到时钟产生器340的信号)。举例来说，可使用定时计数器或来自控制单元335的确认信号(未说明)延迟频率设定。相比之下，当模式变换为递减(例如，从完全唤醒模式或中间模式到休眠模式)时，可在进入休眠模式之前减小频率。
图3B说明头部开关配置301中的布置。在此配置中，电源开关阵列315定位在具有电压VDD的电源总线325与电路／DUT305之间。因此，形成控制电路／DUT305上的电压的虚拟VDD(Vvdd)。监视器330接收来自虚拟VDD的反馈且可调整虚拟VDD与VSS之间的电压。时钟电平移位器也将按虚拟VDD和VSS缩放以使时钟信号与受控制电压匹配。其余方面类似于图3A的脚部开关配置，因此将省略进一步细节。
参看图3A和3B两者，在一实例中，监视器330可为模拟电路／DUT305的工艺-电压-温度(PVT)特性(例如，电路／DUT305上的电压)的PVT监视器。监视器330可用于使指示DUT305的当前预期条件的估计值的各个内部参数匹配，且提供控制信号来调节控制器310。下文参看图4论述监视器电路的额外细节。
图4说明监视器330的实施例。脉冲产生器410产生检测脉冲(det_pulse)且将其发送到延迟合成器420。此反馈提供测试产物以将监视器置于环回模式(即，充当环形振荡器，因此有可能测量其在时间上具有多少往返行程，借此计量过程速度)。检测脉冲为基于时钟信号的一个时钟周期宽度。此外，脉冲产生器410产生检测时钟(det_clock)且将其发送到匹配的MUX电路430。延迟合成器420是模仿DUT305的关键路径的可编程延迟链。匹配的MUX430补偿延迟合成器420中的可编程多路复用器的延迟影响。延迟比较器440基于来自延迟合成器420和匹配的MUX430的延迟差异产生控制信号(例如，电压UP／DOWN信号)。来自延迟比较器440的控制信号被提供到控制器310以便调整DUT305上的电压。
监视器330内的延迟比较器440比较延迟状态且确定控制器310的当前设定应增加、减小还是保持不变。对于此实施例，将来自延迟合成器420的Ds_out信号提供到D触发器441的数据(D)输入且提供到缓冲器442的输入。442的输出耦合到D触发器443的数据输入且耦合到缓冲器444的输入。缓冲器444的输出耦合到D触发器445的数据输入。将来自匹配的MUX430的输出信号(Dm_out)提供到D触发器441、443和445的时钟输入。每一D触发器基于输出信号锁存其数据输入，且将其输出(Q)提供到解码器450。解码器450基于D触发器441、443和445的输出产生到控制器310的电压控制信号，这将在下文关于图6A-6C更详细论述。
图5说明延迟合成器420的实施例。延迟合成器420的元件与DUT305由相同的虚拟电源电压(例如，VDD和虚拟Vss或虚拟VDD和VSS)供电，使得实际和模拟路径两者上的电压相同。延迟合成器420可含有允许DUT305的灵活建模的多种元件。举例来说，静态逻辑422可含有具有高阈值电压(HVT)、标称阈值电压(NVT)和低阈值电压(LVT)元件的反相器链。动态逻辑424可被视为扩散主导路径且可含有NVT／LVT元件。另外，可模拟多个线级。举例来说，第一线级426可模拟M2／M3中的线延迟，且另一线级428可模拟M4／M5中的线延迟。将控制位(例如，来自命令单元350)供应到延迟合成器420以配置各个级(422-428)。因此，延迟合成器420可经配置为过程监视器。通过使用不同可编程位设定，可测量前端路径(门主导)和后端路径(线主导)的频率／延迟。
图5所示的延迟合成器结构可灵活地复制具有电路组件的所要混合的关键路径。所述关键路径可被视为DUT中的具有最长延迟的信号路径。每一延迟级(422-428)可包含用于不同类型的电路组件的多个串联连接单元。每一延迟级的多路复用器可包含针对所复制关键路径中的所述延迟级的可选数目的单元。单元数目可由来自命令单元350的控制位选择且可基于具有针对给定DUT305的位设定的查找表。因此，相同延迟合成器420结构可用于模拟多种测试中的电路／装置。可通过控制针对给定DUT305的延迟合成器420中的多路复用器来个别且灵活地形成所述设定。一般来说，延迟合成器420结构可包含任何数目的延迟级，且每一延迟级可仿真任何类型的电路，且可包含任何数目的单元。此结构提供了复制测试中的装置的关键路径的较大灵活性。
返回参看图4，如上文论述，监视器330基于对测试中的装置的关键路径的模拟产生电压控制信号。DUT上的虚拟电压用于至少对延迟合成器的各个元件供电，延迟合成器提供用于电压控制的反馈路径。由于监视器330与DUT形成于相同的裸片上且由相同虚拟电源电压供电，所以监视器330和DUT305两者将经历类似的工艺-电压-温度(PVT)特性。因此，监视器330可用于使DUT305的各个内部参数匹配以提供DUT305的当前条件的估计值，且提供控制信号来调节控制器310。包含延迟合成器和匹配的MUX的示范性监视电路的额外细节可查阅2008年8月26日颁布的标题为“电子装置的自适应电压缩放(ADAPTIVE VOLTAGE SCALING FOR AN ELECTRONICSDEVICE)”的第7,417,482号美国专利，其全文以引用的方式并入本文中。
图6A-6C说明电压比较器440的实施例的操作的方面。举例来说，图6A说明电压步降过程的时序图。在图6的顶部说明时钟信号(CLK)。时钟信号的上升沿触发检测脉冲信号412(其被输入到延迟合成器420中)。延迟合成器420在正从脉冲产生器经由延迟合成器420传播到延迟比较器440的检测脉冲信号412中造成延迟610。在时钟信号CLK的第二上升沿处发生检测时钟信号414，此时检测到N0、N1和N2的值。N0、N1和N2分别是延迟比较器440的触发器441、443、445的输出。在所说明的实例中，延迟610致使在检测时钟信号414触发时触发器输出N0、N1和N2中的每一者仍处于高状态，如图6A中可见。在图6B中说明的另一实例中，由延迟合成器420引起的延迟620致使在检测时钟信号414触发时触发器输出N0、N1和N2全部处于低状态中。
图6C说明延迟比较器440的解码器450的状态表。取决于N0、N1和N2(其是延迟比较器440的输入)的状态，解码器450将激活AVS_up输出、AVS_dn输出或不激活任一者(这指示不需要对控制器310的调节)。特定来说，如图6C中说明，当N0、N1和N2全部被检测为低时，解码器450激活到控制器310的向上输出(AVS_up)以增加DUT305上的电压。当N0、N1和N2全部被检测为高时，解码器450激活到控制器310的向下输出(AVS_dn)以减小DUT305上的电压。在输入N0、N1和N2的所有其它情况下，将不输出向上或向下信号的任一者。如从图4可见，缓冲器442和444在触发器443的输出中产生一缓冲器延迟，且在触发器445的输出中产生两缓冲器延迟。缓冲器442和444的每一者可经设计以提供预定延迟量，例如最高时钟频率下时钟周期的5％。每一触发器441、443和445在其数据输入上的脉冲比其时钟输入上的脉冲更早到达的情况下提供逻辑高，且否则提供逻辑低。如果虚拟电源电压太低，那么由延迟合成器420复制的关键路径的总延迟较长，且所有三个触发器可提供逻辑低。相反，如果虚拟电源电压太高，那么所复制关键路径的总延迟小于目标频率，且所有三个触发器可提供逻辑高。因此，如果延迟合成器420在给定数目的延迟元件的范围内对DUT305的关键路径建模，那么确定不需要调节。然而，如果N0、N1和N2指示差异大于两个缓冲器(领先或落后)，那么控制器增加或减小以确保虚拟电源电压被适当设定。将了解，替代配置中可存在延迟元件的较大或较小集合，这又设定变换窗口。此外，在替代实施方案中，延迟元件还可实施为微调延迟(vernier delay)。
除了如上文论述基于监视单元330调整DUT305上的电压外，实施例还可充当调整器来控制当从各个操作模式变换时的冲击电流。特定来说，当设定完全唤醒模式或休眠模式时，常规系统将仅如图7A中说明地接通或断开。举例来说，在从休眠模式到完全唤醒模式的变换期间，图1的常规电路105上的电压是VSS与VDD之间的直接切换。然而，图7B说明根据一个实施例的在从休眠模式到完全唤醒模式的变换期间图3A的电路／DUT305上的电压。
参看图7B，在从休眠模式到活动模式的转变期间，DUT305上的电压可基于如由控制器310控制的电源开关的设定而按如所说明的许多递增梯级变换。当从休眠模式(所有开关断开)变换到完全唤醒(所有开关接通)或从中间电压(V(中间))变换到休眠或完全唤醒时，变化速率可由步长输入以及控制多快切换到下一递增梯级的内部回路频率控制。举例来说，当从休眠模式变换到完全唤醒时，内部回路可斜升电压直到所有电源开关为活动的为止。然而，因为可存在多个电压梯级(基于步长输入)，所以此电压改变将相对平顺地发生且将缓解常规系统中存在的涌入电流问题。将了解，当离开或进入边界条件(休眠／完全唤醒)且维持所述边界条件时，由于电源开关完全接通或断开，因此不需要使用监视器330。
图8说明控制器310的实施例。在确定了给定操作点(其可包含用以设定延迟合成器、来自命令单元350的电压(Mode)和时钟频率的控制设定(控制位)，命令单元350可包含一个或一个以上查找表)时，将Mode信号提供到电源开关设定点逻辑810，电源开关设定点逻辑810可将Mode信号(例如，2个或2个以上位)转换为电源开关的对应设定(例如，按伏、总标度的百分比等计)。Mode信号还被提供到偏移逻辑820。这允许越控(override)偏移逻辑820以当处于休眠状态(所有电源开关断开)或完全唤醒(所有电源开关接通)中时防止振荡。电源开关设定点逻辑810的输出被提供到比较逻辑830，比较逻辑830将其与偏移逻辑820的输出比较，且基于所述比较产生输出(例如，向上递增、向下递增，或无动作)。在梯级缩放逻辑840中按步长(Step Size)缩放比较逻辑830的输出，梯级缩放逻辑840可依据电压、总标度百分比等设定递增梯级。举例来说，步长可指示需要50mV梯级，因此将以50mV间隔进行每一递增性的升高或降低。来自梯级缩放逻辑840的经缩放输出被提供到电源开关设定逻辑850。电源开关输出逻辑850将来自梯级缩放逻辑840的经缩放输出转换为电源开关阵列315的适当设定，且输出所述设定以适当调节受控制电压(Vvss／Vvdd)。将了解，电源开关阵列可不以线性方式响应。因此，电源开关设定逻辑850可包含查找表或其它装置来将所命令电压(或总标度的百分比)转换为电源开关设定。举例来说，如果来自梯级缩放逻辑840的经缩放输出为50mV，那么电源开关设定逻辑850将把50mV命令转换为待接通或断开的适当数目的电源开关。如果其被再次递增，那么可查找针对100mV的电源开关设定并将之输出到电源开关阵列315。因此，受控制电压(Vvss／Vvdd)将按所要的量递增或递减。
如图8中(以及图3A和3B中)说明，受控制电压(Vvss／Vvdd)提供到监视器电路330的反馈。监视器330输出向上信号、向下信号，或不输出向上或向下信号任一者(例如，无作为信号)，其被提供到偏移逻辑820。向上／向下信号将递增或递减偏移逻辑820，直到满足反馈回路且受控制电压电平已实现所要电平为止。
或者，内部反馈回路855可设在电源开关设定逻辑与比较逻辑830之间。内部反馈回路可用于在内部调节电源开关设定逻辑850，直到其到达来自810的设定点的值为止。举例来说，如果来自810的输出将参考设定为1.0V(1000mV)且步长为50mV，那么从0开始，在20次反复(每一次缩放到50mV)之后，电源开关设定逻辑处的设定将等于来自810的1.0V命令。在此配置中，从监视器电路330到偏移逻辑820的反馈可基于监视器电路330的结果提供进一步微调。举例来说，如果监视器电路330确定需要增加电压，那么可激活AVS_Up信号且偏移逻辑820可输出偏移，所述偏移致使比较逻辑830使到电源开关设定逻辑850的输出(由梯级缩放逻辑840缩放)递增，借此致使受控制电压增加。
虽然本发明的上述实施例已针对脚部开关和脚部开关矩阵实施方案，但应理解，本发明的其它实施例可针对头部开关实施方案(例如，具有或不具有伴随的脚部开关)。同样，虽然本发明的上述实施例已针对单一中间级，但应理解，本发明的其它实施例可使用多个中间级(例如，不同数目的脚部开关／头部开关被接通或断开)。
所属领域的技术人员将了解，可使用多种不同技术和技法中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在以上描述中始终参考的数据、指令、命令、信息、信号、位、符号及码片。
此外，所属领域的技术人员将了解，结合本文所揭示的实施例而描述的各种说明性逻辑区块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此互换性，上文已大致关于其功能性而描述了各种说明性组件、区块、模块、电路及步骤。所述功能性是实施为硬件还是软件取决于特定应用及施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但所述实施方案决定不应被解释为会导致脱离本发明的范围。
可使用经设计以执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中所揭示的实施例而描述的各种说明性逻辑区块、模块和电路。通用处理器可为微处理器，但在替代例中，处理器可为任何常规的处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、一个或一个以上微处理器与DSP核心的联合，或任何其它此配置。
鉴于以上内容，将了解，实施例可包含用于执行本文描述的各个功能的方法、序列和／或算法。因此，如图9中说明，实施例可包含控制半导体装置中的电压的方法，所述半导体装置具有定位在接地总线与电源总线之间的电路，以及定位在所述电路与接地总线或电源总线中的一者之间以在电路上产生虚拟电压的电源开关阵列。所述方法包含在框910中确立电路的目标电压和时钟频率。在框920中，模拟所述电路的关键路径。在框930中，基于所模拟的关键路径的输出而输出电压调节信号。在框940中，通过控制电源开关阵列的设定基于电压调节信号调节虚拟电压。
本文揭示的各个实施例不限于图9中说明的那些实施例，且实施例可进一步包含通过设定延迟合成器中的控制位以产生延迟输出来模拟关键路径的延迟，以及补偿延迟合成器中的可编程多路复用器的延迟以产生补偿输出。接着，实施例可将延迟输出(例如，图4的Ds_out)与补偿输出(例如，图4的Dm_out)比较且基于所述比较产生电压调节信号。电压调节信号可包含用于指示向上信号、向下信号和无作为信号的两位型式。可基于向上信号或向下信号(例如，经由控制器310)递增地改变虚拟电压。其它实施例可包含用于确立目标电压的方法，其包含接收包含休眠模式、完全唤醒模式或中间模式中的一者的模式信号，以及将模式信号转换为电源开关阵列的设定点。另外其它实施例包含通过将目标电压转换为电源开关阵列中的个别开关的设定而调节虚拟电压，以及基于步长信号缩放虚拟电压的改变量，如上文所论述。将了解，结合本文揭示的各个说明性实例和相关描述揭示了许多额外方法实施例。
图10说明其中可有利地使用本发明的一个或一个以上实施例的示范性无线通信系统1000。出于说明的目的，图10展示三个远程单元1020、1030和1050以及两个基站1040。将认识到，常规无线通信系统可具有更多的远程单元及基站。远程单元1020、1030和1050包含半导体装置1025、1035和1055(包含芯片上电压调整器，如本文所揭示)，其在如下文进一步论述的本发明的实施例中。图10展示从基站1040到远程单元1020、1030和1050的前向链路信号1080以及从远程单元1020、1030和1050到基站1040的反向链路信号1090。
在图10中，远程单元1020被展示为移动电话，远程单元1030被展示为便携式计算机，且远程单元1050被展示为无线本地回路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理)、导航装置(例如，启用GPS功能的装置)、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(例如，仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图10说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。所揭示的装置可适宜地用于包含具有芯片上电压调整器的半导体装置的任何装置中。
以上所揭示的装置和方法可经设计和配置为GDSII和GERBER计算机文件，存储在计算机可读媒体上。这些文件又被提供到基于这些文件来制造装置的制造处置器。所得产品为半导体晶片，其接着被切割成半导体裸片且封装成半导体芯片。所述芯片接着用于上文所描述的装置中。因此，在一些实施例中，具有芯片上电压调整器的半导体装置集成在至少一个半导体裸片中。
结合本文所揭示的实施例而描述的方法、序列和／或算法可直接以硬件、以由处理器执行的软件模块或以两者的组合体现。软件模块可驻存在RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移除磁盘、CD-ROM，或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于用户终端(例如，接入终端)中。在替代例中，处理器及存储媒体可作为离散组件驻留于用户终端中。
在一个或一个以上示范性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实施。如果实施于软件中，则可将功能作为计算机可读媒体上的一个或一个以上指令或码而加以存储或传输。计算机可读媒体包括计算机存储媒体与包括促进计算机程序从一处传递到另一处的任何媒体的通信媒体两者。存储媒体可为可由计算机存取的任何可用媒体。以实例方式(且并非限制)，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载送或存储呈指令或数据结构的形式的所要程序码且可由计算机存取的任何其它媒体。同样，可恰当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件，则同轴电缆、光缆、双绞线、DSL或例如红外线、无线电及微波的无线技术包括于媒体的定义中。如本文中所使用，磁盘及光盘包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常磁性地复制数据，而光盘使用激光光学地复制数据。上文的组合也应包括在计算机可读媒体的范围内。
虽然前面的揭示内容展示本发明的说明性实施例，但应注意，可在不脱离如所附权利要求书定义的本发明的范围的情况下，在其中做出各种改变和修改。无需以任何特定次序来执行根据本文中所述的本发明的实施例的方法权利要求项的功能、步骤及／或动作。此外，尽管可以单数形式描述或主张本发明的元件，但除非明确陈述限于单数，否则也涵盖复数形式。

Claims (37)

1.一种半导体装置，其包括：
电路，其定位在接地总线与电源总线之间；
电源开关阵列，其定位在所述电路与所述接地总线或所述电源总线中的一者之间以在所述电路上产生虚拟电压；
监视器，其定位在所述接地总线与所述电源总线之间，所述监视器经配置以测量所述电路上的电压且基于来自经测量的所述电路上的所述电压的反馈而输出电压调节信号；以及
控制器，其经配置以接收所述电压调节信号且将控制信号输出到所述电源开关阵列以控制所述虚拟电压，
其中所述控制器进一步经配置以接收指示目标电压的模式信号，且其中所述控制器进一步包括：
比较逻辑，其经配置以将所述目标电压与电压命令信号进行比较且输出电压差信号；及
电源开关输出逻辑，其经配置以将所述电压差信号转换为所述电压命令信号且转换为所述电源开关阵列中的个别开关的设定。
2.根据权利要求1所述的半导体装置，其中所述监视器进一步包括：
延迟合成器，其经配置以模拟所述电路的关键路径。
3.根据权利要求2所述的半导体装置，其中所述延迟合成器耦合到所述虚拟电压。
4.根据权利要求2所述的半导体装置，其中所述监视器进一步包括：
匹配的MUX电路，其经配置以补偿所述延迟合成器中的可编程多路复用器的延迟。
5.根据权利要求4所述的半导体装置，其中所述监视器进一步包括：
延迟比较器，其经配置以将所述延迟合成器的输出与匹配的MUX电路的输出比较，且基于所述比较产生所述电压调节信号。
6.根据权利要求1所述的半导体装置，其中所述电压调节信号包含向上信号、向下信号和无作为信号。
7.根据权利要求1所述的半导体装置，其中所述电源开关阵列是定位在所述电路与所述接地总线之间的脚部开关阵列或定位在所述电路与所述电源总线之间的头部开关阵列中的至少一者。
8.根据权利要求1所述的半导体装置，其中所述半导体装置集成在至少一个半导体裸片中。
9.根据权利要求1所述的半导体装置，其进一步包括选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组的装置，所述半导体装置集成到所述装置中。
10.根据权利要求1所述的半导体装置，其中所述模式信号识别休眠模式、完全唤醒模式或中间模式中的至少一者。
11.根据权利要求1所述的半导体装置，其中所述目标电压用作所述电源开关阵列的设定点。
12.根据权利要求11所述的半导体装置，其中所述控制器进一步包括：
电源开关设定点逻辑，其经配置以将所述模式信号转换为所述电源开关阵列的所述设定点。
13.根据权利要求1所述的半导体装置，其中所述控制器进一步包括：
偏移逻辑，其经配置以接收来自所述控制器的所述控制信号且基于所述控制信号产生所述目标电压的偏移。
14.根据权利要求13所述的半导体装置，其中所述偏移逻辑进一步经配置以接收所述模式信号。
15.根据权利要求14所述的半导体装置，其中在所述模式信号指示所有电源开关应接通或断开的情况下禁用所述偏移逻辑。
16.根据权利要求1所述的半导体装置，其中所述控制器进一步包括：
梯级缩放逻辑，其经配置以接收指示所述电压差信号的改变量的梯级信号。
17.根据权利要求13所述的半导体装置，其中所述比较逻辑进一步经配置以接收所述偏移且基于所述偏移调节所述电压差信号。
18.一种控制半导体装置中的电压的方法，所述半导体装置具有定位在接地总线与电源总线之间的电路，以及定位在所述电路与所述接地总线或所述电源总线中的一者之间以在所述电路上产生虚拟电压的电源开关阵列，所述方法包括：
基于指示目标电压的接收模式信号确立所述目标电压且确立所述电路的时钟频率；
测量所述电路上的电压；
基于来自经测量的所述电路上的所述电压的反馈而输出电压调节信号；
通过控制所述电源开关阵列的设定基于所述电压调节信号调节所述虚拟电压；将所述目标电压与电压命令信号进行比较且输出电压差信号；以及
将所述电压差信号转换为所述电压命令信号且转换为所述电源开关阵列中的个别开关的设定。
19.根据权利要求18所述的方法，进一步包括，模拟所述电路的关键路径，其中模拟所述关键路径包括通过设定延迟合成器中的控制位以产生延迟输出来模拟所述关键路径的延迟。
20.根据权利要求19所述的方法，其进一步包括：
补偿所述延迟合成器中的可编程多路复用器的延迟以产生补偿输出。
21.根据权利要求20所述的方法，其进一步包括：
将所述延迟输出与所述补偿输出比较；以及
基于所述延迟输出与所述补偿输出的所述比较产生所述电压调节信号。
22.根据权利要求21所述的方法，其中产生所述电压调节信号包含产生向上信号、向下信号和无作为信号。
23.根据权利要求22所述的方法，其进一步包括：
基于所述向上信号或所述向下信号递增地改变所述虚拟电压。
24.根据权利要求18所述的方法，其中确立所述目标电压包含接收包含休眠模式、完全唤醒模式或中间模式中的一者的模式信号。
25.根据权利要求24所述的方法，其进一步包括：
将所述模式信号转换为所述电源开关阵列的设定点。
26.根据权利要求18所述的方法，其中调节所述虚拟电压进一步包括：
基于步长信号缩放所述虚拟电压的改变量。
27.一种半导体装置，其具有定位在接地总线与电源总线之间的电路，以及定位在所述电路与所述接地总线或所述电源总线中的一者之间以在所述电路上产生虚拟电压的电源开关阵列，所述半导体装置包括：
用于基于指示目标电压的接收模式信号确立所述目标电压的装置；
用于确立所述电路的时钟频率的装置；
用于测量所述电路上的电压的装置；
用于基于来自经测量的所述电路上的所述电压的反馈而输出电压调节信号的装置；
用于通过控制所述电源开关阵列的设定基于所述电压调节信号调节所述虚拟电压的装置；
用于将所述目标电压与电压命令信号进行比较且输出电压差信号的装置；以及
用于将所述电压差信号转换为所述电压命令信号且转换为所述电源开关阵列中的个别开关的设定的装置。
28.根据权利要求27所述的半导体装置，进一步包括，用于模拟所述电路的关键路径的装置，其中所述用于模拟所述关键路径的装置包括用于通过设定延迟合成器中的控制位以产生延迟输出来模拟所述关键路径的延迟的装置。
29.根据权利要求28所述的半导体装置，其进一步包括：
用于补偿所述延迟合成器中的可编程多路复用器的延迟以产生补偿输出的装置。
30.根据权利要求29所述的半导体装置，其进一步包括：
用于将所述延迟输出与所述补偿输出比较的装置；以及
用于基于所述延迟输出与所述补偿输出的所述比较产生所述电压调节信号的装置。
31.根据权利要求30所述的半导体装置，其中所述用于产生所述电压调节信号的装置包含用于产生向上信号、向下信号和无作为信号的装置。
32.根据权利要求31所述的半导体装置，其进一步包括：
用于基于所述向上信号或所述向下信号递增地改变所述虚拟电压的装置。
33.根据权利要求27所述的半导体装置，其中所述用于确立所述目标电压的装置包含用于接收包含休眠模式、完全唤醒模式或中间模式中的一者的模式信号的装置。
34.根据权利要求33所述的半导体装置，其进一步包括：
用于将所述模式信号转换为所述电源开关阵列的设定点的装置。
35.根据权利要求27所述的半导体装置，其中所述用于调节所述虚拟电压的装置进一步包括：
用于基于步长信号缩放所述虚拟电压的改变量的装置。
36.根据权利要求29所述的半导体装置，其中所述半导体装置集成在至少一个半导体裸片中。
37.根据权利要求29所述的半导体装置，其进一步包括选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组的装置，所述半导体装置集成到所述装置中。
CN201280014530.0A 2011-02-25 2012-02-27 半导体装置 Active CN103477303B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/034,845 2011-02-25
US13/034,845 US8760217B2 (en) 2011-02-25 2011-02-25 Semiconductor device having on-chip voltage regulator
PCT/US2012/026828 WO2012116374A2 (en) 2011-02-25 2012-02-27 Semiconductor device having on-chip voltage regulator

Publications (2)

Publication Number Publication Date
CN103477303A CN103477303A (zh) 2013-12-25
CN103477303B true CN103477303B (zh) 2016-09-28

Family

ID=45998631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280014530.0A Active CN103477303B (zh) 2011-02-25 2012-02-27 半导体装置

Country Status (6)

Country Link
US (1) US8760217B2 (zh)
EP (1) EP2678755A2 (zh)
JP (1) JP5706007B2 (zh)
KR (1) KR101528838B1 (zh)
CN (1) CN103477303B (zh)
WO (1) WO2012116374A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659972B2 (en) * 2011-09-12 2014-02-25 Qualcomm Incorporated Adaptive read wordline voltage boosting apparatus and method for multi-port SRAM
US8984308B2 (en) 2012-12-03 2015-03-17 Qualcomm Incorporated System and method of adaptive voltage scaling
US9484917B2 (en) 2012-12-18 2016-11-01 Intel Corporation Digital clamp for state retention
US9557355B2 (en) 2013-03-05 2017-01-31 Texas Instruments Incorporated Detecting power supply sag in an integrated circuit
US9087168B2 (en) * 2013-06-19 2015-07-21 International Business Machines Corporation Optimizing operating range of an electronic circuit
US8988140B2 (en) * 2013-06-28 2015-03-24 International Business Machines Corporation Real-time adaptive voltage control of logic blocks
WO2015031055A1 (en) 2013-08-29 2015-03-05 International Business Machines Corporation Passgate strength calibration techniques for voltage regulators
CN104699531B (zh) 2013-12-09 2019-12-13 超威半导体公司 3d芯片系统中的电压下降缓解
CN104714584B (zh) 2013-12-13 2016-04-06 芯视达系统公司 具有多输出范围的电压调节器及其控制方法
US9231591B1 (en) 2014-12-12 2016-01-05 Xilinx, Inc. Dynamic voltage scaling in programmable integrated circuits
US9934341B2 (en) * 2015-11-11 2018-04-03 International Business Machines Corporation Simulation of modifications to microprocessor design
GB2545458A (en) * 2015-12-17 2017-06-21 Minima Processor Oy A system and a method for controlling operating voltage
US10372184B2 (en) 2016-06-28 2019-08-06 Renesas Electronics America Inc. Method and apparatus for implementing power modes in microcontrollers using power profiles
US10007310B2 (en) * 2016-07-08 2018-06-26 Qualcomm Incorporated Circuits and methods providing calibration for temperature mitigation in a computing device
US10191124B2 (en) * 2016-08-26 2019-01-29 Sii Semiconductor Corporation Sensor circuit
JP6883482B2 (ja) * 2016-08-26 2021-06-09 エイブリック株式会社 センサ回路
US10069409B2 (en) 2016-09-13 2018-09-04 International Business Machines Corporation Distributed voltage regulation system for mitigating the effects of IR-drop
JP6764299B2 (ja) * 2016-09-30 2020-09-30 ルネサスエレクトロニクス株式会社 半導体装置
US10033270B2 (en) 2016-10-26 2018-07-24 International Business Machines Corporation Dynamic voltage regulation
CN108873759B (zh) * 2017-05-10 2021-05-28 腾讯科技（深圳）有限公司 一种电路、电路保护方法及电子设备
CN107911923B (zh) * 2017-11-16 2023-04-21 欧普照明股份有限公司 调光控制器的调光输出方法及调光控制器
CN111208860A (zh) * 2018-11-21 2020-05-29 英业达科技有限公司 自动化电源供应系统及自动化电源供应系统的操作方法
US11128287B1 (en) 2020-03-23 2021-09-21 Analog Devices, Inc. Comparator with configurable operating modes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956308A (zh) * 2005-10-27 2007-05-02 松下电器产业株式会社 电源电压控制装置
CN1985439A (zh) * 2004-05-27 2007-06-20 高通股份有限公司 用于电源管理的头部开关及脚部开关电路
CN101436852A (zh) * 2007-11-05 2009-05-20 Arm有限公司 功率控制与切换电轨分析电路、电源连接电轨的控制方法
CN101802751A (zh) * 2007-06-27 2010-08-11 高通股份有限公司 多媒体处理功率管理的功率门控

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100967A (ja) * 2000-03-17 2002-04-05 Sony Corp 電源電圧制御装置、半導体装置およびその駆動方法
US20020112193A1 (en) 2001-02-09 2002-08-15 International Business Machines Corporation Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile
US6842046B2 (en) 2002-01-31 2005-01-11 Fujitsu Limited Low-to-high voltage conversion method and system
KR20040101344A (ko) 2002-04-19 2004-12-02 인터내셔널 비지네스 머신즈 코포레이션 마이크로프로세서, 인스트럭션 시퀀스 발생 방법 및 이를구현한 프로그램 디바이스
US7091766B2 (en) 2002-07-11 2006-08-15 Texas Instruments Incorporated Retention register for system-transparent state retention
US6779163B2 (en) 2002-09-25 2004-08-17 International Business Machines Corporation Voltage island design planning
US6820240B2 (en) 2002-09-25 2004-11-16 International Business Machines Corporation Voltage island chip implementation
US20040130387A1 (en) 2003-01-06 2004-07-08 Andrew Marshall Logic circuitry with reduced standby leakage using charge pumped switches
US7583555B2 (en) 2003-04-11 2009-09-01 Qualcomm Incorporated Robust and Efficient dynamic voltage scaling for portable devices
US7061820B2 (en) 2003-08-27 2006-06-13 Texas Instruments Incorporated Voltage keeping scheme for low-leakage memory devices
CN101006397A (zh) 2004-06-15 2007-07-25 皇家飞利浦电子股份有限公司 用于性能参数的二进制控制的控制方案
US7417482B2 (en) * 2005-10-31 2008-08-26 Qualcomm Incorporated Adaptive voltage scaling for an electronics device
KR100854503B1 (ko) * 2007-02-27 2008-08-26 삼성전자주식회사 내부 전압 발생기
US7737720B2 (en) * 2007-05-03 2010-06-15 Arm Limited Virtual power rail modulation within an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985439A (zh) * 2004-05-27 2007-06-20 高通股份有限公司 用于电源管理的头部开关及脚部开关电路
CN1956308A (zh) * 2005-10-27 2007-05-02 松下电器产业株式会社 电源电压控制装置
CN101802751A (zh) * 2007-06-27 2010-08-11 高通股份有限公司 多媒体处理功率管理的功率门控
CN101436852A (zh) * 2007-11-05 2009-05-20 Arm有限公司 功率控制与切换电轨分析电路、电源连接电轨的控制方法

Also Published As

Publication number Publication date
EP2678755A2 (en) 2014-01-01
KR101528838B1 (ko) 2015-06-15
US20120218005A1 (en) 2012-08-30
WO2012116374A3 (en) 2013-05-02
KR20130131448A (ko) 2013-12-03
US8760217B2 (en) 2014-06-24
JP2014509018A (ja) 2014-04-10
JP5706007B2 (ja) 2015-04-22
CN103477303A (zh) 2013-12-25
WO2012116374A2 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN103477303B (zh) 半导体装置
CN106873696B (zh) 一种自适应快速电源电压调节系统
CN204046406U (zh) 集成电路、计算机设备和集成在处理器中的电压调节器
US8008961B2 (en) Adaptive clock generators, systems, and methods
US8572418B2 (en) Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
CN103052989A (zh) 锁存电路
KR102516708B1 (ko) 총체적 에너지 관리를 위한 전압 스케일링
CN105530002B (zh) 一种高精度时钟产生装置
Kakerow Low power design methodologies for mobile communication
CN106030434B (zh) 主-从数字电压调节器
Kim et al. A novel adaptive design methodology for minimum leakage power considering PVT variations on nanoscale VLSI systems
CN106662903A (zh) 使用开关的供电电压节点耦合
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
CN108733128A (zh) 一种超低功耗的修调码值产生电路
CN100559327C (zh) 用于向片上系统提供自适应电源的系统与方法
CN201887663U (zh) 一种面向低功耗应用的动态电压调节系统
Shim et al. Dual-level adaptive supply voltage system for variation resilience
CN101488737B (zh) 基于动态电流镜的数字可编程时间延迟装置
Vo et al. Dual-switch power gating revisited for small sleep energy loss and fast wake-up time in sub-45-nm nodes
CN107783628A (zh) 电压与频率调整装置、系统芯片以及电压与频率调整方法
Nguyen et al. Clock-voltage co-regulator with adaptive power budget tracking for robust near-threshold-voltage sequential logic circuits
Kaur et al. CMOS low power cell library for digital design
Siddiqui Review paper on low power VLSI design techniques
CN103078607A (zh) 时钟集成电路
Vo et al. Carry select adder with sub-block power gating for reducing active-mode leakage in sub-32-nm VLSIs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant