CN107005506A - 延迟弹性决策反馈均衡器 - Google Patents

延迟弹性决策反馈均衡器 Download PDF

Info

Publication number
CN107005506A
CN107005506A CN201580062463.3A CN201580062463A CN107005506A CN 107005506 A CN107005506 A CN 107005506A CN 201580062463 A CN201580062463 A CN 201580062463A CN 107005506 A CN107005506 A CN 107005506A
Authority
CN
China
Prior art keywords
delay
feedback control
dfe
control loop
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580062463.3A
Other languages
English (en)
Other versions
CN107005506B (zh
Inventor
A·劳弗
I·列文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107005506A publication Critical patent/CN107005506A/zh
Application granted granted Critical
Publication of CN107005506B publication Critical patent/CN107005506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H04L2025/03566—Switching between time domain structures between different tapped delay line structures
    • H04L2025/03579—Modifying the tap spacing

Abstract

描述了一种设备，所述设备包括决策反馈均衡器(DFE)，所述决策反馈均衡器具有第一DFE抽头路径以及非第一DFE抽头路径，其中，所述DFE在所述非第一DFE抽头路径的信号路径中包括可变延迟电路。在一些实施例中，提供了一种设备，所述设备包括：求和器；限幅器，所述限幅器用于从所述求和器接收输入；第一反馈环路，用于消除第一后体，所述第一反馈环路通过将所述限幅器耦合至所述求和器形成环路；以及第二反馈环路，用于消除第二后体，所述第二反馈环路通过将所述第一反馈环路的输入端耦合至所述求和器形成环路，其中，所述第二反馈环路在其输入端处具有可编程的延迟。

Description

延迟弹性决策反馈均衡器
优先权声明
本申请要求于2014年12月16日提交的题为“DELAY RESILIENT DECISIONFEEDBACK EQUALIZER(延迟弹性决策反馈均衡器)”的美国专利申请序列号14/572,756的优先权，并且所述申请通过引用以其全文结合在此。
背景技术
随着串行输入/输出(IO)数据速率增加至两位数吉字节每秒，需要更加强大的均衡方法。这是由于携带此类高数据速率信号的信道属性导致的过度符号间干扰(InterSymbol Interference，ISI)引起的。可以导致ISI的行到属性的示例包括较差的信道制造材料(例如，用于背板上的链接的FR4印刷电路板(PCB))、中间连接器、造成反射和振铃的通道、造成阻抗失配和反射的装置包等。
决策反馈均衡器(decision feedback equalizer，DFE)是广泛使用的用于消除以前传输的符号所生成的ISI的设备。如其名称所暗示的，DFE取已经解码的符号，以正确的加权对其求和并从正在解码的信号减去这个量。DFE的主要局限涉及反馈环路内的时序要求。
附图说明
从下面所给出的详细描述并从本披露的各实施例的附图将更加全面地理解本披露的实施例，然而这不应该被用来将本披露限制为所述特定实施例，而仅用于解释和理解。
图1根据本披露的一些实施例展示了具有延迟弹性决策反馈均衡器(DFE)的接收器的一部分。
图2展示了传统DFE。
图3A根据本披露的一些实施例展示了延迟弹性DFE。
图3B根据本披露的一些实施例展示了延迟弹性DFE。
图4根据本披露的一些实施例展示了延迟弹性DFE。
图5根据本披露的一些实施例展示了用于延迟弹性DFE的可变延迟电路。
图6A根据一些实施例展示了对延迟进行调谐的并行或顺序操作(即，延迟适配)。
图6B根据本披露的一些实施例展示了用于对可调谐的延迟(Δt)进行调谐的流程图。
图7根据一些实施例展示了具有延迟弹性DFE的智能装置或计算机系统或SoC(片上系统)。
具体实施方式
在决策反馈均衡器(DFE)中，完全消除符号间干扰(ISI)需要发生在对当前数据符号做决策之前。因而，对于在决策电路中的分解时间、在决策电路中的传播时间(例如，图2的202)、在DFE电路中的传播时间(例如，图2的204和205)以及在减法器中的传播时间(例如，图2的201和206)之和，除去ISI需要比信号作用区间所需的更小。所有这些延迟通常是取决于电压、温度、和过程(PVT)的延迟。在决策电路中的所述分解时间还可以是取决于信号的。
随着ISI变得更加严重，应用了更多的DFE抽头并且出现了更复杂的DFE安排，从而减轻负载效应并使结构/涉及更容易实现(例如，半速率、四分之一速率等)。这些DFE安排方案布局起来更加复杂，并且在不同DFE抽头和DFE的不同路径之间匹配时序更加困难。
一种用于缓解上述问题中的一些的技术是使用半速率DFE。半速率DFE可以将时序限制缓和因数1.5至2。推测性和回转型DFE方案(或者延迟或者模糊允许更多传播时间的决策)同样可以缓解时序问题中的一些。半速率DFE通常可以用来实现DFE的第1个抽头，这可能是最难以实现的。时间借用(time borrowing，即，对限幅器延迟时钟或相对于数据延迟DFE锁存器/触发器中的时钟)是另一种为了方便时序设计而使用的技术。然而，使用时间借用是PVT依赖性的并造成建立/保持时序违反风险，并且会使设计的质量降级。
而且，即使在使用上述技术时，保证跨PVT可变性不存在时序违反仍需要超裕度设计。这使得满足时序和性能限制成为挑战，尤其是由于近几年线速提高。
传统上，只有DFE安排中的第一抽头被视为时序关键性的。然而，在低电压现代互补金属氧化物半导体(CMOS)技术(由于在接收器高速路径中可实现其对可用信号摆幅的限制并且需要通过对电路进行负载平衡来均衡带宽)中，可能在若干地方引入DFE反馈。结合高速输入/输出(IO)速率使用多个DFE抽头进一步使得满意满足时序要求。
根据一些实施例，向DFE延迟结构或路径中引入了(多个)可变延迟元件。在一些实施例中，通过反馈调整(多个)可变延迟元件的延迟，从而实现最大性能。在一些实施例中，(多个)可变延迟元件不解决第一DFE抽头关键性的时序环路，然而，(多个)可变延迟元件具有缓和时序设计并除去对所有其他DFE抽头调谐并满足时序所需的超裕度设计的能力。在一些实施例中，在闭环中以连续的方式进行对时序可变性的补偿，这对抗了电压和时序变化。
根据一些实施例，如果在若干位置引入DFE的反馈(因为为了缓解荷载和信号峰值-平均问题有时是有益的)，在逻辑延迟(例如，被实现为触发器)且每个DFE抽头单独地调谐之前或之后，可以引入若干延迟单位。这还可以作为在更复杂的DFE安排(比如半速率、四分之一速率等)中简化布局并补偿DFE抽头之间不均衡的路由和传播延迟的手段是有用的。虽然使用不归零制(NRZ)对各实施例进行示例化，还可以使用其他类型的信号传输。例如，在一些实施例中，可以使用其他调制类型像多级脉冲幅度调制(PAM)。多级PAM的示例是4级PAM(PAM-4)。
各实施例存在许多技术效果。例如，一些实施例允许更简单的时序设计，并且因此与传统DFE相比需要更少的超裕度设计来关闭DFE上的时序(即，不需要超裕度设计以补偿PVT可变性以及失配相关的延迟偏斜)。由于允许完成反馈信号回转，一些实施例允许更好地利用DFE动态范围。一些实施例使得与传统DFE相比更容易进行布局并通过布局优化除去路径延迟匹配。
一些实施例允许对环境条件所引起的可变性进行动态和在线补偿。术语“环境条件”一般指可能造成同一DFE在不同时间收敛至不同值的温度和电压条件，因为回转/稳定(延迟)取决于初始条件。一般会重要的是，同一DFE在不同时间收敛至相同的值，从而使得系统所达到的方案具有高置信度(即，它是可重复的)，这使得测试和一致更加简单。
在一些实施例中，所讨论的机制还允许DFE模拟信号在下一次符号评估之前完全地稳定和稳定化。这样，各实施例不依赖于不确定时间中的稳定瞬间，但可以依赖于DFE电路所指示的固定完整摆动信号(这样一般意味着更加可预测且更加可重复的操作)。各实施例提供了闭环方案而非预先硅调谐、工厂微调、或其他一次性调谐机制。
在一些实施例中，当如参照图3B所述分批地减去ISI(例如，在不同接收器放大器级的输出端使用若干求和点，从而除去严重的ISI并平衡放大器载荷)时，所述的设备可以自适应地补偿取决于放大器电压和温度的延迟。与现有方案相比，一些实施例允许接收器以较低DFE功耗和较小布局复杂性水平满足高IO数据速率(例如，超过25吉字节每秒(GBPS)或甚至32到56GBPS线速)。各实施例还提供了对抗抖动效应的更好弹性，因为DFE抽头被允许了更多的时间来稳定，从而使得稳定之后决策完成(同时DFE信号是平坦的并且不是回转的)。通过各实施例，其他技术效果将明显。
在以下描述中，讨论了大量的细节从而提供对本披露的实施例更透彻的解释。然而，对于本领域技术人员将明显的是，无需这些具体细节也可以实践本公开的实施例。在其他实例中，以框图形式而非详细地示出了众所周知的结构和装置以避免模糊本披露的实施例。
注意，在实施例的相应附图中，信号用线条表示。某些线条可能更厚从而指示更多的成分信号路径，和/或在一端或多端具有箭头从而指示基本信息流动方向。此类指示并非旨在是限制性的。而是，这种线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。任何表示的信号线(如设计需要或偏好指示的)实际上可以包括可以在任意方向上传播的一个或多个信号，并且可以利用任何合适类型的信号方案来实现。
在整个说明书中，并且在权利要求书中，术语“连接(connected)”指已连接的物体之间的直接电、逻辑、或无线连接，不存在任何中介装置。术语“耦合(coupled)”指或者已连接的物体之间的直接电或无线连接或者通过一个或多个无源或有源中介装置的简介连接。术语“电路”指被安排成彼此合作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”指至少一个电流信号、电压信号或数据/时钟信号或逻辑信号。“一个(a)”、“一种(an)”以及“所述(the)”的意义包括复数的指代。“内(in)”的意义包括“内”和“上”。
术语“缩放(scaling)”指将设计(示意性的和布局)从一种过程技术转换至另一种过程技术并且后来在布局面积上减小。术语“缩放”一般还指在同一技术节点内缩小布局和装置尺寸。术语“缩放”还可以指相对于另一参数例如电源水平对信号频率的调整(例如，放慢或加速——即分别按比例放大、或按比例缩小)。术语“缩放”还可以指将电路的能力按比例放大或缩小，例如将许多均衡要素等按比例放大或缩小(即，扩大或减小电路的功能能力)。术语“基本上”、“接近”、“大约”、“近似”、和“约”一般指在目标值的+/-20％内。
除非另有说明，使用序数形容词“第一”、“第二”、“第三”等来描述公共对象，仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其它方式处于给定序列中。
为了实施例的目的，各电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管，所述金属氧化物半导体晶体管包括漏极、元件、栅极、和升压端子。所述晶体管还包括三栅极和鳍型FET晶体管、圆柱体全包围栅场效应管、隧道FET(TFET)、方线、或矩形带状晶体管或实现与碳纳米管或自旋电子装置类似的晶体管功能的其他装置。MOSFET对称的源极和漏极端子即为完全相同的端子并且在此可互换地使用。另一方面，TFET装置具有非对称的源极和漏极端子。本领域技术人员将理解的是在不背离本披露范围的情况下可以使用其他晶体管，例如双极结晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1根据本披露的一些实施例展示了具有延迟弹性DFE的接收器(Rx)的一部分100。在一些实施例中，部分100包括用于接收输入信号的(多个)焊盘、终端阻抗、可变增益放大器(VGA)101、和延迟弹性DFE 102。在一些实施例中，部分100包括前端电路和前端均衡器103。前端均衡器的示例是前向馈通均衡器(未示出)。虽然参照了差分信号传输来描述各实施例，所述实施例还适用于其他类型的信号传输。例如，一些实施例适用于单端信号传输、多级信号传输(例如，脉冲幅度调制(PAM))、以及允许使用DFE进行均衡的其他星座。
在焊盘接收具有ISI的输入数据/信号。终端阻抗(例如，50Ω)被用来校正所接收的输入中的反射。在一些实施例中，终端阻抗被接地终止。一些实施例中，终端阻抗被共模电压Vcm偏置。Vcm可以由分压器(例如，电阻器分压器)和单位增益放大器生成。所接收的输入然后被VGA 101放大以生成信号yk，其中，yk是VGA 101的输出的数字表示。在一些实施例中，VGA101或者在闭环中或者被固定的预定值调谐，从而选择上游电路处理起来舒适的信号电平。在一些实施例中，VGA 101的输出是连续时域信号，所述连续时域信号然后被延迟弹性DFE 102中的限幅器采样。根据各实施例，延迟弹性DFE 102从yk消除或减少ISI。延迟弹性DFE和(多个)数据限幅器102的输出dk是ISI自由的信号(或具有减小的ISI的信号)，所述ISI自由的信号然后被进一步处理。
在一些实施例中，部分100是高速I/O的一部分。例如，部分100是以下各项的一部分：串行器/并行器(SERDES)、以太网、无限带宽技术、兼容外围组件快速互连(PeripheralComponent Interconnect(PCI)Express，PCIe)的接口、兼容串行高级技术附件(SATA)的接口、兼容串行连接小型计算机系统(SAS)的接口、兼容通用串行总线(USB)的接口、快速路径互连(QPI)等。
图2根据本披露的一些实施例展示了传统DFE 200。传统DFE 200包括求和器(或减法器)201、限幅器202、延迟单元204、给数字信号添加权重以生成模拟信号的数模转换器(DAC)205、以及求和器206。求和器201从VGA 101接收输入信号yk并生成输出zk。最初zk与yk相同。zk然后被限幅器202接收，所述限幅器对输入数据进行采样并判断zk是逻辑一还是逻辑零。在此，采样时钟(CLK)还被延迟单元204-1至205-n接收，其中，‘n’是整数。
在一些实施例中，取决于实现方式(例如，ISI的迫零、S/N的最大化、MMSE实现等)，以各种调谐目标，通过各种搜索方法、下降法、启发法或其他控制环路，或者手动地或者自动地调谐参照DAC 205所描述的权重(即，w1-n，其中，‘n’是整数)。各实施例的一些DFE可以具有这些方法的混合。
在此，第一反馈环路(W1)涉及消除第一后体(post-cursor)的DFE 200的第一抽头。所述第一反馈环路来自dk-1、DACW1、求和器206、到达求和器201。由于限幅器202(还称为决策元件)和DAC 205(取得决策值(例如，d(t-T))并以就在限幅器202之前的求和点(即，求和器201和求和器206)正确的加权将其转换成电流/电压)的内在延迟，这个环路上不需要附加延迟元件。在此，‘T’是信号作用间隔并且还被称为1UI(一单位间隔，unit interval)持续时间，这是信号符号在所使用的传输速率、波特速率(Baud rate)等的持续时间。在一些实施例中，限幅器202中的采样提供了第一个抽头(即，第一反馈环路)起作用所需的1UI数据延迟。在此类实施例中，不需要进一步的延迟。所述第一反馈环路一般呈现DFE 200的关键时序路径。可以使用例如环路展开技术化解这个关键时序路径。
(多个)较低反馈环路(即，穿过DACW2至Wn的那些)包含DFE 200的其他抽头，并包括用于高达DFE深度(在此，深度是‘n’)消除剩余后体的级联的延迟元件集合(例如，触发器或锁存器等)204。在一些实施例中，使用1/2速率的DFE设计(即，1/2速率DFE)使用锁存器代替触发器(FF)。虽然参照了被实施为FF的延迟元件描述各实施例，本领域技术人员将理解可以使用其他形式的延迟元件(例如，锁存器等)。
在此，向非第一DFE抽头DAC的输入被来自204的FF的UI延迟所延迟。例如，向DACW2的输入(或决策值)是d(t-2T)；向DACW3的输入是d(t-3T)；向DACW4的输入是d(t-4T)；并且向DACWn的输入是d(t-nT)。在一些实施例中，这分支不与限幅器202处的输入处的而是末VGA级(即，VGA 101的末级)的输入处的信号求和。这将VGA 101的末级与时序预算相加从而创造另一关键时序路径。
对所述时序路径如下描述。让：
x(t)-末VGA级的输入；
y(t)-末VGA级的输出；
z(t)-限幅器的输入；以及
-限幅器的输出。
限幅器202处的信号可以被表达为：
或者在连续时域中，限幅器202的输入端处的信号可以被表达为：
决策信号可以被表达为：
其中，τ1和τ2是限幅器202和触发器204(即，对延迟单元204-1至204-n中的每一个，其中，‘n’是整数)时间到时钟的输出(即Tco)，τ3是DAC 205(即，DAC 205-1至205-n中的每一个)的模拟稳定时间，并且T是一单位间隔(UI)持续时间。
对于较低反馈环路(忽略上部或第一反馈分支)，组合方程1、2、和3导致：
因此，为了DFE 200的正确运行，设计伴随以下条件工作：
τ1+τ2+τ3＝∑iτi≤T---(5)
即，为了DFE抽头1的正确运行，设计应该满足以下严格条件：
τ1+τ3≤T---(5a)
为了其他DFE抽头(即，非第一DFE抽头)的正确运行，设计应该满足以下严格条件：
τ2+τ3≤T---(5b)
满足这些条件具有挑战性，尤其是当考虑工艺变化以及装置被设计成要运行的不同温度时，并且随着DFE抽头的数量(系数)增加变得更加具有挑战性。如果∑iτi大于T，整个时序会被破坏，并且DFE 200对ISI消除的贡献被抑制为DFE 200可能完全无效的水平。
根据一些实施例，使用可变延迟电路放松这个时序条件。
图3A根据本披露的一些实施例展示了延迟弹性DFE 300(例如，DFE 102)。要指出的是，图3A的与任何其他附图的元件具有相同参考号(或名称)的这些元件可以通过与所述的方式相似的任何方式运行或起作用，但并不限于此。参照图2描述图3A。
在一些实施例中，延迟弹性DFE 300包括求和器(或减法器)201、限幅器202、(多个)可变延迟电路301、延迟单元204、给数字信号添加权重以生成模拟信号的DAC 205、以及求和器206。在一些实施例中，求和器201从VGA 101接收输入信号yk并生成输出zk。最初，zk与yk相同。在一些实施例中，限幅器202的输出dk-1作为向可变延迟电路301的输入被接收，从而使得输出dk-1针对非第一DFE抽头(即，直接接收dk-1的DAC 205的DAC输出W1所生成的第一DFE抽头)被延迟Δt。所述第一DFE抽头在此还被称为零DFE抽头。
在一些实施例中，通过将可变延迟Δt包括至时钟和数据路径，DFE300(与DFE 200相反)以不同的方式将前一决策映射至其相对应的加权元件(即，DAC 205)。被加至数据路径的可变延迟Δt是301a。被加至时钟路径的可变延迟Δt是301b。数据路径从dk-1开始并且时钟路径从CLK开始。在此，用于信号和节点的标签被可互换地使用。例如，取决于句子的背景，CLK可以指时钟信号或携带所述时钟信号的节点。
在一些实施例中，限幅器202的输出dk-1作为向可变延迟电路301的输入被接收，从而使得输出dk-1针对非第一抽头DFE(即，直接接收dk-1的DAC 205的输出W1所生成的第一DFE抽头)被延迟Δt。由于包括延迟Δt 301，向非第一DFE抽头DAC的输入被延迟Δt。例如，向DACW2的输入(或决策值)是d(t-Δt-T)；向DACW3的输入是d(t-Δt-2T)；向DACW4的输入是d(t-Δt-3T)；并且向的输入是d(t-Δt-(n-1)T)。
在一些实施例中，第一反馈环路(即，从限幅器202经过DACW1到求和器206、求和器201并且然后回到限幅器202的环路)消除yk上的第一后体，同时第二反馈环路(即，从限幅器202、经过可变延迟单元301a、DACW2到达求和器206、求和器201并且返回限幅器202的环路)消除yk上的第二后体。在此，第二反馈环路包括第二DFE抽头路径(即，经过DACW2的路径)，在此还称为非第一DFE路径(其中，非第一DFE路径是经过DACW1的路径)。
在一些实施例中，分别通过可变延迟电路301a和301b将可变延迟Δt包括至时钟和数据路径放松了如下所述的时序条件。在一些实施例中，伴随各自被加至时钟和数据路径的可变延迟Δt，求和器201在时间域中的输出zk可以被表达为：
注意，由于路由变化，与DFE 200相比，指标在触发器延迟(例如204-1至204-n)上从i-1变化为i-2，这为时序预算增加了整个UI。在一些实施例中，DFE抽头2以模拟/可变受控的延迟(delta_t(Δt))连接至决策电路的输出。可以对这个延迟进行调谐，从而使得DFE抽头2的整体延迟致使其信号及时在限幅器的输入端稳定，以便接下来的决策。为了正确的DFE运行，现在通过以下方程给出等价的时序要求：
τ1+τ2+τ3+Δ＝∑iτi+Δt≤2T---(7)
在一些实施例中，DFE 300可以正确地运行，即使内在电路延迟∑iτi大于一个UI持续时间。通过以下方程给出Δt可以支持的延迟范围：
2T-max(∑iτi)≤Δt≤2T-min(∑iτi)---(8)
或者
0.5T≤Δt≤1.5T或更大(如果不存在时序问题的话)---(8a)
在一些实施例中，进入触发器(FF′s)204(或锁存器，用Z-1延迟元件表示)的时钟还可以被延迟相同的Δt，因此保证了以足够的建立/保持时间对正确决策的适当锁存。在一些实施例中，决策的延迟与时钟的延迟之间的匹配可能不紧密(即，延迟Δt 301a与延迟Δt 301b之间可能存在少量差别)。在一些实施例中，延迟Δt 301a和延迟Δt 301b可以基本上相等。
在一些实施例中，对DFE 300中可变延迟电路203a/b的延迟进行调谐(即，对延迟进行调整)，直到绝对DFE系数之和最小化(例如，减小)，从而为跨所有DFE抽头适当稳定给出合理折中。在一些实施例中，通过有限状态机(FSM)、数字信号处理方法等对可变延迟电路的延时203a/b进行调谐。图6A至图6B根据一些实施例描述了对延时电路进行调谐的方法。
返回参照图3A，在一些实施例中，将延迟301加在数字延迟线204(即，触发器、锁存器)之前。在一些实施例中，将延迟301加在数字延迟线204之后且在每个抽头DAC/权重205之前。在一些实施例中，当延迟301被置于数字延迟线204之前时，则数据和时钟延迟(即，301a和301b)被一致地调谐(或以其之间存的某种关系)。在一些实施例中，当延迟301被加在数字延迟线204之后时，每次延迟元件调谐可以被单独地调谐或通过遵守对总体进行优化的控制规则/策略。
图3B根据本披露的一些实施例展示了延迟弹性DFE 320。要指出的是，图3B的与任何其他附图的元件具有相同参考号(或名称)的这些元件可以通过与所述的方式相似的任何方式运行或起作用，但并不限于此。参照图3A描述图3B。为了不使实施例模糊，描述了图3A与图3B之间的差别。
在一些实施例中，DFE 320包括多个增益级301a和301b；并且多个求和器322和326如所示的耦合在一起。虽然DFE 320的实施例示出了两个增益级和两个求和器，可以使用两个以上。在一些实施例中，通过求和器201分批地而不是一次减去ISI。在一些实施例中，通过求和器326从最后一个增益级增益2310b的输出减去三个DFE抽头，并且从增益级增益1310a的输出减去剩余的DFE抽头。在其他实施例中，可以通过求和器326从最后一个增益级的输出减去任何数量的抽头。继续减去三个DFE抽头的示例，向限幅器202的输入可以被表达为：
其中，τ4是增益级增益2301b的延迟。本实施例的一种技术效果是：由于在增益2级301b之前减去了更多的ISI，使增益电路301b的设计变得容易。
为了DFE 320的正确运行，等价的时序要求被表达为：
τ1+τ2+τ3+τ4+Δt＝∑iτi+Δt≤2T---(10)
在一些实施例中，DFE 320可以正确地运行，即使当内在电路延迟∑iτi大于一个UI持续时间时。在一些实施例中，对于DFE 320，可变延迟电路203a/b应该支持的延迟(即，Δt)的范围可以被表达为：
2T-max(∑iτi)≤Δt≤2T-min(∑iτi)---(11)
即，为了DFE抽头1的正确运行，设计应该满足以下条件：
τ1+τ3≤T---(11a)
为了其他DFE抽头(即，非第一抽头)的正确运行，设计应该满足以下条件：
τ2+τ3+Δt≤2T---(11b)
虽然图3B的实施例展示了前三个抽头被求和器326减去并且剩余的抽头被求和器322减去，其他的抽头求和安排是可能的。例如，可以通过求和器326减去少于或多于三个抽头。
在一些实施例中，对DFE 320中可变延迟电路203a/b的延迟进行调谐(即，对延迟进行调整)，直到绝对DFE系数之和最小化，从而为跨所有DFE抽头适当回转给出合理折中。图6A至图6B根据一些实施例描述了对延时电路进行调谐的方法。
返回参照图3B，在一些实施例中，DFE 300/320使用最小均方(LMS)、或其变体之一作为DFE适配方案(即，为了自适应地调整DFE抽头系数向量从而追踪衰落信道的动态，以便减小平方均衡误差)。在一些实施例中，DFE 300/320使用递推最小二乘法(RLS)作为DFE适配方案。在一些实施例中，DFE 300/320缓慢地调谐引入的延迟Δt(即，比DFE适配方案更慢)，直到DFE抽头的系数达到最小值(针对达到这个值的最小延迟)。正确的延迟将允许DFE抽头稳定化在其响应的峰值并且就在限幅器202的采样时间完成其偏斜。
在一些实施例中，将延迟301加在数字延迟线204(即，触发器、锁存器等)之前。在一些实施例中，将延迟301加在数字延迟线204之后且在每个抽头DAC/权重205之前。在一些实施例中，当延迟301被置于数字延迟线204之前时，数据和时钟延迟(即，301a和301b)被一致地调谐(或以其之间存的某种关系)。在一些实施例中，当延迟301被加在数字延迟线204之后时，每次延迟元件调谐可以被单独地调谐或通过遵守对总体进行优化的控制法则。
图4根据本披露的一些实施例展示了延迟弹性DFE 400。要指出的是，图4的与任何其他附图的元件具有相同参考号(或名称)的这些元件可以通过与所述的方式相似的任何方式运行或起作用，但并不限于此。参照图3A描述图4。为了不使图4的实施例模糊，描述了图3A与图4之间的差别。
在一些实施例中，DFE 400包括多个可变延迟电路401代替图3A中的两个可变延迟电路301a/b。在一些实施例中，可变延迟电路(或元件)401被置于所示的数字延迟(Z-1)单元204之后。在本实施例中，现在每个DFE抽头地使用延迟单元(Z-1)。
由于包括延迟401，向非第一DFE抽头DAC的输入被延迟了对应的延迟。例如，向DACW2的输入(或决策值)是d(t-Δt1-T)；向DACW3的输入是d(t-Δt2-2T)；向DACW4的输入是d(t-Δt3-3T)；并且向DACWn的输入是d(t-Δtn-(n-1)T)。在一些实施例中，延迟Δt1、Δt2、Δt3至Δtn是基本上相等的延迟。在一些实施例中，延迟Δt1、Δt2、Δt3至Δtn是不同的延迟。在一些实施例中，延迟Δt1、Δt2、Δt3至Δtn中的每一个受不同的延迟控制信号(穿过延迟301a/b的对角线箭头所示)所控制。在一些实施例中，延迟Δt1、Δt2、Δt3至Δtn中的每一个受同样的延迟控制信号所控制。
在一些实施例中，具有若干延迟(即，Δt1、Δt2、Δt3))而非一个是要允许它们独立地适配。在此类实施例中，DFE向求和节点反馈的路径不必完全相同。在一些实施例中，通过对每个抽头路径中的延迟元件的正确调谐，单独地消除不同路由或负载条件所导致的延迟上的任何差别。
图4的一些技术效果是其设计可以比图3A至图3B的DFE设计更加灵活。例如，DFE400的设计允许更加整体的优化并进一步使得DFE路由变简单。在一些实施例中，具有许多调谐点(每个DFE抽头的每一个)允许对这些DFE抽头单独地调谐从而单独地将每个抽头的稳定最大化。在此类情况下，避免了使用单一设置来对抽头进行调谐，其中，单一设置使组合稳定，但每个DFE抽头可能未能达到最优。通过去除与来自不同抽头的反馈上的延迟匹配的需要，获得了图4的另一技术效果。这样，会使得电路容易实现得多，并且还可以使能之前非常难以实现的四分之一速率DFE实现方式。在一些实施例中，半速率DFE方案可以与图4的实施例结合。在一些实施例中，四分之一速率DFE方案可以与图4的实施例结合。
在一些实施例中，DFE 400使用LMS作为DFE适配方案。在一些实施例中，DFE 400使用RLS作为DFE适配方案。在一些实施例中，DFE 400缓慢地(即，比DFE适配方案更慢)调谐所引入的延迟Δt(即，Δt1、Δt2、Δt3、至Δtn)，直到DFE抽头的系数达到虽小延迟被添加的最小值(即，单独选择每个系数或者选择系数子集)。调谐之后的延迟Δt(即，Δt1、Δt2、Δt3、至Δtn)将允许DFE抽头稳定化在其响应的峰值。这样，DFE 400在限幅器202的采样时间完成其偏斜。
图5根据本披露的一些实施例展示了用于延迟弹性DFE的可变延迟电路500(例如，301a/b和/或401中的延迟电路之一)。要指出的是，图4的与任何其他附图的元件具有相同参考号(或名称)的这些元件可以通过与所述的方式相似的任何方式运行或起作用，但并不限于此。
在一些实施例中，如所示的，可变延迟电路500包括具有晶体管MP1和MN1的第一延迟级、以及具有耦合在一起的晶体管MP2和MN1的第二延迟级。在一些实施例中，可以通过导通/关断更多晶体管来调整对晶体管MP1、MN1、MP2、和MN2的驱动强度。例如，可以通过导通与晶体管MP1并联的更多晶体管(同样标记为晶体管MP1)来提高晶体管MP1的强度。在一些实施例中，晶体管MP1和MN1的漏极端子耦合至In_b。在一些实施例中，可变电容装置C1耦合至节点In_b。通过改变可变电容装置C1的电容，从In到In_b的传播延迟发生变化。在一些实施例中，晶体管MP2和MN2的漏极端子耦合至输出(Out)。在一些实施例中，可变电容装置C2耦合至节点输出(Out)。通过改变可变电容装置C2的电容，从In_b到输出(Out)的传播延迟发生变化。
可变延迟电路301a/b和/或401中的延迟电路之一可以用其他设计实现电流贫瘠的反相器、具有选通电容负载指状物的反相器、模拟连续延迟元件、或可以处理接口信号传输速率(或1/2、1/4等一些实现方式的速率)的任何其他受控制的延迟块。在一些实施例中，可以使用任何数字输入和数字输出受控制的延迟单元来实现可变延迟电路301a/b和/或401中的延迟电路之一。在一些实施例中，可变延迟电路301/401的受控延迟范围在0.5T与1.5T之间，其中，T是UI或位间隔时间。
在一些实施例中，可变延迟电路可以用于通过模拟机制(例如，通过改变延迟元件的传播延迟的受控电压/电流偏置)进行次UI调谐。在一些实施例中，可变延迟电路可以用于通过数字机制(例如，通过在DFE技术中控制有源晶体管限幅器的数量)进行次UI调谐。在一些实施例中，反相器可以用作延迟元件，通过调谐每个晶体管的强度，或通过调谐负载电容的幅度/乘法因数控制所述延迟元件。
图6A根据一些实施例展示了对延迟进行调谐的并行或顺序操作600(即，延迟适配)。在此，根据一些实施例，或者对于每个DFE抽头602，603，604，……60n并行地(其中，‘n’是大于4的整数)或者顺序地调谐(301的)每个Δt。在一些实施例中，每个DFE抽头具有唯一的可调谐延迟(Δt)。在一些实施例中，每个延迟(Δt)适配以将其本身的抽头系数最小化。参照图6B对每个DFE抽头中的流程图加以描述。
图6B根据本披露的一些实施例展示了用于对可调谐的延迟(Δt)进行调谐的流程图620。要指出的是，图6B的与任何其他附图的元件具有相同参考号(或名称)的这些元件可以通过与所述的方式相似的任何方式运行或起作用，但并不限于此。
虽然参照图6B的流程图中的框被按照具体顺序示出，动作的顺序可以更改。因而，可以按照不同的顺序执行所展示的实施例，并且某些动作/框可以并行执行。根据某些实施例，图6B中所列出的框和/或操作中的一些是可选的。所呈现的框的编号是为了清楚起见，并且不旨在规定各个框必须发生的操作顺序。另外，来自各流程的操作可以被以各种组合利用。
在一些实施例中，有限状态机(FSM)执行或进行流程图620。在框621，FSM(未示出)将可调谐延迟Δt(301)设置为大约1UI。在一些实施例中，FSM则选择扰动步骤ε，其中，ε可以是任意的或基于实验的扰动步骤(一般非常小)。在框622，FSM等待DFE来适配设定的可调谐延迟Δt。等待时间可以是可编程的。等待时间可以取决于系数稳定性。
在框623，FSM计算代价函数J，其中J＝(∑ai|wi|)。代价函数J可以是任何类型的代价函数。例如，代价函数J可以是信噪比(SNR)、作为本底噪声的均方误差(MSE)、误比特率(BER)、对DFE的稳定进行优化的成本函数等。出于解释图6B的目的，成本函数J是通过对DFE的稳定进行调谐而被优化的函数。在框624，FSM对延迟单元应用新的扰动Δt新，其中，Δt新是Δt+ε。在框625，FSM使得DFE等待以适配新的延迟。等待时间可以是可编程的。等待时间可以取决于系数稳定性。
在框626，计算新的J(即，J新)，其中，例如J新＝(∑ai|wi|)。在框627，FSM判断J新是否小于(J-δ)，其中，δ(即德耳塔)是死区窗口。为了防止在阈值J周围快速摆动，加或减去δ，从而使得在区间J-δ至J+δ内，系统中立。如果J新小于(J-δ)，过程前进至框624，否则过程前进至框628。在框628，FSM判断J新是否小于大于(J+δ)。如果J新不大于(J+δ)，则过程前进至框625，否则过程前进至框629。
在框629，FSM改变扰动步骤ε的方向。改变方向的目的是适配另一面。例如，如果在下降/搜索时达到了对于扰动步骤的同一方向的进一步进展不再减小J的点，改变扰动步骤的方向。在一些实施例中，代替改变扰动步骤的方向或结合改变扰动步骤的方向，扰动步骤大小可以减小并且再次尝试DFE适配。在达到这种方案时，DFE适配可以开始缓慢地在这个点周围摆动。然后，所述过程前进至框624。
图7根据一些实施例展示了具有延迟弹性DFE的智能装置或计算机系统或SoC(片上系统)。要指出的是，图7的与任何其他附图的元件具有相同参考号(或名称)的这些元件可以通过与所述的方式相似的任何方式运行或起作用，但并不限于此。
图7展示了移动装置的实施例的框图，平坦表面接口连接器可以用于所述移动装置中。在一些实施例中，计算装置1600代表移动计算装置，如计算平板机、移动电话或智能电话、支持无线的电子阅读器、或其他移动装置。在一些实施例中，计算装置1600是服务器、微型服务器、存储服务器或通信服务器。在一些实施例中，计算装置1600是网络接口控制器(NIC)装置或开关装置。将理解的是，总体上示出了某些部件，且在计算装置1600中没有示出这种装置的全部部件。
在一些实施例中，根据一些实施例所讨论的，计算装置1600包括具有延迟弹性DFE的第一处理器1610。计算装置1600其他块还可以包括一些实施例的延迟弹性DFE。本披露的各实施例还可以在内部包括网络接口1670比如无线接口，从而使得系统实施例可以并入无线装置，例如手机或私人数字助手。
在一些实施例中，处理器1610(和/或处理器1690)可以包括一或多个物理器件，如微处理器、应用处理器、微控制器、可编程逻辑器件、或其他处理装置。由处理器1610执行的处理操作包括于其上执行应用和/或器件功能的操作平台或操作系统的执行。处理操作包括与人类用户的或与其他装置的与I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算装置1600连接到另一个装置有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算装置1600包括音频子系统1620，其代表与向计算装置提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。用于这种功能的装置可以被集成到计算装置1600中或连接到计算装置1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算装置1600进行交互。
在一些实施例中，计算装置1600包括显示子系统1630。显示子系统1630代表为用户提供视觉和/或触感显示以便与计算装置1600进行交互的硬件(例如，显示装置)和软件(例如，驱动器)部件。显示子系统1630包括显示界面1632，该显示界面包括用于提供为用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示界面1632包括与处理器1610分离的逻辑，用于执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)装置。
在一些实施例中，计算装置1600包括I/O控制器1640。I/O控制器1640表示与用户的交互相关的硬件装置和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630一部分的硬件。此外，I/O控制器1640展示连接至计算装置1600的附加装置的连接点，通过所述连接点用户可以与该系统进行交互。例如，可以附接到计算装置1600的装置可以包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或键板装置、或者如读卡器或其他装置的用于特定应用的其他I/O装置。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其它音频装置的输入可为计算装置1600的一个或多个应用或功能提供输入或命令。此外，替代或除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则该显示装置还充当输入装置，其可以通过I/O控制器1640至少部分地进行管理。在计算装置1600上还可以有额外的按钮或开关用于提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理装置，如加速度度计、照相机、光传感器或其它环境传感器、或可以被包括在计算装置1600中的其它硬件。输入可为直接用户交互的一部分，以及向系统提供环境输入以影响其操作(如，过滤噪声、调整用于亮度检测的显示、将闪存应用于照相机或者其他特征)。
在一些实施例中，装置1600包括电源管理1650，该电源管理对电池电量使用、电池充电以及与节电操作有关的特征进行管理。存储器子系统1660包括用于将信息存储在计算装置1600中的存储器装置。存储器可以包括非易失性(即使存储器装置断电也不改变状态)和/或易失性(如果存储器装置断电则状态不定)存储器装置。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算装置1600的应用和功能的执行有关的系统数据(长期的或者临时的)。
实施例的元件还作为用于存储计算机可执行指令(例如，用于实现在此所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)被提供。所述机器可读介质(例如，存储器1660)可以包括但不限于闪存存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光学卡、相变存储器(PCM)、或适用于存储电子或计算机可执行指令的其他类型机器可读介质。例如，本披露的实施例可以被作为计算机程序(例如，BIOS)下载，所述程序可以通过通信链路(例如，调制解调器或网络连接)以数据信号的方式被从远程计算机(例如，服务器)转移至进行请求的计算机(例如，客户端)。
在一些实施例中，计算装置1600可以包括连接1670。连接1670包括硬件装置(例如，无线和/或有线连接器以及通信硬件)和软件部件(例如，驱动器、协议栈)，以使计算装置1600与外部装置进行通信。计算装置1600可以是单独的装置(如其他计算装置、无线接入点或基站)以及外围装置(如耳机、打印机或其它装置)。
连接1670可以包括多种不同类型的连接。出于概括，以蜂窝连接1672和无线连接1674展示了计算装置1600。蜂窝连接1672总体上指的是由无线载波提供的蜂窝网络连接，如，经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、或其变体或衍生体或者其他蜂窝服务标准提供的。无线连接(或无线接口)1674指非蜂窝的无线连接，并且可以包括个人局域网(如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMAX)，或者其他无线通信。
在一些实施例中，计算装置1600可以包括外围连接1680。外围连接1680包括用于进行外周连接的硬件接口和连接器，以及软件部件(例如，驱动器、协议栈)。应理解的是，计算装置1600可以是到其他计算装置的外围装置(1682的“到”)，也可以具有连接到其的外围装置(1684的“来自”)。计算装置1600通常具有用于连接到其他计算装置的“对接”连接器，以用于如管理(例如，下载和/或上载、更改、同步)计算装置1600上的内容。此外，对接连接器可以允许计算装置1600连接到特定外围装置，该特定外围装置允许计算装置1600控制例如到视听或其他系统的内容输出。
除了专用的对接连接器或其他专用连接硬件以外，计算装置1600可以经由基于公共或标准的连接器进行外围连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线、以太网、无限带宽技术、PCIe、SATA、SAS、或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的引用意味着结合实施例描述的特定特征、构造或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”或“一些实施例”的多处出现不必全部指代相同的实施例。如果说明书陈述组件、特征、构造或特性“可以(may)”、“可能(might)”、或“可(could)”被包括，则那个特定组件、特征、构造或特性不要求被包括。如果说明书或权利要求书提及“一(a)”或“一个(an)”要素，则那并非意味着仅存在一个要素。如果说明书或权利要求书提及“一个附加的(an additional)”要素，则那并不排除存在多于一个的附加要素。
此外，在一个或多个实施例中，可以以任何适当的方式来组合特定特征、结构功能、或特性。例如，第一实施例可以与第二实施例在任何地方进行组合，其中，与这两个实施例相关联的具体特征、结构、功能或特性不相互排斥。
虽然对披露已经结合其特定实施例加以描述，鉴于前述说明，此类实施例的许多替代方案、更改和改变将是本领域技术人员清楚的。例如，其他存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本披露的实施例旨在涵盖落入所附权利要求书广阔范围内的全部此类替代方案、修改和改变。
另外，为了简化图示和讨论以及为了不使本披露不清晰，可以在所呈现的图内示出或不示出与集成电路(IC)芯片和其他部件的熟知的电力/接地连接。此外，安排可以以框图的形式示出，以避免模糊本披露，并且还鉴于以下事实：关于完成这样的框图安排的实现方式的细节高度依赖于在其中实现本披露的平台，即，这样的细节应当完全处在本领域技术人员的视界中。特定细节(例如，电路)被阐述以便描述本披露的示例性实施例，对本领域技术人员来说应当显而易见的是：本披露可以在无需这些细节或者采用这些实施例细节的变化的情况下被实践。描述因此被视为是说明性的而非限制性的。
下面的示例涉及进一步的实施例。可在一个或多个实施例中的任何地方使用示例中的细节。还可以关于方法或过程实现在此所述设备的所有可选特征。
例如，提供了一种设备，所述设备包括：求和器；限幅器，所述限幅器用于从所述求和器接收输入；第一反馈环路，用于消除第一后体，所述第一反馈环路通过将所述限幅器耦合至所述求和器形成环路；以及第二反馈环路，用于消除第二后体，所述第二反馈环路通过将所述第一反馈环路的输入端耦合至所述求和器形成环路，其中，所述第二反馈环路在其输入端处具有可编程延迟。
在一些实施例中，所述第二反馈环路用于接收所述限幅器的输出以及时钟信号，并且其中，所述可编程延迟包括用于延迟所述限幅器的所述输出的第一可编程延迟以及用于延迟所述时钟信号的第二可编程延迟。在一些实施例中，所述第一和第二可编程延迟被定位成使得：继所述第一反馈环路之后的反馈环路接收所述限幅器的所述经延迟的输出以及所述经延迟的时钟信号。
在一些实施例中，所述第一和第二可编程延迟具有大于或等于半个UI的延迟。在一些实施例中，所述第一和第二可编程延迟具有小于或等于一个半UI的延迟。在一些实施例中，所述第一和第二可编程延迟具有基本上相等的延迟。
在一些实施例中，所述第一可编程延迟不同于所述第二可编程延迟。在一些实施例中，所述求和器包括：第一求和器以及第二求和器，其中，所述第一和第二求和器耦合至增益级。在一些实施例中，所述第一和第二反馈环路通过耦合至所述第一求和器形成对应的环路。在一些实施例中，包括继所述第一和第二反馈环路之后的反馈环路，其中，所述之后的反馈环路中的至少一个是通过耦合至所述第二求和器形成的。在一些实施例中，所述可编程延迟向数字延迟单元提供输出。在一些实施例中，所述可编程延迟接收数字延迟单元的输出，其中，所述数字延迟单元用于延迟所述限幅器的输出。
在另一示例中，提供了一种系统，所述系统包括：存储器；处理器，耦合至所述存储器，所述处理器具有根据上述设备的接收器；以及无线接口，所述无线接口用于允许所述处理器耦合至另一装置。
在另一示例中，提供了一种设备，所述设备包括：DFE，具有第一DFE抽头路径以及非第一DFE抽头路径，其中，所述DFE在所述非第一DFE抽头路径的信号路径中包括可变延迟电路。在一些实施例中，所述可变延迟电路接收所述DFE的数字延迟单元的输出。在一些实施例中，所述可变延迟电路向所述DFE的数字延迟单元提供输出。在一些实施例中，所述可变延迟电路具有小于或等于一个半UI的延迟。在一些实施例中，所述可变延迟电路具有大于或等于半个UI的延迟。
在另一示例中，提供了一种系统，所述系统包括：存储器；处理器，耦合至所述存储器，所述处理器具有根据上述设备的接收器；以及无线接口，所述无线接口用于允许所述处理器耦合至另一装置。
在另一示例中，提供了一种方法，所述方法包括：由第一反馈环路消除第一后体，所述第一反馈环路通过将限幅器耦合至求和器形成环路；以及由第二反馈环路消除第二后体，所述第二反馈环路通过将所述第一反馈环路的输入端耦合至所述求和器形成环路，其中，所述第二反馈环路在其输入端处具有可编程延迟。在一些实施例中，所述方法包括：由所述第二反馈环路接收所述限幅器的输出以及时钟信号；由所述可编程延迟的第一可编程延迟对所述限幅器的所述输出进行延迟；以及由所述可编程延迟的第二可编程延迟对所述时钟信号进行延迟。
在一些实施例中，所述第一和第二可编程延迟被定位成使得：继所述第一反馈环路之后的反馈环路接收所述限幅器的所述经延迟的输出以及所述经延迟的时钟信号。在一些实施例中，所述第一和第二可编程延迟具有大于或等于半个UI的延迟。在一些实施例中，所述第一和第二可编程延迟具有小于或等于一个半UI的延迟。
在一些实施例中，所述第一和第二可编程延迟具有基本上相等的延迟。在一些实施例中，所述第一可编程延迟不同于所述第二可编程延迟。在一些实施例中，所述方法包括：向数字延迟单元提供输出，所述数字延迟单元与所述可编程延迟耦合。
在另一示例中，提供了一种设备，所述设备包括：用于由第一反馈环路消除第一后体的装置，所述第一反馈环路通过将限幅器耦合至求和器形成环路；以及用于由第二反馈环路消除第二后体的装置，所述第二反馈环路通过将所述第一反馈环路的输入端耦合至所述求和器形成环路，其中，所述第二反馈环路在其输入端处具有可编程延迟。
在一些实施例中，所述设备包括：用于由所述第二反馈环路接收所述限幅器的输出以及时钟信号的装置；用于由所述可编程延迟的第一可编程延迟对所述限幅器的所述输出进行延迟的装置；以及用于由所述可编程延迟的第二可编程延迟对所述时钟信号进行延迟的装置。在一些实施例中，所述第一和第二可编程延迟被定位成使得：继所述第一反馈环路之后的反馈环路接收所述限幅器的所述经延迟的输出以及所述经延迟的时钟信号。在一些实施例中，所述第一和第二可编程延迟具有大于或等于半个UI的延迟。在一些实施例中，所述第一和第二可编程延迟具有小于或等于一个半UI的延迟。
在一些实施例中，所述第一和第二可编程延迟具有基本上相等的延迟。在一些实施例中，所述第一可编程延迟不同于所述第二可编程延迟。在一些实施例中，所述方法向数字延迟单元提供输出，所述数字延迟单元与所述可编程延迟耦合。
提供了摘要将允许读者断定本技术披露的本质和主旨。基于其将不被用于限制权利要求书的范围或者含义的理解提交所述摘要。据此将以下权利要求结合到具体实施方式中，其中每一项权利要求独立地代表一个单独的实施例。

Claims (25)

1.一种设备，包括：
求和器；
限幅器，所述限幅器用于从所述求和器接收输入；
第一反馈环路，用于消除第一后体，所述第一反馈环路通过将所述限幅器耦合至所述求和器来形成环路；以及
第二反馈环路，用于消除第二后体，所述第二反馈环路通过将所述第一反馈环路的输入耦合至所述求和器来形成环路，其中，所述第二反馈环路在其输入处具有可编程延迟。
2.如权利要求1所述的设备，其中，所述第二反馈环路用于接收所述限幅器的输出以及时钟信号，并且其中，所述可编程延迟包括用于延迟所述限幅器的所述输出的第一可编程延迟以及用于延迟所述时钟信号的第二可编程延迟。
3.如权利要求2所述的设备，其中，所述第一和第二可编程延迟被定位成使得：继所述第一反馈环路之后的反馈环路接收所述限幅器的所述经延迟的输出以及所述经延迟的时钟信号。
4.如权利要求2所述的设备，其中，所述第一和第二可编程延迟具有大于或等于半个单位间隔(UI)的延迟。
5.如权利要求2所述的设备，其中，所述第一和第二可编程延迟具有小于或等于一个半单位间隔(UI)的延迟。
6.如权利要求2所述的设备，其中，所述第一和第二可编程延迟具有基本上相等的延迟。
7.如权利要求2所述的设备，其中，所述第一可编程延迟不同于所述第二可编程延迟。
8.如权利要求1所述的设备，其中，所述求和器包括：
第一求和器；以及
第二求和器，其中，所述第一和第二求和器耦合至增益级。
9.如权利要求8所述的设备，其中，所述第一和第二反馈环路通过耦合至所述第一求和器来形成相应的环路。
10.如权利要求9所述的设备，包括继所述第一和第二反馈环路之后的反馈环路，其中，所述之后的反馈环路中的至少一个是通过耦合至所述第二求和器形成的。
11.如权利要求1所述的设备，其中，所述可编程延迟向数字延迟单元提供输出。
12.如权利要求1所述的设备，其中，所述可编程延迟接收数字延迟单元的输出，其中，所述数字延迟单元用于延迟所述限幅器的输出。
13.一种设备，包括：
决策反馈均衡器(DFE)，所述决策反馈均衡器具有第一DFE抽头路径以及非第一DFE抽头路径，其中，所述DFE在所述非第一DFE抽头路径的信号路径中包括可变延迟电路。
14.如权利要求13所述的设备，其中，所述可变延迟电路接收所述DFE的数字延迟单元的输出。
15.如权利要求13所述的设备，其中，所述可变延迟电路向所述DFE的数字延迟单元提供输出。
16.如权利要求13所述的设备，其中，所述可变延迟电路具有小于或等于一个半单位间隔(UI)的延迟。
17.如权利要求13所述的设备，其中，所述可变延迟电路具有大于或等于半个单位间隔(UI)的延迟。
18.一种系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器具有接收器，所述接收器具有根据设备权利要求1至12中任意一项所述的设备；以及
无线接口，所述无线接口用于允许所述处理器耦合至另一装置。
19.一种系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器具有接收器，所述接收器具有根据设备权利要求13至17中任意一项所述的设备；以及
无线接口，所述无线接口用于允许所述处理器耦合至另一装置。
20.一种方法，包括：
由第一反馈环路消除第一后体，所述第一反馈环路通过将限幅器耦合至求和器来形成环路；以及
由第二反馈环路消除第二后体，所述第二反馈环路通过将所述第一反馈环路的输入耦合至所述求和器来形成环路，其中，所述第二反馈环路在其输入处具有可编程延迟。
21.如权利要求20所述的方法，包括：
由所述第二反馈环路接收所述限幅器的输出以及时钟信号；
由所述可编程延迟的第一可编程延迟对所述限幅器的所述输出进行延迟；以及
由所述可编程延迟的第二可编程延迟对所述时钟信号进行延迟。
22.如权利要求21所述的方法，其中，所述第一和第二可编程延迟被定位成使得：继所述第一反馈环路之后的反馈环路接收所述限幅器的所述经延迟的输出以及所述经延迟的时钟信号。
23.如权利要求21所述的方法，其中，所述第一和第二可编程延迟具有大于或等于半个单位间隔(UI)的延迟。
24.如权利要求21所述的方法，其中，所述第一和第二可编程延迟具有小于或等于一个半单位间隔(UI)的延迟。
25.如权利要求21所述的方法，其中，所述第一和第二可编程延迟具有基本上相等的延迟。
CN201580062463.3A 2014-12-16 2015-11-12 延迟弹性决策反馈均衡器 Active CN107005506B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/572,756 US9680668B2 (en) 2014-12-16 2014-12-16 Delay resilient decision feedback equalizer
US14/572,756 2014-12-16
PCT/US2015/060440 WO2016099725A1 (en) 2014-12-16 2015-11-12 Delay resilient decision feedback equalizer

Publications (2)

Publication Number Publication Date
CN107005506A true CN107005506A (zh) 2017-08-01
CN107005506B CN107005506B (zh) 2021-09-21

Family

ID=56112227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580062463.3A Active CN107005506B (zh) 2014-12-16 2015-11-12 延迟弹性决策反馈均衡器

Country Status (4)

Country Link
US (1) US9680668B2 (zh)
EP (1) EP3235203A4 (zh)
CN (1) CN107005506B (zh)
WO (1) WO2016099725A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019091336A1 (en) * 2017-11-13 2019-05-16 Huawei Technologies Co., Ltd. Decision feedback equalizers and methods of decision feedback equalization

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170295039A1 (en) * 2016-04-11 2017-10-12 Fujitsu Limited Decision feedback equalizer
KR20180045677A (ko) * 2016-10-26 2018-05-04 에스케이하이닉스 주식회사 수신 장치, 전송 장치, 이를 이용하는 반도체 장치 및 시스템
US10848353B1 (en) * 2019-06-28 2020-11-24 Intel Corporation Multi-tap decision feedback equalizer (DFE) architecture with split-path summer circuits
CN115299014A (zh) * 2020-01-10 2022-11-04 马维尔亚洲私人有限公司 高速以太网通信网络中的干扰减轻
US11271783B2 (en) * 2020-02-26 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Decision feedback equalization embedded in a slicer
US11870614B2 (en) 2021-02-20 2024-01-09 Samsung Electronics Co., Ltd. Method and system for high speed decision-feedback equalization (DFE)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463524A (zh) * 2001-05-29 2003-12-24 皇家菲利浦电子有限公司 用于在决策反馈均衡器中减轻反馈回路延迟相关的性能损失的电路及方法
CN1691655A (zh) * 2003-12-19 2005-11-02 美国博通公司 高速应用的决策反馈均衡器和时钟数据恢复电路
US20050271169A1 (en) * 2004-06-02 2005-12-08 Afshin Momtaz High speed receive equalizer architecture
US7526023B1 (en) * 2005-09-08 2009-04-28 Altera Corporation Programmable cross-talk cancellation in programmable logic device
US20100098147A1 (en) * 2008-10-20 2010-04-22 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Equalizer and method for performing equalization
CN102301665A (zh) * 2009-02-06 2011-12-28 国际商业机器公司 用于面积和功耗减少的dfe的电路和方法
CN103107964A (zh) * 2011-11-10 2013-05-15 台湾积体电路制造股份有限公司 具有可编程抽头的判定反馈均衡器
US20140056344A1 (en) * 2012-08-22 2014-02-27 International Business Machines Corporation Decision feedback equalizers with high-order continuous time feedback

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0162340B1 (ko) * 1995-04-28 1998-12-01 구자홍 디지탈 통신 시스템의 고스트 제거 등화기
US6754294B1 (en) * 1999-11-12 2004-06-22 Cornell Research Foundation, Inc. Dual equalizer for use in an receiver and method of operation
US7212569B1 (en) * 2002-06-28 2007-05-01 At&T Corp. Frequency domain decision feedback equalizer
TWI253260B (en) * 2003-10-14 2006-04-11 Realtek Semiconductor Corp Signal processing apparatus capable of enhance correctness of feedbacked signal
JP2005159467A (ja) 2003-11-20 2005-06-16 Sanyo Electric Co Ltd 等化方法およびそれを利用した受信装置
US7327808B2 (en) * 2004-03-17 2008-02-05 Faraday Technology Corp. Pipelined adaptive decision feedback equalizer
US20060109940A1 (en) 2004-11-22 2006-05-25 Troy Beukema Timing bias compensation for a data receiver with decision-feedback equalizer
US20080069198A1 (en) * 2006-08-25 2008-03-20 Broadcom Corporation Sequence decision feedback equalizer
US7792185B2 (en) * 2007-02-07 2010-09-07 International Business Machines Corporation Methods and apparatus for calibrating output voltage levels associated with current-integrating summing amplifier
US8170128B2 (en) * 2007-09-05 2012-05-01 Iberium Communications, Inc. Method and apparatus for joint decoding and equalization
US8135100B2 (en) * 2008-08-20 2012-03-13 International Business Machines Corporation Adaptive clock and equalization control systems and methods for data receivers in communications systems
US8401063B2 (en) * 2008-10-24 2013-03-19 Stmicroelectronics S.R.L. Decision feedback equalization scheme with minimum correction delay
US8229020B2 (en) * 2009-03-23 2012-07-24 Oracle America, Inc. Integrated equalization and CDR adaptation engine with single error monitor circuit
TWI392296B (zh) * 2009-06-15 2013-04-01 Realtek Semiconductor Corp 通訊信號接收器及其訊號處理方法
US8279688B2 (en) * 2010-07-26 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier enable signal generation
CA2880722C (en) 2010-09-13 2017-08-08 Semtech Canada Corporation Decision feedback equalizer and transceiver
US8654830B1 (en) * 2010-12-20 2014-02-18 Netlogic Microsystems, Inc. Systems, circuits and methods for adapting parameters of a linear equalizer in a receiver
US8416846B1 (en) * 2010-12-20 2013-04-09 Netlogic Microsystems, Inc. Systems, circuits and methods for adapting taps of a decision feedback equalizer in a receiver
US8509299B2 (en) * 2011-07-21 2013-08-13 National Semiconductor Corporation Decision feedback equalizer operable with multiple data rates
US8850258B2 (en) * 2012-06-20 2014-09-30 Intel Corporation Calibration for source-synchronous high frequency bus synchronization schemes
US9166844B2 (en) * 2012-11-16 2015-10-20 Rambus Inc. Receiver with duobinary mode of operation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463524A (zh) * 2001-05-29 2003-12-24 皇家菲利浦电子有限公司 用于在决策反馈均衡器中减轻反馈回路延迟相关的性能损失的电路及方法
CN1691655A (zh) * 2003-12-19 2005-11-02 美国博通公司 高速应用的决策反馈均衡器和时钟数据恢复电路
US20050271169A1 (en) * 2004-06-02 2005-12-08 Afshin Momtaz High speed receive equalizer architecture
US7526023B1 (en) * 2005-09-08 2009-04-28 Altera Corporation Programmable cross-talk cancellation in programmable logic device
US20100098147A1 (en) * 2008-10-20 2010-04-22 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Equalizer and method for performing equalization
CN102301665A (zh) * 2009-02-06 2011-12-28 国际商业机器公司 用于面积和功耗减少的dfe的电路和方法
CN103107964A (zh) * 2011-11-10 2013-05-15 台湾积体电路制造股份有限公司 具有可编程抽头的判定反馈均衡器
US20140056344A1 (en) * 2012-08-22 2014-02-27 International Business Machines Corporation Decision feedback equalizers with high-order continuous time feedback

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MIKE BICHAN,等: "A 6.5 Gb/s backplane transmitter with 6-tap FIR equalizer and variable tap spacing", 《CUSTOM INTEGRATED CIRCUITS CONFERENCE,2008.CICC 2008.IEEE,PISCATAWAY,NJ,USA》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019091336A1 (en) * 2017-11-13 2019-05-16 Huawei Technologies Co., Ltd. Decision feedback equalizers and methods of decision feedback equalization

Also Published As

Publication number Publication date
US9680668B2 (en) 2017-06-13
US20160173300A1 (en) 2016-06-16
CN107005506B (zh) 2021-09-21
WO2016099725A1 (en) 2016-06-23
EP3235203A1 (en) 2017-10-25
EP3235203A4 (en) 2018-08-15

Similar Documents

Publication Publication Date Title
CN107005506A (zh) 延迟弹性决策反馈均衡器
Poulton et al. A 14-mW 6.25-Gb/s transceiver in 90-nm CMOS
CN105281870B (zh) 用于波特率定时恢复的方法和装置
Bassi et al. A high-swing 45 Gb/s hybrid voltage and current-mode PAM-4 transmitter in 28 nm CMOS FDSOI
EP2883305B1 (en) Multi-cascode amplifier bias techniques
CN103259508B (zh) 具有可调有峰函数的模拟信号电流积分器
Tomita et al. A 10-Gb/s receiver with series equalizer and on-chip ISI monitor in 0.11-/spl mu/m CMOS
CN103095618A (zh) 灵活接收器架构
Gangasani et al. A 32 Gb/s backplane transceiver with on-chip AC-coupling and low latency CDR in 32 nm SOI CMOS technology
US20150131711A1 (en) Apparatus having programmable taps
Han et al. Design techniques for a 60 Gb/s 173 mW wireline receiver frontend in 65 nm CMOS technology
CN102301665A (zh) 用于面积和功耗减少的dfe的电路和方法
JP2018516469A (ja) １ホット決定フィードバック等化器を備える高速受信機
TW201707374A (zh) 晶片及計算平台
US9973356B1 (en) Slicer and decision feedback equalization circuitry
Kim et al. A 224-Gb/s DAC-based PAM-4 quarter-rate transmitter with 8-tap FFE in 10-nm FinFET
CN105247827A (zh) 低功率均衡器及其训练
CN101635576A (zh) 用于判决反馈均衡器的加法器的输入控制电路
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
CN104365023B (zh) 用于开关均衡的装置和系统
Saxena et al. A 2.8 mW/Gb/s, 14 Gb/s serial link transceiver
Jeong et al. A 20 Gb/s 0.4 pJ/b Energy-Efficient Transmitter Driver Utilizing Constant-${\rm G} _ {\rm m} $ Bias
Kim et al. A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator
CN106464212B (zh) 用于解耦电路的共模和差分环路带宽调整的装置和方法
Park et al. A 2 Gb/s 5.6 mw digital LOS/NLOS equalizer for the 60 GHz band

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant