CN104365023B - 用于开关均衡的装置和系统 - Google Patents
用于开关均衡的装置和系统 Download PDFInfo
- Publication number
- CN104365023B CN104365023B CN201280071359.7A CN201280071359A CN104365023B CN 104365023 B CN104365023 B CN 104365023B CN 201280071359 A CN201280071359 A CN 201280071359A CN 104365023 B CN104365023 B CN 104365023B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- attenuator
- sampler
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Abstract
本文描述的是用于开关均衡的装置和系统。所述装置包括:用于对输入信号进行采样的采样器;以及耦合至所述采样器的具有与所述输入信号相关联的滞后的衰减器,所述衰减器的所述滞后被配置为消除耦合至所述衰减器的通信信道的滞后。
Description
背景技术
码间干扰(ISI)是在通信系统的发送器(TX)与接收器(RX)之间通信时的噪声的主要源。ISI的形式是信号失真,其中,信号中的一个码元与该信号中接下来的码元干扰。所以,先前码元具有与噪声类似的效果。由RX接收的信号中的该噪声使得通信较不可靠。ISI通常是由信道的低通本质导致的,使得连续的码元“模糊”在一起。通信系统中ISI的存在会在RX的判决设备中导入误差。
附图描述
从下文给出的具体实现并从本公开的各种实施例的附图将会更完全理解本公开的实施例,但是这不应被认为将本公开限制为具体实施例,而仅用于解释和理解。
图1是根据本公开的一个实施例的,具有接收器(RX)的差分高速输入输出(I/O)收发器,具有可操作来提供开关(switching)均衡的开关均衡器。
图2是根据本公开的一个实施例的双向交错开关均衡器。
图3A是根据本公开的一个实施例的开关均衡器的四抽头实现。
图3B是根据本公开的一个实施例的,由开关均衡器的四抽头实施实现使用的时钟信号的时序图。
图4是根据本公开的一个实施例的可操作来提供开关均衡的单端RX。
图5是示出根据本公开的一个实施例的,可操作来提供开关均衡的RX的技术效果的图。
图6是根据本公开的一个实施例的,包括具有可操作来提供开关均衡的接收器的处理器的智能设备的系统级图。
具体实施方式
例如TX预加重、RX线性均衡(LE)、以及判决反馈均衡(DFE)的各种方法被用于减小ISI。然而,这些方法增加了功耗和硅片面积,并且还导入了额外的时序关键路径(timingcriticalpath)。
例如,TX预加重可能不会消除大部分的ISI,因此,对于高衰减的信道不能重新打开眼图。RXLE通过在信号路径中插入额外的高频极来实现,以使接收的信号的低频部分衰减并将高频部分提高,以使整个RX系统产生平坦的频率响应。插入在该信号路径中的额外的高频极加剧了功耗并增加了电路面积。对于DFE而言,由RX修复的数据被用于调整感测放大器(SA)的阈值,以直接从接收的信号擦除ISI部分。然而,DFE电路中的第一抽头消除路径是时序关键路径。此外,TX预加重、RXLE、以及DFE在信号路径上要求高带宽,以避免额外的电路导致的滞后并结果导致更高的功耗。
本公开的实施例涉及用于减小例如ISI的噪声的开关均衡的装置和系统。在一个实施例中,装置应用输入连接的每位开关,并且利用寄生或者离散电阻和电容将低频极转换至高频极,以补偿由带宽有限的通信信道导入的ISI。
本文描述的实施例的技术效果有很多。例如,本文的装置在接收器(RX)的输出处改善信号的眼宽度,用于在RX的输出处对信号正确采样。本文的装置的实施例还通过使用寄生电容和/或离散的新增电容,省下了在RX前端避免寄生电容的精力,以实现最好的ISI消除效果。本文的实施例与现有的均衡方案兼容,例如线性均衡(LE)和判决反馈均衡(DFE)。这意味着例如LE和DFE的现有的均衡方案,能够被增加至本文的装置以消除更多的ISI。本文描述的实施例提供将低带宽系统转换为高带宽系统的带宽转换系统,其能够被应用到更宽的应用范围。上述技术效果并不以任何方式被限制。其他技术效果由本文讨论的实施例考虑。
在下面的描述中,讨论了大量细节以提供对本公开实施例的更彻底的解释。然而对于本领域的技术人员明显的是,可以实践本公开的实施例而不用这些具体的细节。在其他实例中,周知的构造和设备以框图形式,而非以细节示出,以避免使本公开的实施例模糊。
要注意的是,在实施例的对应的附图中,信号由线代表。一些线可以更粗,以表明更多成分的信号路径;和/或在一个或多个端处具有箭头,以表明主要的信息流动方向。该指示不旨在用以进行限制。相反,线与一个或多个示例性实施例连接使用,以便于更容易理解电路或者逻辑单元。由设计需要或者偏好所指示的任何代表的信号可以实际上包括可以在任一方向行进的一个或多个信号,并可以用任何适当类型的信号方案来实现。
遍及说明书和权利要求中,术语“连接”意味着连接的事物之间的直接的电连接,而没有任何中间设备。术语“耦合”意味着要么在连接的事物之间的直接的电连接,要么通过一个或多个无源或者有源中间设备的间接连接。术语“电路”意味着被布置为彼此合作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”意味着至少一个电流信号、电压信号或者数据信号。“所述”的意思包含复数。“在……中”的意思包含“在……中”和“在……上”。
如本文使用的那样,除非另外指明,使用序数形容词“第一”、“第二”、以及“第三”等来描述常见对象仅仅表明指代相似对象的不同实例,并非旨在隐含了这样描述的对象必须是以给定的序列给出,无论是时间上、空间上,在排名中或者以任何其他方式中。
出于本文描述的实施例的目的,晶体管是金属氧化物半导体(MOS)晶体管,其包含漏极、源极、栅极、以及基端(bulkterminal)。源极和漏极端子可以是相同的端子,并且本文中是互换使用的。本领域的技术人员应当理解的是可以使用其他晶体管,例如双极晶体管——BJTPNP/NPN、BiCMOS、CMOS、eFET等,而没有脱离本公开的范围。本文的术语“MN”表明N型晶体管(例如NMOS、NPNBJT等),并且术语“MP”表明P型晶体管(例如PMOS、PNPBJT等)。
图1是根据本公开的一个实施例的,具有RX100a的差分高速输入输出(I/O)收发器100,其可被操作来提供开关均衡。在一个实施例中,RX100a在通信信道103中接收由发送器101驱动的差分信号104。为了不使本公开的实施例模糊,未示出某些RX100a部件(例如静电放电电路等)。差分输入信号104由消除或减小在通信信道103中的滞后导致的ISI的开关均衡器105接收。
在一个实施例中,通信信道103由金属(例如铜、银、金、铝等)形成。在其他实施例中,通信信道103是光纤。在这样的实施例中,RX100a在开关均衡器105之前包含光电转换器。
在一个实施例中,开关均衡器105的输出106由感测放大器(SA)107接收,以确定接收的信号104的位值。SA107可以是单级或者多级放大器。在一个实施例中,SA107包含偏移消除机构(未示出),以消除或补偿SA107的输入偏移。
在一个实施例中,SA107的输出108由串行器(未示出)接收,以将差分输出108转换为串行信号,该串行信号然后输入至极性校正器109。在一个实施例中,极性校正器109选择串行信号108的一部分。在一个实施例中,极性校正器109包括可由周期信号控制的复用器,以从信号108选择奇数和偶数信号位。极性校正器109的输出然后用于接收的信号的进一步处理。
在一个实施例中,开关均衡器105包括差分对放大器,其具有耦合至操纵电流的N型输入设备M1和M2的电流源Itail,其中,N型输入设备M1和M2分别耦合至开关110和111。在本文讨论的实施例中,差分对晶体管(例如M1和M2)是NMOS晶体管。在其他实施例中,能够使用其他N型晶体管(例如NPNBJT晶体管等)而不会改变本公开的实施例的实质。
在一个实施例中,开关110和111将差分输入104电耦合至N型输入设备M1和M2的栅极。在一个实施例中,开关110和111实现为通过门(pass-gate)或者传输门(transmissiongate),其中,通过门或者传输门的栅极端子由另一个逻辑单元(未示出)产生的周期信号控制。
在一个实施例中,周期信号是时钟信号,其表明输入信号104的偶数和奇数周期。在这样的实施例中,开关110将携带VCH+信号(一个差分对信号104)的节点耦合至N型设备M1的栅极,并且开关111将携带VCH-信号(另一个差分对信号104)的节点耦合至N型设备M2的栅极。该实施例在本文中称作“偶数周期”。在一个实施例中,开关110将携带VCH-信号的节点耦合至N型设备M1的栅极,并且开关111将携带VCH+信号的节点耦合至N型设备M2的栅极。该实施例在本文中称作“奇数周期”。
在一个实施例中,共同记作112的终端电阻器r0-和r0+耦合在N型晶体管M1和M2的源/漏极端子与电源节点之间。在一个实施例中,终端电阻器112的终端阻抗的值实质上接近通信信道103的阻抗。本文的术语“实质上接近”是指在理想值的20%内。在其他实施例中,终端电阻器112的终端阻抗不接近通信信道103的阻抗。
在本文讨论的实施例中,RX开关均衡器105在每位将RX连接(节点104)切换至正/负信道。在偶数周期期间,正RX输入引脚/节点(VCH+)通过开关110耦合至正信道(N型设备M1的栅极)并且负引脚/节点(VCH-)通过开关111耦合至负信道(N型设备M2的栅极)。
假定“n”作为用于信号104的周期数,并且进一步假定在周期2n-1的结束处为零状态,那么在偶数周期2n的结束处,信道差分输入Vch,diff[2n]104被采样并放大,以此为基础,SA107提供修复的数据dRX,raw[2n]108。在一个实施例中,电压Vch,diff[2n]被保持在栅极/导线寄生电容器(Cin+和Cin-)中,并在后续周期中随着相关的RC(电阻器-电容器)电路而衰减。在一个实施例中,残留量在奇数周期2n+1的结束处为αVch,diff[2n],其中“α”取决于RC衰减率。
在一个实施例中,在奇数周期2n+1的期间,携带信号VCH+的正引脚/节点104通过开关110耦合至负信道(N型设备M1的栅极),而携带信号VCH-的负引脚/节点104通过开关111耦合至正信道(N型设备M2的栅极)。在该实施例中,对于周期2n+1采样的信道差分电压是-Vch,diff[2n+1],其中负号是由于连接互换。因为叠加,由RX101a检测的电压是-Vch,diff[2n+1]+αVch,diff[2n],以此为基础,SA107修复数据dRX,raw[2n+1]。
通过迭代,在2n+1周期的结束处的实际采样的电压是:-Vch,diff[2n+1]+αVch,diff[2n]-α2Vch,diff[2n-1]+α3Vch,diff[2n-2]-...,示出多个后标记(postcursor)消除。
由开关均衡器105采样的采样值是:
偶数:Vin[2n]-αVin[2n-1]+α2Vin[2n-2]-α3Vin[2n-3]...
奇数:-Vin[2n+1]+αVin[2n]-α2Vin[2n-1]+α2Vin[2n-2]...
其中Vin与Vch,diff相同。
因为输入连接开关,因此Vin中每个其他位的极性被反转。在一个实施例中,增加后续复用器109(极性校正器)来校正极性,如图1所示。
在一个实施例中,开关均衡器105对由SA107采样的脉冲δ[n]的响应是:
h[n]=δ[n]-αδ[n-1]+α2δ[n-2]-α3δ[n-3]+α4δ[n-4]-…
对应的z变换是:
在这样的实施例中,通过切换输入连接(VCH+和VCH-),低通本质的滤波器转换为离散域中的高通滤波器,结果导致消除或减小ISI的均衡。
例如,在一个实施例中,开关均衡器105完全消除g[n]=δ[n]+αδ[n-1]的信道脉冲响应。换言之,开关均衡器105实现第一后标记消除,而不会如在DFE中那样导入反馈循环,其中所述反馈循环一般而言是时序关键路径。
在一个实施例中,开关均衡器105能够处理更多一般信道。为了不模糊本公开的实施例,当信道脉冲响应假定为:
g[n]=δ[n]+αδ[n-1]+α2δ[n-2]+…时,
开关均衡器105之后的脉冲响应是:
g[n]*h[n]=δ[n]+α2δ[n-2]+α4δ[n-4]+…
在该实施例中,开关均衡器105消除第一后标记抽头和每个其他抽头。在一个实施例中,残留ISI被DFE进一步减小。虽然图1的实施例描述的是差分RX,但相同概念的开关均衡器105可应用至如参考图4描述的单端RX。
图2是根据本公开的一个实施例的双向交错开关均衡器200。在一个实施例中,开关均衡器200对于与信道电压采样速度相关联的残留电压“α”解决与衰减因子相关的问题。为了实现更高的采样精度,需要更高的输入带宽(更小的“α”)。另一方面,为了实现最好/最佳均衡性能,“α”应该与信道匹配,即输入带宽接近信道带宽。
因此,存在采样精度与均衡性能之间的权衡,并需要仔细调整。为了破坏该相关性,在该实施例中,双向交错开关均衡器200至少包括2个差分对(201和202),其中,第一差分对201以采样模式操作而第二差分对202以残留衰减模式操作——双向交错开关均衡器200的第一差分对201形成第一向而第二差分对202形成第二向。如本文讨论的那样,对于Vin104中的每个偶数或者奇数周期,第一和第二差分对切换是采样器和是衰减器的角色。
在该实施例中,第一差分对201包括具有各自的栅极端子的输入N型晶体管M1和M2,所述栅极端子分别经由开关203和204被选择性地耦合至衰减模式中的衰减电阻器207。在该实施例中,输入N型晶体管M1和M2的各自的栅极端子分别经由开关203和204选择性地耦合至采样模式中携带信号VCH+和VCH-(共同记作104)的输入节点。如参考图1所述的,开关203和204实现为通过门或者传输门(TG),并且可由表明信号104中的偶数和/或奇数信号位(或者周期)的周期信号操作,以接通或者断开。
参考回图2,在该实施例中,第二差分对202包括具有各自的栅极端子的N型输入晶体管M3和M4,所述栅极端子分别经由开关205和206选择性地耦合至衰减模式中的衰减电阻器208。在该实施例中,N型输入晶体管M3和M4的各自的栅极端子分别经由开关205和206选择性耦合至采样模式中携带信号VCH+和VCH-(共同记作104)的输入节点。在一个实施例中,在N型晶体管M1-M4的栅极处的输入电容器Cin使衰减模式中的采样的信号衰减,其中,衰减率具有Cinxratten的时间常数。在实施例中,其中Cin是寄生和/或离散电容,衰减率由ratten208/207控制。在一个实施例中,电阻器ratten208/207具有可编程的和/或适应性的电阻。
例如,电阻器ratten208/207可以具有增加或者减去电阻以改变ratten208/207的有效电阻的能力。在一个实施例中,电阻器ratten208/207可以使用偏置电压来改变,其中,电阻器ratten208/207形成为其栅极耦合至偏置电压的通过门晶体管。在一个实施例中,ratten208/207是由2个差分对201和202共享的单个电阻器(或者一组电阻器)。在该实施例中,开关均衡器200的整个面积(即尺寸)与使用2组ratten208/207相比是减少的。
虽然示出了图2的实施例,使得第一差分对201为采样模式而第二差分对202为衰减模式,但是在输入104的每个周期,差分对201和202切换角色。
在一个实施例中,当第二差分对202经由开关205和206切换为在衰减模式下操作时,第二差分对202衰减由第二差分对202采样的先前值。在这样的实施例中,在采样模式下的经由开关205和206的先前操作的第二差分对202在衰减模式中的操作之前。通过将(先前采样的)先前位值衰减,模仿信道103的滞后,结果导致从先前采样的位减去滞后,因此消除或者减小ISI。
在一个实施例中,当第一或者第二差分对(201或者202)在采样模式时,差分对展现RtermxCparasitic+/-的带宽,其中Rterm是终端阻抗r0+和r0-。在该实施例中,当第一或者第二差分对(201或者202)在衰减模式时,差分对(201或者202)展现rattenxCin+/-的带宽。
在一个实施例中,Cin是6fF,ratten是20KOhms,C0是10fF,rin是1KOhms,r0+=1.5KOhms,并且r0-=1.5KOhms。在其他实施例中,可以使用其他值的Cin、ratten、C0、rin、r0+、r0-。应该理解的是给出了示例尺寸/模型/值/范围,尽管实施例不限于此。随着制造技术(例如光刻)随着时间成熟,预计能够制造更小尺寸的设备。
图3A是根据本公开的一个实施例的开关均衡器400的四抽头实现。为了不使本公开的实施例模糊,此处仅讨论开关均衡器200与开关均衡器400之间的差异。在一个实施例中,开关均衡器400提供多阶的ISI的消除。在一个实施例中,开关均衡器400包括4个差分对——301、302、303、以及304。在该实施例中,一个差分对在采样模式下操作,而其他差分对在衰减模式下操作。在其他实施例中,可以使用本文讨论的概念来实现6抽头(或更多抽头)的开关均衡器。
图3A的实施例示出当通过使开关305a和305b将携带输入信号104的节点耦合至N型晶体管M1和M2的栅极,第一差分对301在采样模式下操作来对输入信号104进行采样时开关均衡器400的操作。在该实施例中,第二差分对302通过使开关306a和306b将晶体管M3和M4的栅极与衰减电阻器ratten1耦合,在衰减模式下操作。在该实施例中,第三差分对303通过使开关307a和307b将N型晶体管M5和M6的栅极与衰减电阻器ratten2耦合,在衰减模式下操作。在该实施例中,第四差分对304通过使开关308a和308b将N型晶体管M7和M8的栅极与衰减电阻器ratten2耦合,在衰减模式下操作。虽然没有示出控制该开关的逻辑单元,但在一个实施例中,逻辑单元包括将时钟信号驱动至开关的栅极的缓冲,如参考图3B讨论的那样。
图3B是根据本公开的一个实施例的,由开关均衡器400的四抽头实现使用的时钟信号的时序图320。顶部波形是编号了每个相位的示例性输入信号104(以单端形式)。周期信号321、322、323、以及324是分别用于控制开关305a/305b、306a/306b、307a/307b、以及308a/308b的时钟信号,以便一个差分对在采样模式中而其他在衰减模式中。在一个实施例中,在每个时钟周期处,采样模式的角色从一个差分对到另一个差分对会改变。
图4是根据本公开的一个实施例的可操作来提供开关均衡的单端收发器400。图4的实施例对于开关均衡以与本文讨论的其他实施例相同的方式进行操作,而对于消除由接收器400a接收的单端信号中的ISI以与其他实施例不同的方式进行操作。在一个实施例中,单端发送器(TX)401在单端传输介质403(例如金属线或者光纤)中将单端信号402发送至接收器400a。在一个实施例中,RX400a包括与参考图1至3讨论的相同的部件。在该实施例中,开关均衡器406中的差分对可经由其开关来操作,将接收的信号404和参考信号405耦合至开关均衡器406的N型晶体管的栅极。在一个实施例中,参考信号405是由任何参考产生单元,例如电阻梯、带隙参考产生器等产生的参考电压。
开关均衡器406的输出407然后由SA408接收,以确定接收的信号404的位值。在一个实施例中,感测放大器408的输出通过串行器(未示出)串行化。在一个实施例中,极性校正器410包括校正输出信号409的极性的复用器。极性校正器410的输出然后由其他逻辑(未示出)接收,用于信号的进一步的处理。
图5是根据本公开的一个实施例示出的开关均衡器的技术效果的图500。左侧的图501是由本文描述的开关均衡器(例如105/200/300/400)接收的信号的眼图。该信号具有ISI。右侧的图502是使用本文讨论的开关均衡器消除了ISI后的眼图。图501中开关均衡器(例如105/200/300/400)改善了信号的眼图高度(y轴)从20mV至37mV,而眼图宽度(x轴)改善从少于30ps至大于90ps,因此允许通过下面的感测放大器来校正对信号的感测。
图6是根据本公开的一个实施例的,包括具有接收器100a/400a的处理器的计算设备1600(例如智能设备)的系统级图。接收器100a可以具有本文讨论的任何一个开关均衡器(例如105/200/300/400)。图6还示出移动设备的实施例的框图,其中,能够使用平面接口连接器。在一个实施例中,计算设备1600代表移动计算设备,例如计算平板、移动电话或者智能电话、有无线功能的电子阅读器、或者其他无线移动设备。要理解的是某些部件只是一般示出,并非这样的设备的所有部件在设备1600中都示出。
在一个实施例中,计算设备1600包含具有接收器100a/400a的第一处理器1610和具有驱动器/发送器101/401的第二处理器1690。在其他实施例中,计算设备1600中的一个或多个处理器或者芯片包含具有接收器的收发器100/400,以提供根据本文讨论的实施例的开关均衡。
本公开的各种实施例还可以包括1670内的网络接口,例如无线接口,以便系统实施例可以合并至无线设备,例如蜂窝电话或者个人数字助理。
在一个实施例中,处理器1610可以包含一个或多个物理设备,例如微处理器、应用处理器、微控制器、可编程逻辑设备、或者其他处理单元。由处理器1610执行的处理操作包含执行操作平台或者操作系统,在该操作平台或者操作系统上执行应用和/或设备功能。处理操作包含与人类用户或者其他设备的I/O(输入/输出)相关的操作、功率管理相关的操作、和/或将计算设备1600连接至另一个设备相关的操作。处理操作还可以包含与音频I/O和/或显示I/O相关的操作。
在一个实施例中,计算设备1600包含与提供音频功能给计算设备相关联的代表硬件(例如音频硬件和音频电路)和软件(例如驱动器、编解码器)部件的音频子系统1620。音频功能可以包含扬声器和/或耳机输出以及麦克风输入。用于该功能的设备可以集成到设备1600,或者连接至计算设备1600。在一个实施例中,用户通过提供由处理器1610接收并处理的音频命令,与计算设备1600交互。
显示子系统1630代表为了用户与计算设备交互而提供视觉和/或触觉显示的硬件(例如显示设备)和软件(例如驱动器)部件。显示子系统1630包含显示接口1632,其包含用于向用户提供显示的特定屏幕或者硬件设备。在一个实施例中,显示接口1632包含与处理器1610分离的逻辑,以执行至少一些与显示相关的处理。在一个实施例中,显示子系统1630包含触摸屏(或者触摸板)设备,其向用户提供输出和输入。
I/O控制器1640代表与用户的交互相关的硬件设备和软件部件。I/O控制器1640可操作来管理作为音频子系统1620和/或显示子系统1630的部分的硬件。另外,I/O控制器1640示出对于额外的设备的连接至设备1600的连接点,用户可以通过其与系统交互。例如,能够附接至计算设备1600的设备可以包含麦克风设备、扬声器或者立体声系统、视频系统或者其他显示设备、键盘或者小键盘设备、或者用于特定应用的其他I/O设备、例如读卡器或者其他设备。
如上所述,I/O控制器1640能够与音频子系统1620和/或显示子系统1630交互。例如,通过麦克风或者其他音频设备的输入能够对于计算设备1600的一个或多个应用或者功能提供输入或者命令。另外,代替或者除了显示输出,可以提供音频输出。在另一个示例中,如果显示子系统包含触摸屏,那么显示设备还作为输入设备动作,该输入设备能够至少部分由I/O控制器1640管理。计算设备1600上还可以有额外的按钮或者开关,以提供由I/O控制器1640管理的I/O功能。
在一个实施例中,I/O控制器1640管理例如加速度计、照相机、光传感器或者其他环境传感器的设备,或者能够包含在计算设备1600中的其他硬件。输入可以是直接用户交互的部分,以及向系统提供环境输入,以影响其操作(例如对于噪声进行滤波、对于亮度检测进行调节显示、对于照相机应用闪光灯、或者其他特征)。
在一个实施例中,计算设备1600包含管理电池电量使用、电池的充电、以及与省电操作相关的特征的功率管理1650。存储器子系统1660包含用于存储设备1600中的信息的存储器设备。存储器可以包含非易失性(如果对存储器设备的供电中断,状态不改变)和/或易失性(如果对存储器设备的供电中断,状态不确定)的存储器设备。存储器1660能够存储应用数据、用户数据、音乐、照片、文档、或者其他数据、以及与计算设备1600的应用和功能的执行相关的(长期或者暂时的)系统数据。
实施例的元件也被提供为用于存储计算机可执行指令(例如实现本文描述的任何其他处理的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如存储器1660)可以包含但是不限于闪存存储器、光盘、CDROM、DVDROM、RAM、EPROM、EEPROM、磁或者光卡、或者适于存储电子或者计算机可执行指令的其他类型的机器可读介质。例如,本公开的实施例可以下载作为计算机程序(例如BIOS),其可以以经由通信链路(例如调制解调器或者网络连接)的数据信号的方法,从远程计算机(例如服务器)传送至请求计算机(例如客户端)。
连接1670包含能使计算设备1600与外部设备通信的硬件设备(例如无线和/或有线连接器和通信硬件)和软件部件(例如驱动器、协议栈)。设备可以是分离设备,例如其他计算设备、无线接入点或者基站、以及例如耳机、打印机、或者其他设备的外围设备。
连接1670可以包含多个不同类型的连接。概括而言,计算设备1600示出为具有蜂窝连接1672和无线连接1674。蜂窝连接1672一般是指由无线载波提供的蜂窝网络连接,例如经由GSM(全球移动通信系统)或者变化物或者衍生物、CDMA(码分多址)或者变化物或者衍生物、TDM(时分复用)或者变化物或者衍生物、或者其他蜂窝服务标准提供。无线连接1674是指并非蜂窝的无线连接,并可以包含个人区域网络(例如蓝牙、近场等)、局域网(例如Wi-Fi)、和/或广域网(例如WiMax)、或者其他无线通信。
外围设备连接1680包含硬件接口和连接器、以及软件部件(例如驱动、协议栈)来进行外围设备连接。要理解的是计算设备1600可以是对于其他计算设备的外围设备(“到”1682),也可以具有与其连接的外围设备(“从”1684)。出于例如管理(例如下载和/或上传、改变、同步)设备1600上的内容的目的,计算设备1600通常具有连接至其他计算设备的“扩展坞”连接器。另外地,扩展坞连接器能够允许设备1600连接至允许计算设备1600控制内容输出,例如至音频视觉或者其他系统的某些外围设备。
除了专有的扩展坞连接器或者其他专有的连接硬件以外,计算设备1600能够经由公共的或者基于标准的连接器进行外围设备连接1680。公共类型能够包含通用串行总线(USB)连接器(可以包含任何数量不同的硬件接口),包含MiniDisplayPort(MDP)、高清晰度多媒体接口(HDMI)、Firewire、或者其他类型的显示端口。
说明书中提到的“实施例”、“一个实施例”、“一些实施例”、或者“其他实施例”意味着特定特征、构造、或者与实施例相关描述的特性包含在至少一些实施例中,但是不一定是所有实施例。各种出现的“实施例”、“一个实施例”、或者“一些实施例”不一定都是指相同的实施例。如果说明书提到“可以”、“可能”包含部件、特征、构造,或者特性,不需要一定包含该特定部件、特征、构造、或者特性。如果说明书或者权利要求提到“一个”元件,不一定意味着仅有一个元件。如果说明书或者权利要求提到“额外的”元件,那么不排除有多于一个额外的元件。
虽然本公开已结合其具体实施例进行了描述,但对于本领域普通技术人员鉴于上述描述,这样的实施例的很多替代、修改和变化将是明显的。
例如,在图1至4中本文的实施例描述了基于NMOS的差分对。然而,本文描述的实施例的架构能够使用P型设备(例如pFET、PMOS、PNPBJT)实现,而不会改变本公开的实施例的实质。在该实施例中,输入晶体管是P型晶体管,尾电流(Itail)耦合在电源与P型晶体管的源极/漏极之间,而终端电阻器耦合在接地与并P型晶体管的漏极/源极之间。
本公开的实施例旨在覆盖所有这样的替代、修改、以及变化,以落入所附的权利要求的宽泛的范围。此外,为了示出和讨论的简洁起见并不使本公开模糊,到集成电路(IC)芯片和其他部件的周知的功率/接地连接可能或者可能没有示出在呈现的图中。此外,为了避免使本公开模糊,另外鉴于相对于这样的框图布置的实现的细节高度依赖于本公开要实现的平台,即这样的细节应该是在本领域的技术人员的掌握范围内这一事实,布置可以以框图形式示出。记载了特定细节(例如电路)用来描述本公开的示例实施例,但对本领域的技术人员明显的是,本公开能够没有这些具体细节,或者借助这些具体细节的变化物而付诸实践。因此,描述被视为是示例性,而非限制性的。
下面的示例涉及其他实施例。示例中的细节可以使用在一个或多个实施例中的任何位置。本文描述的装置的所有可选的特征还可以相对于方法或者处理实现。
在一个示例中,该装置包括:采样器,用于对输入信号进行采样;以及衰减器,其耦合至所述采样器并具有与所述输入信号相关联的滞后,所述衰减器的所述滞后被配置为消除耦合至所述衰减器的通信信道的滞后。
在一个实施例中,该装置还包括一个或多个开关,用于周期性地切换所述衰减器与所述采样器的角色。在一个实施例中,所述采样器和所述衰减器的每个包括差分对放大器。在一个实施例中,所述采样器和所述衰减器包括单端放大器。
在一个实施例中,所述衰减器包括:耦合至晶体管的栅极端子的电容器,所述电容器存储所述输入信号的先前值;以及耦合至所述电容器的电阻器,以调节所述衰减器的衰减率。在一个实施例中,所述衰减器包括:耦合至所述电容器的能经由周期性信号控制的开关,其中,所述电容器是寄生电容器或者离散电容器中的一个。在一个实施例中,所述采样器包括:耦合至晶体管的栅极端子的电容器,所述电容器存储所述输入信号的当前值。在一个实施例中,所述采样器包括:耦合至所述电容器的能经由周期信号控制的开关,其中,所述电容器是寄生电容器或者离散电容器中的一个。
在一个实施例中,所述装置还包括串行器,将来自所述衰减器和所述采样器的差分输出转换为串行信号。在一个实施例中,所述装置还包括:极性校正器,用于选择所述串行信号的一部分。
在另一个示例中,系统包括:第一处理器,用于经由通信信道耦合至第二处理器,所述第一处理器包括:接收器,包含本文描述的装置,所述装置包含对要从所述第二处理器接收的输入信号进行采样的采样器;以及衰减器,耦合至所述采样器并具有与所述输入信号相关联的滞后,所述衰减器的所述滞后被配置为消除耦合至所述衰减器的所述通信信道的滞后。在一个实施例中,所述系统还包括用于与所述第一处理器或者所述第二处理器通信的无线接口。
在另一个示例中,所述装置包括:用于对输入信号进行采样的单元;以及用于提供与所述输入信号相关联的滞后的单元,调节所述滞后来消除通信信道的滞后。在一个实施例中,装置还包括用于切换的单元,以在用于采样的单元与用于提供的单元之间切换。
提供的摘要允许读者确定技术公开的本质和主旨。提交的摘要应被理解为其将不被用于限制权利要求的范围或者含义。所附的权利要求特此合并至具体实施方式,每个权利要求其自身作为分离的实施例。
Claims (17)
1.一种用于开关均衡的装置,所述装置包括:
用于对输入信号进行采样的采样器;
耦合至所述采样器的具有与所述输入信号相关联的滞后的衰减器,所述衰减器的所述滞后被配置为消除耦合至所述衰减器的通信信道的滞后;以及
一个或多个开关,用于周期性地切换所述衰减器与所述采样器的角色。
2.如权利要求1所述的装置,其中,所述采样器和所述衰减器中的每一个包括差分对放大器。
3.如权利要求1所述的装置,其中,所述采样器和所述衰减器包括单端放大器。
4.如权利要求1所述的装置,其中,所述衰减器包括:
耦合至晶体管的栅极端子的电容器,所述电容器用于存储所述输入信号的先前值;以及
耦合至所述电容器的电阻器,用于调节所述衰减器的衰减率。
5.如权利要求4所述的装置,其中,所述衰减器包括:
耦合至所述电容器的能经由周期性信号控制的开关,其中,所述电容器是寄生电容器或者离散电容器中的一个。
6.如权利要求1所述的装置,其中,所述采样器包括:
耦合至晶体管的栅极端子的电容器,所述电容器存储所述输入信号的当前值。
7.如权利要求6所述的装置,其中,所述采样器包括:
耦合至所述电容器的能经由周期性信号控制的开关,其中,所述电容器是寄生电容器或者离散电容器中的一个。
8.如权利要求1所述的装置,还包括:
串行器,用于将来自所述衰减器和所述采样器的差分输出转换为串行信号。
9.如权利要求8所述的装置,还包括:
极性校正器,用于选择所述串行信号的一部分。
10.一种用于开关均衡的系统,包括:
第一处理器,用于经由通信信道耦合至第二处理器,所述第一处理器包括:
接收器,包含:
用于对要从所述第二处理器接收的输入信号进行采样的采样器;
耦合至所述采样器并具有与所述输入信号相关联的滞后的衰减器,所述衰减器的所述滞后被配置为消除耦合至所述衰减器的所述通信信道的滞后;以及
一个或多个开关,用于切换所述采样器与所述衰减器的角色;以及
无线接口,用于与所述第一处理器或者所述第二处理器通信。
11.如权利要求10所述的系统,其中,所述第二处理器包括发送器,用于经由所述通信信道将所述输入信号发送至所述第一处理器的所述接收器。
12.如权利要求10所述的系统,还包括显示单元。
13.根据权利要求10至12中任一项所述的系统,其中,所述衰减器包括:
耦合至晶体管的栅极端子的电容器,所述电容器用于存储所述输入信号的先前值;以及
耦合至所述电容器的电阻器,用于调节所述衰减器的衰减率。
14.如权利要求13所述的系统,其中,所述衰减器包括:
耦合至所述电容器的能经由周期性信号控制的开关,其中,所述电容器是寄生电容器或者离散电容器中的一个。
15.根据权利要求10至12中任一项所述的系统,其中,所述采样器包括:
耦合至晶体管的栅极端子的电容器,所述电容器用于存储所述输入信号的当前值。
16.如权利要求15所述的系统,其中,所述采样器包括:
耦合至所述电容器的能经由周期性信号控制的开关,其中,所述电容器是寄生电容器或者离散电容器中的一个。
17.一种用于开关均衡的装置,所述装置包括:
用于对输入信号进行采样的单元;
用于提供与所述输入信号相关联的滞后的单元,所述滞后能够被调节以消除通信信道的滞后;以及
在用于采样的单元与用于提供的单元之间切换的单元。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2012/029454 WO2013137911A1 (en) | 2012-03-16 | 2012-03-16 | Apparatus and system for switching equalization |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104365023A CN104365023A (zh) | 2015-02-18 |
CN104365023B true CN104365023B (zh) | 2016-06-29 |
Family
ID=49161636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280071359.7A Active CN104365023B (zh) | 2012-03-16 | 2012-03-16 | 用于开关均衡的装置和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9054902B2 (zh) |
CN (1) | CN104365023B (zh) |
WO (1) | WO2013137911A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9660842B2 (en) * | 2013-06-27 | 2017-05-23 | Intel Corporation | Low power equalizer and its training |
US9065463B2 (en) * | 2013-10-11 | 2015-06-23 | Analog Devices Global | Method and apparatus for reducing capacitor induced ISI in DACS |
US9679509B2 (en) | 2014-05-01 | 2017-06-13 | Samsung Display Co., Ltd. | Positive feedback enhanced switching equalizer with output pole tuning |
US9614698B2 (en) | 2014-08-27 | 2017-04-04 | Samsung Display Co., Ltd. | Transmitter switching equalization for high speed links |
CN107800654B (zh) * | 2016-08-31 | 2021-09-21 | 美国莱迪思半导体公司 | 具有合并的馈通电容和前馈均衡的线路驱动器装置 |
US10122392B2 (en) * | 2016-08-18 | 2018-11-06 | Advanced Micro Devices, Inc. | Active equalizing negative resistance amplifier for bi-directional bandwidth extension |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658509A (zh) * | 2004-02-20 | 2005-08-24 | 富士通株式会社 | 利用并行路径抽样确定模拟误差的装置、方法和电路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4636654A (en) | 1985-10-07 | 1987-01-13 | Gould Inc. | GaAs differential line receiver with positive feedback |
DE60204156T2 (de) * | 2001-08-28 | 2006-02-09 | Acuid Corp. (Guernsey) Ltd., St. Peter Port | Adaptiver entzerrerer zur verzerrungsverminderung in einem kommunikstionskanal |
JP4184345B2 (ja) * | 2002-11-15 | 2008-11-19 | エヌエックスピー ビー ヴィ | スイング低減信号回路のための適応ヒステリシス |
GB2412277B (en) * | 2004-03-15 | 2006-11-15 | Phyworks Ltd | Equalizer architecture |
EP1605600B1 (en) * | 2004-06-08 | 2014-04-23 | Freescale Semiconductors, Inc. | Wireless communication unit and method of processing a code division multiple access signal |
US7668238B1 (en) * | 2005-12-12 | 2010-02-23 | Xilinx, Inc. | Method and apparatus for a high speed decision feedback equalizer |
KR100723535B1 (ko) * | 2006-07-19 | 2007-05-30 | 삼성전자주식회사 | 채널의 상호 심볼 간섭(isi)을 줄이고 신호 이득 손실을보상하는 수신단 |
US8085839B2 (en) * | 2007-08-01 | 2011-12-27 | Gennum Corporation | Adaptive equalization system and method having a lock-up-free quantized feedback DC restoration circuit |
JP4956840B2 (ja) * | 2008-03-14 | 2012-06-20 | 日本電気株式会社 | 判定帰還等化装置及び方法 |
US7990185B2 (en) * | 2008-05-12 | 2011-08-02 | Menara Networks | Analog finite impulse response filter |
US8614979B2 (en) * | 2008-09-30 | 2013-12-24 | Intel Corporation | Techniques for high mobility communications |
US9843309B2 (en) * | 2009-11-19 | 2017-12-12 | Rambus Inc. | Receiver with time-varying threshold voltage |
US8698532B2 (en) * | 2010-08-16 | 2014-04-15 | Broadcom Corporation | Gigabit-speed slicer latch with hysteresis optimization |
-
2012
- 2012-03-16 US US13/995,124 patent/US9054902B2/en not_active Expired - Fee Related
- 2012-03-16 CN CN201280071359.7A patent/CN104365023B/zh active Active
- 2012-03-16 WO PCT/US2012/029454 patent/WO2013137911A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658509A (zh) * | 2004-02-20 | 2005-08-24 | 富士通株式会社 | 利用并行路径抽样确定模拟误差的装置、方法和电路 |
Also Published As
Publication number | Publication date |
---|---|
US20140204990A1 (en) | 2014-07-24 |
CN104365023A (zh) | 2015-02-18 |
US9054902B2 (en) | 2015-06-09 |
WO2013137911A1 (en) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104365023B (zh) | 用于开关均衡的装置和系统 | |
CN204810255U (zh) | 偏斜容许时钟恢复架构及其系统 | |
CN105281870B (zh) | 用于波特率定时恢复的方法和装置 | |
CN107210982A (zh) | 具有减少的决策反馈均衡器采样器的低功率高速接收器 | |
CN205283520U (zh) | 可重配置发射机和双模驱动器及其系统 | |
CN111061664B (zh) | 用于电压模态信号发射器的两阶段式前馈均衡器 | |
CN108259156A (zh) | 用于时钟与数据恢复电路的相位调整电路 | |
US9484888B2 (en) | Linear resistor with high resolution and bandwidth | |
CN105247827A (zh) | 低功率均衡器及其训练 | |
GB2473257A (en) | ETSI single wire protocol NFC interface with smoothing capacitor disconnected from SWIO line during switching transients | |
CN101432967A (zh) | 接收机锁存器电路和方法 | |
US9184712B2 (en) | Low power high-speed digital receiver | |
CN102457455B (zh) | 低压差分信号发送器 | |
CN203537367U (zh) | 用于进行电平移位的装置和具有该装置的系统 | |
US9035677B2 (en) | High-speed low power stacked transceiver | |
KR102112199B1 (ko) | 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이 | |
CN101635576A (zh) | 用于判决反馈均衡器的加法器的输入控制电路 | |
CN107005506A (zh) | 延迟弹性决策反馈均衡器 | |
CN109756223B (zh) | 接口电路和接口装置 | |
TW200910854A (en) | Stacked differential signal transmission circuitry | |
CN105827553B (zh) | 切分器装置及其校准方法 | |
CN105323009B (zh) | 用于信号边沿提升的方法和装置 | |
CN105247436B (zh) | 具有前馈和反馈控制的电压调节器 | |
CN106716942A (zh) | 用于数字地消除串扰的装置和方法 | |
CN102354238B (zh) | 可变电压产生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |