CN1658509A - 利用并行路径抽样确定模拟误差的装置、方法和电路 - Google Patents

Abstract

一种利用并行路径抽样确定模拟误差的装置、方法和电路，包括：接收输入信号；对输入信号抽样以产生第一抽样信号。该方法还包括：利用第一通信路径和第二通信路径来传送第一抽样信号；对来自第一通信路径的第一抽样信号抽样，以产生第二抽样信号。该方法还包括：将来自第二通信路径的第一抽样信号转换成数字信号；利用数字存储器存储数字信号；将第二抽样信号与数字信号做比较；以及基于该比较，确定输入信号的模拟误差。

Description

利用并行路径抽样确定模拟误差的装置、方法和电路

相关申请

该申请请求2004年2月20日提交的美国临时申请序号60/546,145的权益。

技术领域

本发明一般地涉及用于确定信号误差的抽样方法，特定地涉及用于利用并行路径确定模拟误差的方法和系统。

背景技术

高频信号应用已经产生了对于以极高速率确定模拟误差的需要。遗憾的是，高频对于抽样和分析电路设置了很高的要求。尽管能够进行抽样和误差分析，但是需要数个高速部件，在电路设计中实现这一点则会很昂贵和/或很困难。

发明内容

在本发明的一个实施例中，一种用于确定信号的模拟误差的方法包括：接收输入信号；对输入信号抽样以产生第一抽样信号。该方法还包括：利用第一通信路径和第二通信路径来传送第一抽样信号；对来自第一通信路径的第一抽样信号抽样，以产生第二抽样信号。该方法还包括：将来自第二通信路径的第一抽样信号转换成数字信号；利用数字存储器存储数字信号；将第二抽样信号与数字信号做比较；以及基于该比较，确定输入信号的模拟误差。

本发明的特定实施例可提供各种技术优点。特定实施例的一个技术优点是减少用以进行抽样和分析所需要的高频部件的数量。本发明的特定实施例允许某些部件在与输入信号的频率相比之下相对较低的频率下运作。这允许电路以更少的高频部件来构造。高频部件数量的减少降低了电路的整体成本，以及简化了电路设计。

特定实施例的另一技术优点是减少了与等待时间相关联的难度。在高速运行的抽样和分析电路中，由部件的运行而引入到电路中的等待时间可能造成反馈稍微滞后于输入信号。这可能导致电路中的误差和/或无效运作。通过将分析电路重新安排到并行路径中，本发明电路的特定实施例可减少对于高速反馈的需求，这减少了与等待时间相关联的难度。

本发明的特定实施例的又一技术优点是减少了状态依赖性。本发明的特定实施例可适于在抽样之后使用均衡。这允许抽样开关在每次抽样循环之后清除它们的状态。因为与信号的周期相比，将抽样开关的特定值例如从高切换到低需要相当多的时间，所以在每次循环之后不初始化开关会引入不当的时间延迟(称为“抖动”)。通过在开关循环之后允许均衡，本发明的特定实施例减少了与抖动相关联的问题。这些和其他方案可有助于实现含有高速模拟误差分析的应用。

其他技术优点可在本发明的各种实施例中被实现。而且，尽管具体优点已被列举，但是特定实施例可包含列举出的优点的全部或一些，或者不包含这些优点的任一个。

附图说明

图1说明一种进行抽样和模拟误差分析的电路；

图2说明图1电路中抽样开关和模拟缓冲器的特定实施例；

图3说明图1电路中决策限制器(decision slicer)的第一级的特定实施例；

图4说明图1电路中所用的模拟误差比较电路的特定实施例；以及

图5是说明图1电路的实例操作方法的流程图。

特定实施方式

图1说明被用来进行模拟误差分析的电路100。在所示实施例中，电路100包括：抽样开关101、模拟缓冲器102、决策限制器组块104、开关和锁存器(latch)组合106、第二抽样开关108和模拟误差比较模块110。一般来说，电路100对输入信号抽样，计算模拟误差的程度。“模拟误差”一般是指输入信号和对应数字系统的标称高值之间在幅度上的偏差量。模拟误差对于确定系统性能和识别可能降低性能的系统区域(比如消耗过量功率的部件)很有用处。

抽样开关101和108代表用于接收高频信号、以预定时间间隔获取该信号中的数值、以及输出该数值的任何适当部件。抽样开关101和108能够抽样千兆赫兹范围中的信号。抽样开关101和108可包括任何适当的电子部件，包括诸如晶体管、电阻器和恒定电流源等部件。抽样开关101和108可有利地包括数个高速部件，以允许高频信号的抽样。

模拟缓冲器102代表用于存储输入模拟信号的任何适当部件。模拟缓冲器102可包括电子部件的任何适当组合或者其他形式的信号存储器。在所示实施例中，模拟缓冲器102缓冲第一抽样开关101的输出信号。

决策限制器组块104代表用于将模拟缓冲器102的输出转换成数字信号的任何适当部件。决策限制器104可包括用于模数转换的电子或其他部件的任何组合。在特定实施例中，决策限制器104包括数个金属氧化物半导体场效应晶体管(MOSFET)。一般来说，任何适当的模-数转换器都可用作决策限制器104。

开关和锁存器106代表用于响应来自决策限制器组块104的输入、在二进制状态之间切换和锁存该切换处理的结果的任何适当部件。因为到开关和锁存器106的输入从原始高频信号中被抽样，所以开关和锁存器106仅需要能够在抽样速率而不是原始信号速率下足够快地响应以捕获信号。因此，开关和锁存器106可利用各种常规部件来构造，而无需相对高的频率响应。一般来说，任何适当的数字存储器可执行开关和锁存器106的功能。

模拟误差比较模块110代表用于将开关和锁存器106存储的信息与第二抽样开关108输出的信息做比较的任何部件。模拟误差比较模块110还可包括放大电路，以将模拟误差的大小放大到可检测的水平。模拟误差比较模块110的准确性可通过利用精确部件而设定于所需水平。一般来说，模拟误差比较模块110可包括用于将电压做相互比较的各种电子部件中的任一种。

在操作中，电路100接收高频信号。抽样开关101从输入信号中抽样数值，将抽样的数值作为模拟信号输出到模拟缓冲器102和第二抽样开关108。模拟缓冲器102存储从抽样开关101接收的信息，以相关联的缓冲延迟，将该信息传递到限制器组块104。模拟缓冲器102中的缓冲量可被设定为适当调整抽样开关101和限制器组块104之间的时间延迟。决策限制器104将模拟缓冲器102的模拟输出转换成数字信号，该数字信号存储于开关和锁存器106中。

在并行路径上，第二抽样开关108对第一抽样开关101的输出重新抽样，以产生低速重新抽样信号。然后，第二抽样开关108将重新抽样信号提供给模拟误差比较模块110。然后，模拟误差比较模块110将来自抽样开关108的模拟信号的大小与来自开关和锁存器106的预期数字值做比较。这允许模拟误差的计算。模拟误差比较模块110还可将模拟误差放大到易于测量的水平。

按照特定实施例，抽样开关101和108可包括均衡模块。该均衡模块按照外部定时电路(scheme)来控制，该外部定时电路在抽样周期之间重置抽样开关101和108。该重置减少了例如与抽样开关101和108的数值从较高值到较低值的切换相关联的抖动。有利地，信号可作为差分输入被提供到抽样开关101和108。在这种情况下，信号之和自然是信号的平均值。由此，均衡模块能够快速地分别重新初始化抽样开关101和108中的存储器。

一般来说，路径之间的定时必须被极为对等地匹配，以便模拟误差比较模块110进行准确比较。因此，诸如模拟缓冲器102、决策限制器组块104、开关和锁存器106等部件可有利地被选择为对应于输入信号的原始输入频率的倍数。类似地，抽样开关108可被设定为以特定的定时来抽样，从而去往模拟误差比较模块110的并行路径之间的定时可被同步。

尽管已经描述电路100的特定实施例，但是许多其他实施例也是可能的。例如，特定部件所执行的功能可通过不同或附加的部件来执行。这些功能还可分布于一个或多个部件之间，数个部件之间当前分布的功能可被合并到更少的部件中。而且，所述部件的任何适当的重新布局或组合也是可使用的。

图2具体示出抽样开关101和模拟缓冲器102的特定实施例。在所示实施例中，抽样开关101包括两个正电荷载流子型MOSFET(PMOS)202和204。抽样开关101还包括均衡模块206。抽样开关101从包含输入信号208及其负信号210的差分输入中抽样。PMOS202和204被时钟信号212触发，这使开关101通过开启晶体管202和204来产生输出。抽样开关101的输出可经过均衡模块205来测量。一旦抽样完成，第二时钟信号214触发均衡模块以重置抽样开关101的输出电压，这允许抽样开关101在下一次触发抽样时更容易达到初始值。

模拟缓冲器102包括：电阻器216、负电荷载流子型MOSFET(NMOS)218和恒定电流源220。模拟缓冲器102在较高值222和普通值224之间产生电压跌落。模拟缓冲器102的输出在连接于NMOS218的电阻器216的端子和普通电压224之间被测量。NMOS218通过抽样开关101的输出信号来控制。因为恒定电流源220调节当前电流的速率，所以模拟缓冲器102以固定速率下滞后于抽样开关101。

在操作中，抽样开关101接收用于输入信号的差分输入，该输入信号包含输入信号208及其负信号210。当抽样开关101被时钟信号212触发以抽样时，晶体管202和204允许电流流过，这产生输出信号。该输出信号依次地控制模拟缓冲器102的晶体管218，该模拟缓冲器102改变晶体管218和电阻器216之间的电压值。改变的速率通过恒定电流源220来固定。由此，模拟缓冲器102跟随抽样开关101的输出。

当抽样完成时，如时钟开关214所示，均衡模块205重新初始化抽样开关101的数值。这允许抽样开关101在新信号被接收、抽样被再次触发时更快地响应它的差分输入。通过设定各种部件的数值，抽样开关101和模拟缓冲器102的响应时间可被相应地设定。

由此，抽样开关101提供用于抽样高频信号的有利性能。尽管已经描述开关101的特定实施例，但是许多其他实施例也是可能的。例如，特定部件所执行的功能可通过不同或附加的部件来执行。这些功能还可分布于一个或多个部件之间，数个部件之间当前分布的功能可被合并到更少的部件中。而且，所述部件的任何合适布局或组合也是可使用的。

图3说明决策限制器104的特定实施例。决策限制器104在所示结构中包括相互作用的MOSFET的集合。限制器104如图所示从模拟缓冲器102接收输入，根据MOSFET被来自模拟缓冲器102的输入触发的方式，产生高或低的输出。这有效地汲取电流，利用高电压304和普通电压306来产生电压值。限制器104响应时钟信号302而动作，该时钟信号通过控制特定MOSFET和限制器104，来控制输出的决策限制器产生的定时。

由此，限制器104提供将模拟信号转换成数字信号的有利性能。尽管已经描述了限制器104的特定实施例，但是许多其他实施例也是可能的。例如，特定部件所执行的功能可通过不同或附加的部件来执行。这些功能还可分布于一个或多个部件之间，数个部件之间当前分布的功能可被合并到更少的部件中。而且，所述部件的任何合适布局或组合也是可使用的。

图4示出模拟误差比较模块110的特定实施例。在所示实施例中，模拟误差比较模块110包括：恒定电流源402、PMOS404、电阻器406和放大器408。一组PMOS404从开关和锁存器106接收差分输入，同时另一组晶体管404从第二抽样开关108接收输入。电阻器406允许放大器408的输入和普通电压410之间的电压跌落。恒定电流源402调节电流从高电压412经过晶体管404的速率。

在操作中，晶体管404通过来自开关和锁存器106的输入来控制，同时其余晶体管404通过来自抽样开关108的输入来控制。这调节对于放大器408的输入，使得模拟误差比较模块110的输出代表着模拟误差。有效地，模拟误差比较模块110在提供到晶体管404的输入信号之间充当减法器。

由此，模拟误差比较模块110提供用于通过与数字信号做比较来确定信号中的模拟误差的有利性能。尽管已经描述了模拟误差比较模块110的特定实施例，但是许多其他实施例也是可能的。例如，特定部件所执行的功能可通过不同或附加的部件来进行。这些功能还可分布于一个或多个部件之间，数个部件之间当前分布的功能可被合并到更少的部件中。而且，所述部件的任何合适布局或组合也是可使用的。

图5是说明电路100操作方法的一个实例的流程图500。抽样开关101在步骤502接收输入信号。抽样开关101在步骤504对输入信号抽样以产生抽样信号。然后，抽样开关101在步骤506沿着两个并行路径下传抽样信号。在第一通信路径上，抽样开关108在步骤508对抽样信号重新抽样以产生重新抽样信号，重新抽样信号在步骤510被传送到模拟误差比较模块110。

在第二通信路径上，模拟缓冲器102在步骤512将抽样信号存储预定时间量。然后，决策限制器104在步骤514将第一抽样信号转换成数字信号。开关和锁存器106在步骤516将数字信号存储一段时间。因为提供到开关和锁存器106的数字信号是基于抽样信号的，所以开关和锁存器106无需在输入信号频率下而是在抽样开关101的抽样速率下响应该数字信号。在数字信号已被存储一定时间量之后，该数字信号在步骤518被传送到模拟误差比较模块。

模拟误差比较模块110在步骤520将重新抽样信号与数字信号做比较。基于该比较，模拟误差比较模块110在步骤522确定该输入信号中的模拟误差量。从该模拟误差中，模拟误差比较模块110在步骤524产生模拟误差信号。该模拟误差信号可被放大到适当水平，以有助于其他部件的检测。如果输入信号继续被接收，则该方法可从步骤502起被重复。否则，该方法结束。

所述方法仅仅是利用电路100的操作方法的许多可能实施例中的一个实例。在其他实施例中，上面列举的步骤可在不同次序下来进行，特定的步骤可被省略。附加的步骤可被添加，并且所述步骤可适当地改型用于电路100的其他实施例。这些替代实施例、特别是与任一这里所述任一实施例一致的任一操作方法应当被理解为落入本发明的范围之内。

尽管利用数个实施例，已经描述本发明，但是本领域技术人员可提出无数的变化、变形、变动、变换和改型，本发明旨在覆盖落入所附权利要求范围之内的这些变化、变形、变动、变换和改型。

Claims (20)

1.一种用于确定信号的模拟误差的装置，包括：

第一抽样开关，可操作用以：

接收输入信号；以及

对该输入信号抽样以产生第一抽样信号；

第二抽样开关，通过第一通信路径而连接于该第一抽样开关，可操作用以：

从该第一通信路径接收该第一抽样信号；以及

对该第一抽样信号抽样以产生第二抽样信号；

模-数转换器，通过第二通信路径而连接于该第一抽样开关，可操作用以：

从该第二通信路径接收该第一抽样信号；以及

从该第一抽样信号产生数字信号；

数字存储器，可操作用以存储该数字信号；以及

模拟误差比较模块，可操作用以：

将该第一抽样信号与该数字信号做比较；以及

基于该比较，确定该输入信号的模拟误差。

2.如权利要求1所述的装置，还包括模拟存储器，可操作用以：

存储该第一抽样信号；以及

在预定延迟之后，将该第一抽样信号提供给该模-数转换器；

3.如权利要求3所述的装置，其中：

该模拟存储器包括可操作用以在恒定速率下产生电流的恒定电流源；以及

该预定延迟由该恒定电流源的速率来确定。

4.如权利要求1所述的装置，其中该第一抽样开关包括：均衡模块，可操作用以在该第一抽样开关从该输入信号中抽样数值之后的预定时间将该第一抽样开关重置为初始值。

5.如权利要求4所述的装置，其中：

该均衡模块是第一均衡模块；以及

该第二抽样开关包括：第二均衡模块，可操作用以在该第二抽样开关从该第一抽样信号中抽样数值之后的预定时间将该第二抽样开关重置为用于该第二抽样开关的初始值。

6.如权利要求1所述的装置，其中该数字存储器包括：

开关；以及

锁存器，可操作用以锁存该开关的数值。

7.如权利要求1所述的装置，其中：

该第一抽样开关包括至少两个金属氧化物半导体场效应晶体管(MOSFET)；以及

所述MOSFET的基本载流子类型是负型。

8.如权利要求1所述的装置，其中：该输入信号具有至少一千兆赫兹的频率。

9.一种用于确定信号的模拟误差的方法，包括：

接收输入信号；

对该输入信号抽样以产生第一抽样信号；

利用第一通信路径和第二通信路径传送该第一抽样信号；

对来自该第一通信路径的第一抽样信号抽样以产生第二抽样信号；

将来自该第二通信路径的第一抽样信号转换成数字信号；

利用数字存储器存储该数字信号；

将该第二抽样信号与该数字信号做比较；以及

基于该比较确定该输入信号的模拟误差。

10.如权利要求9所述的方法，还包括：将来自该第二通信路径的第一抽样信号在模拟存储器中存储预定时间，其中在该第一抽样信号已被存储该预定时间之后，该第一抽样信号被转换成该数字信号。

11.如权利要求10所述的方法，其中：

该模拟存储器包括可操作用以在恒定速率下产生电流的恒定电流源；以及

该预定时间由该恒定电流源的速率确定。

12.如权利要求9所述的方法，还包括：在该第一抽样开关从该输入信号中抽样数值之后，将该第一抽样开关均衡为初始值。

13.如权利要求12所述的方法，还包括：在该第二抽样开关从该第一抽样信号中抽样数值之后，将该第二抽样开关均衡为用于该第二抽样开关的初始值。

14.如权利要求9所述的方法，其中存储该数字信号包括：

响应该数字信号而切换开关；以及

锁存该开关的数值。

15.如权利要求9所述的方法，其中：

抽样该输入信号的步骤由抽样开关进行；

该抽样开关包括至少两个金属氧化物半导体场效应晶体管(MOSFET)；以及

所述MOSFET的基本载流子类型是负型。

16.如权利要求9所述的方法，其中：该输入信号具有至少一千兆赫兹的频率。

17.一种用于确定信号的模拟误差的电路，包括：

第一抽样开关，包括：

第一输入端子，用于一输入信号；以及

第一输出端子，用于从一输入信号产生的第一抽样信号；

第二抽样开关，包括：

第二输入端子，通过第一通信路径而连接于该第一抽样开关的第一输出端子；以及

第二输出端子，用于从该第一抽样信号产生的第二抽样信号；

模-数转换器，通过第二通信路径而连接于该第一抽样开关；

数字存储器，连接于该模-数转换器；以及

模拟误差比较模块，连接于该第二抽样开关的第二输出端子并连接于该数字存储器，该模拟误差比较模块包括用于模拟误差信号的第三输出端子，该模拟误差信号是基于该第二抽样信号与该数字存储器中存储的信息之间的比较结果来产生的。

18.如权利要求17所述的电路，其中该第一和第二抽样开关均包括：均衡模块，可操作用于将各抽样开关重置为初始值。

19.如权利要求17所述的电路，其中：

该第一抽样开关包括至少两个金属氧化物半导体场效应晶体管(MOSFET)；以及

所述MOSFET的基本载流子类型是负型。

20.如权利要求17所述的电路，其中：

该第二通信路径包括模拟存储器，该模拟存储器包括在恒定速率下产生电流的恒定电流源；以及

该模拟存储器将该第一抽样信号向该模-数转换器的传送延迟预定时间，该预定时间由该恒定电流源的速率确定。

Images