CN105323009B - 用于信号边沿提升的方法和装置 - Google Patents

用于信号边沿提升的方法和装置 Download PDF

Info

Publication number
CN105323009B
CN105323009B CN201510364757.3A CN201510364757A CN105323009B CN 105323009 B CN105323009 B CN 105323009B CN 201510364757 A CN201510364757 A CN 201510364757A CN 105323009 B CN105323009 B CN 105323009B
Authority
CN
China
Prior art keywords
input data
delay
data
multiplexer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510364757.3A
Other languages
English (en)
Other versions
CN105323009A (zh
Inventor
李胜高
王晓庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105323009A publication Critical patent/CN105323009A/zh
Application granted granted Critical
Publication of CN105323009B publication Critical patent/CN105323009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Abstract

本发明提供了用于信号边沿提升的方法和装置。描述的是一种用于提升信号的转换边沿的装置，所述装置包括：逻辑单元，所述逻辑单元用于提供具有单位时间间隔(UI)的输入数据；可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到节点。

Description

用于信号边沿提升的方法和装置
背景技术
串行外设接口(SPI)规范要求发射机以低的数据依赖型抖动(DDJ)和低发射机波形色散代价(TWDPc)工作(其中，“c”表示直接连接铜电缆)。与遵循小型可插拔(SFP+)规范的光学模块和铜双芯电缆相关联的SPI规范，及用于计算机服务器和联网设备的骨干通道的10GBASE-KR规范是用于10GB/s串行数据传输的标准。
SFI TWDPc规范与铜双芯电缆通道相关联，被定义为在匹配滤波器接收机的信噪比(SNR)与在理想适配的FFE+DFE接收机的片输入处的SNR之间的比率(以dB为单位)。TWDPc测量垂直眼图张开度(即，电压测量)，而DDJ测量水平定时抖动(即，定时测量)。
在数据中心应用中，与可热插拔双芯电缆和光学模块两者一起使用了相同的串行发射机集成电路(在发射机编程中没有变化)。由于限制光学模块中的激光驱动器，因此由发射机生成的DDJ在光纤链路的远端可能没有被接收机均衡。因此，发射机同时满足SFITWDPc与DDJ规范是有用的。对于相同发射机设计，满足SFI TWDPc与DDJ规范是富有挑战的，这是因为优化发射机设计以满足TWDPc会使得更难以满足DDJ规范。
附图说明
依据以下给出的详细描述和本公开内容的多个实施例的附图将更充分地理解本公开内容的实施例，但不应当用来将本公开内容局限于特定实施例，而仅是用于解释和理解。
图1示出了具有用于边沿提升的串联终端电阻器和AC耦合电容器的电压模式发射机。
图2根据本公开内容的一些实施例，示出了具有使用可编程延迟单元的边沿提升装置的发射机的部分。
图3根据本公开内容的一些实施例，示出了显示边沿提升装置的操作的波形。
图4根据本公开内容的一些实施例，示出了具有使用可编程延迟单元的边沿提升装置的发射机的部分。
图5根据本公开内容的一些实施例，示出了具有使用脉冲发生器的边沿提升装置的发射机的部分。
图6根据本公开内容的一些实施例，示出了脉冲发生器。
图7根据本公开内容的一些实施例，示出了具有使用脉冲发生器的边沿提升装置的发射机的部分。
图8根据本公开内容的一些实施例，示出了显示相对于无边沿提升，针对边沿提升装置的可编程延迟单元的各个延迟设置的波形的曲线图。
图9根据本公开内容的一些实施例，示出了显示使用针对边沿提升装置的可编程延迟单元的延迟设置来形成的眼图的曲线图，其中具有在各个电压电平的眼图宽度测量值。
图10根据本公开内容的一些实施例，示出了具有边沿提升装置的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
预失真(例如均衡(EQ))典型地用于发射机中以应对由于通道插入损耗引起的DDJ。但是，如果抖动(即，DDJ)通过光学收发机模块中的限幅放大器，则由发射机均衡(TX-EQ)引入的DDJ是不可恢复的。因此，为双芯电缆所调节的TX-EQ的程度对于SFP+应用中的光纤可能不是最佳的，这是因为没有用于向发射机提供反馈，以便调整均衡的适当程度的机制。这就是严格的DDJ要求是SFP+规范的关键部分的原因。
满足TWDPc和DDJ的严格要求的一个方法是使用AC耦合电容器来提升数据信号转换的边沿。图1示出了具有串联终端电阻器(Rt1和Rt2)以及AC耦合电容器(C1和C2)的电压模式发射机100。电压模式发射机100包括Tx-P驱动器1101的“N”个片，Tx-P驱动器2102的“K”个片，括Tx-N驱动器1103的“N”个片，和Tx-N驱动器2104，用以分别在焊盘padP和padN提供差动信号TxP和TxN，其中，“N”和“K”是整数。焊盘padP和padN分别耦合到传输线TL1和TL2，传输线TL1和TL2耦合到接收机(未示出)。在一个示例中，每一个片大小都相同。
每一个Tx-P驱动器101、102和Tx-N驱动器103、104都包括缓冲驱动器，其中缓冲驱动器可以使用en1/2信号(即，使能信号en1和en2)来使能或禁用。在缓冲器(或反相器)的输入接收互补输入信号(例如din和dinb)。在一个示例中，每一个片都由各自的使能(en)信号来使能。例如，Tx-P驱动器1101由en1信号使能，Tx-P驱动器2102由en2信号使能，Tx-N驱动器1103由en1信号使能，Tx-N驱动器2104由en2信号使能。
这里，AC耦合电容器C1和C2耦合在各自驱动器的输出和各自焊盘之间。例如，电容器C1耦合到Tx-P驱动器2102的输出与焊盘padP，在使能时提供TxP信号，电容器C2耦合到Tx-N驱动器2104的输出与焊盘padN，提供TxN信号。在该示例中，AC耦合电容器C1和C2阻塞DC(直流)信号，但允许高频分量通过。因而，由于使能的一个或多个片可以为信号TxP和TxN提供有效提升，信号TxP和TxN提升了转换边沿。
但是，AC耦合电容器C1和C2向电压模式发射机100添加了额外的焊盘电容。例如，当开启全部边沿提升片(即，片1-K)，整个AC(交流)耦合电容会在边沿转换过程中加载发射机焊盘(即，焊盘padP和padN)。甚至当关闭边沿提升片(即，禁用片1-K)时，来自AC耦合电容器板的寄生电容仍在焊盘上提供相当大的电容性负载。焊盘上更多的负载通常表示更难以满足高速数据传输规范。
一些实施例描述了一种发射机(电压模式或电流模式)，该发射机减小对焊盘电容的影响并提供必要的可编程性以满足SFI TWDPc和DDJ规范的严格规范。尽管参考SPI规范来描述实施例，但它们不受限于该规范。实施例可以与用于任何规范的任何发射机设计方案一起使用。在一些实施例中，提供了一种发射机，所述发射机包括：逻辑单元，所述逻辑单元用于提供具有单位时间间隔(UI)的输入数据；可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到节点。
在以下描述中，论述了众多细节以提供对本公开内容的实施例的更透彻的解释。但是，对于本领域技术人员来说将显而易见的是，可以实施本公开内容的实施例而无需这些特定细节。在其它实例中，以框图形式而非详细地显示了公知的结构和设备，以避免使本公开内容的实施例模糊不清。
注意，在实施例的相应附图中，以线来表示信号。一些线可以较粗，用以指示更多的组成信号路径，和/或在一端或多端具有箭头，用以指示主要信息流动方向。这种指示并非旨在是限制性的。更确切地说，结合一个或多个示例性实施例来使用这些线，以便更易于理解电路或逻辑单元。如按照设计需要或偏好所规定的，任何所表示的信号都可以实际上包括一个或多个信号，所述一个或多个信号可以在任意方向上传播，并可以以任何适合类型的信号方案来实施。
贯穿本说明书和权利要求书，术语“连接的”表示在相连接的物体之间的直接电连接，没有任何中间设备。术语“耦合的”表示在相连接的物体之间的直接电连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示被布置为相互协作以提供期望的功能的一个或多个无源和/或有源组件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括复数指代。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”通常指代将设计(原理图和布局)从一个工艺技术转移到另一个工艺技术，随后在布局面积中减小。术语“缩放”通常还指代在相同技术节点内缩小布局和器件的尺寸。术语“缩放”还可以指代信号频率相对于另一个参数(例如电源电平)的调整(例如减慢或加速-即分别为缩小或加大)。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指代在目标值的±20％以内。
除非另有指明，用以描述共同对象的序数词“第一”、“第二”、和“第三”等的使用仅仅表示指代相似对象的不同实例，并非旨在暗示如此描述的对象必须在时间、空间、排序或以任何其它方式处于给定顺序中。
出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端。晶体管还包括三栅极和FinFET晶体管、圆柱体全包围栅晶体管、隧穿FET(TFET)、方线、或者矩形带状晶体管或者实施晶体管功能的其它器件(如碳纳米管或自旋电子器件)。MOSFET对称的源极端和漏极端是相同的端子，并且在这里可以互换地使用。另一方面，TFET器件具有不对称的源极端和漏极端。本领域技术人员将意识到，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管—BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如NMOS、NPN BJT等)，术语“MP”指示p型晶体管(例如PMOS、PNP BJT等)。
图2根据本公开内容的一些实施例，示出了具有使用可编程延迟单元的边沿提升装置的发射机的部分200。在一些实施例中，部分200包括可编程片201、固定片202、触发器(FF)或采样器FF1、FF2和FF3、及可编程延迟单元203。
在一些实施例中，可编程片201中的每一个片包括复用器204(例如4:1复用器)和模拟前端(AFE)206。在一些实施例中，固定片202的每一个片包括复用器205和AFE 207。在一些实施例中，AFE 206和AFE 207具有类似于Tx-P驱动器1101或Tx-N驱动器1103的电路。在其它实施例中，可以使用其它发射机设计(例如电压模式或电流模式发射机设计)来实现AFE 206和AFE 207。在一些实施例中，来自每一个片的AFE 206和AFE 207的输出耦合在一起以在Pad处提供输出电压Vout。这里，用于信号和节点的标记可以互换地使用。例如，取决于语句的上下文，Vout可以指代节点Vout或信号Vout。
在一些实施例中，数据Din由利用时钟信号Clk来钟控的FF1接收，以生成前标(pre-cursor)数据采样D1。在一些实施例中，前标数据D1作为输入由同样利用Clk来钟控(或采样)的FF2接收，以生成主标(main-cursor)数据D0(这里也称为输入数据)。在一些实施例中，主标数据D0作为输入由同样利用Clk来钟控的FF2接收，以生成后标(post-cursor)数据D-1。在一些实施例中，主标数据D0作为输入由可编程延迟单元203接收，以生成延迟的数据Dx(这里也称为延迟的输入数据)。在一些实施例中，增加到主标数据D0的延迟是UI的一部分。例如，增加到主标数据D0的延迟是UI的1/8。在一些实施例中，由可编程延迟单元203增加的延迟可编程为小于完整的UI。例如，可编程延迟单元203可通过精细的延迟(例如UI的0.1、0.2)或粗略的延迟(例如UI的0.5或更大但小于完整UI)来编程。
在一些实施例中，可编程延迟单元203的可编程性是基于熔丝的。在其它实施例中，可编程延迟单元203的可编程性不是基于熔丝的(例如借助可编程寄存器或软件)。在一些实施例中，自动地设置(例如在引导时刻)可编程延迟单元203的可编程设置。在一些实施例中，编程延迟单元203的可编程设置基于工艺-电压-温度偏斜(skew)。在一些实施例中，编程延迟单元203的可编程设置被预先设置为基于体硅数据的固定值。
在一些实施例中，复用器204接收前标数据D1、主标数据D0、后标数据D-1和延迟的主标数据Dx作为输入。在复用器204的输入处的圆圈指示作为复用器204的输入而接收的输入数据的反相形式。在一些实施例中，复用器204可由选择信号(例如两比特Select<1:0>)控制。在一些实施例中，当Select<1:0>是11时，可编程片201从延迟的主标数据Dx得到输入(即，复用器204选择Dx的反相形式以便输入到AFE 206)，固定片202在主标数据D0中得到(即，复用器205将主标数据D0作为输入提供给AFE 207)。这里，由于从AFE 207的输出减去了AFE 206的输出以向Pad(焊盘)提供提升的Vout，因此执行了边沿提升。
根据一些实施例，在一些实施例中，部分UI的可配置性的可编程延迟单元提供了加速边沿转换的灵活性，而不会引入过多的DDJ。在一些实施例中，部分UI的强度同样可以通过控制可编程片201来编程。例如，可编程片接收的Dx输入越多，边沿提升就越强。在一些实施例中，复用器205具有与复用器204大体上相同的传播延迟。在一些实施例中，复用器205与复用器204相同，并且被配置为使得将主标数据D0选择为AFE 207的输入。
在一些实施例中，边沿提升可以与前标和/或后标EQ混合。在一些实施例中，在过多抖动与光学模块连接之前，FIR(有限脉冲响应)EQ可以有助于DDJ和TWDPc。在一些实施例中，当Select<1:0>为00时，可编程片201从主标数据D0得到输入(即，复用器204选择主标数据D0以便输入到AFE 206。在此情况下不执行均衡(EQ))。在一些实施例中，当Select<1:0>为01时，可编程片201从前标数据D1得到输入(即，复用器204选择前标数据D1的反相形式以便输入到AFE 206。在此情况下执行前标EQ)。在一些实施例中，当Select<1:0>为10时，可编程片201从后标D-1得到输入(即，复用器204选择后标数据D-1的反相形式以便输入到AFE206。在此情况下执行后标EQ)。
图3根据本公开内容的一些实施例，示出了显示边沿提升装置的操作的波形300。要指出的是，图3中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。
这里，x轴是时间，每一个波形的y轴是电压。最上面的波形是主标数据D0，接着是延迟的主标数据Dx的反相形式(即，-Dx)，随后是输出电压Vout。从波形D0减去波形Dx以生成Vout，其中，Vout＝K0*D0-K1*Dx，并且其中，“K0”是固定片202的数量，“K1”是选择Dx作为输入的可编程片201的数量。在时间点t1与t3之间的持续时间是一个UI。通过从波形D0减去波形Dx，在Vout的上升沿上实现了边沿提升，它由在时间点t1与t2之间的高Vout电平和在时间点t2与t3之间的较低Vout电平来指示。类似地，通过从波形D0减去波形Dx，在Vout的下降沿上实现了边沿提升，它由在时间点t3与t4之间的低Vout电平和在时间点t4与t5之间的较高Vout电平来指示。
图4根据本公开内容的一些实施例，示出了具有使用可编程延迟单元的边沿提升装置的发射机的部分400。要指出的是，图4中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。为了不使得实施例模糊不清，描述了图4与图2之间的区别。与图2相比，在一些实施例中，去除了固定片202，并且使用可编程片201来提供Vout上的边沿提升，使得一个或多个可编程片201在Vout上驱动延迟的主标数据Dx，而其它可编程片201驱动主标数据D0和/或前标数据D1与后标数据D-1的任何组合。
例如，一些可编程片201的复用器204被设置为将主标数据D0提供(例如通过将Select<1:0>设置为00)给这些可编程片的AFE 206。在一些实施例中，一些可编程片201的复用器204被设置为将延迟的主标数据Dx提供(例如通过将Select<1:0>设置为11)给这些可编程片的AFE 206以用于边沿提升。在一些实施例中，一些可编程片201的复用器204被设置为将前标数据D1提供(例如通过将Select<1:0>设置为01)给这些可编程片的AFE206以用于前标EQ。在一些实施例中，一些可编程片201的复用器204被设置为将后标数据D-1提供(例如通过将Select<1:0>设置为10)给这些可编程片的AFE 206以用于后标EQ。
图5根据本公开内容的一些实施例，示出了具有使用脉冲发生器的边沿提升装置的发射机的部分500。要指出的是，图5中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。
为了不使得实施例模糊不清，描述了图5与图2之间的区别。在一些实施例中，部分500包括可编程片501，其类似于可编程片201，除了去除了来自复用器204的Dx数据输入。在一些实施例中，由复用器504代替复用器203，复用器504能够操作用于选择前标数据D1、主标数据D0或后标数据D-1作为AFE 206的输入。
在一些实施例中，可编程片501用于利用Vout上的任何组合提供前标/后标EQ或不提供EQ。例如，一些可编程片501的复用器504被设置为将主标数据D0提供(例如通过将Select<1:0>设置为00或11)给这些可编程片的AFE 206，但无EQ。在一些实施例中，一些可编程片501的复用器504被设置为将前标数据D1提供(例如通过将Select<1:0>设置为01)给这些可编程片的AFE 206以用于前标EQ。在一些实施例中，一些可编程片501的复用器204被设置为将后标数据D-1提供(例如通过将Select<1:0>设置为10)给这些可编程片的AFE 206以用于后标EQ。在一些实施例中，复用器504是3:1复用器(例如11的Select<1:0>设置导致无动作)。在一些实施例中，复用器504是4:1复用器，该复用器具有额外可用的选择输入(例如11的Select<1:0>设置)，其可以用于提供主标数据D0。
在一些实施例中，增加了附加提升片505(即，K2数量个片)，其向信号Vout提供边沿提升。在一些实施例中，每一个附加提升片505都包括如所示出的耦合在一起的脉冲发生器502和AFE 503。
在一些实施例中，脉冲发生器502接收主标数据D0，并生成用于AFE503的脉冲，以使能AFE 503来提升信号Vout的边沿。在一些实施例中，在需要边沿提升时，由Boost_en信号使能脉冲发生器502，使得在短的持续时间内(取决于脉冲宽度)使能一个或多个附加片505(当在Vout上存在位转换时)。在一些实施例中，类似于可编程延迟单元203，持续时间(即，脉冲宽度)可由可调延迟单元来编程(即，脉冲发生器502具有可编程设置)。在一些实施例中，可编程性是基于熔丝的。在其它实施例中，可编程性不是基于熔丝的(例如借助可编程寄存器或软件)。可以以多种方式来实现脉冲发生器502。在一些实施例中，自动地设置(例如在引导时刻)脉冲发生器502的可编程设置。在一些实施例中，脉冲发生器502的可编程设置基于工艺-电压-温度偏斜。在一些实施例中，脉冲发生器502的可编程设置被预先设置为基于体硅数据的固定值。
图6根据本公开内容的一些实施例，示出了脉冲发生器600(例如脉冲发生器502)。要指出的是，图6中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。
在一些实施例中，脉冲发生器600包括如所示出的耦合在一起的可调延迟单元601、反相器Inv1、Inv2、Inv3和Inv4、NAND门NAND1、NAND2、NAND3和NAND4。在一些实施例中，输入数据D0(即，主标数据D0)由可调延迟单元601接收，可调延迟单元601生成延迟的输出in_dly及它的反相形式inb_dly。一条信号路径提供输出Dx，输出Dx耦合到AFE 503的数据输入，而另一条信号路径提供输出脉冲，该输出脉冲用于使能或禁用AFE 503。也可以使用脉冲发生器502的其它实现方式。
参考图1显示了AFE的一个实现方式，其中，din节点接收延迟的主标数据Dx，并且脉冲由节点en2接收。尽管这里实施例显示了由AFE接收的单一输入，但取决于AFE的实现方式，可以由AFE接收一个或多个信号。参考回到图6，在一些实施例中，如所示出的，使用Boost_en信号(或其反相形式Boost_enb)来禁用边沿提升。
图7根据本公开内容的一些实施例，示出了具有使用脉冲发生器的边沿提升装置的发射机的部分700。要指出的是，图7中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。参考图5和图4来描述图7。
在一些实施例中，固定片202可以被去除并集成为参考图4和图5所描述的可编程片501的部分。与图5的实施例不同，根据一些实施例，边沿提升由提升片505提供。
图8根据本公开内容的一些实施例，示出了显示针对边沿提升装置的可编程延迟单元的各个延迟设置的波形的曲线图800。要指出的是，图8中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。
这里，x轴是采样，y轴是电压(以mV为单位)。在曲线图800中，显示了四个波形，包括无边沿提升的波形(即，No bst)，和具有根据各个延迟设置—20ps(即，bst20)、40ps(即，bst40)和60ps(即，bst60)的边沿提升的波形，其中，在该示例中，UI是100ps或50个采样。波形的上升沿和下降沿显示了随着脉冲发生器600/502的可编程延迟单元203或可调延迟单元601的延迟增大，波形的转换边沿的斜率增大(即，提升了边沿)。如图9的眼图所示出的，提升的边沿改进了DDJ或TWDPc。增加到Dx的过多延迟不会进一步改进边沿斜率，在一些实施例中反而会降低垂直眼图余量(TWDPc)。
图9根据本公开内容的一些实施例，示出了显示使用针对边沿提升装置的可编程延迟单元203或可调延迟单元601的一个延迟设置来形成的眼图的曲线图900。要指出的是，图9中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。
这里，x轴是时间，y轴是电压。根据一些实施例，针对遵循SFI规范的TX，捕获该示例性眼图。在0mV、100mV和200mV电平测量眼图宽度。以不同边沿提升延迟设置(例如0ps、25ps、50ps和75ps)捕获眼图高度。在表1和表2中汇总了结果。
表1：借助使用一些实施例的边沿提升的眼图宽度改进
表2：借助使用一些实施例的边沿提升的眼图高度改进
表1显示了相对于无边沿提升，随着由边沿提升装置的可编程延迟单元203或可调延迟单元601增加延迟，不同电压电平间眼图宽度中的改进。例如，在增加75ps的延迟时，在水平眼图中见到在200mV电压电平的超过11ps(即，46.7ps-35.4ps)的改进。表2显示了相对于无边沿提升，随着由边沿提升装置的可编程延迟单元203或可调延迟单元601增加延迟，在眼图高度中的改进。例如，在增加75ps的延迟时，在垂直眼图余量中见到超过90ps的改进。
图10根据本公开内容的一些实施例，示出了具有边沿提升装置的智能设备或计算机系统或SoC(片上系统)。要指出的是，图10中具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以类似于所描述的任何方式操作或运行，但不受限于此。
图10示出了在其中可以使用平坦表面接口连接器的移动设备的实施例的框图。在一个实施例中，计算设备1600表示移动计算设备，例如计算平板、移动电话或智能电话、具有无线功能的电子阅读器、或其它无线移动设备。将理解的是，大体上显示了某些组件，在计算设备1600中没有显示这种设备的全部组件。
在一个实施例中，计算设备1600包括具有根据一些所述实施例的边沿提升装置的第一处理器1610。计算设备1600的其它框也可以包括一些实施例的边沿提升装置。本公开内容的各个实施例还可以包括在1670内的网络接口，例如无线接口，使得系统实施例可以并入到无线设备(例如蜂窝电话或个人数字助理)中。
在一个实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理单元。由处理器1610执行的处理操作包括：对在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与和人工用户的或和其它设备的I/O(输入/输出)有关的操作、与电源管理有关的操作、和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，音频子系统1620表示与向计算设备提供音频功能相关联的硬件(例如音频硬件和音频电路)和软件(例如驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及话筒输入。用于这些功能的设备可以集成到计算设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。
显示子系统1630表示硬件(例如显示设备)和软件(例如驱动)组件，这些组件提供视觉和/或触觉显示，以便用户与计算设备1600交互。显示子系统1630包括显示接口1632，显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分离的逻辑单元，该逻辑单元用以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括触摸屏(或触控板)设备，其向用户提供输出和输入两者。
I/O控制器1640表示与和用户的交互有关的硬件设备和软件组件。I/O控制器1640能够操作用于管理是音频子系统1620和/或显示子系统1630的部分的硬件。另外，I/O控制器1640示出了连接点，该连接点用于另外的设备，这些另外的设备连接到计算设备1600，用户可以通过这些另外的设备与系统交互。例如，可以附接到计算设备1600的设备可以包括话筒设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备、或者用于与诸如读卡器之类的特定应用或其它设备一起使用的其它I/O设备。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过话筒或其它音频设备的输入可以提供输入或命令，以用于计算设备1600的一个或多个应用或功能。另外，代替显示输出或除了显示输出，可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器1640管理。在计算设备1600上也可以有另外的按钮或开关，以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理设备，例如加速度计、相机、光传感器或其它环境传感器、或者可以包括在计算设备1600中的其它硬件。输入可以是部分直接用户交互，以及向系统提供环境输入，以影响其操作(例如滤除噪声、针对亮度检测调整显示、为相机应用闪光灯、或其它特征)。
在一个实施例中，计算设备1600包括电源管理1650，其管理电池电力使用、电池的充电、和与省电操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断到存储器设备的电力，则状态不改变)存储器设备和/或易失性(如果中断到存储器设备的电力，则状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档、或其它数据、以及与计算设备1600的应用和功能的执行有关的系统数据(不管是长期的还是暂时的)。
实施例的单元也可以作为用于存储计算机可执行指令(例如用以实施本文所述的任何其它处理的指令)的机器可读介质(例如存储器1660)来提供。机器可读介质(例如存储器1660)可以包括但不限于：闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或者适合用于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如BIOS)来下载，其可以通过数据信号经由通信链路(例如调制解调器或网络连接)从远程计算机(例如服务器)传送到请求计算机(例如客户端)。
连接1670包括硬件设备(例如无线和/或有线连接器和通信硬件)和软件组件(例如驱动、协议栈)，以使得计算设备1600能够与外部设备通信。计算设备1600可以是分离的设备，例如其它计算设备、无线接入点或基站，以及外围设备，例如耳机、打印机或其它设备。
连接1670可以包括多个不同类型的连接。概括地说，计算设备1600示出为具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常指代由无线载波提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或其变型或其派生物、CDMA(码分多址)或其变型或其派生物、TDM(时分复用)或其变型或其派生物、或者其它蜂窝服务标准来提供的。无线连接(或无线接口)1674指代不是蜂窝的无线连接，并且可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)或其它无线通信。
外设连接1680包括硬件接口和连接器，以及用于进行外设连接的软件组件(例如驱动、协议栈)。将理解的是，计算设备1600可以是去往其它计算设备的外围设备(“去往”1682)，以及具有连接到它的外围设备(“来自”1684)。计算设备1600通常具有“坞”连接器，该“坞”连接器用以连接到其它计算设备，以用于诸如管理(例如下载和/或上传、改变、同步)计算设备1600上的内容的目的。另外，坞连接器可以允许计算设备1600连接到特定外设，其允许计算设备1600控制例如到视听或其它系统的内容输出。
除了专有的坞连接器或其它专有的连接硬件，计算设备1600可以经由常用或基于标准的连接器进行外设连接1680。常用类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线或其它类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的提及表示结合实施例来描述的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书表述组件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定组件、特征、结构或特性不是必需被包括。如果说明书或权利要求提及“一”或“一个”元件，这并不表示仅有一个元件。如果说明书或权利要求书提及“一个另外的”元件，这并不排除存在多于一个该另外的元件。
此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何适当的方式组合。例如，第一实施例可以与第二实施例组合，只要与两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
尽管已结合其特定实施例说明了本公开内容，但按照前述描述，这种实施例的许多替代、修改和变化对于本领域普通技术人员将是显而易见的。例如，其它存储器架构(例如动态RAM(DRAM))可以使用所述实施例。本公开内容的实施例旨在包含所有此类替代、修改和变化，以使得落在所附权利要求书的宽泛范围内。
另外，为了图示和论述的简单，在所呈现的附图内可以显示或不显示与集成电路(IC)芯片或其它组件的公知的电源/接地连接，以避免使得本公开内容模糊不清。此外，可以以框图形式显示装置，以避免使得本公开内容模糊不清，并且还鉴于以下事实：针对于这种框图装置的实现方式的细节高度依赖于要在其上实施本公开内容的平台(即，这种细节应完全在本领域技术人员的理解能力内)。在阐述了特定细节(例如电路)以便描述本公开内容的示例性实施例的情况下，对于本领域技术人员来说应显而易见的是，可以无需这些特性细节或者可以利用这些特定细节的变型来实践本公开内容。该描述因而应视为说明性而非限制性的。
以下示例属于进一步的实施例。示例中的细节可以在一个或多个实施例中的任意处使用。也可以相对于方法或过程实现本文所描述的装置的所有可选的特征。
例如，提供了一种装置，所述装置包括：逻辑单元，所述逻辑单元用于提供具有UI的输入数据；可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到节点。在一些实施例中，所述可编程延迟单元能够操作用于将所述输入数据延迟精细的延迟或粗略的延迟。在一些实施例中，所述装置包括用于相对于所述输入数据提供前标数据的逻辑单元。在一些实施例中，所述装置包括用于相对于所述输入数据提供后标数据的逻辑单元。
在一些实施例中，所述节点电耦合到硅芯片的焊盘。在一些实施例中，所述可编程延迟单元是脉冲发生器的部分。在一个实施例中，所述装置包括用于禁用所述脉冲发生器的逻辑单元。在一些实施例中，其中，所述一个或多个驱动器包括：第一组驱动器，其用于接收所述输入数据，第一组驱动器具有耦合到所述节点的输出；以及第二组驱动器，第二组驱动器中的一些驱动器接收所述延迟的输入数据，第二组驱动器具有耦合到所述节点的输出。
在一个实施例中，所述装置包括耦合到所述第二组驱动器的复用器组。在一些实施例中，所述复用器组用于接收所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据。在一些实施例中，所述复用器组中的复用器中的每一个复用器能够操作用于选择所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据的其中之一来输入到所述第二组驱动器中的耦合到本复用器的驱动器。
在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合到所述存储器，所述处理器包括发射机，所述发射机包括：逻辑单元，所述逻辑单元用于提供具有UI的输入数据；可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到节点；以及无线接口，所述无线接口用于允许所述处理器与另一个设备通信地耦合。
在一些实施例中，所述发射机遵循小型可插拔规范。在一些实施例中，所述系统包括显示接口，所述显示接口用于允许在显示单元上显示由所述处理器处理的内容。在一些实施例中，所述发射机包括上述的装置。
在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合到所述存储器，所述处理器包括发射机，所述发射机具有上述的装置；以及无线接口，所述无线接口用于允许所述处理器与另一个设备通信地耦合。在一些实施例中，所述发射机遵循小型可插拔规范。在一些实施例中，所述系统包括显示接口，所述显示接口用于允许在显示单元上显示由所述处理器处理的内容。
在另一个示例中，提供了一种装置，所述装置包括：焊盘；逻辑单元，所述逻辑单元用于提供具有UI的输入数据；可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到所述焊盘。在一些实施例中，所述装置包括：第一组驱动器，其用于接收所述输入数据，所述第一组驱动器具有耦合到所述焊盘的输出；以及第二组驱动器，所述第二组驱动器中的一些驱动器接收所述延迟的输入数据，第二组驱动器具有耦合到所述焊盘的输出。
在一些实施例中，所述装置包括耦合到所述第二组驱动器的第一组复用器。在一些实施例中，所述第一组复用器用于接收前标数据、所述输入数据、后标数据和所述延迟的输入数据。在一些实施例中，所述第一组复用器中的复用器中的每一个复用器能够操作用于选择所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据的其中之一来输入到所述第二组驱动器中的耦合到本复用器的驱动器。在一些实施例中，所述可编程延迟单元能够操作用于将所述输入数据延迟精细的延迟或粗略的延迟。在一些实施例中，所述装置包括耦合到所述第一组驱动器的第二组复用器，其中，所述第二组复用器具有与所述第一组复用器的传播延迟大体上相等的传播延迟。
在另一个示例中，提供了一种方法，所述方法包括：提供具有UI的输入数据；由可编程延迟单元接收所述输入数据；将所述输入数据延迟所述UI的一部分，以生成延迟的输入数据；以及将所述输入数据和所述延迟的输入数据驱动到节点。在一些实施例中，其中，延迟所述输入数据包括：将所述输入数据延迟精细的延迟或粗略的延迟。在一些实施例中，所述方法包括：相对于所述输入数据提供前标数据。
在一些实施例中，所述方法包括：相对于所述输入数据提供后标数据。在一些实施例中，所述方法包括：将所述节点电耦合到硅芯片的焊盘。在一些实施例中，驱动所述输入数据和所述延迟的输入数据包括：由第一组驱动器接收所述输入数据，所述第一组驱动器具有耦合到所述节点的输出；以及由第二组驱动器中的一些驱动器接收所述延迟的输入数据，所述第二组驱动器具有耦合到所述节点的输出。
在一些实施例中，所述方法包括：将复用器组耦合到所述第二组驱动器。在一些实施例中，所述方法包括：由所述复用器组接收前标数据、所述输入数据、后标数据和所述延迟的输入数据。在一些实施例中，所述方法包括：由所述复用器组中的每一个复用器选择所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据的其中之一来输入到所述第二组驱动器中的耦合到本复用器的驱动器。
在另一个示例中，提供了一种装置，所述装置包括：用于提供具有UI的输入数据的单元；用于由可编程延迟单元接收所述输入数据的单元；用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据的单元；以及用于将所述输入数据和所述延迟的输入数据驱动到节点的单元。在一些实施例中，用于延迟数据的单元包括用于将所述输入数据延迟精细的延迟或粗略的延迟的单元。在一些实施例中，所述装置包括用于相对于所述输入数据提供前标数据的单元。在一些实施例中，所述装置包括用于相对于所述输入数据提供后标数据的单元。
在一些实施例中，所述装置包括用于将所述节点电耦合到硅芯片的焊盘的单元。在一些实施例中，用于驱动所述输入数据和所述延迟的输入数据的单元包括：用于由第一组驱动器接收所述输入数据的单元，所述第一组驱动器具有耦合到所述节点的输出；以及用于由第二组驱动器中的一些驱动器接收所述延迟的输入数据单元，所述第二组驱动器具有耦合到所述节点的输出。
在一些实施例中，所述装置包括用于将复用器组耦合到所述第二组驱动器的单元。在一些实施例中，所述装置包括用于由所述复用器组接收前标数据、所述输入数据、后标数据和所述延迟的输入数据的单元。在一些实施例中，所述装置包括用于由所述复用器组中的每一个复用器选择所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据的其中之一来输入到第二组驱动器中耦合到本复用器的驱动器的单元。
在另一个示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合到所述存储器，所述处理器包括发射机，所述发射机具有根据上述装置的装置；以及无线接口，所述无线接口用于允许所述处理器与另一个设备通信地耦合。在一些实施例中，所述发射机遵循小型可插拔规范。在一些实施例中，所述系统包括显示接口，所述显示接口用于允许在显示单元上显示由所述处理器处理的内容。
提供了摘要，它将允许读者确定本技术公开内容的本质和要旨。依据对摘要不用于限制权利要求书的范围或含义的理解而提交摘要。在每一个权利要求独立作为单独的实施例的情况下，以下的权利要求书由此并入到详细描述中。

Claims (25)

1.一种用于信号边沿提升的装置，所述装置包括：
逻辑单元，所述逻辑单元用于提供具有单位时间间隔(UI)的输入数据；
可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及
一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到节点。
2.根据权利要求1所述的装置，其中，所述可编程延迟单元能够操作用于将所述输入数据延迟精细的延迟或粗略的延迟，所述精细的延迟为所述UI的0.1、0.2，所述粗略的延迟为所述UI的0.5或更大但小于完整的所述UI。
3.根据权利要求1所述的装置，包括用于相对于所述输入数据提供前标数据的逻辑单元。
4.根据权利要求1所述的装置，包括用于相对于所述输入数据提供后标数据的逻辑单元。
5.根据权利要求1所述的装置，其中，所述节点电耦合到硅芯片的焊盘。
6.根据权利要求1所述的装置，其中，所述可编程延迟单元是脉冲发生器的部分。
7.根据权利要求6所述的装置，包括用于禁用所述脉冲发生器的逻辑单元。
8.根据权利要求1所述的装置，其中，所述一个或多个驱动器包括：
第一组驱动器，其用于接收所述输入数据，所述第一组驱动器具有耦合到所述节点的输出；以及
第二组驱动器，所述第二组驱动器中的一些驱动器接收所述延迟的输入数据，所述第二组驱动器具有耦合到所述节点的输出。
9.根据权利要求8所述的装置，包括耦合到所述第二组驱动器的复用器组。
10.根据权利要求9所述的装置，其中，所述复用器组用于接收前标数据、所述输入数据、后标数据和所述延迟的输入数据。
11.根据权利要求10所述的装置，其中，所述复用器组中的复用器中的每一个复用器能够操作用于选择所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据的其中之一来输入到所述第二组驱动器中的耦合到本复用器的驱动器。
12.一种用于信号边沿提升的装置，所述装置包括：
焊盘；
逻辑单元，所述逻辑单元用于提供具有单位时间间隔(UI)的输入数据；
可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；
一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到所述焊盘；
第一组驱动器，其用于接收所述输入数据，所述第一组驱动器具有耦合到所述焊盘的输出；以及
第二组驱动器，所述第二组驱动器中的一些驱动器接收所述延迟的输入数据，所述第二组驱动器具有耦合到所述焊盘的输出。
13.根据权利要求12所述的装置，包括耦合到所述第二组驱动器的第一组复用器。
14.根据权利要求13所述的装置，其中，所述第一组复用器用于接收前标数据、所述输入数据、后标数据和所述延迟的输入数据。
15.根据权利要求14所述的装置，其中，所述第一组复用器中的复用器中的每一个复用器能够操作用于选择所述前标数据、所述输入数据、所述后标数据和所述延迟的输入数据的其中之一来输入到所述第二组驱动器中的耦合到本复用器的驱动器。
16.根据权利要求12所述的装置，其中，所述可编程延迟单元能够操作用于将所述输入数据延迟精细的延迟或粗略的延迟，所述精细的延迟为所述UI的0.1、0.2，所述粗略的延迟为所述UI的0.5或更大但小于完整的所述UI。
17.根据权利要求12所述的装置，包括耦合到所述第一组驱动器的第二组复用器，其中，所述第二组复用器具有与所述第一组复用器的传播延迟大体上相等的传播延迟。
18.一种系统，包括：
存储器；
处理器，其耦合到所述存储器，所述处理器包括发射机，所述发射机包括：
逻辑单元，所述逻辑单元用于提供具有单位时间间隔(UI)的输入数据；
可编程延迟单元，所述可编程延迟单元用于接收所述输入数据，
并且能够操作用于将所述输入数据延迟所述UI的一部分来生成延迟的输入数据；以及
一个或多个驱动器，所述一个或多个驱动器用于将所述输入数据和所述延迟的输入数据驱动到节点；以及
无线接口，所述无线接口用于允许所述处理器与另一个设备通信地耦合。
19.根据权利要求18所述的系统，其中，所述发射机遵循小型可插拔规范。
20.根据权利要求18所述的系统，包括显示接口，所述显示接口用于允许在显示单元上显示由所述处理器处理的内容。
21.根据权利要求18所述的系统，其中，所述发射机包括根据装置权利要求2至11中的任一项所述的装置。
22.一种系统，包括：
存储器；
处理器，其耦合到所述存储器，所述处理器包括发射机，所述发射机具有根据装置权利要求1至11中的任一项所述的装置；以及
无线接口，所述无线接口用于允许所述处理器与另一个设备通信地耦合。
23.根据权利要求22所述的系统，其中，所述发射机遵循小型可插拔规范。
24.根据权利要求22所述的系统，包括显示接口，所述显示接口用于允许在显示单元上显示由所述处理器处理的内容。
25.一种用于信号边沿提升的方法，所述方法包括：
提供具有单位时间间隔(UI)的输入数据；
由可编程延迟单元接收所述输入数据；
将所述输入数据延迟所述UI的一部分，以生成延迟的输入数据；以及
将所述输入数据和所述延迟的输入数据驱动到节点。
CN201510364757.3A 2014-07-30 2015-06-26 用于信号边沿提升的方法和装置 Active CN105323009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/446,664 2014-07-30
US14/446,664 US9379743B2 (en) 2014-07-30 2014-07-30 Method and apparatus for signal edge boosting

Publications (2)

Publication Number Publication Date
CN105323009A CN105323009A (zh) 2016-02-10
CN105323009B true CN105323009B (zh) 2018-11-09

Family

ID=55181114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510364757.3A Active CN105323009B (zh) 2014-07-30 2015-06-26 用于信号边沿提升的方法和装置

Country Status (3)

Country Link
US (2) US9379743B2 (zh)
CN (1) CN105323009B (zh)
TW (1) TWI574515B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112550B1 (en) * 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN106683577B (zh) * 2016-11-21 2021-11-16 深圳市洲明科技股份有限公司 一种灯条及超长灯条屏
TWI692942B (zh) * 2019-04-30 2020-05-01 創意電子股份有限公司 驅動器裝置
CN111159067B (zh) * 2019-12-26 2021-06-22 海光信息技术股份有限公司 参数优化方法、装置、模组、处理器及计算机存储介质
KR102421896B1 (ko) * 2020-02-14 2022-07-19 서울대학교산학협력단 Ffe 및 xtc가 융합된 트랜스미터 및 전송방법
US11695596B2 (en) * 2021-04-19 2023-07-04 Realtek Semiconductor Corp. Multi-level signal transmitter and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246710A (zh) * 1998-07-13 2000-03-08 三星电子株式会社 具有同步信号发生器的集成电路器件
CN1694372A (zh) * 2005-05-26 2005-11-09 哈尔滨工业大学 一种超宽带脉冲波形信号的构造方法和接收方法
CN1904994A (zh) * 2005-07-25 2007-01-31 三菱电机株式会社 矩阵显示装置的噪声除去电路及使用该电路的矩阵显示装置
US7327814B1 (en) * 2006-06-05 2008-02-05 Integrated Device Technology, Inc. Amplitude and bandwidth pre-emphasis of a data signal
US8948331B2 (en) * 2010-06-30 2015-02-03 Netlogic Microsystems, Inc. Systems, circuits and methods for filtering signals to compensate for channel effects

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549045B1 (en) * 2002-01-11 2003-04-15 Altera Corporation Circuit for providing clock signals with low skew
JP3730607B2 (ja) * 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
US7319705B1 (en) * 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7286620B2 (en) * 2003-09-17 2007-10-23 International Business Machines Corporation Equalizer for reduced intersymbol interference via partial clock switching
US20050286641A1 (en) * 2004-05-24 2005-12-29 Jun Cao Finite impulse response de-emphasis with inductive shunt peaking for near-end and far-end signal integrity
TWI285018B (en) * 2005-05-31 2007-08-01 Richtek Technology Corp A switching regulator capable of automatically entering and exiting pulse skipping mode
US8081706B2 (en) * 2005-08-24 2011-12-20 Altera Corporation Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry
US7848404B2 (en) * 2007-04-05 2010-12-07 Applied Micro Circuits Corporation Current mode logic multi-tap feed-forward equalizer
US7692447B2 (en) * 2007-05-18 2010-04-06 International Business Machines Corporation Driver circuit
US20090292962A1 (en) * 2008-05-23 2009-11-26 Arm Limited Integrated circuit with inter-symbol interference self-testing
US8472513B2 (en) * 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
TWI440337B (zh) * 2010-08-26 2014-06-01 Sunplus Technology Co Ltd 混合等化系統
US8549057B1 (en) * 2010-10-04 2013-10-01 Xilinx, Inc. Signal level control
US8886694B2 (en) * 2010-12-28 2014-11-11 Stmicroelectronics (Canada) Inc. S12 TX FIR architecture
US9735874B2 (en) * 2012-07-18 2017-08-15 Accedian Networks Inc. Programmable small form-factor pluggable module
US8989254B2 (en) * 2012-12-21 2015-03-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Single serdes transmitter driver design for both ethernet and peripheral component interconnect express applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246710A (zh) * 1998-07-13 2000-03-08 三星电子株式会社 具有同步信号发生器的集成电路器件
CN1694372A (zh) * 2005-05-26 2005-11-09 哈尔滨工业大学 一种超宽带脉冲波形信号的构造方法和接收方法
CN1904994A (zh) * 2005-07-25 2007-01-31 三菱电机株式会社 矩阵显示装置的噪声除去电路及使用该电路的矩阵显示装置
US7327814B1 (en) * 2006-06-05 2008-02-05 Integrated Device Technology, Inc. Amplitude and bandwidth pre-emphasis of a data signal
US8948331B2 (en) * 2010-06-30 2015-02-03 Netlogic Microsystems, Inc. Systems, circuits and methods for filtering signals to compensate for channel effects

Also Published As

Publication number Publication date
TWI574515B (zh) 2017-03-11
US20160036470A1 (en) 2016-02-04
US9379743B2 (en) 2016-06-28
CN105323009A (zh) 2016-02-10
US20160315642A1 (en) 2016-10-27
US9735813B2 (en) 2017-08-15
TW201622363A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
CN105323009B (zh) 用于信号边沿提升的方法和装置
US10181940B2 (en) Apparatuses and methods for reducing switching jitter
US9024665B2 (en) Transmitter with voltage and current mode drivers
TWI590068B (zh) 可重組態傳輸器
CN105684370B (zh) 总线系统的用户站和减少总线系统中的有线发射的方法
CN104734688A (zh) 用于串行通讯的可编程阻抗传输器
CN106716942B (zh) 用于数字地消除串扰的装置和方法
EP2713266B1 (en) Driver circuit
CN105740193A (zh) 一种usb接口电路、终端设备、信号接口和外接设备
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
KR20230016675A (ko) 데이터 케이블 및 충전 장치
CN104365023B (zh) 用于开关均衡的装置和系统
CN105981305B (zh) 可配置收发器电路架构
US20040232895A1 (en) Low noise fast stable voltage regulator circuit
US9306555B2 (en) Apparatus and method to achieve CPAD mitigation effects
AU2012377350B2 (en) An electronic inductance circuit for the power supply of a 2-wire bus intercom system and a device thereof
WO2019105338A1 (zh) 数据发送电路、数据接收电路以及装置
JP2018196044A (ja) 通信システムおよび中継装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant