CN105981305B - 可配置收发器电路架构 - Google Patents

可配置收发器电路架构 Download PDF

Info

Publication number
CN105981305B
CN105981305B CN201380081096.2A CN201380081096A CN105981305B CN 105981305 B CN105981305 B CN 105981305B CN 201380081096 A CN201380081096 A CN 201380081096A CN 105981305 B CN105981305 B CN 105981305B
Authority
CN
China
Prior art keywords
circuit
signal
current
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380081096.2A
Other languages
English (en)
Other versions
CN105981305A (zh
Inventor
M·高
C·M·克劳斯
H-C·吴
H·程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105981305A publication Critical patent/CN105981305A/zh
Application granted granted Critical
Publication of CN105981305B publication Critical patent/CN105981305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45206—One or two switches are coupled in the loading circuit of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

公开了用于提供借助于可配置收发器电路的信号通信的技术和机制。在一个实施例中，一种集成电路包括收发器电路，该收发器电路包括输出级和电流镜像电路。耦合该输出级耦合以接收差分信号对，且基于该差分信号对提供至少一个输出信号。在另一实施例中，该配置逻辑可操作为在收发器电路的第一模式和第二模式之间选择。第一模式包括禁止电流镜像电路向输出级提供电流信号，且闭合第一电路路径以便向输出级提供电压。第二模式包括断开第一电路路径，且允许电流镜像电路向输出级提供电流信号。

Description

可配置收发器电路架构
背景
1.技术领域
在此讨论的各实施例通常涉及数据通信系统。尤其，某些实施例通常涉及可配置收发器电路。
2.背景技术
网络通信已经大幅增加对数据的访问，允许发送越来越大量的数据。为了给对数据吞吐量的不断增加的需求提供方便，通信系统不得不逐步增加其带宽。例如，以太网网络技术的开发者先前已经提供用于10兆比特/秒、100兆比特/秒、1吉位/秒的传输率的标准。近来，已广泛采用了用于10吉比特/秒的以太网通信。
为了支持这样的更高带宽的信令，吉比特/秒网络通常要求光缆，光缆提供了优于铜缆的若干优点。光纤连接提供两种功能：它将由发射器产生的发射器光信号耦合到光缆，且它提供用于将光缆上所接收的光信号耦合到通常包括检测器的接收组件的设备。
尽管具有光信令的速度优势，但经由铜、双绞线、同轴电缆或其他这样的介质的电通信——出于各种技术上的和/或经济上的原因一一继续为多种应用提供相对更有效的解决方案。因此，一代接一代的消费性电子设备在包括光信令能力和电信令能力中的之一或两者的日益多样化的通信和计算能力方面继续扩展。结果，存在对提供容易地适用于支持多样化的信令应用的随之而来的需要。
附图简述
作为示例而非限制在附图的各图中阐释本发明的各种实施例，附图中：
图1A-1C是均阐释根据相应实施例用于处理差分信号对的相应系统的元件的功能框图。
图2A、2B是均阐释根据一个实施例用于实现信号处理的相应收发器电路的元件的功能框图。
图3是阐释根据一个实施例的可配置驱动器电路的元件的电路图。
图4是阐释根据一个实施例的可配置接收器电路的元件的电路图。
图5是阐释根据一个实施例用于配置收发器电路的一种方法的元素的流程图。
图6是阐释根据一个实施例用于传输信号的计算机系统的元素的功能框图。
图7是阐释根据一个实施例用于传输信号的移动设备的元素的功能框图。
详细描述
在此讨论的各实施例不同地提供可用于在各种应用中的任何操作集成电路，该集成电路包括光通信应用和一个或多个电信令应用。例如，根据一个实施例，集成电路可以包括收发器电路，该收发器电路包括输出级和电流镜像电路。该输出级可以耦合到接收差分信号对，且提供至少一个输出信号以便表示差分信号对的信息。
在一个实施例中，被包括在收发器电路中或耦合到收发器电路的配置逻辑可以操作为在多种操作模式之间选择，例如包括对应于一种或多种类型的电通信的第一模式和对应于光通信的第二模式。这样的操作模式可以不同地促进收发器电路的操作，每一种均处于相对于其他输入/输出(I/O)硬件的收发器电路的相应配置。作为阐释而非限制，第一模式可以包括禁止电流镜像电路向输出级提供电流信号。第一模式也可以包括第一电路路径，闭合该第一电路路径，以独立于电流镜像电路将电压提供给输出级。作为替代或补充，第二模式可以包括电流镜像电路，允许该电流镜像电路向输出级提供电流信号——例如，其中断开第一电路路径以便防止独立于电流镜像电路将电压提供给输出级。
图1A-1C阐释根据一个实施例的可配置收发器电路如何可以不同地适用于各种应用中的任何的操作，这些应用例如包括光信令应用和电信令应用。
图1A阐释根据一个实施例的系统100a的元素，其中收发器电路TC 120被耦合和/或以其他方式被配置成促进差分信号的通信。在一个实施例中，系统100a包括输入/输出(I/O)硬件110和差分电缆130，其中I/O硬件110的触点124x、124y耦合到差分电缆130的不同的各个信号线。尽管某些实施例不限于此，但触点124x、124y能够从差分电缆130手动断开(和/或手动重新连接到差分电缆130)。
I/O硬件110可以作为输入和/或输出接口而操作，该输入和/或输出接口被包括在各种消费性电子设备中的任何中或耦合到各种消费性电子设备中的任何，这些消费性电子设备包括但不限于膝上型计算机、台式计算机、手持式设备(例如智能电话或平板)、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其他电子设备。在一些实施例中，I/O硬件110可以被集成到耦合到这样的消费性电子设备的互连设备中。例如，I/O硬件110可以在电缆设备的末端处集成到连接器机壳。这样的电缆设备可以包括在其末端中的每一个处的I/O硬件——例如包括在一个末端处的I/O硬件110和在另一末端处的另一I/O硬件，执行与借助于I/O硬件110执行的信号处理互逆的信号处理。
I/O硬件110可以包括TC 120——例如，其中，I/O硬件110包括耦合到TC 120的印刷电路板(PCB)。例如，TC 120可以包括封装电路器件，该封装电路器件被倒装附连或以其他方式耦合到I/O硬件110的PCB。备选地，I/O硬件110可以是封装电路器件或包括封装电路器件，其中TC 120是这样的封装电路器件的多个IC管芯的其中之一。I/O硬件140可以产生或以其他方式向TC 120提供表示经由差分电缆130从I/O硬件110传输的信息的输入差分信号对。TC 120可以包括电路逻辑被配置成重定时(retime)、转换、放大和/或以其他方式调节这样的输入差分信号对，以便产生TC 120要向I/O硬件110的一个或多个其他组件输出的另一所得到的差分信号。
例如，TC 120可以包括触点122x，其中在触点122x处采样、输出或以其他方式提供所得到的差分信号对的第一信号。在一个实施例中，耦合触点122x以便直接地或间接地向I/O硬件110的触点124x提供第一信号。TC 120可以进一步包括另一触点122y，其中在触点122y处采样、输出或以其他方式提供所得到的差分信号对的第二信号(与第一信号并发地)。可以耦合触点122y以直接地或间接地向I/O硬件110的触点124y提供第二信号——例如其中触点124x、124y耦合到差分电缆130的不同的各个信号线。在一个实施例中，触点122x、122y、124x、124y均包括通孔、迹线、管脚、焊盘、球或用于信号通信的其他此类导电结构中的任何。
在系统100a中，TC 120的操作模式被配置成支持经由触点122x、22y传输差分信号对。这样的操作模式可以是能够配置TC 120的多种可能的操作模式的其中之一。如在此讨论的，将TC 120配置成经由触点122x、122y促进差分信号通信可以包括禁用TC 120的借助于触点122x和/或触点122y的另一类型的信号通信的功能。例如，借助于TC 120的差分信令可以是基于禁用可以以其他方式可用于促进光信令的功能的配置。
尽管某些实施例不限于此，但TC 120可以进一步包括接收器电路，该接收器电路用于转换或以其他方式处理由I/O硬件140接收的一个或多个信号。TC 120的这样的接收器电路可以配置成例如助益差分信号通信、单端信号通信和光信号通信中的一种或多种。可以由I/O硬件110经由附加或替代的传输介质(例如集成在差分电缆130或(备选地)不同于差分电缆130)接收这样的其他信号通信。
作为阐释而非限制，I/O硬件110可以包括切换、复用或其他此类逻辑，以便在借助于触点124x、124y发射差分信号和借助于触点124x、124y接收差分信号之间过渡。在一个实施例中，在I/O硬件110经由触点124x、124y接收信号时的时段期间，触点122x、122y可以通信上与触点124x、124y隔离。例如，在这样的时段期间，触点124x、124y可以替代地在通信上耦合到TC 120的一个或多个其他触点(未示出)。某些实施例不限于用于在不同的时刻将触点124x、124y不同地耦合到TC 120的不同触点的具体技术和/或机制。这样的技术和/或机制可以改编自例如从用于全双工通信的常规通信实践，在此不叙述其细节以免模糊某些实施例的特征。
在一个实施例中，I/O硬件110包括被包括在TC 120中或耦合到TC 120的附加电路(未示出)。例如，I/O硬件110可以包括数模(D/A)电路、前置驱动器和/或其他电路以产生差分信号对，以提供给TC 120的驱动器电路。作为替代或者补充，I/O硬件110可以包括模数(A/D)电路，以处理经由差分电缆130接收的差分信号对。
图1B阐释根据另一实施例的系统100b的元素，其中可配置收发器电路改为被配置成助益单端信号通信。系统100b包括I/O硬件140和单端电缆160，其中I/O硬件140的触点152耦合到单端电缆160的信号线。尽管某些实施例不限于此，但单端电缆160能够从I/O硬件140手动断开和/或手动重新连接到I/O硬件140。备选地，单端电缆160的一个或多个信号线可以是线路接合或以其他方式固定耦合到I/O硬件140。
例如，I/O硬件140可以包括I/O硬件110的一个或多个特征(feature)。为了阐释各种实施例的某些特征，I/O硬件140被示出为包括TC 120。在触点122x、122y中，系统100b中可以耦合仅一个这样的触点，以经由单端电缆160传输信号。例如，为了促进单端使用情况，TC 120的触点122x、122y中的仅一个可以耦合到I/O硬件140的外部I/O触点。在这样的实施例中，触点122x、122y中的另一个触点可以耦合到终端负载，以便助益单端信号通信。
作为阐释而非限制，触点122y可以直接地或间接地耦合到I/O硬件140的触点152，其中，基于由TC 120的驱动器电路接收的差分信号对在触点122y处输出信号。可以将在122y处输出的信号提供给触点152，以供经由单端电缆160作为单端通信传输。作为对比，触点122x可以耦合到电阻器150，电阻器150提供终端负载以使用触点122y助益这样的单端通信。
在系统100b中，TC 120的操作模式被配置成支持单端信号的传输——例如经由触点122y中的一个。如在此讨论的，将TC 120配置成助益单端通信可以包括禁用TC 120的用于与触点122x和/或触点122y的另一类型的信号通信的功能。例如，借助于TC 120的单端信令可以是基于禁用原本可用于助益借助于TC 120的光信令的功能的配置。
I/O硬件140可以进一步包括切换、复用或其他这样的逻辑(未示出)，以便在借助于触点152发射信号和借助于触点152接收另一信号之间过渡。在一个实施例中，触点122y可以在I/O硬件140经由触点152接收信号时的时段期间与触点152在通信上隔离。例如，在这样的时段期间，触点152可以改为耦合到TC 120的一个或多个其他触点(未示出)。类似于I/O硬件110，某些实施例不限于用于在不同的时刻将触点152不同地通信上耦合到TC 120的不同触点的具体技术和/或机制。
图1C阐释根据另一实施例的系统100c的元素，其中可配置收发器电路改为被配置成助益光信号通信。系统100c包括I/O硬件170和光缆190，其中I/O硬件170的光耦合器182(例如包括波导、镜、透镜和/或其他光学器件)耦合到光缆190的光纤。尽管某些实施例不限于此，但光缆190能够从I/O硬件170手动断开和/或手动重新连接到I/O硬件170。备选地，光缆190可以固定地耦合到I/O硬件170。
例如，I/O硬件170可以包括I/O硬件110的一个或多个特征。为了阐释各种实施例的某些特征，I/O硬件170被示出为包括TC 120。在触点122x、122y中，系统100c中可以耦合仅一个这样的触点，用于实现借助于光缆190的通信。例如，为了促进光信令使用情况，可以耦合TC 120的触点122x、122y中的仅一个，以便向I/O硬件170的任何I/O机制提供信号。
作为阐释而非限制，触点122y可以经由激光器180耦合到I/O硬件170的光耦合器182，其中在触点122y处基于由TC 120的驱动器电路接收的差分信号对输出信号。可以提供在122y处输出的信号以驱动激光器180。响应于122y处的信号，激光器180可以生成经由光耦合器182定向的激光，以供作为光通信在光缆190中传输。
在系统100c中，TC 120的操作模式被配置成基于触点122x、122y中的一个处的信号支持激光器180的操作。如在此讨论的，将TC 120配置成助益光通信包括禁用TC 120的将原本助益借助于触点122x和/或触点122y的电通信功能。例如，借助于TC 120的单端信令可以是基于禁用可以原本可用于助益单端和/或差分信令的功能性的配置。
在一个实施例中，I/O硬件170还包括切换、复用或其他这样的逻辑(未示出)，以便在借助于光耦合器182发射信号和借助于光耦合器182接收另一信号之间过渡。在一个实施例中，触点122y可以在I/O硬件170经由光耦合器182接收信号时的时段期间与光耦合器182通信上隔离。例如，在这样的时段期间，光耦合器182可以改为经由光电探测器(未示出)耦合到TC 120的一个或多个其他触点。类似于I/O硬件110，某些实施例不限于用于在不同时刻将光耦合器182不同地耦合到TC 120的不同触点的具体技术和/或机制。
图2A阐释根据一个实施例用于处理差分信号的收发器电路200的元件。收发器电路200可以配置成用于多种操作模式中的任何，其中各操作模式中的每一种对应于相应类型的信令。例如，收发器电路200可以包括TC 120的特征中的一些或全部。
在一个实施例中，收发器电路200包括驱动器电路DV 224以接收第一差分信号对，其中，基于收发器电路200的配置，DV 224产生另一差分信号对即单端信号和驱动信号中的一个，以操作用于产生光信号的激光器。作为阐释而非限制，收发器电路200可以包括重定时器电路222，以接收差分输入220。重定时器电路222可以恢复时钟信号并重定时来自差分输入220的数据，其中这样的重定时得到提供给DV 224的中间差分对。重定时器电路222是否和/或如何重定时差分输入220的数据可以取决于例如收发器电路200是否被配置成用于具体类型的电或光通信。重定时器电路222的操作可以改编自常规重定时技术和/或机制，这不限于某些实施例。在此不详述这样的常规技术和/或机制，以免模糊各种实施例的某些特征。在另一实施例中，收发器电路200不包括重定时器电路222——例如，其中，直接把差分输入220提供给DV 224。
DV 224的不同节点均可用于提供相应信号以供收发器电路200输出。DV 224的配置和/或将DV 224耦合到外置于收发器电路200的其他I/O电路逻辑(未示出)可以决定收发器200是否和/或如何输出这样的信号——例如以便决定是否和/或如何借助于收发器电路200实现电信号通信或光信号通信。例如，收发器电路200可以包括配置逻辑210，以实现DV224的配置。配置逻辑210可以包括微控制器、状态机或被配置成实现配置控制功能的其他此类电路。作为替代或者补充，配置逻辑210可以包括由这样的控制功能不同地操作的一个或多个开关、熔断器和/或其他电路元件。
配置逻辑210可以接收或以其他方式确定指示收发器电路200的操作模式的一个或多个信号——例如，其中，这样的操作模式包括DV 224的配置。响应于这样的一个或多个信号，配置逻辑210可以不同地设置被包括在DV 224中或耦合到DV 224的一个或多个电路元件的各自的配置状态。例如，配置逻辑210可以不同地操作一个或多个开关、熔断器和/或其他组件，以便有选择地启用DV 224的功能和/或禁用DV 224的功能。作为替代或者补充，配置逻辑210可以实现收发器电路200的一个或多个其他配置状态。例如，配置逻辑210可以配置一个或多个组件(未示出)以供差分输入220旁路重定时器222。
尽管某些实施例不限于此，但收发器电路200可以进一步包括接收器电路——由说明性的互阻放大器(TIA)234和重定时器电路232表示——以便助益基于由收发器电路200接收的一个或多个信号生成差分信号对230。在一个实施例中，这样的接收器电路的配置和/或这样的接收器电路耦合到外置于收发器电路200的其他I/O电路逻辑(未示出)可以决定是否和/或如何基于另一差分信号对、单端(电)信号或基于所接收的光信号的来自光电探测器的输出生成差分信号对230。例如，配置逻辑210可以配置一个或多个组件(未示出)，以供TIA 234旁路重定时器232——例如，其中，TIA 234直接输出差分信号对230。重定时器电路232是否和/或如何生成差分信号对230可以取决于例如收发器电路200是否被配置(例如借助于其他I/O硬件)成用于具体类型的电或光通信。
图2B阐释根据一个实施例用于处理差分信号对的收发器电路240的元件。收发器电路240可以包括用于多个信号通道中的每一个的相应发射电路和相应接收电路。在一个实施例中，收发器电路240包括收发器电路200的特征中的一些或全部。
收发器电路240可以包括发射电路——由说明性的DV 265和重定时器电路260表示，其被配置成为第一发射通道生成一个或多个输出信号。收发器电路240可以进一步包括接收电路——由说明性的TIA 275和重定时器电路270表示，其被配置成基于形成第一接收通道的一个或多个信号生成差分信号对。例如，重定时器电路260、270、DV 265和TIA 275可以提供重定时器电路222、232、DV 224和TIA 234的相应功能。
在一个实施例中，收发器电路240包括附加的发射电路——由说明性的DV285和重定时器电路280表示——其被配置成为第二发射通道生成一个或多个输出信号，以及附加的接收电路(例如包括说明性的TIA 295和重定时器电路290)，其被配置成基于第二接收通道的一个或多个信号生成差分信号对。在一个实施例中，发射电路和接收电路可以不同地配置成用于多种操作模式中的任何——例如跨越不同的信号通道彼此独立，其中各操作模式中的每一种对应于相应的信令类型(例如电和/或光)。作为阐释而非限制，配置逻辑250可以将DV 265、重定时器电路260、TIA 275和/或重定时器电路270配置成促进发射/接收一种类型的信号通信。作为替代或者补充，配置逻辑250可以将DV 285、重定时器电路280、TIA295和/或重定时器电路290配置成促进发射/接收另一类型的信号通信。因此，收发器电路240可以被配置成助益差分电信令、单端电信令和/或光信令的各种组合中的任何——例如相对于发射通信和接收通信中的任一种或两者。在一个实施例中，收发器电路240的一个或多个信号通道的配置可以包括旁路一些或全部重定时器电路——由说明性的旁路重定时器电路260、270表示。
某些实施例不同地提供驱动器电路，其包括输出级，以接收差分信号对，且提供表示差分信号对的信息的一个或多个输出信号。这样的驱动器电路可以被配置成以多种操作模式中的任何操作，其中的每一种都助益电信号通信和光信号通信中的相应一种。例如，这样的驱动器电路可以被配置成选择电流镜像和供电电压中的任一种以便向节点提供相应信号，用于输出级的操作。取决于驱动器电路的已配置模式，输出级的操作提供一个或多个输出信号可以是基于电流镜像和提供相应信号以助益这样的操作的替换的信号路径的其中之一——例如仅其中之一。
作为阐释而非限制，图3阐释根据一个实施例用于处理差分信号对的可配置驱动器电路300的元件。例如驱动器电路300可以提供DV 224的全部功能中的一些。在一个实施例中，驱动器电路300包括电流镜像电路330和输出级310。在其操作期间，输出级310可以接收差分信号对——由说明性的信号对S1、S2表示——且生成一个或多个输出信号以表示该差分信号对的信息。尽管某些实施例不限于此，但信号S1、S2可以具有高速数据率(例如20Gb/s)，例如由英特尔ThunderbolffM技术提供的高速数据率。
输出级310可以包括彼此平行耦合的支路——例如在节点320和节点325之间。如在此参考电路所使用的，“支路”是指在两个节点之间的路径——例如，其中，支路包括在这样的两个节点之间彼此串联耦合的电路元件。作为阐释而非限制，输出级310的第一支路可以包括负载R1和晶体管M1以接收信号S1。输出级310的第二支路可以包括负载R2和晶体管M2以接收信号S2。例如，R1和R2均可以是50Ω电阻器。然而，某些实施例不限于此，且根据具体实现细节R1和R2可以具有各种阻抗值中的任何。
在驱动器电路300的操作期间，在节点320、325之间可以传导电流，其中，响应于S1和S2，电流的不同的各个部分不同地被定向到第一支路或第二支路。基于均不同地定向到第一支路和第二支路中的相应支路的这样的电流部分，可以采样或以其他方式提供一个或多个输出信号。例如，第一支路和第二支路的各节点可以包括或耦合到不同的各个触点340x、340y，其中的一个或两者均可以用于提供相应输出信号以促进用S1、S2表示的信息的传输。在节点320、325之间可以实现电路元件的各种附加的或备选的配置中的任何，用于基于差分信号对S1、S2不同地沿着不同的支路传导电流。在一个实施例中，电流源360可以耦合在节点325和基准(例如地)位势之间——例如以便控制经由触点340x和/或触点340y提供的一个或多个输出信号的调制。
被包括在驱动器电路300中或耦合到驱动器电路300的配置电路可以提供对第一操作模式的选择，其中，基于S1、S2经由信号路径提供用于输出级310的操作的供电电压——由说明性的电压Vdd表示。对供电电压的这样的选择可以排除电流镜像电路330提供用于输出级310的操作的相应信号。第一模式可以促进电通信，包括例如电信令的单端或差分交换中的任一种。
作为阐释而非限制，节点320可以经由包括开关SW2的信号路径耦合到Vdd。在经配置的第一操作模式中，可以闭合这样的信号路径——例如，其中，SW2处于闭合(on)开关状态——供节点320独立于电流镜像330基于Vdd传导电流。在这样的第一操作模式中，可以禁止电流镜像电路330向节点320提供任何电流。例如，电流镜像电路330可以包括晶体管M3、M4和例如经由开关SW1可切换地耦合到M3、M4的各个门终端的电流源350。在第一模式中，SW1可以处于断开(off)开关状态，以防止电流源350传导电流——例如至少通过M3、M4两者中的任一种。第一操作模式也可以禁用电流源350对电流的任何其他传导，但某些实施例不限于此。
作为替代或者补充，被包括在驱动器电路300中或耦合到驱动器电路300的配置电路可以提供对第二模式的备选选择，其中，电流镜像电路330基于S1、S2提供用于输出级310的操作的电流。对电流镜像电路330的这样的选择可以排除包括SW2的信号路径提供用于输出级310的操作的电压。作为阐释而非限制，在第二操作模式中，SW2可以处于断开(off)开关状态，且可以允许电流镜像电路330向节点320提供电流。例如，在第二模式中，SW1可以处于闭合(on)开关状态，以允许电流源350通过M3传导电流。作为响应，M4可以向节点320输出由M3传导的电流信号镜像。在一个实施例中，第二模式促进光通信——例如，其中，触点340x、340y中的一个提供输出以供驱动激光器(未示出)生成光信号。
以上所描述的驱动器电路300的第一操作模式可以支持例如在I/O硬件110和I/O硬件140中的任一种中操作TC 120。作为替代或者补充，以上所描述的驱动器电路300的第二操作模式可以支持例如TC 120在I/O硬件170中的任一种中的操作。例如，触点340x、340y的各自的功能可以对应于触点122x、122y的功能。
在一个实施例中，电流源350驱动电流I1，例如I1可以被定义为：
I1＝Ibias+2·Imod(1)其中Ibias是偏置电流，提供用于操作激光器的偏置点，且Imod是调制电流，提供借助于触点340x和/或触点340y调制输出信号。作为替代或者补充，电流源360可以驱动电流I2，例如I2可以被定义为：
I2＝2·Imod(2)
尽管某些实施例不限于此，但Ibias可以处于1mA到7mA的范围，且Imod可以处于0.5mA到10mA的范围。然而，这样的水平的Ibias和Imod可以根据具体实现细节显著改变。配置驱动器电路300的第一操作模式可以包括设置I2的水平。作为替代或者补充，配置驱动器电路300的第二操作模式可以包括设置I1和I2中的每一种的各自水平。
图4阐释根据一个实施例的可配置收发器电路的接收器电路400的元件。接收器电路400可以不同地适于接收单端电信号、差分信号对和基于所接收的光信号的来自光电探测器的输出中的任何。例如，接收器电路400可以包括TIA 234的特征中的一些或全部。
在一个实施例中，接收器电路400包括被耦合以接收一个或多个信号的差分放大器410，其中差分放大器410基于所接收的一个或多个信号输出差分信号。作为阐释而非限制，可以经由节点410将来自触点padx(衬垫x)的信号提供给差分放大器410的第一输入。作为替代或者补充，可以经由节点420将来自触点pady(衬垫y)的信号提供给差分放大器410的第二输入。触点padx、pady可以不同地耦合到I/O硬件——例如包括触点124x、124y、152中的各种触点或光电探测器——以便接收这样的一个或多个信号。基于经由触点padx、pady提供的一个或多个信号，差分放大器410的输出可以在各个节点412、422处提供差分信号对的信号414、424。
在一个实施例中，信号414、424的产生可以是基于通过第一负载Rf1在节点412、410之间的反馈和/或通过第二负载Ri2在节点422、420之间的反馈。在一个实施例中，负载Rf1、Rf2可以彼此相等。可以针对接收器电路400的输入阻抗Rin(R输入)选择差分放大器410的增益和/或Rf1、Rf2的各个值，以提供例如50Ω负载，以匹配单端使用情况的驱动源阻抗。备选地，这样的增益和阻抗值可以提供100Ω差分负载，用于差分信令使用情况中的阻抗匹配。在一个实施例中，Rf1和Rf2中的一个或每一个都包括场效应晶体管或其他电路元件，以提供跨越差分放大器410的反馈的调节。Rf1和/或Rf2的这样的调节可以改编自提供阻抗调谐的常规结构。
为了阐释某些实施例的特征，图4还示出接收器400的各种配置430、440、450，每一种都用于相应差分信号对的产生。在配置430中，耦合触点padx、pady，以使接收器电路400经由输入信号线432、436接收输入差分信号对的不同的各个信号。这样的配置430可以例如提供接收器功能，该接收器功能与系统100a中所表示的发射功能互逆(reciprocal)。
在配置440中，耦合触点pady，以使接收器电路400经由输入信号线444接收单端信号。作为对比，在配置440中padx可以耦合到电阻器442，电阻器442提供终端负载，以使用触点pady助益单端通信。这样的配置440可以例如提供接收器功能，该接收器功能与系统100b中所表示的发射功能互逆。在配置450中，耦合触点padx，以使接收器电路400基于光信号接收从光电探测器452输出的信号。作为对比，pady可以仅仅耦合到差分放大器410——例如无需也耦合以提供来自外置于差分放大器410的源的任何信号。这样的配置450可以例如提供接收器功能，该接收器功能与系统100c中所表示的发射功能互逆。
图5阐释根据一个实施例用于提供收发器功能的一种方法500的元素。可以执行方法500，以便例如提供诸如TC 120之类的可配置收发器电路的操作。在一个实施例中，方法500包括，在510，耦合集成电路的驱动器电路以接收差分信号对。驱动器电路可以包括例如电流镜像电路和输出级，该输出级包括在第一节点和第二节点之间(例如分别为节点320、325)的第一支路(1eg)以及与第一支路平行耦合的第二支路。在一些实施例中，该输出级可以进一步包括从第二节点汲取电流的电流源，例如电流源360。在510处，耦合可以包括耦合输出级的第一支路和第二支路，各自用于接收差分信号对的不同的相应信号。
方法500可以进一步包括，在520，耦合输出级以基于差分信号对提供至少一个输出信号。例如，耦合在520可以包括以下中的一者或两者：将第一支路的一个节点耦合到第一输出触点；以及耦合将第二支路的一个节点耦合到第二输出触点。例如，第一支路和第二支路可各自被耦合，以提供输出差分信号对的不同的相应信号。备选地，可以耦合第一支路，以提供单端输出信号——例如，其中，第二支路耦合到终端负载以助益单端输出信号的传输。备选地，可以耦合一个这样的支路，以提供用于驱动激光器的信号，其中其他支路不直接地耦合到外置于输出级的任何负载或输出。
在一个实施例中，方法500进一步包括，在530，将驱动器电路配置成用于促进提供至少一个输出信号的操作模式。例如，在530的配置可以包括从驱动器电路的第一操作模式和第二操作模式当中选择。在第一操作模式中，闭合第一电路——第一电路耦合在第一节点和供电电压之间——且禁止电流镜像电路向第一节点提供电流信号。在第二操作模式中，替代地断开第一电路，且电流镜像电路被配置成向第一节点提供电流信号。
图6是其中可以实现的信号通信的计算系统的实施例的框图。系统600表示根据在此描述的任何实施例的计算设备，且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其他电子设备。系统600可以包括处理器620，处理器620为系统600提供处理、操作管理和指令执行。处理器620可以包括任何类型的微处理器、中央处理单元(CPU)、处理核或其他处理硬件以便为系统600提供处理。处理器620控制系统600的全体操作，且可以是以下或包括以下：一个或多个可编程的通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)等等或此类设备的组合。
存储器子系统630表示系统600的主存储器，且为要由处理器620执行的代码或在执行例程时使用的数据值提供临时存储。存储器子系统630可以包括一个或多个存储器设备，例如只读存储器(ROM)、闪速存储器、一种或多种随机存取存储器(RAM)、或其他存储器设备、或此类设备的组合。存储器子系统630存储和主控操作系统(OS)636以及其他，以提供用于在系统600中执行指令的软件平台。另外，从存储器子系统630出纳处和执行其他指令638，以提供系统600的逻辑和处理。由处理器620执行OS 636和指令638。
存储器子系统630可以包括它在其中存储数据、指令、程序或其他项的存储器设备632。在一个实施例中，存储器子系统包括存储器控制器634，存储器控制器634支持由处理器620访问存储器设备632。处理器620和存储器子系统630耦合到总线/总线系统610。总线610是表示通过适当的桥、适配器和/或控制器连接的任何一个或多个分离的物理总线、通信线路/接口和/或点对点连接的抽象。因此，总线610可以包括例如系统总线、外围组件互连(PCI)总线、HyperTransport或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)、或电气和电子工程师协会(IEEE)标准1394总线(通常称为“火线”)中的一种或多种。总线of总线610也可以对应于网络接口650中的接口。
系统600也可以包括耦合到总线610的一个或多个输入/输出(I/O)接口640、网络接口650、一个或多个内部大容量存储设备660和外围接口670。I/O接口640可以包括用户通过其与系统600交互的一个或多个接口组件(例如，视频、音频和/或字母数字连接)。网络接口650为系统600提供在一个或多个网络上与远程设备(例如，服务器、其他计算设备)通信的能力。网络接口650可以包括以太网适配器、无线互连组件、USB(通用串行总线)或其他基于有线或无线标准的或专有的接口。
存储660可以是或包括用于以非易失性方式存储大量数据的任何常规介质，例如一个或多个基于磁、固态或光的盘或其组合。存储660以持久状态保存代码或指令和数据662(即，即使中断给系统600供电也能保存该值)。存储660通常可以被认为是“存储器”，但存储器630是向处理器620提供指令的正在执行或操作存储器。不同于存储660是非易失性的，存储器630可以包括易失性存储器(即，如果终端给系统600供电，则数据的值或状态是不确定的)。
外围接口670可以包括上面没有具体提到的任何硬件接口。外围设备通常是指独立连接到系统600的设备。独立连接是其中系统600提供在其上执行操作且用户与其交互的软件和/或硬件平台的连接。
图7是其中可以实现信号通信的移动设备的一个实施例的框图。设备700表示移动计算设备，如计算平板、移动电话或智能电话、启用无线的电子阅读器或其他移动设备。应理解，一般地示出组件中的某些，且设备700中没有示出这样的设备的所有组件。
设备700可以包括处理器710，处理器710执行设备700的主要处理操作。处理器710可以包括一个或多个物理设备，例如微处理器、应用处理器、微型控制器、可编程逻辑器件或其他处理装置。由处理器710执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与用户或其他设备的I/O(输入/输出)相关的操作、与电源管理相关的操作和/或与将设备700连接到另一设备相关的操作。处理操作也可以包括与音频I/O和/或显示器I/O相关的操作。
在一个实施例中，设备700包括音频子系统720，音频子系统720表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)组件。音频功能可以包括扬声器和/或头戴式耳机输出以及话筒输入。用于这样的功能的设备可以集成到设备700或连接到设备700。在一个实施例中，用户通过提供由处理器710接收和处理的音频命令与设备700交互。
显示子系统730表示提供可视和/或触摸显示器以供用户与计算设备交互的硬件(例如，显示设备)和软件(例如，驱动程序)组件。显示子系统730可以包括显示接口732，显示接口732可以包括用来向用户提供显示的具体的屏幕或硬件设备。在一个实施例中，显示接口732包括与处理器710分离的逻辑，以执行与显示相关的至少一些处理。在一个实施例中，显示子系统730包括向用户提供输出和输入两者的触摸屏设备。
I/O控制器740表示涉及与用户交互的硬件设备和软件组件。I/O控制器740可以操作为管理作为音频子系统720和/或显示子系统730的一部分的硬件。另外，I/O控制器740阐释用于连接到设备700的附加设备的连接点，用户可以通过该设备与系统交互。例如，可以附加到设备700的设备可以包括话筒设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或键区设备、或与特定应用一起使用的其他I/O设备如读卡器、或其他设备。
如上所述，I/O控制器740可以与音频子系统720和/或显示子系统730交互。例如，输入通过话筒或其他音频设备可以提供对设备700的一个或多个应用或功能的输入或命令。另外，代替显示输出或者除了显示输出之外，可以提供音频输出。在另一示例中，如果显示系统包括触摸屏，则显示设备也充当可以至少部分地由I/O控制器740管理的输入设备。设备700上也可以存在附加的按钮或开关，以提供由I/O控制器740管理的I/O功能。
在一个实施例中，I/O控制器740管理诸如加速度计、照相机、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)之类的设备，或设备700中可以包括的其他硬件。输入可以是直接用户交互的一部分，且向系统提供环境输入以便影响其操作(例如滤除噪声、根据亮度检测调整显示器、应用照相机的闪光灯或其他功件)。
在一个实施例中，设备700包括电源管理750，电源管理750管理电池电源使用、电池的充电以及与节能操作相关的功件。存储器子系统760可以包括用于在设备700中存储信息的(多个)存储器设备762。存储器子系统760可以包括非易失性(如果中断对存储器设备的供电则状态不改变)和/或易失性(如果中断对存储器设备的供电则状态不确定)存储器设备。存储器760可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与系统700的应用和功能的执行相关的系统数据(无论是长期还是临时)。
在一个实施例中，存储器子系统760包括存储器控制器764(存储器控制器764也可以被认为是系统700的控制的一部分，且潜在地可以被认为是处理器710的一部分)。存储器控制器764可以经由命令/地址总线(未示出)与存储器762交换通信。在一个实施例中，存储器控制器764发送命令以便不同地访问存储器762中的数据。
连接770可以包括硬件设备(例如，无线和/或有线的连接器和通信硬件)和软件组件(例如，驱动程序、协议栈)以便允许设备700与外部设备通信。该设备可以是分离的设备如其他计算设备、无线接入点或基站，以及外围设备如头戴式耳机、打印机，或其他设备。
连接770可以包括多个不同类型的连接。一般而言，设备700被阐释为带有蜂窝式连接772和无线连接774。蜂窝式连接772通常是指由无线载波提供的蜂窝式网络连接，例如经由GSM(全球移动通信系统)或变种或衍生物、CDMA(码分多址)或变种或衍生物、TDM(时分复用)或变种或衍生物、LTE(长期演进——也称为“4G”)或其他蜂窝式服务标准提供。无线连接774是指不是蜂窝式的无线连接，且可以包括个域网(如蓝牙)、局域网(如WiFi)和/或广域网(如WiMax)或其他无线通信。无线通信是指通过使用穿过非固态介质的经调制电磁辐射传输数据。有线通信通过固态通信介质发生。
外围连接780包括构成外围连接的硬件接口和连接器以及软件组件(例如，驱动程序、协议栈)。应理解，设备700可以具有去往其他计算设备的外围设备(“去往”782)，也具有连接到它的外围设备(“来自”784)。出于诸如管理(例如，下载和/或上传、修改、同步)设备700上的内容之类的目的，设备700通常具有“坞接”连接器以连接到其他计算设备。另外，坞接连接器可以允许设备700连接到允许设备700控制例如到视听或其他系统的内容输出的某些外围设备。
除了专有坞接连接器或其他专有连接硬件之外，设备700可以经由常见或基于标准的连接器构成外围连接780。常见类型可以包括通用串行总线(USB)连接器(可以包括多种不同的硬件接口中的任何)、包括MiniDisplayPort(MDP)的DisplayPort、高清多媒体接口(HDMI)、火线或其他类型。
在一种实现中，集成电路包括第一驱动器电路，其包括第一电流镜像电路和第一输出级，所述第一输出级包括在第一节点和第二节点之间第一支路以及与所述第一支路平行的第二支路以及第一电流源，所述第一支路和所述第二支路各自用于接收第一差分信号对的相应信号，所述第一电流源从所述第二节点汲取电流，其中，所述第一输出级基于所述第一差分信号对提供至少一个输出信号。所述集成电路进一步包括配置逻辑，所述配置逻辑从所述第一驱动器电路的第一操作模式和所述第一驱动器电路的第二操作模式当中选择，所述第一操作模式中，闭合第一电路，所述第一电路耦合在所述第一节点和供电电压之间，其中禁止述第一电流镜像电路向所述第一节点提供第一电流信号，所述第二操作模式中，断开所述第一电路，所述第一电流镜像电路被配置成向所述第一节点提供所述第一电流信号。
在一个实施例中，所述电流镜像电路包括第二电流源和第一晶体管，且其中，所述第一操作模式包括所述第二电流源切换地与所述第一晶体管解耦。在另一实施例中，所述电流镜像电路进一步包括第二晶体管，其中，所述第二模式包括切换地解耦所述第二电流源以便借助于所述第一晶体管驱动第一电流信号，且所述第二晶体管向所述第一节点提供镜像所述第一电流信号的第二电流信号。在另一实施例中，所述第二模式包括所述第二电流源驱动所述第一电流信号以控制以下中的一者：所述至少一个输出信号的偏置；以及所述至少一个输出信号的调制。在另一实施例中，所述第一电流源从所述第二节点汲取电流以控制所述至少一个输出信号的调制。
在另一实施例中，所述集成电路进一步包括第一接收器电路、第一反馈路径和第二反馈路径，所述第一接收器电路包括差分放大器，所述差分放大器包括第一输入和第二输入，其中，所述第一输入和所述第二输入接收至少一个输入信号，所述第一反馈路径将所述差分放大器的第一输出耦合到所述第一输入，所述第二反馈路径将所述差分放大器的第二输出耦合到所述第二输入，其中，基于所述至少一个输入信号，所述差分放大器借助于所述第一输出和所述第二输出提供第二差分信号对。在另一实施例中，所述集成电路进一步包括第二驱动器电路，所述第二驱动器电路包括第二电流镜像电路和第二输出级，所述第二输出级接收第二差分信号对，其中，独立于从所述第一驱动器电路的所述第一操作模式和所述第一驱动器电路的所述第二操作模式当中选择，所述配置逻辑还选择所述第二驱动器电路的操作模式以基于所述第二差分信号对提供至少一个输出信号。
在另一种实现中，一种方法包括耦合集成电路的第一驱动器电路以接收第一差分信号对。所述第一驱动器电路包括第一电流镜像电路和第一输出级，所述第一输出级包括在第一节点和第二节点之间第一支路以及与所述第一支路平行的第二支路。所述第一驱动器电路还包括从所述第二节点汲取电流的第一电流源，其中，耦合所述第一驱动器电路以接收所述第一差分信号对包括耦合所述第一支路和所述第二支路以各自接收所述第一差分信号对的不同的相应信号。所述方法进一步包括耦合所述第一输出级以基于所述第一差分信号对提供至少一个输出信号，以及配置所述第一驱动器电路，包括从所述第一驱动器电路的第一操作模式和所述第一驱动器电路的第二操作模式当中选择，所述第一操作模式中，闭合第一电路，所述第一电路耦合在所述第一节点和供电电压之间，且其中禁止述第一电流镜像电路向所述第一节点提供第一电流信号，所述第二操作模式中，断开所述第一电路且所述第一电流镜像电路被配置成向所述第一节点提供所述第一电流信号。
在一个实施例中，所述电流镜像电路包括第二电流源和第一晶体管，其中，所述第一操作模式包括所述第二电流源切换地与所述第一晶体管解耦。在另一实施例中，所述电流镜像电路进一步包括第二晶体管，其中，所述第二模式包括切换地解耦所述第二电流源以便借助于所述第一晶体管驱动第一电流信号，且所述第二晶体管向所述第一节点提供镜像所述第一电流信号的第二电流信号。在另一实施例中，所述第二模式包括所述第二电流源驱动所述第一电流信号以控制以下中的一者：所述至少一个输出信号的偏置；以及所述至少一个输出信号的调制。在另一实施例中，所述第一电流源从所述第二节点汲取电流以控制所述至少一个输出信号的调制。在另一实施例中，所述集成电路进一步包括第一接收器电路、第一反馈路径和第二反馈路径，所述第一接收器电路包括差分放大器，所述差分放大器包括第一输入和第二输入，其中，所述第一输入和所述第二输入接收至少一个输入信号，所述第一反馈路径将所述差分放大器的第一输出耦合到所述第一输入，所述第二反馈路径将所述差分放大器的第二输出耦合到所述第二输入，其中，基于所述至少一个输入信号，所述差分放大器借助于所述第一输出和所述第二输出提供第二差分信号对。
在另一实施例中，所述集成电路进一步包括第二驱动器电路和第二输出级，所述第二驱动器电路包括第二电流镜像电路，所述第二输出级接收第二差分信号对，其中，所述方法进一步包括，独立于从所述第一驱动器电路的所述第一操作模式和所述第一驱动器电路的所述第二操作模式当中选择，选择所述第二驱动器电路的操作模式以基于所述第二差分信号对提供至少一个输出信号。在另一实施例中，其中，选择所述第二驱动器电路的所述操作模式包括从对应于所述第一操作模式的第三操作模式和对应于所述第二操作模式的第四操作模式当中选择。在另一实施例中，其中，所述第一驱动器电路被配置用于所述第一操作模式且所述第二驱动器电路被配置为用于所述第四操作模式。
在另一种实现中，一种系统包括印刷电路板，所述印刷电路板包括输入/输出触点。所述系统进一步包括耦合到所述印刷电路板的集成电路，所述集成电路包括第一驱动器电路和第一输出级，所述第一驱动器电路包括第一电流镜像电路，所述第一输出级包括在第一节点和第二节点之间的第一支路以及与所述第一支路平行的第二支路以及第一电流源，所述第一支路和所述第二支路均接收第一差分信号对的各个信号，所述第一电流源从所述第二节点汲取电流，其中，所述第一输出级基于所述第一差分信号对向所述输入/输出触点提供至少一个输出信号。所述集成电路的配置逻辑被设置成从所述第一驱动器电路的第一操作模式和所述第一驱动器电路的第二操作模式的其中之一当中选择，所述第一操作模式中闭合第一电路，所述第一电路耦合在所述第一节点和供电电压之间，且其中禁止述第一电流镜像电路向所述第一节点提供第一电流信号，所述第二操作模式中断开所述第一电路且所述第一电流镜像电路被配置成向所述第一节点提供所述第一电流信号。
在一个实施例中，所述电流镜像电路包括第二电流源和第一晶体管，其中，所述第一操作模式包括所述第二电流源切换地与所述第一晶体管解耦，其中，所述第二模式包括切换地解耦所述第二电流源以便借助于所述第一晶体管驱动第一电流信号，且所述第二晶体管向所述第一节点提供镜像所述第一电流信号的第二电流信号。在另一实施例中，所述第二模式包括所述第二电流源驱动所述第一电流信号以控制以下中的一者：所述至少一个输出信号的偏置；以及所述至少一个输出信号的调制。在另一实施例中，所述第一电流源从所述第二节点汲取电流以控制所述至少一个输出信号的调制。
在另一实施例中，所述集成电路进一步包括第一接收器电路、第一反馈路径和第二反馈路径，所述第一接收器电路包括差分放大器，所述差分放大器包括第一输入和第二输入，其中，所述第一输入和所述第二输入接收至少一个输入信号，所述第一反馈路径将所述差分放大器的第一输出耦合到所述第一输入，所述第二反馈路径将所述差分放大器的第二输出耦合到所述第二输入，其中，基于所述至少一个输入信号，所述差分放大器借助于所述第一输出和所述第二输出提供第二差分信号对。在另一实施例中，所述集成电路进一步包括第二驱动器电路和第二输出级，所述第二驱动器电路包括第二电流镜像电路，所述第二输出级接收第二差分信号对，其中，独立于从所述第一驱动器电路的所述第一操作模式和所述第一驱动器电路的所述第二操作模式当中选择，所述配置逻辑还选择所述第二驱动器电路的操作模式以基于所述第二差分信号对提供至少一个输出信号。
在此描述了用于信号通信的技术和架构。在上面的描述中，出于解释的目的，陈述了众多特定的细节以便提供对某些实施例的提供透彻理解。本领域中的技术人员将明显看出，无需这些特定细节就可以实践某些实施例。在其他实例中，以框图形式示出结构和设备，以免模糊本描述。
本说明书对“一个实施例”或“一种实施例”的引用意味着结合该实施例描述的具体的特征、结构或特性被包括在本发明的至少一个实施例中。本说明书中各种场合出现短语“在一个实施例中”并不必定全都是指相同的实施例。
用对计算机存储器内的数据比特的操作的算法和符号表示来呈现本文的详细描述的一些部分。这些算法描述和表示是计算领域技术人员用来最有效地向本领域中的其他技术人员表达他们的工作实质的手段。在这里，且通常，算法被认为是引起期望结果的自相一致的步骤的序列。各步骤是要求对物理量的物理操纵的那些。通常，但并不必然，这些量采取能够被存储、传递、组合、比较以及以其他方式操纵的电或磁信号的形式。有时主要是出于常见用途的原因，将这些信号成为比特、值、元素、符号、字符、术语、数字等等，已经证明这样做是方便的。
然而应当牢记，所有这些和类似的术语与适当的物理量相关联，且仅仅是应用到这些量的方便的标签。除非特别声明，否则从本文的讨论可以明显看出，可以理解，在整个描述中，利用诸如“处理”或“计算”或“计算”或“确定”或“显示”等等之类的术语的讨论，指的是计算机系统或类似的电子计算设备的动作和过程，其将被表示为在计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和变换成类似地被表示为在计算机系统存储器或寄存器或其他这样的信息存储、传输或显示设备内的物理量的其他数据。
某些实施例也涉及用于执行本文的操作的装置。这种装置可以专门构建为用于所要求的目的，或者它可以包括通用计算机由存储在计算机中的计算机程序有选择地激活或重新配置的通用计算机。这样的计算机程序可以被存储在计算机可读存储介质中，例如但不限于任何类型的盘(包括软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)如动态RAM(DRAM)、EPROM、EEPROM、磁或光卡或适用于存储电子指令且耦合到计算机系统总线的任何类型的介质。
本文中所呈现的算法和显示并不固有地涉及任何特定的计算机或其他装置。各种通用系统可以与根据本文的教导的程序一起使用，或者构建更专用的装置以执行所要求的方法步骤，已经证明这样做是方便的。将从本文的描述看出各种这些系统所要求的结构。另外，不参考任何具体的编程语言描述某些实施例。应明白，各种编程语言都可以用来实现在此描述的这样的实施例的教导。
除了在此描述的内容之外，可以在不偏离其范围的前提下对所公开的实施例和实现做出各种修改。因此，应以说明性而非限制性意义来解释本文的阐释和示例。在本发明的范围应当只通过参考随后的权利要求来衡量。

Claims (17)

1.一种用于提供发射器功能的集成电路，所述集成电路包括：
第一驱动器电路，其包括第一电流镜像电路和第一输出级，所述第一输出级包括在第一节点和第二节点之间的第一支路及与所述第一支路平行的第二支路以及第一电流源，所述第一支路和所述第二支路各自用于接收第一差分信号对的相应信号，所述第一电流源从所述第二节点汲取电流，其中，所述第一输出级基于所述第一差分信号对提供至少一个输出信号，所述第一电流镜像电路包括第二电流源和第一晶体管；以及
配置逻辑，其从以下当中选择：
所述第一驱动器电路的第一操作模式，其中第一电路被闭合，所述第一电路耦合在所述第一节点和供电电压之间，其中禁止所述第一电流镜像电路向所述第一节点提供第一电流信号，其中所述第一操作模式包括所述第二电流源切换地与所述第一晶体管解耦；以及
所述第一驱动器电路的第二操作模式，其中所述第一电路被断开，所述第一电流镜像电路被配置成向所述第一节点提供所述第一电流信号。
2.如权利要求1所述的集成电路，其特征在于，第一电流镜像电路进一步包括第二晶体管，其中，所述第二操作模式包括切换地耦合所述第二电流源以便借助于所述第一晶体管驱动第一电流信号，且所述第二晶体管向所述第一节点提供镜像所述第一电流信号的第二电流信号。
3.如权利要求2所述的集成电路，其特征在于，所述第二操作模式包括所述第二电流源，用于驱动所述第一电流信号以控制以下中的一者：所述至少一个输出信号的偏置；以及所述至少一个输出信号的调制。
4.如权利要求1所述的集成电路，其特征在于，所述第一电流源从所述第二节点汲取电流以控制所述至少一个输出信号的调制。
5.如权利要求1所述的集成电路，其特征在于，进一步包括第一接收器电路，所述第一接收器电路包括：
差分放大器，其包括第一输入和第二输入，其中，所述第一输入和所述第二输入用于接收至少一个输入信号；
第一反馈路径，其将所述差分放大器的第一输出耦合到所述第一输入；以及
第二反馈路径，其将所述差分放大器的第二输出耦合到所述第二输入；
其中，基于所述至少一个输入信号，所述差分放大器借助于所述第一输出和所述第二输出提供第二差分信号对。
6.如权利要求1所述的集成电路，其特征在于，进一步包括：
第二驱动器电路，其包括：
第二电流镜像电路；以及
第二输出级，其接收第二差分信号对；以及
其中，独立于从所述第一驱动器电路的所述第一操作模式和所述第一驱动器电路的所述第二操作模式当中选择，所述配置逻辑还选择所述第二驱动器电路的操作模式以基于所述第二差分信号对提供至少一个输出信号。
7.一种用于提供发射器功能的方法，所述方法包括：
耦合集成电路的第一驱动器电路以接收第一差分信号对，所述第一驱动器电路包括第一电流镜像电路和第一输出级，所述第一输出级包括在第一节点和第二节点之间的第一支路及与所述第一支路平行的第二支路以及用于从所述第二节点汲取电流的第一电流源，第一电流镜像电路包括第二电流源和第一晶体管，其中，耦合所述第一驱动器电路以接收所述第一差分信号对包括耦合所述第一支路和所述第二支路以各自接收所述第一差分信号对的不同的相应信号；
耦合所述第一输出级以基于所述第一差分信号对提供至少一个输出信号；
配置所述第一驱动器电路，包括从以下当中选择：
第一操作模式，其中第一电路被闭合，所述第一电路耦合在所述第一节点和供电电压之间，且其中禁止所述第一电流镜像电路向所述第一节点提供第一电流信号，其中所述第一操作模式包括所述第二电流源切换地与所述第一晶体管解耦；以及
第二操作模式，其中所述第一电路被断开且所述第一电流镜像电路被配置成向所述第一节点提供所述第一电流信号。
8.如权利要求7所述的方法，其特征在于，第一电流镜像电路进一步包括第二晶体管，其中，所述第二操作模式包括切换地耦合所述第二电流源以便借助于所述第一晶体管驱动第一电流信号，且所述第二晶体管向所述第一节点提供镜像所述第一电流信号的第二电流信号。
9.如权利要求8所述的方法，其特征在于，所述第二操作模式包括所述第二电流源，用于驱动所述第一电流信号以控制以下中的至少一者：所述至少一个输出信号的偏置；以及所述至少一个输出信号的调制。
10.如权利要求7所述的方法，其特征在于，所述第一电流源从所述第二节点汲取电流以控制所述至少一个输出信号的调制。
11.如权利要求7所述的方法，其特征在于，进一步包括耦合所述集成电路的第一接收器电路以接收第二差分信号对，所述第一接收器电路包括：
差分放大器，其包括第一输入和第二输入，其中，所述第一输入和所述第二输入接收至少一个输入信号；
第一反馈路径，其将所述差分放大器的第一输出耦合到所述第一输入；以及
第二反馈路径，其将所述差分放大器的第二输出耦合到所述第二输入；
其中，基于所述至少一个输入信号，所述差分放大器借助于所述第一输出和所述第二输出提供第二差分信号对。
12.一种用于提供发射器功能的系统，所述系统包括：
印刷电路板，其包括输入/输出触点；以及
集成电路，其耦合到所述印刷电路板，所述集成电路包括第一驱动器电路，所述第一驱动器电路包括第一电流镜像电路和第一输出级，所述第一输出级包括在第一节点和第二节点之间的第一支路及与所述第一支路平行的第二支路以及第一电流源，所述第一支路和所述第二支路各自用于接收第一差分信号对的相应信号，所述第一电流源用于从所述第二节点汲取电流，其中，所述第一输出级基于所述第一差分信号对向所述输入/输出触点提供至少一个输出信号，第一电流镜像电路包括第二电流源和第一晶体管；
其中，集成电路的配置逻辑被设置为从以下当中选择：
第一操作模式，其中第一电路被闭合，所述第一电路耦合在所述第一节点和供电电压之间，且其中禁止所述第一电流镜像电路向所述第一节点提供第一电流信号，其中所述第一操作模式包括所述第二电流源切换地与所述第一晶体管解耦；以及
第二操作模式，其中所述第一电路被断开且所述第一电流镜像电路被配置成向所述第一节点提供所述第一电流信号。
13.如权利要求12所述的系统，其特征在于，第一电流镜像电路进一步包括第二晶体管，其中，所述第二操作模式包括切换地耦合所述第二电流源以便借助于所述第一晶体管驱动第一电流信号，且所述第二晶体管向所述第一节点提供镜像所述第一电流信号的第二电流信号。
14.如权利要求13所述的系统，其特征在于，所述第二操作模式包括所述第二电流源，用于驱动所述第一电流信号以控制以下中的一者：所述至少一个输出信号的偏置；以及所述至少一个输出信号的调制。
15.如权利要求12所述的系统，其特征在于，所述第一电流源从所述第二节点汲取电流以控制所述至少一个输出信号的调制。
16.如权利要求12所述的系统，其特征在于，进一步包括第一接收器电路，所述第一接收器电路包括：
差分放大器，其包括第一输入和第二输入，其特征在于，所述第一输入和所述第二输入接收至少一个输入信号；
第一反馈路径，其将所述差分放大器的第一输出耦合到所述第一输入；以及
第二反馈路径，其将所述差分放大器的第二输出耦合到所述第二输入；
其中，基于所述至少一个输入信号，所述差分放大器借助于所述第一输出和所述第二输出提供第二差分信号对。
17.如权利要求12所述的系统，其特征在于，进一步包括第二驱动器电路，所述第二驱动器电路包括：
第二电流镜像电路；以及
第二输出级，其接收第二差分信号对；以及
其中，独立于从所述第一驱动器电路的所述第一操作模式和所述第一驱动器电路的所述第二操作模式当中选择，所述配置逻辑还选择所述第二驱动器电路的操作模式以基于所述第二差分信号对提供至少一个输出信号。
CN201380081096.2A 2013-12-20 2013-12-20 可配置收发器电路架构 Active CN105981305B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/077310 WO2015094376A1 (en) 2013-12-20 2013-12-20 Configurable transceiver circuit architecture

Publications (2)

Publication Number Publication Date
CN105981305A CN105981305A (zh) 2016-09-28
CN105981305B true CN105981305B (zh) 2019-05-14

Family

ID=53403455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380081096.2A Active CN105981305B (zh) 2013-12-20 2013-12-20 可配置收发器电路架构

Country Status (6)

Country Link
US (1) US9787264B2 (zh)
EP (1) EP3084976B1 (zh)
JP (1) JP6436169B2 (zh)
KR (1) KR101830687B1 (zh)
CN (1) CN105981305B (zh)
WO (1) WO2015094376A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018007143B4 (de) * 2018-09-10 2019-10-10 Inova Semiconductors Gmbh Effiziente Leitungstreibervorrichtung zur Datenflusskontrolle
EP3795302A1 (de) * 2019-09-23 2021-03-24 Hilti Aktiengesellschaft Robuste kommunikation
EP3835476B1 (en) * 2019-12-10 2024-04-03 The Procter & Gamble Company Clothes drying system having control based on surrounding temperature detection
WO2021128209A1 (zh) * 2019-12-26 2021-07-01 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215199B2 (en) * 2004-10-15 2007-05-08 Broadcom Corporation Method and system for simplifying common mode feedback circuitry in multi-stage operational amplifiers
US7884658B2 (en) * 2007-03-30 2011-02-08 The Trustees Of Columbia University In The City Of New York Circuits for forming the inputs of a latch
CN102088284A (zh) * 2010-12-24 2011-06-08 厦门优迅高速芯片有限公司 一种pecl电平接口电路
CN102096079A (zh) * 2009-12-12 2011-06-15 杭州中科微电子有限公司 一种多模式多频段卫星导航接收机射频前端构成方法及其模块

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556992A (en) * 1978-06-30 1980-01-18 Ibm Current drive circuit
US5418492A (en) * 1993-10-01 1995-05-23 Industrial Technology Research Institute Fully differential non-op-amp-based positive feedback BJT biquad filter
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
JP3482165B2 (ja) * 1998-11-19 2003-12-22 松下電器産業株式会社 レーザー駆動回路および光送受信装置
JP3420735B2 (ja) * 1999-04-06 2003-06-30 松下電器産業株式会社 定電流出力回路
JP3363133B2 (ja) * 2000-07-21 2003-01-08 住友電気工業株式会社 波長多重分割伝送方法およびそのシステム
US6495997B2 (en) * 2001-02-15 2002-12-17 Intel Corporation High impedance current mode voltage scalable driver
US6771105B2 (en) * 2001-09-18 2004-08-03 Altera Corporation Voltage controlled oscillator programmable delay cells
EP1357663B1 (en) * 2002-02-25 2011-06-29 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP3606264B2 (ja) * 2002-02-25 2005-01-05 日本電気株式会社 差動回路及び増幅回路及びそれを用いた表示装置
US7269357B2 (en) * 2002-08-02 2007-09-11 Finisar Corporation Transceiver with programmable signal parameters
US7061273B2 (en) * 2003-06-06 2006-06-13 Rambus Inc. Method and apparatus for multi-mode driver
US6982559B2 (en) * 2004-01-14 2006-01-03 Kyocera Wireless Corp. Accurate and efficient sensing circuit and method for bi-directional signals
US7209502B2 (en) * 2004-02-12 2007-04-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Open loop laser power control for optical navigation devices and optical systems
JP2005244276A (ja) * 2004-02-24 2005-09-08 Oki Electric Ind Co Ltd 差動増幅回路
US7397283B2 (en) * 2006-09-29 2008-07-08 Parade Technologies, Ltd. Digital A/V transmission PHY signaling format conversion, multiplexing, and de-multiplexing
JP2008092530A (ja) * 2006-10-05 2008-04-17 Nec Electronics Corp 信号伝送回路
US7652528B2 (en) * 2008-02-06 2010-01-26 Infineon Technologies Ag Analog switch controller
US7876155B2 (en) * 2009-05-16 2011-01-25 Alcatel-Lucent Usa Inc. Transimpedance amplifier with distributed control of feedback line
US7961014B2 (en) * 2009-10-26 2011-06-14 Analog Devices, Inc. Apparatus and method for providing multi-mode clock signals
JP5647532B2 (ja) * 2011-01-28 2014-12-24 株式会社沖データ 演算増幅器、駆動回路、駆動装置、および画像形成装置
JP5790769B2 (ja) * 2011-09-29 2015-10-07 富士通株式会社 光モジュール
US9424849B2 (en) * 2011-12-14 2016-08-23 Cirrus Logic, Inc. Data transfer
JP2013135314A (ja) * 2011-12-26 2013-07-08 Toshiba Corp 差動出力回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215199B2 (en) * 2004-10-15 2007-05-08 Broadcom Corporation Method and system for simplifying common mode feedback circuitry in multi-stage operational amplifiers
US7884658B2 (en) * 2007-03-30 2011-02-08 The Trustees Of Columbia University In The City Of New York Circuits for forming the inputs of a latch
CN102096079A (zh) * 2009-12-12 2011-06-15 杭州中科微电子有限公司 一种多模式多频段卫星导航接收机射频前端构成方法及其模块
CN102088284A (zh) * 2010-12-24 2011-06-08 厦门优迅高速芯片有限公司 一种pecl电平接口电路

Also Published As

Publication number Publication date
KR20160075608A (ko) 2016-06-29
JP2017510093A (ja) 2017-04-06
CN105981305A (zh) 2016-09-28
WO2015094376A1 (en) 2015-06-25
JP6436169B2 (ja) 2018-12-12
EP3084976B1 (en) 2018-07-04
EP3084976A4 (en) 2017-05-31
KR101830687B1 (ko) 2018-02-21
EP3084976A1 (en) 2016-10-26
US20160301372A1 (en) 2016-10-13
US9787264B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
TWI508472B (zh) 施用受控制阻抗以改善光學收發器頻寬之技術
CN110572625B (zh) 光学数据互连系统
CN105981305B (zh) 可配置收发器电路架构
EP3939250A1 (en) Battery triggering for activation of an optical data interconnect system
WO2020183237A1 (en) Sink powered optical data interconnect system
CN204810255U (zh) 偏斜容许时钟恢复架构及其系统
CN108351852A (zh) 通用串行总线(usb)type-c电缆上的增强型通信
CN101661140A (zh) 使用两用引脚的双向信号传输系统
CN106055507A (zh) 一种usb pd通信的bmc信号发送装置
US7373090B2 (en) Modulator driver circuit with selectable on-chip termination
CN104715790B (zh) 用于耐高电压驱动器的装置
CN105323009B (zh) 用于信号边沿提升的方法和装置
CN105934883A (zh) 用于利用t线圈电路提供切换的装置、系统和方法
CN207283696U (zh) 一种usb3.1多功能型集成器
CN103686037A (zh) 驱动器电路
WO2023111873A1 (en) Optical data interconnect system
US20220109500A1 (en) Optical Data Interconnect System
CN106605367B (zh) 用于晶体振荡器电路的低相位噪声技术
US9401821B2 (en) Powered device, power supply system, and operation mode selection method
CN107608280B (zh) 多信源usb接口电路
CN209312417U (zh) 一种背光短路保护电路、显示屏以及设备
US20220109510A1 (en) Optical Data Interconnect System
KR100857322B1 (ko) 전원공급 기반의 공유기
KR20080011851A (ko) 이동통신단말기의 ｕａｒｔ／ｕｓｂ 스위칭 회로
WO2023111876A1 (en) Optical data interconnect system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant