JP2017510093A - 構成可能なトランシーバ回路アーキテクチャ - Google Patents

構成可能なトランシーバ回路アーキテクチャ Download PDF

Info

Publication number
JP2017510093A
JP2017510093A JP2016531636A JP2016531636A JP2017510093A JP 2017510093 A JP2017510093 A JP 2017510093A JP 2016531636 A JP2016531636 A JP 2016531636A JP 2016531636 A JP2016531636 A JP 2016531636A JP 2017510093 A JP2017510093 A JP 2017510093A
Authority
JP
Japan
Prior art keywords
signal
circuit
current
output
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016531636A
Other languages
English (en)
Other versions
JP6436169B2 (ja
Inventor
ガオ、マオビン
エム． クローゼ、クリスティーヌ
エム． クローゼ、クリスティーヌ
ウー、ヒウ−チン
チェン、ハンジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017510093A publication Critical patent/JP2017510093A/ja
Application granted granted Critical
Publication of JP6436169B2 publication Critical patent/JP6436169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45206—One or two switches are coupled in the loading circuit of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

信号通信に構成可能なトランシーバ回路を提供するための技術およびメカニズム。一実施形態において、集積回路は、出力段および電流ミラー回路を含むトランシーバ回路を備える。出力段は、差動信号対を受信して、差動信号対に基づいた少なくとも１つの出力信号を提供するべく、結合される。別の実施形態において、構成ロジックは、トランシーバ回路の第１のモードと第２のモードとを選択するように動作可能である。第１のモードは、電流信号を出力段に提供することから無効にされた電流ミラー回路と、電圧を出力段に提供するべく閉じられた第１の回路パスとを含む。第２のモードは、開いた第１の回路パスと、電流信号を出力段に提供することを可能にされた電流ミラー回路とを含む。

Description

本明細書において検討される実施形態は、概ねデータ通信システムに関する。より詳細には、特定の実施形態は、概ね構成可能なトランシーバ回路に関する。
ネットワーク通信は、データへのアクセスを劇的に増加させ、ますます大量のデータ送信を可能にしている。データスループットに対する増加の一途をたどる需要を促進するべく、通信システムは漸次、その帯域幅を増大させなければならなかった。例えば、イーサネット（登録商標）ネットワーク技術の開発者は、１０メガビット／秒、１００メガビット／秒および１ギガビット／秒の転送レートの規格をすでに提供している。より近年では、１０ギガビット／秒のイーサネット（登録商標）通信の技術が広く適合されている。
そのようなより高い帯域幅のシグナリングをサポートするべく、ギガビット／秒ネットワークは一般に、光ファイバケーブリングを必要とし、これにより銅ケーブリングに対するいくつかの利点を提供する。光ファイバ接続は、２つの機能を提供する。すなわち、光ファイバ接続はエミッタにより生成されたトランスミッタ光信号を光ファイバケーブリングに結合させて、光ファイバケーブルにおける受信光信号を、通常は検出器を含む受信コンポーネントに結合させる手段を提供する。
光シグナリングのスピードの複数の利点にも拘わらず、銅のツイストペア、同軸ケーブル、または他のそのような媒体による複数の電気通信は、様々な技術的および／または経済的理由により、多くの用途に比較的効率的な解決策を継続して提供する。結果として、後に続く世代の家電は、ますます多様になる通信およびコンピューティング機能に対して継続して調整され、これらの機能は、光シグナリング機能および電気シグナリング機能のうちの一方または双方をますます含むようになる。結果として、多様なシグナリング用途をサポートするのに容易に適合可能な複数のコンポーネントを提供する必要性が、これに付随して増加している。
本発明の様々な実施形態は、添付の図面の複数の図において限定としてではなく例として図示される。
各々が対応する実施形態により差動信号対を処理するための各システムの複数の要素を図示する機能ブロック図である。 各々が対応する実施形態により差動信号対を処理するための各システムの複数の要素を図示する機能ブロック図である。 各々が対応する実施形態により差動信号対を処理するための各システムの複数の要素を図示する機能ブロック図である。
各々が一実施形態による信号処理を実装する各トランシーバ回路の複数の要素を図示する機能ブロック図である。 各々が一実施形態による信号処理を実装する各トランシーバ回路の複数の要素を図示する機能ブロック図である。
一実施形態による構成可能なドライバ回路の複数の要素を図示する回路図である。
一実施形態による構成可能なレシーバ回路の複数の要素を図示する回路図である。
一実施形態によるトランシーバ回路を構成するための方法の複数の要素を図示するフロー図である。
一実施形態による複数の信号を通信するためのコンピュータシステムの複数の要素を図示する機能ブロック図である。
一実施形態による複数の信号を通信するためのモバイルデバイスの複数の要素を図示する機能ブロック図である。
本明細書において検討される複数の実施形態は、光通信用途および１または複数の電気シグナリング用途を含む様々な用途のいずれかにおいて、動作に利用可能な集積回路を様々な形で提供する。例えば、一実施形態による集積回路は、出力段および電流ミラー回路を含むトランシーバ回路を備え得る。出力段は、差動信号対を受信して、差動信号対の情報を表す少なくとも１つの出力信号を提供するべく、結合され得る。
一実施形態において、トランシーバ回路に含まれ、またはこれに結合された構成ロジックは、例えば、１または複数のタイプの電気通信に対応する第１のモードおよび光通信に対応する第２のモードを含む、複数の動作モードを選択するように動作可能であり得る。そのような複数の動作モードは、各々、他の入力／出力（Ｉ／Ｏ）ハードウェアに対するトランシーバ回路の対応する構成においてトランシーバ回路の動作を様々な形で容易にし得る。限定ではなく、例示として、第１のモードは、電流信号を出力段に提供することから無効にされた電流ミラー回路を含み得る。また、第１のモードは、電流ミラー回路から独立した出力段に提供される電圧に対して閉じられた第１の回路パスを含み得る。代替的に、または更に、第２のモードは、出力段に電流信号を提供することを可能にされた電流ミラー回路を含み得、例えば、第１の回路パスは、電流ミラー回路から独立した出力段に提供される電圧を阻止するべく開かれている。
図１Ａ〜図１Ｃは、一実施形態による構成可能なトランシーバ回路が、様々な用途のいずれかにおいてどのようにして動作するように様々な形で適合され得るかを図示する。様々な用途としては、例えば光シグナリング用途および電気シグナリング用途が挙げられる。
図１Ａは、一実施形態によるシステム１００ａの複数の要素を図示する。ここでは、トランシーバ回路ＴＣ１２０は、差動信号の通信を容易にするように結合され、および／またはそうでなければ、そのように構成されている。一実施形態において、システム１００ａは、入力／出力（Ｉ／Ｏ）ハードウェア１１０および差動ケーブル１３０を含み、Ｉ／Ｏハードウェア１１０の接点１２４ｘ、１２４ｙは、差動ケーブル１３０の異なるそれぞれの信号線に結合されている。複数の特定の実施形態は、この点で限定されないが、接点１２４ｘ、１２４ｙは、差動ケーブル１３０からの手動切断（および／または差動ケーブル１３０への手動再接続）ができ得る。
Ｉ／Ｏハードウェア１１０は、様々な家電デバイスのいずれかに含まれるか、または結合された入力および／または出力インターフェースとして動作し得る。様々な家電デバイスとしては、ラップトップコンピュータ、デスクトップコンピュータ、ハンドヘルド型デバイス（例えば、スマートフォンもしくはタブレット）、サーバ、ゲームもしくはエンターテイメント制御システム、スキャナ、コピー機、プリンタ、または他の電子デバイスが挙げられるが、これらに限定されない。いくつか実施形態において、Ｉ／Ｏハードウェア１１０は、そのような家電デバイスに結合された相互接続デバイスに統合され得る。例えば、Ｉ／Ｏハードウェア１１０は、ケーブルデバイスの終端部においてコネクタハウジングに統合され得る。そのようなケーブルデバイスとしては、その複数の終端部の各々にＩ／Ｏハードウェアを含み得、例えば、一方の終端部におけるＩ／Ｏハードウェア１１０と、他方の終端部における他のＩ／Ｏハードウェアとを含み、他のＩ／Ｏハードウェアは、Ｉ／Ｏハードウェア１１０を用いて実行されるものとは逆方向の信号処理を実行する。
Ｉ／Ｏハードウェア１１０は、ＴＣ１２０を備え得、例えばＩ／Ｏハードウェア１１０は、ＴＣ１２０に結合されたプリント回路基板（ＰＣＢ）を含む。例えば、ＴＣ１２０は、フリップチップが取り付けられるか、またはそうでなければＩ／Ｏハードウェア１１０のＰＣＢに結合されたパッケージ化回路デバイスを備え得る。あるいは、Ｉ／Ｏハードウェア１１０は、パッケージ化回路デバイスであるか、またはこれを含み得、この場合、ＴＣ１２０がそのようなパッケージ化回路デバイスの複数のＩＣダイのうちの１つである。Ｉ／Ｏハードウェア１４０は、ＴＣ１２０に、差動ケーブル１３０を介してＩ／Ｏハードウェア１１０から通信される情報を表す入力差動信号対を生成し、またはそうでなければ提供し得る。ＴＣ１２０は、そのような入力差動信号対をリタイムし、変換し、増幅し、および／またはそうでなければ条件調整して、ＴＣ１２０がＩ／Ｏハードウェア１１０の１または複数の他のコンポーネントに出力する、結果として生じる別の差動信号を生成するように構成された、回路ロジックを含み得る。
例えば、ＴＣ１２０は、接点１２２ｘを備え得、もたらされる差動信号対の第１の信号は、接点１２２ｘにおいてサンプリングされ、出力され、またはそうでなければ提供される。一実施形態において、接点１２２ｘは、Ｉ／Ｏハードウェア１１０の接点１２４ｘに直接的または間接的に第１の信号を提供するように結合されている。ＴＣ１２０は、別の接点１２２ｙを更に備え得、（第１の信号と同時に）もたらされる差動信号対の第２の信号は、接点１２２ｙにおいてサンプリングされ、出力され、またはそうでなければ提供される。接点１２２ｙは、Ｉ／Ｏハードウェア１１０の接点１２４ｙに直接的または間接的に第２の信号を提供するように結合され得、例えばこの場合、接点１２４ｘ、１２４ｙは、差動ケーブル１３０の異なるそれぞれの信号線に結合されている。一実施形態において、接点１２２ｘ、１２２ｙ、１２４ｘ、１２４ｙは各々、ビア、トレース、ピン、パッド、ボール、または信号通信のための他のそのような導電性構造体のいずれかを含む。
システム１００ａにおいて、ＴＣ１２０の動作モードは、接点１２２ｘ、１２２ｙを介した差動信号対の送信をサポートするように構成されている。そのような動作モードは、複数の可能な動作モードのうちの１つであり得、これに対してＴＣ１２０は、構成可能である。本明細書において検討されるように、接点１２２ｘ、１２２ｙを介して複数の差動信号通信を容易にするＴＣ１２０の構成は、接点１２２ｘおよび／または接点１２２ｙを用いた別のタイプの信号通信用のＴＣ１２０の機能を無効にすることを含んでもよい。例えば、ＴＣ１２０を用いた差動シグナリングは、他の場合には光シグナリングを容易するのに利用可能であり得る機能を無効にする構成に基づき得る。
複数の特定の実施形態は、この点で限定されないが、ＴＣ１２０は、Ｉ／Ｏハードウェア１４０により受信された１または複数の信号を変換し、またはそうでなければ処理するレシーバ回路を更に備え得る。ＴＣ１２０のそのようなレシーバ回路は例えば、差動信号通信、シングルエンド信号通信、および光信号通信のうちの１または複数を容易にするように構成可能であり得る。そのような他の複数の信号通信は、例えば、差動ケーブル１３０に統合され、または（代替的に）差動ケーブル１３０とは別個の追加または代替的な伝送媒体を介してＩ／Ｏハードウェア１１０により受信され得る。
限定ではなく例示として、Ｉ／Ｏハードウェア１１０は、接点１２４ｘ、１２４ｙにより複数の差動信号を送信することと接点１２４ｘ、１２４ｙにより複数の差動信号を受信することとの間で移行するべく、切り替え、多重化、または他のそのようなロジックを含み得る。一実施形態において、接点１２２ｘ、１２２ｙは、Ｉ／Ｏハードウェア１１０が接点１２４ｘ、１２４ｙを介して複数の信号を受信する期間中、接点１２４ｘ、１２４ｙから通信分離され得る。例えば、これに代えて、そのような期間中に、接点１２４ｘ、１２４ｙは、ＴＣ１２０の１または複数の他の接点（図示せず）に通信可能に結合され得る。複数の特定の実施形態は、異なる時間に、ＴＣ１２０の異なる接点に接点１２４ｘ、１２４ｙを様々な形で結合するための複数の特定の技術および／またはメカニズムに限定されない。そのような複数の技術および／またはメカニズムは、例えば、二重通信の従来の通信慣行から適合され得、これらの詳細は、複数の特定の実施形態の機能を不明瞭にすることを回避するべく、本明細書には記載されない。
一実施形態において、Ｉ／Ｏハードウェア１１０は、ＴＣ１２０に含まれるか、またはこれに結合された追加の回路（図示せず）を含む。例えば、Ｉ／Ｏハードウェア１１０は、ＴＣ１２０のドライバ回路に提供されるべき差動信号対を生成するデジタル・アナログ（Ｄ／Ａ）のプリドライバおよび／または他の回路を含み得る。代替的に、または更に、Ｉ／Ｏハードウェア１１０は、差動ケーブル１３０を介して受信された差動信号対を処理するアナログ・デジタル（Ａ／Ｄ）回路を含み得る。
図１Ｂは、別の実施形態によるシステム１００ｂの複数の要素を図示し、構成可能なトランシーバ回路は、代わりとしてシングルエンド信号通信を容易にするように構成されている。システム１００ｂは、Ｉ／Ｏハードウェア１４０およびシングルエンドケーブル１６０を含み、Ｉ／Ｏハードウェア１４０の接点１５２は、シングルエンドケーブル１６０の信号線に結合されている。複数の特定の実施形態は、この点で限定されず、シングルエンドケーブル１６０は、Ｉ／Ｏハードウェア１４０からの手動切断および／またはＩ／Ｏハードウェア１４０への手動再接続が可能であり得る。あるいは、シングルエンドケーブル１６０の１または複数の信号線は、ワイヤボンディングされ、またはそうでなければＩ／Ｏハードウェア１４０に固定して結合され得る。
Ｉ／Ｏハードウェア１４０は、例えばＩ／Ｏハードウェア１１０の１または複数の機能を含み得る。様々な実施形態の複数の特定の機能を図示するべく、Ｉ／Ｏハードウェア１４０は、ＴＣ１２０を含むものとして示されている。接点１２２ｘ、１２２ｙのうち、１つのそのような接点のみがシステム１００ｂにおいて結合され、シングルエンドケーブル１６０を介して信号を通信し得る。例えば、シングルエンドの使用事例を容易にするべく、ＴＣ１２０の接点１２２ｘ、１２２ｙのうちの１つのみが、Ｉ／Ｏハードウェア１４０の外部Ｉ／Ｏ接点に結合され得る。そのような実施形態において、接点１２２ｘ、１２２ｙのうちの他のものは、シングルエンド信号通信を容易にするべく終端負荷に結合され得る。
限定ではなく例示として、接点１２２ｙは、Ｉ／Ｏハードウェア１４０の接点１５２に直接的または間接的に結合され得、信号は、ＴＣ１２０のドライバ回路により受信された差動信号対に基づいて接点１２２ｙにおいて出力される。１２２ｙにおける信号出力は、シングルエンドケーブル１６０を介してシングルエンド通信として送信するべく接点１５２に提供され得る。対照的に、接点１２２ｘは、接点１２２ｙを用いて終端負荷を提供してそのようなシングルエンド通信を容易にする抵抗器１５０に結合され得る。
システム１００ｂにおいて、ＴＣ１２０の動作モードは、例えば、接点１２２ｙのうちの１つを介したシングルエンド信号の送信をサポートするように構成されている。本明細書において検討されるように、複数のシングルエンド通信を容易にするＴＣ１２０の構成は、接点１２２ｘおよび／または接点１２２ｙを用いた別のタイプの信号通信用のＴＣ１２０の機能を無効にすることを含んでもよい。例えば、ＴＣ１２０を用いたシングルエンドシグナリングは、他の場合にはＴＣ１２０を用いた光シグナリングを容易するのに利用可能であり得る機能を無効にする構成に基づき得る。
Ｉ／Ｏハードウェア１４０は、接点１５２を用いて信号を送信することと接点１５２を用いて別の信号を受信することとの間で移行するべく、切り替え、多重化、または他のそのようなロジック（図示せず）を更に含み得る。一実施形態において、接点１２２ｙは、Ｉ／Ｏハードウェア１４０が接点１５２を介して信号を受信する期間中、接点１５２から通信分離され得る。例えば、これに代えて、そのような期間中に、接点１５２は、ＴＣ１２０の１または複数の他の接点（図示せず）に結合され得る。Ｉ／Ｏハードウェア１１０と同様に、複数の特定の実施形態は、異なる時間で、ＴＣ１２０の異なる接点に接点１５２を様々な形で通信可能に結合する特定の複数の技術および／またはメカニズムに関して限定されない。
図１Ｃは、別の実施形態によるシステム１００ｃの複数の要素を図示し、構成可能なトランシーバ回路は、代わりとして光信号通信を容易にするように構成されている。システム１００ｃは、Ｉ／Ｏハードウェア１７０および光ケーブル１９０を含み、Ｉ／Ｏハードウェア１７０の光カプラ１８２（例えば、導波路、ミラー、レンズおよび／または他の光学部品を含む）は、光ケーブル１９０の光ファイバに結合されている。複数の特定の実施形態は、この点で限定されないが、光ケーブル１９０は、Ｉ／Ｏハードウェア１７０からの手動切断および／またはＩ／Ｏハードウェア１７０への手動再接続ができ得る。あるいは、光ケーブル１９０は、Ｉ／Ｏハードウェア１７０に固定して結合され得る。
Ｉ／Ｏハードウェア１７０は、例えばＩ／Ｏハードウェア１１０の１または複数の機能を含み得る。様々な実施形態の複数の特定の機能を図示するべく、Ｉ／Ｏハードウェア１７０は、ＴＣ１２０を含むものとして示されている。接点１２２ｘ、１２２ｙのうち、１つのそのような接点のみが、光ケーブル１９０との複数の通信を実装するためのシステム１００ｃにおいて結合され得る。例えば、光シグナリングの使用事例を容易にするべく、ＴＣ１２０の接点１２２ｘ、１２２ｙのうちの１つのみが、Ｉ／Ｏハードウェア１７０の任意のＩ／Ｏメカニズムに信号を提供するべく、結合され得る。
限定ではなく例示として、接点１２２ｙは、レーザ１８０によりＩ／Ｏハードウェア１７０の光カプラ１８２に結合され得、信号は、ＴＣ１２０のドライバ回路により受信された差動信号対に基づいて接点１２２ｙにおいて出力される。１２２ｙにおける信号出力は、レーザ１８０を駆動するべく提供され得る。１２２ｙにおける信号に応答して、レーザ１８０は、光ケーブル１９０における光通信として送信するための光カプラ１８２を介して方向付けられるレーザ光を生成し得る。
システム１００ｃにおいて、ＴＣ１２０の動作モードは、接点１２２ｘ、１２２ｙのうちの１つにおける信号に基づいてレーザ１８０の動作をサポートするように構成されている。本明細書において検討されるように、複数の光通信を容易にするＴＣ１２０の構成は、他の場合には接点１２２ｘおよび／または接点１２２ｙを用いた電気通信を容易にするようなＴＣ１２０の機能を無効にすることを含む。例えば、ＴＣ１２０を用いたシングルエンドシグナリングは、他の場合にはシングルエンドおよび／または差動シグナリングを容易するのに利用可能であり得る機能を無効にする構成に基づき得る。
一実施形態において、Ｉ／Ｏハードウェア１７０は、光カプラ１８２により信号を送信することと光カプラ１８２を用いて別の信号を受信することとの間で移行するべく、切り替え、多重化、または他のそのようなロジック（図示せず）を更に含む。一実施形態において、接点１２２ｙは、Ｉ／Ｏハードウェア１７０が光カプラ１８２を介して信号を受信する期間中、光カプラ１８２から通信分離され得る。例えばそのような期間中、光カプラ１８２は、これに代えてフォトディテクタ（図示せず）を介してＴＣ１２０の１または複数の他の接点に結合され得る。Ｉ／Ｏハードウェア１１０と同様に、複数の特定の実施形態は、異なる時間で、ＴＣ１２０の異なる接点に光カプラ１８２を様々な形で結合する特定の複数の技術および／またはメカニズムに関して限定されない。
図２Ａは、一実施形態による差動信号を処理するためのトランシーバ回路２００の複数の要素を図示する。トランシーバ回路２００は、複数の動作モードのいずれに対しても構成可能であり得、複数の動作モードの各々は、各タイプのシグナリングに対応する。例えば、トランシーバ回路２００は、ＴＣ１２０の機能のうちのいくつかまたは全てを含み得る。
一実施形態において、トランシーバ回路２００は、第１の差動信号対を受信するドライバ回路ＤＶ２２４を含み、トランシーバ回路２００の構成に基づいて、ＤＶ２２４は別の差動信号対、シングルエンド信号、および光信号を生成するためのレーザを動作させる駆動信号のうちの１つを生成する。限定ではなく例示として、トランシーバ回路２００は、差動入力２２０を受信するリタイマ回路２２２を含み得る。リタイマ回路２２２は、差動入力２２０からクロック信号およびリタイミングデータを回復し得、そのような複数のリタイミングは、ＤＶ２２４に提供される中間差動対をもたらす。リタイマ回路２２２がどのように差動入力２２０のデータをリタイミングし、および／またはリタイミングしているか否かは例えば、トランシーバ回路２００が特定のタイプの電気および光通信に対して構成されているか否かに依存し得る。リタイマ回路２２２の動作は、従来の複数のリタイミング技術および／またはメカニズムから適合され得るが、これらは複数の特定の実施形態に限定されない。そのような従来の複数の技術および／またはメカニズムは、様々な実施形態の特定の機能を不明瞭にすることを回避するべく、本明細書において詳述されていない。別の実施形態において、例えば、差動入力２２０がＤＶ２２４に直接に提供される場合、トランシーバ回路２００は、リタイマ回路２２２を含まない。
ＤＶ２２４の異なるノードは各々、トランシーバ回路２００が出力する各信号を提供するのに利用可能であってもよい。ＤＶ２２４の構成、および／またはトランシーバ回路２００の外部にある他のＩ／Ｏ回路ロジック（図示せず）へのＤＶ２２４の結合により、そのような複数の信号が、トランシーバ２００により出力されているか否か、および／またはどのように出力されるかを判断して、例えば、電気信号通信または光信号通信がどのようにトランシーバ回路２００を用いて実装されるか、および／または実装されているか否かを判断し得る。例えば、トランシーバ回路２００は、ＤＶ２２４の構成を実装する構成ロジック２１０を含み得る。構成ロジック２１０は、構成制御機能を実装するように構成されたマイクロコントローラ、状態マシン、または他のそのような回路を含み得る。代替的に、または更に、構成ロジック２１０は、そのような制御機能により様々な形で操作される１または複数のスイッチ、ヒューズ、および／または他の複数の回路要素を含み得る。
構成ロジック２１０は、トランシーバ回路２００の動作モードを示す１または複数の信号を受信し、またはそうでなければ決定し得る。例えばその場合、そのような動作モードは、ＤＶ２２４の構成を含む。そのような１または複数の信号に応答して、構成ロジック２１０は、ＤＶ２２４に含まれ、またはこれに結合された１または複数の回路要素の各構成状態を様々な形にセットし得る。例えば、構成ロジック２１０は、１または複数のスイッチ、ヒューズ、および／または他の複数のコンポーネントを様々な形で動作させて、ＤＶ２２４の機能を選択的に有効にし、および／またはＤＶ２２４の機能を無効にし得る。代替的に、または更に、構成ロジック２１０は、トランシーバ回路２００の１または複数の他の構成状態を実装し得る。例えば構成ロジック２１０は、リタイマ２２２をバイパスする差動入力２２０に対して１または複数のコンポーネント（図示せず）を構成し得る。
複数の特定の実施形態は、この点で限定されないが、トランシーバ回路２００は、例示的なトランスインピーダンス増幅器（ＴＩＡ）２３４およびリタイマ回路２３２により表されるレシーバ回路を更に備え、トランシーバ回路２００により受信された１または複数の信号に基づいて差動信号対２３０の生成を容易にし得る。一実施形態において、そのようなレシーバ回路の構成および／またはトランシーバ回路２００の外部にある他のＩ／Ｏ回路ロジック（図示せず）へのそのようなレシーバ回路の結合により、差動信号対２３０が別の差動信号対、シングルエンド（電気）信号、または受信済み光信号に基づいたフォトディテクタからの出力に基づいて生成されているか否か、および／またはどのように生成されるかを判断し得る。例えば、ＴＩＡ２３４が差動信号対２３０を直接に出力する場合、例えば構成ロジック２１０は、リタイマ２３２をバイパスするＴＩＡ２３４に対して１または複数のコンポーネント（図示せず）を構成し得る。リタイマ回路２３２が差動信号対２３０を生成しているか否か、および／またはどのように生成しているかは、例えば、トランシーバ回路２００が特定のタイプの電気および光通信に対して（例えば、他のＩ／Ｏハードウェアを用いて）構成されているか否かに依存し得る。
図２Ｂは、一実施形態による差動信号対を処理するためのトランシーバ回路２４０の複数の要素を図示する。トランシーバ回路２４０は、複数の信号レーンの各々のための各送信回路および各受信回路を含み得る。一実施形態において、トランシーバ回路２４０は、トランシーバ回路２００の機能のうちのいくつかまたは全てを含む。
トランシーバ回路２４０は、例示的なＤＶ２６５により表された送信回路と、第１の送信レーンに対して１または複数の出力信号を生成するように構成されたリタイマ回路２６０とを含み得る。トランシーバ回路２４０は、例示的なＴＩＡ２７５により表された受信回路と、第１の受信レーンからの１または複数の信号に基づいて差動信号対生成するように構成されたリタイマ回路２７０とを更に備え得る。リタイマ回路２６０、２７０、ＤＶ２６５およびＴＩＡ２７５は、例えばリタイマ回路２２２、２３２、ＤＶ２２４およびＴＩＡ２３４の各機能を提供し得る。
一実施形態において、トランシーバ回路２４０は、例示的なＤＶ２８５により表された追加の送信回路と、第２の送信レーンに対して１または複数の出力信号を生成するように構成されたリタイマ回路２８０と、第２の受信レーンの１または複数の信号に基づいて差動信号対を生成するように構成された追加の受信回路（例えば、例示的なＴＩＡ２９５およびリタイマ回路２９０を含む）とを含む。一実施形態において、送信回路および受信回路は、例えば、異なる信号レーンに渡って互いに独立して、複数の動作モードのいずれかに対して様々な形で構成可能であり得、複数の動作モードの各々は、各シグナリングタイプ（例えば、電気および／または光）に対応する。限定ではなく例示として、構成ロジック２５０は、ＤＶ２６５、リタイマ回路２６０、ＴＩＡ２７５、および／またはリタイマ回路２７０を構成して、あるタイプの信号通信を送信／受信するのを容易にし得る。代替的に、または更に、構成ロジック２５０は、ＤＶ２８５、リタイマ回路２８０、ＴＩＡ２９５、および／またはリタイマ回路２９０を構成して、別のタイプの信号通信を送信／受信するのを容易にし得る。したがって、トランシーバ回路２４０は、例えば、送信通信および受信通信のいずれかまたは双方に対して、差動電気シグナリング、シングルエンドの電気シグナリング、および／または光シグナリングによる様々な組み合わせのいずれかを容易にするように構成され得る。一実施形態において、トランシーバ回路２４０における１または複数の信号レーンの構成は、リタイマ回路２６０、２７０の例示的なバイパスにより表されたいくつかまたは全てのリタイマ回路をバイパスすることを含み得る。
複数の特定の実施形態は、差動信号対を受信して、差動信号対の情報を表す１または複数の出力信号を提供する出力段を備える、ドライバ回路を様々な形で提供する。そのようなドライバ回路は、複数の動作モードのいずれかで動作するように構成され得、それらの各々は、電気信号通信および光信号通信の各々を容易にする。例えば、そのようなドライバ回路は、出力段の動作のために各信号をノードに提供する電流ミラーおよび供給電圧のうちのいずれか１つを選択するように構成され得る。ドライバ回路の構成モードに応じて、１または複数の出力信号を提供する出力段の動作は、電流ミラーおよび代替的な信号パスのうちの１つ、例えば１つのみに基づいて、そのような動作を容易にする各信号を提供し得る。
限定ではなく例示として、図３は、一実施形態による差動信号対を処理するための構成可能なドライバ回路３００の複数の要素を図示する。ドライバ回路３００は、例えばＤＶ２２４の機能のうちのいくつかまたは全てを提供し得る。一実施形態において、ドライバ回路３００は、電流ミラー回路３３０および出力段３１０を含む。動作中に、出力段３１０は、例示的な信号Ｓ１、Ｓ２の対により表された差動信号対を受信して、差動信号対の情報を表す１または複数の出力信号を生成し得る。複数の特定の実施形態は、この点で限定されないが、信号Ｓ１、Ｓ２は、Ｉｎｔｅｌ Ｔｈｕｎｄｅｒｂｏｌｔ（登録商標）技術により提供されるもの等の高速データレート（例えば２０ＧＢ／ｓ）を有し得る。
出力段３１０は、例えば、ノード３２０とノード３２５との間で互いに並列接続で結合された複数のレッグを含み得る。本明細書において回路を参照して用いられるように、「レッグ」は２つのノード間のパスを指し、例えば、レッグは、２つのそのようなノード間で互いに連続して結合された複数の回路要素を含む。限定ではなく例示として、出力段３１０の第１のレッグは、信号Ｓ１を受信する負荷Ｒ１およびトランジスタＭ１を含み得る。出力段３１０の第２のレッグは、信号Ｓ２を受信する負荷Ｒ２およびトランジスタＭ２を含み得る。Ｒ１およびＲ２は各々、例えば５０Ωの抵抗器であってもよい。しかし、複数の特定の実施形態は、この点で限定されず、Ｒ１およびＲ２は、実装の具体的な詳細による任意の様々なインピーダンス値を有し得る。
ドライバ回路３００の動作中に、電流は、ノード３２０、３２５の間で伝導され得、電流の異なるそれぞれの部分は、Ｓ１およびＳ２に応答して第１のレッグおよび第２のレッグに様々な形で方向付けられる。１または複数の出力信号は、第１のレッグおよび第２のレッグのそれぞれに各々様々な形で方向付けられるそのような電流部分に基づいてサンプリングされ、またはそうでなければ提供され得る。例えば、第１のレッグおよび第２のレッグのノードは、異なるそれぞれの接点３４０ｘ、３４０ｙを含むか、または結合し得、それらのうち一方または双方は、Ｓ１、Ｓ２において表された情報の通信を容易にするべく、各出力信号を提供するのに各々利用可能であり得る。複数の回路要素の追加または代替的な様々な構成のいずれかは、差動信号対Ｓ１、Ｓ２に基づいて、異なるレッグに沿って電流を様々な形で伝導するノード３２０、３２５の間に実装されてもよい。一実施形態において、電流源３６０は、例えば、接点３４０ｘおよび／または接点３４０ｙを介して提供される１または複数の出力信号の変調を制御するべく、ノード３２５と基準（例えば接地）電位との間で結合され得る。
ドライバ回路３００に含まれるか、またはこれに結合された構成回路は、第１の動作モードの選択を提供し得、例示的な電圧Ｖｄｄにより表された供給電圧は、Ｓ１、Ｓ２に基づいて出力段３１０の動作のために信号パスを介して提供される。供給電圧のそのような選択は、出力段３１０の動作のために、電流ミラー回路３３０が各信号を提供しないようにし得る。第１のモードは、例えば、電気シグナリングのシングルエンドまたは差動交換を含む複数の電気通信を容易にし得る。
限定ではなく例示として、ノード３２０は、スイッチＳＷ２を含む信号パスを介してＶｄｄに結合され得る。構成された第１の動作モードにおいて、そのような信号パスは、閉じられ得、例えば、電流ミラー３３０から独立したＶｄｄに基づいて、ノード３２０が電流を伝導させるべく、ＳＷ２は閉じられた（オンの）スイッチ状態にある。そのような第１の動作モードにおいて、電流ミラー回路３３０は、ノード３２０に電流を提供することから無効にされ得る。例えば、電流ミラー回路３３０は、トランジスタＭ３、Ｍ４、および電流源３５０を含み得る。電流源３５０は例えば、スイッチＳＷ１を介してＭ３、Ｍ４の各ゲート端子に切り替えられて結合される。第１のモードにおいて、ＳＷ１は、開いた（オフの）スイッチ状態にあり、例えば少なくともＭ３またはＭ４のいずれかを介して電流源３５０による電流の伝導を防止し得る。また、第１の動作モードは、電流源３５０による電流のその他の伝導を無効にされ得るが、複数の特定の実施形態はこの点で限定されない。
代替的に、または更に、ドライバ回路３００に含まれるか、またはこれに結合された構成回路には、第２のモードという代替的な選択が提供され得、この場合、電流ミラー回路３３０に、Ｓ１、Ｓ２に基づく出力段３１０の動作のための電流が提供される。電流ミラー回路３３０のそのような選択は、ＳＷ２を含む信号パスが出力段３１０の動作用の電圧を提供することができないようにしてもよい。限定ではなく例示として、第２の動作モードにおいて、ＳＷ２は開いた（オフの）スイッチ状態にあってもよく、電流ミラー回路３３０が電流をノード３２０に提供することを可能にされてもよい。例えば、第２のモードにおいて、ＳＷ１は閉じられた（オンの）スイッチ状態になり、Ｍ３を介して電流源３５０による電流の伝導を可能にし得る。それに応じて、Ｍ４はノード３２０に、Ｍ３により行われた電流信号ミラーリングを出力し得る。一実施形態において、第２のモードは、複数の光通信を容易にし、例えばこの場合、接点３４０ｘ、３４０ｙのうちの１つが、レーザ（図示せず）を駆動して光信号を生成するための出力部を提供する。
ドライバ回路３００の上記第１の動作モードは例えば、Ｉ／Ｏハードウェア１１０およびＩ／Ｏハードウェア１４０のいずれかにおけるＴＣ１２０の動作をサポートし得る。代替的に、または更に、ドライバ回路３００の上記第２の動作モードは例えば、Ｉ／Ｏハードウェア１７０のいずれかにおけるＴＣ１２０の動作をサポートし得る。例えば、接点３４０ｘ、３４０ｙの各機能は、接点１２２ｘ、１２２ｙの各機能に対応し得る。
一実施形態において、電流源３５０は、例えば次式により規定され得る電流Ｉ１を駆動する。
Figure 2017510093
 式中、Ｉｂｉａｓは、レーザを動作させるためのバイアスポイントを提供するバイアス電流であり、Ｉｍｏｄは、接点３４０ｘおよび／または接点３４０ｙを用いて出力信号の変調を提供する変調電流である。代替的に、または更に、電流源３６０は、例えば次式により規定され得る電流Ｉ２を駆動し得る。
Figure 2017510093
複数の特定の実施形態は、この点で限定されないが、Ｉｂｉａｓは、１ｍＡ〜７ｍＡの範囲であり得、Ｉｍｏｄは、０．５ｍＡ〜１０ｍＡの範囲であり得る。しかし、ＩｂｉａｓおよびＩｍｏｄのそのようなレベルは、実装の具体的な詳細に応じて著しく変わり得る。ドライバ回路３００における第１の動作モードの構成は、Ｉ２のレベルをセットすることを含み得る。代替的に、または更に、ドライバ回路３００における第２の動作モードの構成は、Ｉ１およびＩ２の各々に対する各レベルをセットすることを含み得る。
図４は、一実施形態による構成可能なトランシーバ回路におけるレシーバ回路４００の複数の要素を図示する。レシーバ回路４００は、シングルエンドの電気信号、差動信号対、および受信済み光信号に基づいたフォトディテクタからの出力のいずれかを受信するように様々な形で適合され得る。例えば、レシーバ回路４００は、ＴＩＡ２３４の機能のうちのいくつかまたは全てを含み得る。
一実施形態において、レシーバ回路４００は、１または複数の信号を受信するべく結合された差動増幅器４１０を備え、差動増幅器４１０は、受信済みの１または複数の信号に基づいた差動信号を出力する。限定ではなく例示として、導電パッドｘからの信号は、ノード４１０を介して差動増幅器４１０の第１の入力部に提供され得る。代替的に、または更に、導電パッドｙからの信号は、ノード４２０を介して差動増幅器４１０の第２の入力部に提供され得る。導電パッドｘ、パッドｙは、例えば接点１２４ｘ、１２４ｙ、１５２、またはフォトディテクタのうちの様々なものを含むＩ／Ｏハードウェアに様々な形で結合され、そのような１または複数の信号を受信し得る。導電パッドｘ、パッドｙを介して提供された１または複数の信号に基づいて、差動増幅器４１０の複数の出力部は、各ノード４１２、４２２において差動信号対の信号４１４、４２４を提供し得る。
一実施形態において、信号４１４、４２４の生成は、ノード４１２、４１０の間の第１の負荷Ｒｆ１を介したフィードバック、および／またはノード４２２、４２０の間の第２の負荷Ｒｆ２を介したフィードバックに基づき得る。一実施形態において、負荷Ｒｆ１、Ｒｆ２は互いに等しくなり得る。差動増幅器４１０の利得および／またはＲｆ１、Ｒｆ２の各値は、レシーバ回路４００の入力インピーダンスＲｉｎに対して選択され、例えば５０Ωの負荷を提供してシングルエンドの使用事例における駆動ソースインピーダンスを一致させ得る。あるいは、そのような利得および抵抗値は、差動シグナリングの使用事例において一致するインピーダンスに対して１００Ωの差動負荷を提供し得る。一実施形態において、Ｒｆ１およびＲｆ２のうちの１つまたは各々は、差動増幅器４１０に渡ってフィードバックの同調を提供する電界効果トランジスタまたは他の回路要素を含む。Ｒｆ１および／またはＲｆ２のそのような同調は、従来の複数の構造からインピーダンス同調を提供するように適合され得る。
複数の特定の実施形態の機能を図示するべく、図４は、各々が各差動信号対を生成する、レシーバ４００の様々な構成４３０、４４０、４５０を更に示す。構成４３０において、導電パッドｘ、パッドｙは、レシーバ回路４００が入力信号線４３２、４３６を介して入力差動信号対の異なるそれぞれの信号を受信するように結合される。そのような構成４３０は例えば、システム１００ａにおいて表された送信機能と逆方向のレシーバ機能を提供し得る。
構成４４０において、導電パッドｙは、レシーバ回路４００が入力信号線４４４を介してシングルエンド信号を受信するように結合される。対照的に、パッドｘは、構成４４０で、導電パッドｙを用いて終端負荷を提供してシングルエンド通信を容易にする抵抗器４４２に結合され得る。そのような構成４４０は例えば、システム１００ｂにおいて表された送信機能と逆方向のレシーバ機能を提供し得る。構成４５０において、導電パッドｘは、レシーバ回路４００が光信号に基づくフォトディテクタ４５２から信号出力を受信するように結合される。対照的に、パッドｙは、例えば差動増幅器４１０の外部にあるソースから任意の信号を提供するように結合されることもなく、差動増幅４１０のみに結合され得る。そのような構成４５０は例えば、システム１００ｃにおいて表された送信機能と逆方向のレシーバ機能を提供し得る。
図５は、一実施形態によるトランシーバ機能を提供する方法５００の複数の要素を図示する。方法５００は、例えばＴＣ１２０等の構成可能なトランシーバ回路の動作を提供するべく実行され得る。一実施形態において、方法５００は、５１０において集積回路におけるドライバ回路を結合して差動信号対を受信する段階を備える。ドライバ回路は例えば、電流ミラー回路、および、第１のレッグと、第１のノードおよび第２のノード（例えば、ノード３２０、３２５の各々）の間に第１のレッグと並列接続で結合された第２のレッグとを有する出力段を備え得る。いくつかの実施形態において、出力段は、電流源３６０等の電流源を更に備え、第２のノードから電流を引き込み得る。結合する段階は、５１０において、出力段の第１のレッグおよび第２のレッグの各々を結合して差動信号対の異なるそれぞれの信号を受信する段階を有する。
方法５００は５２０において、出力段を結合して、差動信号対に基づいた少なくとも１つの出力信号を提供する段階を更に備え得る。例えば、結合する段階は５２０において、第１のレッグのノードを第１の出力接点に結合する段階と、第２のレッグのノードを第２の出力接点に結合する段階とのうちの１つまたは双方を有し得る。例えば、第１のレッグおよび第２のレッグは各々、出力差動信号対の異なるそれぞれの信号を提供するように結合され得る。あるいは、第１のレッグは、シングルエンドの出力信号を提供するように結合され得、この場合、例えば第２のレッグは、シングルエンドの出力信号の通信を容易にするべく、終端負荷に結合されている。あるいは、一方のそのようなレッグは、レーザを駆動する信号を提供するべく結合され得、他方のレッグは、出力段の外部にあるいずれの負荷または出力部にも直接に結合されない。
一実施形態において、方法５００は５３０において、少なくとも１つの出力信号の提供を容易にする動作モードに、ドライバ回路を構成する段階を更に備える。例えば、構成する段階は５３０において、ドライバ回路の第１の動作モードおよび第２の動作モードから選択する段階を有し得る。第１の動作モードにおいて、第１の回路は、閉じられている。第１の回路は、第１のノードと供給電圧との間で結合されており、電流ミラー回路は、第１のノードに電流信号を提供することから無効にされる。第２の動作モードにおいて、第１の回路はこれに代えて、開いている。電流ミラー回路は、電流信号を第１のノードに提供するように構成されている。
図６は、複数の信号通信が実装され得るコンピューティングシステムの実施形態のブロック図である。システム６００は、本明細書に説明される任意の実施形態によるコンピューティングデバイスを表し、それはラップトップコンピュータ、デスクトップコンピュータ、サーバ、ゲームもしくはエンターテイメント制御システム、スキャナ、コピー機、プリンタ、または他の電子デバイスであり得る。システム６００はプロセッサ６２０を含み得、プロセッサ６２０は、システム６００の複数の命令の処理、動作管理、および実行を提供する。プロセッサ６２０は、システム６００の処理を提供する任意のタイプのマイクロプロセッサ、中央処理ユニット（ＣＰＵ）、処理コア、または他のプロセッシングハードウェアを含み得る。プロセッサ６２０は、システム６００の動作全体を制御し、１または複数のプログラマブル汎用マイクロプロセッサまたは特定用途マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、プログラマブルコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）等、またはそのようなデバイスの組み合わせであるか、またはそれらを含み得る。
メモリサブシステム６３０は、システム６００のメインメモリを表し、プロセッサ６２０により実行されるコード、またはルーチンを実行するときに用いられる複数のデータ値のための一時的ストレージを提供する。メモリサブシステム６３０は、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ、１または複数の様々なランダムアクセスメモリ（ＲＡＭ）、または他のメモリデバイス、あるいはそのようなデバイスの組み合わせ等、１または複数のメモリデバイスを含み得る。メモリサブシステム６３０は、特に、システム６００において複数の命令を実行するためのソフトウェアプラットフォームを提供するオペレーティングシステム（ＯＳ）６３６を格納し、ホストする。更に、複数の他の命令６３８が格納されて、メモリサブシステム６３０から実行され、システム６００のロジックおよび処理を提供する。ＯＳ６３６および複数の命令６３８は、プロセッサ６２０により実行される。
メモリサブシステム６３０は、メモリサブシステムがデータ、複数の命令、プログラム、または他のアイテムを格納するメモリデバイス６３２を含み得る。一実施形態において、メモリサブシステムは、メモリコントローラ６３４を含み、メモリコントローラ６３４は、プロセッサ６２０によりメモリデバイス６３２へのアクセスをサポートする。プロセッサ６２０およびメモリサブシステム６３０は、バス／バスシステム６１０に結合される。バス６１０は、適切なブリッジ、アダプタ、および／またはコントローラにより接続された任意の１または複数の別個の物理的バス、通信ライン／インターフェース、および／またはポイントツーポイント接続を表す抽象的なものである。従って、バス６１０は例えば、システムバス、周辺構成要素相互接続（ＰＣＩ）バス、ハイパートランスポートまたは業界標準アーキテクチャ（ＩＳＡ）バス、ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ（ＳＣＳＩ）バス、ユニバーサルシリアルバス（ＵＳＢ）、または米国電気電子学会（ＩＥＥＥ）規格１３９４バス（「一般にファイヤワイヤとして呼ばれる」）のうちの１または複数を含み得る。また、バス６１０の複数のバスは、ネットワークインターフェース６５０内の複数のインターフェースに対応し得る。
また、システム６００は、バス６１０に結合された１または複数の入力／出力（Ｉ／Ｏ）インターフェース６４０、ネットワークインターフェース６５０、１または複数の内蔵大容量ストレージデバイス６６０、および周辺機器インターフェース６７０を含み得る。Ｉ／Ｏインターフェース６４０は、ユーザがそれを介してシステム６００とインタラクトする１または複数のインターフェースコンポーネント（例えば、ビデオ、オーディオ、および／または英数字インターフェース）を含み得る。ネットワークインターフェース６５０は、１または複数のネットワークを介して複数のリモートデバイス（例えば、複数のサーバ、他のコンピューティングデバイス）と通信する能力をシステム６００に提供する。ネットワークインターフェース６５０は、イーサネット（登録商標）アダプタ、複数の無線相互接続コンポーネント、ＵＳＢ（ユニバーサルシリアルバス）、または他の有線もしくは無線規格ベースまたは独自のインターフェースを含み得る。
ストレージ６６０は、１または複数の磁気、ソリッドステート、または光ベースディスク、またはそれらの組み合わせ等の不揮発性形式で、大量のデータを格納するための任意の従来の媒体であり、またはそれらを含み得る。ストレージ６６０は、永続的な状態で、コードまたは複数の命令およびデータ６６２を保持する（すなわち、値はシステム６００への電力が遮断されても保持される）。一般的に、ストレージ６６０は「メモリ」とみなされ得るが、メモリ６３０は、複数の命令をプロセッサ６２０に提供する実行または操作メモリである。ストレージ６６０は不揮発性であるが、メモリ６３０は揮発性メモリを含み得る（すなわち、システム６００に対する電力が遮断される場合、データの値または状態は不定である）。
周辺機器インターフェース６７０は、具体的に上記されない任意のハードウェアインターフェースを含み得る。複数の周辺機器は一般に、システム６００に依存して接続する複数のデバイスを指す。依存接続は、動作が実行され、ユーザがインタラクトするソフトウェアおよび／またはハードウェアプラットフォームを、システム６００が提供する接続である。
図７は、複数の信号通信が実装され得るモバイルデバイスの実施形態のブロック図である。デバイス７００は、コンピューティングタブレット、携帯電話またはスマートフォン、ワイヤレス可能な電子書籍リーダ、または他のモバイルデバイス等のモバイルコンピューティングデバイスを表す。複数のコンポーネントうちの特定のものが一般的に示されており、そのようなデバイスの全てのコンポーネントがデバイス７００に示されているのではないことを理解されたい。
デバイス７００は、デバイス７００の主な処理動作を実行するプロセッサ７１０を含み得る。プロセッサ７１０は、複数のマイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス、または他の処理手段等、１または複数の物理デバイスを含み得る。プロセッサ７１０により実行される複数の処理動作は、複数のアプリケーションおよび／またはデバイス機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行を含む。複数の処理動作は、人間ユーザまたは複数の他のデバイスとのＩ／Ｏ（入力／出力）に関連する複数の動作、電力管理に関連する複数の動作、および／またはデバイス７００を別のデバイスに接続することに関連する複数の動作を含む。複数の処理動作は、オーディオＩ／Ｏおよび／またはディスプレイＩ／Ｏに関連する複数の動作も含み得る。
一実施形態において、デバイス７００は、オーディオサブシステム７２０を含み、オーディオサブシステム７２０は、複数のオーディオ機能をコンピューティングデバイスに提供することに関連付けられたハードウェア（例えば、オーディオハードウェアおよびオーディオ回路）およびソフトウェア（例えば、ドライバ、コーデック）のコンポーネントを表す。複数のオーディオ機能は、スピーカおよび／またはヘッドフォン出力、ならびにマイク入力を含み得る。そのような複数の機能のための複数のデバイスは、デバイス７００に統合され、またはデバイス７００に接続され得る。一実施形態において、ユーザは、プロセッサ７１０により受信および処理される複数のオーディオコマンドを提供することにより、デバイス７００とインタラクトする。
ディスプレイサブシステム７３０は、ユーザがコンピューティングデバイスとインタラクトする視覚および／または触覚ディスプレイを提供する、ハードウェア（例えば、ディスプレイデバイス）およびソフトウェア（例えば、ドライバ）の複数のコンポーネントを表す。ディスプレイサブシステム７３０は、ユーザにディスプレイを提供するべく用いられる特定のスクリーンまたはハードウェアデバイスを含み得るディスプレイインターフェース７３２を含み得る。一実施形態において、ディスプレイインターフェース７３２は、ディスプレイに関連する少なくともいくつかの処理を実行する、プロセッサ７１０と別個のロジックを含む。一実施形態において、ディスプレイサブシステム７３０は、ユーザに対して出力および入力の双方を提供するタッチスクリーンデバイスを含む。
Ｉ／Ｏコントローラ７４０は、ユーザとのインタラクションに関連するハードウェアデバイスおよびソフトウェアコンポーネントを表す。Ｉ／Ｏコントローラ７４０は、オーディオサブシステム７２０および／またはディスプレイサブシステム７３０の一部であるハードウェアを管理するべく動作し得る。更に、Ｉ／Ｏコントローラ７４０は、それを介してユーザがシステムとインタラクトし得るデバイス７００に接続する複数の追加のデバイスのための接続ポイントを図示する。例えば、デバイス７００に取り付けられ得る複数のデバイスは、複数のマイクデバイス、スピーカまたはステレオシステム、ビデオシステムまたは他のディスプレイデバイス、キーボードまたはキーパッドデバイス、または複数のカードリーダまたは他のデバイスなど、複数の特定のアプリケーションと共に用いる複数の他のＩ／Ｏデバイスを含み得る。
上記のように、Ｉ／Ｏコントローラ７４０は、オーディオサブシステム７２０および／またはディスプレイサブシステム７３０とインタラクトし得る。例えば、マイクまたは他のオーディオデバイスを介した入力は、デバイス７００の１または複数のアプリケーションまたは機能のための入力もしくは複数のコマンドを提供し得る。更に、オーディオ出力は、ディスプレイ出力に代えて、またはそれに加えて提供され得る。別の例において、ディスプレイサブシステムがタッチスクリーンを含む場合、ディスプレイデバイスは、Ｉ／Ｏコントローラ７４０により少なくとも部分的に管理され得る入力デバイスとしても機能する。また、Ｉ／Ｏコントローラ７４０により管理される複数のＩ／Ｏ機能を提供する、デバイス７００上の追加の複数のボタンまたはスイッチが存在し得る。
一実施形態において、Ｉ／Ｏコントローラ７４０は、加速度計、カメラ、光センサもしくは他の環境センサ、ジャイロスコープ、全地球測位システム（ＧＰＳ）、またはデバイス７００に含まれ得る他のハードウェア等、複数のデバイスを管理する。入力は、直接的なユーザインタラクションの一部であると共に、システムの複数の動作に影響する、システムに対する環境入力（ノイズのフィルタリング、輝度の検出に関するディスプレイの調整、カメラに対するフラッシュの適用、または複数の他の機能等）の提供であり得る。
一実施形態において、デバイス７００は、バッテリ電力使用量、バッテリの充電、および省電力動作に関連する複数の機能を管理する電力管理７５０を含む。メモリサブシステム７６０は、デバイス７００内に情報を格納するメモリデバイス７６２を含み得る。メモリサブシステム７６０は、不揮発性（メモリデバイスへの電力が遮断された場合に状態が変化しない）および／または揮発性（メモリデバイスへの電力が遮断された場合に状態が不定である）メモリデバイスを含み得る。メモリ７６０は、システム７００の複数のアプリケーションおよび機能の実行に関連するアプリケーションデータ、ユーザデータ、音楽、複数の写真、複数のドキュメント、または他のデータ、ならびにシステムデータ（長期間であるか一時的であるかを問わず）を格納し得る。
一実施形態において、メモリサブシステム７６０は、（システム７００の制御の一部ともみなされ得、潜在的にプロセッサ７１０の一部とみなされ得る）メモリコントローラ７６４を含む。メモリコントローラ７６４は、コマンド／アドレスバス（図示せず）を介してメモリ７６２と複数の通信を交換し得る。一実施形態において、メモリコントローラ７６４は、メモリ７６２におけるデータに様々な形でアクセスするための複数のコマンドを送信する。
接続７７０は、デバイス７００が複数の外部デバイスと通信することを可能にする複数のハードウェアデバイス（例えば、無線および／または有線コネクタおよび通信ハードウェア）および複数のソフトウェアコンポーネント（例えば、複数のドライバ、プロトコルスタック）を含み得る。デバイスは、他のコンピューティングデバイス、無線アクセスポイント、または基地局等の別個の複数のデバイス、ならびにヘッドセット、プリンタまたは他のデバイス等の周辺機器であり得る。
接続７７０は、複数の異なるタイプの接続を含み得る。一般化するべく、デバイス７００は、セルラ接続７７２および無線接続７７４と共に図示されている。セルラ接続７７２は一般的に、セルラネットワーク接続と呼ばれ、ＧＳＭ（登録商標）（モバイル通信のためのグローバルシステム）または改変形態もしくは均等物、ＣＤＭＡ（ｃｏｄｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）または改変形態もしくは均等物、ＴＤＭ（ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）または改変形態もしくは均等物、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ、「４Ｇ」とも呼ばれる）、または他の複数のセルラサービス規格を介して提供されるもの等、複数の無線キャリアにより提供される。無線接続７７４は、セルラではない無線接続を指し、複数のパーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）など）、ローカルエリアネットワーク（ＷｉＦｉ（登録商標）など）、および／またはワイドエリアネットワーク（ＷｉＭａｘ（登録商標）など）、または他の無線通信が挙げられ得る。無線通信は、非固体媒体を介して変調された電磁放射の使用によるデータ転送を指す。有線通信は、固体通信媒体を介して行われる。
複数の周辺接続７８０は、周辺接続を行うハードウェアインターフェースおよびコネクタ、ならびにソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。デバイス７００は、他のコンピューティングデバイスに対する周辺デバイス（「ｔｏ」７８２）であり得ると共に、それに接続された複数の周辺デバイスを有するもの（「ｆｒｏｍ」７８４）でもあり得ることを理解されたい。一般に、デバイス７００は、デバイス７００上のコンテンツの管理（例えば、ダウンロードおよび／またはアップロード、変更、同期）などを目的として複数の他のコンピューティングデバイスに接続する「ドッキング」コネクタを有する。更に、ドッキングコネクタは、デバイス７００が例えば、複数の視聴覚または他のシステムに出力されるコンテンツを制御することを可能とする複数の特定の周辺機器に、デバイス７００が接続することを可能にし得る。
独自のドッキングコネクタまたは他の独自の接続ハードウェアに加えて、デバイス７００は、一般的または規格ベースの複数のコネクタにより周辺接続７８０を形成し得る。複数の共通のタイプとしては、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（いくつかの異なるハードウェアインターフェースのうちの任意のものを含み得る）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ（ＨＤＭＩ（登録商標））、ファイヤワイヤ（登録商標）、または他のタイプが挙げられ得る。
一実装において、集積回路は、第１の電流ミラー回路、および、第１のレッグと、第１のノードと第２のノードとの間で第１のレッグと並列接続の第２のレッグとを含む第１の出力段を有する第１のドライバ回路を備え、第１のレッグおよび第２のレッグは、各々、第１の差動信号対の各信号を受信し、第１の電流源は、第２のノードから電流を引き込み、第１の出力段は、第１の差動信号対に基づいた少なくとも１つの出力信号を提供する。集積回路は、第１の回路が閉じられた第１のドライバ回路の第１の動作モードと、第１の回路が開いた第１のドライバ回路の第２の動作モードとから選択される構成ロジックを更に備え、第１の回路は、第１のノードと供給電圧との間で結合され、第１の電流ミラー回路は、第１のノードに第１の電流信号を提供することから無効にされ、第１の電流ミラー回路は、第１の電流信号を第１のノードに提供するように構成される。
一実施形態において、電流ミラー回路は、第２の電流源および第１のトランジスタを含み、第１の動作モードは、切り替えられて、第１のトランジスタから分離された第２の電流源を含む。別の実施形態において、電流ミラー回路は、第２のトランジスタを更に含み、第２のモードは、第１の電流信号を駆動するべく切り替えられて第１のトランジスタと結合された第２の電流源を含み、第２のトランジスタは、第１のノードに、第１の電流信号をミラーリングする第２の電流信号を提供する。別の実施形態において、第２のモードは、第１の電流信号を駆動して、少なくとも１つの出力信号のバイアスおよび少なくとも１つの出力信号の変調のうちの１つを制御する第２の電流源を含む。別の実施形態において、第１の電流源は、第２のノードから電流を引き込み、少なくとも１つの出力信号の変調を制御する。
別の実施形態において、集積回路は、第１の入力部および第２の入力部を含む差動増幅器と、差動増幅器の第１の出力部を第１の入力部に結合する第１のフィードバックパスと、差動増幅器の第２の出力部を第２の入力部に結合する第２のフィードバックパスとを含む、第１のレシーバ回路を更に備え、第１の入力部および第２の入力部は、少なくとも１つの入力信号を受信し、少なくとも１つの入力信号に基づいて、差動増幅器は、第２の差動信号対に第１の出力部および第２の出力部を提供する。別の実施形態において、集積回路は、第２の電流ミラー回路と、第２の差動信号対を受信する第２の出力段とを含む第２のドライバ回路を更に備え、第１のドライバ回路の第１の動作モードおよび第１のドライバ回路の第２の動作モードからの選択とは独立に、構成ロジックは、更に、第２のドライバ回路の動作モードを選択して、第２の差動信号対に基づいた少なくとも１つの出力信号を提供する。
別の実装において、方法は、集積回路の第１のドライバ回路を結合して、第１の差動信号対を受信する段階を備える。第１のドライバ回路は、第１の電流ミラー回路、ならびに第１のレッグと、第１のノードおよび第２のノードの間の第１のレッグと並列接続の第２のレッグとを有する第１の出力段を備える。第１のドライバ回路は、電流を第２のノードから引き込む第１の電流源を更に含み、第１のドライバ回路を結合して、第１の差動信号対を受信する段階は、第１のレッグおよび第２のレッグを各々結合して、第１の差動信号対の異なるそれぞれの信号を受信する段階を有する。本方法は、第１の出力段を結合して、第１の差動信号対に基づいた少なくとも１つの出力信号を提供する段階と、第１のドライバ回路を構成する段階であって、第１の回路が閉じられた第１のドライバ回路の第１の動作モードと、第１の回路が開かれた第１のドライバ回路の第２の動作モードとから選択する段階を有する段階とを更に備え、第１の回路は、第１のノードと供給電圧との間で結合され、第１の電流ミラー回路は、第１のノードに第１の電流信号を提供することから無効にされ、第１の電流ミラー回路は、第１の電流信号を第１のノードに提供するように構成される。
一実施形態において、電流ミラー回路は、第２の電流源および第１のトランジスタを含み、第１の動作モードは、切り替えられて第１のトランジスタから分離された第２の電流源を含む。別の実施形態において、電流ミラー回路は、第２のトランジスタを更に含み、第２のモードは、第１の電流信号を駆動するべく切り替えられて第１のトランジスタと結合された第２の電流源を含み、第２のトランジスタは、第１のノードに、第１の電流信号をミラーリングする第２の電流信号を提供する。別の実施形態において、第２のモードは、第１の電流信号を駆動して、少なくとも１つの出力信号のバイアスおよび少なくとも１つの出力信号の変調のうちの１つを制御する第２の電流源を含む。別の実施形態において、第１の電流源は、第２のノードから電流を引き込み、少なくとも１つの出力信号の変調を制御する。 別の実施形態において、集積回路は、第１の入力部および第２の入力部を含む差動増幅器と、差動増幅器の第１の出力部を第１の入力部に結合する第１のフィードバックパスと、差動増幅器の第２の出力部を第２の入力部に結合する第２のフィードバックパスとを含む、第１のレシーバ回路を更に備え、第１の入力部および第２の入力部は、少なくとも１つの入力信号を受信し、少なくとも１つの入力信号に基づいて、差動増幅器は、第２の差動信号対に第１の出力部および第２の出力部を提供する。
別の実施形態において、集積回路は、第２の電流ミラー回路と、第２の差動信号対を受信する第２の出力段とを含む第２のドライバ回路を更に備え、方法は、第１のドライバ回路の第１の動作モードおよび第１のドライバ回路の第２の動作モードから選択する段階と独立に、第２のドライバ回路の動作モードを選択して、第２の差動信号対に基づいた少なくとも１つの出力信号を提供する段階を更に備える。別の実施形態において、第２のドライバ回路の動作モードを選択する段階は、第１の動作モードに対応する第３の動作モードおよび第２の動作モードに対応する第４の動作モードから選択する段階を有する。別の実施形態において、第１のドライバ回路は、第１の動作モードに対して構成され、第２のドライバ回路は、第４の動作モードに対して構成される。
別の実装において、システムは、複数の入力／出力接点を有するプリント回路基板を備える。システムは、プリント回路基板に結合された集積回路を更に備え、集積回路は、第１の電流ミラー回路、および、第１のレッグと、第１のノードと第２のノードとの間で第１のレッグと並列接続の第２のレッグとを含む第１の出力段を含む第１のドライバ回路を有し、第１のレッグおよび第２のレッグは、各々、第１の差動信号対の各信号を受信し、第１の電流源は、第２のノードから電流を引き込み、第１の出力段は、第１の差動信号対に基づいて複数の入力／出力接点に少なくとも１つの出力信号を提供する。集積回路の構成ロジックは、第１の回路が閉じられた第１のドライバ回路の第１の動作モードと、第１の回路が開いた第１のドライバ回路の第２の動作モードとのうち１つから選択されるようにセットされ、第１の回路は、第１のノードと供給電圧との間で結合され、第１の電流ミラー回路は、第１のノードに第１の電流信号を提供することから無効にされ、第１の電流ミラー回路は、第１の電流信号を第１のノードに提供するように構成される。
一実施形態において、電流ミラー回路は、第２の電流源および第１のトランジスタを含み、第１の動作モードは、切り替えられて第１のトランジスタから分離された第２の電流源を含む。別の実施形態において、電流ミラー回路は、第２のトランジスタを更に含み、第２のモードは、第１の電流信号を駆動するべく切り替えられて第１のトランジスタと結合された第２の電流源を含み、第２のトランジスタは、第１のノードに、第１の電流信号をミラーリングする第２の電流信号を提供する。別の実施形態において、第２のモードは、第１の電流信号を駆動して、少なくとも１つの出力信号のバイアスおよび少なくとも１つの出力信号の変調のうちの１つを制御する第２の電流源を含む。別の実施形態において、第１の電流源は、第２のノードから電流を引き込み、少なくとも１つの出力信号の変調を制御する。
別の実施形態において、集積回路は、第１の入力部および第２の入力部を含む差動増幅器と、差動増幅器の第１の出力部を第１の入力部に結合する第１のフィードバックパスと、差動増幅器の第２の出力部を第２の入力部に結合する第２のフィードバックパスとを含む、第１のレシーバ回路を更に備え、第１の入力部および第２の入力部は、少なくとも１つの入力信号を受信し、少なくとも１つの入力信号に基づいて、差動増幅器は、第２の差動信号対に第１の出力部および第２の出力部を提供する。別の実施形態において、集積回路は、第２の電流ミラー回路と、第２の差動信号対を受信する第２の出力段とを含む第２のドライバ回路を更に備え、第１のドライバ回路の第１の動作モードおよび第１のドライバ回路の第２の動作モードからの選択とは独立に、構成ロジックは、更に、第２のドライバ回路の動作モードを選択して、第２の差動信号対に基づいた少なくとも１つの出力信号を提供する。
信号通信の複数の技術およびアーキテクチャが本明細書において説明されている。上記の説明において説明を目的として、複数の特定の実施形態の完全な理解を提供するべく、多くの具体的な詳細が記載されている。しかし、複数の特定の実施形態が、これらの具体的な詳細がなくとも実施され得ることは、当業者には明らかであろう。他の複数の例において、複数の構造およびデバイスは、説明を不明瞭にすることを回避するべく、ブロック図の形態で示される。
本明細書において「一実施形態」または「実施形態」に言及する場合、当該実施形態に関連して説明された特定の機能、構造、または特性が、本発明の少なくとも一実施形態に含まれることを意味する。本明細書の様々な複数の箇所に「一実施形態において」という文言が現れても、全てが必ずしも同一の実施形態を指すわけではない。
本明細書における詳細な説明のいくつかの部分は、コンピュータメモリ内の複数のデータビットに対するオペレーションの複数のアルゴリズムおよびシンボル表現の観点から提示される。これらのアルゴリズムの説明および表現は、これらの作業の本質を他の当業者に最も効果的に伝えるべく、コンピューティング分野の当業者により用いられる手段である。アルゴリズムは、ここでは一般に、所望の結果をもたらす自己無撞着な一連の段階であると考えられる。複数の段階は、複数の物理量の物理的操作を必要とするものである。必ずしもそうではないが、通常、これらの量は、格納、伝送、組み合わせ、比較、そうでなければ操作が可能な、電気または磁気の信号という形態を取る。主に共通に用いる理由として、これらの信号を、ビット、値、要素、記号、文字、用語、数等として言及することが、時には好都合であることが明らかである。
しかし、これらおよび類似の用語の全ては、適切な物理量に関連するものであり、これらの量に適用される便宜的標記にすぎないことを念頭に置かれたい。本明細書の検討から明らかなように別途具体的に説明されない限り、説明全体を通じて、「処理」または「演算」または「算出」または「決定」または「表示」等の複数の用語を用いた検討は、コンピュータシステムのレジスタおよびメモリ内で物理（電子）量として表されたデータを、コンピュータシステムメモリもしくはレジスタ、または他のそのような情報のストレージ、送信もしくはディスプレイデバイス内で同様に物理量として表された他のデータへと操作および変換するコンピュータシステムまたは類似の電子コンピューティングデバイスのアクションおよび処理を指すことを理解されたい。
また、複数の特定の実施形態は、本明細書における複数の動作を実行する装置に関する。この装置は、必要とされる目的のために特に構築され得、またはコンピュータに格納されるコンピュータプログラムにより選択的に起動または再構成される汎用コンピュータを備え得る。そのようなコンピュータプログラムは、フロッピー（登録商標）ディスク、光ディスク、ＣＤ−ＲＯＭ、および磁気・光ディスク、リードオンリメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）ＥＰＲＯＭ、ＥＥＰＲＯＭ等のランダムアクセスメモリ（ＲＡＭ）、磁気もしくは光カードを含む任意のタイプのディスク等のコンピュータ可読ストレージ媒体、または電子命令を格納するのに好適で、コンピュータシステムバスに結合された任意のタイプの媒体に格納され得るが、これらに限定されない。
本明細書において提示される複数のアルゴリズムおよびディスプレイは、本質的に、任意の特定のコンピュータまたは他の装置に関連するものではない。様々な汎用システムが本明細書における教示により複数のプログラムと共に用いられ得、またはより特化した装置を構築して要求される方法の複数の段階を実行するのが好都合と判明する場合がある。様々なこれらのシステムに必要とされる構造は、本明細書の説明から明らかとなるであろう。更に、複数の特定の実施形態は、任意の特定のプログラミング言語を参照して説明されていない。本明細書において説明されるそのような複数の実施形態の教示を実装するべく、様々なプログラミング言語が用いられ得ることを理解されたい。
本明細書において説明されるもの以外にも、開示される複数の実施形態およびその実装に対して、その範囲を逸脱することなく様々な変更を行い得る。従って、本明細書における図示および例は、限定的な意味ではなく例示的な意味に解釈されるべきである。本発明の範囲は、以下の特許請求の範囲のみを参照して判断されるべきである。

Claims (20)

  1. 第１の電流ミラー回路、および、第１のレッグと、第１のノードと第２のノードとの間で前記第１のレッグと並列接続の第２のレッグとを含む第１の出力段を有する第１のドライバ回路と、
    第１の回路が閉じられた前記第１のドライバ回路の第１の動作モード、および前記第１の回路が開いた前記第１のドライバ回路の第２の動作モードの中から選択される構成ロジックと
    を備え、
    前記第１のレッグおよび前記第２のレッグは、各々、第１の差動信号対の各信号を受信し、
    第１の電流源は、前記第２のノードから電流を引き込み、
    前記第１の出力段は、前記第１の差動信号対に基づいた少なくとも１つの出力信号を提供し、
    前記第１の回路は、前記第１のノードと供給電圧との間で結合され、
    前記第１の電流ミラー回路は、前記第１のノードに第１の電流信号を提供することから無効にされ、
    前記第１の電流ミラー回路は、前記第１の電流信号を前記第１のノードに提供する、集積回路。
  2. 前記第１の電流ミラー回路は、第２の電流源および第１のトランジスタを含み、
    前記第１の動作モードは、切り替えられて前記第１のトランジスタから分離された前記第２の電流源を含む、請求項１に記載の集積回路。
  3. 前記第１の電流ミラー回路は、第２のトランジスタを更に含み、
    前記第２の動作モードは、第１の電流信号を駆動するべく切り替えられて前記第１のトランジスタと結合された前記第２の電流源を含み、
    前記第２のトランジスタは、前記第１のノードに、前記第１の電流信号をミラーリングする第２の電流信号を提供する、請求項２に記載の集積回路。
  4. 前記第２の動作モードは、前記第１の電流信号を駆動して、前記少なくとも１つの出力信号のバイアスおよび前記少なくとも１つの出力信号の変調のうちの１つを制御する前記第２の電流源を含む、請求項３に記載の集積回路。
  5. 前記第１の電流源は、前記第２のノードから電流を引き込み、前記少なくとも１つの出力信号の変調を制御する、請求項１または２に記載の集積回路。
  6. 第１の入力部および第２の入力部を含む差動増幅器と、
    前記差動増幅器の第１の出力部を前記第１の入力部に結合する第１のフィードバックパスと、
    前記差動増幅器の第２の出力部を前記第２の入力部に結合する第２のフィードバックパスとを含む、第１のレシーバ回路を更に備え、
    前記第１の入力部および前記第２の入力部は、少なくとも１つの入力信号を受信し、
    前記少なくとも１つの入力信号に基づいて、前記差動増幅器は、第２の差動信号対に前記第１の出力部および前記第２の出力部を提供する、請求項１、２、および５のいずれか１項に記載の集積回路。
  7. 第２の電流ミラー回路と、
    第２の差動信号対を受信する第２の出力段とを有する
    第２のドライバ回路を更に備え、
    前記第１のドライバ回路の前記第１の動作モードおよび前記第１のドライバ回路の前記第２の動作モードからの選択とは独立に、前記構成ロジックは、更に、前記第２のドライバ回路の動作モードを選択して、前記第２の差動信号対に基づいた少なくとも１つの出力信号を提供する、請求項１、２、５、および６のいずれか１項に記載の集積回路。
  8. 集積回路の第１のドライバ回路を結合して、第１の差動信号対を受信する段階と、
    第１の出力段を結合して、前記第１の差動信号対に基づいた少なくとも１つの出力信号を提供する段階と、
    前記第１のドライバ回路を構成する段階であって、
    第１の回路が閉じられた第１の動作モードと、
    前記第１の回路が開かれた第２の動作モードとから選択する段階を有する段階とを備え、
    前記第１のドライバ回路は、第１の電流ミラー回路、および、第１のレッグと、第１のノードと第２のノードとの間で前記第１のレッグと並列接続の第２のレッグとを含む前記第１の出力段を含み、
    第１の電流源は、前記第２のノードから電流を引き込み、
    前記第１のドライバ回路を結合して、前記第１の差動信号対を受信する段階は、前記第１のレッグおよび前記第２のレッグを各々結合して、前記第１の差動信号対の異なるそれぞれの信号を受信する段階を有し、
    前記第１の回路は、前記第１のノードと供給電圧との間で結合され、
    前記第１の電流ミラー回路は、前記第１のノードに第１の電流信号を提供することから無効にされ、
    前記第１の電流ミラー回路は、前記第１の電流信号を前記第１のノードに提供する、方法。
  9. 前記第１の電流ミラー回路は、第２の電流源および第１のトランジスタを含み、
    前記第１の動作モードは、切り替えられて前記第１のトランジスタから分離された前記第２の電流源を含む、請求項８に記載の方法。
  10. 前記第１の電流ミラー回路は、第２のトランジスタを更に含み、
    前記第２の動作モードは、第１の電流信号を駆動するべく切り替えられて前記第１のトランジスタと結合された前記第２の電流源を含み、
    前記第２のトランジスタは、前記第１のノードに、前記第１の電流信号をミラーリングする第２の電流信号を提供する、請求項９に記載の方法。
  11. 前記第２の動作モードは、前記第１の電流信号を駆動して、前記少なくとも１つの出力信号のバイアスおよび前記少なくとも１つの出力信号の変調のうちの１つを制御する前記第２の電流源を含む、請求項１０に記載の方法。
  12. 前記第１の電流源は、前記第２のノードから電流を引き込み、前記少なくとも１つの出力信号の変調を制御する、請求項８または９に記載の方法。
  13. 前記集積回路の第１のレシーバ回路を結合して、第２の差動信号対を受信する段階を更に備え、
    前記第１のレシーバ回路は、
    少なくとも１つの入力信号を受信する第１の入力部および第２の入力部を含む、差動増幅器と、
    前記差動増幅器の第１の出力部を前記第１の入力部に結合する第１のフィードバックパスと、
    前記差動増幅器の第２の出力部を前記第２の入力部に結合する第２のフィードバックパスとを含み、
    前記少なくとも１つの入力信号に基づいて、前記差動増幅器は、第２の差動信号対に前記第１の出力部および前記第２の出力部を提供する、請求項８、９、および１２のいずれか１項に記載の方法。
  14. 複数の入力／出力接点を有するプリント回路基板と、
    前記プリント回路基板に結合された集積回路とを備え、
    前記集積回路は、第１の電流ミラー回路、および第１のレッグと、第１のノードと第２のノードとの間で前記第１のレッグと並列接続の第２のレッグとを含む第１の出力段を含む第１のドライバ回路を有し、
    前記第１のレッグおよび前記第２のレッグは、各々、第１の差動信号対の各信号を受信し、
    第１の電流源は、前記第２のノードから電流を引き込み、
    前記第１の出力段は、前記第１の差動信号対に基づいて前記複数の入力／出力接点に少なくとも１つの出力信号を提供し、
    前記集積回路の構成ロジックは、
    第１の回路が閉じられた第１の動作モードと、
    前記第１の回路が開いた第２の動作モードとからの選択に対してセットされ、
    前記第１の回路は、前記第１のノードと供給電圧との間で結合され、
    前記第１の電流ミラー回路は、前記第１のノードに第１の電流信号を提供することから無効にされ、
    前記第１の電流ミラー回路は、前記第１の電流信号を前記第１のノードに提供する、システム。
  15. 前記第１の電流ミラー回路は、第２の電流源および第１のトランジスタを含み、
    前記第１の動作モードは、切り替えられて前記第１のトランジスタから分離された前記第２の電流源を含む、請求項１４に記載のシステム。
  16. 前記第１の電流ミラー回路は、第２のトランジスタを更に含み、
    前記第２の動作モードは、第１の電流信号を駆動するべく切り替えられて前記第１のトランジスタと結合された前記第２の電流源を含み、
    前記第２のトランジスタは、前記第１のノードに、前記第１の電流信号をミラーリングする第２の電流信号を提供する、請求項１５に記載のシステム。
  17. 前記第２の動作モードは、前記第１の電流信号を駆動して、前記少なくとも１つの出力信号のバイアスおよび前記少なくとも１つの出力信号の変調のうちの１つを制御する前記第２の電流源を含む、請求項１６に記載のシステム。
  18. 前記第１の電流源は、前記第２のノードから電流を引き込み、前記少なくとも１つの出力信号の変調を制御する、請求項１４または１５に記載のシステム。
  19. 第１の入力部および第２の入力部を含む差動増幅器と、
    前記差動増幅器の第１の出力部を前記第１の入力部に結合する第１のフィードバックパスと、
    前記差動増幅器の第２の出力部を前記第２の入力部に結合する第２のフィードバックパスとを含む、第１のレシーバ回路を更に備え、
    前記第１の入力部および前記第２の入力部は、少なくとも１つの入力信号を受信し、
    前記少なくとも１つの入力信号に基づいて、前記差動増幅器は、第２の差動信号対に前記第１の出力部および前記第２の出力部を提供する、請求項１４、１５、および１８のいずれか１項に記載のシステム。
  20. 第２の電流ミラー回路と、
    第２の差動信号対を受信する第２の出力段とを含む
    第２のドライバ回路を更に備え、
    前記第１のドライバ回路の前記第１の動作モードおよび前記第１のドライバ回路の前記第２の動作モードからの選択とは独立に、前記構成ロジックは、更に、前記第２のドライバ回路の動作モードを選択して、前記第２の差動信号対に基づいた少なくとも１つの出力信号を提供する、請求項１４、１５、１８、および１９のいずれか１項に記載のシステム。
JP2016531636A 2013-12-20 2013-12-20 構成可能なトランシーバ回路アーキテクチャ Active JP6436169B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/077310 WO2015094376A1 (en) 2013-12-20 2013-12-20 Configurable transceiver circuit architecture

Publications (2)

Publication Number Publication Date
JP2017510093A true JP2017510093A (ja) 2017-04-06
JP6436169B2 JP6436169B2 (ja) 2018-12-12

Family

ID=53403455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016531636A Active JP6436169B2 (ja) 2013-12-20 2013-12-20 構成可能なトランシーバ回路アーキテクチャ

Country Status (6)

Country Link
US (1) US9787264B2 (ja)
EP (1) EP3084976B1 (ja)
JP (1) JP6436169B2 (ja)
KR (1) KR101830687B1 (ja)
CN (1) CN105981305B (ja)
WO (1) WO2015094376A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018007143B4 (de) * 2018-09-10 2019-10-10 Inova Semiconductors Gmbh Effiziente Leitungstreibervorrichtung zur Datenflusskontrolle
EP3795302A1 (de) * 2019-09-23 2021-03-24 Hilti Aktiengesellschaft Robuste kommunikation
EP3835476B1 (en) * 2019-12-10 2024-04-03 The Procter & Gamble Company Clothes drying system having control based on surrounding temperature detection
WO2021128209A1 (zh) * 2019-12-26 2021-07-01 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216486A (ja) * 1998-11-19 2000-08-04 Matsushita Electric Ind Co Ltd レ―ザ―駆動回路および光送受信装置
JP2000354055A (ja) * 1999-04-06 2000-12-19 Matsushita Electric Ind Co Ltd 定電流出力回路
JP2003249826A (ja) * 2002-02-25 2003-09-05 Nec Corp 差動回路及び増幅回路及びそれを用いた表示装置
US20040246026A1 (en) * 2003-06-06 2004-12-09 Microsoft Corporation Method and apparatus for multi-mode driver
JP2005244276A (ja) * 2004-02-24 2005-09-08 Oki Electric Ind Co Ltd 差動増幅回路
US20080079462A1 (en) * 2006-09-29 2008-04-03 Parade Technologies, Ltd. Digital A/V Transmission PHY Signaling Format Conversion, Multiplexing, and De-Multiplexing
US7961014B2 (en) * 2009-10-26 2011-06-14 Analog Devices, Inc. Apparatus and method for providing multi-mode clock signals
JP2012156448A (ja) * 2011-01-28 2012-08-16 Oki Data Corp 演算増幅器、駆動回路、駆動装置、および画像形成装置
JP2012527205A (ja) * 2009-05-16 2012-11-01 アルカテル−ルーセント 帰還線の分散制御を備えるトランスインピーダンス増幅器
WO2013046415A1 (ja) * 2011-09-29 2013-04-04 富士通株式会社 光モジュール
JP2013135314A (ja) * 2011-12-26 2013-07-08 Toshiba Corp 差動出力回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556992A (en) * 1978-06-30 1980-01-18 Ibm Current drive circuit
US5418492A (en) * 1993-10-01 1995-05-23 Industrial Technology Research Institute Fully differential non-op-amp-based positive feedback BJT biquad filter
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
JP3363133B2 (ja) * 2000-07-21 2003-01-08 住友電気工業株式会社 波長多重分割伝送方法およびそのシステム
US6495997B2 (en) * 2001-02-15 2002-12-17 Intel Corporation High impedance current mode voltage scalable driver
US6771105B2 (en) * 2001-09-18 2004-08-03 Altera Corporation Voltage controlled oscillator programmable delay cells
EP1357663B1 (en) * 2002-02-25 2011-06-29 NEC Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
US7269357B2 (en) * 2002-08-02 2007-09-11 Finisar Corporation Transceiver with programmable signal parameters
US6982559B2 (en) * 2004-01-14 2006-01-03 Kyocera Wireless Corp. Accurate and efficient sensing circuit and method for bi-directional signals
US7209502B2 (en) * 2004-02-12 2007-04-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Open loop laser power control for optical navigation devices and optical systems
US7215199B2 (en) * 2004-10-15 2007-05-08 Broadcom Corporation Method and system for simplifying common mode feedback circuitry in multi-stage operational amplifiers
JP2008092530A (ja) * 2006-10-05 2008-04-17 Nec Electronics Corp 信号伝送回路
US7884658B2 (en) * 2007-03-30 2011-02-08 The Trustees Of Columbia University In The City Of New York Circuits for forming the inputs of a latch
US7652528B2 (en) * 2008-02-06 2010-01-26 Infineon Technologies Ag Analog switch controller
CN102096079B (zh) * 2009-12-12 2013-12-11 杭州中科微电子有限公司 一种多模式多频段卫星导航接收机射频前端构成方法及其模块
CN102088284B (zh) * 2010-12-24 2013-01-02 厦门优迅高速芯片有限公司 一种pecl电平接口电路
US9424849B2 (en) * 2011-12-14 2016-08-23 Cirrus Logic, Inc. Data transfer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216486A (ja) * 1998-11-19 2000-08-04 Matsushita Electric Ind Co Ltd レ―ザ―駆動回路および光送受信装置
JP2000354055A (ja) * 1999-04-06 2000-12-19 Matsushita Electric Ind Co Ltd 定電流出力回路
JP2003249826A (ja) * 2002-02-25 2003-09-05 Nec Corp 差動回路及び増幅回路及びそれを用いた表示装置
US20040246026A1 (en) * 2003-06-06 2004-12-09 Microsoft Corporation Method and apparatus for multi-mode driver
JP2005244276A (ja) * 2004-02-24 2005-09-08 Oki Electric Ind Co Ltd 差動増幅回路
US20080079462A1 (en) * 2006-09-29 2008-04-03 Parade Technologies, Ltd. Digital A/V Transmission PHY Signaling Format Conversion, Multiplexing, and De-Multiplexing
JP2012527205A (ja) * 2009-05-16 2012-11-01 アルカテル−ルーセント 帰還線の分散制御を備えるトランスインピーダンス増幅器
US7961014B2 (en) * 2009-10-26 2011-06-14 Analog Devices, Inc. Apparatus and method for providing multi-mode clock signals
JP2012156448A (ja) * 2011-01-28 2012-08-16 Oki Data Corp 演算増幅器、駆動回路、駆動装置、および画像形成装置
WO2013046415A1 (ja) * 2011-09-29 2013-04-04 富士通株式会社 光モジュール
JP2013135314A (ja) * 2011-12-26 2013-07-08 Toshiba Corp 差動出力回路

Also Published As

Publication number Publication date
KR20160075608A (ko) 2016-06-29
CN105981305A (zh) 2016-09-28
WO2015094376A1 (en) 2015-06-25
JP6436169B2 (ja) 2018-12-12
EP3084976B1 (en) 2018-07-04
EP3084976A4 (en) 2017-05-31
KR101830687B1 (ko) 2018-02-21
EP3084976A1 (en) 2016-10-26
CN105981305B (zh) 2019-05-14
US20160301372A1 (en) 2016-10-13
US9787264B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
JP6400745B2 (ja) スイッチングジッタを低減する装置及び方法
KR101688349B1 (ko) 저 스윙 전압 모드 구동기
TWI489799B (zh) 具有等化及可控制雷射互連介面的光學收發器
US10565153B2 (en) Auto detection and adaptive configuration of HDMI ports
US20190139592A1 (en) Apparatus, method and system for providing termination for multiple chips of an integrated circuit package
KR101287228B1 (ko) 프로그래머블 온칩 저항 종단을 가진 저전압 차동 신호 드라이버, 디바이스 및 변환 방법
TWI590636B (zh) 歪斜容忍時脈復原架構
US9401706B2 (en) Apparatus, system and method for providing switching with a T-coil circuit
JP6436169B2 (ja) 構成可能なトランシーバ回路アーキテクチャ
CN107077302B (zh) 用于与主机系统进行接口的装置和方法
JP2017520221A (ja) Ｕｓｂ標準ａコネクタを介したベースバンドｐｄ通信
US20160267044A1 (en) Methods and apparatus for equalization of a high speed serial bus
CN101938273A (zh) 促成可配置输入/输出(i/o)端接电压基准的方法和系统
US20190007764A1 (en) Head-mounted display device and head-mounted display system
JP7417767B2 (ja) データケーブル及び充電機器
US11128121B2 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
KR20140126197A (ko) 드라이버 및 이를 포함하는 메모리 컨트롤러
JP2018529301A (ja) 電源アダプタ、端末装置、充電システム及び充電方法
CN113424440B (zh) 缓冲翻转电压跟随器和低压差稳压器的概念
WO2022126341A1 (zh) 通信系统、链路训练方法及相关设备
US9252727B2 (en) Peripheral apparatus
JP2011234132A (ja) マザーボード
US20140184349A1 (en) Apparatus, system and method for configuring signal modulation
TW201245969A (en) Electronic apparatus with circuit architecture for bus sharing

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6436169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250