CN103984670A - 多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置 - Google Patents

多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置 Download PDF

Info

Publication number
CN103984670A
CN103984670A CN201410148759.4A CN201410148759A CN103984670A CN 103984670 A CN103984670 A CN 103984670A CN 201410148759 A CN201410148759 A CN 201410148759A CN 103984670 A CN103984670 A CN 103984670A
Authority
CN
China
Prior art keywords
power
power supply
vid
processor
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410148759.4A
Other languages
English (en)
Other versions
CN103984670B (zh
Inventor
R·穆图卡鲁帕恩
H·K·克里希纳穆尔蒂
M·维尔马
P·帕特拉
U·B·卡达利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201610882991.XA priority Critical patent/CN107066069B/zh
Publication of CN103984670A publication Critical patent/CN103984670A/zh
Application granted granted Critical
Publication of CN103984670B publication Critical patent/CN103984670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及多电压识别(VID)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置。所描述的是一种装置，包括：第一和第二处理核以及PCU，所述PCU用于：为装置外部的管芯外调节器产生第一VID，第一VID导致产生用于第一处理核的第一电源；并产生不同于第一VID的第二VID，第二VID导致产生用于第二处理核的第二电源。所描述的是一种装置，包括：可由数字总线控制的多个功率门晶体管，所述多个功率门晶体管用于为处理核提供第一电源，并接收作为输入的第二电源；ADC用于接收第一电源，并产生代表第一电源的数字输出；以及用于接收代表的数字输出、并产生用于控制所述多个功率门晶体管的数字总线的控制器。

Description

多电压识别(VID)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置
背景技术
现有的低压差(LDO)调节器架构使用模拟电压以控制LDO的栅极驱动。产生模拟电压会需要细致地设计产生模拟电路的电路。这些电路通常不能随工艺技术很好地缩放。为了调节LDO的输出电压，在LDO的输入电源电压与输出电压之间会需要裕量(head room)(例如，大约50mV至100mV)。关于模拟LDO的解决方案，存在很多挑战。
例如，模拟LDO的反馈回路的稳定性可能极其依赖于封装寄生参数和输出极点。结果，为了获得反馈回路的稳定性，会造成带宽的损失。模拟LDO还可能在其输出节点处表现出用于LDO正常运行的最小的压差(例如，50mV至100mV)。当输入电源降低时，这种最小压差成为难题。由于影响DC设置点精度的增益限制，模拟LDO还会表现出有限的直流(DC)偏移误差。在模拟设计方面也存在多种集成和设计难题，尤其是那些使用双回路架构的模拟设计。
附图说明
本公开内容的实施例将从以下给出的的具体实施方式部分和本公开内容的各实施例的附图中得到更全面的理解，然而，具体实施方式部分和附图不应理解为将本公开内容限定于特定的实施例，而仅用于解释和理解。
图1是根据本公开内容的一个实施例的具有多个电压识别信号的功率架构。
图2是使用功率门(power-gate)为在相同性能水平运行的处理器模块提供功率的片上系统(SOC)的运行架构图。
图3是使用功率门为在不同性能水平运行的处理器模块提供功率的SOC的运行架构图。
图4是使用LDO为在不同性能水平运行的处理器模块提供功率的SOC的运行架构图。
图5是根据本公开内容的一个实施例的使用数字可合成LDO VR(DLDO VR)为在不同性能水平运行的处理器模块提供功率的SOC的运行架构图。
图6是根据本公开内容的一个实施例的DLDO VR。
图7是根据本公开内容的一个实施例的用于实现DLDO VR的控制器的数学模型。
图8是示出了根据本公开内容的一个实施例的以旁路和LDO模式运行DLDO VR的时序图。
图9示出了根据本公开内容的一个实施例的有效功率门在功率门的集合体(bank)中轮转的轮转方案。
图10示出了根据本公开内容的一个实施例的具有布置在集合体中的功率门器件的处理器核的平面图。
图11是示出了根据本公开内容的一个实施例的功率门的集合体中的有效功率门的轮转的时序图。
图12是根据本公开内容的一个实施例的具有用于改善功率门的可靠性的多VID功率架构、DLDO VR和／或装置的智能设备或计算机系统或SOC。
具体实施方式
随着多核处理器的出现，出于最佳功率性能的权衡，可以为片上系统(SOC)中的各处理器(和／或处理器核)提供可变电源电压。在一个实施例中，基于所要求的性能来设置到SOC中的每个处理器的电源电压。在一个实施例中，为每个基于电压识别(VID)的处理器提供独立电源。在这个实施例中，各处理器具有由其自身的VID控制的其自身的电源。在一个实施例中，如果SOC中的一个处理器需要在较低的电源下运行(例如，因为其需要执行的工作负载较小)，该处理器的相关VID请求SOC外部的电源模块向该处理器提供较低的电源。在这个实施例中，其它请求在较高的电源下运行的处理器持续在较高的电源下运行，因为它们各自的VID通知电源模块维持较高的电源。
在一个实施例中，在SOC内部集成的集成调压器(VR)用于为SOC中的各处理器提供电源。在这个实施例中，固定的电压功率轨被用作集成VR的输入，并且由集成VR为各处理器产生基于VID的电源电压。在一个实施例中，集成VR以从较高的输入供电电压开始的逐步降低的模式运行。在一个实施例中，集成VR通过级联两个VR——一个VR从电池电源(或电源插座)到SOC，而另一个VR从SOC内到与各处理器相关的独立的VR-来运行。
实施例描述了一种装置(例如SOC、处理器、计算机系统等)，其包括：第一处理核；第二处理核；和功率控制单元(PCU)，其用于为该装置之外的管芯外VR产生第一VID(也称为外部VID)，第一VID导致产生用于第一处理核的第一电源；并产生不同于第一VID的第二VID(也称为内部VID)，第二VID导致产生用于第二处理核的第二电源。
具有第一(外部)和第二(内部)VID的一个非限制性的效果是第一VID被设置用于以最优性能运行的处理核(例如，具有高频率和功率需求的超频(turbo)模式)，而第二VID和其它内部VID(即，SOC之内)用于以较低的性能(例如，低功率模式、待机模式、休眠模式)运行的其它处理核。通过将VID分成外部和内部VID，能最优管理SOC的整体功率性能，因为不同的处理器能够在不同的电源上运行。
实施例描述了一种装置，例如，数字低压差(DLDO)VR，其包括：能够由数字总线控制的多个功率门晶体管，所述多个功率门晶体管用于为处理核提供第一电源，并用于接收作为输入的第二电源；用于接收第一电源和产生代表第一电源的数字输出的模数转换器(ADC)；用于接收代表第一电源的数字输出和产生用于控制多个功率门晶体管的数字总线的控制器。
DLDO VR具有若干技术效果。一些非限制性的技术效果包括接近消除DLDO VR的控制器内的直流通路，因为其是在待机模式具有低静态电流的合成逻辑。在一个实施例中，DLDO VR控制器的系数是可重新编程的，这允许DLDO VR中的回路进行后期调谐，甚至在制造SOC之后。在一个实施例中，DLDO VR的控制器补偿DLDO VR的输出节点上的极点，并因此在DLDO VR回路内存在几乎为零的DC增益误差。实施例的DLDO VR允许功率门的软启动使用数字控制。DLDO VR的架构允许设计者采用类似的权重对功率门的分配进行控制，以确保到(由DLDO VR驱动的)负载的所有部分的功率传输均匀。
DLDO VR的实施例允许利用像非对称／非线性增益函数的非线性控制特征以改善VR的下降响应(droop response)。DLDO VR的实施例允许通过数字VID代码限定输入电压，数字VID代码在数字域中更加容易实现(相较于模拟电路)。由于较多的DLDO VR电路是数字式的(相较于通常的LDO)，DLDO VR的实施例允许集成较简单的可测性设计(DFT)电路。这种DFT能够允许高容量制造(HVM)测试。
实施例描述了一种用于改善功率门的可靠性的装置，该装置包含：多行功率门晶体管；和用于控制多行中每一行中的功率门晶体管的控制单元，其中控制单元用于随时间轮转功率门的有效行，使得全部的有效功率门在轮转期间是相同的。
以上论述的装置的一个非限制性的技术效果是器件老化和其它的可靠性问题(例如，电迁移，自身的加热，等等)通过轮转在功率门的集合体中的功率门的一个(或多个)有效行得以减轻。术语“有效”通常指的是开启的器件。根据说明书，所述实施例的其它技术效果将是明显的。
在下面的描述中，讨论了很多细节以提供对本公开内容的实施例的更透彻的解释。然而对本领域技术人员而言将显而易见的是，本公开内容的实施例可在没有这些特定的细节的情况下被实施。在其它实例中，以方框图形式而不是详细地示出公知的结构和器件，以便避免使本公开内容的实施例难以理解。
注意，在实施例的相应附图中，以线来表示信号。一些线可以较粗，用以指示更多的组成信号路径，和／或在一端或多端具有箭头，用以指示主要信息流方向。这种指示并非旨在是限制性的。相反，结合一个或多个示例性实施例来使用这些线，以便更易于理解电路或逻辑单元。按照设计需要或偏好所规定的，任何所表示的信号实际上可以包括一个或多个信号，其可以在两方向中的任意一方向上传播，并可以以任何适合类型的信号方案来实现。
在说明书全文和权利要求书中，术语“连接的”表示在相连的事物之间的直接电气连接，而没有任何中间器件。术语“耦合的”表示在相连的事物之间的直接电气连接，或者通过一个或多个无源或有源中间器件的间接连接。术语“电路”表示一个或多个无源和／或有源部件，布置它们以使其相互协作，以提供预期的功能。术语“信号”表示至少一个电流信号、电压信号或数据／时钟信号。“一”和“所述”的含义包括复数的引用。“在......中”的含义包括“在......中”和“在......上”。
术语“缩放”通常指的是将来自一种工艺技术的设计(示意图和布局)转换为另一种工艺技术。术语“缩放”通常还指在相同的技术节点内减小布局和器件尺寸。词语“基本上”、“接近”、“近似”、“约为”、“约”通常指代在目标值的+／-20％内。
除非另有指明，使用序数词“第一”、“第二”、和“第三”等来描述共同对象仅仅表明指代相似对象的不同实例，而并非旨在暗示如此描述的对象必须在时间上、空间上、排序上或以任何其它方式处于给定的顺序。
为了实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还可以包括三栅极和FinFet晶体管。源极和漏极端子可以是相同的端子，在本文中可以互换地使用。本领域技术人员会理解，在不脱离本公开内容的范围的情况下，也可以使用其它晶体管，例如双极结型晶体管-BJT PNP／NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
术语“功率状态”或“功率模式”通常指的是处理器或SOC的性能水平。功率状态可以由2011年11月23日出版的5.0版本的高级配置与电源接口(ACPI)规范来定义。然而，实施例并不限定于ACPI功率状态。也可以使用其它标准和非标准定义的功率状态。
图1是根据本公开内容的一个实施例的具有多个VID信号的功率架构100。在一个实施例中，功率架构100包括处理器101、功率模块集成电路(PMIC)102和操作系统103。
在一个实施例中，处理器101包括一个或多个处理核1051-N，其中‘N’是大于1的整数。在一个实施例中，控制单元104(例如，功率控制单元(PCU)用于(例如，通过操作系统103)产生至少两个VID代码以对处理器101的各种部件进行供电。
在一个实施例中，PCU104向PMIC102发出VID107(也称为外部VID或第一VID)。在一个实施例中，PMIC102是管芯外VR，即，未与处理器101集成在同一管芯上。在一个实施例中，PMIC102位于和用于处理器101的封装相同的封装内。在一个实施例中，PMIC102完全集成在处理器101内(即，PMIC102与处理器101处于同一管芯上)。
在一个实施例中，VID107是7位的VID代码。在其它实施例中，更少或更多位的代码可用于表示VID。在一个实施例中，VID107是请求代码，用于请求PMIC102提供与VID107相对应的电源。在一个实施例中，PMIC102接收外部电源106(例如，来自电源插座、计算机电池等)并产生与VID107相对应的经调解的第一电源108。例如，VID107指示PMIC102，需要1.15V来向处理器101供电。PMIC102然后产生作为第一电源108的经调节的1.15V电源。在一个实施例中，一些或全部处理核1051-N接收第一电源108。
在一个实施例中，PCU104向一些或全部处理核1051-N发出第二VID109(也称为内部VID)。在一个实施例中，各处理器核接收独立VID(为简单起见，显示为单条总线109)。在该实施例中，各独立VID109为单个处理器核提供电源设置。在一个实施例中，各处理核包括数字低压差(DLDO)电压调节器，例如1101-N，其中‘N’是整数。参考图6对DLDO VR进行描述。
回头参考图1，在一个实施例中，各DLDO VR接收作为输入电源的第一电源108，并且还接收VID109，其用于指示DLDO VR为那个核产生输出电源的特定电平。例如，DLDO VR1101接收VID109，并为使用1.15V的第一电源108的核-11051产生0.9V的经调节的电源。在另一个实例中，DLDO VR1102接收其相应的VID109，并为将1.15V的第一电源108用作输入的核-21052产生0.9V的经调节的电源。利用以上的实例，在一个实施例中，甚至当第一电源108被外部VID107降低至1.0V的时候，DLDO VR1101也可以无缝地(即，对于负载无缝的)从先前的1.15V提供0.9V的经调节的电源。
在一个实施例中，单个处理器核1051-N经由集成的VR(例如，DLDO VR1101-N)耦合到第一电源108，且这些集成的VR的输出电压由内部VID109限定。在一个实施例中，内部VID109还是类似于外部VID107的7位代码。在其它的实施例中，内部VID109和外部VID107具有不同的位数。
在一个实施例中，外部VID107的设置由想要以最高性能(例如，高功率和高频率-超频模式)运行的(处理器核1051-N中的)处理器核需要的电压进行限定。在一个实施例中，那个处理器核的DLDO VR以旁路模式运行，并接收内部VID109，以使DLDO VR的控制器开启DLDO VR的全部功率门。在该实施例中，对于所有其它具有较低性能需求的处理核而言，设置用于这些处理核的内部VID109，使得相应的DLDO VR(或集成VR)具有较低的输出电压以匹配所需性能的要求。
在一个实施例中，由于以最高性能运行的处理核将使其集成VR(即，DLDO MR)以旁路模式运行(即，所有或大部分的功率门都处于开启状态)，不存在由于两个或更多的VR的级联效应引起的功率损失(或损失接近于零)。在该实施例中，针对所有其它运行在较低性能模式的处理核，功率得以节省，因为按比例减小了用于相应的VR(即，那些以较低的性能模式运行的处理器的DLDO VR)的输入电源电压。在一个实施例中，当所有的处理核1051-N以相同的性能模式运行时，那么所有的集成VR都处于旁路模式，并且由外部VID107设置用于处理核1051-N的电压。在一个实施例中，不同的处理核可无缝地转换进入不同的功率状态，并且内部和外部VID(109和107)可根据各种不同的情况的需要而变化。
虽然图1的实施例示出了具有利用DLDO VR1101-N的多个VID的功率架构，但在一个实施例中，其它电压调节器的架构也可用于替代使用了多个VID的DLDO VR1101-N。
图2是利用功率门为以相同的性能水平运行的处理器模块供电的片上系统(SOC)的运行架构图200。应当指出，图2的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以与所述方式相类似的任意方式运行或工作，但并不限于此。
架构图200示出了SOC201，其能以多种可能的性能模式运行。在该实例中，描述了三种性能模式——超频模式202、高频模式(HFM)203和低频模式(LFM)204。这三种性能模式被列在SOC201的左侧，并由代表所述性能模式的运行电源电平的虚线分开。
例如，作为最高性能模式的超频模式202以最高电源1.15V运行。在较高的电源下，设备用于以与在较低的电源下运行的相同设备相比更高的速度运行，而其它方面都是相同的。作为中等性能模式的HFM203以0.9V的电源运行。作为最低性能模式(例如，低功率模式，睡眠模式，待机模式，等等)的LFM204以0.75V的电源运行。虽然架构图200示出了三种性能模式，但可使用任意数量的性能模式。描述了三种性能模式以避免使实施例难以理解。
架构图200示出了PMIC102，其接收来自电源(例如电池、壁装插座等)的输入电源106，并根据外部VID107产生经调节的第一电源108。输入电源106通常高于第一电源108。例如，输入电源106可以处于4.5V至2.6V的范围内，而第一电源108处于1.5V至0.7V的范围内。
所示出的SOC201具有两个处理器模块——用于以三种模式中的任意一种模式运行的处理器模块-1205-1和处理器模块-2205-2。然而，SOC201可具有任意数量的处理器模块。在一个实施例中，各处理器模块像处理器101一样具有多个处理核1051-N。在一个实施例中，各处理模块是处理核。
架构图200示出了以超频模式202运行的处理器模块205-1和205-2，超频模式202运行在1.15V。在一个实施例中，相应的DLDO VR1101和1102以旁路模式(即，以功率门模式，在该模式下所有(或接近所有)的功率门(在该实例中PG-1和PG-2)被开启)运行，以便为处理器模块205-1和205-2提供最高的电源。PG-1和PG-2以位于相应的处理器模块205-1和205-2上方的虚线示出。在一个实施例中，内部VID109指示相应的DLDO VR1101和1102以所有功率门都开启的旁路模式运行。例如，以PG-1和PG-2示出处于功率门模式中的DLDO VRs1101和1102。
图3和图4示出了SOC的架构图，其仅利用了常规的外部VID107(即，没有引起用于处理器模块的独立的电源电平管理的内部VID)。
图3是SOC301的运行架构图300，其利用功率门来为以不同性能水平运行的处理器模块供电。应当指出，图3的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
SOC301类似于SOC201，只是SOC301的处理器模块运行在变化的性能模式中，而SOC201的处理器模块运行在超频模式中。图3类似于图2，只是处理器模块-2205-2运行在HFM203中，而处理器模块-1205-1运行在超频模式202中。
如果处理器模块-2205-2继续利用PG-2接收其电源，那么为了使处理器模块-2205-2在HFM203中运行，处理器模块-2205-2降低运行频率的同时，仍然继续从PG-2(其从第一电源108得到该电源)接收较高的电源。架构图300描绘了当SOC301以较低效率运行时的情况，因为其利用PG-2(功率门)为处理器模块-2205-2提供电源，并未针对处理器模块-2205-2提供专用的较低的电源电平。
图4是SOC401的运行架构图400，其利用LDO为运行在不同性能水平的处理器模块供电。应当指出，图4的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
SOC401类似于SOC301，只是处理器模块利用LDO而不是功率门来接收其各自的电源——处理器模块-1205-1从LDO-1接收其电源，而处理器模块-2205-2利用LDO-2接收其电源。为运行LDO，对输入电源(第一电源108)进行调节，以便为处理器模块提供输出电源。为了使LDO正确运行，LDO可能需要电压裕量。
为提供所述裕量，PMIC102为LDO-1提供高于1.15V(例如1.3V)(参考图2-3示出的，其仅利用功率门来为其各自的处理器模块提供电源)的第一电源108，LDO-1为运行在超频模式202中的处理器模块-1205-1提供电源。利用LDO为处理器模块提供电源，使用了实线(与用于功率门PG的虚线不同)。在该实例中，处理器模块-2205-2接收较低的电源(例如，0.9V)，因为不同于图3中的PG-2，LDO-2用于利用第一电源108(在该实例中为1.3V)来为处理器模块-2205-2提供较低的经调节的电源。
相较于架构图300中的处理器模块-2205-2，架构图300的处理器模块-2205-2以较高的功率效率运行，因为LDO-2为处理器模块-2205-2提供较低的电源，使其使用较低的电源和较低的频率运行在HFM203(其是相较于超频模式202而言较低的性能模式)中。然而，SOC401相较于SOC301而言会整体以较低的功率效率运行，因为，为了向功率模块-1205-1提供电源，将较高的第一电源108提供给处理器模块-1205-1。
图5是根据本公开内容的一个实施例的SOC501的运行架构图500，其利用数字可合成(synthesizable)LDO VR(DLDO VR)来为运行在不同性能水平的处理器模块供电。应当指出，图5的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。架构图500应用参考图1探讨的多个VID，并解决了参考图3-4探讨的功率效率的问题。以免使本公开内容的实施例难以理解，参考图1-4对图5进行说明。
在一个实施例中，PMIC102提供了第一电源108，其被设置为运行SOC501中的处理器模块的最高性能的水平。在架构图500中，处理器模块-1505-1运行在超频模式202中，而处理器模块-2505-2运行在HFM203性能模式中。由于超频模式202在该示例中利用1.15V运行，PMIC102经由PCU104提供的外部VID107将第一电源108设置为1.15V。在一个实施例中，将第一电源108提供给SOC501的所有处理器模块。
在一个实施例中，DLDO VR1101为处理器模块-1505-1提供电源，而DLDO VR1102为处理器模块-2505-2提供电源。在一个实施例中，来自PCU104的内部VID109指示DLDO VR1101以旁路模式运行，因为处理器模块-1505-1以最高性能模式(即，超频模式202)运行，最高性能模式采用最高电源水平(例如1.15V)运行。在该实施例中，DLDO VR1101通过开启所有(或基本上所有)的功率门而以旁路模式运行，使得从第一电源108到提供给处理器模块-1505-1的电源的功率下降最小或没有功率下降。在该实施例中，由于DLDO VR1101没有以LDO模式运行，所以DLDO VR1101无需专门的裕量，并且PMIC102因此不需要提供像参考图4提供的那样的较高的电源。
在一个实施例中，DLDO VR1102为处理器模块-2505-2提供电源。在一个实施例中，来自PCU104的内部VID109指示DLDO VR1102以LDO模式运行，因为处理器模块-2505-2运行在相较于采用较低的电源电平(例如，0.9V，而非1.15V)运行的超频模式(即，HFM203)而言较低的性能模式中。在该实施例中，DLDO VR1102通过以下方式而以LDO模式运行：在反馈回路中运行并开启足够多的功率门，从而使得输出电源从第一电源108降低至提供给处理器模块-2505-2的电源(例如，0.9V)。在该实施例中，将较低的第一电源108(相较于图4的第一电源108)作为输入电源提供给DLDO VR1102，并且因此不会通过该实施例观察到参考图3和4描述的功率效率损失。
图6是根据本公开内容的一个实施例的DLDO VR600(例如，DLDOVR1101)。应当指出，图6的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
在一个实施例中，DLDO VR600包括逻辑601和功率门602，用于为负载603提供选通电源613。在一个实施例中，逻辑601包括控制单元604、模数转换器(ADC)605和数模转换器(DAC)606。在一个实施例中，控制单元604包括控制器604a和译码器604b。在一个实施例中，控制器604a接收ADC605的输出，以产生信号611，其代表功率门602的强度。在一个实施例中，译码器604b接收信号611，并将其译码为数字代码612，以开启／关断功率门602。在一个实施例中，译码器604b产生二进制编码的数字代码612。在一个实施例中，译码器604b产生温度计编码的数字代码612。在另一个实施例中，译码器604b采用其它形式的编码方案来产生数字代码612。
在一个实施例中，译码器604b接收来自PCU104的旁路信号，用于指示DLDO VR600以旁路模式运行。在一个实施例中，译码器604b产生数字代码612，用于在旁路信号表示旁路模式时，使所有(或基本上所有)的功率门开启。在该实施例中，ADC605和控制器604a的输出是旁路的。在一个实施例中，当602的所有(或基本上所有)的功率门都开启时，选通电源613基本上与未选通电源108(在电压电平和电流驱动上)相同(与第一电源108相同)。在一个实施例中，当旁路信号表示DLDO VR600应当以正常模式(即，LDO模式)运行时，译码器604b对来自控制器604a的信号611进行译码。在该实施例中，ADC605没有被旁路，且从608到612的反馈回路是工作的。
在一个实施例中，译码器604b接收pgt_en信号(功率门启用)用于启用或停用功率门602。例如，当处理器模块以LFM204(最低功率状态)运行时，功率门602关断，使得选通电源613浮置。在该实例中，pgt_en信号指示译码器604b产生数字代码612，其关断功率门602中的所有的功率门器件。在一个实施例中，当启用pgt_en信号时，译码器604b以正常(即，LDO模式)或旁路模式运行。
在一个实施例中，控制器604a接收选通电源613的数字表示，并确定是否升高或降低选通电源613。在一个实施例中，在LDO模式期间，控制单元604使功率门602的器件开启或关断，以调整功率门602的有效电阻，从而实现用于(负载603的)给定负载电流的选通电源613。在该实施例中，功率门602类似具有宽运行范围的线性调压器那样运行。在一个实施例中，控制器604a补偿DLDO VR 600内的任意主导极点。
在一个实施例中，功率门602包括p型器件(MP1-MPN，其中‘N’是大于1的整数)，其具有耦合在未选通电源108和选通电源613之间的源极和漏极端子。在该实施例中，p型器件的栅极端子由数字代码612驱动。在一个实施例中，功率门602包括n型器件(未示出)，其具有耦合在未选通电源108与选通电源613之间的源极和漏极端子。在该实施例中，n型器件的栅极端子由数字代码612的逆代码来驱动。在一个实施例中，功率门602包括耦合在未选通电源108与选通电源613之间的n型和p型器件的组合。在该实施例中，p型器件的栅极端子由数字代码612来驱动，而n型器件的栅极器件由数字代码612的逆代码来驱动。
在一个实施例中，电阻器串联耦合到n型和／或p型器件，其中(多个)电阻器的一端耦合到n型和／或p型器件的源极／漏极端子，而(多个)电阻器的另一端耦合到选通电源613。在其它的实施例中，晶体管和有源／无源器件的其它组合可用于实现可由数字代码612(和／或数字代码612的逆代码)控制的功率门602。在一个实施例中，功率门602的器件在三极管区域(或线性区域)运行，并(通过控制单元604)通过开启或关断功率门602的器件来调整选通电源613。
在一个实施例中，DLDO VR 600是两极点系统。第一极点是与选通电源613相关联的极点，其由负载603的阻抗和功率门602的输出阻抗来限定。第二极点是由控制器604在原点引入的用于将稳态误差减小到零的集成极点。在一个实施例中，控制单元604补偿与选通电源613相关联的极点，其由负载603的阻抗和功率门602(如从负载603看去)的输出阻抗来限定。在该实施例中，与选通电源613相关联的极点通过引入零点而不降低回路增益和带宽进行补偿。由控制单元604执行的超前补偿增强了DLDOVR600的带宽和增益。执行超前补偿的控制器604a的数学模型参考图7进行描述。
回头参考图6，在一个实施例中，ADC605是并行(flash)ADC。在一个实施例中，ADC605是有窗口的(windowed)并行ADC。在一个实施例中，ADC605是∑-△型ADC。在另一个实施例中，ADC605是全并行ADC。在一个实施例中，ADC605包括多个比较器，607-1至607-N，其中‘N’是大于1的整数。在该实例中，N=6，并且因此ADC是具有六个比较器607-1至607-N的6位ADC。在一个实施例中，比较器607-1是差分比较器，其从DAC606接收输入，并从选通电源613接收另一个输入。比较器607-1的输出是表示选通电源613是否高于或低于来自DAC606的输入的数字信号，所述来自DAC606的输入是参考电压总线606的参考电压中的一个。
在一个实施例中，DAC606接收内部VID109，并将其转换为参考信号609的总线，参考信号609是内部VID109的模拟表示。在一个实施例中，DAC606产生参考信号609的总线，参考信号609中的每一个均相隔10mV。在其它的实施例中，其它级别的间隔尺度可用于参考信号609。在一个实施例中，DAC606采用串联耦合在一起的一串电阻器来实现。在一个实施例中，DAC606是电流导引型DAC。在另一个实施例中，DAC606是R／2RDAC，其是二进制加权输入型DAC的替代。
在一个实施例中，比较器607-6接收来自参考信号609的总线的第一参考电压。在一个实施例中，比较器607-6接收来自参考信号609的总线的第二参考电压，该第二参考电压比第一参考电压大‘X’mV。在一个实施例中，比较器607-1接收来自参考信号609的总线的第六参考电压，该第六参考电压比第一参考电压大6倍的‘X'mV。在其它的实施例中，参考信号609到ADC605的比较器的分配顺序可以反转。
在一个实施例中，ADC605的输出610表示选通电源613的数字表示。在一个实施例中，输出610由温度计进行编码，并通过温度计到二进制转换器(未示出)将其转换为二进制代码，且二进制代码被提供给控制单元604。在其它的实施例中，ADC605的输出610直接由控制单元604接收，而无需从温度计代码转换为二进制代码。
在一个实施例中，控制单元604可利用RTL(寄存器硬件语言)合成，因为控制单元604的部件是数字的。在DLDO VR600中利用数字控制单元604有若干技术效果。特别是控制单元604的一些非限制性的技术效果，并且DLDO VR600通常包括近似地消除了DLDO VR600的控制单元604内的DC电流路径，因为它是在待机状态具有低静态电流的合成逻辑。
在一个实施例中，控制器604a的系数是可重新编程的，这允许DLDOVR600中的回路在后期进行调谐，甚至是在制造SOC之后。在一个实施例中，控制器604a在DLDO VR600的输出节点上对极点进行补偿，并因此在DLDO VR回路中存在几乎为零的DC增益误差。在一个实施例中，DLDOVR600允许利用数字代码612对功率门602进行软启动。DLDO VR600允许设计者采用相似的权重来控制功率门器件(例如，MP1-MPN)的分配以确保到负载603的所有部分的功率传输均匀。例如，这将基于负载的哪个部分正在汲取电流来确保负载线不会引起不均匀的电压降。
在一个实施例中，DLDO VR600允许采用类似非对称／非线性增益函数的非线性控制特征来改善VR的下降响应。例如，当至ADC的误差电压足够高，超过有窗口的ADC的范围时，假定误差足够高(即，超出界限)，从而使得DLDO VR600脱离了线性增益控制。在该情况下，在一个时钟周期内立刻开启602内大量的(可编程的)FET，以便为负载603提供额外的电荷。根据一个实施例，该非线性控制特征被用于补偿电源电压608的下降。
在一个实施例中，DLDO VR600允许通过数字内部VID代码109对输入电压(例如，参考信号609)进行限定，数字内部VID代码109在数字域内更易于实现(相较于模拟电路而言)。在一个实施例中，DLDO VR600允许集成更简单的DFT电路，因为更多的DLDO VR600电路是数字的(相较于常规的LDO而言)。该些DFT可以允许HVM测试。
利用DLDO VR600的一个动机是处理器或SOC的处理器核(或模块)能够平滑地以小的步长(例如，10mV)从旁路模式转换到调节模式(即，LDO模式)。这允许基于处理器和SOC的性能而利用功率状态的动态变化来调制选通电源613。在一个实施例中，由于管芯内随机的和系统的工艺偏差，出于分级(binning)的目的，DLDO VR600还允许选通电源613针对处在相同的性能水平(例如，超频模式202，HFM203，等等)上的各处理器核(或模块)进行微调。由于工艺偏差，甚至为了在相同性能水平工作，不同的处理器核(例如，1051-N)可能需要不同的电压。例如，较慢的处理器核可能需要较高的电源电压以实现相同的性能，而较快的处理器核可能需要较低的电源电压，用于实现与较慢的处理器相同的性能。在一个实施例中，内部VID109通过预定的(或可编程的)量，在不需要输入输出逻辑内的电压电平转换器的情况下，为各处理器核提供对电源电压进行调谐的能力。在一个实施例中，预定的(或可编程的)量是+／-50mV。在其它实施例中，其它电压电平可用于预定的(或可编程的)量。由于单个的处理器核能够调谐为合适的电压，该能力(经内部VID109)为系统节省了额外的功率。
图7是根据本公开内容的一个实施例的用于实现DLDO VR600的控制器(例如，604a)的数学模型700。应当指出，图7的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
在一个实施例中，数学模型700包括第一延时级701(Z-1)，其从ADC605接收输入610。在一个实施例中，延时级701的输出由第二延时级702(Z-1)接收。在一个实施例中，输入610和其来自延时级701和702的延迟形式分别被增益级703(增益1)、704(增益2)和705(增益3)放大，其中‘K’指代增益量。在一个实施例中，增益级703、704和705的输出由求和单元706进行求和。
在一个实施例中，求和单元706的输出被另一个逻辑单元707接收，其将输出与先前的输出值相加，并减去两个信号。在一个实施例中，控制器604a的输出611被第三延时级708(Z-1)延迟。在一个实施例中，第三延时级708的输出进一步被第四延时级709(Z-1)延迟。在一个实施例中，第三和第四延时级的输出被增益单元710(增益4)和711(增益5)放大。在一个实施例中，增益单元710和711的输出被逻辑单元707接收。在一个实施例中，逻辑单元707从求和单元706的输出中减去增益单元710和711的输出，以产生输出611。在一个实施例中，输出611被译码器604b译码，以产生数字代码612，用以控制功率门602。
在一个实施例中，逻辑单元707将增益添加到误差信号，并添加积分功能，以便将DC误差减小到零(或接近零)，并且还添加了极点和零点，以补偿负载极点。误差信号是调节器(例如，600)的输出节点(例如，608)与参考节点(例如，609)之间的电压差。在一个实施例中，添加的零点补偿了负载极点的影响，并且在超过了某一频率时，添加的极点确保了增益会衰减至低于0dB。
图8是示出了根据本公开内容的一个实施例的处于旁路和LDO模式中的DLDO VR(例如，600)的运行。应当指出，图8中的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
时序图800示出了在具有两个处理器模块的SOC(例如，501)内由DLDO VR(例如，600)进行的电压调节。在该实例中，处理器模块中的一个以LFM204运行(在该示例中，以0.75V的电源运行)，且另一个处理器模块最初以超频模式202运行并随后以LFM204运行。时序图800示出了由于运行在超频模式202中的处理器模块还进入待机模式(如同LFM204)，使得SOC内所有的处理器模块此时均以LFM204运行，而导致的用于处理器模块的电源(第一电源108)从1.15V至0.75V的斜降。时序图800示出了在斜降第一电源108之前，以高性能模式(例如，超频模式202)运行的(处理器核1051-N中的)处理器核的性能通过减少处理器核的时钟频率而降低至较低的性能(例如，LFM204)，然后引入第一电源电压108上的斜坡渐变。
从上方开始的第一个信号是IOSFSB，其是外部VID107。外部VID107由PCU104提供至PMIC102，用于设置第一电源108。从上方开始的第二个信号是VCC，其是第一电源108。VCC开始于1.ISV，因为处理器模块中的一个运行在需要1.15V的电源的超频模式202中。该处理器模块(以超频模式202运行)的DLDO VR在功率门602的全部(或基本上全部)功率门开启的情况下以旁路模式运行。
从上方开始的第三个信号是VR_Mod0_Ctrl(与图6中的由译码器604b作为输入接收的旁路信号相同)。VR_Mod0_Ctrl对应于以超频模式202运行的处理器模块，且其随后转换为LFM204。从上方开始的第四个信号是VCC_Mod0，其是由最初以超频模式202并随后以LFM204运行的处理器模块的DLDO VR产生的电源(例如，选通电源613)。
在该实例中，第一电源108(与VCC相同)根据SOC内最高运行的处理器模块进行设定。由于以超频模式202运行的处理器模块使PCU104将第一电源108设置在1.15V(最高电源)，SOC内所有的处理器模块接收1.15V的第一电源108。随后当最高运行的处理器模块进入较低性能模式时(在这个实例中是进入LFM204)，PCU104使PMIC102将第一电源108设置为0.75V，因为所有的处理器模块均以该性能模式运行。
在这个实例中，最初以超频模式202并随后以LFM204运行的处理器模块的PLL(锁相回路)根据性能模式调整其频率。从上方开始的第五信号是Mod0_PLL_Clk，其是最初以超频模式202并随后以LFM204(即，PLL将其频率从2.4GHz降低至1.2GHz)运行的处理器模块的PLL信号。
在该实例中，SOC内以LFM204运行的处理器模块继续以该模式运行。用于该处理器模块的该DLDO VR最初以LDO模式运行，因为根据最高运行的处理器(其最初以超频模式202运行)将第一电源108设置为1.15V。当以超频模式202运行的处理器模块开始以LFM204运行时，第一电源108从1.15V降低至0.75V。由于针对所有的处理器模块降低了第一电源108，所以以LFM204运行(且其继续以该模式运行)的处理器模块的DLDO VR此时以旁路模式而非LDO模式运行。
从上方开始的第六信号是VR_Mod1_Ctrl，其表示用于最初以LDO模式运行并随后进入旁路模式(因为所有的处理器均以LFM204运行，且第一电源108从1.15V降低至0.75V电源的LFM204)的处理器模块的DLDOVR的运行模式。
从上方开始的第七个信号是VCC_Mod1，其是由一直在0.75V以LFM204运行的处理器模块的DLDO VR产生的电源。从上方开始的第八个信号是Mod1_PLL_Clk，其是一直以LFM204运行的处理器模块的PLL时钟信号。在该示例中，Mod1_PLL_Clk保持在1.2GHz。
图9示出了根据本公开内容的一个实施例的轮转方案900，在该方案中，有效功率门在功率门的集合体内轮转。应当指出，图9的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
如参考图6所讨论的，数字控制代码61被用于开启或关断功率门602的功率门器件。由于功率门器件由开启／关断信号(而非模拟偏置信号)控制，所以功率门器件(例如，MP1-MPN)的沟道电阻对于给定的工艺拐点而言是固定的。在用于DLDO VR600的示例性运行情况下，当某一个功率状态需要用于选通电源613的低输出电压时(例如，当处理器模块从超频模式202转换为LFM204时)，为了产生跨越功率门器件(例如，MP1-MPN)的IR降以降低选通电源613的电压，增大功率门器件(例如，MP1-MPN)的有效电阻。在一个实施例中，通过减少开启的功率门器件的数量来增大功率门器件(例如，MP1-MPN)的有效电阻。
继续以上的实例，对于给定的(负载603的)负载电流，由于目标输出电压(即，选通电源613)被降低，所以更多的电流经由开启的给定的功率门器件泵出。存在对可以通过给定的与开启的功率门器件相关的通路泵出的电流量的限值。超过了电流的限值会由于器件自身的热量而引起可靠性故障(例如，电迁移)。
例如，工艺技术将每个功率门器件(例如，功率门602的MP1)的电流限值设定在大约45μA。假定功率门器件(例如，MP1)的标称沟道电阻大约是500Ω，其中每个功率门器件的电流限值是45μA，在不违反每个功率门器件45μA的可靠性电流限值的情况下，功率门器件两端的最大电压降是大约22mV。当可能需要大约630mV的IR降来产生选通电源613时，22mV是非常小的电压降。为了克服这个和其它的问题，有效功率门在功率门的集合体中进行轮转。
根据本公开内容的一个实施例，轮转方案900示出了有效功率门器件的集合(其中有效的集合包括一个或多个开启的功率门)如何按时轮转。轮转方案900示出了五个时间点-901、902、903、904和905。在一个实施例中，功率门602的功率门器件布置在集合体中。在一个实施例中，各集合体内的功率门器件在加权方案中集合在一起。例如，在一个实施例中，使用了二进制加权方案。在另一个实例中，使用了温度计加权方案。
在该实例中，所示出的五组二进制加权功率门器件在集合体0内。该五组二进制加权功率门器件被标记为1至5。阴影组‘1’是所述有效功率门的集合。在一个实施例中，当时间从901前进到902，控制器转换有效功率门的集合，使得先前是关断的功率门器件此时是开启的，从而使功率门器件一致地老化。在该实施例中，在时间901开启的功率门器件此时在时间902关断，以避免可靠性问题。过程随时间继续，并且有效功率门器件的集合贯穿所述集合体进行轮转。
图10示出了根据本公开内容的一个实施例的具有布置在集合体中的功率门器件的处理器核(例如，1051)的平面图1000。应当指出，图10的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
在一个实施例中，各处理器核(例如，1051)通过集总的功率门器件的集合进行供电，所述功率门器件作为一串晶体管而设置在顶部(例如，1002)和底部(例如，1003)。在一个实施例中，所述功率门器件的集合由多个集合体(例如，32个)组成，且它们水平向外展开。在一个实施例中，各集合体由行组成(例如，在1002和1003中各有16行)，并且集合体内的每行都具有单元(例如，8个单元)。在该示例性的实施例中，在功率门602和33列集合体1001中，有总共32×16×8=4096个单元。
在一个实施例中，来自控制器的输出代码被发送到所有的集合体。在一个实施例中，列译码器(未示出)还接收输出代码，其中耦合到各集合体的列译码器确定集合体内的16×8=128个单元中的哪一个需要开启。在一个实施例中，控制器集成在PCU104内。在其他实施例中，控制器是独立的逻辑单元。在一个实施例中，控制器可以由软件(例如，操作系统)或硬件(例如，保险丝)取代。
继续该实例，在每个集合体128个单元的情况下，使用7位的控制来控制集合体中的所有单元。在有效功率门器件的集合轮转的这个实例中，应用于各集合体的7位代码由循环回路中的每个时钟周期进行一位的移位。
在一个实施例中，当集合体内的一行或两行被开启时，对于大的压差电压，控制器确保每个时钟周期开启不同的功率门器件，以便在16个周期窗口期间将电流应力分布在整个集合体上。这将每行的压力减小为1／16，并允许在没有使功率门器件鳍状物过热和导致故障的情况下成功实现对功率门602的数字控制。
图11是根据本公开内容的一个实施例的示出了功率门的集合体内的有效功率门的轮转的时序图1100。应当指出，图11的与任意其它附图的元件具有相同的附图标记(或名称)的那些元件能够以类似所述方式的任意方式运行或工作，但并不限于此。
由于功率门器件(例如，602)被编程为开启／关断的开关，功率门器件为给定的未选通电源电压(例如，108)和选通电源电压(例如，601)提供了固定的沟道电阻。在一个实施例中，为实现用于选通电源电压的目标电压，针对输入(例如，108)和输出节点(例如，608)之间的较大电压差，越来越大的电流必须通过给定的功率门器件沟道(例如，一个或多个MP1-N中的(多个)沟道)输送。电流的增大产生了将电流输送到负载603的金属互连和器件沟道的可靠性问题。时序图1100描绘了一种方法，用于通过采用代码轮转方案来减小功率门器件中的平均电流。在一个实施例中，延长代码轮转占空比以便不妨害到沟道温度和金属应力。
时序图1100示出了用于8-时钟和16-时钟代码轮转的代码轮转逻辑的时钟和占空比。从上方开始的第一个信号是时钟信号。在一个实施例中，每个时钟信号周期一行功率门进行轮转。在这个实例中，时钟信号是具有2.5ns周期的400MHz时钟信号。从上方开始的第二组信号1101表示对于8周期轮转方案哪些行的功率门是有效的。如图所示，在时钟信号的8个周期之后，功率门的有效行的轮转完成。从上方开始的第二组信号1102表示对于16周期轮转方案哪些行的功率门是有效的。在这个实例中，在时钟信号的16个周期之后功率门的有效行的轮转完成。
图12是根据本公开内容的一个实施例的智能设备或计算机系统或SOC，其具有多VID功率架构、DLDO VR和／或用于改善功率门的可靠性的装置。图12示出了一种移动设备的实施例的框图，在该设备中可以使用平面接口连接器。在一个实施例中，计算设备1600代表移动计算设备，譬如计算平板、移动电话或智能手机、启用无线的电子阅读器或其它无线移动设备。将理解，某些部件通常被示出，且不是这样的设备的所有部件都在计算设备1600中示出。
在一个实施例中，计算设备1600包括：第一处理器1610，其具有存储器，该存储器具有根据文本所述的实施例的图1的多VID功率架构；和第二处理器1690，其具有存储器，该存储器具有根据文本所述的实施例的图1的多VID功率架构。具有I／O驱动器的计算设备1600的其它方框也包括图1的多VID功率架构。本公开内容的各实施例还可以在1670内部包括网络接口，譬如无线接口，使得一种系统的实施例可并入无线设备，例如，手机或个人数字助理。
在一个实施例中，第一处理器1610包括图6中的DLDO VR600。在一个实施例中，第二处理器1690包括图6中的DLDO VR600。计算设备的其它方框还可包括图6中的DLDO VR600。
在一个实施例中，第一处理器1610包括如在图9中作为示例性实施例示出的用于改善功率门的可靠性的装置。在一个实施例中，第二处理器1690包括如在图9中作为示例性实施例示出的用于改善功率门的可靠性的装置。计算设备1600的其它方框也可包括如在图9中作为示例性实施例示出的用于改善功率门的可靠性的装置。
在一个实施例中，处理器1610可包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理装置。由处理器1610执行的处理操作包括操作平台或操作系统的执行，应用和／或设备功能在操作平台或操作系统上执行。处理操作包括关于与个人用户或与其它设备的I／O(输入／输出)的操作、与功率管理有关的操作和／或与将计算设备1600连接到另一设备有关的操作。处理操作也可包括与音频I／O和／或显示器I／O有关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，其代表与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编码译码器)部件。音频功能可包括扬声器和／或耳机输出以及麦克风输入。用于这样的功能的设备可集成到计算设备1600中，或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互作用。
显示子系统1630代表为用户提供视觉和／或触摸显示以与计算设备1600交互作用的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定的屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分离以执行与显示有关的至少一些处理的逻辑。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
I／O控制器1640代表关于与用户的交互作用的硬件设备和软件部件。I／O控制器1640用以管理硬件，所述硬件为音频子系统1620和／或显示子系统1630的部分。此外，I／O控制器1640示出连接到设备1600的额外设备的连接点，用户可通过设备1600与系统交互作用。例如，可附接到计算设备1600的设备可包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备、或用于特定应用(例如读卡器或其它设备)的其它I／O设备。
如上所述，I／O控制器1640可与音频子系统1620和／或显示子系统1630交互作用。例如，通过麦克风或其它音频设备的输入可为计算设备1600的一个或多个应用或功能提供输入或命令。此外，替代地或除了显示输出以外，可以提供音频输出。在另一例子中，如果显示子系统1630包括触摸屏，显示设备也充当输入设备，其可以至少部分地由I／O控制器1640管理。在计算设备1600上也可能有额外的按钮或开关来提供由I／O控制器1640管理的I／O功能。
在一个实施例中，I／O控制器1640管理设备，例如加速计、摄像机、光传感器或其它环境传感器或可被包括在计算设备1600中的其它硬件。输入可以是直接用户交互作用的部分以及向系统提供环境输入以影响它的操作(例如对噪声的过滤，调节亮度检测的显示，应用照相机的闪光灯或其它特征)。
在一个实施例中，计算设备1600包括功率管理装置1650，其管理电池电力使用，电池的充电和与省电操作有关的特征。存储器子系统1660包括存储器设备，用于存储计算设备1600中的信息。存储器可以包括非易失性(在中断给存储器设备供电的情况下状态也不改变)和／或易失性(在中断给存储器设备供电的情况下状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、相片、文档或其它数据，以及与计算设备1600的应用和功能的执行有关的系统数据(长期的或临时的)。
还作为用于存储计算机可执行指令(例如，实现本文所述的任何其它过程的指令)的机器可读介质(例如，存储器1660)来提供实施例的要素。机器可读介质(例如，存储器1660)可以包括但不限于，闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡，或者适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，可以作为计算机程序(例如，BIOS)下载本公开内容的实施例，所述计算机程序可以经由通信链路(例如调制解调器或网络连接)而通过数据信号的方式从远程计算机(例如服务器)传送到请求的计算机(例如，客户机)。
连接1670包括硬件设备(例如，无线和／或有线连接器和通信硬件)和软件部件(例如，驱动器／协议堆栈)，以使得计算设备1600能够与外部设备通信。计算设备1600可以是单独的设备(例如其它计算设备)，无线接入点或基站，以及外围设备，例如耳机、打印机或其它设备。
连接1670可以包括多个不同的连接类型。概括地说，以蜂窝连接1672和无线连接1674示出计算设备1600。蜂窝连接1672通常指代由无线载波提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或变体或派生物，CDMA(码分多址)或变体或派生物，TDM(时分复用)或变体或派生物，或者其它蜂窝服务标准提供的蜂窝网络连接。无线连接(或无线接口)1674指代不是蜂窝的无线连接，可以包括个域网(例如蓝牙、近场等)、局域网(例如WiFi)，和／或广域网(例如WiMax)，或其它无线通信。
外设连接1680包括硬件接口和连接器，以及软件部件(例如，驱动器、协议堆栈)，用以实现外设连接。会理解，计算设备1600可以是其它计算设备的外围设备(“至”1682)，并具有连接到它的外围设备(“自”1684)。计算设备1600通常具有“对接(docking)”连接器，用以连接到其它计算设备，用于诸如管理(例如，下载和／或上载、改变、同步)设备1600上的内容的目的。另外，对接连接器可以允许设备1600连接到特定外围设备，其允许计算设备1600控制例如到视听或其它系统的内容输出。
除了专用对接连接器或其它专用连接硬件以外，计算设备1600可以经由公共或基于标准的连接器实现外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括MiniDisplayport(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、Firewire或其它类型。
说明书中提及“实施例”、“一个实施例”、“一些实施例”或“其它实施例”表示结合实施例说明的具体特征、结构或特性包括在至少一些实施例中，但未必在全部实施例中。“实施例”、“一个实施例”或“一些实施例”的多处出现不一定全都指代相同的实施例。如果说明书表述“可以”或“可能”包括部件、特征、结构或特性，则并非必须包括该具体部件、特征、结构或特性。如果说明书或权利要求提及“一”元件，则并非表示仅存在一个所述元件。如果说明书或权利要求提及“一另外的”元件，则并非排除有多于一个的另外的元件的情况。
而且，在一个或多个实施例中可以以任何适合的方式组合具体特征、结构、功能或特性。例如，第一实施例都可以与第二实施例结合，只要与两个实施例相关的具体特征、结构、功能或特性不是相互排斥的。
尽管已结合其特定实施例说明了本公开内容，但按照前述的说明，这些实施例的许多替换、修改和变化对于本领域普通技术人员来说将是显而易见的。本公开内容的实施例旨在包含所有属于所附权利要求的宽泛范围中的此类替换、修改和变化。
另外，为了说明或论述的简单，以便不使本公开内容难以理解，在呈现的附图中可以示出或不示出到集成电路(IC)芯片和其它部件的公知的电力／接地连接。此外，可以以方框图形式示出布置，以便避免使本公开内容难以理解，并且考虑到相对于这种方框图布置的实现方式的具体细节与其中要实现本公开内容的平台极为相关的事实(即这种具体细节应完全在本领域技术人员的视野中)。在阐述了具体细节(例如电路)以便说明本公开内容的示例性实施例的情况下，可以无需这些具体细节或借助其变化来实践本公开内容对于本领域技术人员来说应是显而易见的。从而应将说明认为是示例性而非限制性的。
以下实例涉及进一步的实施例。一个或多个实施例中无论何处都可以使用实例中的具体细节。也可以相对于方法或过程来实现本文所述的装置的所有可任选的特征。
例如，在一个实施例中，一种装置包括：第一处理核；第二处理核；以及功率控制单元(PCU)，其用于：为该装置外部的管芯外调节器产生第一电压识别信号(VID)，该第一VID导致产生用于第一处理核的第一电源；并产生不同于第一VID的第二VID，该第二VID导致产生用于第二处理核的第二电源。
在一个实施例中，该第二电源低于第一电源。在一个实施例中，该第二处理核运行在相较于第一处理核较低的功率模式。在一个实施例中，该第二处理核包括低压差(LDO)调节器，用于响应于第二VID而产生第二电源。在一个实施例中，LDO调节器是数字LDO调节器。
在一个实施例中，该第一处理核具有数字低压差(LDO)调节器，其用于以旁路模式运行，以产生第一电源。在一个实施例中，该第一处理核的数字LDO通过开启基本上所有的功率门器件来以旁路模式运行，以便为第一处理核提供第一电源。在一个实施例中，PCU可由操作系统操作。
在另一个实例中，一种系统，包括：存储单元；功率模块集成电路(PMIC)；以及耦合到PMIC和存储单元的处理器，处理器包括：第一处理核；第二处理核；以及功率控制单元(PCU)，其用于：为PMIC产生第一电压识别信号(VID)，第一VID导致产生用于第一处理核的第一电源；并产生不同于第一VID的第二VID，第二VID导致产生用于第二处理核的第二电源。
在一个实施例中，该系统进一步包括：用于允许处理器与另外的设备通信的无线接口；以及显示单元。在一个实施例中，处理器是根据以上论述的装置的。
在另一个实例中，一种装置包括：可由数字总线控制的多个功率门晶体管，所述多个功率门晶体管用于为处理核提供第一电源，并接收作为输入的第二电源；用于接收第一电源并产生代表第一电源的数字输出的模数转换器(ADC)；以及用于接收代表第一电源的数字输出并产生用于控制所述多个功率门晶体管的数字总线的控制器。
在一个实施例中，该装置还包括数模转换器(DAC)，用于将电压识别信号(VID)转换为用于ADC的多个模拟信号。在一个实施例中，VID由功率控制单元(PCU)产生。在一个实施例中，所述装置还包括译码器，用于对控制器的输出进行译码，以便产生用于控制所述多个功率门晶体管的数字总线。在一个实施例中，译码器用于使该装置通过开启基本上所有的所述多个功率门晶体管来以旁路模式运行。在一个实施例中，该译码器用于产生数字信号，以使所有的所述多个功率门晶体管关断。在一个实施例中，该控制器包括积分器。在一个实施例中，该控制器用于补偿与具有第一电源的节点相关联的极点。在一个实施例中，所述多个功率门晶体管是p型晶体管。
在另一个实例中，一种系统包括：用于提供电源的功率模块集成电路(PMIC)；以及耦合到PMIC的处理器，该处理器包括：具有第一数字低压差(LDO)调节器的第一处理核，所述第一数字低压差(LDO)调节器包括可由数字总线控制的多个功率门晶体管，所述多个功率门晶体管用于为处理核提供第一电源，并从PMIC接收作为输入的电源；用于接收第一电源并产生代表第一电源的数字输出的模数转换器(ADC)；以及用于接收代表第一电源的数字输出并产生用于控制所述多个功率门晶体管的数字总线的控制器。
在一个实施例中，第一处理核是根据以上论述的装置的。在一个实施例中，系统还包括具有第二数字LDO的第二处理核。在一个实施例中，处理器包括功率控制单元(PCU)，其用于为PMIC产生第一电压识别信号(VID)，第一VID导致产生用于第一数字LDO的电源。在一个实施例中，PCU还用于为第二数字LDO产生第二VID，第二VID不同于第一VID，第二VID导致产生用于第二处理核的第二电源。在一个实施例中，第一数字LDO用于通过开启基本上所有的所述多个功率门晶体管而以旁路模式运行。
在一个实施例中，该装置包括多行功率门晶体管；和用于控制所述多行中的各行中的功率门晶体管的控制器，其中控制器用于随时间轮转有效行的功率门，使得全部有效的功率门在轮转期间是相同的。在一个实施例中，该装置还包括多个集合体，其中各集合体包括多行功率门晶体管。在一个实施例中，该装置还包括列译码器，用于确定开启或关断各集合体中的哪些行的功率门晶体管。
在一个实施例中，控制器用于控制列译码器。在一个实施例中，控制器用于在每个时钟周期随时间轮转一有效行的功率门。在一个实施例中，所述多行功率门晶体管布置成二进制加权方案。在一个实施例中，所述多行功率门晶体管布置成温度计加权方案。
在另一个实例中，一种系统包括：用于提供电源的功率模块集成电路(PMIC)；以及耦合到PMIC的处理器，所述处理器包括：第一处理核，具有根据以上论述的装置的功率模块。在一个实施例中，所述多个功率门晶体管可由数字总线控制，所述多个功率门晶体管用于为处理核提供第一电源，并接收作为输入的来自PMIC的电源。
在一个实施例中，功率模块还包括：用于接收第一电源并产生代表第一电源的数字输出的模数转换器(ADC)；以及用于接收第一电源的多个功率门晶体管并产生用于控制所述多个功率门晶体管的数字总线的控制器。
在一个实施例中，所述系统还包括：用于使处理器能够与其它设备通信的无线接口。在一个实施例中，所述系统还包括耦合到处理器的存储单元。在一个实施例中，所述系统还包括显示单元。
提供了摘要，其将允许读者确定本技术公开内容的本质和要点。依据其不会用于限制权利要求的范围或含义这一理解而提交了摘要。以下的权利要求由此包含在具体实施方式部分中，每一个权利要求都作为单独的实施例而独立存在。

Claims (20)

1.一种装置，包括：
第一处理核；
第二处理核；以及
功率控制单元(PCU)，所述功率控制单元用于：
为所述装置外部的管芯外调节器产生第一电压识别信号(VID)，所述第一VID导致产生用于所述第一处理核的第一电源；以及
产生不同于所述第一VID的第二VID，所述第二VID导致产生用于所述第二处理核的第二电源。
2.根据权利要求1所述的装置，其中所述第二电源低于所述第一电源。
3.根据权利要求1所述的装置，其中所述第二处理核运行在比所述第一处理核低的功率模式下。
4.根据权利要求1所述的装置，其中所述第二处理核包括低压差(LDO)调节器，所述低压差(LDO)调节器用于响应所述第二VID而产生所述第二电源。
5.根据权利要求4所述的装置，其中所述LDO调节器是数字LDO调节器。
6.根据权利要求1所述的装置，其中所述第一处理核具有数字低压差(LDO)调节器，所述数字低压差(LDO)调节器用于以旁路模式运行，以产生所述第一电源。
7.根据权利要求6所述的装置，其中所述第一处理核的数字LDO通过开启基本上所有的功率门器件而以旁路模式运行，以便向所述第一处理核提供所述第一电源。
8.根据权利要求1所述的装置，其中所述PCU能够通过操作系统进行操作。
9.一种系统，包括：
存储单元；
功率模块集成电路(PMIC)；
耦合到所述PMIC和所述存储单元的处理器，所述处理器具有根据装置权利要求1-8中的任一项所述的装置；以及
使所述处理器能够与另一设备进行通信的无线接口。
10.根据权利要求9所述的系统，还包括显示单元。
11.根据权利要求9所述的系统，其中所述显示单元是触摸屏。
12.一种装置，包括：
能够由数字总线控制的多个功率门晶体管，所述多个门晶体管用于为处理核提供第一电源，并用于接收作为输入的第二电源；
模数转换器(ADC)，其用于接收所述第一电源并产生代表所述第一电源的数字输出；以及
控制器，其用于接收代表所述第一电源的所述数字输出并产生用于控制所述多个功率门晶体管的数字总线。
13.根据权利要求12所述的装置，还包括数模转换器(DAC)，所述数模转换器(DAC)用于将电压识别信号(VID)转换为用于所述ADC的多个模拟信号。
14.根据权利要求12所述的装置，其中所述VID由功率控制单元(PCU)产生。
15.根据权利要求12所述的装置，还包括译码器，所述译码器用于对所述控制器的输出进行译码，以产生用于控制所述多个功率门晶体管的所述数字总线。
16.根据权利要求15所述的装置，其中所述译码器用于使所述装置通过开启基本上所有的所述多个功率门晶体管而以旁路模式运行。
17.根据权利要求15所述的装置，其中所述译码器用于产生所述数字信号，以使所有的所述多个功率门晶体管关断。
18.根据权利要求12所述的装置，其中所述控制器包括积分器。
19.根据权利要求12所述的装置，其中所述控制器用于补偿与具有所述第一电源的节点相关联的极点，并且其中所述多个功率门晶体管是p型晶体管。
20.一种系统，包括：
存储单元；
功率模块集成电路(PMIC)；
耦合到所述PMIC和所述存储单元的处理器，所述处理器具有根据装置权利要求12-20中的任一项所述的装置；以及
无线接口，其使得所述处理器能够与另一设备进行通信。
CN201410148759.4A 2013-02-04 2014-01-29 用于利用多电压识别来提供功率的装置、系统和方法 Expired - Fee Related CN103984670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610882991.XA CN107066069B (zh) 2013-02-04 2014-01-29 多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/758,897 US9766678B2 (en) 2013-02-04 2013-02-04 Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US13/758,897 2013-02-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610882991.XA Division CN107066069B (zh) 2013-02-04 2014-01-29 多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置

Publications (2)

Publication Number Publication Date
CN103984670A true CN103984670A (zh) 2014-08-13
CN103984670B CN103984670B (zh) 2018-08-07

Family

ID=51206158

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410148759.4A Expired - Fee Related CN103984670B (zh) 2013-02-04 2014-01-29 用于利用多电压识别来提供功率的装置、系统和方法
CN201610882991.XA Active CN107066069B (zh) 2013-02-04 2014-01-29 多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610882991.XA Active CN107066069B (zh) 2013-02-04 2014-01-29 多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置

Country Status (4)

Country Link
US (3) US9766678B2 (zh)
CN (2) CN103984670B (zh)
DE (1) DE102014001268B4 (zh)
TW (3) TWI603188B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105607721A (zh) * 2014-11-18 2016-05-25 Hgst荷兰有限公司 用于设备中的电源管理的资源分配和重新分配
CN107850929A (zh) * 2015-08-06 2018-03-27 华为技术有限公司 片上调节器的io无管脚校准或微调的装置和方案
CN115390607A (zh) * 2021-05-25 2022-11-25 科奇芯有限公司 电压调节器

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103197717B (zh) * 2013-02-28 2015-11-25 华为技术有限公司 自适应电压调整方法、芯片以及系统
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
CN105378587B (zh) * 2013-06-04 2019-12-17 Trw汽车美国有限责任公司 优化的电源架构
TWI569137B (zh) * 2013-09-04 2017-02-01 Ｉｄｔ歐洲有限公司 Fpga功率管理系統
EP2849020B1 (en) * 2013-09-13 2019-01-23 Dialog Semiconductor GmbH A dual mode low dropout voltage regulator
US9784791B2 (en) * 2014-07-18 2017-10-10 Intel Corporation Apparatus and method to debug a voltage regulator
US10528117B2 (en) 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units
US9874922B2 (en) * 2015-02-17 2018-01-23 Intel Corporation Performing dynamic power control of platform devices
US9379727B1 (en) 2015-02-23 2016-06-28 Qualcomm Incorporated Transmit digital to analog converter (DAC) spur attenuation
WO2016202223A1 (en) 2015-06-16 2016-12-22 The Hong Kong University Of Science And Technology Three-dimensional power stage and adaptive pipeline control
US20170052552A1 (en) * 2015-08-21 2017-02-23 Qualcomm Incorporated Single ldo for multiple voltage domains
US10126766B2 (en) 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
CN106527644B (zh) * 2016-12-20 2019-06-18 成都芯源系统有限公司 一种供电电源及其控制方法
CN106849620B (zh) * 2016-12-30 2019-09-13 华为技术有限公司 电压调整方法、控制器和芯片
US9899922B1 (en) 2017-02-13 2018-02-20 Qualcomm Incorporated Digital sub-regulators
US10122347B2 (en) 2017-04-03 2018-11-06 Intel Corporation Adaptive voltage system for aging guard-band reduction
US10558259B2 (en) 2017-05-25 2020-02-11 International Business Machines Corporation Dynamic voltage control
US10218273B2 (en) * 2017-06-26 2019-02-26 Advanced Micro Devices, Inc. On die voltage regulation with distributed switches
TWI678606B (zh) * 2017-10-27 2019-12-01 緯創資通股份有限公司 強化負載瞬態響應補償的電路以及方法
US10944418B2 (en) 2018-01-26 2021-03-09 Mediatek Inc. Analog-to-digital converter capable of generate digital output signal having different bits
US10908673B2 (en) * 2018-02-07 2021-02-02 Intel Corporation Reliable digital low dropout voltage regulator
DE112019002299T5 (de) 2018-09-14 2021-03-18 Intel Corporation Variabel adaptiver integrierter computational digital low-dropout-regler
US10666259B1 (en) * 2018-12-21 2020-05-26 Intel Corporation Current steering level-shifter
TWI703434B (zh) * 2019-01-08 2020-09-01 崛智科技有限公司 半導體裝置
IT201900003331A1 (it) * 2019-03-07 2020-09-07 St Microelectronics Srl Circuito regolatore di tensione e corrispondente procedimento
US11177729B2 (en) * 2019-04-16 2021-11-16 Nxp Usa, Inc. Adaptive and efficient standby power supply scheme for next generation low power automotive systems
US11073897B2 (en) 2019-07-29 2021-07-27 Micron Technology, Inc. Power management integrated circuit based system management bus isolation
US11163327B2 (en) 2019-11-18 2021-11-02 International Business Machines Corporation Digitally assisted low dropout (LDO) voltage regulator
US11429172B2 (en) * 2020-01-06 2022-08-30 Intel Corporation Digital linear regulator clamping method and apparatus
US11435426B2 (en) 2020-01-09 2022-09-06 International Business Machines Corporation Current measurement in power-gated microprocessors
WO2021221611A1 (en) * 2020-04-28 2021-11-04 Hewlett-Packard Development Company, L.P. Power mode transition
KR20220037280A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 전력 제공 방법 및 이를 이용하는 전자 장치
US11640834B2 (en) * 2020-10-24 2023-05-02 Mediatek Singapore Pte. Ltd. Voltage droop reduction with a secondary power supply
CN112416041B (zh) * 2020-11-18 2023-04-07 海光信息技术股份有限公司 一种数字低压差稳压器、晶体管抗老化方法及电子设备
US20220374035A1 (en) * 2021-05-18 2022-11-24 Texas Instruments Incorporated Digital ldo passgate rotation
US20210311517A1 (en) * 2021-06-18 2021-10-07 Intel Corporation Voltage Regulator Circuit Systems And Methods
US20210311537A1 (en) * 2021-06-18 2021-10-07 Intel Corporation Supply Voltage Control Systems And Methods For Integrated Circuits
EP4109216A1 (en) * 2021-06-21 2022-12-28 Samsung Electronics Co., Ltd. System-on-chip including low-dropout regulator
US11822418B2 (en) * 2021-11-29 2023-11-21 Dell Products L.P. System and method for power consumption management
US20230208437A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Thermometer encoding and ganging of power gates

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040800A1 (en) * 2003-08-21 2005-02-24 Sehat Sutardja Digital low dropout regulator
US20060026447A1 (en) * 2004-07-27 2006-02-02 Intel Corporation Power management coordination in multi-core processors
CN101233475A (zh) * 2005-08-02 2008-07-30 先进微装置公司 增加于多核心处理器上的一个或多个核心的工作量效能
US20090249092A1 (en) * 2008-03-31 2009-10-01 Lam Son H Supply margining method and apparatus
US20110265090A1 (en) * 2010-04-22 2011-10-27 Moyer William C Multiple core data processor with usage monitoring
CN102237795A (zh) * 2010-05-03 2011-11-09 英特尔公司 以数字方式使多相电压调节器的电流平衡的方法和系统
US20120297232A1 (en) * 2011-05-16 2012-11-22 Bircher William L Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622943A (en) 1899-04-11 Acetylene-gas generator
US6317069B1 (en) 1999-05-06 2001-11-13 Texas Instruments Incorporated Digital-to-analog converter employing binary-weighted transistor array
US6229443B1 (en) 2000-06-23 2001-05-08 Single Chip Systems Apparatus and method for detuning of RFID tag to regulate voltage
US6552932B1 (en) 2001-09-21 2003-04-22 Sandisk Corporation Segmented metal bitlines
US7013396B2 (en) * 2002-09-26 2006-03-14 Intel Corporation Circuit for enabling dual mode safe power-on sequencing
US7698583B2 (en) * 2002-10-03 2010-04-13 Via Technologies, Inc. Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature
US7408577B2 (en) * 2003-04-09 2008-08-05 Micron Technology, Inc. Biasing scheme for large format CMOS active pixel sensors
US7131089B2 (en) * 2003-06-20 2006-10-31 Texas Instruments Incorporated Computer program for programming an integrated circuit speed capability indicator
US7760525B2 (en) * 2003-08-21 2010-07-20 Marvell World Trade Ltd. Voltage regulator
DE102005009364B8 (de) * 2005-03-01 2008-10-16 Infineon Technologies Ag Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie Halbleiter-Bauelement
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7523336B2 (en) * 2006-02-15 2009-04-21 International Business Machines Corporation Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level
US7681054B2 (en) * 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US20080273391A1 (en) * 2007-05-04 2008-11-06 Microchip Technology Incorporated Regulator Bypass Start-Up in an Integrated Circuit Device
US7760011B2 (en) * 2007-08-10 2010-07-20 Texas Instruments Incorporated System and method for auto-power gating synthesis for active leakage reduction
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
US20090066303A1 (en) * 2007-09-06 2009-03-12 Texas Instruments Incorporated Voltage regulator with testable thresholds
US20090085552A1 (en) * 2007-09-29 2009-04-02 Olivier Franza Power management using dynamic embedded power gate domains
US7710796B2 (en) 2007-11-06 2010-05-04 International Business Machines Corporation Level shifter for boosting wordline voltage and memory cell performance
US8127160B2 (en) * 2008-10-13 2012-02-28 International Business Machines Corporation Dynamic frequency and voltage scaling for a computer processor
JP5374120B2 (ja) * 2008-11-14 2013-12-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI375915B (en) 2008-12-11 2012-11-01 Asmedia Technology Inc Voltage identification processor, circuit and method for generating voltage
TWI380162B (en) * 2008-12-15 2012-12-21 Asmedia Technology Inc Method for transaforming voltage identification code and computer system
US20100162256A1 (en) * 2008-12-18 2010-06-24 Alexander Branover Optimization of application power consumption and performance in an integrated system on a chip
US8190930B2 (en) * 2009-03-30 2012-05-29 Intel Corporation Methods and apparatuses for controlling thread contention
US8661274B2 (en) * 2009-07-02 2014-02-25 Qualcomm Incorporated Temperature compensating adaptive voltage scalers (AVSs), systems, and methods
US8228080B2 (en) * 2009-07-24 2012-07-24 Freescale Semiconductor, Inc. Device and method for current estimation
KR101053532B1 (ko) 2009-09-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법
US8635470B1 (en) * 2009-12-16 2014-01-21 Applied Micro Circuits Corporation System-on-chip with management module for controlling processor core internal voltages
US8990591B2 (en) * 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US8289798B2 (en) * 2010-03-17 2012-10-16 International Business Machines Corporation Voltage regulator bypass in memory device
US8471542B2 (en) * 2010-05-20 2013-06-25 Google Inc. Adaptive gate drive power control systems and methods
US8484498B2 (en) * 2010-08-26 2013-07-09 Advanced Micro Devices Method and apparatus for demand-based control of processing node performance
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8539262B2 (en) * 2010-12-09 2013-09-17 Intel Corporation Apparatus, method, and system for improved power delivery performance with a dynamic voltage pulse scheme
TWI421662B (zh) 2010-12-20 2014-01-01 Richtek Technology Corp 改善電壓識別瞬變響應的方法以及電壓調節器
WO2012104673A1 (en) 2011-01-31 2012-08-09 Freescale Semiconductor, Inc. Integrated circuit device, voltage regulation circuitry and method for regulating a voltage supply signal
EP2795889A4 (en) * 2011-12-21 2015-08-05 Intel Corp APPARATUS, METHOD AND SYSTEM FOR ADAPTIVE ADHESION OF TEMPERATURE REVERSING DEPENDENCE
WO2013100890A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain
US9323316B2 (en) * 2012-03-13 2016-04-26 Intel Corporation Dynamically controlling interconnect frequency in a processor
CN104204825B (zh) * 2012-03-30 2017-06-27 英特尔公司 动态测量处理器中的功耗
US9594412B2 (en) * 2012-03-30 2017-03-14 Intel Corporation Controlling power gate circuitry based on dynamic capacitance of a circuit
US8629713B2 (en) * 2012-05-29 2014-01-14 Freescale Semiconductor, Inc. System and method for controlling bypass of a voltage regulator
US8904253B2 (en) * 2012-06-25 2014-12-02 Intel Corporation Method and apparatus for testing I/O boundary scan chain for SoC's having I/O's powered off by default
US9069370B2 (en) * 2012-06-29 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Digital low drop-out regulator
US9081577B2 (en) * 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
US9823719B2 (en) * 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9904752B2 (en) * 2015-01-28 2018-02-27 Mediatek Inc. Methods for distributing power in layout of IC

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040800A1 (en) * 2003-08-21 2005-02-24 Sehat Sutardja Digital low dropout regulator
US20060026447A1 (en) * 2004-07-27 2006-02-02 Intel Corporation Power management coordination in multi-core processors
CN101233475A (zh) * 2005-08-02 2008-07-30 先进微装置公司 增加于多核心处理器上的一个或多个核心的工作量效能
US20090249092A1 (en) * 2008-03-31 2009-10-01 Lam Son H Supply margining method and apparatus
US20110265090A1 (en) * 2010-04-22 2011-10-27 Moyer William C Multiple core data processor with usage monitoring
CN102237795A (zh) * 2010-05-03 2011-11-09 英特尔公司 以数字方式使多相电压调节器的电流平衡的方法和系统
US20120297232A1 (en) * 2011-05-16 2012-11-22 Bircher William L Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105607721A (zh) * 2014-11-18 2016-05-25 Hgst荷兰有限公司 用于设备中的电源管理的资源分配和重新分配
CN105607721B (zh) * 2014-11-18 2018-10-09 Hgst荷兰有限公司 用于设备中的电源管理的资源分配和重新分配
CN107850929A (zh) * 2015-08-06 2018-03-27 华为技术有限公司 片上调节器的io无管脚校准或微调的装置和方案
CN115390607A (zh) * 2021-05-25 2022-11-25 科奇芯有限公司 电压调节器
CN115390607B (zh) * 2021-05-25 2024-04-02 科奇芯有限公司 电压调节器

Also Published As

Publication number Publication date
TW201706776A (zh) 2017-02-16
US10345881B2 (en) 2019-07-09
TW201502762A (zh) 2015-01-16
TWI622873B (zh) 2018-05-01
US20140223205A1 (en) 2014-08-07
TWI603188B (zh) 2017-10-21
TWI528166B (zh) 2016-04-01
CN107066069B (zh) 2020-09-15
US20170315601A1 (en) 2017-11-02
US9766678B2 (en) 2017-09-19
US10185382B2 (en) 2019-01-22
DE102014001268B4 (de) 2016-12-08
TW201638718A (zh) 2016-11-01
CN103984670B (zh) 2018-08-07
CN107066069A (zh) 2017-08-18
US20170031411A1 (en) 2017-02-02
DE102014001268A1 (de) 2014-08-07

Similar Documents

Publication Publication Date Title
CN103984670A (zh) 多电压识别(vid)功率架构、数字可合成低压差调节器及用于改善功率门可靠性的装置
CN203733021U (zh) 稳压器及包括稳压器的系统
US10990146B2 (en) Digital synthesizable low dropout regulator with adaptive gain
CN203745939U (zh) 用于调节电压的集成电路及包括集成电路的系统
US20180307257A1 (en) Low dropout voltage regulator integrated with digital power gate driver
CN104113212A (zh) 调压器的电流平衡、电流传感器和相位平衡的装置和方法
US9651961B2 (en) Multi-mode voltage regulation with feedback
JP2020510397A (ja) 低ドロップアウトレギュレータ
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
US9348383B2 (en) Apparatus for starting up switching voltage regulator
CN106030434B (zh) 主-从数字电压调节器
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
CN113783570A (zh) 具有频率跟踪回路的耦合倍频器
WO2013095649A1 (en) Apparatus and system for generating a signal with phase angle configuration
CN203492007U (zh) 一种高精度环形振荡器及其频率校准电路
CN107422773B (zh) 数字低压差稳压器
US8847633B1 (en) Low voltage swing repeater
Salah-ddine et al. A 100 mA Low Voltage Linear Regulators for Systems on Chip Applications Using 0.18 {\mu} m CMOS Technology
CN110431737A (zh) 电力门缓升控制装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180807

Termination date: 20210129