CN108847904A - 一种接收器及系统 - Google Patents
一种接收器及系统 Download PDFInfo
- Publication number
- CN108847904A CN108847904A CN201810417212.8A CN201810417212A CN108847904A CN 108847904 A CN108847904 A CN 108847904A CN 201810417212 A CN201810417212 A CN 201810417212A CN 108847904 A CN108847904 A CN 108847904A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- receiver
- delay
- deflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种接收器及相关的系统,其中,该接收器包括多个接收电路和偏斜检测及对准电路。该多个接收电路用于接收来自多个信道的多个输入信号,其中,该多个接收电路中的每个接收电路接收该多个输入信号中的至少一个,以产生输出信号。偏斜检测及对准电路用于根据该多个输入信号或该多个输出信号确定偏斜信息,其中,该偏斜信息用于控制对应于该多个输入信号或该多个输出信号的延迟量。本发明可以校准信道偏斜。
Description
技术领域
本发明涉及一种接收器,更特别地,涉及一种能够校准信道偏斜的接收器及相关的系统。
背景技术
C-PHY是用于高速、高效率通信的物理层协议(Physical Layer,PHY)的标准,主要适用于移动应用。在C-PHY规范中,每个链路(link)包括三个发送电路(transmittingcircuit)和三个接收电路(receiving circuit),以及,每个接收电路接收来自多个发送信号中的两个发送信号以产生输出信号。由于该多个发送信号可能会存在相位偏移,以及,发送电路和接收电路之间的多个路径可能具有不同的长度,因此,导致接收电路接收到的多个信号具有不同的延迟量。这种现象被称为偏斜(skew),这种偏斜会影响后续信号的处理。
发明内容
有鉴于此,本发明的目的之一在于提供一种接收器及系统,以解决上述问题。
根据本发明的一实施例,提供了一种接收器,包括多个接收电路,以及,偏斜检测及对准电路。多个接收电路用于接收来自多个信道的多个输入信号,其中,该多个接收电路中的每个接收电路接收该多个输入信号中的至少一个输入信号,以产生输出信号。偏斜检测及对准电路耦接于该多个接收电路,用于根据该多个输入信号或该多个输出信号确定偏斜信息,其中,该偏斜信息用于控制与该多个输入信号或该多个输出信号相对应的延迟量。
根据本发明的另一实施例,提供了一种系统,包括:发送器、多个信道以及接收器,其中,该发送器包括:多个可调延迟电路,用于对多个发送信号进行延迟,以产生多个延迟发送信号。该多个信道耦接在该发送器和该接收器之间;以及,该接收器,包括:多个接收电路,用于接收来自该多个信道的该多个延迟发送信号,其中,该多个接收电路中的每个接收电路接收该多个延迟发送信号中的至少一个延迟发送信号以产生输出信号;偏斜检测及对准电路,耦接于该多个接收电路,用于根据该多个延迟发送信号或该多个输出信号确定偏斜信息;以及边带控制器,耦接于该偏斜检测及对准电路,用于将该偏斜信息发送至该发送器,以用于控制该多个可调延迟电路的延迟量。
上述技术方案根据信号的偏斜信息控制该信号相对应的延迟量,从而减少接收器的多个输出信号之间的相位差,能够校准信道偏斜。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后,可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例,可以更全面地理解本发明,其中:
图1是根据本发明第一实施例示出的一种系统的示意图;
图2是根据本发明第二实施例示出的一种系统的示意图;
图3是根据本发明第三实施例示出的一种系统的示意图;
图4是根据本发明第四实施例示出的一种系统的示意图;
图5是根据本发明第五实施例示出的一种系统的示意图;
图6是根据本发明第六实施例示出的一种系统的示意图;
图7是根据本发明第七实施例示出的一种系统的示意图;
图8是根据本发明第八实施例示出的一种系统的示意图。
在下面的详细描述中,为了说明的目的,阐述了许多具体细节,以便本领域技术人员能够更透彻地理解本发明实施例。然而,显而易见的是,可以在没有这些具体细节的情况下实施一个或多个实施例,不同的实施例可根据需求相结合,而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例,其仅用来例举阐释本发明的技术特征,而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件,所属领域技术人员应当理解,制造商可能会使用不同的名称来称呼同样的元件。因此,本说明书及权利要求书并不以名称的差异作为区别元件的方式,而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体,其中,该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语,故应解释成“包含,但不限定于…”的意思。此外,术语“耦接”意指间接或直接的电气连接。因此,若文中描述一个装置耦接于另一装置,则代表该装置可直接电气连接于该另一装置,或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中,除非另有指示,各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。文中所用术语“基本”或“大致”是指在可接受的范围内,本领域技术人员能够解决所要解决的技术问题,基本达到所要达到的技术效果。举例而言,“大致等于”是指在不影响结果正确性时,技术人员能够接受的与“完全等于”有一定误差的方式。
图1是根据本发明第一实施例示出的系统100的示意图,该系统能够校准偏斜,该偏斜包括发送器接收的多个发送信号(例如,S1、S2、S3)本身存在的偏斜和发送器至接收器中的接收电路之间的路径(如信道130)上存在的偏斜,为便于说明,本文主要以信道偏斜进行描述,但实际上,本发明实施例还可以校准发送器接收到的多个发送信号之间的偏斜。如图1所示,系统100包括发送器(transmitter)、接收器(receiver)和耦接在该发送器和该接收器之间的多个信道(channels)130,其中,信道130可以由任意导线(conductive wires)或线路(lines)来实现。发送器包括三个发送电路110_1-110_3、边带控制器(side-bandcontroller)114、配置寄存器(configuration registers)115、边带接收电路(side-bandreceiving circuit)116和边带驱动器(side-band driver)117,其中,发送电路110_1包括可调延迟电路(adjustable delay circuit)112_1和驱动器(driver)113_1,发送电路110_2包括可调延迟电路112_2和驱动器113_2,发送电路110_3包括可调延迟电路112_3和驱动器113_3。接收器包括三个接收电路120_1-120_3、偏斜检测及对准电路(skew detectionand alignment circuit)122、边带控制器124、边带驱动器126和边带接收电路128。在本实施例中,系统100以符合C-PHY标准为例进行示出,但本发明并不受限于此。应当说明的是,凡是存在偏斜(例如,耦接在发送器和接收器之间的多个信道通常给在信道上传输的信号施加了不同的延迟)的情形均可以采用本发明提供的偏斜校准机制来改善偏斜问题,因此,本发明不受限于符合C-PHY标准的示例结构,特别地,附图为便于理解与说明给出的示例实施方式,本发明并不受限于此。具体实现中,发送器中的发送电路和接收器中的接收电路的数量并不仅限于3个,以及,每个接收电路不应当受限于附图中示出的接收两个或一个输入信号以产生输出信号的示例,而应涵盖或理解为接收至少一个输入信号以产生输出信号的变型实施方式。
在系统100的操作中,首先,发送电路110_1被布置为接收发送信号S1,以根据发送信号S1产生延迟发送信号S1’,发送电路110_2被布置为接收发送信号S2,以根据发送信号S2产生延迟发送信号S2’,发送电路110_3被布置为接收发送信号S3,以根据发送信号S3产生延迟发送信号S3’。例如,在图1所示的实施例中,可调延迟电路112_1对发送信号S1进行延迟,以经由驱动器113_1产生延迟发送信号S1’,可调延迟电路112_2对发送信号S2进行延迟,以经由驱动器113_2产生延迟发送信号S2’,可调延迟电路112_3对发送信号S3进行延迟,以经由驱动器113_3产生延迟发送信号S3’。接着,接收电路120_1-120_3接收来自信道130的多个输入信号,以及,接收电路120_1-120_3中的每个接收电路接收该多个输入信号中的至少一个输入信号,以产生输出信号。例如,在图1所示的实施例中,该多个输入信号表现为信号S1’-S3’经过信道130后的相应信号,因此,可以理解地,在后续描述的一些实施例中,虽然以信号S1’-S3’进行描述,但结合附图可以理解,所描述的信号S1’-S3’是指信号S1’-S3’经由信道后的相应信号,例如,接收电路120_1-120_3(如图1至图3、图6至图7)或可调延迟电路(如图4、图5、图8)接收到的来自信道130的多个输入信号。在图1所示的实施例中,接收电路120_1接收信号S1’和S2’(即指信号S1’和S2’经由信道130后的相应信号),以产生输出信号Vout1,接收电路120_2接收信号S1’和S3’(即指信号S1’和S3’经由信道130后的相应信号),以产生输出信号Vout2,以及,接收电路120_3接收信号S2’和S3’(即指信号S2’和S3’经由信道130后的相应信号),以产生输出信号Vout3。在本实施例中,接收电路120_1-120_3中的每一个可以由比较器来实现,该比较器用于对接收到的两个信号进行比较,以产生输出信号。然后,由于输出信号Vout1-Vout3中的每一个可以表示接收电路120_1-120_3接收到的信号S1’-S3’中的两两信号之间的差异(difference),因此,偏斜检测及对准电路122能够确定出接收电路120_1-120_3接收到的信号S1’-S3’的偏斜信息,并将该偏斜信息发送给边带控制器124,以控制多个接收电路的多个输入信号是对齐的(例如,使得多个接收电路接收到的多个输入信号或所产生的多个输出信号的相位是基本相同的),从而校准偏移。在本实施例中,偏斜检测及对准电路122可以利用接收电路120_1-120_3接收到的信号S1’-S3’的相位(例如,这三个信号的相位可分别表示为最早相位(earliestphase)、最后相位(latest phase)或中间相位,例如,3°、6°、5°)来确定接收电路120_1-120_3接收到的信号S1’-S3’的偏斜信息。例如,如果信号S1’具有最早相位,则偏斜信息可以包括接收电路120_1-120_3接收到的信号S1’和S2’之间的相位差或延迟量(如该相位差对应的延迟时间),以及接收电路120_1-120_3接收到的信号S1’和S3’之间的相位差或延迟量(如该相位差对应的延迟时间)。在本发明的一优选实施例中,利用具有最后相位(例如,6°)的信号来获得其它信号相对于该具有最后相位的信号的偏斜信息,以通过控制其它信号所对应路径上的可调延迟电路的延迟时间来控制该可调延迟电路作用于相关信号的相位延迟量,从而校准多个接收电路所接收到的多个输入信号或多个输出信号的偏斜,减少接收电路的多个输入信号中的两两信号或多个输出信号中的两两信号之间的相位差。然后,通过边带驱动器126,边带控制器124将该偏斜信息发送至发送器,以及,发送器中的边带控制器114通过边带接收电路116接收该偏斜信息,并产生控制参数至配置寄存器115,以控制可调延迟电路112_1-112_3的延迟量。上述步骤被执行,以改善由发送器和接收器之间的路径带来的偏斜问题,从而减少接收电路120_1-120_3接收到的信号S1’-S3’之间的相位差(由发送信号S1-S3本身导致或信道230导致),使得接收电路120_1-120_3能够提供相位基本相同的输出信号Vout1-Vout3。
在一可选实施例中,发送器中的边带驱动器117和接收器中的边带接收电路128用于确认(confirm)边带控制器114是否成功接收到该偏斜信息。例如,边带控制器114在接收到该偏斜信息之后,将通过边带驱动器117和边带接收电路128发送信号给接收器中的边带控制器124,以告诉接收器:偏斜信息被成功接收。应注意的是,发送器中的边带驱动器117和接收器中的边带接收电路128是可选装置,也就是说,边带驱动器117和边带接收电路128是可以从系统100中移除的,而不会影响正常操作。
在系统100中,发送电路110_1-110_3与接收电路120_1-120_3之间的通信可被视为主链路(main link),以及,边带控制器114与124之间的通信可被视为边带链路(side-band link)。在一些实施例中,边带链路可以使用专用的单条导线或多条导线进行通信,该边带链路可以是单向或双向,或者,边带链路和主链路可以共享位于信道130内的一个或以上的导线。另外,系统100可以具有多于一个的主链路。具体地,本发明实施例不做任何限制。
图2是根据本发明第二实施例示出的系统200的示意图。如图2所示,系统200包括发送器、接收器和耦接在发送器和接收器之间的多个信道230。发送器包括三个发送电路210_1-210_3。接收器包括三个接收电路220_1-220_3、多个可调延迟电路221_1-221_3,以及,偏斜检测及对准电路222。在本实施例中,系统200符合C-PHY标准,但本发明并不限于此。
在系统200的操作中,发送电路210_1-210_3分别充当(serves as)驱动器,其中,发送电路210_1接收发送信号S1以产生信号S1’,发送电路210_2接收发送信号S2以产生信号S2’,发送电路210_3接收发送信号S3以产生信号S3’。接着,接收电路220_1接收信号S1’和S2’(即指信号S1’和S2’经由信道230后的相应信号),以产生输出信号Vout1,接收电路220_2接收信号S1’和S3’(即指信号S1’和S3’经由信道230后的相应信号),以产生输出信号Vout2,以及,接收电路220_3接收信号S2’和S3’(即指信号S2’和S3’经由信道230后的相应信号),以产生输出信号Vout3。在本实施例中,接收电路220_1-220_3中的每一个可以由比较器来实现,该比较器用于比较接收到的两个信号以产生输出信号。然后,可调延迟电路221_1-221_3对输出信号Vout1-Vout3进行延迟,以产生延迟输出信号Vout1’-vout3’。另外,由于传输信号S1’-S3’的信道长度可能不同,接收电路220_1-220_3接收到的信号S1’-S3’会产生偏斜问题,以及,输出信号Vout1-Vout3或延迟输出信号Vout1’-Vout3’(即接收器的输出信号)也会具有该偏斜问题。为了解决这个问题,偏斜检测及对准电路222确定延迟输出信号Vout1’-Vout3’的偏斜信息,并根据该偏斜信息控制可调延迟电路221_1-221_3的延迟量(时间延迟)。在本实施例中,偏斜检测及对准电路222可以使用具有最早相位、最后相位或中间相位的信号来确定延迟输出信号Vout1’-Vout3’的偏斜信息。例如,如果延迟输出信号Vout1’具有最早相位,则偏斜信息可以包括延迟输出信号Vout1’和Vout2’之间的相位差或延迟量,以及延迟输出信号Vout1’和Vout3’之间的相位差或延迟量。然后,可调节延迟电路221_1-221_3的延迟量能够被控制,以减少延迟输出信号Vout1’-Vout3’之间的相位差,进而改善由信道230和/或发送信号S1-S3本身引起的偏斜问题。
在系统200中,发送电路210_1-210_3与接收电路220_1-220_3之间的通信可以被认为是主链路,以及,系统200可以具有一个以上的主链路,其中,每个主链路具有以上提及的信道偏斜校准机制。
图3是根据本发明第三实施例示出的系统300的示意图。如图3所示,系统300包括发送器、接收器和耦接在发送器和接收器之间的多个信道330。发送器包括三个发送电路310_1-310_3、边带控制器314、配置寄存器315、边带接收电路316和边带驱动器317,其中,发送电路310_1包括可调延迟电路312_1和驱动器313_1,发送电路310_2包括可调延迟电路312_2和驱动器313_2,以及,发送电路310_3包括可调延迟电路312_3和驱动器313_3。接收器包括三个接收电路320_1-320_3、可调延迟电路321_1-321_3、偏斜检测及对准电路322、边带控制器324、边带驱动器326和边带接收电路328。在该实施例中,系统300符合C-PHY标准,但本发明并不受限于此。
在系统300的操作中,首先,发送电路310_1-310_3被布置为分别接收发送信号S1-S3以产生延迟发送信号S1’-S3’。例如,在图3所示的实施例中,可调延迟电路312_1对发送信号S1进行延迟,以经由驱动器313_1产生延迟发送信号S1’,可调延迟电路312_2对信号S2进行延迟,以经由驱动器313_2产生延迟发送信号S2’,以及,可调延迟电路312_3对信号S3进行延迟,以经由驱动器313_3产生延迟发送信号S3’。接着,接收电路320_1接收信号S1’和S2’(即指信号S1’和S2’经由信道330后的相应信号),以产生输出信号Vout1,接收电路320_2接收信号S1’和S3’(即指信号S1’和S3’经由信道330后的相应信号),以产生输出信号Vout2,以及,接收电路320_3接收信号S2’和S3’(即指信号S2’和S3’经由信道330后的相应信号),以产生输出信号Vout3。在本实施例中,接收电路320_1-320_3中的每一个可以由比较器来实现,该比较器用于比较接收到的两个信号以产生输出信号。接着,可调延迟电路321_1-321_3对输出信号Vout1-Vout3进行延迟,以产生延迟输出信号Vout1’-vout3’。另外,由于传输信号S1’-S3’的信道长度不同,由接收电路320_1-320_3接收到的信号S1’-S3’会产生偏斜问题,以及,输出信号Vout1-Vout3或延迟输出信号Vout1’-Vout3’也会具有偏斜问题。为了解决这个问题,偏斜检测及对准电路322确定延迟输出信号Vout1’-vout3’的偏斜信息,并根据该偏斜信息控制可调延迟电路321_1-321_3的延迟量。在本实施例中,偏斜检测及对准电路322可使用具有最早相位、最后相位或中间相位的信号来确定延迟输出信号Vout1’-vout3’的偏斜信息。例如,如果延迟输出信号Vout1’具有最早相位,则偏斜信息可以包括延迟输出信号Vout1’和Vout2’之间的相位差或延迟量,以及延迟输出信号Vout1’和Vout3’之间的相位差或延迟量。另外,偏斜检测及对准电路322还将该偏斜信息发送至边带控制器324。然后,通过边带驱动器326,边带控制器324将该偏斜信息发送至发送器,以及,发送器中的频带控制器314通过边带接收电路316接收该偏斜信息,并产生控制参数给配置寄存器315,以控制可调延迟电路312_1-312_3的延迟量。上述步骤被执行,以改善发送器和接收器之间的路径(例如,信道330)引起的偏斜问题,进而减少延迟输出信号Vout1’-Vout3’之间的相位差,该相位差由接收电路320_1-320_3接收到的信号S1’-S3’带来的。
在图3所示的实施例中,发送器和接收器都具有用于对信号进行延迟以改善偏斜问题的可调延迟电路,从而,偏斜校准变得更加灵活和精确。
另外,发送器中的边带驱动器317和接收器中的边带接收电路328用于确认边带控制器314是否成功接收到偏斜信息。例如,边带控制器314在接收到偏斜信息之后,将通过边带驱动器317和边带接收电路328发送信号给接收器中的边带控制器324,以告诉接收器:该偏斜信息被成功接收。值得注意的是,边带驱动器317和边带接收电路328是可选装置,也就是说,发送器中的边带驱动器317和接收器中的边带接收电路328是可以从系统300中移除的,而不会影响正常的操作。
在系统300中,发送电路310_1-310_3与接收电路320_1-320_3之间的通信可以被认为是主链路,以及,边带控制器314和324之间的通信可以被认为是边带链路。在一些实施例中,边带链路可以使用专用的单条导线或多条导线进行通信,边带链路可以是单向或双向,或者,边带链路和主链路可以共享一条或更多条的导线。另外,系统300可以具有一个以上的主链路。具体地,本发明实施例不做任何限制。
图4是根据本发明第四实施例示出的系统400的示意图。如图4所示,系统400包括发送器、接收器和耦接在发送器和接收器之间的多个信道430。发送器包括三个发送电路410_1-410_3。接收器包括三个接收电路420_1至420_3、多个可调延迟电路421_1-421_3以及偏斜检测及对准电路422。在本实施例中,系统400符合C-PHY标准,但本发明并不受限于此。
在系统400的操作中,发送电路410_1-410_3分别用作驱动器,以接收发送信号S1-S3并产生信号S1’-S3’。接着,可调延迟电路421_1-421_3分别对信号S1’-S3’(即信号S1’-S3’经由信道430后的相应信号)进行延迟,以产生延迟信号S1”-S3”。接着,接收电路420_1接收延迟信号S1”和S2”以产生输出信号Vout1,接收电路420_2接收延迟信号S1”和S3”以产生输出信号Vout2,以及,接收电路420_3接收延迟信号S2”和S3”以产生输出信号Vout3。在本实施例中,接收电路420_1-420_3中的每一个可以由比较器来实现,该比较器用于比较接收到的两个延迟信号以产生输出信号。此外,偏斜检测及对准电路422能够确定延迟信号S1”-S3”的偏斜信息(以产生该偏斜信息),并根据该偏斜信息控制可调延迟电路421_1-421_3的延迟量。在本实施例中,偏斜检测及对准电路422可以使用具有最早相位、最后相位或中间相位的信号来确定延迟信号S1”-S3”的偏斜信息。例如,如果延迟信号S1”具有最早相位,则偏斜信息可以包括延迟信号S1”和S2”之间的相位差或延迟量,以及延迟信号S1”和S3”之间的相位差或延迟量。然后,可调延迟电路421_1-421_3的延迟量能够被控制,以减少接收电路420_1-420_3接收到的延迟信号S1”-S3”之间的相位差,从而改善偏斜问题。
在系统400中,发送电路410_1-410_3与接收电路420_1-420_3之间的通信可以被认为是主链路,以及,系统400可以具有一个以上的主链路,其中,每个主链路具有以上提及的信道偏斜校准机制。
图5是根据本发明第五实施例示出的系统500的示意图。如图5所示,系统500包括发送器、接收器和耦接在发送器和接收器之间的多个信道530。发送器包括三个发送电路510_1-510_3、边带控制器514、配置寄存器515、边带接收电路516和边带驱动器517,其中,发送电路510_1包括可调延迟电路512_1和驱动器513_1,发送电路510_2包括可调延迟电路512_2和驱动器513_2,以及,发送电路510_3包括可调延迟电路512_3和驱动器513_3。接收器包括三个接收电路520_1-520_3、可调延迟电路521_1-521_3、偏斜检测及对准电路522、边带控制器524、边带驱动器526和边带接收电路528。在该实施例中,系统500符合C-PHY标准,但本发明并不受限于此。
在系统500的操作中,首先,发送电路510_1-510_3被布置为分别接收发送信号S1-S3以产生信号S1’-S3’。例如,在图5所示的实施例中,可调延迟电路512_1对信号S1进行延迟,以经由驱动器513_1产生延迟发送信号S1’,可调延迟电路512_2对信号S2进行延迟,以经由驱动器513_2产生延迟发送信号S2’,可调延迟电路512_3对信号S3进行延迟,以经由驱动器513_3产生延迟发送信号S3’。接着,可调延迟电路521_1-521_3分别延迟信号S1’-S3’以产生延迟信号S1”-S3”。接着,接收电路520_1接收延迟信号S1”和S2”以产生输出信号Vout1,接收电路520_2接收延迟信号S1”和S3”以产生输出信号Vout2,以及,接收电路520_3接收延迟信号S2”和S3”以产生输出信号Vout3。在本实施例中,接收电路520_1-520_3中的每一个可以由比较器来实现,该比较器用于比较接收到的两个延迟信号以产生输出信号。另外,偏斜检测及对准电路522能够确定延迟信号S1”-S3”的偏斜信息以产生该偏斜信息,并且根据该偏斜信息来控制可调延迟电路521_1-521_3的延迟量。在本实施例中,偏斜检测及对准电路522可使用具有最早相位、最后相位或中间相位的信号来确定延迟信号S1”-S3”的偏斜信息。例如,如果延迟信号S1”具有最早相位,则偏斜信息可以包括延迟信号S1”和S2”之间的相位差或延迟量,以及延迟信号S1”和S3”之间的相位差或延迟量。然后,偏斜检测及对准电路522将该偏斜信息发送至边带控制器524。然后,通过边带驱动器526,边带控制器524将该偏斜信息发送给发送器,以及,发送器中的边带控制器514通过边带接收电路516接收该偏斜信息,并产生控制参数给配置寄存器515,以控制可调延迟电路512_1-512_3的延迟量。上述步骤被执行,以改善由发送器和接收器之间的路径(例如,信道530)引起的偏斜问题,从而减少信号S1”-S3”之间的相位差。
在图5所示的实施例中,发送器和接收器都具有用于延迟信号以改善偏斜问题的可调延迟电路,所以偏斜校准变得更加灵活和精确。
另外,发送器中的边带驱动器517和接收器中的边带接收电路528用于确认边带控制器514是否成功接收到偏斜信息。例如,边带控制器514在接收到偏斜信息之后,将通过边带驱动器517和边带接收电路528发送信号至接收器中的边带控制器524,以告知接收器:该偏斜信息已被成功接收。值得注意的是,边带驱动器517和边带接收电路528是可选装置,也就是说,边带驱动器517和边带接收电路528可以从系统500移除而不影响正常操作。
在系统500中,发送电路510_1-510_3与接收电路520_1-520_3之间的通信可以被视为主链路,以及,边带控制器514和524之间的通信可以被视为边带链路。在一些实施例中,边带链路可以使用专用的单线或多条线进行通信,边带链路可以是单向或双向,或者,边带链路和主链路可以共享一个或更多个线路。另外,系统500可具有一个以上的主链路。具体地,本发明实施例不做任何限制。
图6是根据本发明第六实施例示出的系统600的示意图。如图6所示,系统600包括发送器、接收器和耦接在发送器和接收器之间的多个信道630。发送器包括三个发送电路610_1-610_3、边带控制器614、配置寄存器615、边带接收电路616和边带驱动器617,其中,发送电路610_1包括可调延迟电路612_1和驱动器613_1,发送电路610_2包括可调延迟电路612_2和驱动器613_2,发送电路610_3包括可调延迟电路612_3和驱动器613_3。接收器包括三个接收电路620-1-620_3、偏斜检测及对准电路622、边带控制器624、边带驱动器626和边带接收电路628。
在系统600的操作中,首先,发送电路610_1-610_3被布置为分别接收发送信号S1-S3以产生信号S1’-S3’。例如,在图6所示的实施例中,可调延迟电路612_1对发送信号S1进行延迟,以经由驱动器613_1产生延迟发送信号S1’,可调延迟电路612_2对发送信号S2延迟,以经由驱动器613_2产生延迟发送信号S2’,以及,可调延迟电路612_3对发送信号S3进行延迟,以经由驱动器613_3产生延迟发送信号S3’。接着,接收电路620_1-620_3分别接收信号S1’-S3’以产生输出信号Vout1-Vout3。具体地,接收电路620_1接收信号S1’以产生输出信号Vout1,接收电路620_2接收信号S2’以产生输出信号Vout2,接收电路620_3接收信号S3’以产生输出信号Vout3。另外,偏斜检测及对准电路622根据输出信号Vout1-Vout3来确定接收电路620_1-620_3接收到的信号S1’-S3’的偏斜信息(通常,输出信号Vout1-Vout3的偏斜情况与接收电路620_1-620_3接收到的信号S1’-S3’的偏斜情况是相同的),并将该偏斜信息发送至边带控制器624。在本实施例中,偏斜检测及对准电路622可以使用具有最早相位、最后相位或中间相位的信号来确定输出信号Vout1-Vout3的偏斜信息。例如,如果输出信号Vout1具有最早的相位,则偏斜信息可以包括输出信号Vout1和Vout2之间的相位差或延迟量,以及输出信号Vout1和Vout3之间的相位差或延迟量。然后,边带控制器624经由边带驱动器626将该偏斜信息发送给发送器,以及,发送器中的边带控制器614经由边带接收电路616接收该偏斜信息,并且产生控制参数给配置寄存器615,以控制可调延迟电路612_1-612_3的延迟量。上述步骤被执行,以改善由发送器和接收器之间的路径引起的偏斜问题,从而减少输出信号Vout1-Vout3之间的相位差(减少接收电路620_1-620_3接收到的信号S1’-S3’之间的相位差),以利于后续电路对信号的处理。
另外,发送器中的边带驱动器617和接收器中的边带接收电路628用于确认边带控制器614是否成功地接收到偏斜信息。例如,边带控制器614在接收到偏斜信息之后,将通过边带驱动器617和边带接收电路628向接收器中的边带控制器624发送信号以告诉接收器:偏斜信息已被成功接收。值得注意的是,边带驱动器617和边带接收电路628是可选装置,也就是说,边带驱动器617和边带接收电路628可以从系统600中移除,而不会影响正常操作。
在该系统600中,发送电路610_1-610_3和接收电路620_1-620_3之间的通信可视为主链路,以及,边带控制器614和624之间的通信可以被认为是边带链路。在一些实施例中,边带链路可以使用专用的单线或多条线进行通信,边带链路可以是单向或双向,或者,边带链路和主链路可以共享一个或更多的导线。另外,系统600可以具有多于一个的主链路。具体地,本发明实施例不做任何限制。
图7是根据本发明第七实施例示出的系统700的示意图。如图7所示,系统700包括发送器、接收器和耦接在发送器和接收器之间的多个信道730。发送器包括三个发送电路710_1-710_3、边带控制器714、配置寄存器715、边带接收电路716和边带驱动器717,其中,发送电路710_1包括可调延迟电路712_1和驱动器713_1,发送电路710_2包括可调延迟电路712_2和驱动器713_2,发送电路710_3包括可调延迟电路712_3和驱动器713_3。接收器包括三个接收电路720_1-720_3、可调延迟电路721_1-721_3、偏斜检测及对准电路722、边带控制器724、边带驱动器726和边带接收电路728。
在系统700的操作中,首先,发送电路710_1-710_3被布置为分别接收发送信号S1-S3以产生信号S1’-S3’。具体而言,可调延迟电路712_1对发送信号S1进行延迟,以经由驱动器713_1产生延迟发送信号S1’,可调延迟电路712_2对发送信号S2进行延迟,以经由驱动器713_2产生延迟发送信号S2’,以及,可调延迟电路712_3对发送信号S3进行延迟,以经由驱动器713_3产生延迟发送信号S3’。接着,接收电路720_1-720_3分别接收信号S1’-S3’以产生输出信号Vout1-Vout3。然后,可调延迟电路721_1-721_3延迟输出信号Vout1-Vout3以产生延迟输出信号Vout1’-vout3’。另外,由于发送信号S1’-S3’的信道长度可能存在不同,接收电路720_1-720_3接收到的信号S1’-S3’会存在偏斜问题,输出信号Vout1-Vout3或延迟输出信号Vout1’-Vout3’也会存在偏斜问题。为了解决该问题,偏斜检测及对准电路722确定延迟输出信号Vout1’-Vout3’的偏斜信息,并且根据该偏斜信息来控制可调延迟电路721_1-721_3的延迟量。在本实施例中,偏斜检测及对准电路722可以使用具有最早相位、最后相位或中间相位的信号来确定延迟输出信号Vout1’-Vout3’的偏斜信息。例如,如果延迟输出信号Vout1’具有最早相位,则偏斜信息可以包括延迟输出信号Vout1’和Vout2’之间的相位差或延迟量,以及延迟输出信号Vout1’和Vout3’之间的相位差或延迟量。另外,偏斜检测及对准电路722还将偏斜信息发送给边带控制器724。然后,通过边带驱动器726,边带控制器724将该偏斜信息发送至发送器,以及,发送器中的频带控制器714通过边带接收电路716接收该偏斜信息,并产生控制参数给配置寄存器715,以控制可调延迟电路712_1-712_3的延迟量。上述步骤被执行,以改善由发送器和接收器之间的路径(例如,信道730)引起的偏斜问题,从而减少延迟输出信号Vout1’-Vout3’之间的相位差,即减少接收器的输出信号之间的相位差,以对齐多个输出信号之间的相位。
另外,发送器中的边带驱动器717和接收器中的边带接收电路728用于确认边带控制器714是否成功接收到偏斜信息。例如,边带控制器714在接收到偏斜信息之后,将经由边带驱动器717和边带接收电路728向接收器中的边带控制器724发送信号以告诉接收器:偏斜信息已被成功接收。值得注意的是,发送器中的边带驱动器717和接收器中边带接收电路728是可选装置,也就是说,发送器中的边带驱动器717和接收器中边带接收电路728可以从系统700移除,而不影响正常操作。
在系统700中,发送电路710_1-710_3与接收电路720_1-720_3之间的通信可以被认为是主链路,以及,边带控制器714和724之间的通信可以被认为是边带链路。在一些实施例中,边带链路可以使用专用的单线或多条线路进行通信,边带链路可以是单向或双向,或者,边带链路和主链路可以共享一条或更多条的导线。另外,系统700可具有多于一个的主链路。具体地,本发明实施例不做任何限制。
图8是根据本发明第八实施例示出的系统800的示意图。如图8所示,系统800包括发送器、接收器和耦接在发送器和接收器之间的多个信道830。发送器包括三个发送电路810_1-810_3、边带控制器814、配置寄存器815、边带接收电路816和边带驱动器817,其中,发送电路810_1包括可调延迟电路812_1和驱动器813_1,发送电路810_2包括可调延迟电路812_2和驱动器813_2,以及,发送电路810_3包括可调延迟电路812_3和驱动器813_3。接收器包括三个接收电路820_1-820_3、可调延迟电路821_1-821_3、偏斜检测及对准电路822、边带控制器824、边带驱动器826和边带接收电路828。
在系统800的操作中,首先,发送电路810_1-810_3被布置为分别接收发送信号S1-S3以产生信号S1’-S3’。详细而言,可调延迟电路812_1对发送信号S1进行延迟,以经由驱动器813_1产生延迟发送信号S1’,可调延迟电路812_2对发送信号S2进行延迟,以经由驱动器813_2产生延迟发送信号S2’,以及,可调延迟电路812_3对发送信号S3进行延迟,以经由驱动器813_3产生延迟发送信号S3’。接着,可调延迟电路821_1-821_3分别延迟信号S1’-S3’以产生延迟信号S1”-S3”。接着,接收电路820_1-820_3接收延迟信号S1”-S3”以产生输出信号Vout1-Vout3。另外,偏斜检测及对准电路822确定延迟信号S1”-S3”的偏斜信息以产生偏斜信息,并且根据偏斜信息来控制可调延迟电路821_1-821_3的延迟量。在本实施例中,偏斜检测及对准电路822可以利用具有最早相位、最后相位或中间相位的信号来确定延迟信号S1”-S3”的偏斜信息。例如,如果延迟信号S1”具有最早相位,则偏斜信息可以包括延迟信号S1”和S2”之间的相位差或延迟量,以及延迟信号S1”和S3”之间的相位差或延迟量。然后,偏斜检测及对准电路822将偏斜信息发送到边带控制器824。然后,经由边带驱动器826,边带控制器824将偏斜信息发送至发送器,以及,发送器中的边带控制器814通过边带接收电路816接收偏斜信息,并产生控制参数至配置寄存器815,以控制可调延迟电路812_1-812_3的延迟量。上述步骤被执行,以改善发送器和接收器之间的路径(例如,信道830)引起的偏斜问题,从而减少信号S1”-S3”之间的相位差,使得接收器的多个输出信号(或多个输入信号)之间的相位是尽可能对齐的,即接收器的多个输出信号(或多个输入信号)基本上被校准为具有相同的相位,以利于后续电路的处理及操作。
另外,发送器中的边带驱动器817和接收器中的边带接收电路828用于确认边带控制器814是否成功接收到偏斜信息。例如,边带控制器814在接收到偏斜信息之后,将通过边带驱动器817和边带接收电路828发送信号给接收器中的边带控制器824,以告诉接收器:偏斜信息已被成功接收。值得注意的是,边带驱动器817和边带接收电路828是可选装置,也就是说,边带驱动器817和边带接收电路828是可以从系统800移除的,而不影响正常操作。
在系统800中,发送电路810_1-810_3与接收电路820_1-820_3之间的通信可以被认为是主链路,以及,边带控制器814和824之间的通信可以被认为是边带链路。在一些实施例中,边带链路可以使用专用的单条线或多条线进行通信,边带链路可以是单向或双向,或者,边带链路和主链路可以共享信道830内的一条或更多条线路。另外,系统800可具有多于一个的主链路。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述,但是,应当理解的是,本发明并不限于公开的实施例。相反,它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的),例如,不同实施例中的不同特征的组合或替换。因此,所附权利要求的范围应被赋予最宽的解释,以涵盖所有的这些变型和类似的结构。
Claims (10)
1.一种接收器,包括:
多个接收电路,用于接收来自多个信道的多个输入信号,其中,该多个接收电路中的每个接收电路接收该多个输入信号中的至少一个输入信号,以产生输出信号;以及
偏斜检测及对准电路,耦接于该多个接收电路,用于根据该多个输入信号或该多个输出信号确定偏斜信息,其中,该偏斜信息用于控制与该多个输入信号或该多个输出信号相对应的延迟量。
2.如权利要求1所述的接收器,其特征在于,该接收器还包括:
多个可调延迟电路,耦接于该多个接收电路,且该多个可调延迟电路分别延迟该多个接收电路的该多个输出信号,以产生多个延迟输出信号;
其中,该偏斜检测及对准电路根据该多个延迟输出信号确定该偏斜信息,并根据该偏斜信息控制该多个可调延迟电路的延迟量。
3.如权利要求1或2所述的接收器,其特征在于,该每个接收电路接收该多个输入信号中的两个输入信号,以产生该输出信号。
4.如权利要求3所述的接收器,其特征在于,该接收器满足C-PHY规范,以及,该每个接收电路是利用比较器实现的,该比较器用于比较该两个输入信号,以产生该输出信号。
5.如权利要求1所述的接收器,其特征在于,该接收器还包括:
多个可调延迟电路,耦接在该多个信道和该多个接收电路之间,且该多个可调延迟电路分别延迟该多个输入信号,以产生多个延迟输入信号;
其中,该偏斜检测及对准电路根据该多个延迟输入信号确定该偏斜信息,并根据该偏斜信息控制该多个可调延迟电路的延迟量。
6.如权利要求5所述的接收器,其特征在于,该每个接收电路接收该多个延迟输入信号中的两个延迟输入信号,以产生该输出信号。
7.如权利要求6所述的接收器,其特征在于,该接收器满足C-PHY规范,且该每个接收电路是利用比较器实现的,该比较器用于比较该两个延迟输入信号以产生该输出信号。
8.如权利要求1、2或7所述的接收器,其特征在于,该接收器还包括:
边带控制器,耦接于该偏斜检测及对准电路,用于将该偏斜信息发送至发送器,以用于控制被输入到该多个信道的多个发送信号的延迟量。
9.一种系统,包括:发送器、多个信道以及接收器,其特征在于,该发送器包括:多个可调延迟电路,用于对多个发送信号进行延迟,以产生多个延迟发送信号;
该多个信道耦接在该发送器和该接收器之间;以及,
该接收器,包括:
多个接收电路,用于接收来自该多个信道的该多个延迟发送信号,其中,该多个接收电路中的每个接收电路接收该多个延迟发送信号中的至少一个延迟发送信号以产生输出信号;
偏斜检测及对准电路,耦接于该多个接收电路,用于根据该多个延迟发送信号或该多个输出信号确定偏斜信息;以及
边带控制器,耦接于该偏斜检测及对准电路,用于将该偏斜信息发送至该发送器,以用于控制该多个可调延迟电路的延迟量。
10.如权利要求9所述的系统,其特征在于,该系统满足C-PHY规范。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762501951P | 2017-05-05 | 2017-05-05 | |
US62/501,951 | 2017-05-05 | ||
US15/927,077 | 2018-03-20 | ||
US15/927,077 US10284361B2 (en) | 2017-05-05 | 2018-03-20 | Channel skew calibration method and associated receiver and system |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108847904A true CN108847904A (zh) | 2018-11-20 |
Family
ID=64015041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810417212.8A Pending CN108847904A (zh) | 2017-05-05 | 2018-05-04 | 一种接收器及系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10284361B2 (zh) |
CN (1) | CN108847904A (zh) |
TW (1) | TWI656748B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112148659A (zh) * | 2020-09-21 | 2020-12-29 | 牛芯半导体(深圳)有限公司 | 数据传输电路 |
CN113078886A (zh) * | 2020-01-06 | 2021-07-06 | 三星电子株式会社 | 电子设备和电子设备的操作方法 |
CN113078886B (zh) * | 2020-01-06 | 2024-05-31 | 三星电子株式会社 | 电子设备和电子设备的操作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9882653B2 (en) * | 2015-04-10 | 2018-01-30 | Arista Networks, Inc. | System and method of de-skewing electrical signals |
US10419246B2 (en) | 2016-08-31 | 2019-09-17 | Qualcomm Incorporated | C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration |
US10333690B1 (en) * | 2018-05-04 | 2019-06-25 | Qualcomm Incorporated | Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface |
KR102428498B1 (ko) * | 2018-10-26 | 2022-08-04 | 매그나칩 반도체 유한회사 | 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103595670A (zh) * | 2013-11-08 | 2014-02-19 | 北京航天测控技术有限公司 | 一种信号偏移校准方法和装置 |
CN104765706A (zh) * | 2014-01-07 | 2015-07-08 | 全视技术有限公司 | 基于数字校准的长距离mipi d-phy串行链路的偏斜消除 |
CN204810255U (zh) * | 2014-03-27 | 2015-11-25 | 英特尔公司 | 偏斜容许时钟恢复架构及其系统 |
CN105302757A (zh) * | 2014-07-08 | 2016-02-03 | 英特尔公司 | 用于减小切换抖动的装置和方法 |
US9496879B1 (en) * | 2015-09-01 | 2016-11-15 | Qualcomm Incorporated | Multiphase clock data recovery for a 3-phase interface |
US20170039163A1 (en) * | 2013-08-08 | 2017-02-09 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols |
CN106464298A (zh) * | 2014-06-25 | 2017-02-22 | 高通股份有限公司 | 在导线对之间具有匹配传播延迟的多导线信令 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6892314B2 (en) | 2001-04-02 | 2005-05-10 | International Business Machines Corporation | Method and system of automatic delay detection and receiver adjustment for synchronous bus interface |
US8886988B2 (en) | 2011-05-19 | 2014-11-11 | Novatek Microelectronics Corp. | Method of calibrating signal skews in MIPI and related transmission system |
US9485080B1 (en) | 2015-09-01 | 2016-11-01 | Qualcomm Incorporated | Multiphase clock data recovery circuit calibration |
KR20180061560A (ko) * | 2016-11-29 | 2018-06-08 | 삼성전자주식회사 | 통신 환경에 의존하여 지연을 조절하는 전자 회로 |
-
2018
- 2018-03-20 US US15/927,077 patent/US10284361B2/en active Active
- 2018-05-03 TW TW107115028A patent/TWI656748B/zh active
- 2018-05-04 CN CN201810417212.8A patent/CN108847904A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170039163A1 (en) * | 2013-08-08 | 2017-02-09 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols |
CN103595670A (zh) * | 2013-11-08 | 2014-02-19 | 北京航天测控技术有限公司 | 一种信号偏移校准方法和装置 |
CN104765706A (zh) * | 2014-01-07 | 2015-07-08 | 全视技术有限公司 | 基于数字校准的长距离mipi d-phy串行链路的偏斜消除 |
CN204810255U (zh) * | 2014-03-27 | 2015-11-25 | 英特尔公司 | 偏斜容许时钟恢复架构及其系统 |
CN106464298A (zh) * | 2014-06-25 | 2017-02-22 | 高通股份有限公司 | 在导线对之间具有匹配传播延迟的多导线信令 |
CN105302757A (zh) * | 2014-07-08 | 2016-02-03 | 英特尔公司 | 用于减小切换抖动的装置和方法 |
US9496879B1 (en) * | 2015-09-01 | 2016-11-15 | Qualcomm Incorporated | Multiphase clock data recovery for a 3-phase interface |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113078886A (zh) * | 2020-01-06 | 2021-07-06 | 三星电子株式会社 | 电子设备和电子设备的操作方法 |
CN113078886B (zh) * | 2020-01-06 | 2024-05-31 | 三星电子株式会社 | 电子设备和电子设备的操作方法 |
CN112148659A (zh) * | 2020-09-21 | 2020-12-29 | 牛芯半导体(深圳)有限公司 | 数据传输电路 |
CN112148659B (zh) * | 2020-09-21 | 2022-02-01 | 牛芯半导体(深圳)有限公司 | 数据传输电路 |
Also Published As
Publication number | Publication date |
---|---|
TW201843943A (zh) | 2018-12-16 |
US10284361B2 (en) | 2019-05-07 |
US20180323953A1 (en) | 2018-11-08 |
TWI656748B (zh) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108847904A (zh) | 一种接收器及系统 | |
US8385333B2 (en) | Mechanism for clock synchronization | |
US7293127B2 (en) | Method and device for transmitting data using a PCI express port | |
US7707434B2 (en) | Power control bus for carrying power control information indicating a power supply voltage variability | |
CN104199796B (zh) | Iic通信方法以及实现iic通信的嵌入式系统 | |
CN108353012A (zh) | 用于在经由总线系统接收数据时选择性地消隐总线振荡的装置和方法 | |
US9678908B2 (en) | Method for automatically setting ID in UART ring communication | |
CN101482749A (zh) | 主设备对从设备的自动定址系统 | |
RU2004139118A (ru) | Определение и конфигурирование пути передачи данных в сети | |
CN101300534A (zh) | 用于传输周期性和非周期性数据的方法和系统 | |
US20140372645A1 (en) | Collision detection in eia-485 bus systems | |
WO2016152030A1 (ja) | 測位方法、測位システム、補正情報生成方法、補正情報生成装置、および測位システムにおける中継局、端末 | |
WO2016039972A3 (en) | Tunneling within a network-on-chip topology | |
JP2020178165A5 (ja) | 無線通信装置、無線通信システムおよび通信方法 | |
JP2019511711A5 (zh) | ||
US20160140821A1 (en) | System and method for real-time asset localization | |
JPWO2009011020A1 (ja) | パケット遅延特性計測装置及び方法 | |
US20140156892A1 (en) | Method, system, and apparatus for link latency management | |
US20100127934A1 (en) | Positioning system, communication signal receiver for positioning system, and position calculation method | |
CN106879262A (zh) | 用于支持多个传输路径的传输协议的基于消息的路径选择 | |
Hach et al. | Wireless synchronization in time difference of arrival based real time locating systems | |
TW201506630A (zh) | 單線信號傳輸裝置及傳輸方法 | |
CN102739460A (zh) | 接口接线路径侦测装置及侦测方法 | |
JP5678652B2 (ja) | 航空機位置測定システム、受信局、データ量削減方法およびプログラム | |
CN106257956A (zh) | 一种基于双基站的用户设备定位方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181120 |
|
WD01 | Invention patent application deemed withdrawn after publication |