CN105302757A - 用于减小切换抖动的装置和方法 - Google Patents

用于减小切换抖动的装置和方法 Download PDF

Info

Publication number
CN105302757A
CN105302757A CN201510310522.6A CN201510310522A CN105302757A CN 105302757 A CN105302757 A CN 105302757A CN 201510310522 A CN201510310522 A CN 201510310522A CN 105302757 A CN105302757 A CN 105302757A
Authority
CN
China
Prior art keywords
data
signal
signals
delay
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510310522.6A
Other languages
English (en)
Other versions
CN105302757B (zh
Inventor
J·吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105302757A publication Critical patent/CN105302757A/zh
Application granted granted Critical
Publication of CN105302757B publication Critical patent/CN105302757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明涉及用以减小切换抖动的装置和方法。描述了用于减小信道物理层(C-PHY)切换抖动的装置和方法。装置可以包括模式相关的延迟电路，所述模式相关的延迟电路用以检测至少三个数据信号在相应的线上的切换模式，并且基于所述切换模式来自适应地改变所述至少三个数据信号的延迟。所述装置还可以包括发射机，所述发射机耦合到所述模式相关的延迟电路，所述发射机用以发射所述至少三个数据信号。

Description

用于减小切换抖动的装置和方法
技术领域
本公开内容总体上涉及电子电路，具体而言但非排他性地，本公开内容涉及用于减小数据电路中的切换抖动的装置和方法。
背景技术
移动行业处理器接口(MIPI)联盟信道物理层(C-PHY)是用以在用于连接到包括显示器和相机的外围设备的带宽有限的信道上提供高吞吐量性能的高速串行接口规范。C-PHY基于用于通过三条线的组以每个符号传送高比特(例如，每个符号2.28比特)的3相符号编码技术。C-PHY可以通过使用线的三个状态(例如，低、中和高)编码和解码数据来增大数据率。C-PHY还可以提供抖动跟踪的优点。例如，仅是周期到周期的抖动(cycle-to-cyclejitter)可以影响接收机，因为时钟嵌入到数据处理的每个周期中。然而，C-PHY展现出自然地与在不同切换阶段中的切换相关联的固有抖动。
附图说明
根据以下给出的具体实施方式并且根据本公开内容的各个实施例的附图会更充分地理解本公开内容的实施例，然而，详细说明和附图不应用来将本公开内容局限于特定实施例，而仅是用于解释和理解。
图1是根据各个实施例的包含本公开内容的方面的用于减小切换抖动的示例性系统架构图。
图2是根据各个实施例的包含本公开内容的方面的多个切换模式的示意图。
图3是根据各个实施例的包含本公开内容的方面的用于减小切换抖动的示例性设备的示意图。
图4是根据各个实施例的可由包含本公开内容的方面的示例性装置执行的示例性切换抖动减小过程的流程图。
图5是示出根据各个实施例的包含本公开内容的方面的与发射机处的切换抖动减小相关联的示例性波形的一组曲线图。
图6是示出根据各个实施例的包含本公开内容的方面的与在信道处的切换抖动减小相关联的示例性波形的一组曲线图。
图7是示出根据各个实施例的适合于实施所公开的实施例的示例性计算机设备的框图。
具体实施方式
实施例描述了用于减小切换抖动的装置和方法。在一个实施例中，装置可以包括模式相关的延迟电路，所述模式相关的延迟电路用以检测至少三个数据信号在相应的线上的切换模式，并且基于所检测的切换模式来自适应地改变所述至少三个数据信号的延迟。装置还可以包括发射机，所述发射机耦合到模式相关的延迟电路，所述发射机用以发射所述至少三个数据信号。根据在此所述的各个实施例，其它技术效果是显而易见的。
在以下描述中，论述了多个细节以提供对本公开内容的实施例的更透彻的理解。然而，对于本领域技术人员来说显而易见的是，本公开内容的实施例可以在没有这些特定细节的情况下得以实施。在其它情况中，以框图形式而非详细地示出了公知的结构和设备，以避免使得本公开内容的实施例模糊不清。
应当指出，在实施例的相对应的附图中，以线来表示信号。一些线可以较粗，以指示更多的组成信号路径，和/或在一端或多端具有箭头，以指示主要信息流动方向。这种指示并非旨在是限制性的。相反，结合一个或多个示范性实施例来使用所述线，以促进更易于理解电路或逻辑单元。如设计需要或偏好所规定的任何表示的信号实际上可以包括一个或多个信号，其可以在任一方向上行进并且可以以任何适合类型的信号方案来实施。
遍及说明书和权利要求书，术语“连接”意指在相连的事物之间的直接电连接，而没有任何中间器件。术语“耦合”意指在连接的事物之间的直接电连接，或者通过一个或多个无源或有源中间器件的间接连接。术语“电路”意指被布置为彼此协作以提供所期望的功能的一个或多个无源和/或有源部件。术语“信号”意指至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括多个的提及。“在……中”的含义包括“在……中”和“在……上”。
术语“基本上”、“接近”、“大约”、“附近”、“约”通常指代在目标值的+/-20％内。术语“按比例缩放”通常指代将设计(示意图和布局)从一个工艺技术转换为另一个工艺技术。术语“按比例缩放”通常还指代在相同技术节点内减小布局和器件尺寸。术语“按比例缩放”还可以指代相对于例如电源电平的另一个参数来调整(例如，减慢)信号频率。
除非另有指定，说明共同对象的序数形容词“第一”、“第二”和“第三”等的使用仅仅指示提及的相似对象的不同情况，并非旨在暗示如此描述的对象必须在时间、空间、排序上或者以任何其它方式处于给定的顺序中。
出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极端子、源极端子、栅极端子和体端子。晶体管还可以包括三栅极晶体管和FinFet晶体管、环绕式栅极圆柱形晶体管或者实施晶体管功能的其它器件，如碳纳米管或自旋电子器件。源极端子和漏极端子可以是相同的端子，并且在本文中互换地使用。本领域技术人员会理解，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结晶体管(BJT)。术语“MN”表示n型晶体管(例如NMOS、NPNBJT等)，以及术语“MP”表示p型晶体管(例如PMOS、PNPBJT等)。
图1示出了根据各个实施例的包含本公开内容的方面的用于减小切换抖动的计算系统100。在一个实施例中，计算系统100包括具有发射机(Tx)114的设备110、具有接收机(Rx)122的设备120、和形成在设备110与设备120之间的点对点巷道(lane)互连的三条传输线(TL)TL1-TL3。在实施例中，设备110可以包括模式相关的延迟电路(PDDC)112，其可以接收三个信号A、B和C，并将三个信号的延迟版本传送到Tx114。由PDDC112提供的延迟可以取决于所检测的三个信号的切换模式。
在各个实施例中，Tx114可以通过相应的传输线TL1、TL2和TL3将三个信号A、B和C(例如，从PDDC112接收的三个信号A、B和C的延迟版本)发射到Rx112。在Rx122的输入处的三条TL(即TL1、TL2和TL3)上的电压电平分别是VA、VB和VC。在此，电压电平VA、VB和VC同样可互换地分别被称为信号A、B和C。
在实施例中，计算系统100可以与C-PHY规范兼容，C-PHY规范定义了适于其中信道速率限制是因素的移动应用的高速的、速率高效的PHY。在实施例中，3相符号编码技术可以由设备110和120用于通过三线传输线TL1-TL3传送约每符号2.28比特。在实施例中，Tx114和Rx122可以以约每秒25亿个符号的速率进行通信。尽管参考C-PHY信令描述了本文的实施例，但显而易见的是，实施例可以与采用了三条或多条传输线和三个或多个逻辑状态的任何适合的通信协议一起使用。
在一些实施例中，设备110可以包括相机或显示器，并且设备120可以是主机移动设备。在实施例中，设备110可以是主设备(master)。设备120可以是处于主设备与从设备之间的同步连接中的从设备(slave)。设备110可以提供高速数据信号，并且可以是主数据源，设备120可以从设备110接收数据信号(例如，主数据宿)。
从设备110到设备120的数据通信的方向可以表示为正向。在一些实施例中，在设备110与设备120之间的点对点巷道互连可以是双向巷道。在设备110与设备120之间的点对点巷道互连可以提供高速信令模式，以用于例如从设备110到设备120的快速数据业务。此外，在设备110与设备120之间的点对点巷道互连可以提供低功率信号传输模式，以用于控制目的，例如从设备120向设备110发送控制信号。在一些实施例中，在设备110与设备120之间的点对点巷道互连可以是单向巷道，其仅支持正向上的通信。
在实施例中，PDDC120可以用于在向Tx114发送信号之前，使用模式相关的延迟(PDD)线技术来减小与三个信号A、B和C相关联的固有切换抖动。以此方式，可以减小在设备110处的切换抖动；因此可以在设备120处改进眼图余量(eyemargin)。
图2是示出根据各个实施例的包含本公开内容的方面的切换模式210、212、220、222、230、232、240、242、250和252的示意图。图2中的具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以与所述的方式相似的任何方式操作或运行，但不限于此。为了不使得实施例模糊不清，可以不重复先前论述的要素和特征。
在实施例中，可以使用在相应的线上驱动的信号A、B和C的三个状态(例如低、中和高)来编码和解码数据。例如，可以将三条线中的两条线驱动到相反的电平，以及第三条线可以端接到中电平(mid-level)。为了简化时钟恢复，可以将时钟定时编码到每一个符号中，这需要在每个符号改变的被驱动到线上的电压的组合。
当三条线中各自承载不同电压时，存在六个可能的线状态，其中，线状态是在巷道的三条线上驱动的信号电平的组合。在高速单位间隔(UI)期间，将六个可能的线状态中的一个线状态驱动到巷道上，并且将巷道的三条线中的每一条线驱动到三个信号电平(例如，低、中和高)中的一个信号电平。在实施例中，可以在给定时间将巷道的三条线中的每一条线驱动到不同信号电平。因此，存在六个可能的线状态，其中在三条线的每一条线上同时具有不同信号电平。根据任何给定线状态，可以存在五个可能的到下一线状态的转换。
如图2所示的，在此实施例中，信号A、B和C的开始线状态分别是高、中和低。例如，在信号A、B和C上的电压可以分别是3/4V、1/2V和1/4V，其中，V可以表示电压的单位。在每一个单位间隔(UI)中，信号A、B和C的电压可以在3/4V、1/2V和1/4V之间进行切换。
在不使用结合图1的PDDC112的情况下，由图2中的模式210、220、230、240和250示出了五个可能的到下一线状态的转换。在模式210中，下一线状态对于A、B和C分别变为高、低和中。在模式220中，下一线状态对于A、B和C分别变为中、高和低。在模式230中，下一线状态对于A、B和C分别变为低、中和高。在模式240中，下一线状态对于A、B和C分别变为中、低和高。在模式250中，下一线状态对于A、B和C分别变为低、高和中。
在各个实施例中，模式212、222、232、242和252示出了在使用PDDC112时的五个可能的到下一线状态的转换。如可以见到的，模式210、220和230不与固有切换抖动相关联。因此，在不引入对任何信号的任何延迟的情况下，信号A、B和C可以通过结合图1的PDDC112。在通过结合图1的PDDC112后，212、222和232的模式因而分别与210、220和230的模式基本上保持相同。
然而，模式240和模式250伴随着如所示的固有切换抖动，例如，关于模式240，AB、BC和CA切换的未对准会自然地引入AB、BC和CA的切换不确定性。如果驱动信号的驱动器具有较慢的转换速率，切换抖动甚至会被放大。在实施例中，PDDC112可以将模式相关的延迟引入到信号A、B和C，以减小切换抖动。在模式240的情况下，短延迟可以引入到信号A，中等延迟可以引入到信号B，长延迟可以引入到信号C。在模式250的情况下，可以将增大长度的适当延迟引入到信号C、A和B，以便可以减小切换抖动。如所示的，在由PDDC112为信号A、B和C引入适当的延迟后，切换模式242和切换模式252基本上减小了其相应的切换抖动。
在其它实施例中，信号A、B和C的开始线状态可以与图2中所示的开始线状态不同，但例如当每一个信号切换到与其在前电压电平不同的电压电平时，切换抖动在一些切换模式中仍可以存在。特别地，信号A、B和C可以从(高、低、中)切换为(中、高、低)，从(高、低、中)切换为(低、中、高)，从(中、低、高)切换为(高、中、低)，从(中、低、高)切换为(低、高、中)，从(中、高、低)切换为(高、低、中)，从(中、高、低)切换为(低、中、高)，从(低、高、中)切换为(高、中、低)，从(低、高、中)切换为(中、低、高)，从(低、中、高)切换为(高、低、中)，或者从(低、中、高)切换为(中、高、低)。在这些情况下，在例如由结合图1的PDDC112应用模式相关的延迟后，可以减小切换抖动。借助本公开内容的教导来改善切换抖动后，可以在将数据发射到巷道(例如，TL1-TL3)之前减小切换抖动，并且可以为接收机进一步开启眼图余量。
图3是根据各个实施例的包含本公开内容的方面的用于减小C-PHY切换抖动的示例性设备的示意图。图3中的具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以与所述的方式相似的任何方式来操作或运行，但不限于此。为了不使得实施例模糊不清，可以不重复先前论述的要素和特征。
在实施例中，模式相关的延迟电路(PDDC)300可以包括用以检测与信号A、B和C相关联的切换模式的模式检测器310。模式检测器310可以检测与信号A、B和C的每一个信号相关联的逻辑状态。例如，高、中和低的逻辑状态可以分别与3/4V、1/2V和1/4V的电压相关联，其中，V可以表示电压的单位。在实施例中，信号A、B和C各自可以具有至少三个不同逻辑状态，诸如，高、中和低。信号可以从一个逻辑状态转换到另一个逻辑状态。
模式检测器310可以检测在相应的线上的至少三个数据信号的切换模式。在一些实施例中，模式检测器310可以具有在相应的线上的在前逻辑状态的存储和当前逻辑状态的知识。因而，模式检测器310可以基于数据信号的在前逻辑状态和当前逻辑状态来检测切换模式。例如，结合图2，模式检测器310可以基于信号A、B和C的在前逻辑状态(高、中、低)和当前逻辑状态(中、低、高)来检测模式240。
PDDC300还可以包括用以基于所检测的切换模式来改变信号A、B和C的延迟的延迟模块330。在一些实施例中，当模式检测器310检测到信号各自在同一时期期间经历状态转换时，模式检测器310可以将一个或多个控制信号发送到延迟模块330，以用于改变信号A、B和C的延迟。例如，结合图2，模式检测器310可以检测模式250中的每一个信号在经历状态转换，例如，信号A从高切换为低，信号B从中切换为高，以及信号C从低切换为中。在此情况下，控制信号可以启动延迟模块330以引起针对信号中的每一个信号的不同延迟。
在实施例中，延迟模块330可以包括若干延迟控制器(DC)，诸如DC331、333和335。延迟模块还可以包括若干采样器，诸如采样器332、334和336，其分别耦合到DC331、333和335。在实施例中，DC331、333和335可以与相应的采样器332、334或336配对，以引起在相应的线上的延迟。例如，DC331可以例如基于从模式检测器310接收的控制信号来从时钟320接收公共时钟信号并且向时钟信号增加延迟。随后，延迟的时钟信号可以控制采样器332稍后及时地对数据进行采样，从而在信号A上增加延迟。
在实施例中，PDDC300可以基于所检测的切换模式来自适应地改变信号A、B和C的延迟。在实施例中，PDDC300可以减小与一些切换模式相关联的切换抖动，诸如结合图2的模式240或模式250。在实施例中，具有减小的切换抖动的数据信号可以由诸如Tx342、Tx344或Tx346的发射机进一步发送到接收机。在实施例中，PDDC300可以用于减小C-PHY切换抖动。在那些情况下，Tx342、Tx344或Tx346可以是MIPIC-PHY兼容的发射机。
图4是根据各个实施例的可由包含本公开内容的方面的示例性装置执行的示例性C-PHY切换抖动减小过程的流程图。如所示的，过程400可以由具有图1或3中所公开的任一结构的设备来执行，以实施本公开内容的一个或各个实施例。
在实施例中，在过程400的框410，例如可以由模式检测器310检测在相应的线上的多个数据信号的切换模式。在实施例中，数据信号可以具有诸如以至少三个不同电压电平表示的至少三个逻辑状态。因此，可以基于电压电平来检测数据信号的逻辑状态。在实施例中，例如如结合图2所述的，可以检测基于多个数据信号的在前逻辑状态和当前逻辑状态的切换模式。
接下来，在框420，可以基于所检测的切换模式，例如由延迟模块330使用模式相关的延迟线技术来在多个数据信号中的一个或多个数据信号上引入延迟。在一些实施例中，所检测的切换模式可以包括从其在前逻辑状态切换到不同逻辑状态的每一个数据信号。在此情况下，可以基于所检测的切换模式将适当的延迟引入到数据信号，以减小切换抖动。例如，可以将不同延迟长度引入到不同信号。结果，可以基于延迟来对多个数据信号的切换定时进行调整，以便可以减小切换抖动。
接下来，在框430，例如可以由Tx342、Tx344和Tx346发射多个数据信号。以此方式，可以减小在发送器处的切换抖动；结果，可以改进在接收机侧的眼图余量。
图5是示出根据各个实施例的包含本公开内容的方面的与发射机处的C-PHY切换抖动减小相关联的示例性波形的一组曲线图。曲线图510示出了没有应用模式相关的延迟的情况下在发射机处测量的示例性波形，而曲线图520示出了在应用了模式相关的延迟后在发射机处测量的示例性波形。
在此实施例中，约3皮法(pf)的总焊盘电容(Cpad)和每秒25亿采样(Gsps)的工作频率可以用于分析眼图余量。在此情况下，信道余量约为0.2单位间隔(UI)(例如，约80千万亿秒(ps))，以及发射机定时预算约为0.3UI(例如，约120ps)。如所示的，由于曲线图510中的固有切换抖动512，浪费了大于0.15UI的总余量。另一方面，在发射机中应用了模式相关的延迟后，使得曲线图520中的切换抖动522最小。
图6是示出根据各个实施例的包含本公开内容的方面的与信道处的C-PHY切换抖动减小相关联的示例性波形的一组曲线图。在实施例中，曲线图610和曲线图620示出了通过有损信道的针对到达接收机的C-PHY信令而测量的波形。用于C-PHY的信道的基本单元包括三条线的集合。
曲线图610示出了在不应用模式相关的延迟的情况下在信道处测量的示例性波形，而曲线图620示出了在应用了模式相关的延迟后在信道处测量的示例性波形。因而，曲线图610是无PDD的基线读取，而曲线图620包含了本公开内容的用于切换抖动减小的方面。在此实施例中，用于曲线图610和曲线图620的差分信道损耗约为-2.4分贝(dB)。
在实施例中，可以通过信道自然地放大固有切换抖动，并且由于信道损耗起低通滤波器的作用，眼图余量可显著降低。因此，曲线图610示出了降低的眼图余量612。如果基于PDD来对如上所述的用于一些已知模式的切换定时进行调整，则可以使来自发射机的切换抖动最小，以使得可以在接收机处显著地改进眼图余量。因此，曲线图620示出了具有PDD的平台余量改进，由改进的眼图余量622指示。
图7是示出根据各个实施例的适合于实施具有参考图1-6所述的任何设计原理的所公开的实施例的示例性计算机系统700的框图。在一个实施例中，计算系统700表示移动计算设备，诸如计算平板、移动电话或智能电话、具有无线功能的电子阅读器或者另一种无线移动设备。应当理解的是，大致示出了某些部件，并且在计算系统700中没有示出这种设备的全部部件。
如所示的，计算机系统700可以包括电源管理720；若干处理器或处理器内核710；系统存储器730；非易失性存储器(NVM)/储存设备740，其具有存储于其中的处理器可读和处理器可执行指令780；I/O控制器750，其具有用于减小切换抖动的至少一条指令，如电路300或PDDC112；以及通信接口760。出于本申请(包括权利要求书)的目的，可以认为术语“处理器”和“处理器内核”是同义的，除非上下文明确另有要求。图7中的具有与任何其它附图的要素相同的附图标记(或名称)的那些要素可以以与所述的方式相似的任何方式来操作或运行，但不限于此。
在一个实施例中，处理器710可以包括一个或多个物理器件，诸如，微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理装置。由处理器710执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作可以包括与和用户或和其它设备的输入/输出(I/O)相关的操作、与电源管理相关的操作、和/或与将计算设备700连接到另一个设备相关的操作。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。
一个或多个NVM/储存设备740和/或系统存储器730可以包括有形的非暂时性计算机可读储存设备(例如，软磁盘、硬盘驱动器、光盘只读存储器(CD-ROM)、硬件储存单元、闪存、相变存储器(PCM)、固态驱动器(SSD)存储器等等)。存储在NVM/储存设备740和/或系统存储器730中的指令780可以由处理器710中的一个或多个处理器来执行。指令780可以包含特定指令，以启用或禁止如结合图4所述的切换抖动减小操作。
计算机系统700还可以包括经由I/O控制器750耦合到计算机系统700的输入/输出设备(未示出)。I/O控制器750示出了连接点，以用于连接到计算系统700的额外设备，用户可以通过所述额外设备与系统交互。例如，可以经由I/O控制器750耦合到计算机系统700的多个设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备、或者其它I/O设备，以与诸如读卡器或其它设备的特定应用一起使用。在各个实施例中，I/O控制器750可以包括用于连接到包括显示器和相机的外围设备的与C-PHY规范兼容的高速串行接口，所述高速串行接口可以在带宽有限的信道上提供高吞吐量性能。在那些实施例中，I/O控制器750可以包括如结合图1的PDDC112或者结合图3的电路300的电路。因此，使用如本公开内容中所述的模式相关的延迟线技术可以减小C-PHY固有切换抖动。
在实施例中，通信接口760可以提供接口，所述接口用于计算系统700在一个或多个网络上进行通信和/或与任何其它适合的设备进行通信。通信接口760可以包括任何适合的硬件和/或固件，诸如网络适配器、一个或多个天线、无线接口等等。在各个实施例中，通信接口760可以包括用于计算系统700使用近场通信(NFC)、光通信或者其它类似的技术来与另一个设备直接通信(例如，在无媒介的情况下)的接口。在各个实施例中，通信接口760可以与交互操作，所述无线电通信技术诸如例如为宽带码分多址(WCDMA)、全球移动通信系统(GSM)、长期演进(LTE)、WiFi、蓝Zigbee等。
图7的多个元件可以经由系统总线770彼此耦合，系统总线770代表一条或多条总线。在多条总线的情况下，它们可以由一个或多个总线桥(未示出)来桥接。数据可以例如在输出端子与处理器710之间通过I/O控制器750通过系统总线770。
系统存储器730和NVM/储存设备740可以用于存储实施一个或多个操作系统、固件模块或驱动器、应用等等的程序指令的工作副本和永久副本(本文共同表示为指令780)。在实施例中，指令780可以包括用于使用本公开内容中所述的模式相关的延迟线技术减小C-PHY切换抖动的逻辑。程序指令的永久副本可以放置在工厂(inthefactory)或现场的永久储存设备中，经由例如分发介质(未示出)，例如光盘，或者通过通信接口760(来自分发服务器(未示出))。
在一些实施例中，处理器710中的至少一个处理器可以与I/O控制器750封装在一起。在一些实施例中，处理器710中的至少一个处理器可以与具有结构112/300的I/O控制器750封装在一起，以形成系统级封装(SiP)。在一些实施例中，处理器710中的至少一个处理器可以集成到与具有结构112/300的I/O控制器750相同的管芯上。在一些实施例中，处理器710中的至少一个处理器可以集成到与具有结构112/300的I/O控制器750相同的管芯上，以形成片上系统(SoC)。
根据各个实施例，系统700的所描绘部件中的一个或多个部件和/或其它元件可以包括键盘、LCD屏幕、非易失性存储器端口、多个天线、图形处理器、应用处理器、扬声器或者其它相关联的移动设备元件，包括相机。计算机系统700的多个元件的剩余组成部分是已知的，并且因此将不再进一步详细描述。
所示出的实施例(包括摘要中所述的实施例)的以上说明并非旨在是穷举性的或者局限于公开的准确形式。尽管出于示例性目的在此描述了特定实施例和示例，但多个修改是可能的。例如，可以在不脱离结合图1-7的教导的情况下修改在以上已经描述的各个实施例中的某些元件的配置和连接。鉴于以上的具体实施方式，可以进行这些及其它修改。在以下权利要求书中所用的术语不应解释为局限于说明书中公开的特定实施例。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的提及意指结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书表述“可以”、“或许”或“能够”包括部件、特征、结构或特性，那么不必需包括该特定部件、特征、结构或特性。如果说明书或权利要求书提及“一”、“一个”元件，这并不意指总是仅有一个元件。如果说明书或权利要求书提及“额外的”元件，这并不排除存在多于一个额外的元件。
而且，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或各个实施例中。例如，第一实施例可以与第二实施例相结合，只要与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
尽管结合其特定实施例描述了本公开内容，但鉴于前述说明，对这种实施例的许多替代、修改和变化对于本领域普通技术人员是显而易见的。例如，例如动态随机存取存储器(DRAM)的其它存储器架构可以使用所述的实施例。本公开内容的实施例旨在包含落入所附权利要求书的宽泛范围内的所有这种替代、修改和变化。
另外，为了简化说明和论述，在所呈现的附图内可以或可以不示出到集成电路(IC)芯片或其它部件的公知的电源/地连接，以避免使本公开内容模糊不清。此外，可以以框图形式示出布置，以避免使本公开内容模糊不清，并且鉴于以下事实：相对于这种框图布置的实现方式的细节高度取决于要在其中实施本公开内容的平台(即，这种细节应完全在本领域技术人员的理解能力内)。在阐述了特定细节(例如电路)以便描述本公开内容的示例性实施例的情况下，对于本领域技术人员显而易见的是，本公开内容可以在没有或具有这些特性细节的情况下得以实施。本描述因而被视为示例性的而非限制性的。
以下示例属于进一步的实施例。示例中的细节可以用在一个或多个实施例中的任何地方。也可以相对于方法或过程实施本文所述装置的所有可选的特征。
示例1是一种用于减小切换抖动的装置，其可以包括模式相关的延迟电路。模式相关的延迟电路还可以包括模式检测器，所述模式检测器用于检测至少三个数据信号在相应的线上的切换模式；以及延迟模块，所述延迟模块耦合到模式检测器，以基于所检测的切换模式来自适应地改变至少三个数据信号的延迟。此外，所述装置可以包括发射机，所述发射机耦合到模式相关的延迟电路，以发射至少三个数据信号。
示例2可以包括示例1的主题，并且还可以指定至少三个数据信号的各个数据信号在至少三个逻辑状态之间切换。
示例3可以包括示例2的主题，并且还可以指定所述至少三个数据信号处于不同逻辑状态。
示例4可以包括示例1-3的任何主题，并且还可以指定所述模式检测器用于基于至少三个数据信号的在前逻辑状态和当前逻辑状态来检测切换模式。
示例5可以包括示例1-4的任何主题，并且还可以指定当模式检测器检测到至少三个数据信号各自在同一时期期间经历状态转换时，模式检测器用于将一个或多个控制信号发送到延迟模块，以改变至少三个数据信号的延迟。
示例6可以包括示例1-5的任何主题，并且还可以指定延迟模块用于引起至少三个数据信号中的每一个数据信号的不同延迟。
示例7可以包括示例1-6的任何主题，并且还可以指定延迟模块包括多个延迟控制器和多个采样器，其中，各个延迟控制器与各个采样器配对，以引起至少三个数据信号的相应的各个数据信号的延迟。
示例8可以包括示例1-7的任何主题，并且还可以指定模式相关的延迟电路用于在发射机发射至少三个数据信号之前自适应地改变至少三个数据信号的延迟，以减小与至少三个数据信号相关联的切换抖动。
示例9可以包括示例1-8的任何主题，并且还可以指定模式相关的延迟电路用于减小C-PHY切换抖动。
示例10可以包括示例1-9的任何主题，并且还可以指定发射机是移动行业处理器接口(MIPI)C-PHY兼容的发射机。
示例11是一种用于减小切换抖动的系统，其可以包括处理器和控制器，所述控制器耦合到处理器，以输出由处理器处理的数据。所述系统还可以包括发射机，所述发射机耦合到控制器，以使用至少三个数据信号来发射数据，其中，所述至少三个数据信号的各个数据信号在至少三个逻辑状态之间切换；以及模式相关的延迟电路，所述模式相关的延迟电路耦合到发射机，所述模式相关的延迟电路用于检测至少三个数据信号的切换模式并且基于所检测的切换模式来自适应地减小切换抖动。
示例12可以包括示例11的主题，并且还可以指定所述模式相关的延迟电路用于在发射机发射至少三个数据信号之前，通过改变在至少三个数据信号上的延迟来减小C-PHY切换抖动。
示例13可以包括示例11或12的主题，并且还可以指定发射机是C-PHY兼容的发射机。
示例14是一种用于减小切换抖动的方法，其可以包括检测多个数据信号在相应的线上的切换模式；基于所检测的切换模式来引起在多个数据信号中的一个或多个数据信号上的延迟；以及发射所述多个数据信号。
示例15可以包括示例14的主题，并且还可以指定检测包括检测所述多个数据信号的各个数据信号的逻辑状态，其中，逻辑状态是至少三个可能的逻辑状态中的一个逻辑状态。
示例16可以包括示例14或15的主题，并且还可以指定检测包括基于多个数据信号的在前逻辑状态和当前逻辑状态来检测切换模式。
示例17可以包括示例14-16的任何主题，并且还可以指定引起延迟响应于多个数据信号的每一个数据信号从在前逻辑状态转换到不同逻辑状态的检测。
示例18可以包括示例14-17的任何主题，并且还可以指定引起包括基于切换模式改变多个数据信号的每一个数据信号上的延迟。
示例19可以包括示例14-18的任何主题，并且还可以指定引起包括基于切换模式引起多个数据信号中的每一个数据信号上的不同延迟。
示例20可以包括示例14-19的任何主题，并且还可以指定引起包括减小C-PHY切换抖动。
示例21可以包括示例20的主题，并且还可以指定引起包括通过基于延迟对用于多个数据信号的切换定时进行调整来减小C-PHY切换抖动。
示例22可以包括示例14-21的任何主题，并且还可以指定发射包括发射与C-PHY兼容的多个数据信号。
提供了摘要，它允许读者确定本技术公开内容的本质和要旨。提交该摘要理解为其不用于限制权利要求书的范围或含义。以下权利要求书由此包含在具体实施方式中，每一个权利要求都独立作为单独的实施例。

Claims (22)

1.一种用于减小切换抖动的装置，包括：
模式相关的延迟电路，包括：
模式检测器，所述模式检测器用以检测至少三个数据信号在相应的线上的切换模式；以及
延迟模块，所述延迟模块耦合到所述模式检测器，以基于所检测的切换模式来自适应地改变所述至少三个数据信号的延迟；以及
发射机，所述发射机耦合到所述模式相关的延迟电路，所述发射机用以发射所述至少三个数据信号。
2.根据权利要求1所述的装置，其中，所述至少三个数据信号的各个数据信号在至少三个逻辑状态之间切换。
3.根据权利要求2所述的装置，其中，所述至少三个数据信号处于不同的逻辑状态。
4.根据权利要求1-3中的任一项所述的装置，其中，所述模式检测器用于基于所述至少三个数据信号的在前逻辑状态和当前逻辑状态来检测所述切换模式。
5.根据权利要求1所述的装置，其中，当所述模式检测器检测到所述至少三个数据信号在同一时期期间各自经历状态转换时，所述模式检测器用于将一个或多个控制信号发送到所述延迟模块，以改变所述至少三个数据信号的所述延迟。
6.根据权利要求1所述的装置，其中，所述延迟模块用于引起针对所述至少三个数据信号中的每一个数据信号的不同的延迟。
7.根据权利要求1所述的装置，其中，所述延迟模块包括多个延迟控制器和多个采样器，其中，各个延迟控制器与各个采样器配对，以引起所述至少三个数据信号的相应的各个数据信号的延迟。
8.根据权利要求1所述的装置，其中，所述模式相关的延迟电路用于在所述发射机发射所述至少三个数据信号之前自适应地改变所述至少三个数据信号的所述延迟，以减小与所述至少三个数据信号相关联的切换抖动。
9.根据权利要求1所述的装置，其中，所述模式相关的延迟电路用于减小信道物理层(C-PHY)切换抖动。
10.根据权利要求1所述的装置，其中，所述发射机是移动行业处理器接口(MIPI)信道物理层(C-PHY)兼容的发射机。
11.一种用于减小切换抖动的系统，包括：
处理器；
控制器，所述控制器耦合到所述处理器，以输出由所述处理器处理的数据；
发射机，所述发射机耦合到所述控制器，以使用至少三个数据信号来发射所述数据，其中，所述至少三个数据信号的各个数据信号在至少三个逻辑状态之间切换；以及
模式相关的延迟电路，所述模式相关的延迟电路耦合到所述发射机，所述模式相关的延迟电路用以检测所述至少三个数据信号的切换模式并且基于所检测的切换模式来自适应地减小切换抖动。
12.根据权利要求11所述的系统，其中，所述模式相关的延迟电路用于在所述发射机发射所述至少三个数据信号之前，通过改变在所述至少三个数据信号上的延迟来减小信道物理层(C-PHY)切换抖动。
13.根据权利要求11或12所述的系统，其中，所述发射机是信道物理层(C-PHY)兼容的发射机。
14.一种用于减小切换抖动的方法，包括：
检测多个数据信号在相应的线上的切换模式；
基于所检测的切换模式来引起在所述多个数据信号中的一个或多个数据信号上的延迟；以及
发射所述多个数据信号。
15.根据权利要求14所述的方法，其中，检测包括检测所述多个数据信号的各个数据信号的逻辑状态，其中，所述逻辑状态是至少三个可能的逻辑状态中的一个逻辑状态。
16.根据权利要求14或15所述的方法，其中，检测包括基于所述多个数据信号的在前逻辑状态和当前逻辑状态来检测所述切换模式。
17.根据权利要求14或15所述的方法，其中，引起所述延迟是响应于对所述多个数据信号中的每一个数据信号从在前逻辑状态切换到不同的逻辑状态的检测。
18.根据权利要求14所述的方法，其中，所述引起包括基于所述切换模式来改变所述多个数据信号中的每一个数据信号上的延迟。
19.根据权利要求14所述的方法，其中，所述引起包括基于所述切换模式来引起所述多个数据信号中的每一个数据信号上的不同的延迟。
20.根据权利要求14所述的方法，其中，所述引起包括减小信道物理层(C-PHY)切换抖动。
21.根据权利要求20所述的方法，其中，所述引起包括通过基于所述延迟对用于所述多个数据信号的切换定时进行调整来减小所述信道物理层(C-PHY)切换抖动。
22.根据权利要求14所述的方法，其中，所述发射包括发射与信道物理层(C-PHY)兼容的所述多个数据信号。
CN201510310522.6A 2014-07-08 2015-06-08 用于减小切换抖动的装置和方法 Active CN105302757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/325,837 US9473291B2 (en) 2014-07-08 2014-07-08 Apparatuses and methods for reducing switching jitter
US14/325,837 2014-07-08

Publications (2)

Publication Number Publication Date
CN105302757A true CN105302757A (zh) 2016-02-03
CN105302757B CN105302757B (zh) 2019-02-22

Family

ID=55064653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510310522.6A Active CN105302757B (zh) 2014-07-08 2015-06-08 用于减小切换抖动的装置和方法

Country Status (6)

Country Link
US (2) US9473291B2 (zh)
JP (1) JP6400745B2 (zh)
CN (1) CN105302757B (zh)
SG (1) SG11201610219XA (zh)
TW (1) TWI577988B (zh)
WO (1) WO2016007218A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702344A (zh) * 2016-03-09 2018-10-23 高通股份有限公司 用于三发射机多相系统的智能均衡
CN108847904A (zh) * 2017-05-05 2018-11-20 联发科技股份有限公司 一种接收器及系统
CN109863729A (zh) * 2016-10-24 2019-06-07 高通股份有限公司 使用多个时钟相位来启动码元以减少c-phy接口中的发射机编码抖动
CN110971539A (zh) * 2019-11-27 2020-04-07 安徽熙泰智能科技有限公司 一种mipi c-phy的信号处理系统及方法
CN112204919A (zh) * 2018-05-04 2021-01-08 高通股份有限公司 用于多线多相接口中的时钟数据恢复的校准图案和占空比失真校正

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289600B2 (en) * 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US10027504B2 (en) 2015-10-23 2018-07-17 Qualcomm Incorporated Protocol-assisted advanced low-power mode
TWI748976B (zh) * 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
US20170289410A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Device, system and method to mitigate loss of signal integrity in a communication of image information
JP6540610B2 (ja) * 2016-06-13 2019-07-10 株式会社村田製作所 伝送特性測定方法及び伝送特性測定装置
KR102480913B1 (ko) * 2016-07-11 2022-12-26 삼성전자주식회사 데이터를 전송하기 위한 방법 및 그 전자 장치
US10419246B2 (en) 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
DE112017006291T5 (de) * 2016-12-14 2019-09-05 Sony Semiconductor Solutions Corporation Übertragungsvorrichtung, übertragungsverfahren und kommunikationssystem
TW201830940A (zh) * 2017-02-08 2018-08-16 陳淑玲 三線式傳輸的穿戴裝置
US20180255250A1 (en) * 2017-03-03 2018-09-06 Microsoft Technology Licensing, Llc Pulsed, gated infrared illuminated camera systems and processes for eye tracking in high ambient light environments
JP7058146B2 (ja) * 2018-03-02 2022-04-21 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
JP7324896B2 (ja) * 2018-03-02 2023-08-10 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
US10298381B1 (en) 2018-04-30 2019-05-21 Qualcomm Incorporated Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
KR102401996B1 (ko) 2018-05-28 2022-05-24 삼성전자주식회사 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치
KR20210034826A (ko) 2019-09-23 2021-03-31 삼성전자주식회사 신호 수신 장치, 신호 수신 장치의 클럭 복원 방법 및 캘리브레이션 방법
KR20210088807A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
US11463233B2 (en) 2020-05-21 2022-10-04 Qualcomm Incorporated Unit interval jitter improvement in a C-PHY interface
CN113726349B (zh) * 2021-07-30 2023-03-24 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068082A1 (en) * 2002-02-13 2005-03-31 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US20110305271A1 (en) * 2005-01-20 2011-12-15 Rambus Inc. High-Speed Signaling Systems With Adaptable Pre-Emphasis and Equalization
CN102546073A (zh) * 2012-01-12 2012-07-04 广州思唯奇计算机科技有限公司 一种基于多时钟环的防止时钟切换抖动的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162636B2 (en) 1998-06-22 2007-01-09 Semtek Innovative Solutions, Inc. Method and apparatus for securing and authenticating encoded data and documents containing such data
US7340021B1 (en) * 2003-11-13 2008-03-04 Altera Corporation Dynamic phase alignment and clock recovery circuitry
JP4598862B2 (ja) 2006-10-31 2010-12-15 パナソニック株式会社 信号伝送システム
JP2009239841A (ja) * 2008-03-28 2009-10-15 Panasonic Corp 差動伝送回路
US7952404B2 (en) 2008-08-15 2011-05-31 Mosaid Technologies Incorporated Apparatus and method for modeling coarse stepsize delay element and delay locked loop using same
WO2012060017A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 送受信装置および情報処理装置
US8493146B2 (en) 2011-03-10 2013-07-23 Silicon Laboratories Inc. Amplifier using fast discharging reference
JP2012217081A (ja) 2011-04-01 2012-11-08 Panasonic Corp 適応型受信システム、適応型送受信システム及び複数チャネル送受信システム
US8941430B2 (en) * 2012-09-12 2015-01-27 Nvidia Corporation Timing calibration for on-chip interconnect
JP6068193B2 (ja) * 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US9832094B2 (en) * 2014-03-24 2017-11-28 Qualcomm Incorporated Multi-wire electrical parameter measurements via test patterns
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068082A1 (en) * 2002-02-13 2005-03-31 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US20110305271A1 (en) * 2005-01-20 2011-12-15 Rambus Inc. High-Speed Signaling Systems With Adaptable Pre-Emphasis and Equalization
CN102546073A (zh) * 2012-01-12 2012-07-04 广州思唯奇计算机科技有限公司 一种基于多时钟环的防止时钟切换抖动的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702344A (zh) * 2016-03-09 2018-10-23 高通股份有限公司 用于三发射机多相系统的智能均衡
CN108702344B (zh) * 2016-03-09 2021-03-30 高通股份有限公司 用于三发射机多相系统的智能均衡
CN109863729A (zh) * 2016-10-24 2019-06-07 高通股份有限公司 使用多个时钟相位来启动码元以减少c-phy接口中的发射机编码抖动
CN109863729B (zh) * 2016-10-24 2021-10-22 高通股份有限公司 与在多线接口上传送数据相关的方法和装置
CN108847904A (zh) * 2017-05-05 2018-11-20 联发科技股份有限公司 一种接收器及系统
CN112204919A (zh) * 2018-05-04 2021-01-08 高通股份有限公司 用于多线多相接口中的时钟数据恢复的校准图案和占空比失真校正
CN110971539A (zh) * 2019-11-27 2020-04-07 安徽熙泰智能科技有限公司 一种mipi c-phy的信号处理系统及方法

Also Published As

Publication number Publication date
JP2017527162A (ja) 2017-09-14
WO2016007218A1 (en) 2016-01-14
US20170005781A1 (en) 2017-01-05
US10181940B2 (en) 2019-01-15
CN105302757B (zh) 2019-02-22
TWI577988B (zh) 2017-04-11
US20160013926A1 (en) 2016-01-14
SG11201610219XA (en) 2017-01-27
JP6400745B2 (ja) 2018-10-03
TW201617606A (zh) 2016-05-16
US9473291B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
CN105302757A (zh) 用于减小切换抖动的装置和方法
CN205283520U (zh) 可重配置发射机和双模驱动器及其系统
KR101688349B1 (ko) 저 스윙 전압 모드 구동기
CN204810255U (zh) 偏斜容许时钟恢复架构及其系统
US10955888B2 (en) Universal serial bus device and method for dynamically defining a power source or sink status for downstream facing ports
US20160162430A1 (en) Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
CN106716942B (zh) 用于数字地消除串扰的装置和方法
CN106464612A (zh) 用于在物理传输介质上提供功率节省和干扰缓解的系统和方法
CN109062846B (zh) 通用串行总线装置及其操作方法
CN105323009B (zh) 用于信号边沿提升的方法和装置
CN104715790A (zh) 用于耐高电压驱动器的装置
WO2016153778A1 (en) Driver using pull-up nmos transistor
CN204145445U (zh) 用于提供门控的电源的装置和系统
US10346339B2 (en) Signal path isolation for conductive circuit paths and multipurpose interfaces
US9306555B2 (en) Apparatus and method to achieve CPAD mitigation effects
US8909168B2 (en) Integrated circuit and wireless communication apparatus
US8547134B1 (en) Architecture for high speed serial transmitter
US10177940B1 (en) System and method for data transmission
KR20160019836A (ko) 공통의 클록을 이용하는 송신 회로, 및 그것을 포함하는 저장 장치
WO2015080710A1 (en) Low power clamp for electrical overstress protection
KR102367593B1 (ko) 차세대 고성능 ddr6/7 lr-dimm 애플리케이션을 위한 초 저전력 데이터 버퍼 설계
US20230006750A1 (en) Multiplexer and serializer including the same
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法
Gupta et al. Zero power 4.95 Gbps HDMI transmitter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant