TW201617606A - 用於減少切換抖動的設備及方法 - Google Patents

用於減少切換抖動的設備及方法 Download PDF

Info

Publication number
TW201617606A
TW201617606A TW104117771A TW104117771A TW201617606A TW 201617606 A TW201617606 A TW 201617606A TW 104117771 A TW104117771 A TW 104117771A TW 104117771 A TW104117771 A TW 104117771A TW 201617606 A TW201617606 A TW 201617606A
Authority
TW
Taiwan
Prior art keywords
data signals
delay
pattern
switching
transmitter
Prior art date
Application number
TW104117771A
Other languages
English (en)
Other versions
TWI577988B (zh
Inventor
吉鐘甲
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201617606A publication Critical patent/TW201617606A/zh
Application granted granted Critical
Publication of TWI577988B publication Critical patent/TWI577988B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

揭示用於降低通道實體層(C-PHY)切換抖動的設備及方法。一種設備可包含樣式相依延遲電路以偵測在分別線上之至少三資料訊號的切換樣式、以及根據切換槽式而適應地改變至少三資料訊號的延遲。設備可更包含傳送器，其耦合至樣式相依延遲電路，以傳送至少三資料訊號。

Description

用於減少切換抖動的設備及方法
本揭示大致上關於電子電路。特別地但非排它地，本發明關於降低資料電路中的切換抖動之設備及方法。
行動產業處理器介面(MIPI)聯盟(MIPI®)通道實體層(C-PHY)是高速串列介面規格，在用於連接至包含例如顯示器及相機等週邊設備之頻寬有限的頻道上提供高輸貫量性能。C-PHY是根據在三線組上遞送每符號高位(例如每一符號2.28位元)之3相符號編碼技術。C-PHY藉由使用線的三態，例如低、中、及高，以將資料編碼及解碼。C-PHY也提供抖動追蹤的優點。舉例而言，由於時脈嵌入於資料交易的每一循環中，所以，僅有循環至循環抖動會影響接收器。但是，在不同的切換級之間，C-PHY呈現與切換自然相關連的本質抖動。
100‧‧‧計算系統
110‧‧‧裝置
112‧‧‧樣式相依延遲電路
114‧‧‧傳送器
120‧‧‧裝置
122‧‧‧接收器
300‧‧‧樣式相依延遲電路
310‧‧‧樣式偵測器
330‧‧‧延遲模組
331‧‧‧延遲控制器
332‧‧‧取樣器
342‧‧‧傳送器
700‧‧‧電腦系統
從下述詳細說明及本發明的不同實施例之附圖，將更 完整瞭解本揭示的實施例，但是，這些說明及圖式僅用於說明及瞭解，不應被視為將本揭示侷限於特定實施例。
圖1是根據各式各樣的實施例之具有本揭示的態樣之用於降低切換抖動的系統架構圖。
圖2是根據各式各樣的實施例之具有本揭示的態樣之各種切換樣式的概要圖。
圖3是根據各式各樣的實施例之具有本揭示的態樣之舉例說明的用於降低切換抖動的裝置之概要圖。
圖4是根據各式各樣的實施例之可由具有本揭示的態樣之舉例說明的設備執行的舉例說明的切換抖動降低處理的流程圖。
圖5是根據各式各樣的實施例之具有本揭示的態樣之在傳送器的切換抖動降低相關的舉例說明的波形圖集。
圖6是根據各式各樣的實施例之具有本揭示的態樣之在通道的切換抖動降低相關的舉例說明的波形圖集。
圖7是根據各式各樣的實施例之適用於實施揭示的實施例之舉例說明的電腦裝置之方塊圖。
【發明內容與實施方式】
實施例說明用於降低切換抖動的設備及方法。在一實施例中，設備包含樣式相依延遲電路，以偵測分別的線上至少三資料訊號的切換樣式以及根據測得的切換樣式而適應地改變至少三資料訊號的延遲。設備又包含傳送器，耦合至樣式相依延遲電路，以傳送至少三資料訊號。從此處 所述的各式各樣實施例，清楚其它技術功效。
在下述說明中，說明眾多細節以助於更瞭解本揭示的實施例說明。但是，習於此技藝者將清楚，沒有這些特定細節，仍可實施本揭示的實施例。在其它情形中，以方塊圖形式而非詳細地顯示習知的結構及裝置，以免模糊本揭示的實施例。
注意，在實施例的對應圖式中，以線代表訊號。某些線較粗以表示更多構成的訊號路徑，以及/或在一或更多端具有箭頭，以表示主要的資訊流向。這些表示並非是限定性的。相反地，配合一或更多舉例說明的實施例，使用線以便於更容易瞭解電路或邏輯單元。如設計需求或偏好所示之任何呈現的訊號事實上包括在任一方向上行進且可以由任何適當型式的一或多個訊號設計來實施。
在說明書及申請專利範圍中，「連接」一詞意指在連接的事物之間直接電連接，而無任何中介裝置。「耦合」一詞意指在相連接的事物之間的直接電連接，或是經由一或更多被動或主動中間裝置之間接連接。「電路」一詞意指一或更多配置成彼此協力以提供所需功能之被動及/或主動組件。「訊號」一詞意指至少一電流訊號、電壓訊號或資料/時脈訊號。「一(a或an)」及「定冠詞(the)」包含複數含意。「在...之中(in)」包含「在...之中(in)」及「在...之上(on)」。
「實質上」、「靠近」、「幾乎」、「接近」、及「約」等詞一般意指在目標值的+/-20%之內。「比例化」 一詞一般意指將設計(圖及佈局)從一處理技術轉換至另一處理技術。「比例化」一詞通常也意指在相同的技術節點內縮小佈局及裝置。舉例而言，「比例化」一詞也意指相對於例如電源位準等另一參數之訊號頻率的調整(例如減速)。
除非另外指明，否則，使用序數形容詞「第一」、「第二」、及「第三」等等以說明共同的物件，但僅表示意指類似的物件之不同情形，而非要意指被如此說明的物件必須是依給定的順序、或是依時間、依空間、依層級或依任何其它方式。
基於實施例的目的，電晶體是金屬氧化物半導體(MOS)電晶體，其包含汲極、源極、閘極及塊體終端。電晶體也包含三閘極和鰭式FET電晶體、閘極全環繞圓柱電晶體、或是例如奈米碳管或自旋電子裝置等其它實施電晶體功能的裝置。源極和汲極端可以是相同的端且於此可交互使用。習於此技藝者將瞭解，在不悖離揭示的範圍之下，可以使用例如雙極接面電晶體(BJT)等等其它電晶體。「MN」一詞意指n型電晶體(例如NMOS、NPN、BJT、等等)以及「MP」一詞意指p型電晶體(例如PMOS、PNP、BJT、等等)。
圖1顯示根據各式各樣的實施例之具有本揭示的態樣之用於降低切換抖動的計算系統100。在一實施例中，計算系統100包含具有傳送器(Tx)114的裝置110、具有接收器(Rx)122的裝置120、及形成裝置110與120之 間的點對點要道互連之三傳輸線(TL)TL1-TL3。在實施例中，裝置110包含樣式相依延遲電路(PDDC)112，其接收三訊號A、B、及C以及使三訊號的延遲版本傳送給Tx 114。由PDDC 112提供的延遲可以取決於偵測到的三訊號的樣式。
在各式各樣的實施例中，Tx 114可以在分別的傳輸線TL1、TL2、及TL3上，將三訊號A、B、及C(例如，從PDDC 112接收的三訊號A、B、及C之延遲版本)傳送給Rx 122。在Rx 122輸入的三TL(亦即，TL1、TL2、及TL3)上的電壓位準分別是VA、VB、及VC。此處，電壓位準VA、VB、及VC也可以分別交互地稱為訊號A、B、及C。
在實施例中，計算系統100可以與C-PHY規格並容，C-PHY規格係界定高速、速率效率的PHY，適用於通道速率限制是因素之行動應用。在實施例中，3相符號編碼技術可由裝置110及120使用以在三線傳輸線TL1-TL3上遞送每一符號約2.28位元。在實施例中，Tx 114及Rx 122可以以每秒約2.5十億符號的速率通訊。雖然此處參考C-PHY發訊以說明實施例，但是，將清楚知道，可以以採用三或更多傳輸線及三或更多邏輯狀態之任何適當的通訊協定，使用實施例。
在某些實施例中，裝置110包含相機或顯示器，以及，裝置120可為主行動裝置。在實施例中，在主從之間的同步連接中，裝置110可為主控裝置，裝置120可為從 屬裝置。裝置110可提供高速資料訊號，以及，可為主資料源，裝置120可從主資料源接收資料訊號(例如主資料槽)。
從裝置110至裝置120之資料通訊的方法可以標示為順向。在某些實施例中，裝置110與120之間的點對點要道互連可為雙向道。在裝置110與120之間的點對點要道互連可以提供高速發訊模式，用於從裝置110至裝置120之快速資料交通。此外，在裝置110與120之間的點對點要道互連可以提供用於控制目的之低功率發訊模式，例如，從裝置120至裝置110發送控制訊號。在某些實施例中，在裝置110與120之間的點對點要道互連可為單向要道，其僅支援順向通訊。
在實施例中，在發送訊號給Tx 114之前，PDDC 112可用以降低與使用樣式相依延遲(PDD)線技術之三訊號A、B、及C相關連的本質切換抖動。依此方式，可以降低在裝置110的切換抖動；結果，在裝置120，可改良眼睛餘裕。
圖2是根據各式各樣的實施例之具有本揭示的態樣之切換樣式210、212、220、222、230、232、240、242、250、及252的概要圖。圖2中與任何其它圖的元件具有相同代號(或名稱)之元件可以以任何類似於所述的方式操作或作用，但不侷限於此。為了避免模糊實施例，不重複先前已述的元件及特點。
在實施例中，使用在分別的線上被驅動之訊號A、 B、C的三狀態(例如低、中、及高)，將資料編碼及解碼。舉例而言，三線中的二線會被驅動至相反位準，而第三線會終止於中間位準。為了簡化時脈回收，將時脈計時編碼成各符號，這會要求被驅動至線上的電壓之結合以每一符號改變。
當三線均載送不同的電壓時，會有六種可能的線狀態，其中，線狀態是在要道的三線上被驅動的訊號位準之結合。在高速單位間隔(UI)期間，六種可能的線狀態之一被驅動至要道上，以及，要道的三線中的各線被驅動至三訊號位準，例如低、中、及高。在實施例中，在要道中的三線中的各線可在不同的給定時間被驅動至不同的訊號位準。因此，在三線的各線上可以同時具有六種可能的線狀態，各狀態具有不同的訊號位準。從任何給定的線狀態，可以有五種可能轉換至下一佈線狀態。
如圖2所示，在本實施例中，用於訊號A、B、及C的啟始線狀態分別為高、中、及低。舉例而言，訊號A、B、及C上的電壓可分別為3/4V、1/2V、及1/4V，其中，V代表電壓單位。依各單位間隔(UI)，訊號A、B、及C的電壓可以在3/4V、1/2V、及1/4觸發。
不使用與圖1有關的PDDC 112，在圖2中以樣式210、220、230、240、及250顯示至下一線狀態的五種可能轉換。在樣式210中，對於A、B、及C，下一線狀態分別變成高、低、及中。在樣式220中，對於A、B、及C，下一線狀態分別變成中、高、及低。在樣式230中， 對於A、B、及C，下一線狀態分別變成低、中、及高。在樣式240中，對於A、B、及C，下一線狀態分別變成中、低、及高。在樣式250中，對於A、B、及C，下一線狀態分別變成低、高及中。
在不同的實施例中，樣式212、222、232、242、及252顯示當使用PDDC 112時至下一線狀態的五種可能轉換。如同所見，樣式210、220、及230與本質切換抖動沒有相關。因此，訊號A、B、及C可以通過與圖1有關的PDDC 112，而不會對任何訊號導入延遲。在通過與圖1有關的PDDC 112之後，212、222、及232的樣式因而分別維持與210、220、及230的樣式實質相同。
但是，如同所示，樣式240及250有本質切換抖動伴隨。舉例而言，關於樣式240，AB、BC及CA的切換之未對齊將自然地導入AB、BC及CA的切換不確定性。假使驅動訊號的驅動器具有較慢的跳越率，則切換抖動甚至被放大。在實施例中，PDDC 112可以將樣式相依延遲導至訊號A、B、及C以降低切換抖動。在樣式240的情形中，短延遲被導至訊號A，中延遲被導至訊號B，長延遲被導至訊號C。在樣式250的情形中，具有增加的長度之適當延遲被導至訊號C、A、及B，以致於可降低切換抖動。如同所示，在由PDDC 112導入用於訊號A、B、及C之適當延遲之後，切換樣式242及252實質地降低它們分別的切換抖動。
在其它實施例中，用於訊號A、B、及C的啟始線狀 態不同於圖2所示，但是，切換抖動仍然存在於某些切換樣式中，例如，當各訊號從其先前的電壓位準切換至不同的電壓位準時。具體而言，訊號A、B、及C可以從(高、低、中)切換至(中、高、低)、從(高、低、中)切換至(低、中、高)、從(中、低、高)切換至(高、中、低)、從(中、低、高)切換至(低、高、中)、從(中、高、低)切換至(高、低、中)、從(中、高、低)切換至(低、中、高)、從(低、高、中)切換至(高、中、低)、從(低、高、中)切換至(中、低、高)、從(低、中、高)切換至(高、低、中)、或是從(低、中、高)切換至(中、高、低)。在這些情形中，在由例如圖1有關的PDDC 112施加樣式相依延遲之後，可以降低切換抖動。強化本揭示中的教示，在將資料傳送至要道(例如TL1-TL3)之前，降低切換抖動，以及，對接收器進一步打開眼睛餘裕。
圖3是根據各式各樣的實施例之具有本揭示的態樣之舉例說明的用於降低C-PHY切換抖動的裝置之概要圖。圖3中與任何其它圖的元件具有相同代號(或名稱)之元件可以以任何類似於所述的方式操作或作用，但不侷限於此。為了避免模糊實施例，不重複先前已述的元件及特點。
在實施例中，樣式相依延遲電路(PDDC)300可以包含樣式偵測器310以偵測與訊號A、B、及C相關連的切換樣式。樣式偵測器310偵測與各訊號A、B、或C相 關連的邏輯狀態。舉例而言，高、中、及低邏輯狀態分別與3/4V、1/2V、及1/4V相關連，其中，V代表電壓單位。在實施例中，訊號A、B、或C均具有至少三種不同的邏輯狀態，例如高、中、及低。訊號可以從一邏輯狀態切換至另一邏輯狀態。
樣式偵測器310可以偵測各別線上的至少三資料訊號的切換樣式。在某些實施例中，樣式偵測器310可以記憶在分別線上之先前的邏輯狀態以及知道目前的邏輯狀態。因此，樣式偵測器310可以根據資料訊號之先前的邏輯狀態以及目前的邏輯狀態，偵測切換樣式。舉例而言，配合圖2，樣式偵測器310可以根據資料訊號A、B、及C之先前的邏輯狀態(高、中、低)以及目前的邏輯狀態(中、低、高)，偵測樣式240。
PDDC 300也包含延遲模組330以根據偵測到的切換樣式以改變訊號A、B、及C的延遲。在某些實施例中，當樣式偵測器310偵測到在相同時段期間訊號均正進行狀態轉換時，樣式偵測器310將一或更多控制訊號發送給延遲模組330，用於改變訊號A、B、及C的延遲。舉例而言，配合圖2，樣式偵測器310偵測到在樣式250中各訊號正進行狀態轉換，例如，訊號A從高切換至低，訊號B從中切換至高，以及，訊號C從低切換至中。在此情形中，控制訊號可以致動延遲模組330以使得不同的延遲用於各訊號。
在實施例中，延遲模組330可以包含一些延遲控制器 (DC)，例如DC 331、333、及335。延遲模組也包含一些取樣器，例如分別耦合至DC 331、333、及335之取樣器332、334及336。在實施例中，DC 331、333、及335可以與分別的取樣器332、334或336成對，以在分別的線上造成延遲。舉例而言，DC 331可以從時計320接收共同的時脈訊號，以及，例如根據自樣式偵測器310接收的控制訊號而將延遲加至時脈訊號。接著，經過延遲的時脈訊號可以控制取樣器332以在時間上稍後地取樣資料，因而將延遲加至訊號A上。
在實施例中，根據偵測到的切換樣式，PDDC 300適應地改變訊號A、B、及C的延遲。在實施例中，PDDC 300降低與某切換樣式相關連的切換抖動，例如與圖2有關的樣式240或250。在實施例中，具有降低切換抖動的資料訊號可以由例如Tx 342、Tx 344、或Tx 346又發送至接收器。在實施例中，PDDC 300可以用以降低C-PHY切換抖動。在其它情形中，Tx 342、Tx 344、及Tx 346可為MIPI C-PHY相符的傳送器。
圖4是根據各式各樣的實施例之可由具有本揭示的態樣之舉例說明的設備執行的舉例說明的C-PHY切換抖動降低處理的流程圖。如同所示，處理400可由具有圖1或3中揭示的任一結構之裝置執行，以實施本揭示的一或更多實施例。
在實施例中，在處理400的區塊410，在分別的線上之眾多資料訊號的切換樣式可以由例如樣式偵測器310偵 測。在實施例中，資料訊號可以具有至少三邏輯狀態，例如以至少三不同電壓位準表示。因此，可以根據電壓位準，偵測資料訊號的邏輯狀態。在實施例中，舉例而言，如同參考圖2所述般，可以偵測根據眾多資料訊號的先前邏輯狀態及目前邏輯狀態之切換樣式。
接著，在區塊420，根據例如由延遲模組330偵測到的切換模式，使用樣式相依延遲線技術，導入眾多資料訊號中之一或更多上的延遲。在某些實施例中，偵測到的切換模式包含各資料訊號從其先前邏輯狀態切換至不同的邏輯狀態。在此情形中，根據偵測到的切換樣式，將適當的延遲導至資料訊號，以降低切換抖動。舉例而言，不同的延遲長度可以導至不同的訊號。結果，可以根據延遲而調整用於眾多資料訊號的切換時機，以致於可以降低切換抖動。
接著，在區塊430，由例如Tx 342、Tx 344、及Tx 346，傳送眾多資料訊號。依此方式，可以降低在發送器的切換抖動；結果，在接收器側，可以改進眼睛餘裕。
圖5是根據各式各樣的實施例之具有本揭示的態樣之在傳送器的C-PHY切換抖動降低相關的舉例說明的波形圖集。圖510顯示在未施加樣式相依延遲下在傳送器測得的舉例說明的波形，而圖520顯示在施加樣式相依延遲後在傳送器測得的舉例說明的波形。
在本實施例中，使用約3微微法拉(pf)的總墊電容(Cpad)及每秒2.5十億取樣(Gsp)的操作頻率，以分 析眼睛餘裕。在此情形中，通道餘裕約為0.2單位間隔(UI)(例如約80千兆秒(ps))，以及，傳送器時序預算約為0.3UI(例如，約120ps)。如同所示，在圖510中由於本質切換抖動512而浪費0.15UI的總餘裕。在另一側，在傳送器中施加樣式相依延遲之後，在圖520中的切換抖動522被最小化。
圖6是根據各式各樣的實施例之具有本揭示的態樣之在通道的C-PHY切換抖動降低相關的舉例說明的波形圖集。在實施例中，圖610及620顯示對經由損失通道而抵達接收器之C-PHY發訊測得的波形。用於C-PHY的通道之基本單位包含三線組。
圖610顯示在未施加樣式相依延遲時在通道測得的舉例說明的波形，而圖620顯示在施加樣式相依延遲後在通道測得的舉例說明的波形。因此，圖610是無PDD之基線讀取，而圖620包含用於切換降低抖動的本揭示之態樣。在本實施例中，用於圖610及620之不同的通道損失約為-2.4分貝(dB)。
在實施例中，本質切換抖動經由通道而自然地被放大，以及，由於通道損失如低帶通濾波器般操作，所以，眼睛餘裕顯著劣化。因此，圖610顯示劣化的眼睛餘裕612。假使根據PDD而調整用於如上所述的某些已知樣式之切換時機時，來自傳送器的切換抖動會被最小化，以致於眼睛餘裕在接收器處顯著地改良。因此，圖620顯示具有PDD之平台餘裕改良，由改良的眼睛餘裕622標示。
圖7是方塊圖，顯示根據各式各樣的實施例之適用於實施參考圖1-6所述的任何設計原理之揭示實施例的舉例說明的電腦系統700。在一實施例中，電腦系統700代表行動計算裝置，例如計算平板電腦、行動電話或智慧型電話、無線賦能電子讀取器、或其它無線行動裝置。將瞭解，一般性地顯示某些組件，且並非此裝置的所有組件顯示在電腦系統700中。
如同所示，電腦系統700包含功率管理720；多個處理器或處理器核心710；系統記憶體730；非依電性記憶體(NVM)/儲存器740，具有處理器可讀取的及處理器可執行的指令780儲存於其中；I/O控制器750，具有至少一用於降低切換抖動的結構，例如電路300或PDDC 112；以及，通訊介面760。基於本申請案之目的，包括申請專利範圍，除非另外說明，否則，「處理器」及「處理器核心」可以被視為是同義的。圖7中與任何其它圖的元件具有相同代號(或名稱)之元件可以以任何類似於所述的方式操作或作用，但不侷限於此。
在一實施例中，處理器710包含一或更多實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其它處理機構。由處理器710執行的處理操作包含作業平台或作業系統的執行，在作業平台或作業系統上，執行應用及/或裝置功能。處理操作包含與使用人或其它裝置的I/O(輸入/輸出)有關的操作、與功率管理有關的操作、及/或與連接電腦系統700至另一裝置有關的操 作。處理操作也包含與音頻I/O及/或顯示I/O有關的操作。
一或更多NVM/儲存器740及/或系統記憶體730包括實體的、非暫時的電腦可讀取的儲存裝置(例如碟片、硬碟機、光碟唯讀記憶體(CD-ROM)、硬體儲存單元、快閃記憶體、相變記憶體(PCM)、固態驅動(SSD)記憶體、等等)。儲存在NVM/儲存器740及/或系統記憶體730中的指令780可由一或更多處理器710執行。指令780含有特別的指令以使如參考圖4所述的切換抖動降低操作賦能或禁能。
電腦系統700也包含輸入/輸出裝置(未顯示)，經由I/O控制器750而耦合至電腦系統700。I/O控制器750顯示用於連接至電腦系統700的其它裝置之連接點，使用者經由此而可以與系統互動。舉例而言，經由I/O控制器750而耦合至電腦系統700的各種裝置包含麥克風裝置、揚音器或立體聲系統、視頻系統或其它顯示裝置、鍵盤或小鍵盤裝置、或例如讀卡機或其它裝置等用於特定應用的其它I/O裝置。在各式各樣的實施例中，I/O控制器750包含與C-PHY規格並容的高速串列介面，在用於連接包含顯示器及相機等週邊裝置之頻寬有限的通道上提供高輸貫量性能。在那些實施例中，I/O控制器750包含例如參考圖1之PDDC 112或參考圖3之電路300等電路。因此，使用如本揭示中所述之樣式相依延遲線技術，可以降低C-PHY本質切換抖動。
在實施例中，通訊介面760提供用於電腦系統700的介面以在一或更多網路上通訊及/或與任何其它適當裝置通訊。通訊介面760可包含任何適當的硬體及/或韌體，例如網路適配器、一或更多天線、無線介面、等等。在各式各樣的實施例中，通訊介面760包含用於電腦系統700的介面，以使用近場通訊(NFC)、光學通訊、或其它類似技術而與另一裝置直接地(例如無任何媒介)通訊。在各式各樣的實施例中，通訊介面760與無線電通訊技術相互操作，舉例而言，無線電通訊技術可為寬頻分碼多接取(WCDMA)、行動通訊之全球系統(GSM)、長程演進(LTE)、Wi-Fi、藍芽®、Zigbee等等。
圖7之各種元件可以經由系統匯流排770而彼此耦合，系統匯流排770代表一或更多匯流排。在多個匯流排的情形中，它們可以藉由一或更多匯流排橋接器(未顯示)而相橋接。資料可以經由例如輸出端與處理器710之間的I/O控制器750而通過系統匯流排770。
可以使用系統記憶體730及NVM/儲存器740以儲存實施一或更多作業系統、韌體模組或驅動器、應用程式、等等之程式指令的工作拷貝和永久拷貝，這些指令於此總稱為指令780。在實施例中，指令780包含用於使用本揭示中所述的樣式相依延遲線技術以降低C-PHY切換抖動的邏輯。程式指令的永久拷貝可以在工廠中、在現場、經由例如光碟(CD)等散佈媒體(未顯示)、或是經由通訊介面760(從散佈服務器(未顯示))而置於永久儲存 器中。
在某些實施例中，至少一處理器710可以與I/O控制器750一起封裝。在某些實施例中，至少一處理器710可以與具有結構112/300的I/O控制器750一起封裝以形成系統封裝(SiP)。在某些實施例中，至少一處理器710可以與具有結構112/300的I/O控制器750整合於相同晶粒上。在某些實施例中，至少一處理器710可以與具有結構112/300的I/O控制器750整合於相同晶粒上以形成系統晶片(SoC)。
根據各式各樣的實施例，所示之系統700的一或更多組件、及/或其它元件可以包含鍵盤、液晶顯示器(LCD)螢幕、非依電性記憶體埠、多重天線、繪圖晶片、應用處理器、揚音器、或包含相機等其它相關行動裝置元件。已知有各式各樣的電腦系統700的元件之其餘構成，因此，將不進一步詳述。
上述所示實施例之說明，包括發明摘要中所述的說明，並非是竭盡性的或是侷限於揭示的精準形式。雖然為了說明目的而於此說明特定實施例及實例，但，各種修改是可能的。舉例而言，在不悖離參考圖1-7之揭示下，可以修改上述各式各樣的實施例中某些元件的配置及連接。慮及上述詳細說明，可以作出這些及其它修改。在後述申請專利範圍中所使用的術語不應被解釋為侷限於說明書中揭示的特定實施例。
在說明書中述及「實施例」、「一實施例」、「某些 實施例」、或「其它實施例」意指配合實施例說明之特定的特點、結構、或特徵包含在至少某些實施例中，但是，不一定是所有實施例。「實施例」、「一實施例」、或「某些實施例」之不同出現並非一定都意指相同的實施例。假使說明書述及組件、特點、結構、或特徵「可以」、「可能」、或「會」被包含時，則並非要求該特定組件、特點、結構、或特徵被包含。假使說明書或申請專利範圍述及「一(a或an)」元件，則並非意指僅有這些元件中的一個元件。假使說明書或申請專利範圍述及「增加的」元件，則並未排除有一個以上的增加元件。
此外，在一或更多實施例中，特定的特點、結構、功能或特徵可以以任何適當方式結合。舉例而言，第一實施例可以與第二實施例結合，只要特定的特點、結構、功能或特徵與二實施例未互斥。
雖然配合本發明的具體實施例而說明本發明，但是，習於此技藝者在慮及上述說明之後，將清楚這些實施例的很多替代、修改及變化。舉例而言，例如動態隨機存取記憶體(DRAM)等其它記憶體架構可以使用所述的實施例。揭示的實施例涵蓋所有這些落在後附的申請專利範圍的廣義範圍內之替代、修改及變化。
此外，為了簡明起見且不模糊本揭示，對積體電路(IC)晶片之習知的功率/接地連接及其它組件顯示或未顯示在呈現的圖式中。此外，為避免模糊本揭示，且也慮及與方塊圖配置的實施有關之細節是高度取決於本揭示會 在其內實施的平台之事實(亦即，這些細節應在習於此技藝者的視界之內)，以方塊圖形式顯示配置。在揭示特定細節(例如電路)以說明揭示之舉例說明的實施例的情形中，習於此技藝者應清楚知道，有或沒有這些特定細節的變化，都可以實施揭示。因此，說明應被視為說明性的而非限定的。
下述實例關於另外的實施例。實例中的細節可以用於一或更多實施例中的任意處。此處說明之設備的所有選加特點也可以與方法或處理相關地實施。
實例1是用於降低切換抖動的設備，其包含樣式相依延遲電路。樣式相依延遲電路又包含樣式偵測器以偵測在分別線上之至少三資料訊號的切換樣式；以及，延遲模組其耦合至樣式偵測器以根據偵測到的切換樣式而適應地改變至少三資料訊號的延遲。此外，設備包含傳送器其耦合至樣式相依延遲電路，以傳送至少三資料訊號。
實例2包含實例1的標的，以及，又指明至少三資料訊號的個別資料訊號在至少三邏輯狀態之間切換。
實例3包含實例2的標的，以及，又指明至少三資料訊號處於不同邏輯狀態。
實例4包含實例1-3中的任一標的，以及，又指明樣式偵測器會根據至少三資料訊號之先前邏輯狀態及目前邏輯狀態以偵測切換樣式。
實例5包含實例1-4中的任一標的，以及，又指明當樣式偵測器偵測到在相同時段期間至少三資料訊號均正進 行狀態轉換時，樣式偵測器會發送一或更多控制訊號給延遲模組以改變至少三資料訊號的延遲。
實例6包含實例1-5中的任一標的，又指明延遲模組會使得不同的延遲用於至少三資料訊號中的各資料訊號。
實例7包含實例1-6中的任一標的，又指明延遲模組包含眾多延遲控制器以及眾多取樣器，其中，個別延遲控制器與個別取樣器成對以造成至少三資料訊號的分別的個別資料訊號之延遲。
實例8包含實例1-7中的任一標的，又指明在傳送器傳送至少三資料訊號之前，樣式相依延遲電路適應地改變至少三資料訊號的延遲，以降低與至少三資料訊號相關連的切換抖動。
實例9包含實例1-8中的任一標的，又指明樣式相依延遲電路會降低C-PHY切換抖動。
實例10包含實例1-9中的任一標的，又指明傳送器是行動產業處理器介面(MIPI)C-PHY相符傳送器。
實例11是用於降低切換抖動的系統，其包含處理器及控制器，控制器耦合至處理器以輸出由處理器處理的資料。系統又包含傳送器，傳送器耦合至控制器以使用至少三資料訊號來傳送資料，其中，至少三資料訊號的個別資料訊號在少三邏輯狀態之間切換；以及，樣式相依延遲電路其耦合至傳送器，偵測至少三資料訊號的切換樣式以及根據偵測到的切換樣式而適應地降低切換抖動。
實例12包含實例11的任一標的，又指明在傳送器傳 送至少三資料訊號之前，樣式相依延遲電路藉由改變至少三資料訊號上的延遲，以降低C-PHY切換抖動。
實例13包含實例11或12的任一標的，以及，又指明傳送器是MIPI®C-PHY相符傳送器。
實例14是用於降低切換抖動的方法，其包含偵測分別佈線上眾多資料訊號的切換樣式；根據偵測到的切換樣式，在眾多資料訊號中之一或更多上造成延遲；以及，傳送眾多資料訊號。
實例15包含實例14的標的，又指明偵測包括偵測眾多資料訊號的個別資料訊號之邏輯狀態，其中，邏輯狀態是至少三可能的邏輯狀態中之一。
實例16包含實例14或15的標的，又指明偵測包括根據眾多資料訊號的先前邏輯狀態及目前邏輯狀態以偵測切換樣式。
實例17包含實例14-16的任何標的，又指明造成延遲是回應眾多資料訊號中的各資料訊號從先前邏輯狀態切換至不同的邏輯狀態。
實例18包含實例14-17的任何標的，又指明造成延遲包括根據切換樣式而改變眾多資料訊號中各資料訊號上的延遲。
實例19包含實例14-18的任何標的，又指明造成延遲包括根據切換樣式而在眾多資料訊號中的各資料訊號上造成不同的延遲。
實例20包含實例14-19的任何標的，又指明造成延 遲包括降低C-PHY切換抖動。
實例21包含實例20的任何標的，又指明造成延遲包括藉由根據延遲而調整用於眾多資料訊號的切換時機而降低C-PHY切換抖動。
實例22包含實例14-21的任何標的，又指明傳送包括傳送符合MIPI®C-PHY的眾多資料訊號。
提供發明摘要，允許讀者可以確認技術揭示的本質及精神。摘要僅是助於瞭解，不是用以限定申請專利範圍的範圍或意義。後附的申請專利範圍於此併入詳細說明中，各申請項依據它自己為分別的實施例。
100‧‧‧計算系統
110‧‧‧裝置
112‧‧‧樣式相依延遲電路
114‧‧‧傳送器
120‧‧‧裝置
122‧‧‧接收器

Claims (22)

  1. 一種設備，包括：樣式相依延遲電路，包含：樣式偵測器，其用以偵測在分別線上之至少三資料訊號的切換樣式；以及延遲模組，其耦合至該樣式偵測器以根據偵測到的切換樣式而適應地改變該至少三資料訊號的延遲；及，傳送器，耦合至該樣式相依電路，以傳送該至少三資料訊號。
  2. 如申請專利範圍第1項的設備，其中，該至少三資料訊號的個別資料訊號在至少三邏輯狀態之間切換。
  3. 如申請專利範圍第2項的設備，其中，該至少三資料訊號處於不同邏輯狀態。
  4. 如申請專利範圍第2項的設備，其中，該樣式偵測器會根據該至少三資料訊號之先前邏輯狀態及目前邏輯狀態以偵測該切換樣式。
  5. 如申請專利範圍第1項的設備，其中，當該樣式偵測器偵測到在相同時段期間該至少三資料訊號均正進行狀態轉換時，該樣式偵測器會發送一或更多控制訊號給該延遲模組以改變該至少三資料訊號的延遲。
  6. 如申請專利範圍第1項的設備，其中，該延遲模組會使不同的延遲用於該至少三資料訊號中的各資料訊號。
  7. 如申請專利範圍第1項的設備，其中，該延遲模 組包括眾多延遲控制器以及眾多取樣器，其中，個別延遲控制器與個別取樣器成對以造成該至少三資料訊號的分別的個別資料訊號之延遲。
  8. 如申請專利範圍第1項的設備，其中，在該傳送器傳送該至少三資料訊號之前，該樣式相依延遲電路會適應地改變該至少三資料訊號的延遲，以降低與該至少三資料訊號相關連的切換抖動。
  9. 如申請專利範圍第1項的設備，其中，該樣式相依延遲電路會降低通道實體層(C-PHY)切換抖動。
  10. 如申請專利範圍第1項的設備，其中，該傳送器是行動產業處理器介面(MIPI)通道實體層(C-PHY)相符傳送器。
  11. 一種系統，包括：處理器；控制器，其耦合至該處理器以輸出由該處理器處理的資料；傳送器，其耦合至該控制器以使用至少三資料訊號來傳送該資料，其中，該至少三資料訊號的個別資料訊號在少三邏輯狀態之間切換；以及，樣式相依延遲電路，其耦合至該傳送器，偵測該至少三資料訊號的切換樣式以及根據該偵測到的切換樣式而適應地降低切換抖動。
  12. 如申請專利範圍第11項的系統，其中，在該傳送器傳送該至少三資料訊號之前，該樣式相依延遲電路藉 由改變該至少三資料訊號上的延遲，以降低通道實體層(C-PHY)切換抖動。
  13. 如申請專利範圍第11項的系統，其中，該傳送器是MIPI®通道實體層(C-PHY)相符傳送器。
  14. 一種方法，包括：偵測分別佈線上眾多資料訊號的切換樣式；根據該偵測到的切換樣式，在該眾多資料訊號中之一或更多上造成延遲；以及，傳送該眾多資料訊號。
  15. 如申請專利範圍第14項的方法，其中，該偵測包括偵測該眾多資料訊號的個別資料訊號之邏輯狀態，其中，該邏輯狀態是至少三可能的邏輯狀態中之一。
  16. 如申請專利範圍第14項的方法，其中，該偵測包括根據該眾多資料訊號的先前邏輯狀態及目前邏輯狀態以偵測該切換樣式。
  17. 如申請專利範圍第14項的方法，其中，該造成延遲是回應該眾多資料訊號中的各資料訊號從先前邏輯狀態切換至不同的邏輯狀態之偵測。
  18. 如申請專利範圍第14項的方法，其中，該造成延遲包括根據該切換樣式而改變該眾多資料訊號中各資料訊號上的延遲。
  19. 如申請專利範圍第14項的方法，其中，該造成延遲包括根據該切換樣式而在該眾多資料訊號中的各資料訊號上造成不同的延遲。
  20. 如申請專利範圍第14項的方法，其中，該造成延遲包括降低該通道實體層(C-PHY)切換抖動。
  21. 如申請專利範圍第20項的方法，其中，該造成延遲包括藉由根據該延遲而調整用於該眾多資料訊號的切換時機而降低該通道實體層(C-PHY)切換抖動。
  22. 如申請專利範圍第14項的方法，其中，該傳送包括傳送符合MIPI®通道實體層(C-PHY)的眾多資料訊號。
TW104117771A 2014-07-08 2015-06-02 用於降低切換抖動的設備及方法 TWI577988B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/325,837 US9473291B2 (en) 2014-07-08 2014-07-08 Apparatuses and methods for reducing switching jitter

Publications (2)

Publication Number Publication Date
TW201617606A true TW201617606A (zh) 2016-05-16
TWI577988B TWI577988B (zh) 2017-04-11

Family

ID=55064653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117771A TWI577988B (zh) 2014-07-08 2015-06-02 用於降低切換抖動的設備及方法

Country Status (6)

Country Link
US (2) US9473291B2 (zh)
JP (1) JP6400745B2 (zh)
CN (1) CN105302757B (zh)
SG (1) SG11201610219XA (zh)
TW (1) TWI577988B (zh)
WO (1) WO2016007218A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276731B2 (en) 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US10289600B2 (en) * 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US10027504B2 (en) 2015-10-23 2018-07-17 Qualcomm Incorporated Protocol-assisted advanced low-power mode
TWI748976B (zh) 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US20170289410A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Device, system and method to mitigate loss of signal integrity in a communication of image information
JP6540610B2 (ja) * 2016-06-13 2019-07-10 株式会社村田製作所 伝送特性測定方法及び伝送特性測定装置
KR102480913B1 (ko) * 2016-07-11 2022-12-26 삼성전자주식회사 데이터를 전송하기 위한 방법 및 그 전자 장치
US10419246B2 (en) * 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
EP3529956B1 (en) * 2016-10-24 2021-07-21 Qualcomm Incorporated Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
WO2018110276A1 (ja) * 2016-12-14 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 送信装置、送信方法、および通信システム
TW201830940A (zh) * 2017-02-08 2018-08-16 陳淑玲 三線式傳輸的穿戴裝置
US20180255250A1 (en) * 2017-03-03 2018-09-06 Microsoft Technology Licensing, Llc Pulsed, gated infrared illuminated camera systems and processes for eye tracking in high ambient light environments
US10284361B2 (en) * 2017-05-05 2019-05-07 Mediatek Inc. Channel skew calibration method and associated receiver and system
JP7324896B2 (ja) * 2018-03-02 2023-08-10 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
JP7058146B2 (ja) * 2018-03-02 2022-04-21 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
US10298381B1 (en) 2018-04-30 2019-05-21 Qualcomm Incorporated Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
US10333690B1 (en) 2018-05-04 2019-06-25 Qualcomm Incorporated Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
KR102401996B1 (ko) 2018-05-28 2022-05-24 삼성전자주식회사 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치
KR20210034826A (ko) 2019-09-23 2021-03-31 삼성전자주식회사 신호 수신 장치, 신호 수신 장치의 클럭 복원 방법 및 캘리브레이션 방법
CN110971539A (zh) * 2019-11-27 2020-04-07 安徽熙泰智能科技有限公司 一种mipi c-phy的信号处理系统及方法
KR20210088807A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
US11463233B2 (en) * 2020-05-21 2022-10-04 Qualcomm Incorporated Unit interval jitter improvement in a C-PHY interface
CN113726349B (zh) * 2021-07-30 2023-03-24 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162636B2 (en) 1998-06-22 2007-01-09 Semtek Innovative Solutions, Inc. Method and apparatus for securing and authenticating encoded data and documents containing such data
US6998892B1 (en) 2002-02-13 2006-02-14 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US7340021B1 (en) * 2003-11-13 2008-03-04 Altera Corporation Dynamic phase alignment and clock recovery circuitry
EP1856869B1 (en) * 2005-01-20 2017-09-13 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
WO2008053661A1 (fr) * 2006-10-31 2008-05-08 Panasonic Corporation Système de transmission de signal
JP2009239841A (ja) * 2008-03-28 2009-10-15 Panasonic Corp 差動伝送回路
US7952404B2 (en) 2008-08-15 2011-05-31 Mosaid Technologies Incorporated Apparatus and method for modeling coarse stepsize delay element and delay locked loop using same
WO2012060017A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 送受信装置および情報処理装置
US8493146B2 (en) 2011-03-10 2013-07-23 Silicon Laboratories Inc. Amplifier using fast discharging reference
JP2012217081A (ja) 2011-04-01 2012-11-08 Panasonic Corp 適応型受信システム、適応型送受信システム及び複数チャネル送受信システム
CN102546073B (zh) * 2012-01-12 2015-01-28 广州思唯奇计算机科技有限公司 一种基于多时钟环的防止时钟切换抖动的方法
US8941430B2 (en) 2012-09-12 2015-01-27 Nvidia Corporation Timing calibration for on-chip interconnect
JP6068193B2 (ja) * 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US9832094B2 (en) * 2014-03-24 2017-11-28 Qualcomm Incorporated Multi-wire electrical parameter measurements via test patterns
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY

Also Published As

Publication number Publication date
JP2017527162A (ja) 2017-09-14
US20170005781A1 (en) 2017-01-05
TWI577988B (zh) 2017-04-11
WO2016007218A1 (en) 2016-01-14
JP6400745B2 (ja) 2018-10-03
US9473291B2 (en) 2016-10-18
US10181940B2 (en) 2019-01-15
CN105302757B (zh) 2019-02-22
CN105302757A (zh) 2016-02-03
US20160013926A1 (en) 2016-01-14
SG11201610219XA (en) 2017-01-27

Similar Documents

Publication Publication Date Title
TWI577988B (zh) 用於降低切換抖動的設備及方法
US10489339B2 (en) Sensor bus communication system
TWI635714B (zh) 用於行動產業處理器介面ｃ實體層之接收器之叢發模式時脈資料回復電路
US9584227B2 (en) Low-power mode signal bridge for optical media
US8773964B2 (en) CDMA-based crosstalk cancellation for on-chip global high-speed links
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
US9825755B2 (en) Configurable clock tree
US9246666B2 (en) Skew tolerant clock recovery architecture
TW201521408A (zh) 以最小的實體層改變及沒有協定改變而增強行動產業處理器介面界定實體層介面之鏈結速率之方法
TW201606511A (zh) 用於晶片至晶片通信之系統及方法
EP3210352B1 (en) Apparatus and method for digitally cancelling crosstalk
US9379743B2 (en) Method and apparatus for signal edge boosting
US20230239129A1 (en) Integrated circuit with radio frequency interconnect
US20180275713A1 (en) Adaptive read technique for multi-drop bus
US20190303332A1 (en) Circuit device, electronic device, and cable harness
CN113614705A (zh) 经由电力线的数据传输
TW201903619A (zh) 用於虛擬通用目的輸入/輸出介面之頻帶中硬體重置
US8731073B1 (en) In-band lane alignment for a multi-lane transceiver
CN108242936B (zh) 半导体装置
KR20170134434A (ko) 멀티-포트 물리 계층 (phy) 에 대한 위상 록킹 루프 (pll) 의 공유된 제어
TW200418287A (en) Communication module and transceiver intergrated circuit