CN113078886B - 电子设备和电子设备的操作方法 - Google Patents

电子设备和电子设备的操作方法 Download PDF

Info

Publication number
CN113078886B
CN113078886B CN202011121552.XA CN202011121552A CN113078886B CN 113078886 B CN113078886 B CN 113078886B CN 202011121552 A CN202011121552 A CN 202011121552A CN 113078886 B CN113078886 B CN 113078886B
Authority
CN
China
Prior art keywords
signal
code
electronic device
signals
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011121552.XA
Other languages
English (en)
Other versions
CN113078886A (zh
Inventor
闵雄基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113078886A publication Critical patent/CN113078886A/zh
Application granted granted Critical
Publication of CN113078886B publication Critical patent/CN113078886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种电子设备包括处理电路，该处理电路：输出第一信号至第三信号；延迟第一信号至第三信号以输出第四信号至第六信号；基于第四信号、第五信号和第六信号生成脉冲信号；检测间隔的长度；以及基于第四代码来调整第一代码、第二代码和第三代码中的至少一个。

Description

电子设备和电子设备的操作方法
相关申请的交叉引用
本申请要求于2020年1月6日在韩国知识产权局递交的韩国专利申请No.10-2020-0001624的优先权，其公开内容通过整体引用并入本文中。
技术领域
本文描述的发明构思的示例实施例涉及一种电子设备，更具体地，涉及一种从包括嵌入式时钟在内的数据中恢复时钟信号的电子设备。
背景技术
正在使用和开发各种协议以在不同设备之间进行数据通信。如今，正在开发C-PHY作为协议之一。C-PHY的特征在于，在不同的设备之间不会交换单独的时钟信号。
C-PHY的发射机可以组合数据信号和嵌入式时钟，并且可以发送组合后的信号。C-PHY的接收机被配置为：从接收到的信号中恢复时钟信号，并通过使用时钟信号从接收到的信号中恢复数据。
C-PHY的接收机未接收到单独的时钟信号。因此，C-PHY的接收机在扫描数据信号和时钟信号的转变定时时无法校准偏斜。
发明内容
本发明构思的示例实施例提供了一种基于C-PHY的电子设备以及该电子设备的操作方法，该电子设备从接收到的信号中检测偏斜并校准偏斜。
根据示例实施例，一种电子设备包括：处理电路，被配置为：接收第一信号线的信号和第二信号线的信号，并输出第一信号线的信号与第二信号线的信号之差作为第一信号；接收第二信号线的信号和第三信号线的信号，并输出第二信号线的信号与第三信号线的信号之差作为第二信号；接收第三信号线的信号和第一信号线的信号，并输出第三信号线的信号与第一信号线的信号之差作为第三信号；接收第一信号，响应于第一代码而调整第一延迟量，并通过将第一信号延迟多达第一延迟量来输出第四信号；接收第二信号，响应于第二代码而调整第二延迟量，并通过将第二信号延迟多达第二延迟量来输出第五信号；接收第三信号，响应于第三代码而调整第三延迟量，并通过将第三信号延迟多达第三延迟量来输出第六信号；基于第四信号、第五信号和第六信号来生成脉冲信号；检测脉冲信号的具有高电平的间隔的长度，并分别输出指示间隔的长度的第四代码；以及基于第四代码来调整第一代码、第二代码和第三代码中的至少一个。
根据示例实施例，一种电子设备包括：处理电路，被配置为：输出第一信号、第二信号和第三信号；在第一信号、第二信号和第三信号在前导码间隔期间交替转变的同时检测第一信号、第二信号和第三信号的转变定时之间的间隔的时间长度之差，并且通过延迟第一信号、第二信号和第三信号中的至少一个使得时间长度之差减小来生成第四信号、第五信号和第六信号；以及通过使用第四信号、第五信号和第六信号来恢复时钟信号以及第一接收信号、第二接收信号和第三接收信号。
根据示例实施例，一种电子设备的操作方法包括：接收在前导码间隔中交替转变的第一信号、第二信号和第三信号；检测第一信号、第二信号和第三信号的转变定时中的在时间上最接近的两个转变定时之间的单位间隔；通过使用单位间隔延迟第一信号、第二信号和第三信号中的至少一个来执行偏斜校准；在偏斜校准完成之后，从第一信号、第二信号和第三信号中恢复时钟信号；以及通过使用时钟信号来从第一信号、第二信号和第三信号中恢复数据。
附图说明
通过参考附图详细描述本发明构思的示例实施例，本发明构思的以上以及其他目的和特征将变得显而易见。
图1示出了根据本发明构思的示例实施例的电子设备系统。
图2示出了根据本发明构思的示例实施例的第二电子设备的操作方法。
图3示出了脉冲发生器的示例。
图4示出了与第二电子设备相关联的信号的示例。
图5示出了当存在第一类型的偏斜时与第二电子设备相关联的信号的示例。
图6示出了当存在第一类型的偏斜时的脉冲信号的示例。
图7示出了沿顺时针方向设置第一单位间隔、第二单位间隔和第三单位间隔的示例。
图8示出了当存在第二类型的偏斜时与第二电子设备相关联的信号的示例。
图9示出了当存在第二类型的偏斜时的脉冲信号的示例。
图10示出了沿顺时针方向设置第一单位间隔、第二单位间隔和第三单位间隔的示例。
图11示出了偏斜校准逻辑器件执行偏斜校准操作的方法的示例。
图12示出了根据本发明构思的示例实施例的单位间隔检测器。
图13示出了根据本发明构思的示例实施例的时钟恢复电路。
图14示出了根据本发明构思的示例实施例的数据恢复电路。
图15是示出了根据本发明构思的示例实施例的电子设备的框图。
具体实施方式
以下，以本领域普通技术人员容易实现本发明构思的程度来详细且清楚地描述本发明构思的示例实施例。
图1示出了根据本发明构思的示例实施例的电子设备系统。参考图1，电子设备系统可以包括第一电子设备100和第二电子设备200。
第一电子设备100可以通过第一信号线SL1、第二信号线SL2和第三信号线SL3将信号发送到第二电子设备200。第一信号线SL1、第二信号线SL2和/或第三信号线SL3可以形成一个通道，并且可以彼此连接地传送转变(或切换)的信号。
第一电子设备100可以包括信号发生器110、第一发射机120、第二发射机130和/或第三发射机140。信号发生器110可以生成要通过第一信号线SL1、第二信号线SL2和/或第三信号线SL3传送的信号。
第一发射机120、第二发射机130和/或第三发射机140可以通过第一端子121、第二端子131和第三端子141分别与第一信号线SL1、第二信号线SL2和/或第三信号线SL3连接。
第一发射机120、第二发射机130和/或第三发射机140可以基于各种通信协议之一来发送信号。例如，第一发射机120、第二发射机130和/或第三发射机140可以根据在移动工业处理器接口(MIPI)中定义的C-PHY的协议来发送信号。
第二电子设备200可以通过第一信号线SL1、第二信号线SL2和/或第三信号线SL3接收信号。第二电子设备200可以包括第一接收机210、第二接收机220、第三接收机230、第一延迟线DL1、第二延迟线DL2、第三延迟线DL3、脉冲发生器240、单位间隔检测器250、偏斜校准逻辑器件260、时钟恢复电路270、数据恢复电路280和/或信号处理器290。
第一接收机210、第二接收机220和/或第三接收机230可以分别通过第一端子211、第二端子221和/或第三端子231从第一信号线SL1、第二信号线SL2和/或第三信号线SL3接收信号。第一接收机210可以输出通过第一端子211从第一信号线SL1接收的信号与通过第二端子221从第二信号线SL2接收的信号之差作为第一信号S1。
第二接收机220可以输出通过第二端子221从第二信号线SL2接收的信号与通过第三端子231从第三信号线SL3接收的信号之差作为第二信号S2。第三接收机230可以输出通过第三端子231从第三信号线SL3接收的信号与通过第一端子211从第一信号线SL1接收的信号之差作为第三信号S3。
第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3可以分别从第一接收机210、第二接收机220和/或第三接收机230接收第一信号S1、第二信号S2和/或第三信号S3。第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3中的每一个可以包括多个延迟元件(delayunit)。
第一延迟线DL1可以输出通过第一代码CD1从多个延迟元件中选择的延迟元件的输出作为第四信号S4。第二延迟线DL2可以输出通过第二代码CD2从多个延迟元件中选择的延迟元件的输出作为第五信号S5。第三延迟线DL3可以输出通过第三代码CD3从多个延迟元件中选择的延迟元件的输出作为第六信号S6。
即，第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3可以分别响应于第一代码CD1、第二代码CD2和/或第三代码CD3来调整延迟量。例如，当第二电子设备200发起与第一电子设备100的通信时，第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3中的每一个可以具有等于“0”的延迟量作为初始值。
脉冲发生器240可以从第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3接收第四信号S4、第五信号S5和/或第六信号S6。脉冲发生器240可以根据第四信号S4、第五信号S5和/或第六信号S6生成脉冲信号“P”并输出脉冲信号“P”。
例如，脉冲发生器240可以通过组合第四信号S4、第五信号S5和/或第六信号S6来生成各种脉冲信号。脉冲发生器240可以输出由选择信号SEL选择的脉冲信号作为脉冲信号“P”。
单位间隔检测器250可以从脉冲发生器240接收脉冲信号“P”。单位间隔检测器250可以根据脉冲信号“P”检测单位间隔。例如，单位间隔可以是脉冲信号“P”具有高电平的间隔。单位间隔可以被识别为指示在第四信号S4、第五信号S5和/或第六信号S6中包括一个符号的间隔。
例如，基于C-PHY协议，第一发射机120、第二发射机130和/或第三发射机140在发送包括数据在内的符号之前可以具有前导码间隔。在前导码间隔中，第一发射机120、第二发射机130和/或第三发射机140可以发送用于检测单位间隔的信号。
单位间隔检测器250可以在前导码间隔期间根据脉冲信号“P”检测单位间隔。单位间隔检测器250可以包括多个延迟元件。单位间隔检测器250可以通过使用多个延迟元件来检测单位间隔。单位间隔检测器250可以输出关于单位间隔的长度的信息作为第四代码CD4。
偏斜校准逻辑器件260可以从单位间隔检测器250接收第四代码CD4。例如，偏斜校准逻辑器件260可以从单位间隔检测器250接收第四代码CD4三次或更多次。偏斜校准逻辑器件260可以从单位间隔检测器250接收第四代码CD4，通过控制选择信号SEL，该第四代码CD4包括关于第四信号S4和第五信号S5之间的偏斜的信息，该第四代码CD4包括关于第五信号S5和/或第六信号S6之间的偏斜的信息，并且该第四代码CD4包括关于第六信号S6和第四信号S4之间的偏斜的信息。
偏斜校准逻辑器件260可以接收第四代码CD4多次，并且可以响应于多次接收到的第四代码CD4来调整第一代码CD1、第二代码CD2和/或第三代码CD3中的至少一个。偏斜校准逻辑器件260可以调整第一代码CD1、第二代码CD2和/或第三代码CD3中的至少一个，使得偏斜减小。
偏斜校准逻辑器件260可以执行偏斜校准操作多次。例如，偏斜校准逻辑器件260可以接收第四代码CD4多次，并且可以通过调整第一代码CD1、第二代码CD2和/或第三代码CD3中的至少一个来执行一个偏斜校准操作。
之后，偏斜校准逻辑器件260可以接收第四代码CD4多次。当偏斜等于或大于阈值时，偏斜校准逻辑器件260可以通过调整第一代码CD1、第二代码CD2和/或第三代码CD3中的至少一个来再次执行偏斜校准操作。当偏斜小于阈值时，偏斜校准逻辑器件260可以输出第五代码CD5，该第五代码CD5指示在偏斜校准操作完成之后单位间隔的长度。
备选地，如图1中的选项0P所标记的，偏斜校准逻辑器件260可以允许单位间隔检测器250输出第五代码CD5，该第五代码CD5指示在偏斜校准操作完成之后单位间隔的长度。
在偏斜校准操作完成之后，时钟恢复电路270可以接收第四信号S4、第五信号S5、第六信号S6和第五代码CD5。时钟恢复电路270可以通过使用第五代码CD5从第四信号S4、第五信号S5和/或第六信号S6中恢复时钟信号CLK。
基于C-PHY协议，第一发射机120、第二发射机130和/或第三发射机140可以发送包括数据的信号、以及与该信号组合的时钟信号。组合的时钟信号可以包括嵌入式时钟。嵌入式时钟也可以出现在第四信号S4、第五信号S5和/或第六信号S6处。
在每个单位间隔中，当第四信号S4、第五信号S5和/或第六信号S6之一转变时，时钟恢复电路270可以允许时钟信号CLK转变为高电平。之后，当第四信号S4、第五信号S5和/或第六信号S6中的其余信号在相同的符号间隔中转变时，时钟恢复电路270可以维持时钟信号CLK的电平而无需时钟信号CLK转变。
例如，第五代码CD5可以包括单位间隔的长度的信息，例如，1UI(单位间隔)内的长度的信息、或0.3UI至0.6UI的范围内的长度的信息。时钟恢复电路270可以通过在时钟信号CLK在每个单位间隔中转变之后在从0.3UI到0.6UI的范围内的给定时间期间屏蔽时钟信号CLK来维持时钟信号乩K的电平。
在给定时间过去之后，时钟恢复电路270可以允许时钟信号CLK转变为低电平。即，时钟恢复电路270可以生成时钟信号CLK，该时钟信号CLK的周期对应于单位间隔。例如，时钟恢复电路270可以响应于从单位间隔检测器250或偏斜校准逻辑器件260接收到第五代码CD5而恢复时钟信号CLK。
数据恢复电路280可以接收第四信号S4、第五信号S5、第六信号S6、第五代码CD5和时钟信号CLK。数据恢复电路280可以基于第五代码CD5来延迟第四信号S4、第五信号S5和/或第六信号S6。例如，数据恢复电路280可以调整延迟量，使得容易锁存第四信号S4、第五信号S5和/或第六信号S6。例如，延迟量可以是0.5UI或与其类似的值。
数据恢复电路280可以与时钟信号CLK同步地分别锁存延迟的第四信号S4、延迟的第五信号S5和延迟的第六信号S6。数据恢复电路280可以输出锁存的结果作为第一接收信号RS1、第二接收信号RS2和第三接收信号RS3。第一接收信号RS1、第二接收信号RS2和/或第三接收信号RS3可以是恢复的数据。
在示例实施例中，数据恢复电路280可以从单位间隔检测器250或偏斜校准逻辑器件260接收第五代码CD5，并且可以响应于从时钟恢复电路270接收到时钟信号CLK而恢复数据。
信号处理器290可以接收第一接收信号RS1、第二接收信号RS2和/或第三接收信号RS3。信号处理器290可以响应于第一接收信号RS1、第二接收信号RS2和/或第三接收信号RS3进行操作。
在示例实施例中，第一电子设备100可以是应用处理器(AP)，并且第二电子设备200可以是显示设备。对于另一示例，第一电子设备100可以是图像传感器，并且第二电子设备200可以是应用处理器(AP)。
在图1中示出了包括第一信号线SL1、第二信号线SL2和/或第三信号线SL3在内的一个通道。然而，第一电子设备100和第二电子设备200可以通过两个或更多个通道彼此通信。
在示例实施例中，第一接收机210、第二接收机220、第三接收机230、第一端子211、第二端子221和/或第三端子231可以被包括在接收第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号的接收单元中。
在示例实施例中，第一延迟线DL1、第二延迟线DL2、第三延迟线DL3、脉冲发生器240、单位间隔检测器250和偏斜校准逻辑器件260可以被包括在偏斜校准单元中。在示例实施例中，时钟恢复电路270和数据恢复电路280可以被包括在恢复单元中。
在示例实施例中，选择信号SEL可以是2比特信号，并且第一代码CD1、第二代码CD2、第三代码CD3、第四代码CD4和第五代码CD5中的每一个可以是32比特信号。
图2示出了根据本发明构思的示例实施例的第二电子设备200的操作方法。参照图1和图2，在操作S110中，第一接收机210、第二接收机220和/或第三接收机230可以在前导码间隔期间接收第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号，并且可以输出第一信号S1、第二信号S2和/或第三信号S3。
因为第一信号线SL1、第二信号线SL2和/或第三信号线SL3的初始延迟量是“0”，所以第四信号S4、第五信号S5和/或第六信号S6可以分别与第一信号S1、第二信号S2和/或第三信号S3相同。
在操作S120中，脉冲发生器240可以根据第四信号S4、第五信号S5和/或第六信号S6生成脉冲信号“P”。单位间隔检测器250可以从脉冲信号“P”中提取或检测单位间隔的长度。
在操作S130中，偏斜校准逻辑器件260可以通过使用由此检测到的单位间隔的长度来执行偏斜校准。例如，偏斜校准逻辑器件260可以调整第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3中的至少一个的延迟量，使得单位间隔的长度相同或者单位间隔的长度之差减小。
操作S110至操作S130可以被包括在偏斜校准操作中。偏斜校准逻辑器件260可以在执行偏斜校准操作之后再次检查单位间隔的长度。当单位间隔的长度之差等于或大于阈值时，偏斜校准逻辑器件260可以再次执行偏斜校准操作。当单位间隔的长度之差小于阈值时，偏斜校准逻辑器件260可以完成偏斜校准操作。
在操作S140中，单位间隔检测器250或偏斜校准逻辑器件260可以生成第五代码CD5。响应于第五代码CD5，时钟恢复电路270可以从完成偏斜校准操作的第四信号S4、第五信号S5和/或第六信号S6中恢复时钟信号CLK。
在操作S150中，响应于接收到第五代码CD5并且恢复了时钟信号CLK，数据恢复电路280可以从完成偏斜校准操作的第四信号S4、第五信号S5和/或第六信号S6中恢复包括第一接收信号RS1、第二接收信号RS2和/或第三接收信号RS3在内的数据。
图3示出了脉冲发生器300的示例。图3的脉冲发生器300可以包括在图1的脉冲发生器240中。参照图1和图3，脉冲发生器300可以包括第一逻辑门310、第二逻辑门320、第三逻辑门330、第四逻辑门340、第五逻辑门350、第六逻辑门360和/或选择器370。
第一逻辑门310可以接收第四信号S4和第五信号S5。第一逻辑门310可以对第四信号S4和第五信号S5执行异或非运算。第四逻辑门340可以对第一逻辑门310的输出和/或第六信号S6执行与运算。第四逻辑门340可以输出运算的结果作为第七信号S7。
第二逻辑门320可以接收第五信号S5和/或第六信号S6。第二逻辑门320可以对第五信号S5和/或第六信号S6执行异或非运算。第五逻辑门350可以对第二逻辑门320的输出和第七信号S7执行与运算。第五逻辑门350可以输出运算的结果作为第八信号S8。
第三逻辑门330可以接收第六信号S6和第四信号S4。第三逻辑门330可以对第六信号S6和第四信号S4执行异或非运算。第六逻辑门360可以对第三逻辑门330的输出和第四信号S4执行与运算。第六逻辑门360可以输出运算的结果作为第九信号S9。
选择器370可以接收第七信号S7、第八信号S8和/或第九信号S9。选择器370可以响应于选择信号SEL而选择第七信号S7、第八信号S8和/或第九信号S9之一，并且可以输出所选择的信号作为脉冲信号“P”。
图4示出了与第二电子设备200相关联的信号的示例。在示例实施例中，在图4中示出了无偏斜信号的示例。参考图1、图3和图4，实线指示第一信号线SL1的信号，虚线指示第二信号线SL2的信号，并且点划线指示第三信号线SL3的信号。
如图4所示，根据C-PHY协议，第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号可以在前导码间隔中变化。例如，第一信号线SL1、第二信号线SL2和/或第三信号线SL3中的每一个在具有两个单位间隔的长度的时间期间可以具有高电平，在具有一个单位间隔的长度的时间期间可以具有中间电平，并且在具有两个单位间隔的长度的时间期间可以具有低电平。
第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号可以每隔一个单位间隔具有不同的电平。当不存在偏斜时，第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号的转变(或切换)定时可以相同。
第一接收机210、第二接收机220和/或第三接收机230可以根据第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号输出第一信号S1、第二信号S2和/或第三信号S3。在前导码间隔期间，第一信号S1、第二信号S2和/或第三信号S3可以在每个单位间隔中交替地转变。
在每个单位间隔中，第一信号S1、第二信号S2和/或第三信号S3中的仅一个可以转变。第一信号S1、第二信号S2和/或第三信号S3可以在三个连续的单位间隔中依次逐个地转变。
第一延迟线DL1、第二延迟线DL2和/或第三延迟线DL3的初始延迟量可以是“0”。因此，第四信号S4、第五信号S5和/或第六信号S6的波形与第一信号S1、第二信号S2和/或第三信号S3的波形相同，因此将省略附加描述以避免冗余。
当第四信号S4(例如，第一信号S1)处于低电平并且第五信号S5(例如，第二信号S2)处于低电平时，第七信号S7可以具有高电平。第七信号S7的高电平的间隔的时间长度可以指示由第一信号S1和第二信号S2的组合指示的一个单位间隔1UI的时间长度。
当第五信号S5(例如，第二信号S2)处于低电平和/或第六信号S6(例如，第三信号S3)处于低电平时，第八信号S8可以具有高电平。第八信号S8的高电平的间隔的时间长度可以指示由第二信号S2和/或第三信号S3的组合指示的一个单位间隔1UI的时间长度。
当第六信号S6(例如，第三信号S3)处于低电平并且第四信号S4(例如，第一信号S1)处于低电平时，第九信号S9可以具有高电平。第九信号S9的高电平的间隔的时间长度可以指示由第三信号S3和第一信号S1的组合指示的一个单位间隔1UI的时间长度。
当不存在偏斜时，第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号的转变(或切换)定时相同。例如，如图4所示，第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号可以在第一时间T1至第九时间T9转变。因此，出现在第七信号S7、第八信号S8和/或第九信号S9中的每一个处的一个单位间隔1UI可以具有相同的时间长度。
图5示出了当存在第一类型的偏斜时与第二电子设备200相关联的信号的示例。参照图1、图3和图5，在第一类型的偏斜中，第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号中的一个信号可以相对于其余信号被延迟。在示例实施例中，第三信号线SL3的信号可以相对于第一信号线SL1和第二信号线SL2的信号被延迟。
第三信号线SL3的信号的转变定时可以相对于第一时间T1至第九时间T9被延迟。在图5中，粗虚线用于突出第三信号线SL3的信号转变的定时。
随着第三信号线SL3的信号被延迟，从第七信号S7检测到的第一单位间隔UI1的时间长度可以短于与图4的一个单位间隔1UI相等的一个单位间隔1UI的时间长度。从第八信号S8检测到的第二单位间隔UI2的时间长度可以等于与图4的一个单位间隔1UI相等的一个单位间隔1UI的时间长度。从第九信号S9检测到的第三单位间隔UI3的时间长度可以长于与图4的一个单位间隔1UI相等的一个单位间隔1UI的时间长度。
在示例实施例中，脉冲发生器240可以通过交替地输出第七信号S7、第八信号S8和/或第九信号S9来输出包括第一单位间隔UI1的脉冲信号、第二单位间隔UI2的脉冲信号和第三单位间隔UI3的脉冲信号在内的脉冲信号“P”。单位间隔检测器250可以从脉冲信号“P”中检测第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的时间长度。
图6示出了当存在第一类型的偏斜时的脉冲信号“P”的示例。参照图1、图3、图5和图6，当选择第七信号S7时，脉冲发生器240可以输出第七信号S7的一部分作为第一脉冲信号P1，该第一脉冲信号P1是脉冲信号“P”的一部分。当选择第八信号S8时，脉冲发生器240可以输出第八信号S8的一部分作为第二脉冲信号P2，该第二脉冲信号P2是脉冲信号“P”的一部分。当选择第九信号S9时，脉冲发生器240可以输出第九信号S9的一部分作为第三脉冲信号P3，该第三脉冲信号P3是脉冲信号“P”的一部分。
单位间隔检测器250开始检测单位间隔的定时可以不固定为脉冲信号“P”的特定时间。如图5所示，两个第一单位间隔UI1之间的时间长度对应于六个第一单位间隔UI1。
因此，可以在与6至12个单位间隔相对应的时间期间或者在比与6至12个单位间隔相对应的时间更长的时间期间输出第一脉冲信号P1，使得第一脉冲信号P1包括至少一个第一单位间隔UI1的整个间隔。即，偏斜校准逻辑器件260可以允许脉冲发生器240在与6至12个单位间隔相对应的时间期间或在比与6至12个单位间隔相对应的时间更长的时间期间输出第一脉冲信号P1。
偏斜校准逻辑器件260可以基于第一脉冲信号P1，将从单位间隔检测器250接收到的第四代码CD4中与最长的时间长度相对应的第四代码CD4识别为与第一单位间隔UI1相对应。在给定时间过去之后，偏斜校准逻辑器件260可以控制选择信号SEL选择第二脉冲信号P2。
对于另一示例，偏斜校准逻辑器件260可以选择第一脉冲信号P1，并且可以维持选择信号SEL，直到从单位间隔检测器250接收到至少两个第四代码CD4为止。偏斜校准逻辑器件260可以将至少两个第四代码CD4中的最后一个第四代码CD4或至少两个第四代码CD4中与最长时间长度相对应的第四代码CD4识别为与第一单位间隔UI1相对应。在接收到至少两个第四代码CD4之后，偏斜校准逻辑器件260可以控制选择信号SEL选择第二脉冲信号P2。
在选择第一脉冲信号P1的示例实施例中，当选择第二脉冲信号P2时，偏斜校准逻辑器件260可以在给定时间期间或在第四代码CD4被接收多达给定次数之前维持选择信号SEL。偏斜校准逻辑器件260可以将最后一个第四代码CD4或与最长时间长度相对应的第四代码CD4识别为与第二单位间隔UI2相对应。
在选择第一脉冲信号P1的示例实施例中，当选择第三脉冲信号P3时，偏斜校准逻辑器件260可以在给定时间期间或在第四代码CD4被接收多达给定次数之前维持选择信号SEL。偏斜校准逻辑器件260可以将最后一个第四代码CD4或与最长时间长度相对应的第四代码CD4识别为与第三单位间隔UI3相对应。
图7示出了沿顺时针方向设置第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的示例。参照图5、图6和图7，第一脉冲信号P1可以具有对应于第一单位间隔UI1的第一长度，第二脉冲信号P2可以具有对应于第二单位间隔UI2的第二长度，和/或第三脉冲信号P3可以具有对应于第三单位间隔UI3的第三长度。
在如图7所示的沿顺时针方向设置第一长度、第二长度和/或第三长度的示例实施例中，顺时针方向是从最短的第一长度经过中间的第二长度朝向最长的第三长度的方向。如图5所示，当一条信号线(例如，第三信号线SL3)的信号相对于其余信号线(例如，第一信号线SL1和第二信号线SL2)的信号被延迟时，顺时针方向可以表现为长度增加的方向。
图8示出了当存在第二类型的偏斜时与第二电子设备200相关联的信号的示例。参照图1、图3和图8，在第二类型的偏斜中，第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号中的一个信号可以相对于其余信号被提前。在示例实施例中，第三信号线SL3的信号可以相对于第一信号线SL1和第二信号线SL2的信号被提前。
第三信号线SL3的信号的转变定时可以相对于第一时间T1至第九时间T9被提前。在图5中，粗虚线用于突出第三信号线SL3的信号转变的定时。
随着第三信号线SL3的信号被提前，从第七信号S7检测到的第一单位间隔UI1的时间长度可以长于与图4的一个单位间隔1UI相等的一个单位间隔1UI的时间长度。从第八信号S8检测到的第二单位间隔UI2的时间长度可以等于与图4的一个单位间隔1UI相等的一个单位间隔1UI的时间长度。从第九信号S9检测到的第三单位间隔UI3的时间长度可以短于与图4的一个单位间隔1UI相等的一个单位间隔1UI的时间长度。
在示例实施例中，脉冲发生器240可以通过交替地输出第七信号S7、第八信号S8和/或第九信号S9来输出包括第一单位间隔UI1的脉冲信号、第二单位间隔UI2的脉冲信号和第三单位间隔UI3的脉冲信号在内的脉冲信号“P”。单位间隔检测器250可以从脉冲信号“P”中检测第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的时间长度。
图9示出了当存在第二类型的偏斜时的脉冲信号“P”的示例。参照图1、图3、图8和图9，当选择第七信号S7时，脉冲发生器240可以输出第七信号S7的一部分作为第一脉冲信号P1，该第一脉冲信号P1是脉冲信号“P”的一部分。当选择第八信号S8时，脉冲发生器240可以输出第八信号S8的一部分作为第二脉冲信号P2，该第二脉冲信号P2是脉冲信号“P”的一部分。当选择第九信号S9时，脉冲发生器240可以输出第九信号S9的一部分作为第三脉冲信号P3，该第三脉冲信号P3是脉冲信号“P”的一部分。
如参考图8和图9所述，偏斜校准逻辑器件260可以顺序地选择第一脉冲信号P1、第二脉冲信号P2和/或第三脉冲信号P3，并且可以在给定时间期间或在第四代码CD4被接收多达给定次数之前维持选择信号SEL。偏斜校准逻辑器件260可以将最后一个第四代码CD4或与最长时间长度相对应的第四代码CD4识别为与第二单位间隔UI2相对应。
图10示出了沿顺时针方向设置第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的示例。参照图8、图9和图10，第一脉冲信号P1可以具有对应于第一单位间隔UI1的第六长度，第二脉冲信号P2可以具有对应于第二单位间隔UI2的第五长度，和/或第三脉冲信号P3可以具有对应于第三单位间隔UI3的第四长度。
在如图10所示的沿顺时针方向设置第四长度、第五长度和/或第六长度的示例实施例中，顺时针方向是从最长的第六长度经过中间的第五长度朝向最短的第四长度的方向。如图8所示，当一条信号线(例如，第三信号线SL3)的信号相对于其余信号线(例如，第一信号线SL1和第二信号线SL2)的信号提前时，顺时针方向可以表现为长度减小的方向。
图11示出了偏斜校准逻辑器件260执行偏斜校准操作的方法的示例。参照图1和图11，在操作S210中，偏斜校准逻辑器件260可以检测第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的长度。
在操作S220中，偏斜校准逻辑器件260可以计算第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的长度之差的平均值。例如，偏斜校准逻辑器件260可以从第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的长度中检测中间长度、大于中间长度的较长长度和小于中间长度的较短长度。
偏斜校准逻辑器件260可以计算中间长度与较长长度之间的第一差以及中间长度与较短长度之间的第二差。偏斜校准逻辑器件260可以进一步计算第三差，该第三差是第一差和第二差的平均值。
在操作S230中，偏斜校准逻辑器件260可以沿顺时针方向检测第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的长度的变化方向。例如，如参考图7所描述的，在变化方向是顺时针方向的示例实施例中(其中第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的长度从最短变化到最长)，可以确定存在第一类型的偏斜。
又例如，如参考图10所描述的，在变化方向是顺时针方向的示例实施例中(其中第一单位间隔UI1、第二单位间隔UI2和/或第三单位间隔UI3的长度从最长变化到最短)，可以确定存在第二类型的偏斜。
当在操作S240中确定存在第一类型的偏斜时，执行操作S250。当在操作S240中确定存在第二类型的偏斜时，执行操作S260。
当存在第一类型的偏斜时，如图5所示，可以通过延迟第三信号S3来校准偏斜。第三信号S3不用于生成与中间长度相对应的第二单位间隔UI2。即，当存在第一类型的偏斜时，在操作S250中，第一信号S1、第二信号S2和/或第三信号S3中的不用于计算中间长度的单位间隔的信号可以被选择作为偏斜校准的目标。
当存在第二类型的偏斜时，如图8所示，可以通过延迟第二信号S2和/或第三信号S3来校准偏斜。第二信号S2和/或第三信号S3用于生成与中间长度相对应的第二单位间隔UI2。即，当存在第二类型的偏斜时，在操作S260中，第一信号S1、第二信号S2和/或第三信号S3中的用于计算中间长度的单位间隔的信号可以被选择作为偏斜校准的目标。
在操作S270中，偏斜校准逻辑器件260可以通过将所选择的信号延迟多达与平均值相对应的第三差来执行偏斜校准操作。
在图5和图8中示意性地示出了第一类型的偏斜和第二类型的偏斜的示例。第一信号线SL1、第二信号线SL2和/或第三信号线SL3的信号切换的定时可以不同。通过重复偏斜校准操作，本发明构思的偏斜校准逻辑器件260可以使得可以通过三个或更少的偏斜校准操作来校准任何类型的偏斜。
在示例实施例中，第二电子设备200可以在以下方面与第一电子设备100执行偏斜校准：初始化、复位、通信错误的发生、规则间隔、诸如温度或湿度等周围环境的变化、或者用户或外部设备的指令。
图12示出了根据本发明构思的示例实施例的单位间隔检测器250。参照图1和图12，单位间隔检测器250可以包括第一延迟单元DC1至第四延迟单元DC4、第一判定块DB1至第四判定块DB4和/或编码器ENC。
第一延迟单元DC1至第四延迟单元DC4中的每一个可以包括两个或更多个延迟元件“D”。在示例实施例中，假设第一延迟单元DC1至第四延迟单元DC4中的每一个可以包括三个延迟元件“D”，但是延迟元件“D”的数量不受限制。
第一判定块DB1至第四判定块DB4可以与脉冲信号“P”的下降沿同步地从第一延迟单元DC1至第四延迟单元DC4中检测存在脉冲信号“P”的上升沿的延迟单元。第一延迟单元DC1至第四延迟单元DC4中与存在上升沿的延迟单元连接的判定块可以输出例如值“1”。第一延迟单元DC1至第四延迟单元DC4中与不存在上升沿的延迟单元连接的判定块可以输出例如值“0”。
当脉冲信号“P”的高电平被输入到第一延迟单元DC1时，高电平的间隔的头部，即，上升沿，可以通过第一延迟单元DC1至第四延迟单元DC4的延迟元件“D”。当出现脉冲信号“P”的高电平的间隔的尾部(即，脉冲信号“P”的下降沿)时，第一延迟单元DC1至第四延迟单元DC4中的直到包括脉冲信号“P”的上升沿的延迟单元的延迟单元的延迟量可以对应于脉冲信号“P”的高电平的间隔的时间长度。
编码器ENC可以根据从第一判定块DB1至第四判定块DB4接收的值“0”和“1”，生成作为二进制数的第四代码CD4。在图12中示出了延迟单元的数量是“4”且判定块的数量是“4”的示例，但是本发明构思不限于此。例如，延迟单元的数量和判定块的数量可以被不同地修改或改变。
图13示出了根据本发明构思的示例实施例的时钟恢复电路400。图13的时钟恢复电路400可以包括在图1的时钟恢复电路270中。参照图1和图13，时钟恢复电路400可以包括：能够基于在第四信号至第六信号S4、S5和S6处发生的转变来生成时钟信号CLK的逻辑电路。例如，逻辑电路可以包括第一触发器至第六触发器411、412、421、422、431和432以及第一逻辑门至第四逻辑门440、450、460和470。
第一触发器411和第二触发器412可以响应于第四信号S4的转变而输出逻辑高VH的逻辑值(例如，逻辑“1”的值)。第一逻辑门440可以组合第一触发器411和第二触发器412的输出。因此，当第四信号S4转变时，第一逻辑门440可以输出逻辑“1”的值。
第三触发器421和第四触发器422可以响应于第五信号S5的转变而输出逻辑高VH的逻辑值(例如，逻辑“1”的值)。第二逻辑门450可以组合第三触发器421和第四触发器422的输出。因此，当第五信号S5转变时，第二逻辑门450可以输出逻辑“1”的值。
第五触发器431和第六触发器432可以响应于第六信号S6的转变而输出逻辑高VH的逻辑值(例如，逻辑“1”的值)。第三逻辑门460可以组合第五触发器431和第六触发器432的输出。因此，当第六信号S6转变时，第三逻辑门460可以输出逻辑“1”的值。
第四逻辑门470可以组合第一逻辑门440、第二逻辑门450和/或第三逻辑门460的输出。因此，第四逻辑门470可以响应于在第四信号S4、第五信号S5和第六信号S6处发生的转变而输出逻辑“1”的值。然而，第四逻辑门470可以响应于第四信号S4、第五信号S5和第六信号S6的第一转变而输出逻辑“1”的值，并且可以不受第一转变之后的转变的影响。
第四逻辑门470可以输出由第一触发器至第六触发器411、412、421、422、431和432以及第一逻辑门至第四逻辑门440、450、460和470生成的时钟信号CLK。例如，从第四逻辑门470输出的时钟信号CLK的逻辑“1”的值可以提供时钟信号CLK的第一沿(例如，上升沿)。
延迟电路480可以接收从第四逻辑门470输出的时钟信号CLK。延迟电路480可以延迟接收到的信号以输出复位信号RST。延迟电路480可以接收时钟信号CLK，并且可以包括顺序连接的延迟元件“D”。
第一触发器至第六触发器411、412、421、422、431和432可以响应于复位信号RST而被复位。当第一触发器至第六触发器411、412、421、422、431和432被复位时，第一逻辑门至第四逻辑门440、450、460和470可以输出逻辑“0”的值。从逻辑门470输出的时钟信号CLK的逻辑“0”的值可以提供时钟信号CLK的第二沿(例如，下降沿)。因此，时钟信号CLK可以响应于复位信号RST而具有第二沿。
可以基于第五代码CD5来调整延迟电路480的延迟元件“D”的延迟量。延迟电路480可以通过将时钟信号CLK延迟多达延迟元件“D”的总延迟量来输出复位信号RST，该延迟元件“D”的数量等于由第五代码CD5指示的延迟单元的数量。
延迟电路480的总延迟量可以属于从0.35UI到0.6UI的范围。即，时钟信号CLK可以在一个单位间隔UI开始时转变为高电平，并且可以在属于从0.35UI到0.6UI的范围的时间之后转变为低电平。
例如，图12的延迟元件“D”的延迟量可以等于延迟电路480的延迟元件“D”的延迟量。在图12的延迟单元包括三个延迟元件“D”的示例实施例中，延迟电路480的延迟元件“D”的延迟量与延迟单元的延迟量之比可以是1∶3。
在将由单位间隔检测器250检测到的指示延迟单元的单位的1UI信息的第五代码CD5施加到延迟元件“D”的单位的延迟电路480的示例实施例中，延迟电路480的延迟量可以是0.33UI。考虑到相关联的电路的附加延迟，延迟电路480的延迟量可以超过0.33UI，并且可以属于上述从0.35UI到0.6UI的范围。
图14示出了根据本发明构思的示例实施例的数据恢复电路500。图14的数据恢复电路500可以包括在图1的数据恢复电路280中。参照图1和图14，数据恢复电路500可以包括第一延迟电路510、第二延迟电路520和/或第三延迟电路530和/或第一触发器540、第二触发器550和/或第三触发器560。
数据恢复电路500可以分别通过第一延迟电路510、第二延迟电路520和/或第三延迟电路530来延迟第四信号S4、第五信号S5和第六信号S6。第一延迟电路510、第二延迟电路520和/或第三延迟电路530中的每一个可以包括延迟元件“D”。第一延迟电路510、第二延迟电路520和/或第三延迟电路530可以分别基于第五代码CD5来延迟第四信号S4、第五信号S5和/或第六信号S6。
第一延迟电路510、第二延迟电路520和/或第三延迟电路530可以分别将第四信号S4、第五信号S5和/或第六信号S6延迟多达延迟元件“D”的延迟量，该延迟元件“D”的数量等于或类似于由第五代码CD5指示的延迟单元的数量。因此，第一延迟电路510、第二延迟电路520和/或第三延迟电路530中的每一个可以属于从0.35UI到0.6UI的范围。
数据恢复电路500可以包括能够生成接收信号RS1、RS2和RS3的逻辑电路。例如，该逻辑电路可以包括第一触发器540、第二触发器550和/或第三触发器560。第一触发器540、第二触发器550和/或第三触发器560可以分别接收延迟的第四信号S4、第五信号S5和/或第六信号S6。第一触发器540、第二触发器550和/或第三触发器560中的每一个可以从时钟恢复电路400接收时钟信号CLK。
第一触发器540、第二触发器550和/或第三触发器560中的每一个可以响应于时钟信号CLK(例如，响应于时钟信号CLK的第一沿)而操作。例如，第一触发器540、第二触发器550和/或第三触发器560可以响应于时钟信号CLK而分别锁存延迟的第四信号S4、第五信号S5和/或第六信号S6。作为锁存操作的结果，第一触发器540、第二触发器550和/或第三触发器560可以分别输出第一接收信号RS1、第二接收信号RS2和/或第三接收信号RS3。
如参考图13所述，时钟信号CLK的上升沿与单位间隔UI的开始时间点对齐。在数据恢复电路500中，第四信号S4、第五信号S5和/或第六信号S6中的每一个可以被延迟多达属于从0.35UI到0.6UI的范围的延迟量。
例如，如参考图13所描述的，可以通过使用指示延迟单元的单位的1UI的第五代码CD5调整延迟元件“D”的单位的延迟量，来确保等于0.33UI的延迟量。由于相关联的电路的附加延迟，因此第一延迟电路510、第二延迟电路520和/或第三延迟电路530的延迟量中的每一个都可以属于从0.35UI到0.6UI的范围。
因此，时钟信号CLK的沿可以在稳定的间隔内对齐，而不是在延迟的第四信号S4、第五信号S5和/或第六信号S6的变化间隔内对齐，并且第一接收信号RS1、第二接收信号RS2和/或第三接收信号RS3可以被成功锁存。
图15示出了根据本发明构思的示例实施例的电子设备1000。电子设备1000可以用能够使用或支持由MIPI联盟提出的接口协议的数据处理设备来实现。例如，电子设备1000可以是诸如便携式通信终端、个人数字助理(PDA)、便携式媒体播放器(PMP)、智能电话、平板电脑和可穿戴设备的电子设备之一。
电子设备1000可以包括应用处理器1100、显示器1220和图像传感器1230。应用处理器1100可以包括DigRF主设备(master)1110、显示器串行接口(DSI)主机1120、相机串行接口(CSI)主机1130、物理层1140和/或通用闪速存储主机-控制器接口(UFS HCI)1150。
DSI主机1120可以根据DSI与显示器1220的DSI设备1225进行通信。例如，可以在DSI主机1120中实现串行器SER，并且可以在DSI设备1225中实现解串器DES。例如，DSI可以使用在C-PHY规范中定义的物理层，并且DSI主机1120可以通过三条或更多条通信线与DSI设备1225通信。
CSI主机1130可以根据CSI与图像传感器1230的CSI设备1235进行通信。例如，可以在CSI主机1130中实现解串器DES，并且可以在CSI设备1235中实现串行器SER。例如，CSI可以使用在C-PHY规范中定义的物理层，并且CSI主机1130可以通过三条或更多条通信线与CSI设备1235通信。
电子设备1000还可以包括与应用处理器1100进行通信的射频(RF)芯片1240。RF芯片1240可以包括物理层1242、DigRF从设备1244和/或天线1246。例如，RF芯片1240的物理层1242和应用处理器1100的物理层1140可以根据由MIPI联盟提出的DigRF接口彼此交换数据。
电子设备1000还可以包括工作存储器1250和嵌入式/卡式存储设备1255。工作存储器1250可以临时存储已被或将被应用处理器1100处理的数据。工作存储器1250可以包括易失性存储器(例如静态随机存取存储器(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM))和/或非易失性存储器(例如闪存、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)、或铁电RAM(FRAM))。
嵌入式/卡式存储设备1255可以存储从应用处理器1100提供的数据，或可以将存储的数据提供给应用处理器1100。嵌入式/卡式存储设备1255可以包括非易失性存储器，该非易失性存储器存储数据而不管是否对其供电。
例如，嵌入式/卡式存储设备1255可以根据UFS通信协议与应用处理器1100通信。在该示例中，应用处理器1100可以通过UFS HCI1150来处理与嵌入式/卡式存储设备1255的通信。
电子设备1000可以通过诸如全球微波接入互操作性(WiMAX)1260、无线局域网(WLAN)1262和超宽带(UWB)1264等的通信模块与外部设备/系统进行通信。电子设备1000还可以包括用于处理语音信息的扬声器1270和麦克风1275。电子设备1000还可以包括用于处理位置信息的全球定位系统(GPS)设备1280。电子设备1000还可以包括用于管理与外围设备的连接的桥接芯片1290。
在以上示例实施例中，通过使用术语“第一”、“第二”、“第三”等来描述根据本发明构思的组件。然而，术语“第一”、“第二”、“第三”等可以用于将组件彼此区分开，并且不限制本发明构思。例如，术语“第一”、“第二”、“第三”等不涉及顺序或任何形式的数字含义。
在以上示例实施例中，通过使用框来描述根据本发明构思的示例实施例的组件。该框可以用各种硬件设备实现为处理电路，各种硬件设备例如是集成电路、专用IC(ASCI)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)、在硬件设备中驱动的固件、诸如应用之类的软件、或者硬件设备和软件的组合。此外，该框可以包括用集成电路中的半导体元件实现的电路、或注册为知识产权(IP)的电路。
根据本发明构思，检测接收的信号的转变定时之间的间隔的时间长度，并且通过调整接收的信号的延迟量来减小间隔的时间长度之差。因此，提供了一种能够检测和校准偏斜的电子设备以及该电子设备的操作方法。
尽管已参考本发明构思的示例实施例描述了本发明构思，但是对于本领域普通技术人员显而易见的是，在不脱离所附权利要求中所阐述的本发明构思的精神和范围的情况下，可以对本发明构思进行各种改变和修改。

Claims (20)

1.一种电子设备，包括：
处理电路，被配置为：
接收第一信号线的信号和第二信号线的信号，并输出所述第一信号线的信号与所述第二信号线的信号之差作为第一信号；
接收所述第二信号线的信号和第三信号线的信号，并输出所述第二信号线的信号与所述第三信号线的信号之差作为第二信号；
接收所述第三信号线的信号和所述第一信号线的信号，并输出所述第三信号线的信号与所述第一信号线的信号之差作为第三信号；
响应于第一代码而调整第一延迟量，并通过将所述第一信号延迟多达所述第一延迟量来输出第四信号；
响应于第二代码而调整第二延迟量，并通过将所述第二信号延迟多达所述第二延迟量来输出第五信号；
响应于第三代码而调整第三延迟量，并通过将所述第三信号延迟多达所述第三延迟量来输出第六信号；
基于所述第四信号、所述第五信号和所述第六信号来生成脉冲信号；
检测所述脉冲信号的具有高电平的间隔的长度，并分别输出指示所述间隔的长度的第四代码；以及
基于所述第四代码来调整所述第一代码、所述第二代码和所述第三代码中的至少一个代码。
2.根据权利要求1所述的电子设备，其中，所述处理电路还被配置为：
通过对所述第四信号和所述第五信号进行异或非运算来生成第七信号；
通过对所述第五信号和所述第六信号进行异或非运算来生成第八信号；以及
通过对所述第六信号和所述第四信号进行异或非运算来生成第九信号。
3.根据权利要求2所述的电子设备，其中，所述处理电路还被配置为顺序地输出所述第七信号、所述第八信号和所述第九信号。
4.根据权利要求3所述的电子设备，其中，所述处理电路还被配置为使得当所述第七信号、所述第八信号和所述第九信号中的一个信号被输出时，具有所述高电平的间隔被输出至少两次。
5.根据权利要求3所述的电子设备，其中，所述处理电路还被配置为：在属于6至12个单位间隔的范围的时间期间输出所述第七信号、所述第八信号和所述第九信号中的一个信号。
6.根据权利要求1所述的电子设备，其中，所述处理电路还被配置为：输出当所述第四信号和所述第五信号处于低电平时具有所述高电平的第一脉冲信号、当所述第五信号和所述第六信号处于所述低电平时具有所述高电平的第二脉冲信号、以及当所述第六信号和所述第四信号处于所述低电平时具有所述高电平的第三脉冲信号作为所述脉冲信号。
7.根据权利要求6所述的电子设备，其中，所述处理电路还被配置为：通过所述第四代码接收所述第一脉冲信号的具有高电平的间隔的第一长度、所述第二脉冲信号的具有高电平的间隔的第二长度和所述第三脉冲信号的具有高电平的间隔的第三长度。
8.根据权利要求7所述的电子设备，其中，所述处理电路还被配置为：
检测所述第一长度、所述第二长度和所述第三长度中的中间长度和小于所述中间长度的较短长度之间的第一差和所述第一长度、所述第二长度和所述第三长度中的所述中间长度和大于所述中间长度的较长长度之间的第二差；以及
计算第三差，所述第三差是所述第一差和所述第二差的平均值。
9.根据权利要求8所述的电子设备，其中，就所述第一长度、所述第二长度和所述第三长度的顺时针方向而言，当所述顺时针方向是从所述较短长度经过所述中间长度朝向所述较长长度的方向时，所述处理电路被配置为调整所述第一代码、所述第二代码和所述第三代码中的对应代码，以将所述第一信号、所述第二信号和所述第三信号中的与所述中间长度不相关联的信号延迟多达所述第三差。
10.根据权利要求8所述的电子设备，其中，就所述第一长度、所述第二长度和所述第三长度的顺时针方向而言，当所述顺时针方向是从所述较长长度经过所述中间长度朝向所述较短长度的方向时，所述处理电路被配置为调整所述第一代码、所述第二代码和所述第三代码中的对应代码，以将所述第一信号、所述第二信号和所述第三信号中的与所述中间长度相关联的信号延迟多达所述第三差。
11.根据权利要求8所述的电子设备，其中，所述处理电路还被配置为基于所述第三差来调整所述第一代码、所述第二代码和所述第三代码中的所述至少一个代码，并且
其中，在所述第一差、所述第二差和所述第三差中的至少一个变得小于阈值之前，所述处理电路还被配置为重复检测所述第一差、所述第二差和所述第三差并且调整所述第一代码、所述第二代码和所述第三代码中的所述至少一个代码。
12.根据权利要求1所述的电子设备，其中，所述处理电路还被配置为：
接收所述第四信号、所述第五信号和所述第六信号，接收第五代码，并且通过使用所述第五代码来从所述第四信号、所述第五信号和所述第六信号中恢复时钟信号，
其中，在调整所述第一代码、所述第二代码和所述第三代码中的所述至少一个代码之后，所述处理电路还被配置为接收指示所述间隔的长度的所述第五代码并提供所述第五代码。
13.根据权利要求1所述的电子设备，其中，所述处理电路还被配置为接收所述第四信号、所述第五信号和所述第六信号，接收第五代码，并且通过使用所述第五代码来从所述第四信号、所述第五信号和所述第六信号中恢复时钟信号，
其中，在调整所述第一代码、所述第二代码和所述第三代码中的所述至少一个代码之后，所述处理电路还被配置为允许输出指示所述间隔的长度的所述第五代码。
14.根据权利要求1所述的电子设备，其中，所述处理电路还被配置为从所述第四信号、所述第五信号和所述第六信号中恢复时钟信号；并且
接收所述第四信号、所述第五信号和所述第六信号，接收第五代码，接收所述时钟信号，并且通过使用所述第五代码和所述时钟信号来从所述第四信号、所述第五信号和所述第六信号中恢复第一接收信号、第二接收信号和第三接收信号，
其中，在调整所述第一代码、所述第二代码和所述第三代码中的所述至少一个代码之后，所述处理电路还被配置为接收指示所述间隔的长度的所述第五代码并提供所述第五代码。
15.根据权利要求1所述的电子设备，其中，所述处理电路还被配置为从所述第四信号、所述第五信号和所述第六信号中恢复时钟信号；并且
接收所述第四信号、所述第五信号和所述第六信号，接收第五代码，接收所述时钟信号，并且通过使用所述第五代码和所述时钟信号来从所述第四信号、所述第五信号和所述第六信号中恢复第一接收信号、第二接收信号和第三接收信号，
其中，在调整所述第一代码、所述第二代码和所述第三代码中的所述至少一个代码之后，所述处理电路还被配置为允许输出指示所述间隔的长度的所述第五代码。
16.一种电子设备，包括：
处理电路，被配置为：
输出第一信号、第二信号和第三信号；
在所述第一信号、所述第二信号和所述第三信号在前导码间隔期间交替转变的同时检测所述第一信号、所述第二信号和所述第三信号的转变定时之间的间隔的时间长度之差，并且通过延迟所述第一信号、所述第二信号和所述第三信号中的至少一个使得所述时间长度之差减小来生成第四信号、第五信号和第六信号；以及
通过使用所述第四信号、所述第五信号和所述第六信号来恢复时钟信号以及第一接收信号、第二接收信号和第三接收信号。
17.根据权利要求16所述的电子设备，其中，所述处理电路还被配置为：
对所述第一信号、所述第二信号和所述第三信号中的两个信号进行异或非运算，以生成脉冲信号；以及
通过检测所述脉冲信号的宽度来检测所述时间长度之差中的相应一个。
18.根据权利要求16所述的电子设备，其中，所述处理电路还被配置为沿着所述时间长度之差变化的方向，从所述第一信号、所述第二信号和所述第三信号中选择要被延迟的所述至少一个信号。
19.一种电子设备的操作方法，包括：
接收在前导码间隔中交替转变的第一信号、第二信号和第三信号；
检测所述第一信号、所述第二信号和所述第三信号的转变定时中的在时间上最接近的两个转变定时之间的单位间隔；
通过使用所述单位间隔延迟所述第一信号、所述第二信号和所述第三信号中的至少一个来执行偏斜校准；
在所述偏斜校准完成之后，从所述第一信号、所述第二信号和所述第三信号中恢复时钟信号；以及
通过使用所述时钟信号来从所述第一信号、所述第二信号和所述第三信号中恢复数据。
20.根据权利要求19所述的操作方法，其中，执行所述偏斜校准包括：
延迟所述第一信号、所述第二信号和所述第三信号中的至少一个，使得所述单位间隔之差减小。
CN202011121552.XA 2020-01-06 2020-10-19 电子设备和电子设备的操作方法 Active CN113078886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0001624 2020-01-06
KR1020200001624A KR20210088807A (ko) 2020-01-06 2020-01-06 전자 장치 및 전자 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN113078886A CN113078886A (zh) 2021-07-06
CN113078886B true CN113078886B (zh) 2024-05-31

Family

ID=76609109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011121552.XA Active CN113078886B (zh) 2020-01-06 2020-10-19 电子设备和电子设备的操作方法

Country Status (3)

Country Link
US (1) US11070350B1 (zh)
KR (1) KR20210088807A (zh)
CN (1) CN113078886B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114666029B (zh) * 2022-03-24 2024-05-31 维沃移动通信有限公司 校准控制方法、装置及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866413B2 (en) * 2015-01-28 2018-01-09 Mediatek Inc. Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
CN107925563A (zh) * 2015-09-01 2018-04-17 高通股份有限公司 用于3相接口的多相时钟数据恢复
CN107925402A (zh) * 2015-08-31 2018-04-17 泰拉丁公司 上升和下降信号沿的纠偏
US10128964B2 (en) * 2016-03-10 2018-11-13 Qualcomm Incorporated Multiphase preamble data sequences for receiver calibration and mode data signaling
CN108847904A (zh) * 2017-05-05 2018-11-20 联发科技股份有限公司 一种接收器及系统
CN109412585A (zh) * 2017-08-18 2019-03-01 三星电子株式会社 被配置为调整时钟信号之间的偏斜的电子电路
US10313068B1 (en) * 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
US10469214B1 (en) * 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130735B2 (en) 2013-07-22 2015-09-08 Qualcomm Incorporated Multi-phase clock generation method
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9742689B1 (en) 2013-12-27 2017-08-22 Inphi Corporation Channel negotiation for a high speed link
US9246666B2 (en) * 2014-03-27 2016-01-26 Intel Corporation Skew tolerant clock recovery architecture
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
JP6372202B2 (ja) 2014-07-07 2018-08-15 ソニー株式会社 受信装置、送信装置、および通信システム
US9473291B2 (en) 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
JP2017135506A (ja) 2016-01-26 2017-08-03 株式会社日立製作所 スキュー調整回路、半導体装置およびスキューキャリブレーション方法
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US10419246B2 (en) 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
US9735950B1 (en) * 2016-10-18 2017-08-15 Omnivision Technologies, Inc. Burst mode clock data recovery circuit for MIPI C-PHY receivers
KR20180061560A (ko) * 2016-11-29 2018-06-08 삼성전자주식회사 통신 환경에 의존하여 지연을 조절하는 전자 회로
US10437744B2 (en) 2017-12-18 2019-10-08 Intel Corporation Reconfigurable camera serial interface
US10243614B1 (en) 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
JP7058146B2 (ja) 2018-03-02 2022-04-21 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
US10630295B2 (en) * 2018-04-23 2020-04-21 Synaptics Incorporated Device and method for detecting signal state transition
US11012059B2 (en) * 2019-05-08 2021-05-18 Sony Corporation Clock recovery based on digital signals

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866413B2 (en) * 2015-01-28 2018-01-09 Mediatek Inc. Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
CN107925402A (zh) * 2015-08-31 2018-04-17 泰拉丁公司 上升和下降信号沿的纠偏
CN107925563A (zh) * 2015-09-01 2018-04-17 高通股份有限公司 用于3相接口的多相时钟数据恢复
US10128964B2 (en) * 2016-03-10 2018-11-13 Qualcomm Incorporated Multiphase preamble data sequences for receiver calibration and mode data signaling
CN108847904A (zh) * 2017-05-05 2018-11-20 联发科技股份有限公司 一种接收器及系统
CN109412585A (zh) * 2017-08-18 2019-03-01 三星电子株式会社 被配置为调整时钟信号之间的偏斜的电子电路
US10313068B1 (en) * 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
US10469214B1 (en) * 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same

Also Published As

Publication number Publication date
US11070350B1 (en) 2021-07-20
KR20210088807A (ko) 2021-07-15
US20210211266A1 (en) 2021-07-08
CN113078886A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
CN107919153B (zh) 存储装置及其执行的时钟同步方法
US10284360B2 (en) Electronic circuit adjusting delay depending on communication condition
KR20180048952A (ko) 3-페이즈 인터페이스에 대한 멀티페이즈 클록 데이터 복구
US10868541B1 (en) Code generator including asynchronous counter and synchronous counter, and operating method thereof
US9866413B2 (en) Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
KR20220087445A (ko) 고속 차세대 c-phy 를 위한 소형 루프 지연 클록 및 데이터 복구 블록
CN113078886B (zh) 电子设备和电子设备的操作方法
US20030041292A1 (en) Data recovery circuit for minimizing power consumption by non-integer times oversampling
US8504865B2 (en) Dynamic phase alignment
US11018658B1 (en) Electronic device and operating method of electronic device
EP1987644B1 (en) Data communication method, data transmission and reception device and system
CN113098554B (zh) 基于外部信号检测功率模式的改变的电子装置
KR20200141173A (ko) 리드 클럭 생성 회로 및 이를 포함하는 데이터 처리 회로
US9798694B2 (en) Interface circuit for high speed communication, and semiconductor apparatus and system including the same
US20060222131A1 (en) Method for sampling reverse data and a reverse data sampling circuit for performing the same
CN108631808B (zh) 用于数字信号传输的装置和方法
CN109155798B (zh) 一种异步fifo电路及时延确定方法
US20230269064A1 (en) Data embedded clock signaling transceiver and system comprising the same
CN103248343A (zh) 用于校正时钟占空比的边沿选择技术
JP6738028B2 (ja) 受信回路及び半導体集積回路
CN116633370A (zh) 数据发送器、数据接收器以及数据发送和接收系统
KR20230124460A (ko) 데이터 내장형 클럭 송수신기 및 이를 포함하는 시스템
KR20230162239A (ko) 반도체 장치 및 이의 동작 방법
US9600427B2 (en) Receiver circuit and semiconductor integrated circuit
JP4917341B2 (ja) インターフェース回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant