TW201843943A - 一種接收器及相關的系統 - Google Patents
一種接收器及相關的系統 Download PDFInfo
- Publication number
- TW201843943A TW201843943A TW107115028A TW107115028A TW201843943A TW 201843943 A TW201843943 A TW 201843943A TW 107115028 A TW107115028 A TW 107115028A TW 107115028 A TW107115028 A TW 107115028A TW 201843943 A TW201843943 A TW 201843943A
- Authority
- TW
- Taiwan
- Prior art keywords
- signals
- receiver
- sideband
- skew
- circuits
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
本發明提供了一種接收器及相關的系統,其中,該接收器包括多個接收電路和偏斜檢測及對準電路。該多個接收電路用於接收來自多個信道的多個輸入信號,其中,該多個接收電路中的每個接收電路接收該多個輸入信號中的至少一個,以產生輸出信號。偏斜檢測及對準電路用於根據該多個輸入信號或該多個輸出信號確定偏斜信息,其中,該偏斜信息用於控制對應於該多個輸入信號或該多個輸出信號的延遲量。本發明可以校準信道偏斜。
Description
本發明涉及一種接收器,更特別地,涉及一種能夠校準信道偏斜的接收器及相關的系統。
C-PHY是用於高速、高效率通信的物理層協議(Physical Layer,PHY)的標準,主要適用於行動應用。在C-PHY規範中,每個鏈路(link)包括三個發送電路(transmitting circuit)和三個接收電路(receiving circuit),以及,每個接收電路接收來自多個發送信號中的兩個發送信號以產生輸出信號。由於該多個發送信號可能會存在相位偏移,以及,發送電路和接收電路之間的多個路徑可能具有不同的長度,因此,導致接收電路接收到的多個信號具有不同的延遲量。這種現象被稱為偏斜(skew),這會影響後續信號的處理。
本發明的目的之一在於提供一種接收器及相關的系統,以解決上述問題。
根據本發明的一實施例,提供了一種接收器,包括多個接收電路,以及,偏斜檢測及對準電路。多個接收電路用於接收來自多個信道的多個輸入信號,其中,該多個接收電路中的每個接收電路接收該多個輸入信號中的至少一個輸入信號,以產生輸出信號。偏斜檢測及對準電路耦接於該多個接收電路,用於根據該多個輸入信號或該多個輸出信號確定偏斜信息,其中,該偏斜信息用於控制與該多個輸入信號或該多個輸出信號相對應的延遲量。
根據本發明的另一實施例,提供了一種相關的系統,包括發送器、多個信道以及接收器,其中,該發送器包括:多個可調延遲電路,用於延遲多個發送信號以產生多個延遲發送信號;該多個信道耦接在該發送器和該接收器之間;以及,該接收器,包括:多個接收電路,用於接收來自該多個信道的該多個延遲發送信號,其中,該多個接收電路中的每個接收電路接收該多個延遲發送信號中的至少一個延遲發送信號以產生輸出信號;偏斜檢測及對準電路,耦接於該多個接收電路,用於根據該多個延遲發送信號或該多個輸出信號確定偏斜信息;以及邊帶控制器,耦接於該偏斜檢測及對準電路,用於將該偏斜信息發送至該發送器,以用於控制該多個可調延遲電路的延遲量。
上述技術方案根據信號的偏斜信息控制該信號相對應的延遲量,從而減少接收器的多個輸出信號之間的相位差,能夠校準信道偏斜。
所屬技術領域中具有通常知識者在閱讀附圖所示優選實施例的下述詳細描述之後,可以毫無疑義地理解本發明的這些目的及其它目的。在下面的詳細描述中,為了說明的目的,闡述了許多具體細節,以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而,顯而易見的是,可以在沒有這些具體細節的情況下實施一個或複數個實施例,不同的實施例可根據需求相結合,而並不應當僅限於附圖所列舉的實施例。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵,並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解,製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式,而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語,故應解釋成“包含,但不限定於…”的意思。此外,術語“耦接”意指間接或直接的電氣連接。因此,若文中描述一個裝置耦接至另一裝置,則代表該裝置可直接電氣連接於該另一裝置,或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內,所屬技術領域中具有通常知識者能夠解決所要解決的技術問題,基本達到所要達到的技術效果。舉例而言,“大致等於”係指在不影響結果正確性時,所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
第1圖係根據本發明第一實施例示出的系統100的示意圖,該系統能夠校準偏斜,該偏斜包括發送器接收的多個發送信號(例如,S1、S2、S3)本身存在的偏斜和發送器至接收器中的接收電路之間的路徑(如信道130)上存在的偏斜,為便於說明,本文主要以信道偏斜進行描述,但實際上,本發明實施例還可以校準發送器接收到的多個發送信號之間的偏斜。如第1圖所示,系統100包括發送器(transmitter)、接收器(receiver)和耦接在該發送器和該接收器之間的多個信道(channels)130,其中,信道130可以由任意導線(conductive wires)或線路(lines)來實現。發送器包括三個發送電路110_1-110_3、邊帶控制器(side-band controller)114、配置寄存器(configuration registers)115、邊帶接收電路(side-band receiving circuit)116和邊帶驅動器(side-band driver)117,其中,發送電路110_1包括可調延遲電路(adjustable delay circuit)112_1和驅動器(driver)113_1,發送電路110_2包括可調延遲電路112_2和驅動器113_2,發送電路110_3包括可調延遲電路112_3和驅動器113_3。接收器包括三個接收電路120_1-120_3、偏斜檢測及對準電路(skew detection and alignment circuit)122、邊帶控制器124、邊帶驅動器126和邊帶接收電路128。在本實施例中,系統100以符合C-PHY標準為例進行示出,但本發明並不受限於此。應當說明的是,凡是存在偏斜的情形(耦接在發送器和接收器之間的多個信道通常給在信道上傳輸的信號施加了不同的延遲)均可以採用本發明提供的偏斜校準機制來改善信道偏斜問題,因此,本發明不受限於符合C-PHY標準的示例結構,特別地,附圖為便於理解與說明給出的示例實施方式,本發明並不受限於此。具體實現中,發送器中的發送電路和接收器中的接收電路的數量並不僅限於3個,以及,每個接收電路不應當受限於附圖中示出的接收兩個或一個輸入信號以產生輸出信號的示例,而應涵蓋或理解為接收至少一個輸入信號以產生輸出信號的變型實施方式。
在系統100的操作中,首先,發送電路110_1被佈置為接收發送信號S1,以根據發送信號S1產生延遲發送信號S1’,發送電路110_2被佈置為接收發送信號S2,以根據發送信號S2產生延遲發送信號S2’,發送電路110_3被佈置為接收發送信號S3,以根據發送信號S3產生延遲發送信號S3’。例如,在第1圖所示的實施例中,可調延遲電路112_1對發送信號S1進行延遲,以經由驅動器113_1產生延遲發送信號S1’,可調延遲電路112_2對發送信號S2進行延遲,以經由驅動器113_2產生延遲發送信號S2’,可調延遲電路112_3對發送信號S3進行延遲,以經由驅動器113_3產生延遲發送信號S3’。接著,接收電路120_1-120_3接收來自信道130的多個輸入信號,以及,接收電路120_1-120_3中的每個接收電路接收該多個輸入信號中的至少一個輸入信號,以產生輸出信號。例如,在第1圖所示的實施例中,該多個輸入信號表現為信號S1’-S3’經過信道130後的相應信號,因此,可以理解地,在後續描述的一些實施例中,雖然以信號S1’-S3’進行描述,但結合附圖可以理解,所描述的信號S1’-S3’是指信號S1’-S3’經由信道後的相應信號,例如,接收電路120_1-120_3(第1圖至第3圖、第6圖、第7圖)或可調延遲電路(如第4圖、第5圖、第8圖)接收到的來自信道130的多個輸入信號。在第1圖所示的實施例中,接收電路120_1接收信號S1’和S2’(即指信號S1’和S2’經由信道130後的相應信號),以產生輸出信號Vout1,接收電路120_2接收信號S1’和S3’(即指信號S1’和S3’經由信道130後的相應信號),以產生輸出信號Vout2,以及,接收電路120_3接收信號S2’和S3’(即指信號S2’和S3’經由信道130後的相應信號),以產生輸出信號Vout3。在本實施例中,接收電路120_1-120_3中的每一個可以由比較器來實現,該比較器用於對接收到的兩個信號進行比較,以產生輸出信號。然後,由於輸出信號Vout1-Vout3中的每一個可以表示接收電路120_1-120_3接收到的信號S1’-S3’中的兩兩信號之間的差異(difference),因此,偏斜檢測及對準電路122能夠確定出接收電路120_1-120_3接收到的信號S1’-S3’的偏斜信息,並將該偏斜信息發送給邊帶控制器124,以控制多個接收電路的多個輸入信號是對齊的(例如,使得多個接收電路接收到的多個輸入信號或所產生的多個輸出信號的相位是基本相同的),從而校準偏移。在本實施例中,偏斜檢測及對準電路122可以利用接收電路120_1-120_3接收到的信號S1’-S3’的相位(例如,這三個信號的相位可分別表示為最早相位(earliest phase)、最後相位(latest phase)或中間相位,例如,3°、6°、5°)來確定接收電路120_1-120_3接收到的信號S1’-S3’的偏斜信息。例如,如果信號S1’具有最早相位,則偏斜信息可以包括接收電路120_1-120_3接收到的信號S1’和S2’之間的相位差或延遲量(如該相位差對應的延遲時間),以及接收電路120_1-120_3接收到的信號S1’和S3’之間的相位差或延遲量(如該相位差對應的延遲時間)。在本發明的一優選實施例中,利用具有最後相位的信號來獲得其它信號相對於該具有最後相位(例如,6°)的信號的偏斜信息,以通過控制其它信號所對應路徑上的可調延遲電路的延遲時間來控制該可調延遲電路作用於相關信號的相位延遲量,從而校準多個接收電路所接收到的多個輸入信號或多個輸出信號的偏斜,減少接收電路的多個輸入信號中的兩兩信號或多個輸出信號中的兩兩信號之間的相位差。然後,通過邊帶驅動器126,邊帶控制器124將該偏斜信息發送至發送器,以及,發送器中的邊帶控制器114通過邊帶接收電路116接收該偏斜信息,並產生控制參數至配置寄存器115,以控制可調延遲電路112_1-112_3的延遲量。上述步驟被執行,以改善由發送器和接收器之間的路徑帶來的偏斜問題,從而減少接收電路120_1-120_3接收到的信號S1’-S3’之間的相位差(由發送信號S1-S3本身導致或信道230導致),使得接收電路120_1-120_3能夠提供相位基本相同的輸出信號Vout1-Vout3。
在一可選實施例中,發送器中的邊帶驅動器117和接收器中的邊帶接收電路128用於確認(confirm)邊帶控制器114是否成功接收到該偏斜信息。例如,邊帶控制器114在接收到該偏斜信息之後,將通過邊帶驅動器117和邊帶接收電路128發送信號給接收器中的邊帶控制器124,以告訴接收器:偏斜信息被成功接收。應注意的是,發送器中的邊帶驅動器117和接收器中的邊帶接收電路128是可選裝置,也就是說,邊帶驅動器117和邊帶接收電路128係可以從系統100中移除的,而不會影響正常操作。
在系統100中,發送電路110_1-110_3與接收電路120_1-120_3之間的通信可被視為主鏈路(main link),以及,邊帶控制器114與124之間的通信可被視為邊帶鏈路(side-band link)。在一些實施例中,邊帶鏈路可以使用專用的單條導線或多條導線進行通信,該邊帶鏈路可以是單向或雙向,或者,邊帶鏈路和主鏈路可以共享位於信道130內的一條或以上的導線。另外,系統100可以具有多於一個的主鏈路。具體地,本發明實施例不做任何限制。
第2圖係根據本發明第二實施例示出的系統200的示意圖。如第2圖所示,系統200包括發送器、接收器和耦接在發送器和接收器之間的多個信道230。發送器包括三個發送電路210_1-210_3。接收器包括三個接收電路220_1-220_3、多個可調延遲電路221_1-221_3,以及,偏斜檢測及對準電路222。在本實施例中,系統200符合C-PHY標準,但本發明並不限於此。
在系統200的操作中,發送電路210_1-210_3分別充當(serves as)驅動器,其中,發送電路210_1接收發送信號S1以產生信號S1’,發送電路210_2接收發送信號S2以產生信號S2’,發送電路210_3接收發送信號S3以產生信號S3’。接著,接收電路220_1接收信號S1’和S2’(即指信號S1’和S2’經由信道230後的相應信號),以產生輸出信號Vout1,接收電路220_2接收信號S1’和S3’(即指信號S1’和S3’經由信道230後的相應信號),以產生輸出信號Vout2,以及,接收電路220_3接收信號S2’和S3’(即指信號S1’和S3’經由信道230後的相應信號),以產生輸出信號Vout3。在本實施例中,接收電路220_1-220_3中的每一個可以由比較器來實現,該比較器用於比較接收到的兩個信號以產生輸出信號。然後,可調延遲電路221_1-221_3對輸出信號Vout1-Vout3進行延遲,以產生延遲輸出信號Vout1’-vout3’。另外,由於傳輸信號S1’-S3’的信道長度可能不同,接收電路220_1-220_3接收到的信號S1’-S3’會產生偏斜問題,以及,輸出信號Vout1-Vout3或延遲輸出信號Vout1’-Vout3’(即接收器的輸出信號)也會具有該偏斜問題。為了解決這個問題,偏斜檢測及對準電路222確定延遲輸出信號Vout1’-Vout3’的偏斜信息,並根據該偏斜信息控制可調延遲電路221_1-221_3的延遲量。在本實施例中,偏斜檢測及對準電路222可以使用具有最早相位、最後相位或中間相位的信號來確定延遲輸出信號Vout1’-Vout3’的偏斜信息。例如,如果延遲輸出信號Vout1’具有最早相位,則偏斜信息可以包括延遲輸出信號Vout1’和Vout2’之間的相位差或延遲量,以及延遲輸出信號Vout1’和Vout3’之間的相位差或延遲量。然後,可調節延遲電路221_1-221_3的延遲量能夠被控制,以減少延遲輸出信號Vout1’-Vout3’之間的相位差,進而改善由信道230和/或發送信號S1-S3本身引起的偏斜問題。
在系統200中,發送電路210_1-210_3與接收電路220_1-220_3之間的通信可以被認為是主鏈路,以及,系統200可以具有一個以上的主鏈路,其中,每個主鏈路具有以上提及的信道偏斜校準機制。
第3圖係根據本發明第三實施例示出的系統300的示意圖。如第3圖所示,系統300包括發送器、接收器和耦接在發送器和接收器之間的多個信道330。發送器包括三個發送電路310_1-310_3、邊帶控制器314、配置寄存器315、邊帶接收電路316和邊帶驅動器317,其中,發送電路310_1包括可調延遲電路312_1和驅動器313_1,發送電路310_2包括可調延遲電路312_2和驅動器313_2,以及,發送電路310_3包括可調延遲電路312_3和驅動器313_3。接收器包括三個接收電路320_1-320_3、可調延遲電路321_1-321_3、偏斜檢測及對準電路322、邊帶控制器324、邊帶驅動器326和邊帶接收電路328。在該實施例中,系統300符合C-PHY標準,但本發明並不受限於此。
在系統300的操作中,首先,發送電路310_1-310_3被佈置為分別接收發送信號S1-S3以產生延遲發送信號S1’-S3’。例如,在第3圖所示的實施例中,可調延遲電路312_1對發送信號S1進行延遲,以經由驅動器313_1產生延遲發送信號S1’,可調延遲電路312_2對信號S2進行延遲,以經由驅動器313_2產生延遲發送信號S2’,以及,可調延遲電路312_3對信號S3進行延遲,以經由驅動器313_3產生延遲發送信號S3’。接著,接收電路320_1接收信號S1’和S2’,以產生輸出信號Vout1,接收電路320_2接收信號S1’和S3’,以產生輸出信號Vout2,以及,接收電路320_3接收信號S2’和S3’,以產生輸出信號Vout3。在本實施例中,接收電路320_1-320_3中的每一個可以由比較器來實現,該比較器用於比較接收到的兩個信號以產生輸出信號。接著,可調延遲電路321_1-321_3對輸出信號Vout1-Vout3進行延遲,以產生延遲輸出信號Vout1’-vout3’。另外,由於傳輸信號S1’-S3’的信道長度可能不同,由接收電路320_1-320_3接收到的信號S1’-S3’會產生偏斜問題,以及,輸出信號Vout1-Vout3或延遲輸出信號Vout1’-Vout3’也會具有偏斜問題。為了解決這個問題,偏斜檢測及對準電路322確定延遲輸出信號Vout1’-vout3’的偏斜信息,並根據該偏斜信息控制可調延遲電路321_1-321_3的延遲量。在本實施例中,偏斜檢測及對準電路322可使用具有最早相位、最後相位或中間相位的信號來確定延遲輸出信號Vout1’-vout3’的偏斜信息。例如,如果延遲輸出信號Vout1’具有最早相位,則偏斜信息可以包括延遲輸出信號Vout1’和Vout2’之間的相位差或延遲量,以及延遲輸出信號Vout1’ 和Vout3’之間的相位差或延遲量。另外,偏斜檢測及對準電路322還將該偏斜信息發送至邊帶控制器324。然後,通過邊帶驅動器326,邊帶控制器324將該偏斜信息發送至發送器,以及,發送器中的頻帶控制器314通過邊帶接收電路316接收該偏斜信息,並產生控制參數給配置寄存器315,以控制可調延遲電路312_1-312_3的延遲量。上述步驟被執行,以改善發送器和接收器之間的路徑(例如,信道330)引起的偏斜問題,進而減少延遲輸出信號Vout1’-Vout3’之間的相位差,該相位差由接收電路320_1-320_3接收到的信號S1’-S3’帶來的。
在第3圖所示的實施例中,發送器和接收器都具有用於對信號進行延遲以改善偏斜問題的可調延遲電路,從而,偏斜校準變得更加靈活和精確。
另外,發送器中的邊帶驅動器317和接收器中的邊帶接收電路328用於確認邊帶控制器314是否成功接收到偏斜信息。例如,邊帶控制器314在接收到偏斜信息之後,將通過邊帶驅動器317和邊帶接收電路328發送信號給接收器中的邊帶控制器324,以告訴接收器:該偏斜信息被成功接收。值得注意的是,邊帶驅動器317和邊帶接收電路328是可選裝置,也就是說,發送器中的邊帶驅動器317和接收器中的邊帶接收電路328係可以從系統300中移除的,而不會影響正常的操作。
在系統300中,發送電路310_1-310_3與接收電路320_1-320_3之間的通信可以被認為是主鏈路,以及,邊帶控制器314和324之間的通信可以被認為是邊帶鏈路。在一些實施例中,邊帶鏈路可以使用專用的單條導線或多條導線進行通信,邊帶鏈路可以是單向或雙向,或者,邊帶鏈路和主鏈路可以共享一條或更多條的導線。另外,系統300可以具有一個以上的主鏈路。具體地,本發明實施例不做任何限制。
第4圖係根據本發明第四實施例示出的系統400的示意圖。如第4圖所示,系統400包括發送器、接收器和耦接在發送器和接收器之間的多個信道430。發送器包括三個發送電路410_1-410_3。接收器包括三個接收電路420_1至420_3、多個可調延遲電路421_1-421_3以及偏斜檢測及對準電路422。在本實施例中,系統400符合C-PHY標準,但本發明並不受限於此。
在系統400的操作中,發送電路410_1-410_3分別用作驅動器,以接收發送信號S1-S3並產生信號S1’-S3’。接著,可調延遲電路421_1-421_3分別對信號S1’-S3’(即信號S1’-S3’經由信道430後的相應信號)進行延遲,以產生延遲信號S1’’-S3”。接著,接收電路420_1接收延遲信號S1’’和S2”以產生輸出信號Vout1,接收電路420_2接收延遲信號S1’’和S3”以產生輸出信號Vout2,以及,接收電路420_3接收延遲信號S2’’和S3”以產生輸出信號Vout3。在本實施例中,接收電路420_1-420_3中的每一個可以由比較器來實現,該比較器用於比較接收到的兩個延遲信號以產生輸出信號。此外,偏斜檢測及對準電路422能夠確定延遲信號S1’’-S3”的偏斜信息(以產生該偏斜信息),並根據該偏斜信息控制可調延遲電路421_1-421_3的延遲量。在本實施例中,偏斜檢測及對準電路422可以使用具有最早相位、最後相位或中間相位的信號來確定延遲信號S1’’-S3”的偏斜信息。例如,如果延遲信號S1’’具有最早相位,則偏斜信息可以包括延遲信號S1”和S2’’之間的相位差或延遲量,以及延遲信號S1”和S3’’之間的相位差或延遲量。然後,可調延遲電路421_1-421_3的延遲量能夠被控制,以減少接收電路420_1-420_3接收到的延遲信號S1’’-S3”之間的相位差,從而改善偏斜問題。
在系統400中,發送電路410_1-410_3與接收電路420_1-420_3之間的通信可以被認為是主鏈路,以及,系統400可以具有一個以上的主鏈路,其中,每個主鏈路具有以上提及的信道偏斜校準機制。
第5圖係根據本發明第五實施例示出的系統500的示意圖。如第5圖所示,系統500包括發送器、接收器和耦接在發送器和接收器之間的多個信道530。發送器包括三個發送電路510_1-510_3、邊帶控制器514、配置寄存器515、邊帶接收電路516和邊帶驅動器517,其中,發送電路510_1包括可調延遲電路512_1和驅動器513_1,發送電路510_2包括可調延遲電路512_2和驅動器513_2,以及,發送電路510_3包括可調延遲電路512_3和驅動器513_3。接收器包括三個接收電路520_1-520_3、可調延遲電路521_1-521_3、偏斜檢測及對準電路522、邊帶控制器524、邊帶驅動器526和邊帶接收電路528。在該實施例中,系統500符合C-PHY標準,但本發明並不受限於此。
在系統500的操作中,首先,發送電路510_1-510_3被佈置為分別接收發送信號S1-S3以產生信號S1’-S3’。例如,在第5圖所示的實施例中,可調延遲電路512_1對信號S1進行延遲,以經由驅動器513_1產生延遲發送信號S1’,可調延遲電路512_2對信號S2進行延遲,以經由驅動器513_2產生延遲發送信號S2’,可調延遲電路512_3對信號S3進行延遲,以經由驅動器513_3產生延遲發送信號S3’。接著,可調延遲電路521_1-521_3分別延遲信號S1’-S3’以產生延遲信號S1’’-S3”。接著,接收電路520_1接收延遲信號S1’’和S2”以產生輸出信號Vout1,接收電路520_2接收延遲信號S1’’和S3”以產生輸出信號Vout2,以及,接收電路520_3接收延遲信號S2’’和S3”以產生輸出信號Vout3。在本實施例中,接收電路520_1-520_3中的每一個可以由比較器來實現,該比較器用於比較接收到的兩個延遲信號以產生輸出信號。另外,偏斜檢測及對準電路522能夠確定延遲信號S1’’-S3”的偏斜信息以產生該偏斜信息,並且根據該偏斜信息來控制可調延遲電路521_1-521_3的延遲量。在本實施例中,偏斜檢測及對準電路522可使用具有最早相位、最後相位或中間相位的信號來確定延遲信號S1’’-S3”的偏斜信息。例如,如果延遲信號S1’’具有最早相位,則偏斜信息可以包括延遲信號S1”和S2’’之間的相位差或延遲量,以及延遲信號S1”和S3’’之間的相位差或延遲量。然後,偏斜檢測及對準電路522將該偏斜信息發送至邊帶控制器524。然後,通過邊帶驅動器526,邊帶控制器524將該偏斜信息發送給發送器,以及,發送器中的邊帶控制器514通過邊帶接收電路516接收該偏斜信息,並產生控制參數給配置寄存器515,以控制可調延遲電路512_1-512_3的延遲量。上述步驟被執行,以改善由發送器和接收器之間的路徑(例如,信道530)引起的偏斜問題,從而減少信號S1’’-S3”之間的相位差。
在第5圖所示的實施例中,發送器和接收器都具有用於延遲信號以改善偏斜問題的可調延遲電路,所以偏斜校準變得更加靈活和精確。
另外,發送器中的邊帶驅動器517和接收器中的邊帶接收電路528用於確認邊帶控制器514是否成功接收到偏斜信息。例如,邊帶控制器514在接收到偏斜信息之後,將通過邊帶驅動器517和邊帶接收電路528發送信號至接收器中的邊帶控制器524,以告知接收器:該偏斜信息已被成功接收。值得注意的是,邊帶驅動器517和邊帶接收電路528是可選裝置,也就是說,邊帶驅動器517和邊帶接收電路528可以從系統500移除而不影響正常操作。
在系統500中,發送電路510_1-510_3與接收電路520_1-520_3之間的通信可以被視為主鏈路,以及,邊帶控制器514和524之間的通信可以被視為邊帶鏈路。在一些實施例中,邊帶鏈路可以使用專用的單線或多條線進行通信,邊帶鏈路可以是單向或雙向,或者,邊帶鏈路和主鏈路可以共享一條或更多條線路。另外,系統500可具有一個以上的主鏈路。具體地,本發明實施例不做任何限制。
第6圖係根據本發明第六實施例示出的系統600的示意圖。如第6圖所示,系統600包括發送器、接收器和耦接在發送器和接收器之間的多個信道630。發送器包括三個發送電路610_1-610_3、邊帶控制器614、配置寄存器615、邊帶接收電路616和邊帶驅動器617,其中,發送電路610_1包括可調延遲電路612_1和驅動器613_1,發送電路610_2包括可調延遲電路612_2和驅動器613_2,發送電路610_3包括可調延遲電路612_3和驅動器613_3。接收器包括三個接收電路620-1-620_3、偏斜檢測及對準電路622、邊帶控制器624、邊帶驅動器626和邊帶接收電路628。
在系統600的操作中,首先,發送電路610_1-610_3被佈置為分別接收發送信號S1-S3以產生信號S1’-S3’。例如,在第6圖所示的實施例中,可調延遲電路612_1對發送信號S1進行延遲,以經由驅動器613_1產生延遲發送信號S1’,可調延遲電路612_2對發送信號S2進行延遲,以經由驅動器613_2產生延遲發送信號S2’,以及,可調延遲電路612_3對發送信號S3進行延遲,以經由驅動器613_3產生延遲發送信號S3’。接著,接收電路620_1-620_3分別接收信號S1’-S3’以產生輸出信號Vout1-Vout3。具體地,接收電路620_1接收信號S1’以產生輸出信號Vout1,接收電路620_2接收信號S2’以產生輸出信號Vout2,接收電路620_3接收信號S3’以產生輸出信號Vout3。另外,偏斜檢測及對準電路622根據輸出信號Vout1-Vout3來確定接收電路620_1-620_3接收到的信號S1’-S3’的偏斜信息(通常,輸出信號Vout1-Vout3的偏斜情況與接收電路620_1-620_3接收到的信號S1’-S3’的偏斜情況是相同的),並將該偏斜信息發送至邊帶控制器624。在本實施例中,偏斜檢測及對準電路622可以使用具有最早相位、最後相位或中間相位的信號來確定輸出信號Vout1-Vout3的偏斜信息。例如,如果輸出信號Vout1具有最早的相位,則偏斜信息可以包括輸出信號Vout1和Vout2之間的相位差或延遲量,以及輸出信號Vout1和Vout3之間的相位差或延遲量。然後,邊帶控制器624經由邊帶驅動器626將該偏斜信息發送給發送器,以及,發送器中的邊帶控制器614經由邊帶接收電路616接收該偏斜信息,並且產生控制參數給配置寄存器615,以控制可調延遲電路612_1-612_3的延遲量。上述步驟被執行,以改善由發送器和接收器之間的路徑引起的偏斜問題,從而減少輸出信號Vout1-Vout3之間的相位差(減少接收電路620_1-620_3接收到的信號S1’-S3’之間的相位差),以利於後續電路對信號的處理。
另外,發送器中的邊帶驅動器617和接收器中的邊帶接收電路628用於確認邊帶控制器614是否成功地接收到偏斜信息。例如,邊帶控制器614在接收到偏斜信息之後,將通過邊帶驅動器617和邊帶接收電路628向接收器中的邊帶控制器624發送信號以告訴接收器:偏斜信息已被成功接收。值得注意的是,邊帶驅動器617和邊帶接收電路628是可選裝置,也就是說,邊帶驅動器617和邊帶接收電路628可以從系統600中移除,而不會影響正常操作。
在該系統600中,發送電路610_1-610_3和接收電路620_1-620_3之間的通信可視為主鏈路,以及,邊帶控制器614和624之間的通信可以被認為是邊帶鏈路。在一些實施例中,邊帶鏈路可以使用專用的單線或多條線進行通信,邊帶鏈路可以是單向或雙向,或者,邊帶鏈路和主鏈路可以共享一條或更多條的導線。另外,系統600可以具有多於一個的主鏈路。具體地,本發明實施例不做任何限制。
第7圖是根據本發明第七實施例示出的系統700的示意圖。如第7圖所示,系統700包括發送器、接收器和耦接在發送器和接收器之間的多個信道730。發送器包括三個發送電路710_1-710_3、邊帶控制器714、配置寄存器715、邊帶接收電路716和邊帶驅動器717,其中,發送電路710_1包括可調延遲電路712_1和驅動器713_1,發送電路710_2包括可調延遲電路712_2和驅動器713_2,發送電路710_3包括可調延遲電路712_3和驅動器713_3。接收器包括三個接收電路720_1-720_3、可調延遲電路721_1-721_3、偏斜檢測及對準電路722、邊帶控制器724、邊帶驅動器726和邊帶接收電路728。
在系統700的操作中,首先,發送電路710_1-710_3被佈置為分別接收發送信號S1-S3以產生信號S1’-S3’。具體而言,可調延遲電路712_1對發送信號S1進行延遲,以經由驅動器713_1產生延遲發送信號S1’,可調延遲電路712_2對發送信號S2進行延遲,以經由驅動器713_2產生延遲發送信號S2’,以及,可調延遲電路712_3對發送信號S3進行延遲,以經由驅動器713_3產生延遲發送信號S3’。接著,接收電路720_1-720_3分別接收信號S1’-S3’以產生輸出信號Vout1-Vout3。然後,可調延遲電路721_1-721_3延遲輸出信號Vout1-Vout3以產生延遲輸出信號Vout1’-vout3’。另外,由於發送信號S1’-S3’的信道長度可能不同,接收電路720_1-720_3接收到的信號S1’-S3’會存在偏斜問題,輸出信號Vout1-Vout3或延遲輸出信號Vout1’-Vout3’也會存在偏斜問題。為了解決該問題,偏斜檢測及對準電路722確定延遲輸出信號Vout1’-Vout3’的偏斜信息,並且根據該偏斜信息來控制可調延遲電路721_1-721_3的延遲量。在本實施例中,偏斜檢測及對準電路722可以使用具有最早相位、最後相位或中間相位的信號來確定延遲輸出信號Vout1’-Vout3’的偏斜信息。例如,如果延遲輸出信號Vout1’具有最早相位,則偏斜信息可以包括延遲輸出信號Vout1’和Vout2’之間的相位差或延遲量,以及延遲輸出信號Vout1’ 和Vout3’之間的相位差或延遲量。另外,偏斜檢測及對準電路722還將偏斜信息發送給邊帶控制器724。然後,通過邊帶驅動器726,邊帶控制器724將該偏斜信息發送至發送器,以及,發送器中的頻帶控制器714通過邊帶接收電路716接收該偏斜信息,並產生控制參數給配置寄存器715,以控制可調延遲電路712_1-712_3的延遲量。上述步驟被執行,以改善由發送器和接收器之間的路徑(例如,信道730)引起的偏斜問題,從而減少延遲輸出信號Vout1’-Vout3’之間的相位差,即減少接收器的輸出信號之間的相位差,以對齊多個輸出信號之間的相位。
另外,發送器中的邊帶驅動器717和接收器中的邊帶接收電路728用於確認邊帶控制器714是否成功接收到偏斜信息。例如,邊帶控制器714在接收到偏斜信息之後,將經由邊帶驅動器717和邊帶接收電路728向接收器中的邊帶控制器724發送信號以告訴接收器:偏斜信息已被成功接收。值得注意的是,發送器中的邊帶驅動器717和接收器中邊帶接收電路728是可選裝置,也就是說,發送器中的邊帶驅動器717和接收器中邊帶接收電路728可以從系統700移除,而不影響正常操作。
在系統700中,發送電路710_1-710_3與接收電路720_1-720_3之間的通信可以被認為是主鏈路,以及,邊帶控制器714和724之間的通信可以被認為是邊帶鏈路。在一些實施例中,邊帶鏈路可以使用專用的單線或多條線路進行通信,邊帶鏈路可以是單向或雙向,或者,邊帶鏈路和主鏈路可以共享一條或更多條的導線。另外,系統700可具有多於一個的主鏈路。具體地,本發明實施例不做任何限制。
第8圖係根據本發明第八實施例示出的系統800的示意圖。如第8圖所示,系統800包括發送器、接收器和耦接在發送器和接收器之間的多個信道830。發送器包括三個發送電路810_1-810_3、邊帶控制器814、配置寄存器815、邊帶接收電路816和邊帶驅動器817,其中,發送電路810_1包括可調延遲電路812_1和驅動器813_1,發送電路810_2包括可調延遲電路812_2和驅動器813_2,以及,發送電路810_3包括可調延遲電路812_3和驅動器813_3。接收器包括三個接收電路820_1-820_3、可調延遲電路821_1-821_3、偏斜檢測及對準電路822、邊帶控制器824、邊帶驅動器826和邊帶接收電路828。
在系統800的操作中,首先,發送電路810_1-810_3被佈置為分別接收發送信號S1-S3以產生信號S1’-S3’。詳細而言,可調延遲電路812_1對發送信號S1進行延遲,以經由驅動器813_1產生延遲發送信號S1’,可調延遲電路812_2對發送信號S2進行延遲,以經由驅動器813_2產生延遲發送信號S2’,以及,可調延遲電路812_3對發送信號S3進行延遲,以經由驅動器813_3產生延遲發送信號S3’。接著,可調延遲電路821_1-821_3分別對信號S1’-S3’進行延遲以產生延遲信號S1’’-S3”。接著,接收電路820_1-820_3接收延遲信號S1’’-S3”以產生輸出信號Vout1-Vout3。另外,偏斜檢測及對準電路822確定延遲信號S1’’-S3”的偏斜信息以產生偏斜信息,並且根據偏斜信息來控制可調延遲電路821_1-821_3的延遲量。在本實施例中,偏斜檢測及對準電路822可以利用具有最早相位、最後相位或中間相位的信號來確定延遲信號S1’’-S3”的偏斜信息。例如,如果延遲信號S1’’具有最早相位,則偏斜信息可以包括延遲信號S1”和S2’’之間的相位差或延遲量,以及延遲信號S1”和S3’’之間的相位差或延遲量。然後,偏斜檢測及對準電路822將偏斜信息發送到邊帶控制器824。然後,經由邊帶驅動器826,邊帶控制器824將偏斜信息發送至發送器,以及,發送器中的邊帶控制器814通過邊帶接收電路816接收偏斜信息,並產生控制參數至配置寄存器815,以控制可調延遲電路812_1-812_3的延遲量。上述步驟被執行,以改善發送器和接收器之間的路徑(例如,信道830)引起的偏斜問題,從而減少信號S1’’-S3”之間的相位差,使得接收器的多個輸出信號(或多個輸入信號)之間的相位是盡可能對齊的,即接收器的多個輸出信號(或多個輸入信號)基本上被校準為具有相同的相位,以利於後續電路的處理及操作。
另外,發送器中的邊帶驅動器817和接收器中的邊帶接收電路828用於確認邊帶控制器814是否成功接收到偏斜信息。例如,邊帶控制器814在接收到偏斜信息之後,將通過邊帶驅動器817和邊帶接收電路828發送信號給接收器中的邊帶控制器824,以告訴接收器:偏斜信息已被成功接收。值得注意的是,邊帶驅動器817和邊帶接收電路828是可選裝置,也就是說,邊帶驅動器817和邊帶接收電路828係可以從系統800移除的,而不影響正常操作。
在系統800中,發送電路810_1-810_3與接收電路820_1-820_3之間的通信可以被認為是主鏈路,以及,邊帶控制器814和824之間的通信可以被認為是邊帶鏈路。在一些實施例中,邊帶鏈路可以使用專用的單條線或多條線進行通信,邊帶鏈路可以是單向或雙向,或者,邊帶鏈路和主鏈路可以共享信道830內的一條或更多條線路。另外,系統800可具有多於一個的主鏈路。
雖然已經對本發明實施例及其優點進行了詳細說明,但應當理解的係,在不脫離本發明的精神以及申請專利範圍所定義的範圍內,可以對本發明進行各種改變、替換和變更,例如,可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200、300、400、500、600、700、800‧‧‧系統
110_1-110_3、210_1-210_3、310_1-310_3、410_1-410_3、510_1-510_3、610_1-610_3、710_1-710_3、810_1-810_3‧‧‧發送電路
112_1-112_3、221_1-221_3、312_1-312_3、321_1-321_3、421_1-421_3、512_1-512_3、521_1-521_3、612_1-612_3、712_1-712_3、721_1-721_3、812_1-812_3、821_1-821_3‧‧‧可調延遲電路
113_1-113_3、313_1-313_3、513_1-513_3、613_1-613_3、713_1-713_3、813_1-813_3‧‧‧驅動器
120_1-120_3、220_1-220_3、320_1-320_3、420_1-420_3、520_1-520_3、620_1-620_3、720_1-720_3、820_1-820_3‧‧‧接收電路
130、230、330、430、530、630、730、830‧‧‧信道
115、315、515、615、715、815‧‧‧配置寄存器
114、124、314、324、514、524、614、624、714、724、814、824‧‧‧邊帶控制器
116、128、316、328、516、528、616、628、716、728、816、828‧‧‧邊帶接收電路
117、126、317、326、517、526、617、626、717、726、817、826‧‧‧邊帶驅動器
122、222、322、422、522、622、722、822‧‧‧偏斜檢測及對準電路
S1、S2、S3‧‧‧發送信號
S1’、S2’、S3’‧‧‧延遲發送信號
S1’’、S2’’、S3’’‧‧‧延遲信號
Vout1、Vout2、Vout3‧‧‧輸出信號。 Vout1’、Vout2’、Vout3’‧‧‧延遲輸出信號。
第1圖係根據本發明第一實施例示出的一種系統的示意圖。 第2圖係根據本發明第二實施例示出的一種系統的示意圖。 第3圖係根據本發明第三實施例示出的一種系統的示意圖。 第4圖係根據本發明第四實施例示出的一種系統的示意圖。 第5圖係根據本發明第五實施例示出的一種系統的示意圖。 第6圖係根據本發明第六實施例示出的一種系統的示意圖。 第7圖係根據本發明第七實施例示出的一種系統的示意圖。 第8圖係根據本發明第八實施例示出的一種系統的示意圖。
Claims (10)
- 一種接收器,包括: 多個接收電路,用於接收來自多個信道的多個輸入信號,其中,該多個接收電路中的每個接收電路接收該多個輸入信號中的至少一個輸入信號,以產生輸出信號;以及 偏斜檢測及對準電路,耦接於該多個接收電路,用於根據該多個輸入信號或該多個輸出信號確定偏斜信息,其中,該偏斜信息用於控制與該多個輸入信號或該多個輸出信號相對應的延遲量。
- 如申請專利範圍第1項所述之接收器,其中,該接收器還包括: 多個可調延遲電路,耦接於該多個接收電路,且該多個可調延遲電路分別對該多個接收電路的該多個輸出信號進行延遲,以產生多個延遲輸出信號; 其中,該偏斜檢測及對準電路根據該多個延遲輸出信號確定該偏斜信息,並根據該偏斜信息控制該多個可調延遲電路的延遲量。
- 如申請專利範圍第1項或第2項所述之接收器,其中,該每個接收電路接收該多個輸入信號中的兩個輸入信號,以產生該輸出信號。
- 如申請專利範圍第3項所述之接收器,其中,該接收器滿足C-PHY規範,以及,該每個接收電路是利用比較器實現的,該比較器用於比較該兩個輸入信號,以產生該輸出信號。
- 如申請專利範圍第1項所述之接收器,其中,該接收器還包括: 多個可調延遲電路,耦接在該多個信道和該多個接收電路之間,且該多個可調延遲電路分別對該多個輸入信號進行延遲,以產生多個延遲輸入信號; 其中,該偏斜檢測及對準電路根據該多個延遲輸入信號確定該偏斜信息,並根據該偏斜信息控制該多個可調延遲電路的延遲量。
- 如申請專利範圍第5項所述之接收器,其中,該每個接收電路接收該多個延遲輸入信號中的兩個延遲輸入信號,以產生該輸出信號。
- 如申請專利範圍第6項所述之接收器,其中,該接收器滿足C-PHY規範,且該每個接收電路是利用比較器實現的,該比較器用於比較該兩個延遲輸入信號以產生該輸出信號。
- 如申請專利範圍第1項、第2項或第7項所述之接收器,其中,該接收器還包括: 邊帶控制器,耦接於該偏斜檢測及對準電路,用於將該偏斜信息發送至發送器,以用於控制被輸入到該多個信道的多個發送信號的延遲量。
- 一種系統,包括:發送器、多個信道以及接收器,其中,該發送器包括:多個可調延遲電路,用於對多個發送信號進行延遲,以產生多個延遲發送信號; 該多個信道耦接在該發送器和該接收器之間;以及, 該接收器,包括: 多個接收電路,用於接收來自該多個信道的該多個延遲發送信號,其中,該多個接收電路中的每個接收電路接收該多個延遲發送信號中的至少一個延遲發送信號以產生輸出信號; 偏斜檢測及對準電路,耦接於該多個接收電路,用於根據該多個延遲發送信號或該多個輸出信號確定偏斜信息;以及 邊帶控制器,耦接於該偏斜檢測及對準電路,用於將該偏斜信息發送至該發送器,以用於控制該多個可調延遲電路的延遲量。
- 如申請專利範圍第9項所述之系統,其中,該系統滿足C-PHY規範。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762501951P | 2017-05-05 | 2017-05-05 | |
US62/501,951 | 2017-05-05 | ||
US15/927,077 | 2018-03-20 | ||
US15/927,077 US10284361B2 (en) | 2017-05-05 | 2018-03-20 | Channel skew calibration method and associated receiver and system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201843943A true TW201843943A (zh) | 2018-12-16 |
TWI656748B TWI656748B (zh) | 2019-04-11 |
Family
ID=64015041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107115028A TWI656748B (zh) | 2017-05-05 | 2018-05-03 | 一種接收器及相關的系統 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10284361B2 (zh) |
CN (1) | CN108847904A (zh) |
TW (1) | TWI656748B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9882653B2 (en) * | 2015-04-10 | 2018-01-30 | Arista Networks, Inc. | System and method of de-skewing electrical signals |
US10419246B2 (en) | 2016-08-31 | 2019-09-17 | Qualcomm Incorporated | C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration |
US10333690B1 (en) * | 2018-05-04 | 2019-06-25 | Qualcomm Incorporated | Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface |
KR102428498B1 (ko) * | 2018-10-26 | 2022-08-04 | 매그나칩 반도체 유한회사 | 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템 |
KR20210088807A (ko) * | 2020-01-06 | 2021-07-15 | 삼성전자주식회사 | 전자 장치 및 전자 장치의 동작 방법 |
CN112148659B (zh) * | 2020-09-21 | 2022-02-01 | 牛芯半导体(深圳)有限公司 | 数据传输电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6892314B2 (en) | 2001-04-02 | 2005-05-10 | International Business Machines Corporation | Method and system of automatic delay detection and receiver adjustment for synchronous bus interface |
US8886988B2 (en) | 2011-05-19 | 2014-11-11 | Novatek Microelectronics Corp. | Method of calibrating signal skews in MIPI and related transmission system |
US10289600B2 (en) * | 2013-08-08 | 2019-05-14 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
CN103595670B (zh) * | 2013-11-08 | 2017-07-21 | 北京航天测控技术有限公司 | 一种信号偏移校准方法和装置 |
US9355054B2 (en) * | 2014-01-07 | 2016-05-31 | Omnivision Technologies, Inc. | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links |
US9246666B2 (en) * | 2014-03-27 | 2016-01-26 | Intel Corporation | Skew tolerant clock recovery architecture |
US9319218B2 (en) * | 2014-06-25 | 2016-04-19 | Qualcomm Incorporated | Multi-wire signaling with matched propagation delay among wire pairs |
US9473291B2 (en) * | 2014-07-08 | 2016-10-18 | Intel Corporation | Apparatuses and methods for reducing switching jitter |
US9485080B1 (en) | 2015-09-01 | 2016-11-01 | Qualcomm Incorporated | Multiphase clock data recovery circuit calibration |
US9496879B1 (en) * | 2015-09-01 | 2016-11-15 | Qualcomm Incorporated | Multiphase clock data recovery for a 3-phase interface |
KR20180061560A (ko) * | 2016-11-29 | 2018-06-08 | 삼성전자주식회사 | 통신 환경에 의존하여 지연을 조절하는 전자 회로 |
-
2018
- 2018-03-20 US US15/927,077 patent/US10284361B2/en active Active
- 2018-05-03 TW TW107115028A patent/TWI656748B/zh active
- 2018-05-04 CN CN201810417212.8A patent/CN108847904A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US10284361B2 (en) | 2019-05-07 |
TWI656748B (zh) | 2019-04-11 |
US20180323953A1 (en) | 2018-11-08 |
CN108847904A (zh) | 2018-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI656748B (zh) | 一種接收器及相關的系統 | |
US10848257B2 (en) | Apparatus and method for timestamping of data packets | |
US8385333B2 (en) | Mechanism for clock synchronization | |
US10158444B1 (en) | Event-driven precision time transfer | |
US9698926B2 (en) | Distributed two-step clock | |
US6606576B2 (en) | Real-time channel calibration method and arrangement | |
US20180276164A1 (en) | Extending multichip package link off package | |
US20090259885A1 (en) | Systems and methods for redundancy management in fault tolerant computing | |
JP6351889B1 (ja) | 通信システム及びスレーブ装置 | |
JP2015506626A (ja) | 時間認識デバイス間で時間情報を通信する方法および装置 | |
US11349587B2 (en) | Generating a timestamp | |
US11609599B2 (en) | Electronic device with multiple processors and synchronization method thereof | |
US7295639B1 (en) | Distributed adaptive channel bonding control for improved tolerance of inter-channel skew | |
US10542192B2 (en) | Image transfer system, image receiver, image transmitter, image transfer method, image reception method, image transmission method, and program | |
TW201603503A (zh) | 接收器、發射器及通信系統 | |
US7421014B2 (en) | Channel bonding of a plurality of multi-gigabit transceivers | |
WO2021036836A1 (zh) | 接口时序校准方法及装置 | |
US20210058442A1 (en) | Audio synchronization in wireless systems | |
WO2015170475A1 (ja) | 通信装置、通信システム、通信方法および通信用プログラムが記憶された記憶媒体 | |
US20080168200A1 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
WO2018196223A1 (zh) | 一种数据处理方法及相关设备 | |
TWI727897B (zh) | 可降低藍牙電路內部時脈更新複雜度的多成員藍牙裝置中的副藍牙電路 | |
US20210136705A1 (en) | Main bluetooth circuit and auxiliary bluetooth circuit of multi-member bluetooth device capable of synchronizing audio playback between different bluetooth circuits | |
JP2007163330A (ja) | 時刻情報通信システム | |
CN112602031B (zh) | 系统间的精确定时 |