DE112015000530T5 - Master-Slave-Digitalspannungsregler - Google Patents

Master-Slave-Digitalspannungsregler Download PDF

Info

Publication number
DE112015000530T5
DE112015000530T5 DE112015000530.7T DE112015000530T DE112015000530T5 DE 112015000530 T5 DE112015000530 T5 DE 112015000530T5 DE 112015000530 T DE112015000530 T DE 112015000530T DE 112015000530 T5 DE112015000530 T5 DE 112015000530T5
Authority
DE
Germany
Prior art keywords
digital
word
die
digital word
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015000530.7T
Other languages
English (en)
Other versions
DE112015000530B4 (de
Inventor
Nicholas P. Cowley
Harish K. Krishnamurthy
Ruchir Saraswat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112015000530T5 publication Critical patent/DE112015000530T5/de
Application granted granted Critical
Publication of DE112015000530B4 publication Critical patent/DE112015000530B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Beschrieben wird eine Einrichtung, die umfasst: eine erste Brücke, die mit einer ersten Last zu koppeln ist; eine erste Impulsbreitenmodulations(PWM)-Schaltung zum Treiben der ersten Brücke; eine zweite Brücke, die mit einer zweiten Last zu koppeln ist; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitale Wort gesteuert wird, das von einem zweiten digitalen Wort getrennt ist, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist.

Description

  • HINTERGRUND
  • Bei bekannten Schaltmodus-Spannungsreglern (voltage regulators – VRs) können digitale Controller zum Erzeugen der erforderlichen Lastspannung aus der Eingangsleitungsspannung verwendet werden. Die digitalen Controller umfassen einen Eingangsabtaster, der als Analog-Digital-Wandler (analog-to-digital converter – ADC) implementiert ist, einen digitalen Regelschleifen-Controller und einen digital implementierten Impulsbreitenmodulations-(pulse width modulation – PWM)-Generator, zum Beispiel unter Verwendung einer digitalen Verzögerungsleitung. Es ist nachteilig, dass jede VR-Instanziierung entweder einen unabhängigen Controller jeweils mit einer zugeordneten Fläche und Energieaufwand erforderlich machen kann oder alternativ eine kleinere Anzahl von einem Interleaving unterzogenen Controllern verwendet werden kann. Bei einem Interleaving unterzogenen Controllern führt ein einzelner Controller ein Schaltspiel zwischen zwei oder mehr Spannungsbereichen durch, was den Nachteil einer höheren Energie aus den ”N” Abtast- und Taktungsoperationen mit sich bringt, wobei ”N” die Anzahl von einem Interleaving unterzogenen VRs ist.
  • Bei hochentwickelten Deep-Submicron-Technologien kann die Fläche, die dem digitalen Controller zugewiesen ist, klein sein, da jedoch ADCs auf analogen Schaltungen beruhen, die nicht gemäß dem Moore-Gesetz skalieren, führen diese auf nachteilige Weise zu einer größeren Fläche und somit zu einem größeren Kostenaufwand. Bei der Interleaving-Vorgehensweise kann es des Weiteren problematisch sein, diese an hochentwickelten Deep-Submicron-Prozess-Knotenpunkten zu implementieren, und zwar aufgrund der Routing-Überlastung und Impedanzen in Zusammenhang mit der Zwischenverbindung zwischen lokalen Energieinseln und dem einem Zeitinterleaving unterzogenen ADC, was zu einem Fehler bei der überwachten Spannung führen kann.
  • Somit können bekannte mehrfache Controller-Instanziierungen (d. h. 'N' Instanziierungen) mit der Energie und Fläche, die 'N' ADCs und Controllern zugeordnet sind, welche alle mit einer 8 × VR-Schaltfrequenz (die bei hochentwickelten Controller größer als 1 GHz sein kann) laufen können, oder mit einer kleineren Anzahl von einem Zeitinterleaving unterzogenen ADCs und Controller, die bei mehr als 'M' GHz laufen, wobei 'M' die Anzahl von einem Interleaving unterzogenen Controllern ist, belastet werden. Zum Beispiel können eingebettete VRs wünschenswerterweise bei einer Taktrate von mehr als 100 MHz laufen und können der ADC und daher der Controller wünschenswerterweise bei mindestens 8-mal der Überabtastungsfrequenz laufen, was zu hohen ADC- und Controller-Taktfrequenzen führt. Diese hohen Frequenzen führen zu einem hohen dynamischen Energieverbrauch.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Ausführungsformen der Offenlegung werden anhand der nachstehenden detaillierten Beschreibung und anhand der Zeichnungen der verschiedenen Ausführungsformen der Offenlegung besser verständlich, die jedoch nicht als Einschränkung der Offenlegung auf die spezifischen Ausführungsformen verstanden werden dürfen, sondern nur zur Erläuterung und zum Verständnis vorgesehen sind.
  • 1 stellt eine Master-Slave-Architektur zum Bereitstellen mehrerer geregelter Energieversorgungen gemäß einer Ausführungsform der Offenlegung dar.
  • 2 stellt eine Master-Slave-Architektur mit einer gemeinsam genutzten Verzögerungsleitung gemäß einer Ausführungsform der Offenlegung dar.
  • 3 stellt eine Master-Slave-Architektur mit Kalibrierung und einem Zeitinterleaving unterzogenem ADC gemäß einer Ausführungsform der Offenlegung dar.
  • 4 stellt eine Master-Slave-Architektur mit Kalibrierung und einem Zeitinterleaving unterzogenem langsamen ADC gemäß einer Ausführungsform der Offenlegung dar.
  • 5 stellt ein heterogenes Die mit einer Master-Slave-Architektur zum Bereitstellen mehrerer geregelter Spannungen gemäß einer Ausführungsform der Offenlegung dar.
  • 6 ist eine Smart-Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einer Master-Slave-Architektur zum Bereitstellen mehrerer geregelter Energieversorgungen gemäß einer Ausführungsform der vorliegenden Offenlegung.
  • DETAILLIERTE BESCHREIBUNG
  • Bei einigen Ausführungsformen werden PWM-Steuerdaten, die in dem digitalen Controller eines ersten VR (d. h. Master-VR) erzeugt werden, zum Einstellen der Ausgangsspannung eines oder mehrerer weiterer VRs (d. h. Slave-VR(s)) durch direkte Steuerung der Energieübertragung(en) (hier auch als Brücken bezeichnet) der Slave-VRs verwendet. Bei einer Ausführungsform wird die digitale Spannungsskalierung auf das PWM-Steuerwort zum Aufnehmen von Differenzen bei der Lastspannung und/oder dem Laststrom und/oder der Komponententoleranz angewendet. Bei einer Ausführungsform können Korrelations-/Kalibrierungsmerkmale zum Verbessern der Genauigkeit enthalten sein.
  • Bei einer Ausführungsform ist eine Einrichtung vorgesehen, die umfasst: eine erste Brücke (z. B. eine erste Energieübertragung), die mit einer ersten Last (z. B. einem Prozessorkern) zu koppeln ist; eine erste PWM-Schaltung zum Treiben der ersten Brücke; eine zweite Brücke, die mit einer zweiten Last (z. B. einem weiteren Prozessorkern) zu koppeln ist; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitale Wort gesteuert wird, das sich von einem zweiten digitalen Wort unterscheidet, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist.
  • Es gibt viele technische Effekte der Ausführungsformen. Ein nicht als Einschränkung zu verstehender Effekt besteht darin, dass bei mehreren Ausführungsformen hinsichtlich Lösungen mit mehreren unabhängigen Spannungsbereichen die Fläche und der Energieaufwand des Stands der Technik verringert werden. Bei einigen Ausführungsformen kann auch der Bedarf an digitalen Controllern und/oder ADCs an nicht idealen Prozessknotenpunkten verringert werden.
  • In der folgenden Beschreibung werden zahlreiche Details diskutiert, um Ausführungsformen der vorliegenden Offenlegung besser zu erläutern. Es ist jedoch für einen Fachmann auf dem Sachgebiet ersichtlich, dass Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen sind bekannte Strukturen und Vorrichtungen in Form eines Blockschaltbilds statt detailliert dargestellt, um zu verhindern, dass Ausführungsformen der vorliegenden Erfindung verkompliziert werden.
  • Es sei darauf hingewiesen, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale als Linien dargestellt sind. Einige Linien können dicker sein, um mehr einzelne Signalwege anzuzeigen, und/oder weisen Pfeile an einem oder mehreren Enden auf, um primäre Informationen über die Fließrichtung anzuzeigen. Solche Anzeige dürfen nicht als Einschränkung verstanden werden. Vielmehr werden diese Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um ein besseres Verständnis einer Schaltung oder einer logischen Einheit zu ermöglichen. Jedes dargestellte Signal, wie es von Auslegungserfordernissen oder -präferenzen vorgegeben ist, kann tatsächlich ein oder mehrere Signale umfassen, die in beide Richtungen laufen können und mit jedem geeigneten Typ von Signalschema implementiert werden können.
  • In der Beschreibung und in den Ansprüchen bedeutet der Ausdruck ”verbunden” durchgängig eine direkte elektrische Verbindung zwischen den Teilen, die miteinander verbunden sind, und zwar ohne zwischengeschaltete Vorrichtungen. Der Ausdruck ”gekoppelt” bedeutet entweder eine direkte elektrische Verbindung zwischen den Teilen, die miteinander verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive zwischengeschaltete Vorrichtungen. Der Ausdruck ”Schaltung” bedeutet eine oder mehrere passive und/oder aktive Komponenten, die so angeordnet sind, dass sie zusammenwirken, um eine gewünschte Funktion zu bieten. Der Ausdruck ”Signal” bedeutet mindestens ein Stromsignal, Steuersignal oder Daten-/Taktsignal. Die Bedeutung von ”ein”, ”eine” und ”der/die/das” umfasst auch den Plural. Die Bedeutung von ”in” umfasst ”in” und ”auf”.
  • Der Ausdruck ”Skalieren” bezieht sich generell auf das Umwandeln einer Auslegung (schematisch und Layout) von einer Prozesstechnologie in eine andere Prozesstechnologie. Der Ausdruck ”Skalieren” bezieht sich ferner generell auf eine Verkleinerung von Layout und Vorrichtungen innerhalb desselben Technologie-Knotenpunkts. Der Ausdruck ”Skalieren” kann sich ferner auf das Einstellen (z. B. Verlangsamen) einer Signalfrequenz relativ zu einem weiteren Parameter, zum Beispiel dem Energieversorgungspegel, beziehen. Die Ausdrücke ”im Wesentlichen”, ”in der Nähe von”, ”ungefähr”, ”nahe” und ”etwa” beziehen sich generell auf einen Wert innerhalb von +/–20% eines Sollwerts.
  • Sofern nichts anderes spezifiziert ist, zeigt die Verwendung der Ordinaladjektive ”erster”, ”zweiter” und ”dritter” etc. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass auf unterschiedliche Beispiele gleicher Objekte Bezug genommen wird, und impliziert nicht, dass die so beschriebenen Objekte in einer vorgegebenen Reihenfolge, entweder zeitlich, räumlich, in der Rangordnung oder auf irgendeine andere Weise vorgesehen sein müssen.
  • Zum Zweck der Ausführungsformen sind die Transistoren Metalloxidhalbleiter(metal oxide semiconductor – MOS)-Transistoren, die ein Drain, eine Source, ein Gate und Massenanschlüsse aufweisen. Die Transistoren umfassen ferner Tri-Gate- und FinFET-Transistoren, Gate-All-Around-Cylindrical-Transistoren oder andere Vorrichtungen, die eine Transistorfunktionalität implementieren, wie Kohlenstoff-Nanoröhrchen oder Spintronik-Vorrichtungen. Source- und Drain-Anschlüsse können identische Anschlüsse sein und hier austauschbar verwendet werden. Fachleute auf dem Sachgebiet erkennen, dass andere Transistoren, zum Beispiel bipolare Transistoren – BJT PNP/NPN, BiCMOS, CMOS, eFET etc., verwendet werden können, ohne dass dadurch vom Schutzumfang der Offenlegung abgewichen wird. Der Ausdruck ”MN” zeigt einen n-Transistor (z. B NMOS, NPN BJT etc.) an, und der Ausdruck ”MP” zeigt einen p-Transistor (z. B. PMOS, PNP BJT etc.) an.
  • 1 stellt eine Master-Slave-Architektur 100 zum Bereitstellen mehrerer geregelter Energieversorgungen gemäß einer Ausführungsform der Offenlegung dar. Bei einer Ausführungsform umfasst die Architektur 100 einen ADC 101, einen digitalen Regelschleifen-Controller 102, eine digitale Verzögerungsleitung 103, einen PWM-Generator 104, Brücke und Filter 105, eine logische Einheit 106, eine digitale Verzögerungsleitung 107, einen PWM-Generator 108 und Brücke und Filter 109. Bei dieser Ausführungsform ist die Master-Slave-Architektur 100 ein Schaltmodus-Abwärtsregler, der jeweils eine geregelte Spannung Vout und Vout1 zu einer Last1 und einer Last2 liefert. Bei einer Ausführungsform bilden der ADC 101, der digitale Regelschleifen-Controller 102, die digitale Verzögerungsleitung 103, der PWM-Generator 104 und Brücke und Filter 105 zusammen einen Master-VR, während die logische Einheit 106, die digitale Verzögerungsleitung 107, der PWM-Generator 108 und Brücke und Filter 109 einen Slave-VR1 bilden. Bei einer Ausführungsform ist die logische Einheit 106 Teil des Master-VR.
  • Bei einer Ausführungsform wird der Ausgang Vout von Brücke und Filter 105 von dem ADC 101 empfangen, der die analoge Spannung Vout in eine digitale Darstellung 'd' umwandelt. Bei einer Ausführungsform wird die digitale Darstellung 'd' von Vout dann von dem digitalen Regelschleifen-Controller 102 verarbeitet. Bei einer Ausführungsform empfängt der digitale Regelschleifen-Controller 102 einen Referenztakt (RefClk) und (nicht gezeigte) Programmierdaten, die unter anderen Parametern die gewünschte Lastspannung programmieren, welche als digitales Wort, d. h. erstes Word, dargestellt ist. Bei einer Ausführungsform arbeitet der ADC 101 ferner unter Verwendung des RefClk. Bei einer Ausführungsform stellt der digitale Regelschleifen-Controller 102 eine programmierbare Verzögerung ein, die an den VR-Takt (VRClk) angelegt wird, dessen verzögerter Ausgang dann zeitlich mit dem Kerntakt verglichen wird, um ein PWM-Signal mittels des PWM-Generators 104 zu erzeugen. Bei einer Ausführungsform ist die Frequenz des VRClk viel langsamer als die Frequenz des RefClk. Bei einer Ausführungsform wird das Tastverhältnis (MS-Verhältnis) des PWM-Signals von dem ersten Wort gesetzt. Hier zeigt das MS-Verhältnis den Einschaltzyklus des PWM-Signals an. Durch Verändern des MS-Verhältnisses wird der Spannungspegel von Vout eingestellt. Das PWM-Signal steuert die Energieübertragung (d. h. die Brücke) zum Erzeugen von Vout zum Schließen der Schleife. Diese Schleife bildet den Master-VR.
  • Bei einer Ausführungsform stellt der digitale Regelschleifen-Controller 102 das MS-Verhältnis des PWM-Signals so ein, dass Vout (das von dem digitalen Wort 'd dargestellt wird) im Wesentlichen gleich der geforderten Spannung ist, die von dem programmierten Datenwort gesetzt wird. Der digitale Regelschleifen-Controller 102 kann in einer Vielzahl von Arten implementiert werden und kann Merkmale bieten, wie z. B. einen sanften Start, Überspannungsdetektion etc. Bei einer Ausführungsform umfassen Brücke und Filter 105 einen High-seitigen p-Schalter, der mit einem Low-seitigen n-Schalter in Reihe geschaltet ist, wobei die zwei Schalter von dem PWM-Signal gesteuert werden. Bei einer Ausführungsform umfassen Brücke und Filter 105 ferner eine Induktivität mit einem ersten Ende, das mit dem High-seitigen und mit dem Low-seitigen Schalter gekoppelt ist, und einen Kondensator, der mit einem zweiten Ende der Induktivität und mit Masse gekoppelt ist. Bei einer Ausführungsform ist der gemeinsame Verbindungspunkt der Induktivität und des Kondensators mit dem Ausgangsspannungs-Knotenpunkt Vout gekoppelt. Hier werden die Bezeichnungen für Signale und Knotenpunkte austauschbar verwendet. Zum Beispiel kann sich Vout abhängig vom Kontext des Satzes auf den Knotenpunkt Vout oder das Signal Vout beziehen.
  • Eine Eingangsspannung (Vin) wird von dem High-seitigen Schalter empfangen, und eine geregelte Ausgangsspannung Vout wird durch EIN-/AUS-Schalten des High-seitigen und des Low-seitigen Schalters mittels des PWM-Signals geliefert. Zum Beispiel schaltet ein Teil des PWM-Signals den High-seitigen Schalter EIN und schaltet der verbleibende Teil des PWM-Signals den Low-seitigen Schalter EIN. Bei einer Ausführungsform kann das Schalten der Brücke so angeordnet sein, dass ein Shoot Through auf Vout vermieden wird, wenn der High-seitige und der Low-seitige Schalter gleichzeitig EIN sind.
  • Obwohl die Ausführungsformen mit Bezug auf einen Abwärtswandler beschrieben werden, sind sie nicht darauf beschränkt. Bei einer Ausführungsform ist die Architektur 100 auf einen Aufwärtswandler anwendbar. Die Ausführungsformen können ferner auf eine Schaltmodus-Aufwärts- oder Abwärts-Regelung anwendbar sein, wobei ausgangsgeregelte Spannungen (z. B. Vout und Vout1) von einem analogen oder digitalen PWM-Signal gesteuert werden. Zum Beispiel werden dann, wenn die Architektur 100 für einen Aufwärtswandler verwendet wird, Vout und Vin ausgetauscht.
  • Bei einer Ausführungsform umfasst die Architektur ferner den Slave-VR1, der durch gemeinsames Nutzen der Hardware des Master-VR eine weitere geregelte Ausgangsspannung Vout1 für die Last2 liefert. Bei einer Ausführungsform kann eine bekannte Beziehung (hier als 'K' bezeichnet) zwischen Vout und dem ersten Wort bestimmt werden, wenn die Eingangsspannung Vin bekannt ist. Bei einer solchen Ausführungsform wird 'K' von der logischen Einheit 106 zum Erzeugen des zweiten Worts verwendet. Bei einer Ausführungsform wird das zweite Wort zum Einstellen einer Verzögerung von VRClk zum Erzeugen eines dw1-Signals für den PWM-Generator 108 verwendet. Bei einer Ausführungsform erzeugt der PWM-Generator 108 ein weiteres PWM-Signal (hier ein PWM1-Signal) zum Steuern von Brücke und Filter 109 zwecks Erzeugens einer geregelten Ausgangsspannung Vout1 für Last2. Hier kann, da sowohl 'K' als auch die geforderte Spannung (d. h. Vout, die die gewünschte Spannung ist) einer weiteren Schiene (d. h. der Zuführschiene zum Liefern einer Versorgungsspannung zu dem Schaltungsblock) bekannt sind, das erste Wort einer digitalen Verzögerungsleiting des Slave-Reglers zum Steuern der Lastspannung des zweiten Reglers zugeführt werden.
  • Bei einer Ausführungsform wird das zweite Wort von der logischen Einheit 106 entsprechend dem Spannungsverhältnis zwischen dem Slave-VR1 (d. h. VSLAVE) und dem Master-VR (VMASTER) eingestellt. Bei einer Ausführungsform erzeugt die logische Einheit 106 das zweite Wort entsprechend VSLAVE/VMASTER·K. Hier ist VSLAVE Vout1 und ist VMASTER Vout. Bei einer Ausführungsform wird das zweite Wort (d. h. das modifizierte erste Wort) zum Steuern der digitalen Verzögerungsleitung 107 verwendet. Bei einer Ausführungsform sind die digitalen Verzögerungsleitungen 103 und 107 aneinander angepasste Verzögerungsleitungen, d. h. sie weisen identische Auslegungen und Layouts auf. Obwohl die Ausführungsform von 1 einen Slave-VR1 zeigt, der mit dem Master-VR in Kaskade geschaltet ist, können mehr Slave-VRs in Kaskade geschaltet sein, um lokale geregelte Spannungen für ihre jeweiligen Lastschaltungen zu erzeugen. Bei einer Ausführungsform können dann, wenn die zwei Ausgangsspannungen (d. h. Vout und Vout1) die gleichen sind, das erste und das zweite Wort ebenfalls die gleichen sein.
  • 2 stellt eine Master-Slave-Architektur 200 mit einer gemeinsam genutzten Verzögerungsleitung gemäß einer Ausführungsform der Offenlegung dar. Es sei darauf hingewiesen, dass diejenigen Elemente von 2 mit den gleichen Bezugszeichen (oder Bezeichnungen) wie die der Elemente jeder anderen Figur auf im Wesentlichen gleiche Weise arbeiten oder funktionieren können wie die beschriebenen, jedoch nicht darauf beschränkt sind. Um die Ausführungsformen von 2 nicht zu verkomplizieren, werden die Unterschiede zwischen 1 und 2 beschrieben.
  • Bei dieser Ausführungsform sind die digitalen Verzögerungsleitungen 103 und 107 zu einer einzelnen Verzögerungsleitung (d. h. einer gemeinsam genutzten Verzögerungsleitung) kombiniert worden, die die Wirkung hat, jeweils verzögerte Versionen von VRClk als ”dw”- und ”dw1”-Signal gemäß dem ersten und dem zweiten Wort zu erzeugen. Bei einer Ausführungsform wird das erste Wort als Multiplexer-Auswahlsignal in der digitalen Verzögerungsleitung 203 empfangen, wodurch eine Auswahl eines ersten Verzögerungswegs aus der digitalen Verzögerungsleitung 203 zum Erzeugen von ”dw” bewirkt wird. Bei einer Ausführungsform wird das zweite Wort als Multiplexer-Auswahlsignal in der digitalen Verzögerungsleitung 203 empfangen, wodurch eine Auswahl eines zweiten Verzögerungswegs aus der digitalen Verzögerungsleiten 203 zum Erzeugen von ”dw1” bewirkt wird. Ein technischer Effekt dieser Ausführungsform besteht darin, dass der Slave-VR kleiner ausgeführt ist als der Slave-VR1 von 1. Gemäß 2 werden bei der Kommunikation zwischen dem Slave-VR und dem Master-VR digitale Signale (z. B. das zweite Wort, VRClk etc.) verwendet. Diese digitalen Signale ermöglichen es, dass der Slave-VR bei geringer oder dar keiner Auswirkung auf die Regelungscharakteristiken des Slave-VR weit entfernt von dem Master-VR platziert sein kann.
  • 3 stellt eine Master-Slave-Architektur 300 mit Kalibrierung und einem einzelnen einem Zeitinterleaving unterzogenen ADC gemäß einer Ausführungsform der Offenlegung dar. Es sei darauf hingewiesen, dass diejenigen Elemente von 3 mit denselben Bezugszeichen (oder Bezeichnungen) wie die der Elemente jeder anderen Figur auf im Wesentlichen gleiche Weise arbeiten oder funktionieren können wie die beschriebenen, jedoch nicht darauf beschränkt sind. Um die Ausführungsformen nicht zu verkomplizieren, werden die Unterschiede zwischen 1–2 und 3 beschrieben.
  • Bei einer Ausführungsform kann das zweite Wort einen Kalibrierungsfaktor (”Fehler”) zum Kompensieren systematischer System-Offsets zwischen dem Master-VR und dem Slave-VR, die in einer Kalibrierungsphase bestimmt werden, aufweisen. Diese systematischen Differenzen können infolge von Impedanzdifferenzen zwischen Slave- und Master-Implementierungen auftreten. Zum Beispiel kann eine Differenz der Impedanz von 1 Ohm zwischen der Energiestufe und der Last zu einem Spannungs-Offset von 1 mV führen, wenn eine Stromdifferenz von 1 A vorhanden ist. Bei einer Ausführungsform können diese systematischen Effekte durch Auslegen des Slave- und des Master-VR so, dass diese soweit wie möglich übereinstimmen (d. h. im Wesentlichen gleiche Auslegungen und gleiches Layout von Brücke und Filtern aufweisen) abgemildert werden.
  • Bei einer Ausführungsform umfasst die Architektur 300 eine Kalibrierungseinheit 301 und einen Multiplexer (Mux) 302 zusätzlich zu den mit Bezug auf 1–2 diskutierten Komponenten. Bei einer Ausführungsform empfängt der Mux 302 geregelte Spannungen aus jeweiligen Brücken. Zum Beispiel empfangt der Mux 302 Vout und Vout1 aus den jeweiligen Brücke-und-Filter-Einheiten 105 und 109. Bei einer Ausführungsform liefert der Mux 302 selektiv einen Ausgang Voutm zu dem ADC 101. Bei dieser Ausführungsform wird der ADC 101 so einem Zeitinterleaving zwischen dem Master-VR und dem Slave-VR unterzogen, dass Vout (d. h. der Master-Ausgangsspannungsabtastwert) zum Steuern der Master-VR-Schleife verwendet wird, während Vout1 (d. h. der Slave-Ausgangsspannungsabtastwert) zum Berechnen der Einstellung auf das ersten Wort verwendet wird. Bei einer Ausführungsform wird das Zeitinterleaving von dem Auswahl(Sel)-Signal zu dem Mux 302 durchgeführt.
  • Ein technischer Effekt des einem Zeitinterleaving unterzogenen ADC 101 besteht darin, dass im Vergleich zu bekannten einem Zeitinterleaving unterzogenen Steuerschleifen, bei denen eine Anzahl 'N' von VRs einen gemeinsamen Controller gemeinsam nutzen, der bei 'N'-Mal der Betriebsfrequenz läuft, hier die digitale Steuerschleife 102 weiterhin bei der RefClk-Frequenz arbeitet, die viel langsamer ist als die VRClk-Frequenz. Durch Betreiben der digitalen Steuerschleife 102 bei der RefClk-Frequenz bleibt der Energieverbrauch für diesen Block unverändert.
  • Obwohl die Architektur 300 mit einem einzelnen Slave-VR dargestellt ist, der einem Zeitinterleaving mit dem Master-VR unterzogen worden ist, können mehr Slave-VRs verwendet werden. Bei einer solchen Ausführungsform wird ein Mehrfacheingangs-Multiplexer (anstelle des 2:1-Mux 302) verwendet und bewirkt das Auswahl(Sel)-Signal, dass jeweilige Vouts zu dem ADC 101 geliefert werden. Bei einer solchen Ausführungsform kann der ADC 101 schneller arbeiten als bei RefClk, und zwar um einen Faktor, der von der Anzahl von Abtastungen pro VRClk-Zyklus bestimmt wird, die von den Slave-VRs benötigt werden. Bei einer weiteren Ausführungsform kann die Anzahl von Abtastungen unverändert bleiben.
  • Zum Beispiel können acht ADC-Abtastungen für die Master-VR-Steuerschleife für einen Zyklus des Schaltreglers VRClk verwendet werden, während für die Korrekturschleife des (der) Slave-VR(s) weniger als eine Abtastung pro Schaltzyklus verwendet werden kann, da die Korrekturschleife(n) auf langsam variierende Veränderungen, zum Beispiel einen systematischen Fehler, anspricht (ansprechen). Bei einer Ausführungsform kann die Slave-Spannung Vout1 zwischen einmal alle 10 und einmal alle 100 Schaltzyklen abgetastet werden. Bei einer solchen Ausführungsform kann eine der Master-VR-Steuerschleifenabtastungen intermittierend durch eine Abtastung von Vout1 ersetzt werden, so dass der ADC 101 mit der gleichen Geschwindigkeit arbeitet. Um Probleme mit einer fehlenden Abtastung zu vermeiden, wird bei einer Ausführungsform ein übersprungener Abtastwert, der der vorherige Abtastwert, der nächste Abtastwert oder die Interpolation zwischen dem vorherigen und dem nächsten Abtastwert sein kann, durch einen erzeugten Abtastwert ersetzt. Bei einer Ausführungsform wird (werden) die Slave-Schleife oder -Schleifen maximal einmal pro Schaltzyklus abgetastet, was zu acht Abtastungen für den Master und eine für den Slave führt. Bei einer solchen Ausführungsform beträgt die Nettovergrößerung von RefClk 9/8. Um Probleme mit der fehlenden Abtastung zu vermeiden, wird bei einer Ausführungsform der ausgelassene Abtastwert, der der vorherige Abtastwert, der nächste Abtastwert oder die Interpolation zwischen dem vorherigen und dem nächsten Abtastwert sein kann, durch einen erzeugten Abtastwert ersetzt.
  • 4 stellt eine Master-Slave-Architektur 400 mit Kalibrierung und einem einem Zeitinterleaving unterzogenen langsamen ADC gemäß einer Ausführungsform der Offenlegung dar. Es sei darauf hingewiesen, dass diejenigen Elemente von 4 mit denselben Bezugszeichen (oder Bezeichnungen) wie die der Elemente jeder anderen Figur auf im Wesentlichen gleiche Weise arbeiten oder funktionieren können wie die beschriebenen, jedoch nicht darauf beschränkt sind. Um die Ausführungsformen nicht zu verkomplizieren, werden die Unterschiede zwischen 1–2 und 4 beschrieben.
  • Bei einer Ausführungsform wird anstelle des Zeitinterleaving-ADC 101 ein langsamerer ADC 401 (d. h. langsamer als der ADC 101) einem Zeitinterleaving mit anderen Slave-VRs unterzogen. Bei dieser Ausführungsform umfasst die Architektur 400 den ADC 401, einen Mux 402, einen PWM-Generator 408 und Brücke und Filter 409 zusätzlich zu den mit Bezug auf 1–2 diskutierten Komponenten. Bei einer Ausführungsform bilden der PWM-Generator 108 und Brücke und Filter 109 zusammen den Slave-VR1, während der PWM-Generator 408 und Brücke und Filter 409 zusammen den Slave-VR2 bilden. Bei einer weiteren Ausführungsform sind der PWM-Generator 108 und der PWM-Generator 408 Teil des Master-VR, wie gezeigt ist. Bei einer Ausführungsform steuert das Ausgangs-PWM2-Signal des PWM-Generators 408 Brücke und Filter 409. Bei einer Ausführungsform wird der PWM-Generator 408 von dw2 gesteuert, das eine verzögerte Version von VRClk gemäß dem dritten Wort ist. Bei dieser Ausführungsform arbeitet der ADC 401 bei einer Frequenz, die langsamer ist als RefClk (die die Betriebsfrequenz des ADC 101 ist).
  • Bei einer Ausführungsform wird der Ausgang jedes Slave-VR von dem Mux 402 empfangen, der diese Ausgänge als Voutm1 (der der Ausgang des Mux 402 ist) für den ADC 401 einem Zeitinterleaving unterzieht. Bei einer Ausführungsform wird der Ausgang ”d1” des ADC 401 als Eingang zu der Kalibrierungseinheit 301 geliefert, wodurch ein Kalibrierungsfehler zu dem Wort ”d1” hinzugefügt wird. Bei einer Ausführungsform empfängt die logische Einheit 106 ein Fehlersignal und das erste Wort und erzeugt ein eingestelltes zweites Wort für die digitale Verzögerungsleitung 203. Ein technischer Vorteil der Architektur 400 besteht darin, dass sie die Master-Steuerschleife und den dazugehörigen ADC 101 bei der Grundbetriebsfrequenz betreibt, so dass die Energieeinsparungen maximiert werden.
  • Obwohl die Architektur 400 mit zwei Slave-VRs dargestellt ist, die einem Zeitinterleaving unter Verwendung des ADC 401 unterzogen werden, können mehr VRs verwendet werden. Bei einer solchen Ausführungsform wird ein Mehrfacheingangs-Multiplexer (anstelle des 2:1-Mux 402) verwendet und bewirkt das Auswahl(Sel)-Signal, dass die jeweiligen Ausgänge Vouts aus den Slave-VRs zu dem ADC 401 geliefert werden.
  • 5 stellt ein heterogenes Die 500 mit einer Master-Slave-Architektur zum Liefern von mehreren geregelten Spannungen gemäß einer Ausführungsform der Offenlegung dar. Es sei darauf hingewiesen, dass diejenigen Elemente von 5 mit denselben Bezugszeichen (oder Bezeichnungen) wie die der Elemente jeder anderen Figur auf im Wesentlichen gleiche Weise arbeiten oder funktionieren können wie die beschriebenen, jedoch nicht darauf beschränkt sind.
  • Bei einer Ausführungsform umfasst das heterogene Die 500 mehrere Stacked-Dies, die eine integrierte Energieverwaltungs-Schaltung (Power Management Integrated Circuit – PMIC) aufweist, welche mit Prozessor1, Prozessor2, Funk-Die, Flashspeicher, SxP (d. h. Phasenwechselspeicher)- und Dynamischer-Schreib-/Lesespeicher(Dynamic Random Access Memory – DRAM)-Modulen gestapelt sind. Bei weiteren Ausführungsformen können weniger oder mehr Dies gestapelt sein, um das heterogene Die 500 zu bilden. Bei einer Ausführungsform kommunizieren die Stapel von Dies unter Verwendung von Silizium-Durchkontaktierungen (Through-Silicon-Vias – TSVs), Drahtbonden oder jeder anderen Technologie miteinander. Bei einer Ausführungsform kann das heterogene Die 500 mehrere Spannungsversorgungen mit unterschiedlichen Spannungspegeln für unterschiedliche Spannungsbereiche verwenden. Bei diesem Beispiel sind vier Spannungsbereiche für die DRAMs gezeigt.
  • Bei einer Ausführungsform weist die PMIC den Master-VR auf, der mit Bezug auf 1, 2, 3 oder 4 beschrieben worden ist. Bei einer Ausführungsform erzeugt der Master-VR das Referenzwort (d. h. das erste Wort). Bei einer Ausführungsform wird das erste Wort dann mittels eines 'K'-Faktors eingestellt, um eine Vielzahl von zweiten Wörtern (zweites Wort[0:N], wobei 'N' eine ganze Zahl ist) zu erzeugen. Bei einer Ausführungsform wird jedes der zweiten Wörter zu der digitalen Verzögerungsleitung 203 gesendet, die jeweilige Verzögerungswörter dw[0:N] (die eine verzögerte Version von VRClk sind) liefert. Bei einer Ausführungsform befinden sich die PWM-Generatoren und die dazugehörigen Brücke-und-Filter-Einheiten des Slave-VR nahe den jeweiligen Spannungsbereichen. Die Induktivitäten des Filters können sich auf dem Die oder außerhalb des Die befinden. Ein technischer Vorteil einer solchen Architektur besteht darin, dass analoge Signale nicht über lange Strecken aus dem Master-VR übertragen werden und nur digitale Signale (z. B. dw[0:N] aus der PMIC zu den Ziel-Spannungsbereichen übertragen werden.
  • Bei dieser beispielhaften Ausführungsform weist der DRAM-Stapel unabhängige Spannungsbereiche pro Speicherbank auf. Ein Vorteil der unabhängigen Spannungsbereiche besteht darin, dass sie eine effiziente Steuerung der Energie zu den DRAM-Stapeln ermöglichen. Zum Beispiel können Spannungen zu den Banken der DRAMs, die nicht verwendet werden, verringert werden, während aktive DRAM-Banken Betriebsspannungen empfangen können. Bei einer Ausführungsform weist jeder Spannungsbereich einen dazugehörigen PWM-Generator auf. Ein technischer Vorteil des Beibehalten des PWM-Generators nahe der Senke besteht darin, dass das Stromdichteerfordernis an den Energie-TSVs verringert wird. Obwohl die Ausführungsformen mit Bezug auf einen PWM-Generator pro Die beschrieben werden, kann jedes Die auch mehrere Spannungsbereiche (z. B. Spannungsbereiche innerhalb von Prozessor1 und/oder Prozessor2) aufweisen. Bei einer solchen Ausführungsform sind mehrere PWM-Generatoren pro Spannungsbereich vorgesehen.
  • 6 ist eine Smart-Vorrichtung oder ein Computersystem oder ein SoC (System-on-Chip) mit einer Master-Slave-Architektur zum Bereitstellen mehrerer geregelter Energieversorgungen gemäß einer Ausführungsform der Offenlegung. Es sei darauf hingewiesen, dass diejenigen Elemente von 6 mit denselben Bezugszeichen (oder Bezeichnungen) wie die der Elemente jeder anderen Figur auf im Wesentlichen gleiche Weise arbeiten oder funktionieren können wie die beschriebenen, jedoch nicht darauf beschränkt sind.
  • 6 stellt ein Blockschaltbild einer Ausführungsform einer Mobilvorrichtung dar, bei der Schnittstellenkonnektoren mit ebenen Flächen verwendet werden können. Bei einer Ausführungsform stellt eine Rechnervorrichtung 1600 eine mobile Rechnervorrichtung dar, wie z. B. ein Rechner-Tablet, ein Mobiltelefon oder Smartphone, einen Drahtlos-fähigen E-Reader oder eine andere drahtlose Mobilvorrichtung. Es versteht sich, dass bestimmte Komponenten allgemein gezeigt sind und nicht sämtliche Komponenten einer solchen Vorrichtung in der Rechnervorrichtung 1600 gezeigt sind.
  • Bei einer Ausführungsform weist die Rechnervorrichtung 1600 einen ersten Prozessor 1610 mit einer Einrichtung mit einer Master-Slave-Architektur zum Bereitstellen mehrerer geregelter Energieversorgungen auf, die mit Bezug auf Ausführungsformen beschrieben werden. Weitere Blöcke der Rechnervorrichtung 1600 können ebenfalls eine Einrichtung mit einer Master-Slave-Architektur zum Bereitstellen mehrerer geregelter Energieversorgungen aufweisen, die mit Bezug auf Referenzausführungsformen beschrieben werden. Die verschiedenen Ausführungsformen der vorliegenden Offenlegung können ferner eine Netzschnittstelle innerhalb von 1670, wie z. B. eine drahtlose Schnittstelle, aufweisen, so dass eine Ausführungsform eines Systems in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen persönlichen digitalen Assistenten, integriert sein kann.
  • Bei einer Ausführungsform kann ein Prozessor 1610 (und ein Prozessor 1690) eine oder mehrere physische Vorrichtungen, wie z. B. Mikroprozessoren, Anwendungsprozessoren, Mikrokontroller, programmierbare logische Vorrichtungen oder andere Verarbeitungseinrichtungen, aufweisen. Der Prozessor 1690 kann optional vorgesehen sein. Die Verarbeitungsoperationen, die von dem Prozessor 1610 durchgeführt werden, umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf der/dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen, die sich auf einen E/A (Eingang/Ausgang) zu einem menschlichen Nutzer oder zu anderen Vorrichtungen beziehen, Operationen, die sich auf die Energieverwaltung beziehen, und/oder Operationen, die sich auf das Verbinden der Rechnervorrichtung 1600 mit einer anderen Vorrichtung beziehen. Die Verarbeitungsoperationen können ferner Operationen umfassen, die sich auf Audio-E/A und/oder Anzeige-E/A beziehen.
  • Bei einer Ausführungsform weist die Rechnervorrichtung 1600 ein Audiosubsystem 1620 auf, das Hardware-(z. B. Audio-Hardware und Audioschaltungen) und Software-(z. B. Treiber, Codecs)Komponenten darstellt, die mit dem Bieten von Audiofunktionen für die Rechnervorrichtung in Zusammenhang stehen. Audiofunktionen können einen Lautsprecher- und/oder Kopfhörerausgang sowie einen Mikrofoneingang umfassen. Vorrichtungen für solche Funktionen können in die Rechnervorrichtung 1600 integriert oder mit der Rechnervorrichtung 1600 verbunden sein. Bei einer Ausführungsform interagiert ein Nutzer mit der Rechnervorrichtung 1600 durch Liefern von Audiobefehlen, die von dem Prozessor 1610 empfangen und verarbeitet werden.
  • Ein Anzeigesubsystem 1630 stellt Hardware-(z. B. Anzeigevorrichtungen) und Software-(z. B. Treiber)Komponenten dar, die eine visuelle und/oder taktile Anzeige zum Interagieren eines Nutzers mit der Rechnervorrichtung 1600 bereitstellen. Das Anzeigesubsystem 1630 weist eine Anzeigeschnittstelle 1632 mit dem speziellen Bildschirm oder einer Hardware-Vorrichtung, die zum Bereitstellen einer Anzeige für einen Nutzer verwendet werden, auf. Bei einer Ausführungsform weist die Anzeigeschnittstelle 1632 eine von dem Prozessor 1610 separate Logik zum Durchführen von zumindest einem Teil der Verarbeitung, die sich auf die Anzeige bezieht, auf. Bei einer Ausführungsform weist das Anzeigesubsystem 1630 eine Touchscreen-(oder Touchpad-)Vorrichtung auf, die sowohl einen Ausgang als auch einen Eingang für einen Nutzer bereitstellt.
  • Ein E/A-Controller 1640 stellt Hardware-Vorrichtungen und Software-Komponenten dar, die sich auf eine Interaktion mit einem Nutzer beziehen. Der E/A-Controller 1640 ist dazu wirksam, die Hardware zu verwalten, die Teil des Audiosubsystems 1620 und/oder des Anzeigesubsystems 1630 ist. Des Weiteren stellt der E/A-Controller 1640 einen Verbindungspunkt für weitere Vorrichtungen, die mit dem Rechnersystem 1600 verbunden sind, dar, über den ein Nutzer mit dem System interagieren kann. Zum Beispiel können Vorrichtungen, die mit dem Rechnersystem 1600 verbunden sein können, Mikrofonvorrichtungen, Lautsprecher oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Keypad-Vorrichtungen oder andere E/A-Vorrichtungen zur Verwendung bei spezifischen Anwendungen, wie z. B. Kartenlesegeräten oder anderen Vorrichtungen, aufweisen.
  • Wie oben dargelegt worden ist, kann der E/A-Controller 1640 mit dem Audiosubsystem 1620 und/oder dem Anzeigesubsystem 1630 interagieren. Zum Beispiel kann ein Eingang durch ein Mikrofon oder eine andere Audiovorrichtung einen Eingang oder Befehle für eine oder mehrere Funktionen der Rechnervorrichtung 1600 liefern. Des Weiteren kann ein Audioausgang anstelle des oder zusätzlich zu dem Anzeigeausgang bereitgestellt werden. Bei einem weiteren Beispiel dient dann, wenn das Anzeigesubsystem 1630 einen Touchscreen aufweist, die Anzeigevorrichtung auch als Eingangsvorrichtung, die zumindest teilweise von dem E/A-Controller 1640 verwaltet werden kann. Es kann ferner weitere Tasten oder Schalter an der Rechnervorrichtung 1600 zum Bereitstellen von E/A-Funktionen geben, die von dem E/A-Controller 1640 verwaltet werden.
  • Bei einer Ausführungsform verwaltet der E/A-Controller 1640 Vorrichtungen, wie z. B. Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder eine andere Hardware, die in der Rechnervorrichtung 1600 enthalten sein können. Der Eingang kann Teil einer direkten Benutzerinteraktion sein sowie einen Umgebungseingang in das System bieten, um dessen Operationen (wie z. B. Filtern von Rauschen, Einstellen von Anzeigen hinsichtlich Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale) zu beeinflussen.
  • Bei einer Ausführungsform weist die Rechnervorrichtung 1600 eine Energieverwaltung 1650 auf, die Nutzung der Batterieenergie, Laden der Batterie und Merkmale, die sich auf einen Energiesparbetrieb beziehen, verwaltet. Ein Speichersubsystem 1660 weist Speichervorrichtungen zum Speichern von Informationen in der Rechnervorrichtung 1600 auf. Der Speicher kann nichtflüchtige (Zustand ändert sich nicht, wenn die Energie zu der Speichervorrichtung unterbrochen ist) und/oder flüchtige (Zustand ist unbestimmt, wenn die Energie zu der Speichervorrichtung unterbrochen ist) Speichervorrichtungen aufweisen. Das Speichersubsystem 1660 kann Anwendungsdaten, Nutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (entweder langfristig oder vorübergehend) in Bezug auf die Ausführung der Anwendungen und Funktionen der Rechnervorrichtung 1600 speichern.
  • Elemente von Ausführungsformen sind ferner als maschinenlesbares Medium (z. B. Speicher 1660) zum Speichern der computerausführbaren Anweisungen (z. B. der Anweisungen zum Implementieren jedes anderen hier diskutierten Prozesses) vorgesehen. Das maschinenlesbare Medium (z. B. der Speicher 1660) kann umfassen, ist jedoch nicht beschränkt auf, Flashspeicher, optische Platten, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten, Phasenwechselspeicher (phase change memory – PCM) oder andere Typen von maschinenlesbaren Medien, die zum Speichern von elektronischen oder computerausführbaren Anweisungen geeignet sind. Zum Beispiel können Ausführungsformen der Offenlegung als Computerprogramm (z. B. BIOS) heruntergeladen werden, das mittels Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzverbindung) von einem entfernten Computer (z. B. einem Server) zu einem anfordernden Computer (z. B. einem Client) übertragen werden kann.
  • Die Konnektivität 1670 weist Hardware-Vorrichtungen (z. B. drahtlose und/oder verdrahtete Konnektoren und Kommunikation-Hardware) und Software-Komponenten (z. B. Treiber, Protokollstapel) auf, die es der Rechnervorrichtung 1600 ermöglichen, mit externen Vorrichtungen zu kommunizieren. Die Rechnervorrichtung 1600 kann aus separaten Vorrichtungen gebildet sein, wie z. B. weiteren Rechnervorrichtungen, drahtlosen Zugangspunkten oder Basisstationen sowie Peripheriegeräten, wie z. B. Headsets, Druckern oder anderen Vorrichtungen.
  • Die Konnektivität 1670 kann mehrere unterschiedliche Typen von Konnektivität umfassen. Generell ist die Rechnervorrichtung 1600 mit einer Mobilfunkkonnektivität 1672 und einer drahtlosen Konnektivität 1674 dargestellt. Die Mobilfunkkonnektivität 1672 bezieht sich generell auf eine Mobilfunknetzkonnektivität, die von drahtlosen Trägern bereitgestellt wird, wie z. B. denjenigen, die über GSM (globales System für mobile Kommunikationen) oder Varianten oder Ableitungen davon, CDMA (Codemultiplex-Vielfachzugriff) oder Varianten oder Ableitungen davon, TDM (Zeitmultiplexen) oder Varianten oder Ableitungen davon oder anderen Mobilfunkdienststandards bereitgestellt werden. Die drahtlose Konnektivität (oder drahtlose Schnittstelle) 1674 bezieht sich auf die drahtlose Konnektivität, die keine Mobilfunkkonnektivität ist, und kann persönliche Netze (wie z. B. Bluetooth, Nahfeld etc.), lokale Netze (wie z. B. Wi-Fi) und/oder Fernnetze (wie z. B. WiMax) oder eine andere drahtlose Kommunikation umfassen.
  • Peripheriegeräteverbindungen 1680 umfassen Hardware-Schnittstellen und -Konnektoren sowie Software-Komponenten (z. B. Treiber, Protokollstapel) zum Herstellen von Peripheriegeräteverbindungen. Es versteht sich, dass die Rechnervorrichtung 1600 sowohl eine Peripherievorrichtung (”zu” 1682) zu anderen Rechnervorrichtungen sein kann als auch mit Peripherievorrichtungen (”von” 1684) verbunden sein kann. Die Rechnervorrichtung 1600 weist üblicherweise einen ”Andock”-Konnektor zum Verbinden mit anderen Rechnervorrichtungen zu Zwecken wie z. B. Verwalten (z. B. Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Rechnervorrichtung 1600 auf. Des Weiteren kann ein Andockkonnektor ermöglichen, dass die Rechnervorrichtung 1600 mit bestimmten Peripheriegeräten verbunden wird, die es der Rechnervorrichtung 1600 ermöglichen, die Inhaltausgabe zum Beispiel an audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem patentrechtlich geschützten Andockkonnektor oder einer anderen patentrechtlich geschützten Verbindungs-Hardware kann die Rechnervorrichtung 1600 Peripheriegeräteverbindungen 1680 über gängige oder standardbasierte Konnektoren herstellen. Gängige Typen können einen Universal-Serial-Bus(USB-)Konnektor (der jede einer Anzahl von unterschiedlichen Hardware-Schnittstellen aufweisen kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen umfassen.
  • Eine Bezugnahme in der Beschreibung auf ”eine der Ausführungsformen”, ”eine Ausführungsform”, ”einige Ausführungsformen” oder ”weitere Ausführungsformen” bedeutet, dass ein spezielles Merkmal, eine spezielle Struktur oder ein spezielles Charakteristikum, das/die in Zusammenhang mit der Ausführungsform beschrieben wird, zumindest in einigen Ausführungsformen, jedoch nicht notwendigerweise in sämtlichen Ausführungsformen enthalten ist. Die häufigen Verwendungen von ”eine der Ausführungsformen”, ”eine Ausführungsform” oder ”einige Ausführungsformen” beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsformen. Wenn in der Beschreibung eine Komponente, ein Merkmal, eine Struktur oder ein Charakteristikum enthalten sein ”kann”, ”dürfte” oder ”könnte”, ist es nicht erforderlich, dass diese spezielle Komponente, dieses spezielle Merkmal oder diese spezielle Struktur oder dieses spezielle Charakteristikum enthalten ist. Wenn in der Beschreibung oder in den Ansprüchen auf ”eine” oder ”ein” Element Bezug genommen wird, bedeutet dies nicht, dass es nur eines dieser Elemente gibt. Wenn in der Beschreibung oder in den Ansprüchen auf ”ein weiteres” Element Bezug genommen wird, wird dadurch nicht ausgeschlossen, dass es mehr als eines des weiteren Elements gibt.
  • Ferner können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken auf jede geeignete Weise zu einer oder mehreren Ausführungsformen kombiniert werden. Zum Beispiel kann eine erste Ausführungsform mit einer zweiten Ausführungsform kombiniert werden, wobei sich die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken, die den zwei Ausführungsformen zugeordnet sind, nicht gegenseitig ausschließen.
  • Des Weiteren können zur Vereinfachung der Darstellung und Diskussion bekannte Energie-/Masseverbindungen zu Integrierte-Schaltungs(integrated circuit – IC)-Chips und anderen Komponenten in den dargelegten Figuren gezeigt oder nicht gezeigt sein, um die Offenlegung nicht zu verkomplizieren. Ferner können Anordnungen in Form von Blockschaltbildern gezeigt sein, um die Offenlegung nicht zu verkomplizieren und auch im Hinblick auf die Tatsache, dass spezifische Details hinsichtlich der Implementierung solcher Blockschaltbild-Anordnungen in hohem Maße von der Plattform abhängig sind, in die die vorliegende Offenlegung zu implementieren ist (d. h. solche spezifischen Details sollten in den Kenntnisbereich eines Fachmanns auf dem Sachgebiet fallen). Wenn spezifische Details (wie z. B. Schaltungen) dargelegt werden, um beispielhafte Ausführungsformen der Offenlegung zu beschreiben, ist es für einen Fachmann auf dem Sachgebiet offensichtlich, dass die Offenlegung auch ohne diese oder mit Varianten dieser spezifischen Details in die Praxis umgesetzt werden kann. Die Beschreibung darf daher nur als Veranschaulichung und nicht als Einschränkung verstanden werden.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Spezifische Details in den Beispielen können an jeder Stelle in einer oder mehreren Ausführungsformen verwendet werden. Sämtliche optionalen Merkmale der hier beschriebenen Einrichtungen können auch bei einem Verfahren oder Prozess implementiert werden.
  • Zum Beispiel ist eine Einrichtung vorgesehen, die umfasst: eine erste Brücke, die mit einer ersten Last zu koppeln ist; eine erste Impulsbreitenmodulations(PWM)-Schaltung zum Treiben der ersten Brücke; eine zweite Brücke, die mit einer zweiten Last zu koppeln ist; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitale Wort gesteuert wird, dass von einem zweiten digitalen Wort getrennt ist, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist.
  • Bei einer Ausführungsform umfasst die Einrichtung ferner einen Analog-Digital-Wandler (ADC), der mit der ersten Brücke gekoppelt ist. Bei einer Ausführungsform umfasst die Einrichtung ferner einen digitalen Controller zum Erzeugen eines ersten digitalen Worts, wobei der digitale Controller mit dem ADC gekoppelt ist. Bei einer Ausführungsform umfasst die Einrichtung ferner eine erste digitale Verzögerungsleitung zum Liefern eines ersten Eingangs zu der ersten PWM-Schaltung, wobei die erste digitale Verzögerungsleitung eine Ausbreitungsverzögerung des ersten Eingangs entsprechend dem ersten digitalen Wort steuert. Bei einer Ausführungsform umfasst die Einrichtung ferner eine logische Einheit zum Einstellen eines ersten Verzögerungsworts und zum Erzeugen des zweiten Verzögerungsworts.
  • Bei einer Ausführungsform umfasst die Einrichtung ferner eine zweite Verzögerungsleitung zum Liefern eines zweiten Eingangs zu der zweiten PWM-Schaltung, wobei die zweite Verzögerungsleitung eine Ausbreitungsverzögerung des zweiten Eingangs entsprechend dem zweiten digitalen Wort steuert. Bei einer Ausführungsform modifiziert die logische Einheit einen Kalibrierungsfaktor des zweiten digitalen Worts, wobei der Kalibrierungsfaktor systematische Offsets in Zusammenhang mit der ersten und der zweiten Brücke kompensiert. Bei einer Ausführungsform wird der ADC einem Zeitinterleaving mit der ersten und der zweiten Brücke unterzogen. Bei einer Ausführungsform umfasst die Einrichtung ferner einen weiteren ADC, die mit der zweiten Brücke gekoppelt ist, wobei der weitere ADC mit einer Frequenz arbeitet, die langsamer ist als eine Frequenz des ADC.
  • Bei einer Ausführungsform umfasst die Einrichtung ferner eine digitale Verzögerungsleitung zum Liefern eines ersten und eines zweiten Eingangs jeweils zu der ersten und der zweiten PWM-Schaltung, wobei die digitale Verzögerungsleitung eine Ausbreitungsverzögerung des ersten Eingangs entsprechend dem ersten digitalen Wort steuert und wobei die digitale Verzögerungsleitung eine Ausbreitungsverzögerung des zweiten Eingangs entsprechend dem zweiten digitalen Wort steuert. Bei einer Ausführungsform unterscheidet sich das erste digitale Wort von dem zweiten digitalen Wort. Bei einer Ausführungsform ist das erste digitale Wort identisch mit dem zweiten digitalen Wort.
  • Bei einem weiteren Beispiel ist ein System vorgesehen, das umfasst: eine Speichereinheit; und einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor einen Regler für eine verteilte Spannung entsprechend der oben diskutierten Einrichtung aufweist. Bei einer Ausführungsform umfasst das System ferner: eine drahtlose Schnittstelle zum kommunikativen Koppeln des Prozessors mit einer weiteren Vorrichtung. Bei einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit. Bei einer Ausführungsform ist die Anzeigeeinheit ein Touchscreen.
  • Bei einem weiteren Beispiel ist ein Stacked-Die vorgesehen, das umfasst: ein erstes Die, das einen ersten Prozessor umfasst; ein zweites Die, das umfasst: einen zweiten Prozessor, wobei der zweite Prozessor auf dem ersten Prozessor gestapelt ist und über Silizium-Durchkontaktierungen (TSVs) kommunikativ mit dem ersten Prozessor gekoppelt ist; eine erste Brücke; eine zweite Brücke; eine erste Impulsbreitenmodulations(PWM)-Schaltung zum Treiben der ersten Brücke; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitalen Wort gesteuert wird, das von einem zweiten digitalen Wort getrennt ist, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist; und ein Speicher-Die, das mit dem zweiten Die gekoppelt ist, wobei das Speicher-Die einen ersten und einen zweiten Spannungsbereich aufweist, wobei die erste Brücke die Energieversorgung für den ersten Spannungsbereich treibt und wobei die zweite Brücke eine zweite Energieversorgung für den zweiten Spannungsbereich treibt.
  • Bei einer Ausführungsform umfasst das Stacked-Die ferner ein Energieverwaltungs-Die, das mit dem ersten Die gekoppelt ist, wobei das Energieverwaltungs-Die einen Analog-Digital-Wandler (ADC) umfasst. Bei einer Ausführungsform umfasst das Energieverwaltungs-Die einen digitalen Controller zum Erzeugen des ersten digitalen Worts, wobei der digitale Controller mit dem ADC gekoppelt ist. Bei einer Ausführungsform umfasst das Energieverwaltungs-Die ferner eine erste Verzögerungsleitung zum Liefern eines ersten Eingangs zu der ersten PWM-Schaltung, wobei die erste digitale Verzögerungsleitung eine Ausbreitungsverzögerung des ersten Eingangs entsprechend dem ersten digitalen Wort steuert. Bei einer Ausführungsform umfasst das Energieverwaltungs-Die ferner eine logische Einheit zum Einstellen des ersten Verzögerungsworts und zum Erzeugen des zweiten Verzögerungsworts. Bei einer Ausführungsform umfasst das Energieverwaltungs-Die ferner eine zweite Verzögerungsleitung zum Liefern eines zweiten Eingangs zu der zweiten PWM-Schaltung, wobei die zweite Verzögerungsleitung eine Ausbreitungsverzögerung des zweiten Eingangs entsprechend dem zweiten digitalen Wort steuert.
  • Bei einem weiteren Beispiel ist ein System vorgesehen, das umfasst: eine Speichereinheit; und einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor ein Stacked-Die entsprechend dem oben diskutierten Stacked-Die aufweist. Bei einer Ausführungsform umfasst das System ferner: eine drahtlose Schnittstelle zum kommunikativen Koppeln des Prozessors mit einer weiteren Vorrichtung. Bei einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit. Bei einer Ausführungsform ist die Anzeigeeinheit ein Touchscreen.
  • Es ist eine Zusammenfassung vorgesehen, die es dem Leser ermöglicht, die Natur und das Wesentliche der technischen Offenlegung zu erkennen. Die Zusammenfassung wird unter der Voraussetzung vorgelegt, dass diese nicht als den Schutzumfang oder den Sinn der Ansprüche einschränkend verwendet wird. Die folgenden Patentansprüche sind hierdurch in die detaillierte Beschreibung einbezogen, wobei jeder Patentanspruch als separate Ausführungsform für sich allein steht.

Claims (22)

  1. Einrichtung, die umfasst: eine erste Brücke, die mit einer ersten Last zu koppeln ist; eine erste Impulsbreitenmodulations(PWM)-Schaltung zum Treiben der ersten Brücke; eine zweite Brücke, die mit einer zweiten Last zu koppeln ist; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitalen Wort gesteuert wird, das von einem zweiten digitalen Wort getrennt ist, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist.
  2. Einrichtung nach Anspruch 1, die ferner einen Analog-Digital-Wandler (ADC), der mit der ersten Brücke gekoppelt ist, umfasst.
  3. Einrichtung nach Anspruch 2, die ferner einen digitalen Controller zum Erzeugen des ersten digitalen Worts umfasst, wobei der digitale Controller mit dem ADC gekoppelt ist.
  4. Einrichtung nach Anspruch 3, die ferner eine erste digitale Verzögerungsleitung zum Liefern eines ersten Eingangs zu der ersten PWM-Schaltung umfasst, wobei die erste digitale Verzögerungsleitung eine Ausbreitungsverzögerung des ersten Eingangs entsprechend dem ersten digitalen Wort steuert.
  5. Einrichtung nach Anspruch 4, die ferner eine logische Einheit zum Einstellen des ersten Verzögerungsworts und zum Erzeugen des zweiten Verzögerungsworts umfasst.
  6. Einrichtung nach Anspruch 5, die ferner eine zweite Verzögerungsleitung zum Liefern eines zweiten Eingangs zu der zweiten PWM-Schaltung umfasst, wobei die zweite Verzögerungsleitung eine Ausbreitungsverzögerung des zweiten Eingangs entsprechend dem zweiten digitalen Wort steuert.
  7. Einrichtung nach Anspruch 4, wobei die logische Einheit einen Kalibrierungsfaktor des zweiten digitalen Worts modifiziert, wobei der Kalibrierungsfaktor systematische Offsets in Zusammenhang mit der ersten und der zweiten Brücke kompensiert.
  8. Einrichtung nach Anspruch 2, wobei der ADC einem Zeitinterleaving mit der ersten und der zweiten Brücke unterzogen ist.
  9. Einrichtung nach Anspruch 2, die ferner einen weiteren ADC, der mit der zweiten Brücke gekoppelt ist, umfasst, wobei der weitere ADC bei einer Frequenz arbeitet, die langsamer ist als die Frequenz des ADC.
  10. Einrichtung nach Anspruch 3, die ferner eine digitale Verzögerungsleitung zum Liefern eines ersten und eines zweiten Eingangs jeweils zu der ersten und der zweiten PWM-Schaltung umfasst, wobei die digitale Verzögerungsleitung eine Ausbreitungsverzögerung des ersten Eingangs entsprechend dem ersten digitalen Wort steuert und wobei die digitale Verzögerungsleitung eine Ausbreitungsverzögerung des zweiten Eingangs entsprechend dem zweiten digitalen Wort steuert.
  11. Einrichtung nach Anspruch 1, wobei sich das erste digitale Wort von dem zweiten digitalen Wort unterscheidet.
  12. Einrichtung nach Anspruch 1, wobei das erste digitale Wort mit dem zweiten digitalen Wort identisch ist.
  13. Stacked-Die, das umfasst: ein erstes Die, das einen ersten Prozessor umfasst; ein zweites Die, das umfasst: einen zweiten Prozessor, wobei der zweite Prozessor auf dem ersten Prozessor gestapelt ist und über Silizium-Durchkontaktierungen (TSVs) kommunikativ mit dem ersten Prozessor gekoppelt ist; eine erste Brücke; eine zweite Brücke; eine erste Impulsbreitenmodulations(PWM)-Schaltung zum Treiben der ersten Brücke; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitalen Wort, das von einem zweiten digitalen Wort getrennt ist, gesteuert wird, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist; und ein Speicher-Die, das mit dem zweiten Die gekoppelt ist, wobei das Speicher-Die einen ersten und einen zweiten Spannungsbereich aufweist, wobei die erste Brücke eine Energieversorgung für den ersten Spannungsbereich treibt und wobei die zweite Brücke eine zweite Energieversorgung für den zweiten Spannungsbereich treibt.
  14. Stacked-Die nach Anspruch 13, das ferner ein Energieverwaltungs-Die, welches mit dem ersten Die gekoppelt ist, umfasst, wobei das Energieverwaltungs-Die einen Analog-Digital-Wandler (ADC) umfasst.
  15. Stacked-Die nach Anspruch 14, wobei das Energieverwaltungs-Die einen digitalen Controller zum Erzeugen des ersten digitalen Worts umfasst, wobei der digitale Controller mit dem ADC gekoppelt ist.
  16. Stacked-Die nach Anspruch 15, wobei das Energieverwaltungs-Die ferner eine erste digitale Verzögerungsleitung zum Liefern eines ersten Eingangs zu der ersten PWM-Schaltung umfasst, wobei die erste digitale Verzögerungsleitung eine Ausbreitungsverzögerung des ersten Eingangs entsprechend dem ersten digitalen Wort steuert.
  17. Stacked-Die nach Anspruch 16, wobei das Energieverwaltungs-Die ferner eine logische Einheit zum Einstellen des ersten Verzögerungsworts und zum Erzeugen des zweiten Verzögerungsworts umfasst.
  18. Stacked-Die nach Anspruch 17, wobei das Energieverwaltungs-Die ferner eine zweite Verzögerungsleitung zum Liefern eines zweiten Eingangs zu der zweiten PWM-Schaltung umfasst, wobei die zweite Verzögerungsleitung eine Ausbreitungsverzögerung des zweiten Eingangs entsprechend dem zweiten digitalen Wort steuert.
  19. System, das umfasst: eine Speichereinheit; einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor ein Stacked-Die nach einem der Ansprüche 12 bis 18 aufweist; und eine drahtlose Schnittstelle zum kommunikativen Koppeln des Prozessors mit einer weiteren Vorrichtung.
  20. System nach Anspruch 19, das ferner eine Anzeigeeinheit umfasst.
  21. System, das umfasst: eine Speichereinheit; einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor einen Verteilte-Spannung-Regler entsprechend einem der Einrichtungsansprüche 1 bis 12 aufweist; und eine drahtlose Schnittstelle zum kommunikativen Koppeln des Prozessors mit einer weiteren Vorrichtung.
  22. System nach Anspruch 21, das ferner eine Anzeigeeinheit umfasst.
DE112015000530.7T 2014-03-20 2015-02-06 Master-Slave-Digitalspannungsregler Active DE112015000530B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/220,881 2014-03-20
US14/220,881 US9397566B2 (en) 2014-03-20 2014-03-20 Master-slave digital voltage regulators
PCT/US2015/014854 WO2015142437A1 (en) 2014-03-20 2015-02-06 Master-slave digital voltage regulators

Publications (2)

Publication Number Publication Date
DE112015000530T5 true DE112015000530T5 (de) 2016-10-13
DE112015000530B4 DE112015000530B4 (de) 2023-07-06

Family

ID=54143023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000530.7T Active DE112015000530B4 (de) 2014-03-20 2015-02-06 Master-Slave-Digitalspannungsregler

Country Status (5)

Country Link
US (2) US9397566B2 (de)
CN (1) CN106030434B (de)
DE (1) DE112015000530B4 (de)
TW (1) TWI568158B (de)
WO (1) WO2015142437A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948186B2 (en) 2014-03-20 2018-04-17 Intel Corporation Master-slave digital voltage regulators

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106183889B (zh) * 2016-08-01 2018-12-14 南京铁道职业技术学院 基于msp430的机车电机调速模拟装置及其工作方法
KR102535076B1 (ko) * 2016-08-25 2023-05-19 아나로그 디바이시즈 인코포레이티드 원격 버스 활성화를 위한 시스템들 및 기술들
DE102019108175A1 (de) * 2019-03-29 2020-10-01 Intel Corporation Vorrichtung zum kalibrieren eines zeitverschachtelten analog-zu-digital-wandlers
US11469666B2 (en) * 2019-10-01 2022-10-11 Allegro Microsystems, Llc Converter digital control circuit with adaptive feedforward compensation
US11595027B2 (en) * 2021-03-01 2023-02-28 Nxp Usa, Inc. High frequency pulse width modulation shaping

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174534A (en) 1978-01-20 1979-11-13 Northern Telecom Limited Master-slave voltage regulator employing pulse width modulation
US6157093A (en) * 1999-09-27 2000-12-05 Philips Electronics North America Corporation Modular master-slave power supply controller
JP4413469B2 (ja) * 2002-04-10 2010-02-10 富士通テレコムネットワークス株式会社 トラッキング制御電源システム
US7249267B2 (en) * 2002-12-21 2007-07-24 Power-One, Inc. Method and system for communicating filter compensation coefficients for a digital power control system
CN100511948C (zh) * 2004-02-12 2009-07-08 大动力公司 传送数字电源控制系统的滤波器补偿系数的方法和系统
WO2006046372A1 (ja) * 2004-10-29 2006-05-04 Rohm Co., Ltd スイッチングレギュレータ制御回路、それを用いたスイッチングレギュレータ、およびスイッチング信号生成装置
US7141956B2 (en) 2005-03-18 2006-11-28 Power-One, Inc. Digital output voltage regulation circuit having first control loop for high speed and second control loop for high accuracy
US7688607B2 (en) 2005-09-30 2010-03-30 Volterra Semiconductor Corporation Voltage regulator with inductor banks
WO2008088924A2 (en) * 2007-01-19 2008-07-24 Astec International Limited Centralized controller, power manager and dc-dc switching cells for on-board power systems
CN102201699A (zh) * 2010-03-23 2011-09-28 百富(澳门离岸商业服务)有限公司 具有提供数字闭环功率控制的数字电源管理器的分布式供电系统
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
EP2445110B1 (de) * 2010-10-22 2014-05-14 ABB Research Ltd Gate-Treibereinheit für eine elektrische Schaltvorrichtung
US9229466B2 (en) * 2011-12-31 2016-01-05 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US8587340B2 (en) * 2012-03-27 2013-11-19 Micron Technology, Inc. Apparatuses including scalable drivers and methods
US9397566B2 (en) 2014-03-20 2016-07-19 Intel Corporation Master-slave digital voltage regulators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948186B2 (en) 2014-03-20 2018-04-17 Intel Corporation Master-slave digital voltage regulators

Also Published As

Publication number Publication date
TW201603466A (zh) 2016-01-16
DE112015000530B4 (de) 2023-07-06
CN106030434B (zh) 2018-08-24
WO2015142437A1 (en) 2015-09-24
CN106030434A (zh) 2016-10-12
US20150270777A1 (en) 2015-09-24
US9397566B2 (en) 2016-07-19
US20170025953A1 (en) 2017-01-26
US9948186B2 (en) 2018-04-17
TWI568158B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
DE102014001268B4 (de) Leistungsarchitektur mit mehrfach-spannungsidentifizierung (vid), digital synthetisierbarer low-droput-regler und vorrichtung zur verbesserung der zuverlässigkeit von power-gates
DE112015000530B4 (de) Master-Slave-Digitalspannungsregler
DE112013007457B4 (de) Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens
DE102015218359B4 (de) Verzahnte ladungspumpe mit doppelausgang, spannungsversorgungssystem und hochfrequenzmodul
DE112013007290T5 (de) Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler
KR101698047B1 (ko) 전압 조정기를 위한 펄스 폭 모듈러
DE102019113519A1 (de) Kontinuierlichen Ausgangszufuhrstrom erzeugender Schaltregler und Betriebsverfahren für denselben
DE102013114097A1 (de) Vorgelagerte Schaltregler-Steuereinheit zum vorübergehenden Speichern von Strom
DE112019002524T5 (de) Drosseln von komponenten über prioritätenreihenfolgen
DE202009009853U1 (de) System zum korrekten Erhöhen von Stromaufteilung
DE202009009855U1 (de) Hinzufügen und Entfernen von Phasen bei der Stromaufteilung
DE202009009856U1 (de) Aktive Droop-Strom-Aufteilung
DE112005000388T5 (de) Vielseitiger und intelligenter Leistungssteller
DE202015009993U1 (de) Parallel geschalteter integrierter Spannungsregler
DE202015001474U1 (de) Versatztoleranten Taktrückgewinnungsarchitektur
DE112019002303T5 (de) Selbstoptimierende nullstrom-detektionsschaltung
DE112016004479T5 (de) Mehrphasen-abwärtswandler mit fehlerrückkopplung individueller phasenausgangsspannungen mit transkonduktanzverstärker
DE112019002319T5 (de) Niederleistungstakt-gate-schaltung
DE102014003662A1 (de) Spreizspektrum-Vorrichtung für einen Spannungsregler
DE112013007055T5 (de) Spannungsregler mit einer Mitkopplungs- und Rückkopplungssteuerung
DE112016002891T5 (de) Eine skalierbare Kreuzschienenvorrichtung und ein Verfahren zum Anordnen von Kreuzschienenschaltungen
DE112019002321T5 (de) Vollständig digitaler spannungsgenerator mit geschlossenem regelkreis
DE112020001948T5 (de) Resonanter on-package-schaltkondensator-spannungsregler mit hoher bandbreite
DE112019002561T5 (de) Dual-Power I/O-Sender
DE112018006660T5 (de) Schutzschaltkreis zum entkoppeln einer niederspannungsschaltung von einer hochspannungsschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G05F0001560000

Ipc: H02M0003157000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final