DE202015009993U1

DE202015009993U1 - Parallel geschalteter integrierter Spannungsregler

Info

Publication number: DE202015009993U1
Application number: DE202015009993.9U
Authority: DE
Original assignee: Apple Inc
Current assignee: Apple Inc
Priority date: 2014-02-05
Filing date: 2015-01-09
Publication date: 2022-09-08
Anticipated expiration: 2025-01-10
Also published as: TWI558081B; DE112015000661T5; CN105960617A; KR101873137B1; US9397567B2; US20150222182A1; TW201537881A; WO2015119739A1; KR20160114117A; CN105960617B

Abstract

Integrierte Schaltung, umfassend:
eine Lastschaltung; und
einen internen Spannungsregler, der mit der Lastschaltung an einem Versorgungsspannungsknoten gekoppelt ist, wobei die integrierte Schaltung ferner einen Eingang umfasst, der konfiguriert ist, um eine Spannung von einem externen Spannungsregler an den Versorgungsspannungsknoten bereitzustellen, wobei der interne Spannungsregler konfiguriert ist, um als Reaktion auf ein Bestimmen, dass eine durch den externen Spannungsregler bereitgestellte Ausgangsspannung unter einem vorbestimmten Schwellenwert liegt, Strom an die Lastschaltung bereitzustellen, wobei der interne Spannungsregler eine Impulserzeugungsschaltung umfasst, die konfiguriert ist, um als Reaktion auf ein Bestimmen, dass die durch den externen Spannungsregler bereitgestellte Ausgangsspannung unter dem vorbestimmten Schwellenwert liegt, eine Anzahl von Impulsen zu erzeugen, wobei die Impulserzeugungsschaltung eine Vortreiberschaltung, einen Pull-up-Transistor und einen Pull-down-Transistor umfasst, die mit einem Ausgangsknoten gekoppelt sind, wobei die Impulserzeugungsschaltung konfiguriert ist, um während der Erzeugung eines Impulses den Pull-up-Transistor N+1-mal zu aktivieren, den Pull-down-Transistor N-mal zu aktivieren und den Ausgangsknoten an einem Ende des Impulses im Tri-State zu halten, wobei N ein ganzzahliger Wert ist.

Description

HINTERGRUND
Technisches Gebiet
Die Offenbarung ist auf elektronische Schaltungen gerichtet und genauer auf Spannungsregler zum Verteilen von Energie an integrierte Schaltungen.
Beschreibung der verwandten Technik
Bei einem Spannungsregler handelt es sich um eine Schaltung, die eine Quellenspannung empfängt und einer Lastschaltung (d. h. der Schaltung, welche die durch den Regler bereitgestellte Energie verbraucht) eine geregelte Ausgangsspannung bereitstellt. Insbesondere soll die Schaltung die Ausgangsspannung bei einem festgelegten Wert bereitstellen, wobei die Schwankung innerhalb eines festgelegten Bereichs liegt.
Es gibt viele verschiedene Typen von Spannungsreglern. Ein bestimmter Typ ist als ein Linearregler bekannt, der typischerweise eine Ausgangsspannung bereitstellt, die niedriger als die Eingangsspannung ist. Der Eingangsstrom und der Ausgangsstrom sind für einen linearen Spannungsregler im Wesentlichen gleich. Wegen der im Wesentlichen gleichen Eingangs- und Ausgangsströme verbrauchen Linearregler verglichen mit der Menge an Energie, die der Lastschaltung zugeführt wird, eine erhebliche Menge an Energie, und somit wird zusätzliche Energie verschwendet.
Schaltregler stellen einen weiteren Typ eines gemeinhin verwendeten Spannungsreglers dar. Ein Schaltregler kann eine DC-Eingangsspannung (Gleichstrom-Eingangsspannung) empfangen und eine DC-Ausgangsspannung in einer Anzahl unterschiedlicher Phasen bereitstellen. Jede Phase kann einer Spule entsprechen, wobei jede Spule mit einem Ausgangsknoten des Reglers gekoppelt ist. In einem beispielhaften Schaltregler kann die Ausgangsspannung für einen Abschnitt eines Zyklus durch eine erste Spule, dann durch eine zweite Spule und so weiter bereitgestellt werden. Schaltschaltungen innerhalb des Reglers können von einer Spule zur nächsten schalten, um dem Ausgangsknoten die Ausgangsspannung zuzuführen. Schaltregler sind typischerweise energieeffizienter als Linearregler, da sie derart gestaltet werden können, dass die Ausgangsleistung im Wesentlichen gleich der Eingangsleistung ist.
Schaltregler können auch als Aufwärtsregler oder Abwärtsregler implementiert sein. Bei einem Aufwärtsregler kann die bereitgestellte Ausgangsspannung größer als die empfangene Eingangsspannung sein, wobei der Eingangsstrom größer als der Ausgangsstrom ist. Umgekehrt kann bei einem Abwärtsregler die Ausgangsspannung niedriger als die Eingangsspannung sein, wobei der Ausgangsstrom größer als der Eingangsstrom ist.
ZUSAMMENFASSUNG
Ein Verfahren und eine Einrichtung zum Erweitern eines externen Spannungsreglers um einen parallel geschalteten, integrierten Spannungsregler werden offenbart. In einer bestimmten Ausführungsform schließt eine integrierte Schaltung (IC) eine mit einem Versorgungsspannungsknoten gekoppelte Lastschaltung ein. Der Versorgungsspannungsknoten ist elektrisch gekoppelt, um eine Versorgungsspannung von einem externen Spannungsregler zu empfangen. Die IC schließt zudem einen parallel geschalteten, integrierten Spannungsregler ein, der mit dem Versorgungsspannungsknoten gekoppelt und auf demselben IC-Bauteil implementiert ist wie die Lastschaltung. Wenn der externe Spannungsregler die Versorgungsspannung innerhalb eines festgelegten Bereichs eines festgelegten Wertes liefert, kann der integrierte Spannungsregler inaktiv sein. Wenn jedoch die Versorgungsspannung unter einen festgelegten Wert fällt (z. B. als Reaktion auf einen plötzlichen Anstieg beim Strombedarf von der Lastschaltung) kann der integrierte Spannungsregler beginnen, der Last Strom zu liefern. Dies kann verursachen, dass die Versorgungsspannung innerhalb ihres festgelegten Bereichs des festgelegten Wertes zurückkehrt, während der externe Spannungsregler ausreichend Zeit erhält, um auf den angestiegenen Strombedarf zu reagieren. Somit können Spannungsregeldifferenzen an der Versorgungsspannung minimiert werden.
Ein Verfahren schließt ein, dass ein externer Spannungsregler einem Versorgungsspannungsknoten auf einer IC eine Versorgungsspannung bereitstellt. Das Verfahren schließt ferner ein Überwachen der Spannung auf dem Versorgungsknoten ein. Die IC schließt einen darauf integrierten, zweiten Spannungsregler ein, der in einer Parallelschaltungskonfiguration mit dem externen Spannungsregler angeordnet ist (d. h. der Ausgang des internen Spannungsreglers ist auch mit dem Versorgungsspannungsknoten auf der IC gekoppelt). Wenn die Spannung auf dem Versorgungsknoten unter einen Schwellenwertpegel fällt (z. B. aufgrund eines schnellen Anstiegs beim Strombedarf von der Lastschaltung) kann der integrierte Spannungsregler beginnen, der Lastschaltung über den Versorgungsspannungsknoten Strom zu liefern. Dies kann die Größe und Dauer jeglicher Spannungsregeldifferenz auf dem Versorgungsspannungsknoten minimieren. Strom kann durch den integrierten Spannungsrtegler für eine Dauer bereitgestellt werden, die ausreichend ist, um es dem externen Spannungsregler zu erlauben, auf sich ändernde Bedingungen an der Last zu reagieren. Der integrierte Spannungsregler kann mit dem Bereitstellen von Strom für die Last zu einem Zeitpunkt aufhören, der auf die Bedingungen folgt, die auslösten, dass er beginnt, Strom bereitzustellen.
Figurenliste
Die folgende, detaillierte Beschreibung nimmt Bezug auf die begleitenden Zeichnungen, die nun kurz beschrieben werden.

1 ist ein Blockdiagramm einer bestimmten Ausführungsform eines Systems, das einen mit einer integrierten Schaltung (IC) gekoppelten, externen Spannungsregler einschließt.
2A und 2B sind Diagramme, die unterschiedliche Ausführungsformen eines Impuls erzeugenden Schaltkreises veranschaulichen, die in einer bestimmten Ausführungsform eines integrierten Spannungsreglers verwendet werden.
3 ist eine graphische Veranschaulichung des Betriebs einer bestimmten Ausführungsform eines externen Spannungsreglers ohne Erweiterung um einen internen Spannungsregler.
4 ist eine graphische Veranschaulichung des Betriebs einer bestimmten Ausführungsform eines Systems mit einem externen Spannungsregler und einer IC mit einem integrierten Spannungsregler.
5 ist eine weitere graphische Veranschaulichung des Betriebs einer bestimmten Ausführungsform eines Systems mit einem externen Spannungsregler und einer IC mit einem integrierten Spannungsregler.
6 ist eine Veranschaulichung eines durch eine bestimmte Ausführungsform eines Impulserzeugungsschaltkreises, die in einer Ausführungsform eines integrierten Spannungsreglers verwendet wird, erzeugten Impulses.
7 ist ein Zustandsdiagramm, das den Betrieb einer bestimmten Ausführungsform eines Impulserzeugungsschaltkreises veranschaulicht.
8 ist ein Flussdiagramm, das den Betrieb einer bestimmten Ausführungsform eines Systems veranschaulicht, das einen externen Spannungsregler und einen auf einer IC implementierten, integrierten Spannungsregler einschließt.
9 ist ein Blockdiagramm einer bestimmten Ausführungsform eines beispielhaften Systems.

Obwohl der offenbarte Gegenstand in verschiedenen Modifikationen und alternativen Formen auftreten kann, sind spezifische Ausführungsformen davon in den Zeichnungen in beispielhafter Weise dargestellt und werden hierin im Detail beschrieben. Es sollte sich jedoch verstehen, dass die Zeichnungen und die detaillierte Beschreibung dazu nicht als den Gegenstand auf die bestimmte, offenbarte Form einschränkend gedacht sind, sondern dass die Erfindung im Gegenteil alle Modifikationen, Äquivalente und Alternativen abdecken soll, die in den Geist und den Umfang des offenbarten Gegenstandes fallen, wie er durch die angehängten Ansprüche definiert ist. Die hierin verwendeten Überschriften dienen nur organisatorischen Zwecken und sollen nicht verwendet werden, um den Umfang der Beschreibung einzuschränken. Wie in dieser Anmeldung verwendet, wird das Wort „können“ im ermöglichenden Sinn (d. h. „das Potential besitzend zu“ bedeutend) und nicht im zwingenden Sinn (d. h. „müssen“ bedeutend) verwendet. Gleichermaßen haben die Wörter „einschließen“, „einschließlich“ und „schließt ein“ die Bedeutung „einschließlich, jedoch nicht darauf beschränkt“.
Verschiedene Einheiten, Schaltungen oder andere Komponenten können als zum Durchführen einer oder mehrerer Aufgaben „konfiguriert“ beschrieben sein. In solchen Kontexten ist „konfiguriert“ eine breite Angabe von Struktur, die generell bedeutet, „Schaltlogik aufweisend, welche“ die Aufgabe oder Aufgaben während des Betriebs durchführt. Insofern kann die Einheit/Schaltung/Komponente so konfiguriert sein, dass sie die Aufgabe durchführt, selbst wenn die Einheit/Schaltung/Komponente derzeit nicht eingeschaltet ist. Im Allgemeinen kann der Schaltkreis, der die Struktur ausbildet, die „konfiguriert“ entspricht, Hardware-Schaltkreise und/oder einen Speicher einschließen, der Programmanweisungen speichert, die ausführbar sind, um den Betrieb zu implementieren. Der Speicher kann flüchtigen Speicher, wie beispielsweise statischen oder dynamischen Speicher mit wahlfreiem Zugriff, und/oder nichtflüchtigen Speicher, wie beispielsweise optischen oder magnetischen Plattendatenspeicher, Flash-Speicher, programmierbare Nur-Lese-Speicher usw. einschließen. Gleichermaßen können zur Zweckmäßigkeit in der Beschreibung verschiedene Einheiten/Schaltungen/Komponenten so beschrieben sein, dass sie eine Aufgabe oder Aufgaben durchführen. Solche Beschreibungen sollten so interpretiert werden, als würden sie den Ausdruck „konfiguriert“ enthalten. Das Nennen einer Einheit/Schaltung/Komponente, die konfiguriert ist, eine oder mehr Aufgaben durchzuführen, soll sich ausdrücklich nicht auf eine Interpretation nach 35 U.S.C. § 112, Absatz (f) für diese Einheit/Schaltung/Komponente beziehen.
DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Die vorliegende Offenbarung ist auf einen parallel geschalteten, integrierten Spannungsregler gerichtet, der in einer IC implementiert ist und in Verbindung mit einem externen Spannungsregler verwendet wird. Die einer Lastschaltung (z. B. einem System auf einem Chip oder SOC (system on a chip)) in der IC bereitgestellte Versorgungsspannung kann über einen Versorgungsspannungsknoten bereitgestellt werden, mit dem Ausgänge von sowohl dem externen als auch dem integrierten Spannungsregler gekoppelt sind. Während des Betriebs wird der externe Spannungsregler als die primäre Energiequelle für die Lastschaltung verwendet, wobei der integrierte Spannungsregler verwendet wird, um den externen Spannungsregler zu erweitern.
Externe Spannungsregler (External voltage regulators (EVRs)) besitzen typischerweise eine gute Effizienz. Externe Spannungsregler können jedoch auch unter langen Latenzzeiten beim Reagieren auf sich ändernde Bedingungen an der Lastschaltung leiden. Zum Beispiel ist ein externer Spannungsregler unter Umständen nicht in der Lage, zeitnah auf einen plötzlichen Anstieg beim Strombedarf durch die Lastschaltung zu reagieren, was zu einer Spannungsregeldifferenz führen kann. Externe Spannungsregler können zudem durch räumliche Kapazitätsanforderungen und Anforderungen der Platzierungsentfernung beschränkt sein.
Integrierte Spannungsregler (integrated voltage regulators (IVRs)) können bei gegebener Nähe zur Lastschaltung erheblich bessere Latenzzeitcharakteristika als EVRs besitzen. Unter Verwendung desselben Beispiels wie vorstehend kann ein IVR rascher auf einen plötzlichen Anstieg beim Strombedarf durch die Lastschaltung reagieren und kann in vielen Fällen Spannungsregeldifferenzen vermeiden, die bei einem EVR auftreten können. Ein IVR besitzt jedoch typischerweise erheblich engere Anforderungen hinsichtlich Kapazität und Magnetik als ein EVR, wodurch deren Gestaltung und Implementierung kompliziert wird.
Somit wird in der vorliegenden Offenbarung ein IVR verwendet, um einen EVR zu erweitern. Die aus sowohl dem EVR als auch dem IVR ausgegebenen Ströme werden parallel kurzgeschlossen (shunted). Der EVR kann als die primäre Energiequelle für die Lastschaltung verwendet werden, die auf derselben IC wie der IVR implementiert ist. Der IVR kann jedoch auf sich ändernde Lastbedingungen, wie beispielsweise rasch ansteigenden Strombedarf, reagieren, indem an die Last zusätzlicher Strom geliefert wird, der die Dauer und Größe von Spannungsregeldifferenzen verhindern oder zumindest verringern kann. Der zusätzliche Strom kann durch den IVR für eine Dauer geliefert werden, die ausreichend ist, um es dem EVR zu erlauben, auf die sich ändernden Lastbedingungen zu reagieren. Wenn der EVR Energie innerhalb einer festgelegten Toleranz bereitstellt (z. B. 1,0 Volt, ± 5 %), kann der parallel geschaltete IVR (shunt IVR (SIVR)) inaktiv sein, ohne dass dem Versorgungsspannungsknoten Strom bereitgestellt wird.
Das Erweitern des EVR um den SIVR kann zu weniger strengen Gestaltungsanforderungen für beide Schaltungen führen. Wie jedoch für den Fachmann ersichtlich sein wird, kann das Implementieren des SIVR, um den EVR zu erweitern, zu zusätzlichen Gestaltungsüberlegungen führen, die andernfalls nicht vorhanden sind, wenn nur ein EVR oder ein IVR verwendet wird.
Unter Hinwendung zu 1 wird nun ein Blockdiagramm einer bestimmten Ausführungsform eines Systems gezeigt, das eine IC und einen EVR einschließt. In der gezeigten Ausführungsform ist ein EVR 18 mit einem Versorgungsspannungsknoten in einer IC 10 gekoppelt, wobei letzterer in einer Packung 5 implementiert ist. Der EVR 18 in der gezeigten Ausführungsform schließt einen Vierphasen-DC-DC-Abwärtswandler 181 ein (für jede der Spulen L1 bis L4 ein einzelner Phasenausgang). Es wird jedoch festgehalten, dass die Offenbarung nicht auf Spannungsregler des DC-DC-Abwärtswandlertyps beschränkt ist. Im Gegenteil kann die Offenbarung mit praktisch jedem Typ von Schaltkreis oder Quelle implementiert werden, der zur Verwendung als eine externe Spannungsquelle für eine IC geeignet ist.
Die IC 10 in der gezeigten Ausführungsform ist in der Packung 5 implementiert, bei der es sich um jeden Typ von Packung handeln kann, der zum Beinhalten einer IC geeignet ist. Die Packung 5 schließt zudem eine elektrische Entkopplungskapazität ein, die hier als verschiedene Beispiele von C_Dcap gezeigt ist. Eine oder mehrere Spulen können zudem innerhalb der Packung 5 implementiert sein, wobei L5 ein stellvertretendes Beispiel darstellt.
Die in der gezeigten Ausführungsform durch den DC-DC-Abwärtswandler 181 bereitgestellte Versorgungsspannung kann auf einem Referenzspannungseingang beruhen. In der gezeigten Ausführungsform wird die Referenzspannung einem Digital-Analog-Wandler (digital-to-analog converter (DAC)) 182 als ein Digitalwort bereitgestellt. Das Digitalwort kann in eine Analogspannung umgewandelt und dem Referenzspannungseingang (REF) des DC-DC-Abwärtswandlers 181 bereitgestellt werden. Der DC-DC-Abwärtswandler 181 kann zudem durch den VSUP-Eingang eine Eingangsspannung empfangen. Die Eingangsspannung kann aus einer Batterie oder einem Akku oder einer anderen Quelle bereitgestellt werden, die für den EVR 18 extern ist.
Der DC-DC-Abwärtswandler 181 in der gezeigten Ausführungsform schließt zudem einen Rückführungseingang (feedback input (FB)) ein, der mit dem Versorgungsspannungsknoten gekoppelt ist. Ein Schaltkreis innerhalb des DC-DC-Abwärtswandlers 181 (hier nicht gezeigt) kann diese Rückführung verwenden, um auf Änderungen beim Strombedarf zu reagieren.
Die IC 10 in der gezeigten Ausführungsform schließt ein System auf einem Chip (system-on-a-chip (SOC)) 11 ein, bei dem es sich um die Lastschaltung handelt, der über den Versorgungsspannungsknoten Energie bereitgestellt wird. Das SOC 11 kann eine Anzahl unterschiedlicher Schaltungen darin einschließen, wie beispielsweise universelle Prozessoren, Graphikprozessoren, Speicheranordnungen, Eingabe/Ausgabe-Schaltungen (E/A-Schaltungen) und so weiter.
Ein SIVR 20 in der gezeigten Ausführungsform schließt einen mit dem Versorgungsspannungsknoten gekoppelten Ausgang ein. Obwohl in dieser bestimmten Zeichnung nur eine einzige Spule L5 gezeigt ist, wird festgehalten, dass der SIVR 20 auch als mehrphasiger (z. B. vier) DC-DC-Wandler implementiert sein kann, und somit mehrere Spulen mit dem Ausgangsknoten gekoppelt sein können. Der SIVR 20 in der gezeigten Ausführungsform kann Energie (VDDH) aus einer anderen Quelle empfangen, die sich nicht auf dem Chip befindet (und auch außerhalb der Packung liegen kann). Bei der Quelle, aus welcher der SIVR 20 Energie empfängt, kann es sich um einen anderen EVR, eine Batterie oder einen Akku oder eine andere geeignete Quelle handeln. Es wird festgehalten, dass im Falle dessen, dass es sich bei der Energiequelle für den SIVR 20 um einen anderen EVR handelt, die Regulierungsanforderungen an letzteren relativ locker sein können. Der SIVR 20 in der gezeigten Ausführungsform ist konfiguriert, einen Ausgangsstrom bei im Wesentlichen derselben Spannung wie der EVR 18 bereitzustellen.
Während des Betriebs des SOC 11 dient der EVR 18 als die primäre Energiequelle. Wenn Lastbedingungen während einer signifikanten Dauer relativ stabil sind, kann der durch das SOC 11 aufgenommene Strom durch den EVR 18 bei einer festgelegten Spannung geliefert werden. Wenn jedoch der Bedarf nach Strom durch das SOC 11 rasch ansteigt, sodass der EVR 18 nicht in der Lage ist, zeitnah auf die Änderung zu reagieren, kann der SIVR 20 aktiv werden. Der SIVR 20 kann Strom bereitstellen, um den Bedarf durch das SOC 11 zu erfüllen, während zudem Spannungsregeldifferenzen auf dem Versorgungsspannungsknoten, die andernfalls auftreten können, verringert werden.
In der gezeigten Ausführungsform schließt der SIVR 20 eine Vergleichsschaltung 23 ein. Die Vergleichsschaltung 23 kann in einer bestimmten Ausführungsform die auf dem Versorgungsspannungsknoten vorhandene Spannung mit einer Schwellenwertspannung vergleichen. Wenn die Spannung auf dem Versorgungsspannungsknoten unter die Schwellenwertspannung fällt, kann die Vergleichsschaltung 23 eine oder mehrere Angaben erzeugen, die eine Erzeugung von Strom durch den SIVR 20 verursachen, um den durch den EVR 18 bereitgestellten zu erhöhen. Bei dem Abfallen der Spannung auf dem Versorgungsknoten kann es sich um eine Spannungsregeldifferenz handeln, die durch eine Änderung beim durch das SOC 11 benötigten Strom verursacht wird. Der durch den SIVR 20 bereitgestellte Strom kann den Umfang der Spannungsregeldifferenz verringern und kann sogar verursachen, dass die Versorgungsspannung innerhalb festgelegter Toleranzgrenzen bleibt. Der SIVR 20 kann für eine Dauer mit dem Bereitstellen fortfahren, die es dem EVR 18 erlaubt, angemessen auf den sich ändernden Strombedarf zu reagieren. Die Dauer, während welcher der SIVR 20 dem Versorgungsspannungsknoten (und somit dem SOC 11) Strom bereitstellt, kann in manchen Ausführungsformen vorbestimmt sein, obwohl dies nicht notwendigerweise für alle Ausführungsformen der Fall ist.
In anderen Ausführungsformen kann anstelle des Vergleichens der Versorgungsspannung mit einer Schwellenwertspannung der Vergleicher 23 eine Spannungsänderungsrate während einer beliebigen, festgelegten Dauer ermitteln und kann den SIVR 20 veranlassen, dem SOC 11 auf Grundlage dieser Änderungsrate Strom bereitzustellen. In noch einer anderen Ausführungsform kann die Vergleichsschaltung 23 mehrere Parameter (z. B. sowohl die Versorgungsspannung als auch deren Änderungsrate) verwenden, um zu ermitteln, ob der SIVR 20 dem SOC 11 Strom bereitstellen soll.
Im Allgemeinen kann jeder geeignete Schaltkreis verwendet werden, um das Auftreten eines raschen Anstiegs beim durch das SOC 11 benötigten Strom zu ermitteln. Der Schaltkreis kann dann dem SIVR 20 eine Angabe bereitstellen, die seine Aktivierung und somit das Bereitstellen zusätzlichen Stroms daraus auf dem Versorgungsspannungsknoten verursacht. Der SIVR 20 kann den zusätzlichen Strom für eine begrenzte Zeit bereitstellen, die es dem EVR 18 erlaubt, vollständig auf den sich ändernden Bedarf des SOC 11 zu reagieren.
Es wird festgehalten, dass in 1 nur ein einziges Beispiel des SIVR 20 gezeigt ist. Die Offenbarung ist jedoch nicht auf ein einziges Beispiel beschränkt. In vielen ICs können mehrere Energiebereiche implementiert sein, von denen jeder bei einer Versorgungsspannung arbeitet, die sich in Hinblick auf die anderen unterscheidet. Dementsprechend können mehrere Beispiele des SIVR 20 implementiert sein. Zusätzlich können auch mehrere Beispiele des EVR 18 implementiert sein.
2A und 2B sind Diagramme, die jeweils unterschiedliche Ausführungsformen eines Impuls erzeugenden Schaltkreises veranschaulichen, die in einer bestimmten Ausführungsform eines integrierten Spannungsreglers verwendet werden. Jede der Impuls erzeugenden Schaltungen 201 und 202 kann verwendet werden, um den SIVR 20 zu implementieren. Jede Impuls erzeugende Schaltung kann eine Reihe von Impulsen erzeugen, die dem Versorgungsspannungsknoten über den Ausgangsknoten der Schaltungen (in beiden als V_out gezeigt) bereitgestellt werden, um dem SOC 11 Strom zu liefern.
Die Impulse können durch eine gegebene Ausführungsform einer Impuls erzeugenden Schaltung 201 oder 202 erzeugt werden, können durch entsprechende Treiberschaltungen 205 erzielt werden. Es wird festgehalten, dass in jeder der gezeigten Ausführungsformen der Einfachheit willen nur eine einzige Treiberschaltung 205 (und eine entsprechende Spule) gezeigt ist. Da, wie vorstehend festgehalten, der SIVR 20 als ein Mehrphasen-DC-DC-Wandler implementiert werden kann, können jedoch, bei einem Beispiel pro Phase, in jedem mehrere Beispiele der Treiberschaltung 205 und entsprechend gekoppelte Spulen vorhanden sein. Wenn zum Beispiel der SIVR 20 als Vierphasen-DC-DC-Wandler implementiert ist, können vier Beispiele der Treiberschaltung 205 und einer entsprechenden, mit deren Ausgang gekoppelten Spule vorhanden sein.
Jede Treiberschaltung 205 schließt einen mit einem Spannungsknoten (z. B. Vddh) gekoppelten PMOS-Transistor und einem mit einem Masseknoten gekoppelten NMOS-Transistor ein, wobei beide Transistoren miteinander an einem Treiberausgangsknoten (Vph) in beiden gekoppelt sind. Wie hier gezeigt, ist eine (in der Packung 5 implementierte) Spule L5 zwischen dem Treiberausgangsknoten und dem Ausgangsknoten der Schaltung, bei dem es sich um den Versorgungsspannungsknoten handelt, gekoppelt. Eine Vortreiberschaltung 212 ist mit den Gate-Anschlüssen von jedem des PMOS- und NMOS-Transistors (P1 bzw. N1) gekoppelt. Die Vortreiberschaltung kann alternativ jeweils einen vom PMOS- und NMOS-Transistor aktivieren. Wenn der PMOS-Transistor aktiviert ist, wird der Treiberausgangsknoten Vph zu Vddh hochgezogen (pulled up). Wenn der NMOS-Transistor aktiviert ist, wird der Treiberausgangsknoten Vph zur Masse heruntergezogen (pulled down). Die Vortreiberschaltung 212 kann den PMOS- und NMOS-Transistor auf Grundlage der von der Zustandsmaschine (finite state machine (FSM)) 211 empfangenen Bdrv- und Tdrv-Signale aktivieren oder deaktivieren. In einem gegebenen Moment kann der Zustand des Treiberausgangsknotens, Vph, in dieser Ausführungsform durch das Bdrv- und Tdrv-Signal auf Grundlage der folgenden Wahrheitstabelle ermittelt werden.

Bdrv Tdrv Vph

0 0 = gnd

1 0 = Vddh

0 1 = Tri-State

1 1 = Tri-State
In einer bestimmten Ausführungsform kann die FSM 211 das Bdrv- und Tdrv-Signal dem Vortreiber 212 in einer Weise ausgeben, die eine Erzeugung der Impulse verursacht, die dazu führen, dass auf dem Versorgungsspannungsknoten Strom bereitgestellt wird. Jeder Impuls kann eine Reihe von dreieckigen Wellenimpulsen einschließen, die das Ergebnis von entsprechenden, auf dem Treiberausgangsknoten Vph erzeugten Rechteckwellenimpulsen sind. Wenn eine Rechteckwelle auf dem Knoten Vph erzeugt wird, wird auf dem Ausgangsknoten V_out (dem Versorgungsspannungsknoten) eine Dreieckwelle erzeugt, da die Spule keine sofortige Änderung beim Strom zulässt. Jeder Impuls, und somit die Dreieckimpulse davon, kann in solch einer Weise erzeugt werden, dass ein gewünschter, durchschnittlicher Stromwert in einem geeigneten Verhältnis relativ zum Spitzenstrom bereitgestellt wird. Ein beispielhafter Impuls und dessen Erklärung wird detaillierter nachstehend in Hinblick auf 6 erklärt.
Die FSM 211 in den gezeigten Ausführungsformen ist konfiguriert, um zu beginnen, Impulse als Reaktion auf ein Empfangen des Send_CC-Signals zu erzeugen, das von der Vergleichsschaltung 23 kommend empfangen wird. Der Betrieb der FSM 211 relativ zu einem bestimmten Beispiel der Impuls erzeugenden Schaltung wird nachstehend unter Bezugnahme auf das in 7 gezeigte Zustandsdiagramm weiter erläutert.
Wie zuvor festgehalten, kann der SIVR 20 als ein Mehrphasenwandler implementiert sein. In manchen Ausführungsformen kann ein einziges Exemplar des FSM 211 implementiert sein, wobei das einzige Exemplar der FSM 211 eine entsprechende Vortreiberschaltung 212 und den Treiber 205 für jede Phase steuert. In einer weiteren Ausführungsform können separate Beispiele der FSM 211, eines pro Phase, implementiert sein.
Die in 2A (201) gezeigte Ausführungsform des Impuls erzeugenden Schaltkreises schließt eine Kalibrierungsschaltung 214 ein, die gekoppelt ist, um der FSM 211 Informationen bereitzustellen. Die Kalibrierungsschaltung 214 ist gekoppelt, um ein Stromsignal (I_Sense) vom Treiberausgang Vph und ein Spannungssignal (V_Sense) vom Ausgangsknoten V_out zu empfangen. Auf Grundlage der Werte dieser Signale kann die Kalibrierungsschaltung 214 Informationen erzeugen, die über den Kalibrierungsbus (Cal Bus) gesendet werden, um beim Erzeugen der Folge von dreieckigen Impulsen verwendet zu werden. Die durch die Kalibrierungsschaltung 214 in dieser Ausführungsform erzeugten Informationen schließen einen Zählerwert (der die Zähleranzahl von Pulsen angibt), die Zähleranzahl von Anstiegen zum Spitzenstrom, die zu zählende Anstiegszeit während eines dreieckigen Abschnitts eines Impulses (nach dem anfänglichen Anstieg), die zu zählende Abfallzeit während des dreieckigen Abschnitts des Impulses (ebenfalls nach dem anfänglichen Anstieg) und die Zähleranzahl zum Abfallen vom Spitzenstrom zum Nullstrom ein. Unter Verwendung dieser Informationen kann die FSM 211 verursachen, dass ein Impuls für eine gewünschte Breite bei gewünschten Werten eines Spitzenstroms und eines durchschnittlichen Stroms erzeugt wird. Dieser Strom kann durch die Lastschaltung über den Versorgungsspannungsknoten empfangen werden und ein Defizit beim Strom aus dem EVR 18 ausgleichen, wenn er nicht in der Lage ist, unmittelbar auf einen angestiegenen Bedarf an Strom zu reagieren. Der SIVR 20 kann eine Reihe solcher Impulse unter Verwendung eines oder mehrerer Beispiele der Impuls erzeugenden Schaltung 201 erzeugen.
Die in 2B (202) gezeigte, andere Ausführungsform des Impuls erzeugenden Schaltkreises schließt keinen Kalibrierungsschaltkreis ein und berechnet somit nicht die verschiedenen, im vorigen Abschnitt erläuterten Werte. Stattdessen steuert ein Stromvergleicher 219 das Ansteigen des Stroms zum Spitzenstrom. Nachdem der Strom angestiegen ist, können die Dreiecke der Impulse bis zum Abfall auf Null am Ende des Impulses gemäß dem Taktgebersignal gesteuert werden.
Bei dem Wert N_peak handelt es sich um ein digitales Steuersignal mit n Bits, das der IDAC (current digital to analog converter, Digital-Analog-Stromwandler) verwendet, um einen Spitzenstrom, I_peak, auszuwählen. Dieses digitale Steuersignal kann von einem Register oder einer anderen Datenspeichereinheit kommend innerhalb des oder extern für den SIVR 20 empfangen werden. Bei I_sense handelt es sich um den Echtzeitstrom, der das Senden von Strom in die Spule durch den PMOS-Transistor P1 verfolgt. Wenn I_sense größer als oder gleich I_peak ist, wird das Signal AtPeak durch den Stromvergleicher erzeugt, und die FSM kann (über ein AND-Gatter 221) ein Setzen der Rücksetzung R auf dem SR-Flip-Flop 209 verursachen, das auch gekoppelt ist, um das Aktiviersignal R en vom FSM 211 in dieser Ausführungsform zu empfangen). Dies kann wiederum verursachen, dass der NMOS-Transistor N1 eingeschaltet wird und die PMOS-Transistoren P1 abgeschaltet werden (unter der Annahme, dass Tdrv nicht gesetzt ist). An einem Punkt, nachdem der Strom I_sense unter den Wert I_Peak fällt, kann die FSM 211 über das AND-Gatter 217 ein Setzen von Set S auf dem SR-Flip-Flop verursachen. Das AND-Gatter 217 ist gekoppelt, um ein Taktgebersignal und das Aktiviersignal S_en von der FSM 211 zu empfangen. Wenn das SR-Flip-Flop 209 als Reaktion auf einen Ausgang „high“ aus dem AND-Gatter 217 gesetzt ist, ist das Bdrv-Signal gesetzt, und somit veranlasst der Vortreiber, dass der PMOS-Transistor P1 eingeschaltet wird und der NMOS-Transistor N1 ausgeschaltet wird (unter der Annahme, dass Tdrv nicht gesetzt ist). Dieser Zyklus kann bis zu der Zeit wiederholt werden, zu der die Schaltung als Reaktion auf das Setzen des Tdrv-Signals durch die FSM 211 einen Abfall des Stroms zurück auf Null vornimmt. Wenn die FSM 211 das Tdrv-Signal setzt, werden sowohl der PMOS- als auch der NMOS-Transistor P1 und N1 ausgeschaltet, und somit ist der Treiberausgangsknoten Vph im Tri-State. Nachdem der Treiberausgangsknoten im Tri-State ist, kann der Strom darauf zurück auf Null fallen, bevor der nächste Impuls erzeugt wird. Die FSM 211 kann auch einen Tri-State des Treiberausgangsknotens verursachen, wenn durch den SIVR 20 kein Strom bereitzustellen ist.
3 ist eine graphische Veranschaulichung des Betriebs einer bestimmten Ausführungsform des EVR ohne Erweiterung um einen SIVR. Im veranschaulichten Beispiel sind zwei Schaubilder gezeigt. Das obere Schaubild veranschaulicht einen plötzlichen Anstieg beim Strom durch die Last (I_Load) und den entsprechenden Anstieg beim durch den EVR bereitgestellten Strom (I_EVR). Wie im Schaubild zu sehen ist, ist die Reaktion des EVR viel langsamer als der Anstieg beim durch die Last benötigten Strom. Wie im unteren Schaubild gezeigt, führt somit die EVR-Latenzzeit beim Reagieren auf den angestiegenen Strombedarf zu einer Spannungsregeldifferenz, wie gezeigt. Diese Spannungsregeldifferenz ist nicht wünschenswert, da die Versorgungsspannung unter untere Toleranzgrenzen fallen kann. Dies kann wiederum zu einer Fehlfunktion des Schaltkreises innerhalb der Lastschaltung führen.
Da der SIVR geringere Latenzzeiten für ein Reagieren auf einen raschen Anstieg beim Laststrombedarf besitzen kann, kann er verwendet werden, um die durch die höheren Latenzzeiten des EVR verursachte Lücke zu schließen, wie in 3 gezeigt. Dies kann wiederum das Ausmaß der Spannungsregeldifferenz verringern. Dies wird in 4 veranschaulicht, bei der es sich um eine graphische Veranschaulichung des Betriebs einer bestimmten Ausführungsform eines Systems mit einem EVR und einer IC mit einem SIVR handelt. Das obere Schaubild veranschaulicht dieselbe Stromreaktion wie sein Gegenpart in 3. Wie im unteren Schaubild von 4 gezeigt, kann der angestiegene Strombedarf dennoch zu einer Spannungsregeldifferenz führen. Die Größe der Spannungsregeldifferenz kann jedoch aufgrund der durch den SIVR bereitgestellten Erweiterung erheblich geringer sein. In zumindest manchen Beispielen kann dies ermöglichen, dass die Versorgungsspannung trotz der Latenzzeiten des EVR innerhalb von Toleranzen gehalten wird.
5 ist eine weitere graphische Veranschaulichung des Betriebs einer bestimmten Ausführungsform eines Systems mit einem EVR und einer IC mit einem SIVR. Im oberen Schaubild ist ein weiteres Beispiel einer Änderung bei der Spannung aufgrund eines raschen Anstiegs beim Strombedarf durch die Lastschaltung gezeigt. Im Schaubild ist die kombinierte Spannung für sowohl den EVR als auch den SIVR zusammen mit dem Beitrag des EVR vom SIVR getrennt gezeigt. Wie in den Schaubildern gezeigt, fällt die EVR-Spannung und verursacht somit eine Aktivierung des SIVR. Bei Aktivierung des SIVR hält die kombinierte Spannung von SIVR+EVR die Spannungsregeldifferenz auf dem Versorgungsknoten fest, wobei sich die kombinierte Spannung zu einem stabilen Wert verfestigt, wenn der EVR auf den angestiegenen Laststrombedarf reagiert.
Im unteren Schaubild sind die Ströme aus dem EVR, SIVR und der kombinierte EVR/- SIVR-Strom gezeigt. Der Beitrag des SIVR zum Gesamtstrom auf dem Versorgungsspannungsknoten wird durch das fettgedruckte Dreieck angezeigt. Wenn die Spannung auf dem Versorgungsknoten fällt und der SIVR als Reaktion darauf aktiviert wird, steigt sein Beitrag zum Strom rasch an (6 Ampere in 100 ns in diesem bestimmten Beispiel, das nicht als einschränkend beabsichtigt ist). Der SIVR-Strom fällt dann langsam auf Null ab, wenn der EVR reagiert.
Die Reaktion des EVR in Abwesenheit des SIVR, wie in diesem Schaubild sowie in 3 und 4 gezeigt, ist viel langsamer als der Anstieg des Stroms aus dem SIVR. Mit der Erweiterung aus dem SIVR bleibt der Anstieg aus dem EVR selbst bei Anwesenheit des SIVR langsam, erreicht jedoch nicht denselben Spitzenpegel. Stattdessen beginnt der EVR-Strom früher, sich einzupendeln. Aufgrund der raschen Reaktion des SIVR steigt der kombinierte Strom ebenfalls rasch an. Wenn der EVR auf die Änderung reagiert und der SIVR-Strom abfällt, fährt der kombinierte Strom fort, sich bis zum Verfestigen zu stabilisieren, wenn der SIVR-Strom zu Null zurückkehrt.
Es wird festgehalten, dass die in 3 bis 5 gezeigten Schaubilder beispielhaft und nicht auf alle Ausführungsformen des Verfahren und der Einrichtung, die hierin offenbart sind, anwendbar sind. Im Gegensatz dazu wird eine breite Vielfalt von Ausführungsformen als innerhalb den Umfang dieser Offenbarung fallend betrachtet, und deren entsprechende Reaktionen (einschließlich der spezifischen Spannungs-, Strom- und Zeitwerte) kann von dem abweichen, was in den vorstehend erläuterten Beispielen gezeigt ist.
6 ist eine Veranschaulichung eines durch eine bestimmte Ausführungsform eines Impulserzeugungsschaltkreises, die in einer Ausführungsform eines integrierten Spannungsreglers verwendet wird, erzeugten Impulses. Wie vorstehend festgehalten, kann eine Reihe von Impulsen aus einem Impuls erzeugenden Schaltkreis im SIVR ausgegeben werden, um den Strom aus dem SIVR zu erzeugen. In einer bestimmten Ausführungsform können die erzeugten Impulse ähnlich aussehen, wie der in 6 gezeigte, beispielhafte Impuls.
Vor der Erzeugung des Impulses kann eine Treiberschaltung (z. B. die Treiberschaltung 205 in entweder 2A oder 2B) inaktiv sein, wobei beide Transistoren davon ausgeschaltet sind und der Ausgangsknoten davon im Tri-State ist. Die Erzeugung des Impulses kann mit der Aktivierung eines der Transistoren (z. B. des PMOS-Transistors) beginnen, wenn der Strom während einer Zeit T_up von Null auf einen Spitzenstrom, I_Peak, ansteigt. Nach Erreichen des Spitzenstroms wird der andere Transistor (z. B. der NMOS-Transistor) aktiviert, während der Transistor, der während des Stromanstiegs aktiviert war, deaktiviert wird. Der Strom kann dann für eine begrenzte Zeit fallen. In diesem bestimmten Beispiel fällt der Strom auf den durchschnittlichen Stromwert, I_Avg, obwohl dies nicht notwendigerweise für Impulse gilt, die in verschiedenen Ausführungsformen erzeugt werden. Danach kann der aktive Transistor ausgeschaltet werden, und der inaktive Transistor kann eingeschaltet werden, wobei der Strom beginnt, wieder anzusteigen. Der Strom kann in einer Zeit T₁ wieder auf den Spitzenstrom ansteigen. Nach Erreichen des Spitzenstroms werden die Transistoren wieder geschaltet, und der Strom fällt während einer Zeit T₂. Dieser Zyklus wiederholt sich einige Male, bis beide Transistoren deaktiviert werden. Danach fällt der Strom in einer Zeit T_Down vom Spitzenstrom auf Null.
Es ist wünschenswert, den Spitzenstrom, I_Peak, für einen gegebenen Pegel von bereitzustellendem, durchschnittlichen Strom (I_avg) zu begrenzen. Für einen einfachen Impuls in Dreiecksform hat das Verhältnis β = I_Avg/I_Peak einen Wert von 0,5. Dieses Verhältnis ist unter Umständen nicht wünschenswert, da der Spitzenstrom zweimal den durchschnittlichen Strom beträgt. In dem in 6 gezeigten Beispiel schließt der erzeugte Impuls nach einem anfänglichen Ansteigen des Stroms anstatt eines Verwendens eines einzigen, dreieckigen Impulses eine Anzahl von dreieckigen Spitzen und Tälern ein. Um ein gewünschtes Verhältnis von durchschnittlichem Strom zu Spitzenstrom für eine Anzahl von Dreiecken innerhalb eines Impulses zu erhalten, kann die folgende Formel verwendet werden: β = [N+1 - sqrt(N+1)/]N, wobei N die Anzahl von Abwärtssteigungen der Zeit T₂ ist. Alternativ dazu kann der Wert N so berücksichtigt werden, dass er die Anzahl von nach unten zeigenden Dreiecken beträgt. N+1 ist in diesem Fall die Anzahl von Spitzen oder nach oben zeigenden Dreiecken.
Unter Verwendung des in 6 gezeigten Beispiels führt ein Wert von N = 8 zu β = 0,75 und führt in diesem Beispiel zu einem Spitzenstrom für jeden Impuls von 8 A, wenn der durchschnittliche Strom für jeden Impuls 6 A beträgt. Im Allgemeinen kann die Anzahl N in einer Weise gewählt werden, um ein gewünschtes Verhältnis von durchschnittlichem Strom zu Spitzenstrom für den sich ergebenden Impuls zu erzielen.
Das gewünschte Verhältnis von durchschnittlichem zu Spitzenstrom kann so gewählt werden, dass er die Sättigung der Spule mit magnetischem Fluss aus einem größeren Magnetfeld verhindert. Das Magnetfeld wird auf Grundlage eines momentanen Spitzenstroms gesättigt werden. Die magnetische Sättigung kann eine Spule beschädigen oder zerstören. Dementsprechend können die Anzahl N und das sich ergebende Verhältnis β so gewählt werden, dass sie den Spitzenstrom auf einen Wert begrenzen, der die Ausgangsspule des SIVR nicht sättigt. Es ist jedoch wünschenswert, einen ausreichenden Spitzenstrom bereitzustellen, um die durch die höheren Latenzzeiten des EVR erzeugte Lücke zu füllen. Des Weiteren ist es für Systeme mit höherer Bandbreite wünschenswert, eine kleinere Anzahl von Dreiecken aufzuweisen. Dementsprechend schließt das Wählen eines Wertes für β ein Ausgleichen von gewünschter Bandbreite und gewünschtem, durchschnittlichen Strom ein, während ein Spitzenstromwert bereitgestellt wird, der ausreichend ist, um den durchschnittlichen Strom zu erzeugen, während die Ausgangsspule des SIVR nicht gesättigt wird.
Die gewählten Impulse können mehrere Male übermittelt werden, während der SIVR der Lastschaltung aktiv Strom bereitstellt. Wenn es gewünscht wird, die in 5 gezeigte, dreieckige Form für I_SIVR zu erreichen, kann das Intervall zwischen aufeinander folgenden Impulsen vergrößert werden, wenn der Gesamtstrom aus dem SIVR 20 auf Null abfällt. Die Impulse können erzeugt werden, indem eine Anzahl von Treiberschaltungen, wie beispielsweise die vorstehend unter Bezugnahme auf 2A und 2B erläuterten, sukzessiv geschaltet werden.
7 ist ein Zustandsdiagramm, das den Betrieb einer bestimmten Ausführungsform eines Impulserzeugungsschaltkreises mit einer Treiberschaltung veranschaulicht. Das Zustandsdiagramm wird hier auf ein bestimmtes Beispiel einer Treiberschaltung angewandt, obwohl es sich versteht, dass mehrere Beispiele einer Treiberschaltung in verschiedenen Ausführungsformen des Impuls erzeugenden Schaltkreises vorhanden sein können und somit mehrere Beispiele des Zustandsdiagramms gleichzeitig in einer sich überlappenden Weise durchgeführt werden können. Es wird festgehalten, dass das gezeigte Zustandsdiagramm mit den vorstehend gezeigten Ausführungsformen des Impuls erzeugenden Schaltkreises sowie mit anderen Ausführungsformen verwendet werden kann, die hierin nicht explizit erläutert sind.
In Zustand 705 befindet sich der Impuls erzeugende Schaltkreis in einem Wartezustand, wenn der SIVR inaktiv ist. Das Tdrv-Signal ist in dieser Ausführungsform als eine logische 1 gesetzt, und somit ist die Treiberschaltung im Tri-State. Wenn das Send_CC-Signal durch die FSM empfangen wird, kann das gesetzte Tdrv deaktiviert werden, und das Bdrv-Signal wird gesetzt, was die Aktivierung des PMOS-Transistors in einer Treiberschaltung verursacht (Zustand 710). Das Zählen für N_up wird initiiert, wenn der Strom ansteigt. Beim Zähler für N_up handelt es sich um die Zeit, für die es dem Strom erlaubt wird, von Null zu seiner Spitze für den Impuls anzusteigen. In Zustand 715 wird ein Zähler für N2 aktiviert, wobei Bdrv zurück zu einer logischen 0 deaktiviert wird. Beim Zähler für N2 handelt es sich um die Zeit, zu der Bdrv auf „low“ gehalten wird und sich der Strom somit auf einer Abwärtssteigung von seiner Spitze befindet. Es wird festgehalten, dass während dieser Zeit der NMOS-Transistor aktiv ist, da Vph auf die Masse gezogen wird, wann immer Bdrv eine logische 0 und Tdrv ebenso eine logische 0 ist. In Zustand 720 wird Bdrv wieder für einen Zähler von N1 gesetzt, bei dem es sich um die Zeit handelt, in der sich der Strom in seiner Aufwärtssteigung vom Tal eines gegebenen Dreiecks zum Spitzenstrom befindet. In 725, während Bdrv noch „high“ ist, erhöht ein interner Zähler einen Wert von N schrittweise, wobei es sich um die Anzahl von Dreiecken in einem gegebenen Impuls handelt, wie vorstehend unter Bezugnahme auf 6 erläutert. Wenn der Wert von N im Zustand 730 kleiner als ein Wert Nc ist (die Anzahl von für den Impuls gewählten Dreiecken, die in der vorstehend erläuterten Formel als N gezeigt ist) wird ein Übergang zurück zu Zustand 715 vorgenommen und der Zyklus wiederholt sich. Der Zyklus wird fortfahren, bis ein Zähler von Nc erreicht wird. Sobald Nc erreicht ist, wird ein Übergang zu Zustand 735 vorgenommen, wobei Bdrv auf eine logische Null deaktiviert ist und die Treiberschaltung im Tri-State ist, indem Tdrv auf eine logische 1 gesetzt wird. Der Strom fällt für einen Zähler von Ndown auf Null ab, und das Verfahren kehrt dann zum Wartezustand von 705 zurück.
8 ist ein Flussdiagramm eines Verfahrens zum Betreiben eines SIVR in Verbindung mit einem EVR. Ein Verfahren 800 kann mit jeder der vorstehend erläuterten Hardware/Schaltungs-Ausführungsformen verwendet werden. Zusätzlich ist es möglich und betrachtet, dass das Verfahren 800 durch andere Hardware/Schaltungs-Ausführungsformen verwendet werden kann, die hierin nicht erläutert sind.
Das Verfahren 800 beginnt mit dem Bereitstellen einer Versorgungsspannung für eine IC aus einem EVR (Block 805). Der EVR kann die Versorgungsspannung bei verschiedenen Stromwerten bereitstellen. Der EVR versucht, die Versorgungsspannung bei einem festgelegten Wert und innerhalb einer festgelegten Toleranz und bei einem durch die Lastschaltung benötigten Strom bereitzustellen. Für relativ langsame und/oder kleine Änderungen bei dem durch die Last benötigten Strom kann der EVR in der Lage sein, den Strom innerhalb der Toleranz der festgelegten Spannung bereitzustellen.
Wenn der EVR die Versorgungsspannung bereitstellt, wird die auf einem Versorgungsspannungsknoten innerhalb der IC vorhandene Spannung überwacht (Block 810). Bei dem Versorgungsspannungsknoten handelt es sich um den Knoten, dem die Versorgungsspannung durch den EVR bereitgestellt wird und aus dem Energie durch die Lastschaltung empfangen wird. Es wird festgehalten, dass während die hierin gezeigte Ausführungsform das Überwachen des Versorgungsspannungswertes erläutert, in anderen Ausführungsformen andere elektrische Werte überwacht werden können. Zum Beispiel sind Ausführungsformen möglich und betrachtet, in denen Änderungsraten des Stroms und/oder der Spannung überwacht werden.
Wenn eine Spannungsregeldifferenz erfasst wird (Block 815, ja), wird der SIVR der Lastschaltung für eine begrenzte Dauer Strom bereitstellen (Block 820). Die Dauer kann in manchen Ausführungsformen vorbestimmt sein oder kann in anderen Ausführungsformen im laufenden Betrieb bestimmt werden. In jedem Fall ist es wünschenswert, dass der SIVR für eine Zeit Strom bereitstellt, die ausreichend ist, es dem EVR zu erlauben, auf den angestiegenen Strombedarf von der Lastschaltung zu reagieren, der die Spannungsregeldifferenz verursacht hat. Indem Strom aus den SIVR bereitgestellt wird, der viel niedrigere Latenzzeiten besitzt als der EVR, kann die Lücke zwischen dem durch die Lastschaltung benötigten Strom und dem momentanen Strom, der durch den EVR bereitgestellt werden kann, geschlossen werden. Das Bereitstellen von Strom aus dem SIVR kann zudem die Größe jeglicher Spannungsregeldifferenz aus dem raschen Anstieg des durch die Last benötigten Stroms verringern und kann es dem Versorgungsspannungswert erlauben, innerhalb seiner festgelegten Toleranz zu bleiben.
Wenn keine Spannungsregeldifferenz erfasst wird, (Block 815, nein), wird die Versorgungsspannung weiterhin ausschließlich durch den EVR bereitgestellt. Nachdem der SIVR für eine begrenzte Dauer Strom bereitgestellt hat, kann des Weiteren der EVR das ausschließliche Bereitstellen der Versorgungsspannung für die Lastschaltung der IC wiederaufnehmen.
Unter Hinwendung zu 9 wird ein Blockdiagramm einer bestimmten Ausführungsform eines Systems 150 gezeigt. In der veranschaulichten Ausführungsform schließt das System 150 mindestens ein Beispiel der integrierten Schaltung 10 ein, die mit dem externen Speicher 158 gekoppelt ist. Die integrierte Schaltung 10 ist mit einer oder mehreren Peripherieeinheiten 154 und dem externen Speicher 158 gekoppelt. Es wird zudem eine Stromversorgung 156 bereitgestellt, die der integrierten Schaltung 10 die Versorgungsspannungen sowie dem Speicher 158 und/oder den Peripherieeinheiten 154 eine oder mehrere Versorgungsspannungen zuführt. In manchen Ausführungsformen kann mehr als ein Beispiel der integrierten Schaltung 10 eingeschlossen sein (und es kann auch mehr als ein externer Speicher 158 eingeschlossen sein).
Die Peripherieeinheiten 154 können abhängig vom Typ des Systems 150 jeden gewünschten Schaltkreis einschließen. Zum Beispiel kann es sich in einer bestimmten Ausführungsform bei dem System 150 um eine mobile Vorrichtung (z. B. einen persönlichen digitalen Assistenten (PDA), ein Smartphone usw.) handeln, und die Peripherieeinheiten 154 können Vorrichtungen für verschiedene Typen von drahtloser Kommunikation einschließen, wie beispielsweise WiFi, Bluetooth, Mobilfunk, globales Positionsbestimmungssystem usw. Die Peripherieeinheiten 154 können auch zusätzlichen Datenspeicher einschließen, einschließlich RAM-Datenspeicher, Halbleiterdatenspeicher (solidstate storage) oder Plattendatenspeicher. Die Peripherieeinheiten 154 können Benutzerschnittstellen-Vorrichtungen, wie beispielsweise einen Anzeigebildschirm, einschließlich Touchscreens oder Multitouchscreens, Tastatur- oder andere Eingabevorrichtungen, Mikrofone, Lautsprecher usw., einschließen. In anderen Ausführungsformen kann es sich bei dem System 150 um einen beliebigen Typ von Rechensystem handeln (z. B. Desktop-Personal-Computer, Laptop, Workstation, Tablet usw.).
Der externe Speicher 158 kann jeden beliebigen Speichertyp einschließen. Zum Beispiel kann es sich bei dem externen Speicher 158 um einen SRAM, dynamischen RAM (DRAM), wie beispielsweise synchronen DRAM (SDRAM), SDRAM mit doppelter Datenübertragungsrate (DDR, DDR2, DDR3, LPDDR1, LPDDR2 usw.), RAMBUS DRAM usw. handeln. Der externe Speicher 158 kann ein oder mehrere Speichermodule einschließen, auf denen die Speichervorrichtungen gemountet sind, wie beispielsweise einzelreihige Speichermodule (SIMMs), zweireihige Speichermodule (DIMMs) usw.
Zahlreiche Variationen und Modifikationen werden für den Fachmann ersichtlich, sobald die vorstehende Offenbarung vollständig verstanden ist. Es ist beabsichtigt, dass die folgenden Ansprüche so interpretiert werden, dass alle solchen Variationen und Modifikationen eingeschlossen sind.

Claims

Integrierte Schaltung, umfassend: eine Lastschaltung; und einen internen Spannungsregler, der mit der Lastschaltung an einem Versorgungsspannungsknoten gekoppelt ist, wobei die integrierte Schaltung ferner einen Eingang umfasst, der konfiguriert ist, um eine Spannung von einem externen Spannungsregler an den Versorgungsspannungsknoten bereitzustellen, wobei der interne Spannungsregler konfiguriert ist, um als Reaktion auf ein Bestimmen, dass eine durch den externen Spannungsregler bereitgestellte Ausgangsspannung unter einem vorbestimmten Schwellenwert liegt, Strom an die Lastschaltung bereitzustellen, wobei der interne Spannungsregler eine Impulserzeugungsschaltung umfasst, die konfiguriert ist, um als Reaktion auf ein Bestimmen, dass die durch den externen Spannungsregler bereitgestellte Ausgangsspannung unter dem vorbestimmten Schwellenwert liegt, eine Anzahl von Impulsen zu erzeugen, wobei die Impulserzeugungsschaltung eine Vortreiberschaltung, einen Pull-up-Transistor und einen Pull-down-Transistor umfasst, die mit einem Ausgangsknoten gekoppelt sind, wobei die Impulserzeugungsschaltung konfiguriert ist, um während der Erzeugung eines Impulses den Pull-up-Transistor N+1-mal zu aktivieren, den Pull-down-Transistor N-mal zu aktivieren und den Ausgangsknoten an einem Ende des Impulses im Tri-State zu halten, wobei N ein ganzzahliger Wert ist.
Integrierte Schaltung nach Anspruch 1, wobei es sich bei jedem der internen und externen Spannungsregler um Schaltspannungsregler handelt, die konfiguriert sind, um jeweilige Ausgangsspannungen und -ströme in mehreren Phasen bereitzustellen.
Integrierte Schaltung nach Anspruch 1, wobei ein Verhältnis von Durchschnittsstrom zu Spitzenstrom β für den Impuls durch die Formel β = [N + 1 - sqrt(N + 1)/]N berechnet wird.
Integrierte Schaltung nach Anspruch 1, wobei der interne Spannungsregler ferner konfiguriert ist, um das Zuführen von Strom fortzusetzen, bis die durch den externen Spannungsregler bereitgestellte Ausgangsspannung auf einen Wert zurückkehrt, der gleich oder größer als der vorbestimmte Schwellenwert ist.
Integrierte Schaltung nach Anspruch 1, wobei der interne Spannungsregler einen Gleichstrom-Gleichstrom(DC-DC)-Abwärtsregler umfasst.
Integrierte Schaltung nach Anspruch 1, ferner umfassend eine endliche Zustandsmaschine, die konfiguriert ist, um zu bewirken, dass die Impulserzeugungsschaltung Impulse erzeugt.
Integrierte Schaltung nach Anspruch 6, ferner umfassend einen Komparator, der konfiguriert ist, um die durch den externen Spannungsregler bereitgestellte Ausgangsspannung mit einer vorbestimmten Schwellenspannung zu vergleichen, und ferner konfiguriert ist, um als Reaktion auf ein Bestimmen, dass die Ausgangsspannung kleiner als die vorbestimmte Schwellenspannung ist, ein Vergleichssignal zu aktivieren.
Integrierte Schaltung nach Anspruch 7, wobei die endliche Zustandsmaschine konfiguriert ist, um als Reaktion auf ein Aktivieren des Vergleichssignals mit dem Erzeugen von Impulsen zu beginnen.
System, umfassend: einen ersten Spannungsregler; und eine integrierte Schaltung (IC), die eine Lastschaltung und einen zweiten Spannungsregler umfasst, wobei der erste Spannungsregler außerhalb der IC liegt, wobei die Lastschaltung mit dem ersten und zweiten Spannungsregler an einem Versorgungsspannungsknoten gekoppelt ist, wobei der zweite Spannungsregler konfiguriert ist, um Strom an die Lastschaltung bereitzustellen, wenn eine durch den ersten Spannungsregler bereitgestellte Spannung unter einem spezifizierten Wert liegt, wobei der zweite Spannungsregler eine Impulserzeugungsschaltung umfasst, die konfiguriert ist, um Impulse zu erzeugen, wenn die durch den ersten Spannungsregler bereitgestellte Spannung unter einem spezifizierten Wert liegt, wobei die Impulse über den Versorgungsspannungsknoten an die Lastschaltung bereitgestellt werden, wobei die Impulserzeugungsschaltung umfasst: eine endliche Zustandsmaschine, die konfiguriert ist, um zu bewirken, dass Impulse erzeugt werden; eine Vortreiberschaltung, die gekoppelt ist, um Steuersignale von der endlichen Zustandsmaschine zu empfangen; einen Pull-up-Transistor, der mit der Vortreiberschaltung gekoppelt ist; und einen Pull-down-Transistor, der mit der Vortreiberschaltung gekoppelt ist, wobei der Pull-up- und der Pull-down-Transistor jeweils gekoppelt sind, um einen Ausgangsknoten anzusteuern.
System nach Anspruch 9, wobei die Vortreiberschaltung konfiguriert ist, um durch abwechselndes Aktivieren des Pull-up- und des Pull-down-Transistors als Reaktion auf eine Erzeugung von Steuersignalen, die durch die endliche Zustandsmaschine bewirkt werden, eine Erzeugung eines Impulses zu bewirken.
System nach Anspruch 9, wobei der erste und der zweite Spannungsregler Schaltspannungsregler umfassen, die jeweils konfiguriert sind, um eine jeweilige Ausgangsspannung in mehreren Phasen bereitzustellen.
System nach Anspruch 9, wobei der erste und der zweite Spannungsregler Mehrphasen-Gleichstrom-Gleichstrom(DC-DC)-Abwärtswandler umfassen.
System nach Anspruch 9, ferner umfassend einen Komparator, der konfiguriert ist, um die durch den ersten Spannungsregler bereitgestellte Spannung mit der spezifizierten Spannung zu vergleichen, und ferner konfiguriert ist, um als Reaktion auf ein Bestimmen, dass die durch den ersten Spannungsregler bereitgestellte Spannung kleiner als die spezifizierte Spannung ist, ein Signal zu aktivieren.
System nach Anspruch 13, wobei die endliche Zustandsmaschine gekoppelt ist, um das Signal vom Komparator zu empfangen, wobei als Reaktion darauf, dass der Komparator das Signal aktiviert, die endliche Zustandsmaschine konfiguriert ist, um zu bewirken, dass die Impulserzeugungsschaltung beginnt, Impulse zu erzeugen.
System nach Anspruch 9, wobei die Impulserzeugungsschaltung konfiguriert ist, um während der Erzeugung eines Impulses den Pull-up-Transistor N+1-mal zu aktivieren, den Pull-down-Transistor N-mal zu aktivieren und den Ausgangsknoten an einem Ende des Impulses im Tri-Zustand zu versetzen, wobei N ein ganzzahliger Wert ist.
System nach Anspruch 15, wobei ein Verhältnis von Durchschnittsstrom zu Spitzenstrom β für den Impuls durch die Formel β = [N + 1 - sqrt(N + 1)/]N berechnet wird.