KR102535076B1

KR102535076B1 - 원격 버스 활성화를 위한 시스템들 및 기술들

Info

Publication number: KR102535076B1
Application number: KR1020197004156A
Authority: KR
Inventors: 마틴 케슬러
Original assignee: 아나로그 디바이시즈 인코포레이티드
Priority date: 2016-08-25
Filing date: 2017-08-23
Publication date: 2023-05-19
Also published as: JP2019528644A; KR20190039515A; KR20220101776A; JP6800317B2; WO2018039344A1; US20180060269A1; DE112017004230T5

Abstract

원격 버스 활성화를 위한 시스템들 및 기술들이 여기에서 개시된다. 몇몇 실시예들에서, 원격 활성화 기능을 가진 통신 시스템은: 버스의 다운스트림 링크에 결합된 마스터 트랜시버; 전압 조절기로서, 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 전압 출력은 마스터 트랜시버에 결합되는, 상기 전압 조절기; 및 전압 조절기의 활성화 입력에 결합된 스위치를 포함할 수 있다.

Description

원격 버스 활성화를 위한 시스템들 및 기술들

관련 출원에 대한 상호-참조

본 출원은 2016년 8월 25일에 출원되며 "원격 버스 활성화를 위한 시스템들 및 기술들"이란 제목의 미국 가 특허 출원 번호 제62/379,355호에 대한 우선권을 주장한다. 이러한 우선권 출원은 여기에서 전체적으로 참조로서 통합된다.

전자 구성요소들이 크기가 감소함에 따라, 및 성능 기대가 증가함에 따라, 보다 많은 구성요소들이 이전에 비-계장화된 또는 덜-계장화된 디바이스들에 포함된다. 몇몇 설정들에서, 이들 구성요소들 사이에서(예로서, 차량에서) 신호들을 교환하기 위해 사용된 통신 기반시설은 두껍고 무거운 케이블들의 묶음을 요구하여 왔다.

실시예들은 수반되는 도면들과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이러한 설명을 가능하게 하기 위해, 유사한 참조 번호들은 유사한 구조적 요소들을 지정한다. 실시예들은 수반되는 도면들의 도들에서, 제한으로서가 아닌, 예로서 예시된다.
도 1은 다양한 실시예들에 따른, 예시적인 2-와이어 통신 시스템의 블록도이다.
도 2는 다양한 실시예들에 따른, 도 1의 시스템의 노드에 포함될 수 있는 노드 트랜시버의 블록도이다.
도 3은 다양한 실시예들에 따른, 도 1의 시스템에서 통신을 위해 사용된 동기화 제어 프레임의 일 부분의 다이어그램이다.
도 4는 다양한 실시예들에 따른, 도 1의 시스템에서 통신을 위해 사용된 슈퍼프레임의 다이어그램이다.
도 5는 다양한 실시예들에 따른, 도 1의 시스템의 동작의 상이한 모드들에서 동기화 제어 프레임에 대한 예시적인 포맷들을 예시한다.
도 6은 다양한 실시예들에 따른, 도 1의 시스템의 동작의 상이한 모드들에서 동기화 응답 프레임에 대한 예시적인 포맷들을 예시한다.
도 7은 다양한 실시예들에 따른, 도 2의 버스 프로토콜 회로의 다양한 구성요소들의 블록도이다.
도 8 내지 도 11은 여기에서 설명된 버스 프로토콜들의 다양한 실시예들에 따른, 2-와이어 버스를 따르는 정보 교환의 예들을 예시한다.
도 12는 다양한 실시예들에 따라, 그것 상에 2-와이어 버스 및 단방향 통신 기법을 위한 링 토폴로지를 예시한다.
도 13은 다양한 실시예들에 따라, 도 1의 시스템에서 노드 또는 호스트로서 작용할 수 있는 디바이스를 개략적으로 예시한다.
도 14 내지 도 28은 다양한 실시예들에 따라, 도 1의 시스템에서 원격 버스 활성화를 위한 배열들을 예시한다.

원격 버스 활성화를 위한 시스템들 및 기술들이 여기에서 개시된다. 몇몇 실시예들에서, 원격 활성화 기능을 가진 통신 시스템은: 버스의 다운스트림 세그먼트에 결합된 마스터 트랜시버; 전압 조절기로서, 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합되는, 상기 전압 조절기; 및 상기 전압 조절기의 활성화 입력에 결합된 스위치를 포함할 수 있다.

여기에서 사용된 바와 같이, "원격 버스 활성화"는 버스를 통한 통신들을 활성하기 위해 버스 상에서 비-마스터 디바이스를 사용하는 것을 나타낼 수 있다. 예를 들면, 버스 상에서 마스터 디바이스가 파워-오프, 저-전력, 수면, 또는 다른 대기 모드에 있을 때(및 그에 따라 버스를 통한 정상 통신들이 비활성화될 때), 여기에서 개시된 원격 버스 활성화 시스템들 및 기술들은 비-마스터 디바이스(예로서, 슬레이브 디바이스, 또는 스위치와 같은, 버스를 따르는 또 다른 디바이스)가 마스터 디바이스를 "각성시키고" 그에 의해 버스 상에서의 통신들을 활성화하도록 허용할 수 있다. 각성 시, 마스터 디바이스는 그것의 탐색 및 초기화 프로토콜들을 수행할 수 있으며, 그 후 버스는 고속 통신 링크로서 사용될 수 있다. 여기에서 개시된 시스템들 및 기술들 중 다양한 것들은 따라서 전력 절감들(예로서, 활성 통신들이 요구되지 않을 때 마스터 디바이스가 전체 통신 시스템을 저 전력 모드로 이동시키도록 허용함으로써) 및 전체 통신들로의 유연하고 빠른 복귀(예로서, 버스 상에서의 슬레이브 또는 다른 디바이스가 마스터를 각성시키도록 허용함으로써)를 가능하게 할 수 있다. 원격 버스 활성화를 위해 여기에서 개시된 시스템들 및 기술들 중 다양한 것들은, 그것들이 마스터 디바이스를 각성시키기 위해 통상의 버스 통신을 요구하지 않으며; 대신에, 통상의 버스 통신보다 적은 전력을 사용하는, 다른 메커니즘들이 마스터 디바이스의 각성을 개시하기 위해 사용될 수 있다는 점에서, 그 자체가 비교적 낮은 전력일 수 있다.

몇몇 종래의 통신 시스템들에서, 통신 버스는 단지 마스터 디바이스로부터 발행된 명령에 의해서만 활성화될 수 있으며; 마스터 디바이스가 수면 상태이거나 또는 그 외 저-전력 모드에 있을 때, 그것은 통신들이 복구될 수 있기 전에 직접 파워 업되어야 한다. 이러한 종류의 직접적인 파워 업은 추가 와이어들, 또는 잠재적으로 끊임없이 "온"인 채로 있는(및 그에 따라 끊임없이 전력을 소비하는) 완전히 별개의 버스 시스템을 요구할 수 있다.

여기에서 개시된 실시예들 중 임의의 것은 임의의 적절한 설정에서 사용될 수 있다. 몇몇 실시예들에서, 이하에서 논의되는 바와 같이, 여기에서 개시된 통신 시스템들은 차량에서 사용될 수 있으며, 원격 버스 활성화 기술들은 차량에서의 비-마스터 구성요소로 하여금 그것이 수면 또는 다른 휴지 모드에 있을 때 통신 시스템을 기동시키도록 허용하기 위해 사용될 수 있다. 예를 들면, 차량에서(예로서, 백미러 상에서) 긴급 출동 서비스(roadside assitance) 또는 비상 호출 버튼을 누르는 것은 버튼이 결합되는(예로서, 이하에서 설명되는 바와 같이, 슬레이브 디바이스로서, 또는 또 다른 방식으로) 통신 버스에서 마스터 디바이스의 각성을 트리거할 수 있다. 또 다른 예에서, 통신 버스에 결합된 마이크로폰은 스피치 명령들이 인식될 때 또는 높은 잡음 레벨이 검출될 때 마스터 디바이스의 각성을 트리거할 수 있다.

다음의 상세한 설명에서, 참조는 유사한 숫자들이 그 전체에 걸쳐 유사한 부분들을 지정하는, 그것의 부분을 형성하며, 예시로서 실시될 수 있는 실시예들이 도시되는 수반되는 도면들에 대해 이루어진다. 다른 실시예들이 이용될 수 있으며 구조적 또는 논리적 변화들은 본 개시의 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 그러므로, 다음의 상세한 설명은 제한적인 의미로 취해지지 않을 것이다.

다양한 동작들이, 주장하는 주제를 이해하는데 가장 도움이 되는 방식으로, 다수의 별개의 동작들 또는 동작들로서 차례로 설명될 수 있다. 그러나, 설명의 순서는 이들 동작들이 반드시 순서 의존적임을 내포하는 것으로 해석되지 않아야 한다. 특히, 이들 동작들은 프리젠테이션의 순서로 수행되지 않을 수 있다. 설명된 동작들은 설명된 실시예와 상이한 순서로 수행될 수 있다. 다양한 부가적인 동작들이 수행될 수 있으며 및/또는 설명된 동작들은 부가적인 실시예들에서 생략될 수 있다.

본 개시의 목적들을 위해, 구절 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 목적들을 위해, 구절 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B, 및 C)를 의미한다.

다양한 구성요소들은 여기에서 단수형(예로서, "프로세서", "주변 디바이스" 등)으로 참조되거나 또는 예시될 수 있지만, 이것은 간단히 논의의 용이함을 위한 것이며, 단수형으로 참조된 임의의 요소는 여기에서의 교시들에 따라 다수의 이러한 요소들을 포함할 수 있다.

설명은 구절들("실시예에서" 또는 "실시예들에서")을 사용하며, 이것은 각각 동일한 또는 상이한 실시예들 중 하나 이상을 나타낼 수 있다. 더욱이, 용어들("포함하는", "포함시키는", "가진" 등)은, 본 개시의 실시예들에 대하여 사용된 바와 같이, 동의어이다. 여기에서 사용된 바와 같이, 용어("회로")는 설명된 기능을 제공하는 하나 이상의 소프트웨어 또는 펌웨어 프로그램들, 조합 논리 회로, 및/또는 다른 적절한 하드웨어를 실행하는 애플리케이션-특정 집적 회로(ASIC), 전자 회로, 및 광학 회로, 프로세서(공유, 전용, 또는 그룹), 및/또는 메모리(공유, 전용, 또는 그룹)를 나타내고, 그것의 부분이거나 또는 이를 포함할 수 있다. 마스터 노드는 또한 여기에서 마스터 "디바이스"로서 불리울 수 있으며; 유사하게, 슬레이브 노드는 여기에서 슬레이브 "디바이스"로서 불리울 수 있다.

도 1은 다양한 실시예들에 따른, 예시적인 반-이중 2-와이어 통신 시스템(100)의 블록도이다. 시스템(100)은 호스트(110), 마스터 노드(102) 및 적어도 하나의 슬레이브 노드(104)를 포함한다. 도 1에서, 3개의 슬레이브 노드들(0, 1, 및 2)이 예시된다. 도 1에서 3개의 슬레이브 노드들(104)의 묘사는 단순히 예시적이며, 시스템(100)은 원하는 대로, 1, 2, 또는 그 이상의 슬레이브 노드들(104)을 포함할 수 있다.

마스터 노드(102)는 2-와이어 버스(106)를 통해 슬레이브 노드들(104)과 통신할 수 있다. 버스(106)는 데이지-체인 방식으로 버스(106)를 따라 노드들을 연결하기 위해 버스(106)를 따라 인접한 노드들 사이에 상이한 2-와이어 버스 링크들을 포함할 수 있다. 예를 들면, 도 1에 예시된 바와 같이, 버스(106)는 슬레이브 노드 0에 마스터 노드(102)를 결합한 링크, 슬레이브 노드 1에 슬레이브 노드 0을 결합한 링크, 및 슬레이브 노드 2에 슬레이브 노드 1을 결합한 링크를 포함할 수 있다. 몇몇 실시예들에서, 버스(106)의 링크들은 각각 단일 연선 쌍(예로서, 비차폐 꼬임 쌍)으로 형성될 수 있다. 몇몇 실시예들에서, 버스(106)의 링크들은 각각 동축 케이블(예로서, "양의" 라인을 제공하는 코어 및 "음의" 라인을 제공하는 차폐, 또는 그 반대를 갖는)로 형성될 수 있다.

호스트(110)는 마스터 노드(102)를 프로그램하며, 버스(106)를 따라 송신된 다양한 페이로드들의 발신자 및 수신자로서 동작하는 프로세서를 포함할 수 있다. 몇몇 실시예들에서, 호스트(110)는 예를 들면, 마이크로제어기이거나 또는 이를 포함할 수 있다. 특히, 호스트(110)는 버스(106)를 따라 발생하는 집적 회로-간 사운드(I2S) 통신들의 마스터일 수 있다. 호스트(110)는 I2S/시간 분할 다중화(TDM) 버스 및/또는 집적 회로-간(I2C) 버스를 통해 마스터 노드(102)와 통신할 수 있다. 몇몇 실시예들에서, 마스터 노드(102)는 호스트(110)의 하우징 내에 위치된 트랜시버(예로서, 도 2를 참조하여 이하에서 논의된 노드 트랜시버(120))일 수 있다. 마스터 노드(102)는 구성 및 되읽기를 위해 I2C 버스를 통해 호스트(110)에 의해 프로그램 가능할 수 있으며, 슬레이브 노드들(104) 모두에 대한 클록, 동기화, 및 프레이밍을 생성하도록 구성될 수 있다. 몇몇 실시예들에서, 마스터 노드(102)에서 호스트(110) 사이에서의 I2C 제어 버스의 확장은 버스(106)를 통해 송신된 데이터 스트림들에 내장될 수 있어서, 호스트(110)가 하나 이상의 슬레이브 노드들(104)에 대한 레지스터들 및 상태 정보로의 액세스를 허용할 뿐만 아니라, 호스트(110)가 주변 장치들(108)을 제어하도록 허용하기 위해 거리에 걸쳐 I2C-대-I2C 통신을 가능하게 한다.

마스터 노드(102)는 "다운스트림" 신호들(예로서, 버스(106)를 따라 마스터 노드(102)로부터 멀리 송신된 데이터 신호들, 전력 신호들 등)을 발생시키며 "업스트림" 신호들(예로서, 버스(106)를 따라 마스터 노드(102)를 향해 송신된)을 수신할 수 있다. 마스터 노드(102)는 버스(106)를 통한 동기식 데이터 송신을 위해 클록 신호를 제공할 수 있다. 여기에서 사용된 바와 같이, "동기식 데이터"는 버스(106)를 따라 동일한 노드로/로부터 두 개의 연속적인 송신들 사이에 고정된 시간 간격을 갖고 연속하여 스트리밍된 데이터(예로서, 오디오 신호들)를 포함할 수 있다. 몇몇 실시예들에서, 마스터 노드(102)에 의해 제공된 클록 신호는 호스트(110)에 의해 마스터 노드(102)에 제공된 I2S 입력으로부터 도출될 수 있다. 슬레이브 노드(104)는 버스(106) 상에서 다운스트림으로 또는 버스(106) 상에서 업스트림으로 송신된 데이터 프레임들에 대한 가능한 목적지를 나타내는 어드레싱 가능한 네트워크 연결 포인트일 수 있다. 슬레이브 노드(104)는 또한 다운스트림 또는 업스트림 데이터 프레임들의 가능한 소스를 나타낼 수 있다. 시스템(100)은 제어 정보 및 다른 데이터가 하나의 노드로부터 다음으로 버스(106)를 통해 양쪽 방향들 모두로 송신되도록 허용할 수 있다. 슬레이브 노드들(104) 중 하나 이상은 또한 버스(106)를 통해 송신된 신호들에 의해 작동될 수 있다.

특히, 마스터 노드(102) 및 슬레이브 노드들(104)의 각각은 양의 업스트림 단자("AP"로 표시됨), 음의 업스트림 단자("AN"으로 표시됨), 양의 다운스트림 단자("BP"로 표시됨), 및 음의 다운스트림 단자("BN"으로 표시됨)를 포함할 수 있다. 노드의 양 및 음의 다운스트림 단자들은 각각, 인접한 다운스트림 노드의 양 및 음의 업스트림 단자들에 결합될 수 있다. 도 1에 도시된 바와 같이, 마스터 노드(102)는 양 및 음의 업스트림 단자들을 포함할 수 있지만, 이들 단자들은 사용되지 않을 수 있으며; 다른 실시예들에서, 마스터 노드(102)는 양 및 음의 업스트림 단자들을 포함하지 않을 수 있다. 버스(106)를 따르는 마지막 슬레이브 노드(104)(도 1에서 슬레이브 노드 2)는 양 및 음의 다운스트림 단자들을 포함할 수 있지만, 이들 단자들은 사용되지 않을 수 있으며; 다른 실시예들에서, 버스를 따르는 마지막 슬레이브 노드(104)는 양 및 음의 다운스트림 단자들을 포함하지 않을 수 있다.

이하에서 상세하게 논의되는 바와 같이, 마스터 노드(102)는, 선택적으로 슬레이브 노드들(104) 중 하나 이상에 대해 의도된 데이터와 함께, 다운스트림으로 동기화 제어 프레임을 주기적으로 전송할 수 있다. 예를 들면, 마스터 노드(102)는 48kHz의 주파수에서 매 1024 비트들(슈퍼프레임을 나타내는)마다 동기화 제어 프레임을 송신하여, 49.152Mbps의 버스(106) 상에서 유효 비트 레이트를 야기할 수 있다. 예를 들면, 44.1kHz를 포함한, 다른 레이트들이 지원될 수 있다. 동기화 제어 프레임은 슬레이브 노드들이 각각의 슈퍼프레임의 시작을 식별하도록 허용할 수 있으며, 또한, 물리 계층 인코딩/시그널링과 조합하여, 각각의 슬레이브 노드(104)가 버스(106)로부터 그것의 내부 동작 클록을 도출하도록 허용할 수 있다. 동기화 제어 프레임은 동기화의 시작을 시그널링하기 위한 프리앰블, 뿐만 아니라 다양한 어드레싱 모드들(예로서, 정상, 브로드캐스트, 탐색), 구성 정보(예로서, 슬레이브 노드들(104)의 레지스터들로의 기록), I2C 정보의 수송, 슬레이브 노드들(104)에서 특정한 범용 입력/출력(GPIO) 핀들의 원격 제어, 및 다른 서비스들을 허용하는 제어 필드들을 포함할 수 있다. 프리앰블 및 페이로드 데이터를 따르는 동기화 제어 프레임의 일 부분은 동기화 제어 프레임에서의 정보가 새로운 프리앰블로 오해받을 가능성을 감소시키며, 관련된 전자기 방출들의 스펙트럼을 평탄화하기 위해 스크램블링될 수 있다.

동기화 제어 프레임은 그것이, 마지막 슬레이브 노드(104)로서 마스터 노드(102)에 의해 구성되었거나 또는 그 자체를 마지막 슬레이브 노드(104)로서 자체-식별한, 마지막 슬레이브 노드(104)(즉, 도 1에서의 슬레이브 노드 2)에 도달할 때까지 슬레이브 노드(104) 사이를 통과할 수 있다(선택적으로, 마스터 노드(102)로부터 올 수 있지만 부가적으로 또는 대안적으로 하나 이상의 업스트림 슬레이브 노드들(104)로부터 또는 슬레이브 노드(104) 자체로부터 올 수 있는, 다른 데이터와 함께). 동기화 제어 프레임을 수신할 때, 마지막 슬레이브 노드(104)는 그것이 송신하도록 허용되는 임의의 데이터(예로서, 지정된 시간 슬롯에서 24-비트 오디오 샘플)에 앞서 동기화 응답 프레임을 송신할 수 있다. 동기화 응답 프레임은 슬레이브 노드들(104)(선택적으로 다운스트림 슬레이브 노드(104)로부터의 데이터와 함께) 사이에서 업스트림으로 전달될 수 있으며, 동기화 응답 프레임에 기초하여, 각각의 슬레이브 노드(104)는, 만약에 있다면, 시간 슬롯을 식별할 수 있을 것이고, 여기에서 슬레이브 노드(104)는 송신하도록 허용된다.

몇몇 실시예들에서, 시스템(100)에서 슬레이브 노드들(104) 중 하나 이상은 주변 디바이스(108)에 결합되며 그것과 통신할 수 있다. 예를 들면, 슬레이브 노드(104)는 이하에서 논의되는 바와 같이, I2S, 펄스 밀도 변조(PDM), TDM, 및/또는 I2C 프로토콜들을 사용하여 연관된 주변 디바이스(108)로부터 데이터를 판독하며 및/또는 그것으로 데이터를 기록하도록 구성될 수 있다. "주변 디바이스(108)"는 여기에서 단수형으로 참조될 수 있지만, 이것은 단순히 논의의 용이함을 위한 것이며, 단일 슬레이브 노드(104)는 0, 1, 또는 그 이상의 주변 디바이스들과 결합될 수 있다. 주변 디바이스(108)에 포함될 수 있는 주변 디바이스들의 예들은 디지털 신호 프로세서(DSP), 필드 프로그램 가능한 게이트 어레이(FPGA), 애플리케이션-특정 집적 회로(ASIC), 아날로그 디지털 변환기(ADC), 디지털 아날로그 변환기(DAC), 코덱, 마이크로폰, 마이크로폰 어레이, 스피커, 오디오 증폭기, 프로토콜 분석기, 가속도계 또는 다른 모션 센서, 환경 조건 센서(예로서, 온도, 습도, 및/또는 가스 센서), 유선 또는 무선 통신 트랜시버, 디스플레이 디바이스(예로서, 터치스크린 디스플레이), 사용자 인터페이스 구성요소(예로서, 버튼, 다이얼, 또는 다른 제어부), 카메라(예로서, 비디오 카메라), 메모리 디바이스, 또는 데이터를 송신하고 및/또는 수신하는 임의의 다른 적절한 디바이스를 포함할 수 있다. 상이한 주변 디바이스 구성들의 다수의 예들이 여기에서 상세하게 논의된다.

몇몇 실시예들에서, 주변 디바이스(108)는 집적 회로-간 사운드(I2S) 통신을 위해 구성된 임의의 디바이스를 포함할 수 있으며; 주변 디바이스(108)는 I2S 프로토콜을 통해 연관된 슬레이브 노드(104)와 통신할 수 있다. 몇몇 실시예들에서, 주변 디바이스(108)는 집적 회로-간(I2C) 통신을 위해 구성된 임의의 디바이스를 포함할 수 있으며; 주변 디바이스(108)는 I2C 프로토콜을 통해 연관된 슬레이브 노드(104)와 통신할 수 있다. 몇몇 실시예들에서, 슬레이브 노드(104)는 임의의 주변 디바이스(108)에 결합되지 않을 수 있다.

슬레이브 노드(104) 및 그것의 연관된 주변 디바이스(108)는 별개의 하우징들에 포함되며 유선 또는 무선 통신 연결을 통해 결합될 수 있거나 또는 공통 하우징에 포함될 수 있다. 예를 들면, 주변 디바이스(108)로서 연결된 스피커는 연관된 슬레이브 노드(104)를 위한 하드웨어(예로서, 도 2를 참조하여 이하에서 논의되는 노드 트랜시버(120))와 함께 패키징될 수 있으며, 따라서 연관된 슬레이브 노드(104)를 위한 하드웨어는 다른 스피커 구성요소들을 포함하는 하우징 내에 포함된다. 이것은 임의의 주변 디바이스(108)에 대해서도 마찬가지이다.

상기 논의된 바와 같이, 호스트(110)는 다중-채널 I2S 및 I2C 통신 프로토콜들을 사용하여 마스터 노드(102)와 통신하며 그것을 제어할 수 있다. 특히, 호스트(110)는 I2S를 통해 마스터 노드(102)에서 프레임 버퍼(예시되지 않음)로 데이터를 송신할 수 있으며, 마스터 노드(102)는 프레임 버퍼로부터 데이터를 판독하며 버스(106)를 따라 데이터를 송신할 수 있다. 유사하게, 마스터 노드(102)는 버스(106)를 통해 수신된 데이터를 프레임 버퍼에 저장할 수 있으며, 그 후 I2S를 통해 데이터를 호스트(110)로 송신할 수 있다.

각각의 슬레이브 노드(104)는 마스터 노드(102)로부터의 통신들에 의해 구성될 수 있는 내부 제어 레지스터들을 가질 수 있다. 다수의 이러한 레지스터들은 이하에서 상세하게 논의된다. 각각의 슬레이브 노드(104)는 다운스트림 데이터를 수신할 수 있으며 다운스트림으로 더 멀리 데이터를 재송신할 수 있다. 각각의 슬레이브 노드(104)는 업스트림 데이터를 수신하고 및/또는 생성하며 및/또는 업스트림으로 데이터를 재송신하고 및/또는 데이터를 업스트림 트랜잭션에 부가할 수 있다.

버스(106)를 따르는 통신들은 주기적 슈퍼프레임들에서 발생할 수 있다. 각각의 슈퍼프레임은 다운스트림 동기화 제어 프레임으로 시작할 수 있고; 다운스트림 송신(또한 "다운스트림 부분들"로 불리움), 업스트림 송신(또한 "업스트림 부분들"로 불리움), 및 무 송신(버스(106)가 구동되지 않는 경우)의 기간들로 나뉠 수 있으며; 단지 또 다른 다운스트림 동기화 제어 프레임의 송신 이전에 종료된다. 마스터 노드(102)는 슬레이브 노드들(104) 중 하나 이상으로 송신할 다운스트림 부분들의 수 및 슬레이브 노드들(104) 중 하나 이상으로부터 수신할 업스트림 부분들의 수로 프로그램될 수 있다(호스트(110)에 의해), 각각의 슬레이브 노드(104)는 버스(106) 아래로 재송신할 다운스트림 부분들의 수, 소비할 다운스트림 부분들의 수, 버스(106) 위로 재송신할 업스트림 부분들의 수, 및 슬레이브 노드(104)가 연관된 주변 디바이스(108)로부터의 슬레이브 노드(104)로부터 수신된 데이터를 송신할 수 있는 업스트림 부분들의 수로 프로그램될 수 있다(마스터 노드(102)에 의해). 버스(106)를 따르는 통신은 도 2 내지 도 12를 참조하여 이하에서 추가로 상세하게 논의된다.

마스터 노드(102) 및 슬레이브 노드들(104)의 각각은 시스템(100)의 구성요소들 사이에서 통신을 관리하기 위해 트랜시버를 포함할 수 있다. 도 2는 다양한 실시예들에 따라, 도 1의 시스템(100)의 노드(예로서, 마스터 노드(102) 또는 슬레이브 노드(104))에 포함될 수 있는 노드 트랜시버(120)의 블록도이다. 몇몇 실시예들에서, 노드 트랜시버(120)는 시스템(100)의 노드들의 각각에 포함될 수 있으며, 제어 신호는 노드 트랜시버(120)가 마스터(예로서, MSTR 핀이 하이일 때) 또는 슬레이브(예로서, MSTR 핀이 로우일 때)로서 동작할지를 나타내기 위해 마스터(MSTR) 핀을 통해 노드 트랜시버(120)로 제공될 수 있다.

노드 트랜시버(120)는 업스트림 차동 시그널링(DS) 트랜시버(122) 및 다운스트림 DS 트랜시버(124)를 포함할 수 있다. 업스트림 DS 트랜시버(122)는 도 1을 참조하여 상기 논의된 양 및 음의 업스트림 단자들에 결합될 수 있으며, 다운스트림 DS 트랜시버(124)는 도 1을 참조하여 상기 논의된 양 및 음의 다운스트림 단자들에 결합될 수 있다. 몇몇 실시예들에서, 업스트림 DS 트랜시버(122)는 저 전압 DS(LVDS) 트랜시버일 수 있으며, 다운스트림 DS 트랜시버(124)는 LVDS 트랜시버일 수 있다. 시스템(100)에서 각각의 노드는 버스(106)에 AC-결합될 수 있으며, 데이터 신호들은 버스(106)를 통해 타이밍 정보를 제공하기 위해 적절한 인코딩(예로서, 차동 맨체스터 코딩, 복상 마크 코딩, 맨체스터 코딩, 영비 복귀(Non-Return-to-Zero), 런-길이 제한을 가진 반전(NRZI) 코딩, 또는 임의의 다른 적절한 인코딩)을 갖고 미리 결정된 형태의 DS(예로서, LVDS 또는 다중점 LVDS(MLVDS) 또는 유사한 시그널링)를 사용하여 버스(106)를 따라(예로서, 업스트림 DS 트랜시버(122) 및/또는 다운스트림 DS 트랜시버(124)를 통해) 전달될 수 있다.

업스트림 DS 트랜시버(122) 및 다운스트림 DS 트랜시버(124)는 버스 프로토콜 회로(126)와 통신할 수 있으며, 버스 프로토콜 회로(126)는 다른 구성요소들 중에서, 위상 잠금 루프(PLL)(128) 및 전압 조절기 회로(130)와 통신할 수 있다. 노드 트랜시버(120)가 파워 업될 때, 전압 조절기 회로(130)는 PLL(128)에 의해 파워-온 리셋으로서 사용되는 "전력 양호" 신호를 일으킬 수 있다.

상기 주지된 바와 같이, 시스템(100)에서 슬레이브 노드들(104) 중 하나 이상은 데이터와 통시에 버스(106)를 통해 송신된 전력을 수신할 수 있다. 이러한 동작의 모드는 여기에서 "팬텀 파워(phantom power)"로서 불리울 수 있다. 전력 분배(슬레이브 노드들(104) 중 일부가 그것들에게 제공된 국부 전력을 독점적으로 갖도록 구성될 수 있으므로, 선택적인)를 위해, 마스터 노드(102)는 마스터 노드(102) 및 슬레이브 노드 0 사이에서의 버스 링크 상에 DC 바이어스를 위치시킬 수 있다(예로서, 전압 조절기에 의해 제공된 전압 소스에 다운스트림 단자들 중 하나를 및 접지에 다른 다운스트림 단자를 연결함으로써). DC 바이어스는 5V, 8V, 자동차 배터리의 전압, 또는 보다 높은 전압과 같은, 미리 결정된 전압일 수 있다. 각각의 연속적인 슬레이브 노드(104)는 전력을 복구시키기 위해(예로서, 전압 조절기 회로(130)를 사용하여) 그것의 업스트림 버스 링크를 선택적으로 태핑할 수 있다. 이러한 전력은 슬레이브 노드(104) 자체(및 선택적으로 슬레이브 노드(104)에 결합된 하나 이상의 주변 디바이스(108))에 동력을 공급하기 위해 사용될 수 있다. 슬레이브 노드(104)는 또한 업스트림 버스 링크로부터 또는 국부 전력 공급 장치로부터의 복구된 전력을 갖고 2번째 슬레이브 노드(104)에 대해 다운스트림으로 버스 링크를 선택적으로 바이어싱할 수 있다. 예를 들면, 슬레이브 노드 0은 슬레이브 노드 0 자체에 대한 및/또는 하나 이상의 연관된 주변 디바이스(108)에 대한 전력을 복구시키기 위해 업스트림 버스 링크(106) 상에서 DC 바이어스를 사용할 수 있으며, 및/또는 슬레이브 노드 0은 그것의 다운스트림 버스 링크(106)를 바이어싱하기 위해 그것의 업스트림 버스 링크(106)로부터의 전력을 복구할 수 있다.

따라서, 몇몇 실시예들에서, 시스템(100)에서의 각각의 노드는 다운스트림 버스 링크를 통해 다음의 다운스트림 노드로 전력을 제공할 수 있다. 노드들의 동력 공급은 순차적 방식으로 수행될 수 있다. 예를 들면, 버스(106)를 통해 슬레이브 노드 0을 탐색하고 구성한 후, 마스터 노드(102)는 슬레이브 노드 1에 전력을 제공하기 위해 그것의 다운스트림 버스 링크(106)에 전력을 제공하도록 슬레이브 노드 0에 지시할 수 있으며; 슬레이브 노드 1이 탐색되고 구성된 후, 마스터 노드(102)는 슬레이브 노드 2(및 버스(106)에 결합된 부가적인 슬레이브 노드들(104)에 대해서도)로 전력을 제공하기 위해 그것의 다운스트림 버스 링크(106)로 전력을 제공하도록 슬레이브 노드 1에 지시할 수 있다. 몇몇 실시예들에서, 슬레이브 노드들(104) 중 하나 이상은, 그것의 업스트림 버스 링크로부터 동력을 공급받는 대신에, 또는 그것에 더하여, 국소적으로 동력을 공급받을 수 있다. 몇몇 이러한 실시예들에서, 주어진 슬레이브 노드(104)에 대한 국부 전원은 하나 이상의 다운스트림 슬레이브 노드들로 전력을 제공하기 위해 사용될 수 있다.

몇몇 실시예들에서, 업스트림 필터링 회로(132)는 업스트림 DS 트랜시버(122) 및 전압 조절기 회로(130) 사이에 배치될 수 있으며, 다운스트림 필터링 회로(131)는 다운스트림 DS 트랜시버(124) 및 전압 조절기 회로(130) 사이에 배치될 수 있다. 버스(106)의 각각의 링크가 AC(신호) 및 DC(전력) 구성요소들을 운반할 수 있으므로, 업스트림 필터링 회로(132) 및 다운스트림 필터링 회로(131)는 AC 및 DC 구성요소들을 분리하여, 업스트림 DS 트랜시버(122) 및 다운스트림 DS 트랜시버(124)로 AC 구성요소들을 제공하며, 전압 조절기(130)로 DC 구성요소들을 제공할 수 있다. 업스트림 DS 트랜시버(122) 및 다운스트림 DS 트랜시버(124)의 라인 측 상에서의 AC 결합들은 고속 양-방향 통신들을 허용하기 위해 라인 상에서의 DC 구성요소로부터 트랜시버들(122 및 124)을 실질적으로 격리시킨다. 상기 논의된 바와 같이, DC 구성요소는 전력을 위해 태핑될 수 있으며, 업스트림 필터링 회로(132) 및 다운스트림 필터링 회로(131)는, 예를 들면, 전압 조절기 회로(130)에 제공된 AC 구성요소를 감소시키기 위해, 페라이트, 공통 모드 초크, 또는 인덕터를 포함할 수 있다. 몇몇 실시예들에서, 업스트림 필터링 회로(132)는 업스트림 DS 트랜시버(122)에 포함될 수 있으며, 및/또는 다운스트림 필터링 회로(131)는 다운스트림 DS 트랜시버(124)에 포함될 수 있고; 다른 실시예들에서, 필터링 회로는 트랜시버들(122 및 124)의 외부에 있을 수 있다.

노드 트랜시버(120)는 노드 트랜시버(120) 및 외부 디바이스(155) 사이에서의 I2S, TDM, 및 PDM 통신을 위해 트랜시버(127)를 포함할 수 있다. "외부 디바이스(155)"는 여기에서 단수형으로 참조될 수 있지만, 이것은 단순히 예시의 용이함을 위한 것이며, 다수의 외부 디바이스들이 I2S/TDM/PDM 트랜시버(127)를 통해 노드 트랜시버(120)와 통신할 수 있다. 이 기술분야에 알려진 바와 같이, I2S 프로토콜은 펄스 코드 변조(PCM) 정보를 운반하기 위한 것이다(예로서, 인쇄 회로 보드(PCB) 상에서의 오디오 칩들 사이에서). 여기에서 사용된 바와 같이, "I2S/TDM"은 TDM을 사용하여 다수의 채널들로의 I2S 스테리오(2-채널) 콘텐트의 확장을 나타낼 수 있다. 이 기술분야에 알려진 바와 같이, PDM은 시그마 델타 변환기들에서 사용될 수 있으며, 특히, PDM 포맷은 데시메이션 전에 오버-샘플링된 1-비트 시그마 델타 ADC 신호를 나타낼 수 있다. PDM 포맷은 종종 디지털 마이크로폰들을 위한 출력 포맷으로서 사용된다. I2S/TDM/PDM 트랜시버(127)는 버스 프로토콜 회로(126) 및 외부 디바이스(155)와의 통신을 위한 핀들과 통신할 수 있다. 6개의 핀들, BCLK, SYNC, DTX[1:0], 및 DRX[1:0]이 도 2에 예시되며; BCLK 핀은 I2S 비트 클록을 위해 사용될 수 있고, SYNC 핀은 I2S 프레임 동기화 신호를 위해 사용될 수 있으며, DTX[1:0] 및 DRX[1:0] 핀들은 각각, 송신 및 수신 데이터 채널들을 위해 사용된다. 두 개의 송신 핀들(DTX[1:0]) 및 두 개의 수신 핀들(DRX[1:0])이 도 2에 예시되지만, 임의의 원하는 수의 수신 및/또는 송신 핀들이 사용될 수 있다.

노드 트랜시버(120)가 마스터 노드(102)에 포함될 때, 외부 디바이스(155)는 호스트(110)를 포함할 수 있으며, I2S/TDM/PDM 트랜시버(127)는 호스트(110)로부터 데이터를 수신하며 호스트(110)의 I2S 인터페이스 클록과 동시에 호스트(110)에 데이터를 전송할 수 있는 I2S 슬레이브(BCLK 및 SYNC에 관해서)를 제공할 수 있다. 특히, I2S 프레임 동기화 신호는 호스트(110)로부터의 입력으로서 SYNC 핀에서 수신될 수 있으며, PLL(128)은 클록들을 발생시키기 위해 상기 신호를 사용할 수 있다. 노드 트랜시버(120)가 슬레이브 노드(104)에 포함될 때, 외부 디바이스(155)는 하나 이상의 주변 디바이스들(108)을 포함할 수 있으며, I2S/TDM/PDM 트랜시버(127)는 주변 디바이스(108)와의 I2S 통신을 제어할 수 있는 I2S 클록 마스터(BCLK 및 SYNC에 대한)를 제공할 수 있다. 특히, I2S/TDM/PDM 트랜시버(127)는 출력으로서 SYNC 핀에서 I2S 프레임 동기화 신호를 제공할 수 있다. 노드 트랜시버(120)에서의 레지스터들은 어떤 및 얼마나 많은 I2S/TDM 채널들이 버스(106)를 통해 데이터 슬롯들로서 송신되는지를 결정할 수 있다. 노드 트랜시버(120)에서 TDM 모드(TDMMODE) 레지스터는 얼마나 많은 TDM 채널들이 TDM 송신 또는 수신 핀 상에서의 연속 SYNC 펄스들 사이에 맞는지에 대한 값을 저장할 수 있다. 채널 크기에 대한 지식과 함께, 노드 트랜시버(120)는 샘플링 시간(예로서, 48kHz) 내에서 비트들의 양에 매칭시키기 위해 BCLK 레이트를 자동으로 설정할 수 있다.

노드 트랜시버(120)는 노드 트랜시버(120) 및 외부 디바이스(157) 사이에서의 I2C 통신을 위해 트랜시버(129)를 포함할 수 있다. "외부 디바이스(157)"는 여기에서 단수형으로 참조될 수 있지만, 이것은 단순히 예시의 용이함을 위한 것이며, 다수의 외부 디바이스들이 I2C 트랜시버(129)를 통해 노드 트랜시버(120)와 통신할 수 있다. 이 기술분야에 알려진 바와 같이, I2C 프로토콜은 데이터 전달을 제공하기 위해 클록(SCL) 및 데이터(SDA) 라인들을 사용한다. I2C 트랜시버(129)는 외부 디바이스(157)와의 통신을 위한 핀들 및 버스 프로토콜 회로(126)와 통신할 수 있다. 4개의 핀들(ADR1, ADR2, SDA, 및 SCL)이 도 2에 예시되며; ADR1 및 ADR2는 노드 트랜시버(120)가 I2C 슬레이브로서 사용될 때(예로서, 그것이 마스터 노드(102)에 포함될 때) 노드 트랜시버(120)에 의해 사용된 I2C 어드레스들을 수정하기 위해 사용될 수 있으며, SDA 및 SCL은 각각 I2C 직렬 데이터 및 직렬 클록 신호들을 위해 사용된다. 노드 트랜시버(120)가 마스터 노드(102)에 포함될 때, 외부 디바이스(157)는 호스트(110)를 포함할 수 있으며, I2C 트랜시버(129)는 호스트(110)로부터 프로그래밍 지시들을 수신할 수 있는 I2C 슬레이브를 제공할 수 있다. 특히, I2C 직렬 클록 신호는 레지스터 액세스들을 위해 호스트(110)로부터의 입력으로서 SCL 핀에서 수신될 수 있다. 노드 트랜시버(120)가 슬레이브 노드(104)에 포함될 때, 외부 디바이스(157)는 주변 디바이스(108)를 포함할 수 있으며 I2C 트랜시버(129)는 I2C 트랜시버로 하여금 호스트(110)에 의해 제공되며 버스(106)를 통해 노드 트랜시버(120)로 송신된 지시들에 따라 하나 이상의 주변 디바이스들을 프로그램하도록 허용하기 위해 I2C 마스터를 제공할 수 있다. 특히, I2C 트랜시버(129)는 출력으로서 SCL 핀에서 I2C 직렬 클록 신호를 제공할 수 있다.

노드 트랜시버(120)는 버스 프로토콜 회로(126)와 통신하는 인터럽트 요청(IRQ) 핀을 포함할 수 있다. 노드 트랜시버(120)가 I2C 트랜시버(129)를 통해 마스터 노드(102)에 포함될 때, 버스 프로토콜 회로(126)는 IRQ 핀을 통해 호스트(110)를 향해 이벤트-구동 인터럽트 요청들을 제공할 수 있다. 노드 트랜시버(120)가 슬레이브 노드(104)에 포함될 때(예로서, MSTR 핀이 로우일 때), IRQ 핀은 인터럽트 요청 능력을 가진 GPIO로서 작용할 수 있다. 노드 트랜시버(120)는 도 2에 도시된 것들 외에 다른 핀들(예로서, 도 14 내지 도 28을 참조하여 이하에서 논의된 SENSE 및 VSSN 핀들)을 포함할 수 있다.

시스템(100)은 다수의 상이한 동작 모드들 중에서 임의의 것으로 동작할 수 있다. 버스(106) 상에서의 노드들은 각각 어떤 동작 모드들이 현재 활성화되는지를 나타내는 레지스터를 가질 수 있다. 설명들은 구현될 수 있는 다양한 동작 모드들의 예들에 대해 이어진다. 대기 동작 모드에서, 버스 활동은 전역적 전력 절감들을 가능하게 하기 위해 감소되며; 요구된 유일한 트래픽은 동기화된 각각의 노드의 PLL들(예로서, PLL(128))을 유지하기 위한 최소 다운스트림 프리앰블이다. 대기 동작 모드에서, 버스(106)에 걸친 판독들 및 기록들은 지원되지 않는다. 탐색 동작 모드에서, 마스터 노드(102)는 버스(106)를 따라 미리 결정된 신호들을 발송하며 버스(106)를 따라 분포된 슬레이브 노드들(104)의 토폴로지를 배치하기 위해 적절한 응답들을 기다릴 수 있다. 정상 동작 모드에서, 슬레이브 노드들(104)로 및 그로부터의 전체 레지스터 액세스뿐만 아니라 버스(106)를 통해 주변 디바이스들(108)로 및 그로부터의 액세스가 이용 가능할 수 있다. 정상 모드는 동기식 업스트림 데이터를 갖고 또는 그것 없이 및 동기식 다운스트림 데이터를 갖고 또는 그것 없이 호스트(110)에 의해 전역적으로 구성될 수 있다.

도 3은 다양한 실시예들에 따라, 시스템(100)에서 통신을 위해 사용된 동기화 제어 프레임(180)의 일 부분의 다이어그램이다. 특히, 동기화 제어 프레임(180)은 이하에서 논의되는 바와 같이, 데이터 클록 복구 및 PLL 동기화를 위해 사용될 수 있다. 상기 주지된 바와 같이, 버스(106)를 통한 통신들이 양쪽 방향들 모두로 발생할 수 있기 때문에, 통신들은 다운스트림 부분들 및 업스트림 부분들로 시간-다중화될 수 있다. 다운스트림 부분에서, 동기화 제어 프레임 및 다운스트림 데이터는 마스터 노드(102)로부터 송신될 수 있지만, 업스트림 부분에서, 동기화 응답 프레임, 및 업스트림 데이터는 슬레이브 노드들(104)의 각각으로부터 마스터 노드(102)로 송신될 수 있다. 동기화 제어 프레임(180)은 프리앰블(182) 및 제어 데이터(184)를 포함할 수 있다. 각각의 슬레이브 노드(104)는 PLL(128)을 공급하기 위한 시간 베이스로서 수신된 동기화 제어 프레임(180)의 프리앰블(182)을 사용하도록 구성될 수 있다. 이를 가능하게 하기 위해, 프리앰블(182)은 유효 제어 데이터(184)의 "규칙들"을 따르지 않으며, 따라서 제어 데이터(184)로부터 쉽게 구별될 수 있다.

예를 들면, 몇몇 실시예들에서, 버스(106)를 따르는 통신은 먼저 클록을 사용하여 인코딩될 수 있고, 제로 차동 맨체스터 코딩 기법으로 천이할 수 있다. 이러한 인코딩 기법에 따르면, 각각의 비트 시간은 클록 천이로 시작된다. 데이터 값이 0이면, 인코딩된 신호는 비트 시간의 중간에 다시 천이한다. 데이터 값이 1이면, 인코딩된 신호는 다시 천이하지 않는다. 도 5에 예시된 프리앰블(182)은 인코딩 프로토콜을 위반할 수 있으며(예로서, 비트 시간들(5, 7, 및 8)의 초반에 발생하지 않는 클록 천이들을 가짐으로써), 이것은 프리앰블(182)이 제어 데이터(184)에 대한 임의의 합법적인(예로서, 정확하게 인코딩된) 패턴에 매칭되지 않을 수 있음을 의미한다. 또한, 프리앰블(182)은 제어 데이터(184)에 대한 합법적 패턴을 취하며 단일 비트 시간 동안 또는 다수의 비트 시간 기간 동안 버스(106)를 하이 또는 로우가 되게 함으로써 재생될 수 없다. 도 5에 예시된 프리앰블(182)은 단순히 예시적이며, 동기화 제어 프레임(180)은 임의의 적절한 방식으로 제어 데이터(184)에 의해 사용된 인코딩을 위반할 수 있는 상이한 프리앰블들(182)을 포함할 수 있다.

버스 프로토콜 회로(126)는 버스(106)로부터 복구된 클록 상에서 작동하며 프레임 동기 표시자를 PLL(128)로 전송하기 위해 동기화 제어 프레임(180)을 검출하는 차동 맨체스터 디코더 회로를 포함할 수 있다. 이러한 방식으로, 동기화 제어 프레임(180)은 시스템 클록 또는 고속 오버샘플링 클록을 사용하지 않고 검출될 수 있다. 결과적으로, 슬레이브 노드들(104)은 슬레이브 노드들(104)에서 결정 클록 소스를 요구하지 않고 버스(106)로부터 PLL 동기화 신호를 수신할 수 있다.

상기 주지된 바와 같이, 버스(106)를 따르는 통신들은 주기적 슈퍼프레임들에서 발생할 수 있다. 도 4는 다양한 실시예들에 따른, 슈퍼프레임(190)의 다이어그램이다. 도 6에 도시된 바와 같이, 슈퍼프레임은 동기화 제어 프레임(180)으로 시작할 수 있다. 동기화 제어 프레임(180)이 PLL(128)에 대한 타이밍 소스로서 사용될 때, 슈퍼프레임들이 전달되는 주파수("슈퍼프레임 주파수")는 동기화 신호 주파수와 동일할 수 있다. 오디오 데이터가 버스(106)를 따라 송신되는 몇몇 실시예들에서, 슈퍼프레임 주파수는 시스템(100)에서 사용된 오디오 샘플링 주파수(예로서, 48kHz 또는 44.1kHz)와 동일할 수 있지만, 임의의 적절한 슈퍼프레임 주파수가 사용될 수 있다. 각각의 슈퍼프레임(190)은 다운스트림 송신(192)의 기간들, 업스트림 송신(194)의 기간들, 및 무 송신(196)의 기간들(예로서, 버스(106)가 구동되지 않을 때)로 나뉠 수 있다.

도 4에서, 슈퍼프레임(190)이 다운스트림 송신(192)의 초기 기간 및 업스트림 송신(194)의 나중 기간을 갖고 도시된다. 다운스트림 송신(192)의 기간은 동기화 제어 프레임(180) 및 X 다운스트림 데이터 슬롯들(198)을 포함할 수 있으며, 여기에서 X는 0일 수 있다. 버스(106) 상에서의 실질적으로 모든 신호들은 라인-코딩될 수 있으며 동기화 신호는 상기 논의된 바와 같이, 동기화 제어 프레임(180)에서 동기화 프리앰블(182)의 형태로 마스터 노드(102)로부터 마지막 슬레이브 노드(104)(예로서, 슬레이브 노드(104C))로 다운스트림으로 포워딩된다. 다운스트림, TDM, 동기식 데이터는 동기화 제어 프레임(180) 후 X 다운스트림 데이터 슬롯들(198)에 포함될 수 있다. 다운스트림 데이터 슬롯들(198)은 동일한 폭을 가질 수 있다. 상기 논의된 바와 같이, PLL(128)은 노드가 버스(106)를 통한 시간 통신들을 위해 사용하는 클록을 제공할 수 있다. 버스(106)가 오디오 데이터를 송신하기 위해 사용되는 몇몇 실시예들에서, PLL(128)은 다수의 오디오 샘플링 주파수(예로서, 각각의 슈퍼프레임에서 1024-비트 클록들을 야기하는, 오디오 샘플링 주파수의 1024배)로 동작할 수 있다.

업스트림 송신(194)의 기간은 동기화 응답 프레임(197) 및 Y 업스트림 데이터 슬롯들(199)을 포함할 수 있으며, 여기에서 Y는 0일 수 있다. 몇몇 실시예들에서, 각각의 슬레이브 노드(104)는 다운스트림 데이터 슬롯들(198)의 일 부분을 소비할 수 있다. 마지막 슬레이브 노드(예로서, 도 1에서의 슬레이브 노드 2)는 동기화 응답 프레임(197)으로 응답할 수 있다(마지막 슬레이브 노드의 레지스터에 저장된 미리 결정된 응답 시간 후). 업스트림, TDM, 동기식 데이터는 동기화 응답 프레임(197) 직후 업스트림 데이터 슬롯들(199)에서 각각의 슬레이브 노드(104)에 의해 부가될 수 있다. 업스트림 데이터 슬롯들(199)은 동일한 폭을 가질 수 있다. 마지막 슬레이브 노드(예로서, 도 1에서 슬레이브 노드 0 및 슬레이브 노드 1)가 아닌 슬레이브 노드(104)는, 그것의 레지스터들 중 하나의 판독이 슈퍼프레임(190)의 동기화 제어 프레임(180)에서 요청되었다면 또는 원격 I2C 판독이 슈퍼프레임(190)의 동기화 제어 프레임(180)에서 요청되었다면 그 자신의 업스트림 응답으로 수신된 동기화 응답 프레임(197)을 대체할 수 있다.

상기 논의된 바와 같이, 동기화 제어 프레임(180)은 각각의 다운스트림 송신을 시작할 수 있다. 몇몇 실시예들에서, 동기화 제어 프레임(180)은 길이가 64비트들일 수 있지만, 임의의 다른 적절한 길이가 사용될 수 있다. 동기화 제어 프레임(180)은 상기 주지된 바와 같이, 프리앰블(182)로 시작할 수 있다. 몇몇 실시예들에서, 동기화 제어 프레임(180)이 슬레이브 노드(104)에 의해 다운스트림 슬레이브 노드(104)로 재송신될 때, 프리앰블(182)은 재송신되기보다는, 송신한 슬레이브 노드(104)에 의해 생성될 수 있다.

동기화 제어 프레임(180)의 제어 데이터(184)는 버스(106)를 통해 트랜잭션들을 제어하기 위해 사용된 데이터를 포함하는 필드들을 포함할 수 있다. 이들 필드들의 예들이 이하에서 논의되며, 몇몇 실시예들은 도 5에서 예시된다. 특히, 도 5는 다양한 실시예들에 따라, 정상 모드, I2C 모드, 및 탐색 모드에서 동기화 제어 프레임(180)에 대한 예시적인 포맷들을 예시한다. 몇몇 실시예들에서, 상이한 프리앰블(182) 또는 동기화 제어 프레임(180)은 슬레이브 노드들(104)이 정상 모드로의 천이가 전송될 때까지 동기화 제어 프레임(180)의 모두를 수신할 필요가 없도록 전적으로 대기 모드에서 사용될 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 카운트(CNT) 필드를 포함할 수 있다. CNT 필드는 임의의 적절한 길이(예로서, 2비트들)를 가질 수 있으며 이전 슈퍼프레임에서 사용된 값으로부터 증가될 수 있다(모듈로 필드의 길이). 예상되지 않은 CNT 값을 수신하는 슬레이브 노드(104)는 인터럽트를 리턴하도록 프로그램될 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 노드 어드레싱 모드(NAM) 필드를 포함할 수 있다. NAM 필드는 임의의 적절한 길이(예로서, 2비트들)를 가질 수 있으며 버스(106)를 통해 슬레이브 노드(104)의 레지스터들로의 액세스를 제어하기 위해 사용될 수 있다. 정상 모드에서, 슬레이브 노드(104)의 레지스터들은 슬레이브 노드(104)의 ID 및 레지스터의 어드레스에 기초하여 그로부터 판독되고 및/또는 그것으로 기록될 수 있다. 브로드캐스트 트랜잭션들은 모든 슬레이브 노드(104)에 의해 취해져야 하는 기록들이다. 몇몇 실시예들에서, NAM 필드는 "없음"(예로서, 임의의 특정한 슬레이브 노드(104)로 어드레싱되지 않은 데이터), "정상"(예로서, 이하에서 논의된 어드레스 필드에서 특정된 특정 슬레이브 노드(104)로의 데이터 유니캐스트), "브로드캐스트"(예로서, 모든 슬레이브 노드들(104)로 어드레싱된), 및 "탐색"을 포함한, 4개의 노드 어드레싱 모드들을 위해 제공할 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 I2C 필드를 포함할 수 있다. I2C 필드는 임의의 적절한 길이(예로서, 1비트)를 가질 수 있으며 다운스트림 송신(192)의 기간이 I2C 트랜잭션을 포함한다는 것을 나타내기 위해 사용될 수 있다. I2C 필드는 호스트(110)가 연관된 슬레이브 노드(104)에 대해서 I2C 슬레이브로서 동작하는 주변 디바이스(108)를 원격으로 액세스하기 위한 지시들을 제공하였음을 나타낼 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 노드 필드를 포함할 수 있다. 노드 필드는 임의의 적절한 길이(예로서, 4비트들)를 가질 수 있으며 어떤 슬레이브 노드가 정상 및 I2C 액세스들을 위해 어드레싱되는지를 나타내기 위해 사용될 수 있다. 탐색 모드에서, 이 필드는 슬레이브 노드(104)의 노드 ID 레지스터에서 새롭게 탐색된 슬레이브 노드(104)에 대한 식별자를 프로그램하기 위해 사용될 수 있다. 시스템(100)에서 각각의 슬레이브 노드(104)는, 이하에서 논의되는 바와 같이, 슬레이브 노드(104)가 마스터 노드(102)에 의해 탐색될 때 고유 ID를 할당받을 수 있다. 몇몇 실시예들에서, 마스터 노드(102)는 노드 ID를 갖지 않지만, 다른 실시예들에서, 마스터 노드(102)는 노드 ID를 가질 수 있다. 몇몇 실시예들에서, 버스(106) 상에서 마스터 노드(102)에 부착된 슬레이브 노드(104)(예로서, 도 1에서의 슬레이브 노드 0)는 슬레이브 노드 0일 것이며, 각각의 연속적인 슬레이브 노드(104)는 이전 슬레이브 노드보다 1 더 높은 수를 가질 것이다. 그러나, 이것은 단순히 예시적이며, 임의의 적절한 슬레이브 노드 식별 시스템이 사용될 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 판독/기록(RW) 필드를 포함할 수 있다. RW 필드는 임의의 적절한 길이(예로서, 1비트)를 가질 수 있으며 정상 액세스들이 판독들(예로서, RW=1) 또는 기록들(예로서, RW=0)인지를 제어하기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 어드레스 필드를 포함할 수 있다. 어드레스 필드는 임의의 적절한 길이(예로서, 8비트)를 가질 수 있으며 버스(106)를 통해 슬레이브 노드(104)의 특정 레지스터들을 어드레싱하기 위해 사용될 수 있다. I2C 트랜잭션들을 위해, 어드레스 필드는 START/STOP, WAIT, RW, 및 DATA VLD와 같은, I2C 제어 값들로 대체될 수 있다. 탐색 트랜잭션들을 위해, 어드레스 필드는 미리 결정된 값(예로서, 도 5에 예시된 바와 같이)을 가질 수 있다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 데이터 필드를 포함할 수 있다. 데이터 필드는 임의의 적절한 길이(예로서, 8비트들)를 가질 수 있으며 정상, I2C, 및 브로드캐스트 기록들을 위해 사용될 수 있다. 4로 곱하여진, RESPCYCS 값은 새롭게 탐색된 노드가 수신되는 동기화 제어 프레임(180)의 시작 및 송신되는 동기화 응답 프레임(197)의 시작 사이에서 얼마나 많은 사이클들이 흐르도록 허용해야 하는지를 결정하기 위해 사용될 수 있다. NAM 필드가 탐색 모드를 나타낼 때, 이하에서 논의되는 노드 어드레스 및 데이터 필드들은, 적절한 선택적 승수(예로서, 4)로 곱하여질 때, 동기화 제어 프레임(180)의 끝으로부터 동기화 응답 프레임(197)의 시작까지, 비트들로의, 시간을 나타내는 RESPCYCS 값으로서 인코딩될 수 있다. 이것은 새롭게 탐색된 슬레이브 노드(104)가 업스트림 송신을 위한 적절한 시간 슬롯을 결정하도록 허용한다.

몇몇 실시예들에서, 동기화 제어 프레임(180)은 순환 중복 검사(CRC) 필드를 포함할 수 있다. CRC 필드는 임의의 적절한 길이(예로서, 16비트들)를 가질 수 있으며 프리앰블(182)을 따르는 동기화 제어 프레임(180)의 제어 데이터(184)에 대한 CRC 값을 송신하기 위해 사용될 수 있다. 몇몇 실시예들에서, CRC는 CCITT-CRC 에러 검출 기법에 따라 산출될 수 있다.

몇몇 실시예들에서, 프리앰블(182) 및 CRC 필드 사이에서의 동기화 제어 프레임(180)의 적어도 일 부분은 이 간격에서 비트들의 시퀀스가 주기적으로 프리앰블(182)에 매칭될(및 그에 따라 새로운 슈퍼프레임(190)의 시작으로서 슬레이브 노드(104)에 의해 잘못 해석될 수 있는) 가능성을 감소시키기 위해, 뿐만 아니라 상기 주지된 바와 같이 전자기 방출들을 감소시키기 위해 스크램블링될 수 있다. 몇몇 이러한 실시예들에서, 동기화 제어 프레임(180)의 CNT 필드는 스크램블링된 필드들이 하나의 슈퍼프레임에서 다음으로 상이하게 스크램블링됨을 보장하기 위해 스크램블링 로직에 의해 사용될 수 있다. 여기에서 설명된 시스템(100)의 다양한 실시예들은 스크램블링을 생략할 수 있다.

다른 기술들은 상기 논의된 바와 같이 스크램블링 및/또는 에러 인코딩과 같은 기술들 외에 또는 그 대신에, 프리앰블(182)이 슬레이브 노드들(104)에 의해 고유하게 식별될 수 있음을 보장하기 위해 또는 프리앰블(182)이 동기화 제어 프레임(180)에서의 다른 곳에서 나타나는 가능성을 감소시키기 위해 사용될 수 있다. 예를 들면, 보다 긴 동기화 시퀀스가 동기화 제어 프레임(180)의 나머지의 특정한 인코딩이 그것에 매칭될 가능성을 감소시키기 위해 사용될 수 있다. 부가적으로 또는 대안적으로, 동기화 제어 프레임의 나머지는, 적절한 비트들에서 고정된 "0" 또는 "1" 값들을 위치시킴으로써와 같이, 동기화 시퀀스가 발생할 수 없도록 구조화될 수 있다.

마스터 노드(102)는, 버스(106) 상에서의 통신에 특정적인 요청들 및 I2C 요청들 양쪽 모두를 포함한, 판독 및 기록 요청들을 슬레이브 노드들(104)로 전송할 수 있다. 예를 들면, 마스터 노드(102)는 판독 및 기록 요청들(RW 필드를 사용하여 표시된)을 하나 이상의 지정된 슬레이브 노드들(104)(NAM 및 노드 필드들을 사용하여)로 전송할 수 있으며 요청이 버스(106)에 특정적인 슬레이브 노드(104)에 대한 요청인지, 슬레이브 노드(104)에 대한 I2C 요청인지, 또는 슬레이브 노드(104)의 하나 이상의 I2C 포트들에서 슬레이브 노드(104)에 결합된 I2C-호환 가능한 주변 디바이스(108)를 따라 전달될 I2C 요청인지를 나타낼 수 있다.

업스트림 통신으로 돌아가면, 동기화 응답 프레임(197)은 각각의 업스트림 송신을 시작할 수 있다. 몇몇 실시예들에서, 동기화 응답 프레임(197)은 길이가 64비트들일 수 있지만, 임의의 다른 적절한 길이가 사용될 수 있다. 동기화 응답 프레임(197)은 또한 데이터 부분에 앞서, 동기화 제어 프레임(180)의 프리앰블(182)을 참조하여 상기 논의된 바와 같이, 프리앰블을 포함할 수 있다. 다운스트림 송신의 끝에서, 버스(106) 상에서의 마지막 슬레이브 노드(104)는 RESPCYCS 카운터가 만료될 때까지 기다리며 그 후 동기화 응답 프레임(197)을 업스트림으로 송신하기 시작할 수 있다. 업스트림 슬레이브 노드(104)가 정상 판독 또는 기록 트랜잭션에 의해 타겟팅되었다면, 슬레이브 노드(104)는 그 자신의 동기화 응답 프레임(197)을 생성하며 다운스트림으로부터 수신된 것을 대체할 수 있다. 임의의 슬레이브 노드(104)가 예상된 시간에서 다운스트림 슬레이브 노드(104)로부터 동기화 응답 프레임(197)을 보지 않았다면, 슬레이브 노드(104)는 그 자신의 동기화 응답 프레임(197)을 생성하며 그것을 업스트림으로 송신하기 시작할 것이다.

동기화 응답 프레임(197)의 데이터 부분은 마스터 노드(102)로 다시 응답 정보를 전달하기 위해 사용된 데이터를 포함하는 필드들을 포함할 수 있다. 이들 필드들의 예들은 이하에서 논의되며, 몇몇 실시예들은 도 6에서 예시된다. 특히, 도 6은 다양한 실시예들에 따라, 정상 모드, I2C 모드, 및 탐색 모드에서 동기화 응답 프레임(197)에 대한 예시적인 포맷들을 예시한다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 카운트(CNT) 필드를 포함할 수 있다. CNT 필드는 임의의 적절한 길이(예로서, 2비트들)를 가질 수 있으며 이전에 수신된 동기화 제어 프레임(180)에서 CNT 필드의 값을 송신하기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 수신 확인(ACK) 필드를 포함할 수 있다. ACK 필드는 임의의 적절한 길이(예로서, 2비트들)를 가질 수 있으며, 상기 슬레이브 노드(104)가 동기화 응답 프레임(197)을 생성할 때 이전 동기화 제어 프레임(180)에서 수신된 명령을 수신 확인하기 위해 슬레이브 노드(104)에 의해 삽입될 수 있다. ACK 필드에서 전달될 수 있는 예시적인 표시자들은 대기, 수신 확인, 비 수신 확인(NACK), 및 재시도를 포함한다. 몇몇 실시예들에서, ACK 필드는 그것이 브로드캐스트 메시지를 수신하고 프로세싱한 슬레이브 노드(104)에 의해 수신확인을 송신하도록(예로서, 마스터 노드(102)로 브로드캐스트 수신 확인을 송신함으로써) 사이징될 수 있다. 몇몇 이러한 실시예들에서, 슬레이브 노드(104)는 또한 슬레이브 노드(104)가 송신할 데이터를 갖는지를(예를 들면, 키패드 또는 터치스크린으로부터의 비-TDM 입력들과 같은, 요구-기반 업스트림 송신들을 위해, 또는 슬레이브 노드(104)가 에러 또는 비상 조건을 보고하고 싶어할 때와 같은, 우선화된 업스트림 송신을 위해 사용될 수 있는) 나타낼 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 I2C 필드를 포함할 수 있다. I2C 필드는 임의의 적절한 길이(예로서, 1비트)를 가질 수 있으며 이전에 수신된 동기화 제어 프레임(180)에서 I2C 필드의 값을 송신하기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 노드 필드를 포함할 수 있다. 노드 필드는 임의의 적절한 길이(예로서, 4비트)를 가질 수 있으며 동기화 응답 프레임(197)을 생성하는 슬레이브 노드(104)의 ID를 송신하기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 데이터 필드를 포함할 수 있다. 데이터 필드는 임의의 적절한 길이(예로서, 8비트들)를 가질 수 있으며 그것의 값은 동기화 응답 프레임(197)을 생성하는 슬레이브 노드(104)의 ACK 응답 및 트랜잭션에 유형에 의존할 수 있다. 탐색 트랜잭션들을 위해, 데이터 필드는 이전에 수신된 동기화 제어 프레임(180)에서 RESPCYCS 필드의 값을 포함할 수 있다. ACK 필드가 NACK을 나타낼 때, 또는 동기화 응답 프레임(197)이 브로드캐스트 트랜잭션에 응답할 때, 데이터 필드는 브로드캐스트 수식확인(BA) 표시자(마지막 슬레이브 노드(104)는 브로드캐스트 기록이 에러 없이 수신되었는지를 나타낼 수 있다), 탐색 에러(DER) 표시자(탐색 트랜잭션에서 새롭게 탐색된 슬레이브 노드(104)가 기존의 슬레이브 노드(104)에 매칭되는지를 나타내는), 및 CRC 에러(CER) 표시자(NACK이 CRC 에러에 의해 야기되었는지를 나타내는)를 포함할 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 CRC 필드를 포함할 수 있다. CRC 필드는 임의의 적절한 길이(예로서, 16비트들)를 가질 수 있으며 프리앰블 및 CRC 필드 사이에서 동기화 응답 프레임(197)의 부분에 대한 CRC 값을 송신하기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 인터럽트 요청(IRQ) 필드를 포함할 수 있다. IRQ 필드는 임의의 적절한 길이(예로서, 1비트)를 가질 수 있으며 인터럽트가 슬레이브 노드(104)로부터 시그널링되었음을 나타내기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 IRQ 노드(IRQNODE) 필드를 포함할 수 있다. IRQNODE 필드는 임의의 적절한 길이(예로서, 4비트들)를 가질 수 있으며 IRQ 필드에 의해 제공된 인터럽트를 시그널링한 슬레이브 노드(104)의 ID를 송신하기 위해 사용될 수 있다. 몇몇 실시예들에서, IRQ 필드를 생성하기 위한 슬레이브 노드(104)는 그 자신의 ID를 IRQNODE 필드로 삽입할 것이다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 제 2 CRC(CRC-4) 필드를 포함할 수 있다. CRC-4 필드는 임의의 적절한 길이(예로서, 4비트들)를 가질 수 있으며 IRQ 및 IRQNODE 필드들에 대한 CRC 값을 송신하기 위해 사용될 수 있다.

몇몇 실시예들에서, 동기화 응답 프레임(197)은 동기화 응답 프레임(197)의 마지막 비트들(예로서, 마지막 10비트들)로서 IRQ 필드, IRQNODE 필드, 및 CRC-4 필드를 포함할 수 있다. 상기 논의된 바와 같이, 이들 인터럽트-관련 필드들은 CRC-4의 형태로 그 자신의 CRC 보호를 가질 수 있다(및 따라서 이전 CRC 필드에 의해 보호되지 않는다). 마스터 노드(102)로 인터럽트를 시그널링할 필요가 있는 임의의 슬레이브 노드(104)는 그것의 인터럽트 정보를 이들 필드들로 삽입할 것이다. 몇몇 실시예들에서, 보류 중인 인터럽트를 가진 슬레이브 노드(104)는 보류 중인 인터럽트를 또한 갖는 추가 다운스트림으로의 임의의 슬레이브 노드(104)보다 높은 우선순위를 가질 수 있다. 버스(106)를 따르는 마지막 슬레이브 노드(104)(예로서, 도 1에서의 슬레이브 노드 2)는 항상 이들 인터럽트 필드들을 실장할 수 있다. 마지막 슬레이브 노드(104)가 보류 중인 인터럽트가 없다면, 마지막 슬레이브 노드(104)는 IRQ 비트를 0으로, IRQNODE 필드를 그것의 노드 ID로 설정하며, 정확한 CRC-4 값을 제공할 수 있다. 편리함을 위해, 인터럽트를 운반하는 동기화 응답 프레임(197)은 여기에서 "인터럽트 프레임"으로 불리울 수 있다.

몇몇 실시예들에서, 프리앰블(182) 및 CRC 필드 사이에서의 동기화 응답 프레임(197)의 적어도 일 부분은 방출들을 감소시키기 위해 스크램블링될 수 있다. 몇몇 이러한 실시예들에서, 동기화 응답 프레임(197)의 CNT 필드는 스크램블링 필드들이 하나의 슈퍼프레임으로부터 다음으로 상이하게 스크램블링됨을 보장하기 위해 스크램블링 로직에 의해 사용될 수 있다. 여기에서 설명된 시스템(100)의 다양한 실시예들은 스크램블링을 생략할 수 있다.

다른 기술들은, 상기 논의된 바와 같이 스크램블링 및/또는 에러 인코딩과 같은 기술들 외에 또는 그 대신에, 프리앰블(182)이 슬레이브 노드들(104)에 의해 고유하게 식별될 수 있음을 보장하기 위해 또는 프리앰블(182)이 동기화 응답 프레임(197)에서의 다른 곳을 나타내는 가능성을 감소시키기 위해 사용될 수 있다. 예를 들면, 보다 긴 동기화 시퀀스가 동기화 응답 프레임(180)의 나머지의 특정한 인코딩이 그것에 매칭될 가능성을 감소시키기 위해 사용될 수 있다. 부가적으로 또는 대안적으로, 동기화 응답 프레임의 나머지는, 적절한 비트들에서 고정된 "0" 또는 "1" 값들을 위치시킴으로써와 같이, 동기화 시퀀스가 발생할 수 없도록 구조화될 수 있다.

도 7은 다양한 실시예들에 따른, 도 2의 버스 프로토콜 회로(126)의 블록도이다. 버스 프로토콜 회로(126)는 여기에서 설명된 버스(106)에 대한 프로토콜에 따라 노드 트랜시버(120)의 동작을 제어하기 위해 제어 회로(154)를 포함할 수 있다. 특히, 제어 회로(154)는 송신을 위한 동기화 프레임들(예로서, 상기 논의된 바와 같이, 동기화 제어 프레임들 또는 동기화 응답 프레임들)의 생성, 수신된 동기화 프레임들의 프로세싱, 및 수신된 동기화 제어 프레임들에서 특정된 제어 동작들의 수행을 제어할 수 있다. 제어 회로(154)는 이하에서 논의되는 바와 같이, 프로그램 가능한 레지스터들을 포함할 수 있다. 제어 회로(154)는 동기화 제어 프레임들을 생성 및 수신하고, 수신된 메시지들(예로서, 버스 프로토콜 회로(126)가 슬레이브 노드(104)에 포함될 때 동기화 제어 프레임과 연관된 또는 버스 프로토콜 회로(126)가 마스터 노드(102)에 포함될 때 I2C 디바이스로부터)에 적절하게 반응하며, 상이한 동작 모드들(예로서, 정상, 탐색, 대기 등)로 프레이밍을 조정할 수 있다.

노드 트랜시버(120)가 버스(106)를 따르는 송신을 위한 데이터를 준비할 때, 프리앰블 회로(156)는 송신을 위한 동기화 프레임들에 대한 프리앰블들을 생성하며, 수신된 동기화 프레임들로부터 프리앰블들을 수신하도록 구성될 수 있다. 몇몇 실시예들에서, 다운스트림 동기화 제어 프레임 프리앰블은 매 1024 비트들마다 마스터 노드(102)에 의해 전송될 수 있다. 상기 논의된 바와 같이, 하나 이상의 슬레이브 노드들(104)은 다운스트림 동기화 제어 프레임 프리앰블에 동기화하며 프리앰블로부터 국부적, 위상-동조 마스터 클록들을 생성할 수 있다.

순환 중복 검사(CRC) 삽입 회로(158)는 송신을 위한 동기화 프레임들에 대한 하나 이상의 CRC들을 생성하도록 구성될 수 있다. 프레임/압축 회로(160)는 I2S/TDM/PDM 트랜시버(127)로부터(예로서, 트랜시버(127)와 연관된 프레임 버퍼로부터) 인입 데이터를 취하도록 구성될 수 있으며 및/또는 I2C 트랜시버(129)는, 선택적으로 데이터를 압축하며, 선택적으로 데이터에 대한 패리티 검사 비트들 또는 에러 정정 코드들(ECC)을 생성한다. 다중화기(MUX)(162)는 프리앰블 회로(156)로부터의 프리앰블, 동기화 프레임들, 및 데이터를 송신을 위한 스트림으로 다중화할 수 있다. 몇몇 실시예들에서, 송신 스트림은 송신 전에 스크램블링 회로(164)에 의해 스크램블링될 수 있다.

예를 들면, 몇몇 실시예들에서, 프레임/압축 회로(160)는 부동 소수점 압축 기법을 이용할 수 있다. 이러한 실시예에서, 제어 회로(154)는 데이터의 부호 비트 및 N-4 비트들에 앞서, 얼마나 많은 반복된 부호 비트들이 수에 있는지를 나타내기 위해 3비트들을 송신할 수 있으며, 여기에서 N은 버스(106)를 통해 송신될 데이터의 크기이다. 데이터 압축의 사용은 요구될 때 마스터 노드(102)에 의해 구성될 수 있다.

몇몇 실시예들에서, 노드 트랜시버(120)에 들어간 수신 스트림은 디스크램블링 회로(166)에 의해 디스크램블링될 수 있다. 역다중화기(DEMUX)(168)는 수신 스트림으로부터 프리앰블, 동기화 프레임들, 및 데이터를 역다중화할 수 있다. 수신 측에서 CRC 검사 회로(159)는 정확한 CRC에 대한 수신된 동기화 프레임들을 검사할 수 있다. CRC 검사 회로(159)가 인입한 동기화 제어 프레임(180)에서 CRC 실패를 식별할 때, 제어 회로(154)는 실패를 통지받을 수 있으며 동기화 제어 프레임(180)의 제어 데이터(184)에서 임의의 제어 명령들을 수행하지 않을 것이다. CRC 검사 회로(159)가 인입하는 동기화 응답 프레임(197)에서 CRC 실패를 식별할 때, 제어 회로(154)는 실패를 통지받을 수 있으며 인터럽트 프레임에서 호스트로(110)로의 송신을 위한 인터럽트를 생성할 수 있다. 디프레임/압축 해제 회로(170)는 수신 데이터를 수용하고, 선택적으로 그것의 패리티를 검사하고, 선택적으로 에러 검출 및 정정(예로서, 단일 에러 정정 - 이중 에러 검출(SECDED))을 수행하고, 선택적으로 데이터를 압축 해제할 수 있으며, 수신된 데이터를 I2S/TDM/PDM 트랜시버(127)(예로서, 트랜시버(127)와 연관된 프레임 버퍼) 및/또는 I2C 트랜시버(129)로 기록할 수 있다.

상기 논의된 바와 같이, 업스트림 및 다운스트림 데이터는 슈퍼프레임(190) 내에서의 TDM 데이터 슬롯들에서 버스(106)를 따라 송신될 수 있다. 제어 회로(154)는 버스(106) 상에서 이들 데이터 슬롯들을 관리하는데 전용된 레지스터들을 포함할 수 있으며, 그것에 대한 다수의 예들이 이하에서 논의된다. 제어 회로(154)가 마스터 노드(102)에 포함될 때, 이들 레지스터들에서의 값들은 호스트(110)에 의해 제어 회로(154)로 프로그램될 수 있다. 제어 회로(154)가 슬레이브 노드(104)에 포함될 때, 이들 레지스터들에서의 값들은 마스터 노드(102)에 의해 제어 회로(154)로 프로그램될 수 있다.

몇몇 실시예들에서, 제어 회로(154)는 다운스트림 슬롯들(DNSLOTS) 레지스터를 포함할 수 있다. 노드 트랜시버(120)가 마스터 노드(102)에 포함될 때, 이러한 레지스터는 다운스트림 데이터 슬롯들의 총 수의 값을 유지할 수 있다. 이러한 레지스터는 또한 마스터 노드(102)에서 I2S/TDM/PDM 트랜시버(127)에 의해 수신된 조합된 I2S/TDM/PDM을 위해 사용될 데이터 슬롯들의 수를 정의할 수 있다. 슬레이브 노드(104)에서, 이러한 레지스터는, LDNSLOTS를 참조하여 이하에서 추가로 상세하게 논의되는 바와 같이, 국소적으로 생성된 다운스트림 슬롯들의 부가 전에 또는 그 후에 다음 슬레이브 노드(104)로 다운스트림으로 전달되는 데이터 슬롯들의 수를 정의할 수 있다.

몇몇 실시예들에서, 제어 회로(154)는 국부 다운스트림 슬롯들(LDNSLOTS) 레지스터를 포함할 수 있다. 이러한 레지스터는 마스터 노드(102)에서 사용되지 않을 수 있다. 슬레이브 노드(104)에서, 이러한 레지스터는 슬레이브 노드(104)가 사용하며 재송신하지 않을 데이터 슬롯들의 수를 정의할 수 있다. 대안적으로, 이러한 레지스터는 슬레이브 노드(104)가 다운스트림 버스 링크(106)에 기여할 수 있는 슬롯들의 수를 정의할 수 있다.

몇몇 실시예들에서, 제어 회로(154)는 업스트림 슬롯들(UPSLOTS) 레지스터를 포함할 수 있다. 마스터 노드(102)에서, 이러한 레지스터는 업스트림 데이터 슬롯들의 총 수에 대한 값을 유지할 수 있다. 이러한 레지스터는 또한 마스터 노드(102)에서 I2S/TDM/PDM 트랜시버(127)에 의한 I2S/TDM 송신을 위해 사용될 슬롯들의 수를 정의할 수 있다. 슬레이브 노드(104)에서, 이러한 레지스터는 슬레이브 노드가 그 자신의 데이터를 부가하기 시작하기 전에 업스트림으로 전달되는 데이터 슬롯들의 수를 정의할 수 있다.

몇몇 실시예들에서, 제어 회로(154)는 국부 업스트림 슬롯들(LUPSLOTS) 레지스터를 포함할 수 있다. 이러한 레지스터는 마스터 노드(102)에서 사용되지 않을 수 있다. 슬레이브 노드(104)에서, 이러한 레지스터는 슬레이브 노드(104)가 그것이 업스트림으로 전송되기 전에 다운스트림으로부터 수신된 데이터에 부가할 데이터 슬롯들의 수를 정의할 수 있다. 이러한 레지스터는 또한 슬레이브 노드(104)에서 I2S/TDM/PDM 트랜시버(127)에 의한 조합된 I2S/TDM/PDM 수신을 위해 사용될 데이터 슬롯들의 수를 정의할 수 있다.

몇몇 실시예들에서, 제어 회로(154)는 브로드캐스트 다운스트림 슬롯들(BCDNSLOTS) 레지스터를 포함할 수 있다. 이 레지스터는 마스터 노드(102)에서 사용되지 않을 수 있다. 슬레이브 노드(104)에서, 이러한 레지스터는 브로드캐스트 데이터 슬롯들의 수를 정의할 수 있다. 몇몇 실시예들에서, 브로드캐스트 데이터 슬롯들은 항상 데이터 필드의 초반에 올 수 있다. 브로드캐스트 데이터 슬롯들에서의 데이터는 다수의 슬레이브 노드들(104)에 의해 사용될 수 있으며 그것들이 사용되는지 여부에 관계없이 모든 슬레이브 노드들(104)에 의해 다운스트림으로 전달될 수 있다.

몇몇 실시예들에서, 제어 회로(154)는 슬롯 포맷(SLOTFMT) 레지스터를 포함할 수 있다. 이러한 레지스터는 업스트림 및 다운스트림 송신들을 위한 데이터의 포맷을 정의할 수 있다. I2S/TDM/PDM 트랜시버(127)를 위한 데이터 크기는 또한 이러한 레지스터에 의해 결정될 수 있다. 몇몇 실시예들에서, 유효 데이터 크기들은 8, 12, 16, 20, 24, 28, 및 32비트들을 포함한다. 이러한 레지스터는 또한 다운스트림 및 업스트림 트래픽에 대한 부동 소수점 압축을 가능하게 하기 위해 비트들을 포함할 수 있다. 부동 소수점 압축이 가능해질 때, I2S/TDM 데이터 크기는 버스(106)를 통한 데이터 크기보다 4비트 더 클 수 있다. 시스템(100)에서의 모든 노드들은 데이터 슬롯들이 활성화될 때 SLOTFMT에 대한 동일한 값들을 가질 수 있으며, 노드들은 모든 노드들이 동일한 값을 갖고 업데이트되도록 브로드캐스트 기록에 의해 프로그램될 수 있다.

도 8 내지 도 11은 여기에서 설명된 버스 프로토콜들의 다양한 실시예들에 따라, 버스(106)를 따르는 정보 교환의 예들을 예시한다. 특히, 도 8 내지 도 11은 각각의 슬레이브 노드(104)가 주변 디바이스(108)로서 하나 이상의 스피커들 및/또는 하나 이상의 마이크로폰들에 결합되는 실시예들을 예시한다. 이것은, 주변 디바이스(108)의 임의의 원하는 배열이 여기에서 설명된 기술들에 따라 임의의 특정한 슬레이브 노드(104)에 결합될 수 있으므로, 단순히 예시적이다.

시작을 위해, 도 8은 다양한 실시예들에 따라, 버스(106) 상에서 양-방향 통신을 위한 시그널링 및 타이밍 고려사항들을 예시한다. 도 8에 묘사된 슬레이브 노드들(104)은 다양한 수의 센서/작동기 요소들을 가지며, 따라서 상이한 양들의 데이터가 다양한 슬레이브 노드들(104)로 전송되거나, 또는 그로부터 수신될 수 있다. 구체적으로, 슬레이브 노드 1은 두 개의 요소들을 갖고, 슬레이브 노드 4는 4개의 요소들을 가지며, 슬레이브 노드 5는 3개의 요소들을 갖고, 따라서 마스터 노드(102)에 의해 송신된 데이터는 슬레이브 노드 1에 대해 2개의 시간 슬롯들을, 슬레이브 노드 4에 대해 4개의 시간 슬롯들을, 및 슬레이브 5에 대해 3개의 시간 슬롯들을 포함한다. 유사하게, 슬레이브 노드 0은 3개의 요소들을 갖고, 슬레이브 노드 2는 3개의 요소들을 갖고, 슬레이브 노드 3은 3개의 요소들을 갖고, 슬레이브 노드 6은 하나의 요소를 가지며, 슬레이브 노드 7은 4개의 요소들을 갖고, 따라서 이들 슬레이브 노드들(104)에 의해 업스트림으로 송신된 데이터는 대응하는 수의 시간 슬롯들을 포함한다. 요소들 및 시간 슬롯들 사이에서 1-대-1 상관관계가 있을 필요가 없다는 것이 주의되어야 한다. 예를 들면, 3개의 마이크로폰들을 가진, 주변 디바이스(108)에 포함된, 마이크로폰 어레이는 프로세싱의 유형에 의존하여, 단일 시간 슬롯 또는 다수의 시간 슬롯들에 대응할 수 있는, 단일 데이터 샘플을 생성하기 위해 3개의 마이크로폰들로부터의 신호들(및 가능하게는 또한 마스터 노드(102)로부터 또는 다른 슬레이브 노드들(104)로부터 수신된 정보)을 조합하는 디지털 신호 프로세서를 포함할 수 있다.

도 8에서, 마스터 노드(102)는 특정 슬레이브 노드들(104)(S)에 결합된 스피커들에 대한 데이터에 앞서 동기화 제어 프레임(SCF)을 송신한다. 각각의 연속적인 슬레이브 노드(104)는 동기화 제어 프레임을 포워딩하며 또한 다운스트림 슬레이브 노드들(104)로 가는 적어도 임의의 데이터를 포워딩한다. 특정한 슬레이브 노드(104)는 모든 데이터를 포워딩할 수 있거나 또는 상기 슬레이브 노드(104)로 가는 데이터를 제거할 수 있다. 마지막 슬레이브 노드(104)가 동기화 제어 프레임을 수신할 때, 상기 슬레이브 노드(104)는 선택적으로 슬레이브 노드(104)가 송신하도록 허용되는 임의의 데이터에 앞서 동기화 응답 프레임(SRF)을 송신한다. 각각의 연속적인 슬레이브 노드(104)는 다운스트림 슬레이브 노드들(104)로부터의 임의의 데이터와 함께 동기화 응답 프레임을 포워딩하며 선택적으로 특정한 슬레이브 노드들(104)(MD)에 결합된 하나 이상의 마이크로폰들로부터 데이터를 삽입한다. 도 8의 예에서, 마스터 노드(102)는 슬레이브 노드 1, 4, 및 5(도 8에서 활성 스피커들로 묘사됨)로 데이터를 전송하며 슬레이브 노드들 7, 6, 3, 2 및 0(도 8에서 마이크로폰 어레이들로서 묘사됨)으로부터 데이터를 수신한다.

도 9는 다양한 실시예들에 따라, 다운스트림 DS 트랜시버(124)의 관점으로부터, 다운스트림 송신으로부터의 데이터의 동적 제거 및 업스트림 송신으로의 데이터의 삽입을 개략적으로 예시한다. 도 9에서, 도 8에서처럼, 마스터 노드(102)는 역순으로 슬레이브 노드들 1, 4, 및 5(SD)에 대한 데이터에 앞서 동기화 제어 프레임(SCF)을 송신한다(예로서, 슬레이브 노드 5에 대한 데이터는 슬레이브 노드 4에 대한 데이터로 이어지고, 이것은 슬레이브 노드 1에 대한 데이터로 이어진다)(MASTER로 라벨링된 로우 참조). 슬레이브 노드 1이 이러한 송신을 수신할 때, 슬레이브 노드 1은 그 자신의 데이터를 제거하며 슬레이브 노드들 5 및 4에 대한 데이터에 앞서 동기화 제어 프레임만을 슬레이브 노드 2로 포워딩한다. 슬레이브 노드들 2 및 3은 변경되지 않은 데이터를 포워딩하며(SLAVE 2로 라벨링된 로우 참조), 따라서, 슬레이브 노드 1에 의해 포워딩된 데이터는 슬레이브 노드 4(SLAVE 3으로 라벨링된 로우 참조)에 의해 수신된다. 슬레이브 노드 4는 그 자신의 데이터를 제거하며 슬레이브 노드 5에 대한 데이터에 앞서 동기화 제어 프레임만을 슬레이브 5로 포워딩하고, 유사하게, 슬레이브 노드 5는 그 자신의 데이터를 제거하며 동기화 제어 프레임만을 슬레이브 노드 6으로 포워딩한다. 슬레이브 노드 6은 동기화 제어 프레임을 슬레이브 노드 7(SLAVE 6으로 라벨링된 로우 참조)로 포워딩한다.

이때, 슬레이브 노드 7은 그것의 데이터에 앞서 동기화 응답 프레임(SRF)을 슬레이브 노드 6으로 송신한다(SLAVE 6으로 라벨링된 로우 참조). 슬레이브 노드 6은 슬레이브 노드 7로부터의 데이터 및 그 자신의 데이터와 함께 동기화 응답 프레임을 슬레이브 노드 5로 포워딩하며, 슬레이브 노드 5는 결과적으로 슬레이브 노드들 7 및 6으로부터의 데이터와 함께 동기화 응답 프레임을 슬레이브 노드 4로 포워딩한다. 슬레이브 노드 4는 부가할 데이터가 없으며, 따라서 그것은 데이터를 슬레이브 노드 3(SLAVE 3으로 라벨링된 로우 참조)으로 간단히 포워딩하고, 이것은 그 자신의 데이터와 함께 데이터를 슬레이브 노드 2(SLAVE 2로 라벨링된 로우 참조)로 포워딩하며, 이것은 결과적으로 그 자신의 데이터와 함께 데이터를 슬레이브 노드 1로 포워딩한다. 슬레이브 노드 1은 부가할 데이터가 없으며, 따라서 그것은 데이터를 슬레이브 노드 0으로 포워딩하고, 이것은 그 자신의 데이터와 함께 데이터를 포워딩한다. 그 결과, 마스터 노드(102)는 슬레이브 노드들 7, 6, 3, 2, 및 0(MASTER로 라벨링된 로우 참조)로부터의 데이터에 앞서 동기화 응답 프레임을 수신한다.

도 10은 도 9에서처럼, 다운스트림 DS 트랜시버(124)의 관점으로부터, 다운스트림 송신으로부터의 데이터의 동적 제거 및 업스트림 송신으로의 데이터의 삽입의 또 다른 예를 예시하지만, 도 10에서, 슬레이브 노드들(104)은 마스터 노드(102)가 슬레이브 노드들(104) 모두로 다운스트림으로 데이터를 전송하며 슬레이브 노드들(104)의 모두로부터 다시 데이터를 수신하도록 주변 디바이스(108)로서 센서들 및 작동기들 모두와 결합된다. 또한, 도 10에서, 데이터는 그것이 예정해두거나 또는 그것이 비롯되는 노드 어드레스에 기초하여 순서화된다. "Y"로 라벨링된 데이터 슬롯은 데이터 무결성 검사 또는 데이터 정정을 위해 사용될 수 있다.

도 11은 도 9에서처럼, 다운스트림 DS 트랜시버(124)의 관점으로부터, 다운스트림 송신으로부터 데이터의 동적 제거 및 업스트림 송신으로의 데이터의 삽입의 또 다른 예를 예시하지만, 도 11에서, 데이터는 역순보다는 순차적 순서로 다운스트림 및 업스트림으로 운반된다. 각각의 슬레이브 노드(104)에서 버퍼링은 데이터를 선택적으로 부가하고, 제거하며, 및/또는 포워딩하는 것을 허용한다.

상기 논의된 바와 같이, 각각의 슬레이브 노드(104)는 다운스트림 또는 업스트림 송신들로부터 데이터를 제거할 수 있으며 및/또는 데이터를 다운스트림 또는 업스트림 송신들에 부가할 수 있다. 따라서, 예를 들면, 마스터 노드(102)는 다수의 슬레이브 노드들(104)의 각각으로 데이터의 별개의 샘플을 송신할 수 있으며, 각각의 이러한 슬레이브 노드(104)는 그것의 데이터 샘플을 제거하며 단지 다운스트림 슬레이브들을 위해 의도된 데이터만을 포워딩할 수 있다. 다른 한편으로, 슬레이브 노드(104)는 다운스트림 슬레이브 노드(104)로부터 데이터를 수신하며 부가적인 데이터와 함께 데이터를 포워딩할 수 있다. 요구된 만큼 적은 정보를 송신하는 하나의 이점은 시스템(100)에 의해 총괄적으로 소비된 전력의 양을 감소시킨다는 것이다.

시스템(100)은 또한, 구체적으로 슬레이브 노드들(104)의 다운스트림 슬롯 사용의 구성을 통해, 마스터 노드(102)로부터 슬레이브 노드들(104)로 브로드캐스트 송신들(및 멀티캐스트 송신들)을 지원할 수 있다. 각각의 슬레이브 노드(104)는 브로드캐스트 송신을 프로세싱하며 그것을 다음 슬레이브 노드(104)로 전달할 수 있지만, 특정한 슬레이브 노드(104)는 브로드캐스트 메시지를 "소비"할 수 있다(즉, 다음 슬레이브 노드(104)로 브로드캐스트 송신을 전달하지 않는다).

시스템(100)은 또한 업스트림 송신들(예로서, 특정한 슬레이브 노드(104)로부터 하나 이상의 다른 슬레이브 노드들(104)로)을 지원할 수 있다. 이러한 업스트림 송신들은 유니캐스트, 멀티캐스트, 및/또는 브로드캐스트 업스트림 송신들을 포함할 수 있다. 업스트림 어드레싱을 갖고, 다운스트림 송신들을 참조하여 상기 논의된 바와 같이, 슬레이브 노드(104)는 업스트림 송신으로부터 데이터를 제거할지 여부 및/또는 슬레이브 노드들(104)의 업스트림 슬롯 사용의 구성에 기초하여 다음 업스트림 슬레이브 노드(104)로 업스트림 송신을 전달할지 여부를 결정할 수 있다. 따라서, 예를 들면, 데이터는 데이터를 마스터 노드(102)로 전달하는 것 외에, 또는 그 대신에, 특정한 슬레이브 노드(104)에 의해 하나 이상의 다른 슬레이브 노드들(104)로 전달될 수 있다. 이러한 슬레이브-슬레이브 관계들은, 예를 들면, 마스터 노드(102)를 통해 구성될 수 있다.

따라서, 다양한 실시예들에서, 슬레이브 노드들(104)은 정보를 선택적으로 포워딩하고, 드롭시키며, 부가하기 위한 능력을 갖고, 활성/지능형 리피터 노드들로서 동작할 수 있다. 슬레이브 노드들(104)은 일반적으로, 각각의 슬레이브 노드(104)가 그것이 데이터를 수신/송신할 관련 있는 시간 슬롯(들)을 알며, 그러므로 시간 슬롯으로부터 데이터를 제거하거나 또는 그것으로 데이터를 부가할 수 있으므로, 데이터의 모두를 반드시 디코딩/조사하지 않고 이러한 기능들을 수행할 수 있다. 슬레이브 노드들(104)이 모든 데이터를 디코딩/조사할 필요가 없을 수 있음에도 불구하고, 슬레이브 노드들(104)은 통상적으로 그것이 송신하고/포워딩하는 데이터를 재-클록킹할 수 있다. 이것은 시스템(100)의 강건성을 향상시킬 수 있다.

몇몇 실시예들에서, 버스(106)는 링 토폴로지에서 단방향 통신들을 위해 구성될 수 있다. 예를 들면, 다양한 실시예들에 따라, 도 12는 링 토폴로지에서 마스터 노드(102) 및 4개의 슬레이브 노드들(104)의 배열(1200)을 예시하며, 배열(1200)에서 단방향 통신을 위한 시그널링 및 타이밍 고려사항들을 예시한다. 이러한 실시예들에서, 노드들에서의 트랜시버들(120)은 업스트림 및 다운스트림 통신을 위한 2개의 양-방향 트랜시버들보다는, 수신-전용 트랜시버(MASTER IN) 및 송신-전용 트랜시버(MASTER OUT)를 포함할 수 있다. 도 12에서 예시된 링크-계층 동기화 기법에서, 마스터 노드(102)는 선택적으로, 다양한 슬레이브 노드들(104)에 결합된 3개의 스피커들에 대한 "다운스트림" 데이터(1202)(상이한 스피커들에 대한 데이터는, 도 8 내지 도 11을 참조하여 상기 논의된 바와 같이, 임의의 적절한 순서로 배열될 수 있다)에 앞서, 동기화 제어 프레임(SCF)(180)을 송신하며, 각각의 연속적인 슬레이브 노드(104)는 "업스트림" 데이터(1204)를 제공하기 위해 이전 슬레이브 노드들(104)로부터의 임의의 "업스트림" 데이터 및 그 자신의 "업스트림" 데이터와 함께 동기화 제어 프레임(180)을 포워딩한다(예로서, 8개의 상이한 마이크로폰들로부터의 데이터는, 도 8 내지 도 11을 참조하여 상기 논의된 바와 같이, 임의의 적절한 순서로 배열될 수 있다).

여기에서 설명된 바와 같이, 데이터는 다수의 방식들 중 임의의 것으로 시스템(100)의 요소들 사이에서 전달될 수 있다. 몇몇 실시예들에서, 데이터는 슬레이브 노드(104)에 의해 업스트림으로(예로서, 데이터 슬롯들(199)을 사용하여) 또는 슬레이브 노드(104) 또는 마스터 노드(102)에 의해 다운스트림으로(예로서, 데이터 슬롯들(198)을 사용하여) 동기식 데이터 슬롯들의 세트의 부분으로서 전송될 수 있다. 이러한 데이터의 볼륨은 데이터 슬롯에서 비트들의 수를 변경하거나, 또는 추가 데이터 슬롯들을 포함함으로써 조정될 수 있다. 데이터는 또한 동기화 제어 프레임(180) 또는 동기화 응답 프레임(197)에서의 포함에 의해 시스템(100)에서 전달될 수 있다. 이러한 방식으로 전달된 데이터는 호스트(110)로부터의 I2C 제어 데이터(슬레이브 노드(104)와 연관된 주변 디바이스(108)로부터의 응답을 갖고); 호스트(110)/마스터 노드(102)로부터 슬레이브 노드(104)로의 기록 액세스 및 슬레이브 노드(104)로부터 호스트(110)/마스터 노드(102)로의 판독 액세스를 포함할 수 있는 슬레이브 노드들(104)의 레지스터들로의 액세스들(예로서, 슬롯들 및 인터페이스들의 탐색 및 구성을 위해); 및 주변 디바이스(108)로부터 호스트(110)로의 인터럽트들을 통한 이벤트 시그널링을 포함할 수 있다. 몇몇 실시예들에서, GPIO 핀들은 슬레이브 노드(104)로부터 마스터 노드(102)로 정보를 운반하기 위해 사용될 수 있다(예로서, 마스터 노드(102)를 가짐으로써 I2C를 통해 GPIO 핀들을 폴링하거나, 또는 슬레이브 노드(104)의 노드 트랜시버(120)를 가짐으로써 인터럽트 요청 핀에서 인터럽트를 생성하는). 예를 들면, 몇몇 이러한 실시예들에서, 호스트(110)는 I2C를 통해 마스터 노드(102)로 정보를 전송할 수 있으며, 그 후 마스터 노드(102)는 GPIO 핀들을 통해 슬레이브로 상기 정보를 전송할 수 있다. 버스(106)를 통해 송신된 것으로서 여기에서 논의된 데이터의 유형들 중 임의의 것은 이들 통신 경로들 중 임의의 하나 이상을 사용하여 송신될 수 있다. 시스템(100) 내에서 다른 유형들의 데이터 및 데이터 통신 기술들이 여기에서 개시될 수 있다.

본 개시의 실시예들은 요구된 대로 구성하기 위해 임의의 적절한 하드웨어 및/또는 소프트웨어를 사용하여 시스템으로 구현될 수 있다. 도 13은 다양한 실시예들에 따라, 시스템(100)에서 호스트 또는 노드(예로서, 호스트(110), 마스터 노드(102), 또는 슬레이브 노드(104))로서 작용할 수 있는 디바이스(1300)를 개략적으로 예시한다. 다수의 구성요소들이 디바이스(1300)에 포함되는 것으로 도 13에서 예시되지만, 이들 구성요소들 중 임의의 하나 이상은, 애플리케이션에 적합한 것으로서, 생략되거나 또는 중복될 수 있다.

부가적으로, 다양한 실시예들에서, 디바이스(1300)는 도 13에 예시된 구성요소들 중 하나 이상을 포함하지 않을 수 있으며, 디바이스(1300)는 하나 이상의 구성요소들에 결합하기 위한 인터페이스 회로를 포함할 수 있다. 예를 들면, 디바이스(1300)는 디스플레이 디바이스(1306)를 포함하지 않을 수 있으며, 디스플레이 디바이스(1306)가 결합될 수 있는 디스플레이 디바이스 인터페이스 회로(예로서, 커넥터 및 드라이버 회로)를 포함할 수 있다. 또 다른 세트의 예들에서, 디바이스(1300)는 오디오 입력 디바이스(1324) 또는 오디오 출력 디바이스(1308)를 포함하지 않을 수 있으며, 오디오 입력 디바이스(1324) 또는 오디오 출력 디바이스(1308)가 결합될 수 있는 오디오 입력 또는 출력 디바이스 인터페이스 회로(예로서, 커넥터들 및 지지 회로)를 포함할 수 있다.

디바이스(1300)는 디바이스(1300)가 버스(106)에 결합될 때 버스(106)를 따라 통신을 관리하기 위해, 여기에서 개시된 실시예들 중 임의의 것에 따른, 노드 트랜시버(120)를 포함할 수 있다. 디바이스(1300)는 프로세싱 디바이스(1302)(예로서, 하나 이상의 프로세싱 디바이스들)를 포함할 수 있으며, 이것은 노드 트랜시버(120)에 포함되거나 또는 노드 트랜시버(120)로부터 분리될 수 있다. 여기에서 사용된 바와 같이, 용어("프로세싱 디바이스")는 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하기 위해 레지스터들 및/또는 메모리로부터의 상기 전자 데이터를 프로세싱하는 임의의 디바이스 또는 디바이스의 부분을 나타낼 수 있다. 프로세싱 디바이스(1302)는 하나 이상의 디지털 신호 프로세서(DSP들), 애플리케이션-특정 집적 회로들(ASIC들), 중앙 프로세싱 유닛들(CPU들), 그래픽스 프로세싱 유닛들(GPU들), 암호 보조 프로세서들, 또는 임의의 다른 적절한 프로세싱 디바이스들을 포함할 수 있다. 디바이스(1300)는 메모리(1304)를 포함할 수 있으며, 이것은 자체가 휘발성 메모리(예로서, 동적 랜덤 액세스 메모리(DRAM)), 비-휘발성 메모리(예로서, 판독-전용 메모리(ROM)), 플래시 메모리, 고체 상태 메모리, 및/또는 하드 드라이브와 같은 하나 이상의 메모리 디바이스들을 포함할 수 있다.

몇몇 실시예들에서, 메모리(1304)는 디바이스(1300)가 여기에서 개시된 기술들 중 임의의 적절한 것들을 수행하게 하도록 지시들을 프로그램하는 작업 사본 및 영구 사본을 저장하기 위해 이용될 수 있다. 몇몇 실시예들에서, 상기 설명된 기술들을 수행하기 위한 기계-액세스 가능한 미디어(비-일시적 컴퓨터-판독 가능한 저장 미디어를 포함한), 방법들, 시스템들, 및 디바이스들은 2-와이어 버스를 통한 통신을 위해 여기에서 개시된 실시예들의 예시적인 예들이다. 예를 들면, 컴퓨터-판독 가능한 미디어(예로서, 메모리(1304))는, 프로세싱 디바이스(1302)에 포함된 프로세싱 디바이스들 중 하나 이상에 의해 실행될 때, 디바이스(1300)가 여기에서 개시된 기술들 중 임의의 것을 수행하게 하는 지시들을 그것 상에 저장할 수 있다.

몇몇 실시예들에서, 디바이스(1300)는 또 다른 통신 칩(1312)(예로서, 하나 이상의 다른 통신 칩들)을 포함할 수 있다. 예를 들면, 통신 칩(1312)은 디바이스(1300)로 및 그로부터의 데이터의 전달을 위한 무선 통신들을 관리하기 위해 구성될 수 있다. 용어("무선") 및 그것의 파생어들은 비-고체 매체를 통한 변조된 전자기 복사의 사용을 통해 데이터를 전달할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 설명하기 위해 사용될 수 있다. 용어는 연관된 디바이스들이 임의의 와이어들을 포함하지 않음을 내포하지 않지만, 몇몇 실시예들에서, 그것은 아닐 수 있다.

통신 칩(1312)은, 이에 제한되지 않지만 Wi-Fi(IEEE 802.11 군), IEEE 802.16 표준들(예로서, IEEE 802.16 - 2005 개정), 임의의 개정들, 업데이트들, 및/또는 수정 사항들과 함께 장기 진화(LTE) 프로젝트(예로서, 개선된 LTE 프로젝트, 초 모바일 광대역(UMB) 프로젝트(또한 "3GPP2"로서 불리움) 등)를 포함한 전기 전자 기술자 협회(IEEE) 표준들을 포함한, 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환 가능한 광대역 무선 액세스(BWA) 네트워크들은 일반적으로 마이크로파 액세스를 위한 월드와이드 상호 운용성을 나타내는 두문자어인, WiMAX 네트워크들로서 불리우며, 이것은 IEEE 802.16 표준들에 대한 적합성 및 상호 운용성 테스트들을 통과한 제품들에 대한 인증 마크이다. 하나 이상의 통신 칩들(1312)은 이동 통신을 위한 전역적 시스템(GSM), 일반 패킷 라디오 서비스(GPRS), 범용 이동 전기통신 시스템(UMTS), 고속 패킷 액세스(HSPA), 진화된 HSPA(E-HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 하나 이상의 통신 칩들(1312)은 GSM 진화를 위한 강화된 데이터(EDGE), GSM EDGE 라디오 액세스 네트워크(GERAN), 범용 지상파 라디오 액세스 네트워크(UTRAN), 또는 진화된 UTRAN(E-UTRAN)에 따라 동작할 수 있다. 하나 이상의 통신 칩들(1312)은 코드 분할 다중 액세스(CDMA), 시간 분할 다중 액세스(TDMA), 디지털 강화 코드리스 전기통신(DECT), 진화-데이터 최적화(EV-DO), 및 그것의 파생물들, 뿐만 아니라 3G, 4G, 5G, 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(1312)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다. 디바이스(1300)는 무선 통신들을 가능하게 하기 위해 및/또는 다른 무선 통신들(AM 또는 FM 라디오 송신들과 같은)을 수신하기 위해 안테나(1322)를 포함할 수 있다.

몇몇 실시예들에서, 통신 칩(1312)은 여기에서 설명된 버스(106)에 대한 프로토콜 외의 다른 프로토콜을 사용하여 유선 통신들을 관리할 수 있다. 유선 통신들은 전기, 광학, 또는 임의의 다른 적절한 통신 프로토콜들을 포함할 수 있다. 통시 칩(1312)에 의해 활성화될 수 있는 유선 통신 프로토콜들의 예들은 이더넷, 제어기 영역 네트워크(CAN), I2C, 미디어-지향 시스템 수송(MOST), 또는 임의의 다른 적절한 유선 통신 프로토콜을 포함한다.

상기 주지된 바와 같이, 통신 칩(1312)은 다수의 통신 칩들을 포함할 수 있다. 예를 들면, 제 1 통신 칩(1312)은 Wi-Fi 또는 블루투스와 같은 단거리 무선 통신들에 전용될 수 있으며, 제 2 통신 칩(1312)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, 또는 기타와 같은 장거리 무선 통신들에 전용될 수 있다. 몇몇 실시예들에서, 제 1 통신 칩(1312)은 무선 통신들에 전용될 수 있으며, 제 2 통신 칩(1312)은 유선 통신들에 전용될 수 있다.

디바이스(1300)는 배터리/전력 회로(1314)를 포함할 수 있다. 배터리/전력 회로(1314)는 하나 이상의 에너지 저장 디바이스들(예로서, 배터리들 또는 커패시터들) 및/또는 디바이스(1300)로부터 분리된 에너지 소스(예로서, AC 라인 전력, 자동차 배터리에 의해 제공된 전압 등)에 디바이스(1300)의 구성요소들을 결합하기 위한 회로를 포함할 수 있다. 예를 들면, 배터리/전력 회로(1314)는 도 2를 참조하여 상기 논의된 업스트림 필터링 회로(132) 및 다운스트림 필터링 회로(131)를 포함할 수 있으며 버스(106) 상에서 바이어스에 의해 충전될 수 있다.

디바이스(1300)는 디스플레이 디바이스(1306)(또는 상기 논의된 바와 같이, 대응하는 인터페이스 회로)를 포함할 수 있다. 디스플레이 디바이스(1306)는 예를 들면, 헤드-업 디스플레이, 컴퓨터 모니터, 프로젝터, 터치스크린 디스플레이, 액정 디스플레이(LCD), 발광 다이오드 디스플레이, 또는 평판 디스플레이와 같은, 임의의 시각적 표시자들을 포함할 수 있다.

디바이스(1300)는 오디오 출력 디바이스(1308)(또는, 상기 논의된 바와 같이 대응하는 인터페이스 회로)를 포함할 수 있다. 오디오 출력 디바이스(1308)는 예를 들면, 스피커들, 헤드셋들, 또는 이어버드들과 같은, 가청 표시자를 발생시키는 임의의 디바이스를 포함할 수 있다.

디바이스(1300)는 오디오 입력 디바이스(1324)(또는, 상기 논의된 바와 같이 대응하는 인터페이스 회로)를 포함할 수 있다. 오디오 입력 디바이스(1324)는, 마이크로폰들, 마이크로폰 어레이들, 또는 디지털 기구들(예로서, 악기 디지털 인터페이스(MIDI) 출력을 가진 기구들)과 같은, 사운드를 나타내는 신호를 발생시키는 임의의 디바이스를 포함할 수 있다.

디바이스(1300)는 전역적 위치결정 시스템(GPS) 디바이스(1318)(또는 상기 논의된 바와 같이, 대응하는 인터페이스 회로)를 포함할 수 있다. GPS 디바이스(1318)는 이 기술분야에서 알려진 바와 같이, 위상-기반 시스템과 통신할 수 있으며 디바이스(1300)의 위치를 수신할 수 있다.

디바이스(1300)는 또 다른 출력 디바이스(1310)(또는 상기 논의된 바와 같이, 대응하는 인터페이스 회로)를 포함할 수 있다. 다른 출력 디바이스(1310)의 예들은 오디오 코덱, 비디오 코덱, 프린터, 다른 디바이스들로 정보를 제공하기 위한 유선 또는 무선 송신기, 또는 부가적인 저장 디바이스를 포함할 수 있다. 부가적으로, 여기에서 논의된 주변 디바이스들(108) 중 임의의 적절한 것들은 다른 출력 디바이스(1310)에 포함될 수 있다.

디바이스(1300)는 또 다른 입력 디바이스(1320)(또는 상기 논의된 바와 같이, 대응하는 인터페이스 회로)를 포함할 수 있다. 다른 입력 디바이스(1320)의 예들은 가속도계, 자이로스코프, 이미지 캡처 디바이스, 키보드, 마우스와 같은 커서 제어 디바이스, 스타일러스, 터치패드, 바 코드 판독기, 빠른 응답(QR) 코드 판독기, 또는 라디오 주파수 식별(RFID) 판독기를 포함할 수 있다. 부가적으로, 여기에서 논의된 센서들 또는 주변 디바이스들(108) 중 임의의 적절한 것들은 다른 입력 디바이스(1320)에 포함될 수 있다.

디바이스(1300)를 참조하여 상기 설명된 디스플레이, 입력, 출력, 통신, 또는 메모리 디바이스들 중 임의의 적절한 것들은 시스템(100)에서 주변 디바이스(108)로서 작용할 수 있다. 대안적으로 또는 부가적으로, 디바이스(1300)를 참조하여 상기 설명된 디스플레이, 입력, 출력, 통신, 또는 메모리 디바이스들 중 적절한 것들은 호스트(예로서, 호스트(110)) 또는 노드(예로서, 마스터 노드(102) 또는 슬레이브 노드(104))에 포함될 수 있다.

도 14 내지 도 28은 도 1의 시스템(100)에서 원격 버스 활성화를 위한 다양한 시스템들 및 기술들을 예시한다. 이들 시스템들 및 기술들은, 마스터 노드(102) 및 슬레이브 노드(104)의 실시예들 중 임의의 것을 포함하여, 여기에서 개시된 시스템(100)의 실시예들 중 임의의 것과 함께 사용될 수 있다. 도 14 내지 도 28에 예시된 실시예들 중 다양한 것들의 동작 및 구성요소들에 대한 견해들은 도면들을 수반한다. 이들 실시예들에서, 마스터 노드(102)와 연관된 전압 조절기(111-1)는 활성화 입력에서 하이(또는 미리 결정된 대로, 로우) 전압에 응답하여 전압 조절기(111-1)의 동작을 가능하게 하는 "활성화" 입력(예로서, 핀)을 가질 수 있다. 전압 조절기(111-1)가 활성화될 때, 전압 조절기(111-1)는 그것이 여기에서 설명된 바와 같이 정상 버스 동작들을 제어할 수 있게 하기 위해 마스터 노드(102)로 동작 전압을 제공할 수 있으며; 전압 조절기(111-1)가 활성화되지 않을 때, 전압 조절기(111-1)는 마스터 노드(102)로 동작 전압을 제공하지 않을 수 있으며, 마스터 노드(102)는 저 전력 모드(예로서, 대기 모드, 유휴 모드, 수면 모드 등)에 있을 수 있다. 마스터 노드(102)가 버스(106)를 따라 통신들을 제어할 수 있게 하는 것은 여기에서 "버스(106)를 활성화하는 것"으로서 참조될 수 있다.

특정한 회로들 및 동작 세부사항들은 도 14 내지 도 28의 실시예들 중 다양한 것들에 대하여 논의될 수 있으며, 그것들은 도 14 내지 도 28의 실시예들 중 다른 것들에 적용할 수 있지만, 예시의 경제를 위해 반복되지 않을 수 있다. 도 14 내지 도 28에서 예시된 실시예들에서, 마스터 노드(102)는 노드 트랜시버(120-1) 및 연관된 다운스트림 필터링 회로(131)를 포함할 수 있으며, 슬레이브 노드(104)는 노드 트랜시버(120-1) 및 연관된 업스트림 필터링 회로(132)를 포함할 수 있다. 도 14 내지 도 28은 또한 시스템(100)에서 추가 다운스트림 슬레이브 노드들(104)(도시되지 않음)이 있을 때 적절한, 다운스트림 필터링 회로(131)를 포함한 슬레이브 노드(104)를 예시한다. 전력은 전원 공급 장치(119)(예로서, 배터리 또는 다른 전력 공급 디바이스)에 의해 마스터 노드(102)에 제공될 수 있고; 전압 조절기(111-1)는 전원 공급 장치(119)의 출력이 전압 조절기(111-)로 입력되도록 전원 공급 장치(119) 및 마스터 노드(102) 사이에 배치될 수 있다. 도 14 내지 도 28에 예시된 실시예들 중 다양한 것들에 포함된 다이오드들은 의도하지 않은 전류 흐름에 대해 보호하도록 도울 수 있으며, 적절하다면 포함되거나 또는 포함되지 않을 수 있다. 도 14 내지 도 28의 실시예들은 다양한 방식들로 배열된 다수의 고역 통과 필터들(HPF) 및 저역 통과 필터들(LPF)을 포함하고; 임의의 적절한 HPF 및 LPF 회로들이 사용될 수 있다.

몇몇 실시예들에서, 전압 조절기(111-1) 및 전원 공급 장치(119)는 단일의 전압 조절된 전원 공급 장치로 통합될 수 있다. 따라서, 여기에서 개시된 "전압 조절기들(111)"은 임의의 적절한 전원 공급 장치를 나타내는 것으로 이해될 수 있다. 도 14 내지 도 28 중 임의의 것에서 예시된 스위치들은 제어 신호(예로서, 임계치 이상의 사운드 레벨, 스마트폰 또는 원격 제어로부터 수신된 무선 통신 등)에 응답하여 폐쇄/개방되는 기계적으로 작동된 스위치들 또는 전자 스위치들에 의해 제공될 수 있다. 예를 들면, 스위치는 푸시 버튼 스위치, 다이얼, 마이크로제어기에 의해 제어된 전계 효과 트랜지스터(FET) 스위치 등일 수 있다.

도 14 내지 도 28에 도시되지 않지만, 몇몇 실시예들에서, 부가적인 전압 조절기 또는 제너(Zener) 다이오드는 보다 엄격하게 제어된 활성화 전압을 달성하기 위해 전압 조절기(111-1)의 활성화 입력에서 사용될 수 있다. 도 14 내지 도 28에서 도시되지 않지만, 몇몇 실시예들에서, 부가적인 전압 조절기 또는 제너 다이오드는 호스트(110) 및/또는 트랜시버들(120)의 I/O 핀들에서 사용될수 있다(예로서, 인가될 수 있는 최대 전압을 제하함으로써 이들 핀들을 보호하기 위해).

도 14는 슬레이브 노드(104)가 국부 전력의 그 자신의 소스를 가질 수 있는 시스템(100)의 실시예를 예시한다(전원 공급 장치(119)에 결합된 그것의 연관된 전압 조절기(111-2)에 의해 표시됨). 전압 조절기(111-2)의 출력 핀에 결합된 스위치(113)는 스위치(113)가 폐쇄될 때 버스(106)로 DC 전압을 연결할 수 있으며(저항기(R5)를 통해), 이것은 그 후 전압 조절기(111-1)를 활성화할 수 있다(저항기(R4)를 통해). 전압 조절기(111-1)의 출력은 저항기(R1)를 통해 전압 조절기(111-1)의 활성화 압력에 결합될 수 있고; 이러한 루프는 슬레이브 노드(104)에서의 스위치(113)가 순간 스위치이면(및 그에 따라 그것이 처음에 폐쇄된 직후 개방한다) 활성화 모드에서 전압 조절기(111-1)를 유지할 수 있다. 몇몇 실시예들에서, 저항기(R4) 및 전압 조절기(111-1)의 활성화 압력 사이에 결합된 다이오드는, 상기 주지된 바와 같이, 포함되지 않을 수 있다. 호스트(110)(상기 논의된 바와 같이, 마이크로제어기이거나 또는 이를 포함할 수 있다)는 저항기(R2)에 의해 전압 조절기(111-1)의 활성화 입력에 결합된 I/O 핀을 가질 수 있고; 호스트(110)는 마스터 노드(102)가 저 전력 모드에 들어갈 때 전압 조절기(111-1)를 비활성화하기 위해 이러한 I/O 핀을 사용할 수 있다. 몇몇 실시예들에서, 호스트(110)의 I/O 핀은 스위치가 버스 활성화를 개시한 후(예로서, 잠깐 폐쇄함으로써) 전압 조절기(111-1) 상에서 활성화 입력을 지속시킬 수 있다. 슬레이브 노드(104)의 I/O 핀은 스위치(113)가 폐쇄될 때를 검출하기 위해 스위치(113)의 일 측면에 결합될 수 있고; 몇몇 실시예들에서, 슬레이브 노드(104)가 스위치(113)가 폐쇄되었음을 검출할 때, 슬레이브 노드(104)는 인터럽트(예로서, I2C를 통해 송신된)를 생성할 수 있다. 저항기(R5)의 저항은, 버스(106)가 슬레이브 노드(104)의 전압 조절기(111-2)에 대해 단락된 것처럼 보인다면 결함을 식별할 라인 진단을 방해하지 않도록, 슬레이브 노드(104) 및 마스터 노드(102) 사이에서 높은 임피던스를 제공하기 위해 선택될 수 있다. 저항기(R5)는 전류 제한 저항기로서 동작할 수 있으며 저항기(R6) 또는 저항기(R3)를 가진 분압기의 부분일 수 있다. 도 14의 시스템(100)에서, 슬레이브 노드(104)는 전압 조절기(111-2)에 대한 전류 및 버스(106)가 비활성일 때 노드 트랜시버(120-2)에 대한 대기(quiescent) 전류를 인출할 수 있다.

도 15는 노드 트랜시버(120-1) 자체가 저항기(R2)에 의해 전압 조절기(111-1)의 활성화 입력에 결합된 I/O 핀을 가질 수 있는 시스템(100)의 실시예를 예시하며; 마스터 노드(102)는 마스터 노드(102)가 저 전력 모드에 들어갈 때 전압 조절기(111-1)를 비활성화하기 위해 이러한 I/O 핀을 사용할 수 있다. 몇몇 실시예들에서, 노드 트랜시버(120-1)의 I/O 핀은 스위치(113)가 버스 활성화를 개시한 후(예로서, 잠깐 폐쇄함으로써) 전압 조절기(111-1) 상에서 활성화 입력을 지속시킬 수 있다. 이러한 실시예는, 예를 들면, 호스트(110)가 전압 조절기(111-1)를 비활성화하기 위해 이용 가능한 I/O 핀을 갖지 않을 때 특히 적합할 수 있다. 도 15의 시스템(100)에서, 슬레이브 노드(104)는 전압 조절기(111-2)에 대한 전류 및 버스(106)가 비활성일 때 노드 트랜시버(120-2)에 대한 대기 전류를 인출할 수 있다. 도 15의 시스템(100)(및 시스템(100)의 다른 실시예들)에서 전압 조절기(111-2)는 분압기, 또 다른 전압 제한 회로, 또는 전원 공급 장치(119)로의 직접 연결(이하에서 추가로 논의되는 바와 같이)일 수 있다.

도 16은 슬레이브 노드(104)는 마스터 노드(102)에 의해 버스(106)를 통해 제공된 전압에 의해 "팬텀 동력화"될 수 있는 시스템(100)의 실시예를 예시한다. 특히, 상기 논의된 바와 같이, 슬레이브 노드(104)의 업스트림 필터링 회로(132)는 버스(106)를 통해 제공된 신호들을 저역-통과 필터링할 수 있으며, 도시된 바와 같이, 노드 트랜시버(120-2)에 동력을 공급하기 위해 저 주파수(예로서, DC) 구성요소들을 사용할 수 있다. 도 16에서 예시된 바와 같이, 슬레이브 노드(104)와 연관된 전압 조절기(111-2)는 상기 논의된 바와 같이, 슬레이브 노드(104)로 하여금 스위치(113)를 통해 활성화 시그널링을 수행하기 위해 버스(106)에 전력을 연결하도록 허용하기 위해 포함될 수 있는 선택적 구성요소이지만, 슬레이브 노드(104)에 동력을 공급하기 위해 사용되지 않을 수 있다(도 14 및 도 15의 실시예들과 대조적으로). 도 16의 시스템(100)은 전압 조절기(111-1)의 활성화 입력에 결합된 호스트(110)의 I/O 핀(도 14를 참조하여 상기 논의된 바와 같이) 또는 저항기(R2)를 통해 전압 조절기(111-1)의 활성화 입력에 결합된 노드 트랜시버(120-1)의 I/O 핀(도 15를 참조하여 상기 논의된 바와 같이)을 포함할 수 있다. 도 16(및 도 17 내지 도 20)의 실시예에서, 노드 트랜시버(120-2)에 의해 인출된 대기 전류는 제한될 수 있다.

도 17에서 예시된 시스템(100)의 실시예에서, 그 자신의 전압 조절기(111-3)(예로서, 배터리)를 가진 스위치(115)는 도시된 바와 같이 버스(106)에 결합될 수 있으며(예로서, 저항기(R8)를 통해); 이러한 스위치(115)는 도 14를 참조하여 상기 논의된 바와 같이, 마스터 노드(102)를 활성화하기 위해 사용될 수 있다. 몇몇 실시예들에서, 저항기(R8)의 저항은 저항기(R5)의 저항과 동일할 수 있다. 도 17은 따라서 스위치(115)(또는 또 다른 디바이스)와 유사한 비-슬레이브 스위치가 버스(106)에 결합되며 버스 통신들을 가능하게 하기 위해 사용될 수 있는 실시예를 예시한다. 도 17은 또한, 스위치(115) 또는 스위치(113)의 작동이 버스(106)를 따라 통신들을 가능하게 할 수 있도록 버스 통신들(예로서, 도 14를 참조하여 상기 논의된 바와 같이)을 가능하게 하기 위해 또한 사용될 수 있는, 슬레이브 노드(104)와 연관된, 스위치(113)를 예시한다. 예를 들면, 슬레이브 노드(104)는 차량의 천장에 장착된 마이크로폰 디바이스일 수 있으며, 스위치(115)는 상부 조명 기구 가까이에 또는 대시보드에 위치된 비상 긴급 출동 서비스 버튼일 수 있고; 버스(106)를 따르는 통신들은 비상 긴급 출동 서비스 버튼(스위치(115)와 연관된)을 누르거나 또는 슬레이브 노드(104)(스위치(113)와 연관된)에 의해 수신되고 해석되는 음성 명령을 발행함으로써 활성화될 수 있다. 몇몇 실시예들에서, 스위치(113)(및 버스(106)를 활성화하기 위한 그것의 연관된 회로)는 도 17의 시스템(100)에 포함되지 않을 수 있다. 도 17의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 전압 조절기(111-3) 및 스위치(115)(및 그것들의 연관된 회로)는 또한 도 14 및 도 15에서 예시된 시스템들(100)(슬레이브 노드(104)가 국소적으로 동력화되는)과 조합하여 사용될 수 있다.

도 18은 버스(106) 상에서의 슬레이브 노드(104) "뒤에" 위치된 스위치(117) 및 연관된 전압 조절기(111-4)가 버스(106)를 활성화하기 위해 사용될 수 있는 시스템(100)의 실시예를 예시한다. 특히, 슬레이브 노드(104)는 스위치(117)/전압 조절기(111-4)가 버스(106)를 접촉하는(저항기(R9)를 통해) 포인트 및 버스(106)를 따르는 마스터 노드(102) 사이에 배치될 수 있다. 몇몇 실시예들에서, 저항기(R9)의 저항은 저항기(R5)의 저항과 동일할 수 있다. 도 18은 또한, 도 17을 참조하여 상기 논의된 바와 같이, 스위치(115) 및 스위치(113)를 포함하며; 몇몇 실시예들에서, 스위치(115) 및/또는 스위치(113)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로)는 도 18의 시스템(100)의 실시예로부터 생략될 수 있다. 도 18에서, 마스터 노드(102) 및 슬레이브 노드(104) 내부에서의 스위치들은 NMOS/PMOS FET들로서 도시되며; 동작 동안, 스위치(117)에 의해 버스(106)에 놓인 전압은 마스터 노드(102)로 "다시" 이들 내부 NMOS/PMOS FET들에 걸쳐 내내 떨어질 수 있다. 도 18의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 전압 조절기(111-4) 및 스위치(117)(및 그것들의 연관된 회로)는 또한 도 14 및 도 15에 예시된 시스템들(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다). 도 18은 따라서 스위치(117)(또는 또 다른 디바이스)와 같은 비-슬레이브 스위치가 버스(106)에 결합되며 버스 통신들을 가능하게 하기 위해 사용될 수 있는 또 다른 실시예를 예시한다. 예를 들면, 슬레이브 노드(104)는 차량의 천장에 장착된 마이크로폰 디바이스일 수 있으며, 스위치(117)는 도 17을 참조하여 상기 논의된 바와 같이, 비상 긴급 출동 서비스 버튼일 수 있다.

도 19는 도 18에서 예시된 실시예와 다수의 특징들을 공유하는 시스템(100)의 실시예를 예시지만; 도 19에서, 어떤 다이오드도 저항기(R4) 및 전압 조절기(111-1)의 활성화 입력 사이에 존재하지 않는다. 충분한 역 보호가 마스터 노드(102)에서(예로서, PMOS1의 다이오드 심볼에 의해 예시된 바와 같이) PMOS FET("PMOS1"로 라벨링됨)에 의해 제공될 수 있다. 도 19(및 도 20)의 실시예에서, 저항기들(R5 및 R6)은 전압 조절기(111-1)의 활성화 입력에서 전압에 대한 분압기를 제공할 수 있다. 스위치들(113, 115, 및 117)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로) 중 하나 이상은 원한다면, 도 19의 실시예로부터 생략될 수 있다. 유사하게, 도 14 내지 도 28 중 임의의 것에서 예시된 시스템(100)의 실시예들은 저항기(R4) 및 전압 조절기(111-1)의 활성화 입력 사이에서 다이오드를 생략함으로써 수정될 수 있다.

도 20은 도 18에 예시된 실시예와 다수의 특징들을 공유하는 시스템(100)이 실시예를 예시하지만; 도 20에서, 스위치들(113, 115, 및 117)은 각각, 임의의 매개 전압 조절기들(111-2, 111-3, 및 111-4) 없이 전원 공급 장치(119)에 결합된다. 몇몇 실시예들에서, 스위치들(113, 115, 및/또는 117)은 도시된 바와 같이, 전원 공급 장치(119)에 직접 결합될 수 있다. 스위치들(113, 115, 및 117)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로) 중 하나 이상은 요구된 다면, 도 20의 실시예로부터 생략될 수 있다. 유사하게, 도 14 내지 도 28 중 임의의 것에서 예시된 시스템(100)의 실시예들은 전원 공급 장치(119) 및 스위치들(113, 115, 및/또는 117) 사이에서 전압 조절기들(111)을 생략함으로써 수정될 수 있다. 도 20의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 스위치들(113, 115, 및 117)(및 그것들의 연관된 회로)은 또한 도 14 및 도 15에 예시된 시스템(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다).

도 14 내지 도 20은 저항기(R4) 및 접지 사이에서의 저항기(R6)를 예시한다. 저항기(R6)에 대한 이러한 특정한 위치는 단순히 예시적이며, 저항기(R6)는 시스템(100)에서 다수의 위치들 중 임의의 것에 배치될 수 있다. 도 21은 도 14의 시스템(100)의 콘텍스트에서 저항기(R6)에 대한 예시적인 위치들을 예시하며; 시스템(100)은 이들 점선 위치들 중 임의의 것에서 저항기(R6)를 포함할 수 있다. 보다 일반적으로, 도 21에 예시된 저항기(R6)에 대한 위치들 중 임의의 것은 여기에서 개시된 실시예들 중 임의의 것에서 사용될 수 있다. 저항기(R6)는 시스템(100)에서의 하나 이상의 다른 저항기들과 함께, 전압 조절기(111-)의 활성화 입력에 제공될 전압을 생성하기 위한 분압기를 제공한다. 저항기(R6)는 몇몇 실시예들에 포함되지 않을 수 있다. 저항기(R7)는 몇몇 실시예들에서, 유사하게 재배치될 수 있다.

스위치에 국소적인 전원 공급 장치(예로서, 전압 조절기)가 스위치의 작동에 의해 버스(106)의 활성화를 개시하기 위해 사용된 전력(예로서, 전압)을 제공할 때(예로서, 도 14 내지 도 21을 참조하여 상기 논의된 바와 같이), 예시적인 활성화 시퀀스는 다음과 같을 수 있다. 마스터 노드(102)는 그것의 연관된 전압 조절기(111-1)가 비활성화되는 저 전력 모드에서 시작할 수 있다. 스위치(예로서, 적절한 실시예들에서 스위치(113, 115, 또는 117))는 폐쇄되어, 전원 공급 장치(예로서, 전압 조절기(111-2, 111-3, 111-4), 및/또는 전원 공급 장치(119))로의 연결을 완료한다. 전원 공급 장치는 스위치를 통해 버스(106) 상에서 바이어스 전압을 제공할 수 있다(몇몇 실시예들에서, 고 임피던스를 제공하며 따라서 케이블 진단의 방해를 완화시키기 위해 사용된 역 전류 보호 다이오드 및 저항기를 통해). 버스(106) 상에서 바이어스 전압은 마스터 노드(102)"에 국소적인" 전압 조절기(111-1) 상에서 활성화 입력에 연결될 수 있다(예로서, 순방향 다이오드 및 저항기를 통해). 전압 조절기(111-1)는 따라서 버스(106) 상에서의 바이어스 전압(전원 공급 장치에 의해 제공된)에 의해 처음에 활성화될 수 있으며, 전압 조절기(111-1)는 활성화된 상태에서 유지될 수 있다(예로서, 도 14 내지 도 28의 다양한 것들에서 예시된 바와 같이, 전압 조절기(111-1)의 출력으로부터 전압 조절기(111-1)의 활성화 입력으로의 피드백 루프에 의해). 노드 트랜시버(120-1)는 전압 조절기(111-1)로부터 전압 출력을 수신할 수 있으며 전원을 켤 수 있다.

몇몇 실시예들에서, 호스트(110)는 또한 전압 조절기(111-1)에 연결될 수 있고; 예를 들면, 호스트(110)는 전압 조절기(111-1)에 의해 동력을 공급받을 수 있으며 전압 조절기(111-1)로부터의 전압 출력에 응답하여 부팅할 수 있다. 또 다른 예에서, 호스트(110)는 전압 조절기(111-)의 활성화를 나타내는 신호(예로서, 전압 조절기(111-1)로부터의 출력 신호 또는 전압 조절기(111-1)의 활성화 입력에서의 신호)를 수신할 수 있다(입력 핀에서). 이러한 후자의 실시예는 호스트(110)가 전압 조절기(111-)에 의해 동력을 공급받지 않을 때 특히 적절할 수 있지만, 대신에 상이한 전원 공급 장치를 갖는다. 마스터 노드(102)가 전원이 켜짐을 검출할 때, 호스트(110)는 노드 트랜시버(120-1)의 프로그래밍 및 버스(106) 상에서 슬레이브 노드들(104)의 탐색을 개시할 수 있다. 노드 트랜시버(120-1)는 버스(106) 상에서 바이어스의 제어를 인계받을 수 있다(예로서, 노드 트랜시버(120-1)의 라인 진단 기능들 및 버스 바이어스 스위치를 통해). 슬레이브 노드(104)의 탐색 시, 슬레이브 노드(104)는 버스 활성화를 개시한 스위치의 상태를 반영하는 I/O 핀의 상태를 모니터링할 수 있다. 이러한 스위치의 상태가 변할 때(예로서, 스위치가 개방되거나 또는 폐쇄되는), 슬레이브 노드(104)는 호스트(110)로 인터럽트를 송신하거나 또는 버스(106)를 통해 호스트(110)로의 이러한 정보의 GPIO-대-GPIO 전달을 생성할 수 있다. 스위치의 특정한 상태는 뒤이은 이벤트들을 결정할 수 있다(예로서, 마스터 노드(102)는 그것의 저 전력 모드로 되돌아갈 수 있고, 호스트(110)는 버스(106)를 비활성화하기 전에 몇몇 미리 결정된 "하우스키핑(housekeeping)" 절차들을 수행할 수 있다 등). 버스(106)를 따르는 통신들은 노드 트랜시버(120-1)로의 I/O 핀이 로우로 당겨질 때 정지될 수 있다. 몇몇 실시예들에서, 노드 트랜시버(120-1)로의 전력의 정지(예로서, 전압 조절기(111-1)로부터)는 노드 트랜시버(120-1)에서 데이터 레지스터들의 모두를 리셋할 수 있다.

도 14 내지 도 21을 참조하여 상기 논의된 실시예들에서, 버스(106)는 비-접지 기준 전압에 버스(106)를 결함함으로써 활성화되었다. 도 22는 버스 통신들이 비-접지 기준 전압으로보다는, 접지에 버스(106)를 결합함으로써 활성화될 수 있는 시스템(100)의 실시예를 예시한다. 특히, 도 22는 3개의 스위치들(113, 115, 및 117) 중 임의의 것이 접지로 버스(106)를 잠깐 단락시키기 위해 폐쇄되어(각각, 연관된 저항기들(R8, R5, 및 R9)을 통해), 상기 논의된 바와 같이 버스(106)를 통한 통신들을 활성화하는, 시스템(100)의 실시예를 예시한다. 도 22(및 도 23)에서, 저항기들(RB 및 RC)은 오프 레벨 및 활성화 입력 레벨을 배치하기 위해(예로서, 저항기(R8)와 함께) 분압기를 제공한다. 몇몇 실시예들에서, 저항기(RB)는 버스(106)로 약한 바이어스를 제공하기 위해 PMOS1 대신에 사용될 수 있다. 저항기들(RB 및 RC)은 선택적이다. 도 22 및 도 23의 실시예들에서, 호스트(110)의 I/O 핀으로부터의 신호는 전압 조절기(111-1)를 비활성화하기 위해 사용될 수 있다. 스위치들(113, 115, 및 117)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로) 중 하나 이상은 원한다면, 도 22의 실시예로부터 생략될 수 있다. 도 22의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 도 23의 실시예의 스위치들(113, 115, 및/또는 117)(및 그것들의 연관된 회로)은 또한 도 14 및 도 15에서 예시된 시스템들(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다).

도 23은 도 22에서 예시된 실시예와 다수의 특징들을 공유하는 시스템(100)의 실시예를 예시하지만; 도 23에서, 전압 조절기(111-1)는 동작을 가능하게 하기 위해 저 전압 입력(고 전압 입력보다는)을 사용할 수 있다. 도 23의 실시예에서, 스위치들(113, 115, 및 117)은, 도 22를 참조하여 상기 논의된 바와 같이, 버스(106) 및 접지 사이에 배치된 바와 같이 예시되며; 이들 스위치들(113, 115, 및 117)은 따라서, 도 14 내지 도 21에 예시된 바와 같이, 전원 공급 장치(119)로부터 도출된 전압 대신에, 접지에 버스(106)를 결합시킬 수 있다. 스위치들(113, 115, 및 117)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로) 중 하나 이상은 원한다면, 도 23의 실시예로부터 생략될 수 있다. 도 23의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 도 23의 실시예의 스위치들(113, 115, 및/또는 117)(및 그것들의 연관된 회로)은 또한 도 14 및 도 15에서 예시된 시스템들(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다).

스위치의 작동이 국소 접지에 버스(106)를 연결함으로써 버스(106)를 활성화할 때(예로서, 도 22 내지 도 23을 참조하여 상기 논의된 바와 같이), 예시적인 활성화 시퀀스는 다음과 같을 수 있다. 마스터 노드(102)는 그것의 연관된 전압 조절기(111-1)가 비활성화되는 저 전력 모드에서 시작할 수 있다. 작은 양의 전력이 활성화 상태에서 PMOS1을 유지하기 위해 사용될 수 있다(예시된 NMOS FET가 오프인 동안). 스위치(예로서, 적절한 실시예들에서 스위치(113, 115, 또는 117))는 폐쇄될 수 있어서, 접지에 대해 버스(106)를 단락시킨다. 노드 트랜시버(120-1)의 SENSE 핀은 버스(106) 상에서 전압 강하를 감지할 수 있으며, 이에 응답하여, 노드 트랜시버(120-1)는 인터럽트 요청을 생성할 수 있다. 인터럽트 요청에 응답하여, 호스트(110)는 마스터 노드(102)가 전원을 켜게 할 수 있으며, 버스(106) 상에서 노드 트랜시버(120-1)의 프로그래밍 및 슬레이브 노드들(104)의 탐색을 개시할 수 있다. 노드 트랜시버(120-1)는 버스(106) 상에서 바이어스의 제어를 인계받을 수 있다(예로서, 노드 트랜시버(120-1)의 버스 바이어스 스위치 및 라인 진단 함수들을 통해). 슬레이브 노드(104)의 탐색 시, 슬레이브 노드(104)는 버스 활성화를 개시한 스위치의 상태를 반영하는 I/O 핀의 상태를 모니터링할 수 있다. 이러한 스위치의 상태가 변할 때(예로서, 스위치가 개방되거나 또는 폐쇄되는), 슬레이브 노드(104)는 호스트(110)로 인터럽트를 송신하거나 또는 버스(106)를 통해 호스트(110)로의 이러한 정보의 GPIO-대-GPIO 전달을 생성할 수 있다. 스위치의 특정한 상태는 뒤이은 이벤트들을 결정할 수 있다(예로서, 마스터 노드(102)는 그것의 저 전력 모드로 되돌아갈 수 있고, 호스트(110)는 버스(106)를 비활성화하기 전에 몇몇 미리 결정된 "하우스키핑" 절차들을 수행할 수 있다 등).

몇몇 실시예들에서, 버스(106)에 의해 제공된 팬텀 파워는 그 자체가 버스(106)를 따르는 통신들을 활성화하기 위해 사용될 수 있다. 도 24는 슬레이브 노드(104)가 팬텀 동력화될 수 있는 시스템(100)의 실시예를 예시하며, 팬텀 파워 자체는 버스 활성화를 개시하기 위해 사용될 수 있다. 특히, 스위치(113)가 폐쇄될 때, 버스(106)는 약하게 단락될 수 있다. 마스터 노드(102)는 이하에서 추가로 논의되는 바와 같이(어떤 통신도 버스(106)를 통해 발생하지 않을 수 있지만), 그것의 저 전력 모드 동안 버스(106)로 작은 바이어스를 제공할 수 있으며, 이러한 작은 바이어스는 마스터 노드(102)로 다시 "각성" 신호를 전송하기 위해 사용될 수 있다. 몇몇 실시예들에서, 버스(106)(도시되지 않음) 더 아래로의 슬레이브 노드(104)는 그것의 업스트림 회로가 그렇게 하도록 구성될 때 원격 버스 활성화를 감지할 수 있다. 스위치들(113, 115, 및 117)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로) 중 하나 이상은 원한다면, 도 24의 실시예로부터 생략될 수 있다. 도 24(및 도 25 및 도 26)의 실시예에서, 저항기(R6)는 NMOS FET, 또는 또 다른 내부 저항기의 온 저항에 의해 제공될 수 있다. 예를 들면, 도 17에서 예시된 실시예와 대조적으로, 어떤 별개의 전압 조절기들(111)도 스위치들(113, 115, 또는 117)과 연관되지 않을 것이다.

스위치들은 임의의 원하는 논리 함수를 달성하기 위해 여기에서 개시된 실시예들 중 임의의 것에 포함될 수 있다. 예를 들면, 도 25는 4개의 스위치들(113-1, 113-2, 115, 및 117)이 포함되는(부가적인 저항기들(RA)과 함께) 시스템(100)의 실시예를 예시한다. 스위치들(113-1 및 113-2)은 스위치(113-1) 또는 스위치(113-2)의 폐쇄가 버스(106)를 활성화할 수 있도록 배열된다. 몇몇 실시예들에서, 스위치들(113-1 및 113-2)(또는 임의의 다른 수 및 배열의 스위치들)은 동작 동안 상이한 이벤트들을 트리거할 수 있는 노드 트랜시버(120-2)의 고유 I/O 핀들로 라우팅될 수 있다. 몇몇 실시예들에서, 도 25에서 R5로 라벨링된 두 개의 저항기들은 동일한 저항들을 가질 수 있다. 임의의 수의 스위치들은, 임의의 원하는 배열에서, 여기에서 개시된 실시예들 중 임의의 것을 갖고 사용될 수 있다. 스위치들(113, 115, 및 117)(및 버스(106)를 활성화하기 위한 그것들의 연관된 회로) 중 하나 이상은 원한다면, 도 25의 실시예로부터 생략될 수 있다. 도 25의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되고(도 16을 참조하여 상기 논의된 바와 같이); 도 25의 실시예의 스위치들(113-1, 113-2, 115, 및/또는 117)(및 그것들의 연관된 회로)은 또한 도 14 및 도 15에 예시된 시스템들(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다).

상기 주지된 바와 같이, 도 14 내지 도 25에서 예시된 상이한 특징들은 원격 버스 활성화 기능과 시스템(100)의 부가적인 실시예들에서 적절한 것으로 조합될 수 있다. 예를 들면, 도 26은 도 25의 스위치들(113-1, 113-2, 115, 및 117)의 배열 및 도 23의 전압 조절기(111-1) 주위의 "활성 로우" 배열을 포함한 시스템(100)의 실시예를 예시한다. 도 26의 실시예에서, 노드 트랜시버(120-1)의 내부에 있거나 또는 그로부터 외부에 있는 NMOS FET는 마스터 노드(102)의 저 전력 모드 동안 스위치 온하며, 라인 전단 및 탐색 전에 스위치 오프하도록 제어될 수 있다. 저항기(RC) 및/또는 저항기(R6)의 값은 노드 트랜시버(120-1)에서 전압을 적절하게 설정하기 위해 선택될 수 있다.

버스(106) 상에서의 바이어스가 그 자체가 원격 버스 활성화를 위해 사용될 때(예로서, 도 24 내지 도 26을 참조하여 상기 논의된 바와 같이), 예시적인 활성화 시퀀스는 다음과 같을 수 있다. 호스트(110)는 저 전력 모드에 있을 수 있다. 마스터 노드(102)는 마스터 노드(102)가 버스(106)로 바이어스 전압을 공급하며(예로서, PMOS1 또는 SENSE 핀을 제어함으로써), VSSN 핀 상에서 전압을 측정하는 저 전력 모드에 있을 수 있다. VSSN 핀 상에서의 전압은 원격 활성화 스위치들 중 어떤 것도 맞물려지지 않을 때 로우일 수 있다. 몇몇 실시예들에서, VSSN 핀 상에서 전압을 측정하는 대신에, 마스터 노드(102)는 SENSE 핀에서 전압 변화를 측정할 수 있거나, 또는 버스(106) 상에서(예로서, VSSN 또는 SENSE 핀들에서) 전류를 측정할 수 있다. 버스(106) 상에서의 통신이 활성화되지 않을 때, 버스(106) 상에서의 전류는 로우일 수 있다(예로서, 슬레이브 노드(들)(104)에 의해 인출된 대기 전류와 동일한). 스위치(예로서, 적절한 실시예들에서 스위치(113, 115, 또는 117))는 폐쇄될 수 있어서, 고 임피던스 저항기들(각각, R5, R8, 및 R9)을 통해 어느 하나의 측면 상에서 와이어들을 브리징하며 버스(106)에서의 전류 흐름을 예측 가능한 값(라인 진단 동안 감지되는 다른 전류 레벨들과 상이하도록 선택될 수 있는)으로 증가시킬 수 있다. 노드 트랜시버(120-1)의 VSSN 핀에서의 전압이 또한 증가할 수 있다. 노드 트랜시버(120-1)는 전류 또는 전압에서의 이러한 변화를 감지할 수 있으며, 이벤트를 호스트(110)에 시그널링할 수 있다(예로서, IRQ 핀을 통해 호스트(110)로 전송된 인터럽트 요청을 갖고). 호스트(110)는 버스(106) 상에서 노드 트랜시버(120-1)의 프로그래밍 및 슬레이브 노드들(104)의 탐색을 개시함으로써 반응할 수 있다. 노드 트랜시버(120-1)는 버스(106) 상에서 바이어스의 제어를 인계받을 수 있다(예로서, 노드 트랜시버(120-1)의 라인 진단 함수들 및 버스 바이어스 스위치를 통해). 슬레이브 노드(104)의 탐색 시, 슬레이브 노드(104)는 버스 활성화를 개시한 스위치의 상태를 반영하는 I/O 핀의 상태를 모니터링할 수 있다. 이러한 스위치의 상태가 변할 때(예로서, 스위치가 개방되거나 또는 폐쇄되는), 슬레이브 노드(104)는 호스트(110)로 인터럽트를 송신하거나 또는 버스(106)를 통해 호스트(110)로의 이러한 정보의 GPIO-대-GPIO 전달을 생성할 수 있다. 스위치의 특정한 상태는 뒤이은 이벤트들을 결정할 수 있다(예로서, 마스터 노드(102)는 그것의 저 전력 모드로 되돌아갈 수 있고, 호스트(110)는 버스(106)를 비활성화하기 전에 몇몇 미리 결정된 "하우스키핑" 절차들을 수행할 수 있다 등).

"팬텀 동력화 활성화" 시스템(도 24 내지 도 26에서 예시된 것들과 같은)은 스위치가 마스터 노드(102)에 "가까울" 때(예로서, 버스(106)를 따라 2번째로, 또는 버스(106) 상에서 첫 두 개의 슬레이브 노드들(104) 사이에서) 특히 유리할 수 있다. 스위치가 버스(106) "더" 아래에 있을 때, 부가적인 구성요소들은 스위치의 작동이 마스터 노드(102)에서 검출 가능하도록 시스템(100)에 포함될 수 있다.

상기 주지된 바와 같이, 스위치들의 임의의 배열은 원격 버스 활성화 기능을 달성하기 위해 여기에서 개시된 실시예들 중 임의의 것에서 사용될 수 있다. 예를 들면, 도 27은 버스(106)가 전원 공급 장치(119)(예로서, 시스템 배터리) 및 전압 조절기(111-1)의 활성화 입력 사이에 결합된 스위치(121)에 의해 활성화될 수 있는 시스템(100)의 실시예를 예시한다. 스위치(121)는, 여기에서 개시된 스위치들(113, 115, 및/또는 117)의 배열들 중 임의의 것과 함께, 또는 그 대신에 사용될 수 있다. 도 27의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 스위치(121)(및 그것의 연관된 회로)는 또한 도 14 및 도 15에 예시된 시스템(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다).

도 28은 도 27에서 예시된 실시예와 다수의 특징들을 공유하는 시스템(100)의 실시예를 예시하지만; 도 28에서, 버스(106)는 하나 이상의 국소적 배터리들(123)에 결합된 하나 이상의 스위치들(125)에 의해 활성화될 수 있다. 몇몇 실시예들에서, 도 28의 시스템(100)은 도 24 내지 도 26의 실시예들보다 버스(106)가 비활성화되는 동안 더 적은 전류를 인출할 수 있다. 몇몇 실시예들에서, 배터리들(123)은 노드 트랜시버(120-2)(그 출력은 도 28에서 예시된 VOUT 핀에 의해 제공된다)에서 전압 조절기(도시되지 않음)에 의해 시스템(100)의 정상 활성 동작 동안 세류 충전될 수 있다. 스위치(125)는 여기에서 개시된 스위치들(113, 115, 117, 및/또는 121)의 배열들 중 임의의 것과 함께, 또는 그 대신에 사용될 수 있다. 도 28의 실시예에서, 슬레이브 노드(104)는 또한 팬텀 동력화되며(도 16을 참조하여 상기 논의된 바와 같이); 스위치(125)(및 그것의 연관된 회로)는 또한 도 14 및 도 15에서 예시된 시스템들(100)과 조합하여 사용될 수 있다(여기에서 슬레이브 노드(104)는 국소적으로 동력화된다).

다음의 단락들은 여기에서 개시된 실시예들 중 다양한 것들의 예들을 제공한다.

예 1은 원격 활성화 기능을 가진 통신 시스템이며: 버스의 다운스트림 링크에 결합된 마스터 트랜시버; 전압 조절기로서, 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 마스터 트랜시버에 결합되는, 상기 전압 조절기; 및 전압 조절기의 활성화 입력에 결합된 스위치를 포함한다.

예 2는 예 1의 주제를 포함할 수 있으며, 버스의 다운스트림 링크에 결합된 슬레이브 트랜시버를 추가로 포함할 수 있다.

예 3은 예 2의 주제를 포함할 수 있으며, 전압 조절기가 제 1 전압 조절기임을 추가로 특정할 수 있고, 상기 스위치는 버스의 다운스트림 링크 및 슬레이브 트랜시버와 연관된 제 2 전압 조절기 사이에서 결합된다.

예 4는 예 3의 주제를 포함할 수 있으며, 제 2 전압 조절기가 슬레이브 트랜시버로 전력을 제공할 것임을 추가로 특정할 수 있다.

예 5는 예 3의 주제를 포함할 수 있으며, 제 2 전압 조절기가 슬레이브 트랜시버로 전력을 제공하지 않을 것임을 추가로 특정할 수 있다.

예 6은 예 2 내지 예 5 중 임의의 것의 주제를 포함할 수 있으며: 버스의 다운스트림 링크가 버스의 제 1 다운스트림 링크이고; 상기 전압 조절기가 제 1 전압 조절기이고; 상기 통신 시스템은 제 2 전압 조절기를 추가로 포함하고; 상기 통신 시스템은 슬레이브 트랜시버의 다운스트림인 버스의 제 2 다운스트림 링크를 추가로 포함하며; 상기 스위치는 버스의 제 2 다운스트림 링크 및 제 2 전압 조절기 사이에서 결합된다는 것을 추가로 특정할 수 있다.

예 7은 예 1 내지 예 6 중 임의의 것의 주제를 포함할 수 있으며, 상기 전압 조절기가 제 1 전압 조절기임을 추가로 특정할 수 있고, 상기 통신 시스템은 제 2 전압 조절기를 추가로 포함하며, 여기에서 상기 스위치는 버스의 다운스트림 링크 및 제 2 전압 조절기 사이에서 결합된다.

예 8은 예 1 내지 예 7 중 임의의 것의 주제를 포함할 수 있으며, 상기 마스터 트랜시버 및 상기 버스의 다운스트림 링크 사이에서의 다운스트림 필터링 회로; 및 상기 다운스트림 필터링 회로 및 전압 조절기의 활성화 입력 사이에서의 다이오드를 추가로 포함할 수 있다.

예 9는 예 8의 주제를 포함할 수 있으며, 다이오드는 PMOS 전계 효과 트랜지스터에 의해 제공됨을 추가로 특정할 수 있다.

예 10은 예 1 내지 예 9 중 임의의 것의 주제를 포함할 수 있으며, 전원 공급 장치를 추가로 포함할 수 있고, 상기 전원 공급 장치의 출력은 전압 조절기에 결합되며, 상기 스위치는 상기 전원 공급 장치의 출력 및 상기 버스의 다운스트림 링크 사이에서 결합된다.

예 11은 예 10의 주제를 포함할 수 있으며, 스위치가 상기 전원 공급 장치의 출력에 직접 결합됨을 추가로 특정할 수 있다.

예 12는 예 1 내지 예 11 중 임의의 것의 주제를 포함할 수 있으며, 상기 스위치는 접지 및 상기 버스의 다운스트림 링크 사이에서 결합됨을 추가로 특정할 수 있다.

예 13은 예 1 내지 예 12 중 임의의 것의 주제를 포함할 수 있으며, 상기 버스의 다운스트림 링크가 두 개의 와이어들을 포함함을 추가로 특정할 수 있고, 스위치는 상기 두 개의 와이어들 사이에서 결합된다.

예 14는 예 1 내지 예 13 중 임의의 것의 주제를 포함할 수 있으며, 상기 스위치가 제 1 스위치임을 추가로 특정할 수 있고, 상기 통신 시스템은 전압 조절기의 활성화 입력에 결합된 제 2 스위치를 추가로 포함한다.

예 15는 예 1 내지 예 14 중 임의의 것의 주제를 포함할 수 있으며, 재충전 가능한 배터리를 추가로 포함할 수 있고, 상기 재충전 가능한 배터리는 상기 스위치 및 상기 버스의 다운스트림 링크 사이에서 결합된다.

예 16은 예 1 내지 예 15 중 임의의 것의 주제를 포함할 수 있으며, 상기 마스터 트랜시버에 결합된 호스트를 추가로 포함할 수 있고, 상기 호스트는 전압 조절기의 활성화 입력에 결합된 출력을 갖는다.

예 17은 예 16의 주제를 포함할 수 있으며, 호스트가 집적 회로-간(I2C) 프로토콜을 통해 상기 마스터 트랜시버에 결합됨을 추가로 특정할 수 있다.

예 18은 예 1 내지 예 17 중 임의의 것의 주제를 포함할 수 있으며, 상기 마스터 트랜시버는 전압 조절기의 활성화 입력에 결합된 출력을 갖는다는 것을 추가로 특정할 수 있다.

예 19는 예 1 내지 예 18 중 임의의 것의 주제를 포함할 수 있으며, 상기 버스가 2-와이어 버스임을 추가로 특정할 수 있고, 상기 마스터 트랜시버는: 버스의 다운스트림 링크 상에서 동기화 제어 프레임을 주기적으로 송신하며; 상기 버스의 다운스트림 링크로부터 동기화 응답 프레임을 수신할 것이고, 상기 동기화 응답 프레임은 버스 상에서 마지막 다운스트림 디바이스에서 비롯된다.

예 20은 원격 활성화 기능을 가진 통신 시스템이며: 버스의 다운스트림 링크에 결합된 마스터 트랜시버; 및 버스의 다운스트림 링크 및 접지 사이에 결합된 스위치를 포함한다.

예 21은 예 20의 주제를 포함할 수 있으며, 마스터 트랜시버에 결합된 호스트를 추가로 포함할 수 있고, 상기 마스터 트랜시버는 버스의 다운스트림 링크 및 접지 사이에서의 단락을 검출하며, 단락의 검출에 응답하여, 호스트로 인터럽트를 전송할 것이다.

예 22는 예 21의 주제를 포함할 수 있으며, 호스트는 인터럽트의 수신에 응답하여 마스터 트랜시버를 초기화할 것임을 추가로 특정할 수 있다.

예 23은 원격 활성화 기능을 포함한 통신 시스템을 동작시키는 방법이며: 통신 시스템에서 마스터 트랜시버에 의해, 저 전력 모드에 들어가는 단계로서, 상기 통신 시스템은 2-와이어 통신 버스를 포함하며, 상기 마스터 트랜시버는 2-와이어 통신 버스 상에서 다운스트림으로 동기화 제어 프레임을 주기적으로 송신할, 상기 저 전력 모드에 들어가는 단계; 상기 통신 시스템에서, 스위치의 작동을 나타내는 신호를 검출하는 단계로서, 상기 스위치는 상기 마스터 트랜시버로부터 멀리 떨어진, 상기 검출 단계; 및 신호의 검출에 응답하여, 상기 마스터 트랜시버가 저 전력 모드를 빠져나가게 하는 단계를 포함한다.

예 24는 예 23의 주제를 포함할 수 있으며, 상기 스위치가 비상 버튼과 연관됨을 추가로 특정할 수 있다.

예 25는 예 23 내지 예 24 중 임의의 것의 주제를 포함할 수 있으며, 상기 통신 시스템이 차량에 포함됨을 추가로 특정할 수 있다.

예 26은 여기에서 개시된 실시예들 중 임의의 것을 따라, 원격 버스 활성화 기능을 가진 통신 시스템이다.

예 27은 여기에서 개시된 실시예들 중 임의의 것에 따른, 통신 버스를 원격으로 활성화하는 방법이다.

예 28은 여기에서 개시된 실시예들 중 임의의 것에 따른, 마스터 디바이스의 원격 활성화를 제공하기 위해 마스터 디바이스에 결합된 회로이다.

예 29는 여기에서 개시된 실시예들 중 임의의 것에 따른, 슬레이브 디바이스가 결합되는 통신 버스의 원격 활성화를 제공하기 위해 슬레이브 디바이스에 결합된 회로이다.

예 30은 마스터 디바이스 및 각각이 회로와 상이한 슬레이브 디바이스 사이에서 통신 버스의 원격 활성화를 제공하기 위해 버스에 결합된 회로이다.

예 31은 마스터 디바이스 및 슬레이브 디바이스 사이에서의 통신 버스의 원격 활성화를 제공하기 위해 버스에 결합된 회로이며, 상기 슬레이브 디바이스는 상기 통신 버스를 따라 상기 마스터 디바이스 및 상기 통신 버스 사이에서 결합된다.

예 32는 여기에서 개시된 실시예들 중 임의의 것에 따른, 원격 버스 활성화 기능을 위한 수단을 포함한 통신 시스템이다.

예 33은 여기에서 개시된 방법들 중 임의의 것을 수행하기 위한 수단을 포함한 통신 시스템이다.

Claims

원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 전압 조절기의 활성화 입력에 결합된 스위치; 및
상기 버스의 다운스트림 링크에 결합된 슬레이브 트랜시버
를 포함하고,
상기 전압 조절기는 제 1 전압 조절기이며,
상기 스위치는, 상기 버스의 다운스트림 링크와, 상기 슬레이브 트랜시버와 연관된 제 2 전압 조절기 사이에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 1에 있어서,
상기 제 2 전압 조절기는 상기 슬레이브 트랜시버에 전력을 제공하는 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 1에 있어서,
상기 제 2 전압 조절기는 상기 슬레이브 트랜시버에 전력을 제공하지 않는 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 전압 조절기의 활성화 입력에 결합된 스위치; 및
상기 버스의 다운스트림 링크에 결합된 슬레이브 트랜시버
를 포함하고,
상기 버스의 다운스트림 링크는 상기 버스의 제 1 다운스트림 링크이고;
상기 전압 조절기는 제 1 전압 조절기이고;
상기 통신 시스템은 제 2 전압 조절기를 더 포함하고;
상기 통신 시스템은 상기 슬레이브 트랜시버의 다운스트림인 상기 버스의 제 2 다운스트림 링크를 더 포함하며;
상기 스위치는 상기 버스의 제 2 다운스트림 링크와 상기 제 2 전압 조절기 사이에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
제 1 전압 조절기 - 상기 제 1 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 제 1 전압 조절기의 활성화 입력에 결합된 스위치; 및
제 2 전압 조절기
를 포함하고,
상기 스위치는 상기 버스의 다운스트림 링크와 상기 제 2 전압 조절기 사이에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 전압 조절기의 활성화 입력에 결합된 스위치
상기 마스터 트랜시버와 상기 버스의 다운스트림 링크 사이에 있는 다운스트림 필터링 회로부; 및
상기 다운스트림 필터링 회로부와 상기 전압 조절기의 활성화 입력 사이에 있는 다이오드
를 포함하는, 원격 활성화 기능을 가진 통신 시스템.
청구항 6에 있어서,
상기 다이오드는 PMOS 전계 효과 트랜지스터에 의해 제공된 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 전압 조절기의 활성화 입력에 결합된 스위치; 및
전원 공급 장치
를 포함하며;
상기 전원 공급 장치의 출력은 상기 전압 조절기에 결합되며,
상기 스위치는 상기 전원 공급 장치의 출력과 상기 버스의 다운스트림 링크 사이에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 8에 있어서,
상기 스위치는 상기 전원 공급 장치의 출력에 직접 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 전압 조절기의 활성화 입력에 결합된 제 1 스위치; 및
상기 전압 조절기의 활성화 입력에 결합된 제 2 스위치
를 포함한 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -;
상기 전압 조절기의 활성화 입력에 결합된 스위치; 및
재충전 가능한 배터리
를 포함하며,
상기 재충전 가능한 배터리는 상기 스위치와 상기 버스의 다운스트림 링크 사이에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 1 내지 5 중 어느 한 항에 있어서,
상기 마스터 트랜시버에 결합된 호스트
를 더 포함하며,
상기 호스트는 상기 제 1 전압 조절기의 활성화 입력에 결합된 출력을 갖는 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 6 내지 9 중 어느 한 항에 있어서,
상기 마스터 트랜시버에 결합된 호스트
를 더 포함하며,
상기 호스트는 상기 전압 조절기의 활성화 입력에 결합된 출력을 갖는 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 12에 있어서,
상기 호스트는 집적 회로간(Inter-Integrated Circuit; I2C) 프로토콜을 통해 상기 마스터 트랜시버에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 13에 있어서,
상기 호스트는 집적 회로간(Inter-Integrated Circuit; I2C) 프로토콜을 통해 상기 마스터 트랜시버에 결합된 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 1 내지 5 중 어느 한 항에 있어서,
상기 마스터 트랜시버는 상기 제 1 전압 조절기의 활성화 입력에 결합된 출력을 갖는 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 6 내지 9 중 어느 한 항에 있어서,
상기 마스터 트랜시버는 상기 전압 조절기의 활성화 입력에 결합된 출력을 갖는 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
전압 조절기 - 상기 전압 조절기는 전압 출력 및 활성화 입력을 가지며, 상기 전압 출력은 상기 마스터 트랜시버에 결합됨 -; 및
상기 전압 조절기의 활성화 입력에 결합된 스위치
를 포함하고,
상기 버스는 2(two)-와이어 버스이고,
상기 마스터 트랜시버는,
상기 버스의 다운스트림 링크 상에서 동기화 제어 프레임을 주기적으로 송신하며;
상기 버스의 다운스트림 링크로부터 동기화 응답 프레임을 수신하도록 구성되며,
상기 동기화 응답 프레임은 상기 버스 상에서의 최종 다운스트림 디바이스에서 비롯된 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 가진 통신 시스템에 있어서,
버스의 다운스트림 링크에 결합된 마스터 트랜시버;
상기 버스의 다운스트림 링크와 접지 사이에 결합된 스위치; 및
상기 마스터 트랜시버에 결합된 호스트
를 포함하며,
상기 마스터 트랜시버는, 상기 버스의 다운스트림 링크와 상기 접지 사이에서의 단락을 검출하고, 상기 단락의 검출에 응답하여, 상기 호스트에 인터럽트를 전송하는 것인, 원격 활성화 기능을 가진 통신 시스템.
청구항 19에 있어서,
상기 호스트는 상기 인터럽트의 수신에 응답하여 상기 마스터 트랜시버를 초기화하는 것인, 원격 활성화 기능을 가진 통신 시스템.
원격 활성화 기능을 포함한 통신 시스템을 동작시키는 방법에 있어서,
상기 통신 시스템 내의 마스터 트랜시버에 의해, 저 전력 모드에 진입하는 단계 - 상기 통신 시스템은 2-와이어 통신 버스를 포함하며, 상기 마스터 트랜시버는 상기 2-와이어 통신 버스 상에서 다운스트림으로 동기화 제어 프레임을 주기적으로 송신함 -;
상기 통신 시스템에서, 스위치의 작동을 나타내는 신호를 검출하는 단계 - 상기 스위치는 상기 마스터 트랜시버로부터 원격지에 있음 -; 및
상기 신호의 검출에 응답하여, 상기 마스터 트랜시버가 상기 저 전력 모드를 빠져나가게 하는 단계
를 포함하는, 통신 시스템을 동작시키는 방법.
청구항 21에 있어서,
상기 스위치는 비상 버튼과 연관된 것인, 통신 시스템을 동작시키는 방법.
청구항 21에 있어서,
상기 통신 시스템은 차량 내에 포함된 것인, 통신 시스템을 동작시키는 방법.
삭제
삭제