JP2019528644A

JP2019528644A - リモートバスイネーブルのためのシステムおよび技法

Info

Publication number: JP2019528644A
Application number: JP2019511349A
Authority: JP
Inventors: マーティン・ケスラー
Original assignee: アナログディヴァイスィズインク
Priority date: 2016-08-25
Filing date: 2017-08-23
Publication date: 2019-10-10
Anticipated expiration: 2037-08-23
Also published as: KR20190039515A; WO2018039344A1; DE112017004230T5; KR102535076B1; US20180060269A1; KR20220101776A; JP6800317B2

Abstract

本明細書には、リモートバスイネーブルのためのシステムおよび技法が開示されている。いくつかの実施形態において、リモートイネーブル機能を有する通信システムは、バスの下流リンクに連結されたマスタトランシーバと、電圧レギュレータであって、電圧レギュレータは電圧出力およびイネーブル入力を有し，電圧出力はマスタトランシーバに連結されている、電圧レギュレータと、電圧レギュレータのイネーブル入力に連結されたスイッチとを含み得る。

Description

本発明は、リモートバスイネーブルのためのシステムおよび技法に関する。

関連出願の相互参照
本出願は、２０１６年８月２５日に出願され、「ＳＹＳＴＥＭＳＡＮＤＴＥＣＨＮＩＱＵＥＳＦＯＲＲＥＭＯＴＥＢＵＳＥＮＡＢＬＥ．」という名称の米国仮特許出願第６２／３７９，３５５号に対する優先権を主張する。この優先権出願は、その全体が参照により本明細書に組み込まれる。

電子部品が小型化し、そして性能の期待が高まるにつれて、より多くの部品が、以前には計装されていなかった、またはそれほど計装されなかったデバイスに含まれるようになっている。いくつかの設定では、これらの部品間で（例えば、車両において）、信号を交換するために使用される通信インフラストラクチャは、太くて重いケーブルの束を必要としてきた。

リモートバスイネーブルのためのシステムおよび技法が本明細書に開示されている。いくつかの実施形態では、リモートイネーブル機能を有する通信システムは、バスの下流セグメントに連結されたマスタトランシーバと、電圧レギュレータであって、電圧レギュレータは電圧出力とイネーブル入力とを有し、電圧出力はマスタトランシーバに連結されている、電圧レギュレータと、電圧レギュレータのイネーブル入力に連結されたスイッチと、を含み得る。

実施形態は、添付の図面と併せて以下の詳細な説明によって容易に理解されるであろう。この説明を容易にするために、同様の参照番号は同様の構造的要素を指定する。実施形態は、添付の図面の図において例として図示されており、限定するものとしてではない。

様々な実施形態による、例示的な２線式通信システムのブロック図である。様々な実施形態による、図１のシステムのノードに含まれ得るノードトランシーバのブロック図である。様々な実施形態による、図１のシステムにおける通信に使用される同期制御フレームの一部の図である。様々な実施形態による、図１のシステムにおける通信に使用されるスーパーフレームの図である。様々な実施形態による、図１のシステムの異なる動作モードにおける同期制御フレームのためのフォーマット例を図示する。様々な実施形態による、図１のシステムの異なるモードでの同期応答フレームのためのフォーマット例を図示する。様々な実施形態による、図２のバスプロトコル回路の様々な構成要素のブロック図である。本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報交換の例を図示する。様々な実施形態による、２線式バスのリングトポロジーおよびその上の一方向通信スキームを図示する。様々な実施形態による、図１のシステムにおいてノードまたはホストとして機能し得るデバイスを概略的に図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。様々な実施形態による、図１のシステムにおけるリモートバスイネーブルの配置を図示する。

本明細書で使用されるとき、「リモートバスイネーブル」は、バスを介した通信をイネーブルするためにバス上の非マスタデバイスを使用することを指し得る。例えば、バス上のマスタデバイスが電源オフ、低電力、スリープ、またはその他のスタンバイモードにある（したがって、バスを介した通常の通信がディスエーブルされている）場合、本明細書に開示されているリモートバスイネーブルシステムおよび技法は、非マスタデバイス（例えば、スレーブデバイス、またはスイッチ等のバスに沿った別のデバイス）がマスタデバイスを「起動」させることを可能にし、それによってバス上の通信をイネーブルする。起動すると、マスタデバイスはその発見および初期化プロトコルを実行し得、その後バスは高速通信リンクとして使用され得る。本明細書で開示されるシステムおよび技法のうちの様々なものは、このため、電力節約（例えば、アクティブな通信が必要でないときに、マスタデバイスが通信システム全体を低電力モードにすることを可能にすることによって）、および完全な通信に柔軟かつ迅速に戻ること（例えば、バス上のスレーブまたは他のデバイスがマスタを起動させることを可能にすることによって）をイネーブルし得る。リモートバスイネーブルについて本明細書で開示されるシステムおよび技法のうちの様々なものは、マスタデバイスを起動させるために通常のバス通信を必要としないという意味において、それら自体が比較的低電力である場合があり、代わりに、通常のバス通信よりも少ない電力を使用する他のメカニズムを使用して、マスタデバイスの起動を開始し得る。

いくつかの従来の通信システムでは、通信バスは、マスタデバイスから発行されたコマンドによってのみイネーブルされ得、マスタデバイスがスリープ状態、またはさもなければ低電力モードであるときには、マスタデバイスは通信が回復する前に直接電源投入されなければならない。この種類の直接電源投入は、余分の線、または潜在的に、永続的に「オン」のままである（したがって、永続的に電力を消費する）完全に独立したバスシステムを必要とする可能性がある。

本明細書に開示されている実施形態のいずれも、任意の好適な設定で使用され得る。いくつかの実施形態では、後述するように、本明細書で開示される通信システムは車両内で使用されてもよく、リモートバスイネーブル技法を使用して、車両内の非マスタ構成要素が、通信システムがスリープまたは他の休止モードにあるときに通信システムを活性化することを可能にし得る。例えば、車内の（例えば、バックミラー上の）路傍支援または緊急通報ボタンを押して、（例えば、後述するように、スレーブデバイスとして、または別の様態で）ボタンが連結している通信バス内のマスタデバイスの起動をトリガし得る。別の例では、通信バスに連結されたマイクロホンが、音声コマンドが認識されるか、または騒音レベルの上昇が検出されたときにマスタデバイスの起動をトリガし得る。

以下の詳細な説明では、本明細書の一部を形成する添付の図面を参照し、全体を通して、同様の数字は同様の部分を指定し、図面中には実施可能な実施形態が例示として示されている。本開示の範囲から逸脱することなく、他の実施形態が利用され得、構造的または論理的な変更がなされ得ることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。

様々な動作は、特許請求される主題の理解に最も役立つ様態で、複数の別個のアクションまたは動作として順番に説明され得る。しかしながら、説明の順序は、これらの動作が必然的に順序に依存することを暗示するものとして解釈されるべきではない。特に、これらの動作は、提示の順序で実行されなくてもよい。説明する動作は、説明する実施形態とは異なる順序で実行されてもよい。様々なさらなる動作が実行されてもよく、かつ／または説明する動作は、さらなる実施形態では省略されてもよい。

本開示の目的のために、「Ａおよび／またはＢ」という言い回しは，（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示の目的のために、「Ａ、Ｂ、および／またはＣ」という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。

本明細書では様々な構成要素を単数形で（例えば、「プロセッサ」、「周辺デバイス」等）言及または例示することがあるが、これは単に説明を容易にするためのものであり、単数形で言及されたいかなる要素も、本明細書の教示による複数のそのような要素を含み得る。

本説明では、「一実施形態では（ｉｎａｎｅｍｂｏｄｉｍｅｎｔ）」または「実施形態では（ｉｎｅｍｂｏｄｉｍｅｎｔｓ）」という言い回しを使用するが、これらは各々、１つ以上の同じまたは異なる実施形態に言及してもよい。さらに、本開示の実施形態に関して使用されるとき、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」等の用語は同義語である。本明細書で使用されるとき、「回路」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、および光学回路、１つ以上のソフトウェアまたはファームウェアプログラムを実行するプロセッサ（共有、専用、またはグループ）、および／またはメモリ（共有、専用、またはグループ）、組み合わせ論理回路、および／または記載された機能を提供する他の好適なハードウェアを指してもよく、その一部であってもよく、またはそれらを含んでもよい。マスタノードは、本明細書ではマスタ「デバイス」と呼ばれることもあり、同様に、スレーブノードは、本明細書ではスレーブ「デバイス」と呼ばれることもある。

図１は、様々な実施形態による、例示的な半二重２線式通信システム１００のブロック図である。システム１００は、ホスト１１０、マスタノード１０２、および少なくとも１つのスレーブノード１０４を含む。図１において、３つのスレーブノード（０、１、および２）が例示されている。図１における３つのスレーブノード１０４の描写は単純に例示的であり、システム１００は、所望に応じて、１つ、２つ、またはそれ以上のスレーブノード１０４を含み得る。

マスタノード１０２は、２線式バス１０６を介してスレーブノード１０４と通信し得る。バス１０６は、バス１０６に沿うノードをデイジーチェーン様式で接続するためにバス１０６に沿って隣接するノード間に異なる２線式バスリンクを含んでもよい。例えば，図１に図示されるように、バス１０６は、マスタノード１０２をスレーブノード０に連結させるリンク、スレーブノード０をスレーブノード１に連結させるリンク、およびスレーブノード１をスレーブノード２に連結させるリンクを含み得る。いくつかの実施形態では、バス１０６のリンクは各々、単一のツイストペア線（例えば、非シールドツイストペア）から形成されてもよい。いくつかの実施形態では、バス１０６のリンクは各々、同軸ケーブルから形成されてもよい（例えば、コアが「正の」線を提供し、シールドが「負の」線を提供する、またはその逆）。

ホスト１１０は、マスタノード１０２をプログラムし、バス１０６に沿って送信される様々なペイロードの発信者および受信者として作用するプロセッサを含み得る。いくつかの実施形態では、ホスト１１０は、例えば，マイクロコントローラであるか、それを含み得る。特に、ホスト１１０は、バス１０６に沿って起こる集積回路間サウンド（Ｉ２Ｓ）通信のマスタであってもよい。ホスト１１０は、Ｉ２Ｓ／時分割多重（ＴＤＭ）バスおよび／または集積回路間（Ｉ２Ｃ）バスを介してマスタノード１０２と通信し得る。いくつかの実施形態では、マスタノード１０２は、ホスト１１０のハウジング内に位置するトランシーバ（例えば、図２を参照して以下に説明するノードトランシーバ１２０）であってもよい。マスタノード１０２は、構成および読取りのために、Ｉ２Ｃバスを介してホスト１１０によってプログラム可能であってもよく、全てのスレーブノード１０４に対するクロック、同期、およびフレーム形成を生成するように構成されてもよい。いくつかの実施形態では、マスタノード１０２内のホスト１１０間のＩ２Ｃ制御バスの拡張は、バス１０６を介して送信されるデータストリームに埋め込まれてもよく、ホスト１１０が１つ以上のスレーブノード１０４に対するレジスタおよびステータス情報に直接アクセスすることを可能にし、ならびに遠距離にわたるＩ２Ｃ間通信をイネーブルして、ホスト１１０が周辺デバイス１０８を制御することを可能にし得る。

マスタノード１０２は、「下流」信号（例えば、バス１０６に沿ってマスタノード１０２から離れて送信されるデータ信号、電力信号等）を生成し、「上流」信号（例えば、バス１０６に沿ってマスタノード１０２に向けて送信された）を受信し得る。マスタノード１０２は、バス１０６を介する同期データ送信のためのクロック信号を提供し得る。本明細書で使用されるとき、「同期データ」は、バス１０６に沿った同じノードへの／からの２つの連続した送信間に固定時間間隔で連続的にストリーミングされるデータ（例えば、オーディオ信号）を含み得る。いくつかの実施形態では、マスタノード１０２によって提供されるクロック信号は、ホスト１１０によってマスタノード１０２に提供されるＩ２Ｓ入力から導出されてもよい。スレーブノード１０４は、バス１０６上で下流に、またはバス１０６上で上流に送信されるデータフレームの可能な宛先を表すアドレス可能なネットワーク接続点であってもよい。スレーブノード１０４は、下流または上流データフレームの可能なソースを表してもよい。システム１００は、制御情報および他のデータがバス１０６を介して１つのノードから次のノードに両方向に送信されることを可能にしてもよい。１つ以上のスレーブノード１０４は、またバス１０６を介して送信される信号によって電力供給されてもよい。

特に、マスタノード１０２およびスレーブノード１０４の各々は、正の上流端子（「ＡＰ」として示される）、負の上流端子（「ＡＮ」として示される）、正の下流端子（「ＢＰ」として示される）、および負の下流端子（「ＢＮ」として示される）を含み得る。ノードの正および負の下流端子は、隣接する下流ノードの正および負の上流端子にそれぞれ連結され得る。図１に示すように、マスタノード１０２は、正および負の上流端子を含み得るが，これらの端子は使用されない場合があり、他の実施形態では、マスタノード１０２は、正および負の上流端子を含まない場合がある。バス１０６に沿った最後のスレーブノード１０４（図１のスレーブノード２）は、正および負の下流端子を含み得るが、これらの端子は使用されない場合があり、他の実施形態では、バスに沿った最後のスレーブノード１０４は、正および負の下流端子を含まない場合がある。

以下に詳細に論じられるように、マスタノード１０２は、任意選択的に１つ以上のスレーブノード１０４を意図したデータと共に、周期的に同期制御フレームを下流に送出してもよい。例えば、マスタノード１０２は、同期制御フレームを１０２４ビット（スーパーフレームを表す）毎に４８ｋＨｚの周波数で送信してもよく、４９．１５２Ｍｂｐｓのバス１０６上の実効ビットレートをもたらす。例えば４４．１ｋＨｚを含む他のレートがサポートされてもよい。同期制御フレームは、スレーブノード１０４が各スーパーフレームの開始を識別することを可能にし、また、物理層符号化／信号化と組み合わせて、各スレーブノード１０４がバス１０６からその内部動作クロックを導出することを可能にし得る。同期制御フレームは、同期の開始を信号伝送するためのプリアンブル、ならびに様々なアドレス指定モード（例えば、通常、ブロードキャスト、発見）を可能にする制御フィールド、構成情報（例えば、スレーブノード１０４のレジスタへの書き込み）、Ｉ２Ｃ情報の伝達、スレーブノード１０４における特定の汎用入出力（ＧＰＩＯ）ピンのリモート制御、および他のサービスを含んでもよい。プリアンブルおよびペイロードデータに続く同期制御フレームの一部は、同期制御フレーム内の情報が新しいプリアンブルと間違えられる可能性を低減し、関連する電磁放射のスペクトルを平坦化するためにスクランブルされてもよい。

同期制御フレームは、マスタノード１０２によって最後のスレーブノード１０４として構成されたか、またはそれ自体を最後のスレーブノード１０４として自己識別した最後のスレーブノード１０４（すなわち、図１のスレーブノード２）に到達するまで、（任意選択で、マスタノード１０２から到来し得るが、追加的または代替的に１つ以上の上流のスレーブノード１０４から、またはスレーブノード１０４自体から到来し得る他のデータと共に）スレーブノード１０４間を通されてもよい。同期制御フレームを受信すると、最後のスレーブノード１０４は、同期応答フレームを送信し、続いて送信が許可されている任意のデータ（例えば、指定されたタイムスロット内の２４ビットオーディオサンプル）を送信し得る。同期応答フレームは、（任意選択で下流のスレーブノード１０４からのデータと共に）スレーブノード１０４間で上流に通されてもよく、同期応答フレームに基づいて、各スレーブノード１０４は、もしあれば、スレーブノード１０４が送信を許可されるタイムスロットを識別することができてもよい。

いくつかの実施形態では、システム１００内の１つ以上のスレーブノード１０４は、周辺デバイス１０８に連結され、それと通信し得る。例えば、スレーブノード１０４は、後述するように、Ｉ２Ｓ、パルス密度変調（ＰＤＭ）、ＴＤＭ、および／またはＩ２Ｃプロトコルを使用して、関連付けられた周辺デバイス１０８からデータを読み、および／またはデータ書くように構成され得る。本明細書では「周辺デバイス１０８」を単数形で呼ぶことがあるが、これは単に議論を簡単にするためのものであり、単一のスレーブノード１０４が０個、１個、またはそれを超える周辺デバイスと連結されてもよい。周辺デバイス１０８に含まれ得る周辺デバイスの例としては、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、アナログ／デジタル変換器（ＡＤＣ）、デジタル／アナログ変換器（ＤＡＣ）、デジタル／アナログ変換器（ＤＡＣ）、コーデック、マイクロホン、マイクロホンアレイ、スピーカ、オーディオアンプ、プロトコルアナライザ、加速度計またはその他の動きセンサ、環境条件センサ（例えば、温度、湿度、および／またはガスセンサ）、有線または無線通信トランシーバ、表示デバイス（例えば、タッチスクリーンディスプレイ）、ユーザインターフェース構成要素（例えば、ボタン、ダイヤル、または他の制御）、カメラ（例えばビデオカメラ）、メモリデバイス、あるいはデータを送信および／または受信する任意の他の好適なデバイス、を含み得る。本明細書では、異なる周辺デバイス構成のいくつかの例を詳細に論じる。

いくつかの実施形態では、周辺デバイス１０８は、集積回路間サウンド（Ｉ２Ｓ）通信用に構成された任意のデバイスを含み得、周辺デバイス１０８は、Ｉ２Ｓプロトコルを介して関連付けられたスレーブノード１０４と通信し得る。いくつかの実施形態では、周辺デバイス１０８は、集積回路間（Ｉ２Ｃ）通信用に構成された任意のデバイスを含み得、周辺デバイス１０８は、Ｉ２Ｃプロトコルを介して関連付けられたスレーブノード１０４と通信し得る。いくつかの実施形態では、スレーブノード１０４は、どの周辺デバイス１０８にも連結されなくてもよい。

スレーブノード１０４およびそれに関連付けられた周辺デバイス１０８は別々のハウジングに収容され、有線または無線通信接続を通して連結されてもよく、あるいは共通ハウジングに収容されてもよい。例えば、周辺デバイス１０８として接続されたスピーカは、関連付けられたスレーブノード１０４のためのハードウェアが他のスピーカ部品を含むハウジング内に収容されるように、関連付けられたスレーブノード１０４（例えば、図２を参照して以下で論じられるノードトランシーバ１２０）のためのハードウェアと共にパッケージ化されてもよい。同じことは、任意の種類の周辺デバイス１０８にも当てはまり得る。

上記で論じたように、ホスト１１０は、マルチチャネルＩ２ＳおよびＩ２Ｃ通信プロトコルを使用してマスタノード１０２と通信し、かつ制御し得る。特に、ホスト１１０は、Ｉ２Ｓを介してマスタノード１０２内のフレームバッファ（図示せず）にデータを送信し、マスタノード１０２は、フレームバッファからデータを読み出し、バス１０６に沿ってデータを送信し得る。類似して、マスタノード１０２は、バス１０６を介して受信したデータをフレームバッファ内に記憶し得、次いで、Ｉ２Ｓを介してホスト１１０にデータを送信し得る。

各スレーブノード１０４は、マスタノード１０２からの通信によって構成され得る内部制御レジスタを有し得る。いくつかのこのようなレジスタを以下で詳細に論じる。各スレーブノード１０４は、下流データを受信してもよく、データをさらに下流に再送信してもよい。各スレーブノード１０４は、上流データを受信および／または生成し、および／またはデータを上流に再送信し、かつ／またはデータを上流トランザクションに追加してもよい。

バス１０６に沿った通信は，周期的スーパーフレーム内で起こり得る。各スーパーフレームは、下流同期制御フレームで開始し、下流送信の期間（「下流部分」とも呼ばれる）、上流送信の期間（「上流部分」とも呼ばれる）、および無送信の期間（バス１０６が駆動されていない）に分割され、別の下流同期制御フレームの送信直前に終了し得る。マスタノード１０２は、１つ以上のスレーブノード１０４に送信するためのいくつかの下流部分と、１つ以上のスレーブノード１０４から受信するためのいくつかの上流部分とで（ホスト１１０によって）プログラムされ得る。各スレーブノード１０４は、バス１０６を下って再送信するためのいくつかの下流部分と、消費するためのいくつかの下流部分と、バス１０６を上って再送信するためのいくつかの上流部分と、スレーブノード１０４がスレーブノード１０４から受信したデータを関連付けられた周辺デバイス１０８から送信し得るいくつかの上流部分とで（マスタノード１０２によって）プログラムされ得る。バス１０６に沿った通信は、図２〜図１２を参照して以下でさらに詳細に論じられる。

マスタノード１０２およびスレーブノード１０４の各々は、システム１００の構成要素間の通信を管理するためのトランシーバを含み得る。図２は、様々な実施形態による、図１のシステム１００のノード（例えば、マスタノード１０２またはスレーブノード１０４）に含まれ得るノードトランシーバ１２０のブロック図である。いくつかの実施形態では、ノードトランシーバ１２０はシステム１００のノードの各々に含まれてもよく、制御信号が、ノードトランシーバ１２０がマスタ（例えば、ＭＳＴＲピンが高のとき）として作用するか、またはスレーブ（例えば、ＭＳＴＲピンが低のとき）として作用するかを示すために、マスタ（ＭＳＴＲ）ピンを介してノードトランシーバ１２０に提供され得る。

ノードトランシーバ１２０は、上流差動信号（ＤＳ）トランシーバ１２２および下流ＤＳトランシーバ１２４を含み得る。上流ＤＳトランシーバ１２２は、図１を参照して上述した正および負の上流端子に連結され得、下流ＤＳトランシーバ１２４は、図１を参照して上述した正および負下流端子に連結され得る。いくつかの実施形態では、上流ＤＳトランシーバ１２２は、低電圧ＤＳ（ＬＶＤＳ）トランシーバであってもよく、下流ＤＳトランシーバ１２４は、ＬＶＤＳトランシーバであってもよい。システム１００内の各ノードは、バス１０６にＡＣ連結されてもよく、データ信号は、バス１０６を介してタイミング情報を提供するための適切な符号化（例えば、差動マンチェスタ符号化、バイフェーズマーク符号化、マンチェスタ符号化、非ゼロ復帰、ランレングス制限を伴う非ゼロ復帰反転（ＮＲＺＩ）符号化、または任意の他の好適な符号化）を伴う所定の形態のＤＳ（例えば、ＬＶＤＳまたはマルチポイントＬＶＤＳ（ＭＬＶＤＳ）または同様の信号伝送）を使用して、（例えば、上流ＤＳトランシーバ１２２および／または下流ＤＳトランシーバ１２４を介して）バス１０６に沿って伝達されてもよい。

上流ＤＳトランシーバ１２２および下流ＤＳトランシーバ１２４は、バスプロトコル回路１２６と通信してもよく、バスプロトコル回路１２６は、他の構成要素の中でも、位相ロックループ（ＰＬＬ）１２８および電圧レギュレータ回路１３０と通信し得る。ノードトランシーバ１２０が電源投入されると、電圧レギュレータ回路１３０は、ＰＬＬ１２８によって電源投入リセットとして使用される「電源良好」信号を立ち上げてもよい。

上述のように、システム１００内の１つ以上のスレーブノード１０４は、データと同時にバス１０６を介して送信される電力を受け取ってもよい。この動作モードは、本明細書では「ファントム給電」と呼ばれることがある。配電のため（これは、スレーブノード１０４のうちのいくつかは、専らそれらに提供されるローカル電源を有するように構成され得るので、任意選択である）、マスタノード１０２は、マスタノード１０２とスレーブノード０との間のバスリンクにＤＣバイアスをかけてもよい（例えば、下流端子の一方を電圧レギュレータによって提供される電圧源に接続し、他方の下流端子を接地することによって）。ＤＣバイアスは、５Ｖ、８Ｖ、自動車バッテリの電圧、またはより高い電圧等の所定の電圧であってもよい。相続く各スレーブノード１０４は、電力を回復するためにその上流バスリンクを選択的にタップすることができる（例えば、電圧レギュレータ回路１３０を使用して）。この電力を使用して、スレーブノード１０４自体（および、任意選択的に、スレーブノード１０４に連結された１つ以上の周辺デバイス１０８）に給電してもよい。スレーブノード１０４はまた、上流バスリンクから、またはローカル電源から回復された電力のいずれかによって、次のインラインスレーブノード１０４のために下流バスリンクに選択的にバイアスをかけてもよい。例えば、スレーブノード０は、上流バスリンク１０６上のＤＣバイアスを使用して、スレーブノード０自体および／または１つ以上の関連付けられた周辺デバイス１０８のための電力を回復してもよく、および／またはスレーブノード０は、その下流バスリンク１０６をバイアスするために、その上流バスリンク１０６から電力を回復してもよい。

このため、いくつかの実施形態では、システム１００内の各ノードは、下流バスリンクを介して後続の下流ノードに電力を提供し得る。ノードの給電は、シーケンス化された様態で実行されてもよい。例えば、バス１０６を介してスレーブノード０を発見および構成した後、マスタノード１０２は、スレーブノード１に電力を供給するために、その下流バスリンク１０６に電力を供給するようにスレーブノード０に指示してもよく、スレーブノード１が発見および構成された後、マスタノード１０２は、スレーブノード２に電力を供給するために、その下流バスリンク１０６に電力を供給するようにスレーブノード１に指示してもよく、（バス１０６に連結された追加のスレーブノード１０４についても同様である。いくつかの実施形態では、１つ以上のスレーブノード１０４は、その上流バスリンクから電力供給される代わりに、またはそれに追加して、ローカルで給電されてもよい。いくつかのそのような実施形態では、所与のスレーブノード１０４のためのローカル電源を使用して、１つ以上の下流スレーブノードに電力を提供してもよい。

いくつかの実施形態では、上流フィルタリング回路１３２は、上流ＤＳトランシーバ１２２と電圧レギュレータ回路１３０との間に配設され得、下流フィルタリング回路１３１は、下流ＤＳトランシーバ１２４と電圧レギュレータ回路１３０との間に配設され得る。バス１０６の各リンクは、ＡＣ（信号）およびＤＣ（電力）成分を搬送し得るので、上流フィルタリング回路１３２および下流フィルタリング回路１３１はＡＣおよびＤＣ成分を分離し、ＡＣ成分を上流ＤＳトランシーバ１２２および下流ＤＳトランシーバ１２４に提供し、ＤＣ成分を電圧レギュレータ１３０に提供してもよい。上流ＤＳトランシーバ１２２および下流ＤＳトランシーバ１２４のライン側のＡＣ結合は、高速双方向通信を可能にするために、トランシーバ１２２および１２４をライン上のＤＣ成分から実質的に切り離す。上記で論じたように、ＤＣ成分は、給電のためにタップされてもよく、上流フィルタリング回路１３２および下流フィルタリング回路１３１は、電圧レギュレータ回路１３０に提供されるＡＣ成分を低減するために、例えば、フェライト、コモンモードチョーク、またはインダクタを含んでもよい。いくつかの実施形態では、上流フィルタリング回路１３２は、上流ＤＳトランシーバ１２２に含まれてもよく、および／または下流フィルタリング回路１３１は、下流ＤＳトランシーバ１２４に含まれてもよく、他の実施形態では、フィルタリング回路は、トランシーバ１２２および１２４の外部であってもよい。

ノードトランシーバ１２０は、ノードトランシーバ１２０と外部デバイス１５５との間のＩ２Ｓ、ＴＤＭ、およびＰＤＭ通信のためのトランシーバ１２７を含み得る。「外部デバイス１５５」は、本明細書において単数形で言及することがあるが、これは単に例示を容易にするためであり、複数の外部デバイスが、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７を介してノードトランシーバ１２０と通信し得る。当技術分野において既知のように、Ｉ２Ｓプロトコルは、（例えば、プリント回路基板（ＰＣＢ）上のオーディオチップ間で）パルス符号変調（ＰＣＭ）情報を搬送するためのものである。本明細書で使用されるとき、「Ｉ２Ｓ／ＴＤＭ」は、ＴＤＭを使用する複数のチャネルへのＩ２Ｓステレオ（２チャネル）コンテンツの拡張を指し得る。当技術分野において既知のように、ＰＤＭは、シグマデルタ変換器において使用され得、特に、ＰＤＭフォーマットは、間引き前のオーバーサンプルされた１ビットシグマデルタＡＤＣ信号を表し得る。ＰＤＭフォーマットは、デジタルマイクロホンの出力フォーマットとしてしばしば使用される。Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、バスプロトコル回路１２６および外部デバイス１５５との通信のためのピンと通信し得る。６つのピン、ＢＣＬＫ、ＳＹＮＣ、ＤＴＸ［１：０］、およびＤＲＸ［１：０］が図２に図示され、ＢＣＬＫピンは、Ｉ２Ｓビットクロックのために使用され得、ＳＹＮＣピンは、Ｉ２Ｓフレーム同期信号のために使用され得、ＤＴＸ［１：０］ピンおよびＤＲＸ［１：０］ピンは、それぞれ送信および受信データチャネルのために使用される。２つの送信ピン（ＤＴＸ［１：０］）および２つの受信ピン（ＤＲＸ［１：０］）が図２に図示されているが、任意の所望の数の受信および／または送信ピンが使用されてもよい。

ノードトランシーバ１２０がマスタノード１０２に含まれる場合、外部デバイス１５５は、ホスト１１０を含んでもよく、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、ホスト１１０からデータを受信し、ホスト１１０のＩ２Ｓインターフェースクロックと同期してデータをホスト１１０に送出することができるＩ２Ｓスレーブ（ＢＣＬＫおよびＳＹＮＣに関して）を提供してもよい。特に、Ｉ２Ｓフレーム同期信号は、ＳＹＮＣピンでホスト１１０からの入力として受信されてもよく、ＰＬＬ１２８は、その信号を使用してクロックを生成してもよい。ノードトランシーバ１２０がスレーブノード１０４に含まれる場合、外部デバイス１５５は、１つ以上の周辺デバイス１０８を含んでもよく、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、周辺デバイス１０８とのＩ２Ｓ通信を制御することができる（ＢＣＬＫおよびＳＹＮＣのための）Ｉ２Ｓクロックマスタを提供してもよい。特に、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７は、ＳＹＮＣピンにＩ２Ｓフレーム同期信号を出力として提供してもよい。ノードトランシーバ１２０内のレジスタは、バス１０６を介してデータスロットとして、どのかつどれだけの数のＩ２Ｓ／ＴＤＭチャネルが送信されているかを決定してもよい。ノードトランシーバ１２０内のＴＤＭモード（ＴＤＭＭＯＤＥ）レジスタは、ＴＤＭ送信または受信ピン上の連続するＳＹＮＣパルス間にいくつのＴＤＭチャネルが適合するかの値を記憶してもよい。チャネルサイズの知識と共に、ノードトランシーバ１２０は、サンプリング時間（例えば、４８ｋＨｚ）内のビット量と一致するように、ＢＣＬＫレートを自動的に設定してもよい。

ノードトランシーバ１２０は、ノードトランシーバ１２０と外部デバイス１５７との間のＩ２Ｃ通信のためのトランシーバ１２９を含み得る。「外部デバイス１５７」は、単数形で呼ぶことがあるが、これは単に例示を簡単にするためのものであり、複数の外部デバイスが、Ｉ２Ｃトランシーバ１２９を介してノードトランシーバ１２０と通信し得る。当技術分野において既知のように、Ｉ２Ｃプロトコルは、クロック（ＳＣＬ）およびデータ（ＳＤＡ）ラインを使用してデータ移送を提供する。Ｉ２Ｃトランシーバ１２９は、バスプロトコル回路１２６および外部デバイス１５７との通信のためのピンと通信し得る。４つのピン、ＡＤＲ１、ＡＤＲ２、ＳＤＡ、およびＳＣＬが図２に図示され、ＡＤＲ１およびＡＤＲ２は、ノードトランシーバ１２０がＩ２Ｃスレーブとして作用するとき（例えば、それがマスタノード１０２に含まれるとき）、ノードトランシーバ１２０によって使用されるＩ２Ｃアドレスを修正するために使用されてもよく、およびＳＤＡおよびＳＣＬは、それぞれＩ２Ｃシリアルデータおよびシリアルクロック信号として使用される。ノードトランシーバ１２０がマスタノード１０２に含まれる場合、外部デバイス１５７は、ホスト１１０を含んでもよく、Ｉ２Ｃトランシーバ１２９は、ホスト１１０からプログラミング命令を受け取ることができるＩ２Ｃスレーブを提供してもよい。特に、Ｉ２Ｃシリアルクロック信号は、ＳＣＬピンにレジスタアクセスのためのホスト１１０からの入力として受信されてもよい。ノードトランシーバ１２０がスレーブノード１０４に含まれる場合、外部デバイス１５７は、周辺デバイス１０８を含んでもよく、Ｉ２Ｃトランシーバ１２９は、ホスト１１０によって提供され、かつバス１０６を介してノードトランシーバ１２０に送信される命令に従って、Ｉ２Ｃトランシーバが１つ以上の周辺デバイスをプログラムすることを可能にするためにＩ２Ｃマスタを提供してもよい。特に、Ｉ２Ｃトランシーバ１２９は、ＳＣＬピンにＩ２Ｃシリアルクロック信号を出力として提供してもよい。

ノードトランシーバ１２０は、バスプロトコル回路１２６と通信する割り込み要求（ＩＲＱ）ピンを含み得る。ノードトランシーバ１２０がＩ２Ｃトランシーバ１２９を介してマスタノード１０２に含まれる場合、バスプロトコル回路１２６は、ＩＲＱピンを介してホスト１１０に向けてイベント駆動型割り込み要求を提供し得る。ノードトランシーバ１２０がスレーブノード１０４に含まれるとき（例えば、ＭＳＴＲピンが低のとき）、ＩＲＱピンは、割り込み要求能力を有するＧＰＩＯピンとして機能し得る。ノードトランシーバ１２０は、図２に示されたものに加えて他のピン（例えば、図１４〜図２８を参照して以下に論じられるＳＥＮＳＥピンおよびＶＳＳＮピン）を含み得る。

システム１００は、任意のいくつかの異なる動作モードで動作し得る。バス１０６上のノードは各々、どの動作モードが現在イネーブルされているかを示すレジスタを有してもよい。実施され得る様々な動作モードの例の説明が以下に続く。スタンバイ動作モードでは、バスの活性は、包括的な電力節約を可能にするために低減され、必要とされる唯一のトラフィックは、各ノードのＰＬＬ（例えば、ＰＬＬ１２８）を同期させ続けるための最小の下流プリアンブルである。スタンバイ動作モードでは、バス１０６にわたる読み出しおよび書き込みはサポートされない。発見動作モードでは、マスタノード１０２は、バス１０６に沿って所定の信号を送出して、バス１０６に沿って分布するスレーブノード１０４のトポロジーをマップ化するために好適な応答を待ち得る。通常動作モードでは、バス１０６を介して周辺デバイス１０８へ、および周辺デバイス１０８からアクセスするのと同様に、フルレジスタアクセスが、スレーブノード１０４へ、およびスレーブノード１０４から利用可能であってもよい。通常モードは、同期上流データの有無を問わず、かつ同期下流データの有無を問わず、ホスト１１０によって包括的に構成され得る。

図３は、様々な実施形態による、システム１００内の通信に使用される同期制御フレーム１８０の一部の図である。特に、同期制御フレーム１８０は、以下で論じるように、データクロック回復およびＰＬＬ同期に使用され得る。上述のように、バス１０６を介した通信は、両方向で発生し得るため、通信は、下流部分と上流部分とに時分割多重化され得る。下流部分では、同期制御フレームおよび下流データは、マスタノード１０２から送信され得、一方上流部分では、同期応答フレームおよび上流データは、スレーブノード１０４の各々からマスタノード１０２に送信され得る。同期制御フレーム１８０は、プリアンブル１８２および制御データ１８４を含み得る。各スレーブノード１０４は、受信した同期制御フレーム１８０のプリアンブル１８２をＰＬＬ１２８に供給するためのタイムベースとして使用するように構成され得る。これを容易にするため、プリアンブル１８２は、正当な制御データ１８４の「規則」に従わず、このため、制御データ１８４から直ぐに区別され得る。

例えば、いくつかの実施形態では、バス１０６に沿った通信は、最初にクロック、ゼロで遷移の差動マンチェスタ符号化スキームを使用して符号化されてもよい。このような符号化スキームによれば、各ビット時間は、クロック遷移で始まる。データ値がゼロである場合、符号化信号は、ビット時間の中間で再び遷移する。データ値が１である場合、符号化信号は、再び遷移しない。図５に図示されるプリアンブル１８２は、符号化プロトコルに違反してもよく（例えば、ビット時間５、７、および８の開始時に発生しないクロック遷移を有することによって）、これは、プリアンブル１８２が、制御データ１８４についてのいかなる正当な（例えば、正しく符号化された）パターンとも一致しなくてもよいことを意味する。加えて、プリアンブル１８２は、制御データ１８４に対して正当なパターンを取り、かつ単一ビット時間または複数ビット時間の期間、バス１０６を強制的に高または低にすることによって、複製することができない。図５に図示されるプリアンブル１８２は、単純に例示的であり、同期制御フレーム１８０は、任意の好適な様態で制御データ１８４によって使用される符号化に違反し得る異なるプリアンブル１８２を含んでもよい。

バスプロトコル回路１２６は、バス１０６から回復されたクロック上で走り、同期制御フレーム１８０を検出してＰＬＬ１２８にフレーム同期インジケータを送出するために差動マンチェスタ復号器回路を含んでもよい。このような様態で、同期制御フレーム１８０は、システムクロックまたはより高速なオーバーサンプリングクロックを使用することなく検出され得る。結果として、スレーブノード１０４は、スレーブノード１０４に水晶クロック源を必要とせずにバス１０６からＰＬＬ同期信号を受信することができる。

上述のように、バス１０６に沿った通信は、周期的スーパーフレーム内で起こってもよい。図４は、様々な実施形態による、スーパーフレーム１９０の図である。図６に示されるように、スーパーフレームは、同期制御フレーム１８０で始まり得る。同期制御フレーム１８０がＰＬＬ１２８のためのタイミング源として使用される場合、スーパーフレームが通信される頻度（「スーパーフレーム周波数」）は、同期信号周波数と同じであり得る。オーディオデータがバス１０６に沿って送信されるいくつかの実施形態では、スーパーフレーム周波数は、システム１００で使用されるオーディオサンプリング周波数と同じ（例えば、４８ｋＨｚまたは４４．１ｋＨｚのいずれか）であってもよいが、任意の好適なスーパーフレーム周波数を使用してもよい。各スーパーフレーム１９０は、下流送信の期間１９２、上流送信の期間１９４、および無送信の期間１９６（例えば、バス１０６が駆動されていないとき）に分割され得る。

図４において、スーパーフレーム１９０は、初期の下流送信の期間１９２および後期の上流送信の期間１９４で示されている。下流送信の期間１９２は、同期制御フレーム１８０およびＸ個の下流データスロット１９８を含んでもよく、ここで、Ｘはゼロであってもよい。バス１０６上の実質的に全ての信号は、ライン符号化され、同期信号は、上記で論じたように、同期制御フレーム１８０内の同期プリアンブル１８２の形態で、マスタノード１０２から最後のスレーブノード１０４（例えば、スレーブノード１０４Ｃ）へ下流に転送され得る。下流、ＴＤＭ、同期データは、同期制御フレーム１８０の後のＸ個の下流データスロット１９８に含まれてもよい。下流データスロット１９８は、等しい幅を有してもよい。上記で論じたように、ＰＬＬ１２８は、ノードがバス１０６を介して通信を計時するために使用するクロックを提供し得る。バス１０６がオーディオデータを送信するために使用されるいくつかの実施形態では、ＰＬＬ１２８は、オーディオサンプリング周波数の倍数（例えば、オーディオサンプリング周波数の１０２４倍、各スーパーフレームに１０２４ビットクロックをもたらす）で動作し得る。

上流送信の期間１９４は、同期応答フレーム１９７およびＹ個の上流データスロット１９９を含み得、ここで、Ｙはゼロであることができる。いくつかの実施形態では、各スレーブノード１０４は、下流データスロット１９８の一部を消費してもよい。最後のスレーブノード（例えば、図１のスレーブノード２）は、（最後のスレーブノードのレジスタに記憶された所定の応答時間の後に）同期応答フレーム１９７で応答し得る。上流、ＴＤＭ、同期データは、同期応答フレーム１９７の直後の上流データスロット１９９内に各スレーブノード１０４によって追加されてもよい。上流データスロット１９９は、等しい幅を有してもよい。最後のスレーブノードではないスレーブノード１０４（例えば、図１のスレーブノード０および１）は、そのレジスタのうちの１つの読み出しがスーパーフレーム１９０の同期制御フレーム１８０において要求された場合、またはリモートＩ２Ｃ読み出しがスーパーフレーム１９０の同期制御フレーム１８０において要求された場合、受信された同期応答フレーム１９７をそれ自体の上流応答と置き換え得る。

上記で論じたように、同期制御フレーム１８０は、各下流送信を開始し得る。いくつかの実施形態では、同期制御フレーム１８０は、６４ビット長でもよいが、任意の他の好適な長さが使用されてもよい。同期制御フレーム１８０は、上述のように、プリアンブル１８２で始まり得る。いくつかの実施形態では、同期制御フレーム１８０がスレーブノード１０４によって下流のスレーブノード１０４に再送信されるとき、プリアンブル１８２は、再送信されるのではなく、送信スレーブノード１０４によって生成されてもよい。

同期制御フレーム１８０の制御データ１８４は、バス１０６を介してトランザクションを制御するために使用されるデータを包含するフィールドを含み得る。これらのフィールドの例を以下で論じ、いくつかの実施形態を図５に図示する。特に、図５は、様々な実施形態による、通常モード、Ｉ２Ｃモード、および発見モードにおける同期制御フレーム１８０のための例示的フォーマットを図示する。いくつかの実施形態では、異なるプリアンブル１８２または同期制御フレーム１８０は、通常モードへの移行が送出されるまでスレーブノード１０４が同期制御フレーム１８０の全部を受信する必要がないように、完全にスタンバイモードで使用されてもよい。

いくつかの実施形態では、同期制御フレーム１８０は、カウント（ＣＮＴ）フィールドを含み得る。ＣＮＴフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、前のスーパーフレームで使用された値から増分し得る（フィールドの長を剰余演算）。予期しないＣＮＴ値を受信するスレーブノード１０４は、割り込みを返すようにプログラムされてもよい。

いくつかの実施形態では、同期制御フレーム１８０は、ノードアドレス指定モード（ＮＡＭ）フィールドを含み得る。ＮＡＭフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、バス１０６を介してスレーブノード１０４のレジスタへのアクセスを制御するために使用され得る。通常モードでは、スレーブノード１０４のレジスタは、スレーブノード１０４のＩＤおよびレジスタのアドレスに基づいて読み出され、および／または書き込まれ得る。ブロードキャストトランザクションは、全てのスレーブノード１０４によって取られるべき書き込みである。いくつかの実施形態では、ＮＡＭフィールドは、「無」（例えば、どの特定のスレーブノード１０４にもアドレス指定されていないデータ）、「通常」（例えば、下記で論じるアドレスフィールドに特定された特定のスレーブノード１０４へのデータユニキャスト）、「ブロードキャスト」（例えば、全てのスレーブノード１０４にアドレス指定された）、および「発見」を含む４つのノードアドレス指定モードを提供し得る。

いくつかの実施形態では、同期制御フレーム１８０は、Ｉ２Ｃフィールドを含み得る。Ｉ２Ｃフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、下流送信の期間１９２がＩ２Ｃトランザクションを含むことを示すために使用され得る。Ｉ２Ｃフィールドは、ホスト１１０が、関連付けられたスレーブノード１０４に対してＩ２Ｃスレーブとして作用する周辺デバイス１０８にリモートアクセスするための命令を提供したことを示し得る。

いくつかの実施形態では、同期制御フレーム１８０は、ノードフィールドを含み得る。ノードフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、どのスレーブノードが通常およびＩ２Ｃアクセスのためにアドレス指定されているかを示すために使用され得る。発見モードでは、このフィールドは、スレーブノード１０４のノードＩＤレジスタ内に、新たに発見されたスレーブノード１０４のための識別子をプログラムするために使用され得る。システム１００内の各スレーブノード１０４は、以下で論じるように、スレーブノード１０４がマスタノード１０２によって発見されたとき、一意のＩＤが割り当てられ得る。いくつかの実施形態では、マスタノード１０２はノードＩＤを有さず、一方他の実施形態では、マスタノード１０２はノードＩＤを有し得る。いくつかの実施形態では、バス１０６上でマスタノード１０２に接続されたスレーブノード１０４（例えば、図１のスレーブノード０）は、スレーブノード０であり、相続く各スレーブノード１０４は、前のスレーブノードよりも１高い数を有する。しかしながら、これは単純に例示的であり、任意の好適なスレーブノード識別システムが使用されてもよい。

いくつかの実施形態では、同期制御フレーム１８０は、読み出し／書き込み（ＲＷ）フィールドを含み得る。ＲＷフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、通常アクセスが読み出し（例えば、ＲＷ＝＝１）であるか、または書き込み（例えば、ＲＷ＝＝０）であるかを制御するために使用され得る。

いくつかの実施形態では、同期制御フレーム１８０は、アドレスフィールドを含み得る。アドレスフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、バス１０６を通してスレーブノード１０４の特定のレジスタをアドレス指定するために使用され得る。Ｉ２Ｃトランザクションの場合、アドレスフィールドは、開始／停止、待機、読み出し／書き込み、およびデータＶＬＤ等のＩ２Ｃ制御値に置き換えられ得る。発見トランザクションの場合、アドレスフィールドは、所定の値（例えば、図５に図示されているような）を有し得る。

いくつかの実施形態では、同期制御フレーム１８０は、データフィールドを含み得る。データフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、通常書き込み、Ｉ２Ｃ書き込み、およびブロードキャスト書き込みのために使用され得る。４を乗じた、ＲＥＳＰＣＹＣＳ値は、受信されている同期制御フレーム１８０の開始と送信されている同期応答フレーム１９７の開始との間に、新たに発見されたノードが何サイクル経過することを許容すべきかを決定するために使用され得る。ＮＡＭフィールドが発見モードを示す場合、以下に論じられるノードアドレスおよびデータフィールドは、好適な任意選択の乗数（例えば、４）を乗じたときに、同期制御フレーム１８０の終わりから同期応答フレーム１９７の開始までの時間をビットで示すＲＥＳＰＣＹＣＳ値として符号化されてもよい。これは、新たに発見されたスレーブノード１０４が、上流送信のための適切なタイムスロットを決定することを可能にする。

いくつかの実施形態では、同期制御フレーム１８０は、巡回冗長検査（ＣＲＣ）フィールドを含み得る。ＣＲＣフィールドは、任意の好適な長さ（例えば、１６ビット）を有し得、プリアンブル１８２に続く同期制御フレーム１８０の制御データ１８４のためのＣＲＣ値を送信するために使用され得る。いくつかの実施形態では、ＣＲＣは、ＣＣＩＴＴ−ＣＲＣエラー検出スキームに従って計算され得る。

いくつかの実施形態では、プリアンブル１８２とＣＲＣフィールドとの間の同期制御フレーム１８０の少なくとも一部は、この間隔におけるビットのシーケンスがプリアンブル１８２と周期的に一致する（このため、新しいスーパーフレーム１９０の開始のときスレーブノード１０４によって誤って解釈され得る）可能性を低減するために、ならびに上述のように電磁放射を低減するために、スクランブルされてもよい。いくつかのそのような実施形態では、同期制御フレーム１８０のＣＮＴフィールドは、スクランブルされたフィールドが、１つのスーパーフレームから次へと異なるようにスクランブルされることを確実にするために、スクランブル化論理によって使用され得る。本明細書に記載のシステム１００の様々な実施形態は、スクランブル化を省略し得る。

上記で論じたように、スクランブル化および／またはエラー符号化等の技法に加えて、またはその代わりに、他の技法を使用して、プリアンブル１８２がスレーブノード１０４によって一意に識別され得ることを保証するか、またはプリアンブル１８２が同期制御フレーム１８０内の他の場所に現れる可能性を低減し得る。例えば、同期制御フレーム１８０の残部の特定の符号化がそれに一致する可能性を低減させるように、より長い同期シーケンスが使用されてもよい。追加的または代替的に、同期制御フレームの残部は、固定「０」または「１」値を適切なビットに置くことによって等、同期シーケンスが発生し得ないように構造化され得る。

マスタノード１０２は、バス１０６上の通信に特有の要求とＩ２Ｃ要求の両方を含む、読み出しおよび書き込み要求をスレーブノード１０４に送出し得る。例えば、マスタノード１０２は、（ＲＷフィールドを使用して示された）読み出しおよび書き込み要求を（ＮＡＭおよびノードフィールドを使用して）１つ以上の指定されたスレーブノード１０４に送出してもよく、その要求が、バス１０６に特有のスレーブノード１０４に対する要求、スレーブノード１０４に対するＩ２Ｃ要求、またはスレーブノード１０４の１つ以上のＩ２Ｃポートで１つのスレーブノード１０４に連結されたＩ２Ｃ互換の周辺デバイス１０８に渡されるＩ２Ｃ要求であるかどうかを示すことができる。

上流通信に転じて、同期応答フレーム１９７は、各上流送信を開始してもよい。いくつかの実施形態では、同期応答フレーム１９７は、６４ビット長であってもよいが、任意の他の好適な長さが使用されてもよい。同期応答フレーム１９７はまた、同期制御フレーム１８０のプリアンブル１８２に関して上記で論じたように、プリアンブルと、それに続いてデータ部分を含んでもよい。下流送信の終わりに、バス１０６上の最後のスレーブノード１０４は、ＲＥＳＰＣＹＣＳカウンタが満了するまで待機し、次いで、同期応答フレーム１９７を上流に送信し始めてもよい。上流のスレーブノード１０４が通常の読み出しまたは書き込みトランザクションによって標的とされている場合、スレーブノード１０４は、それ自体の同期応答フレーム１９７を生成し、下流から受信したものと置き換えてもよい。いずれかのスレーブノード１０４が、予想される時間に下流スレーブノード１０４からの同期応答フレーム１９７を見ない場合、スレーブノード１０４はそれ自体の同期応答フレーム１９７を生成し、それを上流に送信し始める。

同期応答フレーム１９７のデータ部分は、応答情報をマスタノード１０２に返信するために使用されるデータを包含するフィールドを含み得る。これらのフィールドの例が以下で論じられ、いくつかの実施形態が図６に図示されている。特に、図６は、様々な実施形態による、通常モード、Ｉ２Ｃモード、および発見モードにおける同期応答フレーム１９７のための例示的フォーマットを図示する。

いくつかの実施形態では、同期応答フレーム１９７は、カウント（ＣＮＴ）フィールドを含み得る。ＣＮＴフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、その前に受信した同期制御フレーム１８０内のＣＮＴフィールドの値を送信するために使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、肯定応答（ＡＣＫ）フィールドを含んでもよい。ＡＣＫフィールドは，任意の好適な長さ（例えば、２ビット）を有し得、そのスレーブノード１０４が同期応答フレーム１９７を生成するとき、前の同期制御フレーム１８０において受信したコマンドに肯定応答するためにスレーブノード１０４によって挿入されてもよい。ＡＣＫフィールド内で通信され得る例示的なインジケータとしては、待機、肯定応答、否肯定応答（ＮＡＣＫ）、および再試行が含まれる。いくつかの実施形態では、ＡＣＫフィールドは、ブロードキャストメッセージを受信し処理したことをスレーブノード１０４によって肯定応答を送信するようにサイズ決定され得る（例えば、ブロードキャスト肯定応答をマスタノード１０２に送信することによって）。いくつかのそのような実施形態では、スレーブノード１０４はまた、スレーブノード１０４が送信するデータ（それは、例えば、キーパッドまたはタッチスクリーンからの非ＴＤＭ入力等の要求ベースの上流送信のため、またはスレーブノード１０４がエラーまたは緊急状態を報告したいとき等の優先付け上流送信のために使用することができる）を有するかどうかを示してもよい。

いくつかの実施形態では、同期応答フレーム１９７はＩ２Ｃフィールドを含んでもよい。Ｉ２Ｃフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、その前に受信した同期制御フレーム１８０内のＩ２Ｃフィールドの値を送信するために使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、ノードフィールドを含んでもよい。ノードフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、同期応答フレーム１９７を生成するスレーブノード１０４のＩＤを送信するために使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、データフィールドを含んでもよい。データフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、その値は、トランザクションの種類および同期応答フレーム１９７を生成するスレーブノード１０４のＡＣＫ応答に依存し得る。発見トランザクションの場合、データフィールドは、その前に受信した同期制御フレーム１８０内のＲＥＳＰＣＹＣＳフィールドの値を含み得る。ＡＣＫフィールドがＮＡＣＫを示す場合、または同期応答フレーム１９７がブロードキャストトランザクションに応答しているとき、データフィールドは、ブロードキャスト肯定応答（ＢＡ）インジケータ（最後のスレーブノード１０４が、ブロードキャスト書き込みがエラーなしに受信されたかどうかを示し得る）、発見エラー（ＤＥＲ）インジケータ（発見トランザクションにおいて新しく発見されたスレーブノード１０４が、既存のスレーブノード１０４と一致するかどうかを示す）、およびＣＲＣエラー（ＣＥＲ）インジケータ（ＮＡＣＫがＣＲＣエラーによって引き起こされたかどうかを示す）を含み得る。

いくつかの実施形態では、同期応答フレーム１９７は、ＣＲＣフィールドを含んでもよい。ＣＲＣフィールドは、任意の好適な長さ（例えば、１６ビット）を有し得、プリアンブルとＣＲＣフィールドとの間の同期応答フレーム１９７の部分に対するＣＲＣ値を送信するために使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、割り込み要求（ＩＲＱ）フィールドを含んでもよい。ＩＲＱフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、割り込みがスレーブノード１０４から信号伝送されたことを示すために使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、ＩＲＱノード（ＩＲＱＮＯＤＥ）フィールドを含んでもよい。ＩＲＱＮＯＤＥフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、ＩＲＱフィールドによって提示された割り込みを信号伝送したスレーブノード１０４のＩＤを送信するために使用され得る。いくつかの実施形態では、ＩＲＱフィールドを生成するためのスレーブノード１０４は、それ自体のＩＤをＩＲＱＮＯＤＥフィールドに挿入する。

いくつかの実施形態では、同期応答フレーム１９７は，第２のＣＲＣ（ＣＲＣ−４）フィールドを含んでもよい。ＣＲＣ−４フィールドは、任意の好適な長さ（例えば、４ビット）を有し得、ＩＲＱおよびＩＲＱＮＯＤＥフィールドのためのＣＲＣ値を送信するために使用され得る。

いくつかの実施形態では、同期応答フレーム１９７は、同期応答フレーム１９７の最後のビット（例えば、最後の１０ビット）として、ＩＲＱフィールド、ＩＲＱＮＯＤＥノードフィールド、およびＣＲＣ−４フィールドを含んでもよい。上記で論じたように、これらの割り込み関連フィールドは、ＣＲＣ−４の形態でそれら自体のＣＲＣ保護を有し得る（このため、その前のＣＲＣフィールドによって保護されない）。マスタノード１０２に割り込みを信号伝送する必要があるいずれのスレーブノード１０４も、その割り込み情報をこれらのフィールドに挿入する。いくつかの実施形態では、未解決の割り込みを有するスレーブノード１０４は、同じく未解決の割り込みを有するさらに下流の任意のスレーブノード１０４よりも高い優先度を有し得る。バス１０６に沿った最後のスレーブノード１０４（例えば、図１のスレーブノード２）は、常にこれらの割り込みフィールドを取り込むことができる。最後のスレーブノード１０４が未解決の割り込みを有さない場合、最後のスレーブノード１０４は、ＩＲＱビットを０に設定し、ＩＲＱＮＯＤＥフィールドをそのノードＩＤに設定し、正しいＣＲＣ−４値を提供し得る。便宜上、割り込みを伝達する同期応答フレーム１９７は、本明細書において「割り込みフレーム」と呼ばれることがある。

いくつかの実施形態では、プリアンブル１８２とＣＲＣフィールドとの間の同期応答フレーム１９７の少なくとも一部は、放射を低減するためにスクランブルされてもよい。いくつかのそのような実施形態では、同期応答フレーム１９７のＣＮＴフィールドは、スクランブルされたフィールドが１つのスーパーフレームから次へ異なってスクランブルされることを確実にするために、スクランブル化論理によって使用されてもよい。本明細書に記載のシステム１００の様々な実施形態は、スクランブル化を省略し得る。

上記で論じたように、スクランブル化および／またはエラー符号化等の技法に加えて、またはその代わりに、他の技法を使用して、プリアンブル１８２がスレーブノード１０４によって一意に識別され得ることを保証するか、またはプリアンブル１８２が同期応答フレーム１９７内の他の場所に現れる可能性を低減し得る。例えば、同期応答フレーム１８０の残部の特定の符号化がそれに一致する可能性を低減させるように、より長い同期シーケンスが使用されてもよい。追加的または代替的に、同期応答フレームの残部は、固定「０」または「１」値を適切なビットに置くことよって等、同期シーケンスが発生し得ないように構造化され得る。

図７は、様々な実施形態による、図２のバスプロトコル回路１２６のブロック図である。バスプロトコル回路１２６は、本明細書に記載のバス１０６のプロトコルに従ってノードトランシーバ１２０の動作を制御するための制御回路１５４を含み得る。特に、制御回路１５４は、送信のための同期フレーム（例えば、上記で論じた、同期制御フレームまたは同期応答フレーム）の生成、受信した同期フレームの処理、および受信した同期制御フレームにおいて特定された制御動作の実行を制御し得る。制御回路１５４は、以下で論じるように、プログラム可能なレジスタを含み得る。制御回路１５４は、同期制御フレームを作成および受信し、受信したメッセージに適切に反応し（例えば、バスプロトコル回路１２６がスレーブノード１０４に含まれるときは同期制御フレームに関連付けられ、またはバスプロトコル回路１２６がマスタノード１０２に含まれるときはＩ２Ｃデバイスから）、および異なる動作モード（例えば、通常、発見、スタンバイ等）に対するフレーム形成を調整し得る。

ノードトランシーバ１２０がバス１０６に沿った送信のためのデータを準備している場合、プリアンブル回路１５６は、送信用の同期フレームのためのプリアンブルを生成し、受信した同期フレームからプリアンブルを受信するように構成され得る。いくつかの実施形態では、下流同期制御フレームのプリアンブルは、１０２４ビット毎にマスタノード１０２によって送出され得る。上記で論じたように、１つ以上のスレーブノード１０４は、下流同期制御フレームのプリアンブルに同期し、プリアンブルからローカルの、位相の揃ったマスタクロックを生成し得る。

巡回冗長検査（ＣＲＣ）挿入回路１５８は、送信用の同期フレームのための１つ以上のＣＲＣを生成するように構成され得る。フレーム／圧縮回路１６０は、Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７から（例えば、トランシーバ１２７に関連付けられたフレームバッファから）および／またはＩ２Ｃトランシーバ１２９から着信データを取り、任意選択でデータを圧縮し、および任意選択でデータのパリティ検査ビットまたはエラー訂正コード（ＥＣＣ）を生成するように構成し得る。多重化器（ＭＵＸ）１６２は、プリアンブル回路１５６からのプリアンブル、同期フレーム、およびデータを送信用のストリームに多重化し得る。いくつかの実施形態では、送信ストリームは、スクランブル化回路１６４によって送信前にスクランブルされ得る。

例えば、いくつかの実施形態では、フレーム／圧縮回路１６０は浮動小数点圧縮スキームを適用し得る。そのような一実施形態では、制御回路１５４は、数の中にいくつの繰り返し符号ビットがあるかを示す３ビットと、それに続いて符号ビットおよびＮ−４ビットのデータを送信し得、ここで、Ｎは、バス１０６を介して送信されるデータのサイズである。データ圧縮の使用は、所望の場合、マスタノード１０２によって構成され得る。

いくつかの実施形態では、ノードトランシーバ１２０に入る受信ストリームは、スクランブル化解除回路１６６によってスクランブル解除され得る。多重化解除器（ＤＥＭＵＸ）１６８は、受信ストリームからのプリアンブル、同期フレーム、およびデータを多重化解除し得る。受信側のＣＲＣ検査回路１５９は、受信した同期フレームを検査して正しいＣＲＣを見出し得る。ＣＲＣ検査回路１５９が着信同期制御フレーム１８０内にＣＲＣ失敗を識別すると、制御回路１５４は、失敗について通知され得、同期制御フレーム１８０の制御データ１８４内のいずれの制御コマンドも実行しない。ＣＲＣ検査回路１５９が着信同期応答フレーム１９７内にＣＲＣ失敗を識別すると、制御回路１５４は、失敗について通知され得、割り込みフレーム内にホスト１１０に送信するための割り込みを生成し得る。フレーム解除／圧縮解除回路１７０は、受信データを受け入れ、任意選択でそのパリティを検査し、任意選択でエラー検出および訂正（例えば、単一エラー訂正〜二重エラー検出（ＳＥＣＤＥＤ））を実行し、任意選択でデータを圧縮解除し得、およびＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７（例えば、トランシーバ１２７に関連付けられたフレームバッファ）および／またはＩ２Ｃトランシーバ１２９に受信データを書き込み得る。

上記で論じたように、上流および下流データは、スーパーフレーム１９０内のＴＤＭデータスロットにおいてバス１０６に沿って送信され得る。制御回路１５４は、バス１０６上のこれらのデータスロットを管理するための専用のレジスタを含んでもよく、そのいくつかの例を以下で論じる。制御回路１５４がマスタノード１０２に含まれる場合、これらのレジスタの値は、ホスト１１０によって制御回路１５４内にプログラムされ得る。制御回路１５４がスレーブノード１０４に含まれる場合、これらのレジスタの値は、マスタノード１０２によって制御回路１５４内にプログラムされ得る。

いくつかの実施形態では、制御回路１５４は、下流スロット（ＤＮＳＬＯＴＳ）レジスタを含んでもよい。ノードトランシーバ１２０がマスタノード１０２に含まれる場合、このレジスタは、下流データスロットの総数の値を保持し得る。このレジスタはまた、マスタノード１０２内のＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７によるＩ２Ｓ／ＴＤＭ／ＰＤＭの組み合わせの受信のために使用されるデータスロットの数を定義し得る。スレーブノード１０４では、ＬＤＮＳＬＯＴＳに関して以下でさらに詳しく論じるように、このレジスタは、ローカルで生成された下流スロットの追加前または追加後に次のスレーブノード１０４へ下流に渡されるデータスロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、ローカル下流スロット（ＬＤＮＳＬＯＴＳ）レジスタを含んでもよい。このレジスタは、マスタノード１０２内で未使用であってもよい。スレーブノード１０４では、このレジスタは、スレーブノード１０４が使用し、再送信しないデータスロットの数を定義し得る。あるいは、このレジスタは、スレーブノード１０４が下流バスリンク１０６に寄与し得るスロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、上流スロット（ＵＰＳＬＯＴＳ）レジスタを含んでもよい。マスタノード１０２では、このレジスタは、上流データスロットの総数の値を保持し得る。このレジスタはまた、マスタノード１０２内のＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７によるＩ２Ｓ／ＴＤＭ送信のために使用されるスロットの数を定義し得る。スレーブノード１０４では、このレジスタは、スレーブノード１０４がそれ自体のデータを追加し始める前に上流に渡されるデータスロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、ローカル上流スロット（ＬＵＰＳＬＯＴＳ）レジスタを含んでもよい。このレジスタは、マスタノード１０２内で未使用であってもよい。スレーブノード１０４では、このレジスタは、スレーブノード１０４が下流から受信したデータに、それが上流に送出される前に、追加するデータスロットの数を定義し得る。このレジスタはまた、スレーブノード１０４内のＩ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７によるＩ２Ｓ／ＴＤＭ／ＰＤＭの組み合わせの受信のために使用されるデータスロットの数を定義し得る。

いくつかの実施形態では、制御回路１５４は、ブロードキャスト下流スロット（ＢＣＤＮＳＬＯＴＳ）レジスタを含んでもよい。このレジスタは、マスタノード１０２内で未使用であってもよい。スレーブノード１０４では、このレジスタは、ブロードキャストデータスロットの数を定義し得る。いくつかの実施形態では、ブロードキャストデータスロットは、常にデータフィールドの始まりに位置し得る。ブロードキャストデータスロットのデータは、複数のスレーブノード１０４によって使用され得、それらが使用されるか否かにかかわらず、全てのスレーブノード１０４によって下流に渡され得る。

いくつかの実施形態では、制御回路１５４は、スロットフォーマット（ＳＬＯＴＦＭＴ）レジスタを含んでもよい。このレジスタは、上流送信用または下流送信用のデータのフォーマットを定義し得る。Ｉ２Ｓ／ＴＤＭ／ＰＤＭトランシーバ１２７のデータサイズはまた、このレジスタによって決定され得る。いくつかの実施形態では、正当なデータサイズには、８、１２、１６、２０、２４、２８、および３２ビットが含まれる。このレジスタはまた、下流トラフィック用または上流トラフィック用に浮動小数点圧縮をイネーブルするビットを含んでもよい。浮動小数点圧縮がイネーブルされると、Ｉ２Ｓ／ＴＤＭのデータサイズは、バス１０６を介したデータサイズよりも４ビット大きくなり得る。システム１００内の全てのノードは、データスロットがイネーブルされるときにＳＬＯＴＦＭＴに対して同じ値を有し得、ノードは、全てのノードが同じ値で更新されるように、ブロードキャスト書き込みによってプログラムされ得る。

図８〜１１は、本明細書に記載のバスプロトコルの様々な実施形態による、バス１０６に沿った情報交換の例を図示する。特に、図８〜１１は、各スレーブノード１０４が、周辺デバイス１０８として１つ以上のスピーカおよび／または１つ以上のマイクロホンに連結されている実施形態を図示する。周辺デバイス１０８の任意の所望の配置は、本明細書に記載の技法に従って、任意の特定のスレーブノード１０４に連結され得るので、これは単純に例示的なものである。

始めに、図８は、様々な実施形態による、バス１０６上の双方向通信のための信号伝送およびタイミング考慮事項を図示する。図８に描写されるスレーブノード１０４は、様々な数のセンサ／アクチュエータ要素を有し、そのため、異なる量のデータが、様々なスレーブノード１０４に送出され、またはそこから受信され得る。具体的には、スレーブノード１は２つの要素を有し、スレーブノード４は４つの要素を有し、スレーブノード５は３つの要素を有し、そのため、マスタノード１０２によって送信されるデータは、スレーブノード１について２つのタイムスロット、スレーブノード４について４つのタイムスロット、およびスレーブノード５について３つのタイムスロットを含む。同様に、スレーブノード０は３つの要素を有し、スレーブノード２は３つの要素を有し、スレーブノード３は３つの要素を有し、スレーブノード６は１つの要素を有し、スレーブノード７は４つの要素を有し、そのため、それらのスレーブノード１０４によって上流に送信されるデータは、対応する数のタイムスロットを含む。要素とタイムスロットとの間に１対１の相関が存在しなくてもよいことに留意されたい。例えば、周辺デバイス１０８に含まれる、３つのマイクロホンを有するマイクロホンアレイは、３つのマイクロホンからの信号（および場合によってはマスタノード１０２または他のスレーブノード１０４から受信した情報も）を組み合わせて、処理の種類に応じて、単一のタイムスロットまたは複数のタイムスロットに対応し得る単一のデータサンプルを作り出すデジタル信号プロセッサを含み得る。

図８において、マスタノード１０２は、同期制御フレーム（ＳＣＦ）と、それに続く特定のスレーブノード１０４（ＳＤ）に連結されたスピーカのためのデータを送信する。相続く各スレーブノード１０４は、同期制御フレームを転送し、また少なくとも下流スレーブノード１０４宛てのいずれのデータも転送する。特定のスレーブノード１０４は、全てのデータを転送してもよく、またはそのスレーブノード１０４宛てのデータを除去してもよい。最後のスレーブノード１０４が同期制御フレームを受信すると、そのスレーブノード１０４は、同期応答フレーム（ＳＲＦ）と、任意選択でそれに続いてスレーブノード１０４が送信することが許可されている任意のデータを送信する。相続く各スレーブノード１０４は、下流スレーブノード１０４からの任意のデータと共に同期応答フレームを転送し、任意選択で、特定のスレーブノード１０４（ＭＤ）に連結された１つ以上のマイクロホンからのデータを挿入する。図８の例では、マスタノード１０２は、データをスレーブノード１、４、および５（図８にはアクティブスピーカとして描写されている）に送出し、スレーブノード７、６、３、２、および０（図８にはマイクロホンアレイとして描写されている）からデータを受信する。

図９は、下流ＤＳトランシーバ１２４の見地から、様々な実施形態による、下流送信からのデータの動的除去および上流送信へのデータの挿入を概略的に図示する。図９では、図８にあるように、マスタノード１０２は、同期制御フレーム（ＳＣＦ）と、それに続くスレーブノード１、４、および５（ＳＤ）のためのデータを逆の順序で送信する（例えば、スレーブノード５のデータの後にスレーブノード４のデータが続き、その後にスレーブノード１のデータが続く等）（マスタとラベル付けされた列を参照）。スレーブノード１がこの送信を受信すると、スレーブノード１は、それ自体のデータを除去し、同期制御フレームと、それに続くスレーブノード５および４のためのデータのみをスレーブノード２に転送する。スレーブノード２および３は、スレーブノード１によって転送されたデータがスレーブノード４によって受信されるように（スレーブ３とラベル付けされた列を参照）、データを変更せずに転送する（スレーブ２とラベル付けされた列を参照）。スレーブノード４は、それ自体のデータを除去し、同期制御フレームと、それに続くスレーブノード５のためのデータのみをスレーブノード５に転送し、同様に、スレーブノード５はそれ自体のデータを除去し、同期制御フレームのみをスレーブノード６に転送する。スレーブノード６は、同期制御フレームをスレーブノード７に転送する（スレーブ６とラベル付けされた列を参照）。

この時点で、スレーブノード７は、同期応答フレーム（ＳＲＦ）と、それに続くそれ自体のデータをスレーブノード６に送信する（スレーブ６とラベル付けされた列を参照）。スレーブノード６は、同期応答フレームをスレーブノード７からのデータおよびそれ自体のデータと共にスレーブノード５に転送し、次に、スレーブノード５は、同期応答フレームをスレーブノード７および６からのデータと共にスレーブノード４に転送する。スレーブノード４は、追加すべきデータを有さず、そのため単純にデータをスレーブノード３に転送し（スレーブ３とラベル付けされた列を参照）、スレーブノード３は、データをそれ自体のデータと共にスレーブノード２に転送し（スレーブ２とラベル付けされた列を参照）、次に、スレーブノード２は、データをそれ自体のデータと共にスレーブノード１に転送する。スレーブノード１は、追加すべきデータを有さず、そのためデータをスレーブノード０に転送し、スレーブノード０は、データをそれ自体のデータと共に転送する。結果として、マスタノード１０２は、同期応答フレームと、それに続くスレーブノード７、６、３、２、および０からのデータを受信する（マスタとラベル付けされた列を参照）。

図１０は、図９と同様に、下流ＤＳトランシーバ１２４の見地から、下流送信からのデータの動的除去および上流送信へのデータ挿入の別の例を図示するが、図１０では、スレーブノード１０４は、マスタノード１０２がデータを下流に、全てのスレーブノード１０４へ送出し、全てのスレーブノード１０４から戻るデータを受信するように、周辺デバイス１０８としてのセンサとアクチュエータの両方に連結されている。また、図１０では、データは、その宛先またはその発信元のノードアドレスに基づいて順序付けられる。「Ｙ」とラベル付けされたデータスロットは、データの完全性検査またはデータ訂正のために使用され得る。

図１１は、図９と同様に、下流ＤＳトランシーバ１２４の見地から、下流送信からのデータの動的除去および上流送信へのデータ挿入の別の例を図示するが、図１１では、データは、逆の順序ではなく逐次的順序で下流と上流に伝達される。各スレーブノード１０４におけるバッファリングは、データを選択的に追加、除去、および／または転送することを可能にする。

上記で論じたように、各スレーブノード１０４は、下流または上流送信からデータを除去し得、かつ／または下流または上流送信にデータを追加し得る。このため、例えば、マスタノード１０２は、別個のデータサンプルをいくつかのスレーブノード１０４の各々に送信し得、そのような各スレーブノード１０４は、それ自体のデータサンプルを除去し、下流スレーブ向けに意図されたデータのみを転送し得る。一方、スレーブノード１０４は、下流スレーブノード１０４からデータを受信し、そのデータを追加データと共に転送し得る。できるだけ少ない必要な情報を送信することの１つの利点は、システム１００によって全体として消費される電力量を低減させることである。

システム１００はまた、具体的にはスレーブノード１０４の下流スロット使用法の構成を通して、マスタノード１０２からスレーブノード１０４へのブロードキャスト送信（およびマルチキャスト送信）をサポートしてもよい。各スレーブノード１０４は、ブロードキャスト送信を処理し、それを次のスレーブノード１０４に渡し得るが、特定のスレーブノード１０４は、そのブロードキャストメッセージを「消費」し得る（すなわち、ブロードキャスト送信を次のスレーブノード１０４に渡さない）。

システム１００は、下流送信（例えば、特定のスレーブノード１０４から１つ以上の他のスレーブノード１０４へ）もサポートし得る。このような上流送信は、ユニキャスト上流送信、マルチキャスト上流送信、および／またはブロードキャスト上流送信を含んでもよい。上流送信に関して上記で論じたように、上流アドレス指定によって、スレーブノード１０４は、スレーブノード１０４の上流スロット使用法の構成に基づいて、データを上流送信から除去するか否か、および／または上流送信を次の上流スレーブノード１０４に渡すか否かを決定し得る。このため、例えば、データは、特定のスレーブノード１０４によって、そのデータをマスタノード１０２に渡すことに加えて、またはその代わりに、１つ以上の他のスレーブノード１０４に渡され得る。このようなスレーブ対スレーブ関係は、例えば、マスタノード１０２を介して構成され得る。

このため、様々な実施形態では、スレーブノード１０４は、情報を選択的に転送，削除、および追加する能力を有するアクティブ／インテリジェント中継器ノードとして動作し得る。スレーブノード１０４は、各スレーブノード１０４が、その中でデータを受信／送信する関係するタイムスロット（複数可）を知っているので、必ずしもデータの全てを復号／検討することなしにこのような機能を概して実行し得、したがって、タイムスロットからデータを除去し、またはタイムスロットにデータを追加することができる。スレーブノード１０４は、全てのデータを復号／検討する必要がなくてもよいにもかかわらず、スレーブノード１０４は、典型的に、それが送信／転送するデータを再クロックし得る。これは、システム１００の堅牢性を改善し得る。

いくつかの実施形態では、バス１０６は、リングトポロジーにおける一方向性通信のために構成されてもよい。例えば、図１２は、リングトポロジーにおけるマスタノード１０２および４つのスレーブノード１０４の配置１２００を図示し、様々な実施形態による、配置１２００における一方向性通信のための信号伝送およびタイミング考慮事項を図示する。このような実施形態では、ノード内のトランシーバ１２０は、上流および下流通信のための２つの双方向トランシーバではなく、受信専用トランシーバ（マスタ入力）および送信のみのトランシーバ（マスタ出力）を含み得る。図１２に図示されるリンク層同期スキームでは、マスタノード１０２は、同期制御フレーム（ＳＣＦ）１８０と、任意選択でそれに続く様々なスレーブノード１０４に連結された３つのスピーカのための「下流」データ１２０２を送信し（図８〜図１１を参照して上記で論じたように、異なるスピーカのためのデータは、任意の好適な順序で配置され得る）、相続く各スレーブノード１０４は、前のスレーブノード１０４からの任意の「上流」データおよびそれ自体の「上流」データと共に同期制御フレーム１８０を転送して、「上流」データ１２０４を提供する（例えば、図８〜図１１を参照して上記で論じたように、８つの異なるマイクロホンからのデータは、任意の好適な順序で配置され得る）。

本明細書に記載されるように、データは、システム１００の要素間でいくつかの方法のうちのいずれかで通信され得る。いくつかの実施形態では、データは、スレーブノード１０４によって上流に（例えば、データスロット１９９を使用して）、またはスレーブノード１０４またはマスタノード１０２によって下流に（例えば、データスロット１９８を使用して）一組の同期データスロットの一部として送信されてもよい。このようなデータの量は、データスロット内のビット数を変更することによって、または余分なデータスロットを含めることによって、調節され得る。システム１００では、データはまた、同期制御フレーム１８０または同期応答フレーム１９７に含めることによって通信され得る。このように通信されるデータとしては、ホスト１１０からのＩ２Ｃ制御データ（スレーブノード１０４に関連付けられた周辺デバイス１０８からの応答を伴う）、ホスト１１０／マスタノード１０２からスレーブノード１０４への書き込みアクセスおよびスレーブノード１０４からホスト１１０／マスタノード１０２への読み出しアクセスを含み得るスレーブノード１０４のレジスタへのアクセス（例えば、発見およびスロットおよびインターフェースの構成のための）、ならびに周辺デバイス１０８からホスト１１０への割り込みを介したイベント信号伝送を含み得る。いくつかの実施形態では、ＧＰＩＯピンが、スレーブノード１０４からマスタノード１０２へ情報を伝達するために使用されてもよい（例えば、マスタノード１０２にＩ２Ｃを介してＧＰＩＯピンをポーリングさせることによって、またはスレーブノード１０４のノードトランシーバ１２０に割り込み要求ピンで割り込みを生成させることによって）。例えば、いくつかのこのような実施形態では、ホスト１１０は、Ｉ２Ｃを介して情報をマスタノード１０２に送出し得、次いで、マスタノード１０２は、ＧＰＩＯピンを介してその情報をスレーブに送出し得る。バス１０６を介して送信されるものとして本明細書で論じられるいずれの種類のデータも、これらの通信経路のうちの任意の１つ以上を使用して送信され得る。システム１００内の他の種類のデータおよびデータ通信技法が、本明細書で開示され得る。

本開示の実施形態は、所望のように構成するために、任意の好適なハードウェアおよび／またはソフトウェアを使用してシステム内に実装され得る。図１３は、様々な実施形態による、システム１００においてホストまたはノード（例えば、ホスト１１０、マスタノード１０２、またはスレーブノード１０４）として機能し得るデバイス１３００を概略的に図示する。いくつかの構成要素が、デバイス１３００に含まれるものとして図１３に図示されているが、これらの構成要素のうちの任意の１つ以上は、用途に好適なように、省略または複製され得る。

加えて、様々な実施形態において、デバイス１３００は、図１３に図示された構成要素のうちの１つ以上を含まないことがあるが、デバイス１３００は、その１つ以上の構成要素に連結するためのインターフェース回路を含んでもよい。例えば、デバイス１３００は、表示デバイス１３０６を含まないことがあるが、表示デバイス１３０６が連結され得る表示デバイスインターフェース回路（例えば、コネクタおよび駆動回路）を含み得る。別の組の例では、デバイス１３００は、オーディオ入力デバイス１３２４またはオーディオ出力デバイス１３０８を含まないことがあるが、オーディオ入力デバイス１３２４またはオーディオ出力デバイス１３０８が連結され得るオーディオ入力または出力デバイスインターフェース回路（例えば、コネクタおよびサポート回路）を含み得る。

本明細書に開示されている実施形態のいずれかに従って、デバイス１３００は、デバイス１３００がバス１０６に連結されるときバス１０６に沿った通信を管理するためのノードトランシーバ１２０を含んでもよい。デバイス１３００は、ノードトランシーバ１２０に含まれるか、またはノードトランシーバ１２０とは別個であり得る処理デバイス１３０２（例えば、１つ以上の処理デバイス）を含んでもよい。本明細書で使用されるとき、「処理デバイス」という用語は、レジスタおよび／またはメモリからの電子データを処理してその電子データをレジスタおよび／またはメモリに記憶され得る他の電子データに変換する任意のデバイスまたはデバイスの一部を指し得る。処理デバイス１３０２は、１つ以上のデジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、暗号プロセッサ、または任意の他の好適な処理デバイスを含み得る。デバイス１３００は、メモリ１３０４を含み得、それ自体は、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、不揮発性メモリ（例えば、読み出し専用メモリ（ＲＯＭ））、フラッシュメモリ、ソリッドステートメモリ、および／またはハードディスクドライブ等の１つ以上のメモリデバイスを含み得る。

いくつかの実施形態では、メモリ１３０４は、デバイス１３００に本明細書で開示される技法のうちの任意の好適なものを実行させるプログラミング命令の作業コピーおよび永久コピーを記憶するために用いられ得る。いくつかの実施形態では、上述の技法を実行するための機械アクセス可能な媒体（非一時的コンピュータ可読記憶媒体を含む）、方法、システム、およびデバイスは、２線式バスを介した通信のための本明細書に開示の実施形態の例示的な例である。例えば、コンピュータ可読媒体（例えば、メモリ１３０４）は、処理デバイス１３０２に含まれる処理デバイスのうちの１つ以上によって実行されるとき、デバイス１３００に本明細書に開示の技法のうちのいずれかを実行させる記憶された命令を有し得る。

いくつかの実施形態では、デバイス１３００は、別の通信チップ１３１２（例えば、１つ以上の他の通信チップ）を含んでもよい。例えば、通信チップ１３１２は、デバイス１３００へのデータ移送およびデバイス１３００からのデータ移送のための無線通信を管理するために構成され得る。「無線」という用語およびその派生語は、変調される電磁放射の使用によって非ソリッド媒体を通じてデータを通信し得る回路、デバイス、システム、方法、技法、通信チャネル等を説明するために使用され得る。その用語は、関連するデバイスがいかなる配線も含まないことを暗示しないが、いくつかの実施形態では含まないことがある。

通信チップ１３１２は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５改正）、ロングタームエボリューション（ＬＴＥ）プロジェクトと共に任意の改正、更新、および／または改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイル広帯域（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも呼ばれる、等）を含む米国電気電子学会（ＩＥＥＥ）規格を含むが、これらに限定されない、いくつかの無線規格またはプロトコルのうちの任意のものを実装し得る。ＩＥＥＥ８０２．１６互換広帯域無線アクセス（ＢＷＡ）ネットワークは、一般的にＷｉＭＡＸネットワークと呼ばれ、ＩＥＥＥ８０２．１６規格の適合性および相互運用性試験に合格する製品に対する認証マークであるＷｏｒｌｄｗｉｄｅＩｎｔｅｒｏｐｅｒａｂｉｌｉｔｙｆｏｒＭｉｃｒｏｗａｖｅＡｃｃｅｓｓを表す頭字語である。１つ以上の通信チップ１３１２は、ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅＣｏｍｍｕｎｉｃａｔｉｏｎ（ＧＳＭ(登録商標)）、ＧｅｎｅｒａｌＰａｃｋｅｔＲａｄｉｏＳｅｒｖｉｃｅ（ＧＰＲＳ）、ＵｎｉｖｅｒｓａｌＭｏｂｉｌｅＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓＳｙｓｔｅｍ（ＵＭＴＳ）、ＨｉｇｈＳｐｅｅｄＰａｃｋｅｔＡｃｃｅｓｓ（ＨＳＰＡ）、ＥｖｏｌｖｅｄＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作し得る。１つ以上の通信チップ１３１２は、ＥｎｈａｎｃｅｄＤａｔａｆｏｒＧＳＭ(登録商標) Ｅｖｏｌｕｔｉｏｎ（ＥＤＧＥ）、ＧＳＭ(登録商標) ＥＤＧＥＲａｄｉｏＡｃｃｅｓｓＮｅｔｗｏｒｋ（ＧＥＲＡＮ）、ＵｎｉｖｅｒｓａｌＴｅｒｒｅｓｔｒｉａｌＲａｄｉｏＡｃｃｅｓｓＮｅｔｗｏｒｋ（ＵＴＲＡＮ）、またはＥｖｏｌｖｅｄＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作し得る。１つ以上の通信チップ１３１２は、符号分割多元接続（ＣＤＭＡ）、時分割多重接続（ＴＤＭＡ）、ＤｉｇｉｔａｌＥｎｈａｎｃｅｄＣｏｒｄｌｅｓｓＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＤＥＣＴ）、Ｅｖｏｌｕｔｉｏｎ−ＤａｔａＯｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、およびそれらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降に指定された任意の他の無線プロトコルに従って動作し得る。他の実施形態では、通信チップ１３１２は、他の無線プロトコルに従って動作し得る。デバイス１３００は、無線通信を促進し、かつ／または他の無線通信（ＡＭもしくはＦＭ無線送信等の）を受信するアンテナ１３２２を含んでもよい。

いくつかの実施形態では、通信チップ１３１２は、本明細書に記載のバス１０６のためのプロトコル以外のプロトコルを使用して有線通信を管理してもよい。有線通信としては、電気通信プロトコル、光通信プロトコル、または任意の他の好適な通信プロトコルを含み得る。通信チップ１３１２によってイネーブルされ得る有線通信プロトコルの例としては、イーサネット(登録商標)、コントローラエリアネットワーク（ＣＡＮ）、Ｉ２Ｃ、ｍｅｄｉａ−ｏｒｉｅｎｔｅｄｓｙｓｔｅｍｓｔｒａｎｓｐｏｒｔ（ＭＯＳＴ）、または任意の他の好適な有線通信プロトコルを含み得る。

上述のように、通信チップ１３１２は、複数の通信チップを含んでもよい。例えば、第１の通信チップ１３１２は、Ｗｉ−ＦｉまたはＢｌｕｅｔｏｏｔｈ(登録商標)等の短距離無線通信専用であってもよく、第２の通信チップ１３１２は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ−ＤＯ、その他等のより長距離無線通信専用であってもよい。いくつかの実施形態では、第１の通信チップ１３１２は、無線通信専用であってもよく、第２の通信チップ１３１２は、有線通信専用であってもよい。

デバイス１３００は、バッテリ／電力回路１３１４を含んでもよい。バッテリ／電源回路１３１４は、１つ以上のエネルギー蓄積デバイス（例えば、バッテリまたはキャパシタ）および／またはデバイス１３００の構成要素をデバイス１３００とは別のエネルギー源（例えば、ＡＣライン電力、自動車バッテリによって提供される電圧、等）に連結するための回路を含んでもよい。例えば、バッテリ／電源回路１３１４は、図２を参照して上記で論じた上流フィルタリング回路１３２および下流フィルタリング回路１３１を含んでもよく、バス１０６上でバイアスによって充電することができる。

デバイス１３００は、表示デバイス１３０６（または、上記で論じたような対応するインターフェース回路）を含んでもよい。表示デバイス１３０６は、例えば、ヘッドアップディスプレイ、コンピュータモニタ、プロジェクタ、タッチスクリーンディスプレイ、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ、またはフラットパネルディスプレイ等の任意の視覚的インジケータを含んでもよい。

デバイス１３００は、オーディオ出力デバイス１３０８（または、上記で論じたような対応するインターフェース回路）を含んでもよい。オーディオ出力デバイス１３０８は、例えば、スピーカ、ヘッドホン、またはイヤホン等の、可聴インジケータを生成する任意のデバイスを含んでもよい。

デバイス１３００は、オーディオ入力デバイス１３２４（または、上記で論じたような対応するインターフェース回路）を含んでもよい。オーディオ入力デバイス１３２４は、マイクロホン、マイクロホンアレイ、またはデジタル楽器（例えば、電子楽器デジタルインターフェース（ＭＩＤＩ）出力を有する楽器）等の音を表す信号を生成する任意のデバイスを含んでもよい。

デバイス１３００は、全地球測位システム（ＧＰＳ）デバイス１３１８（または、上記で論じたような対応するインターフェース回路）を含んでもよい。ＧＰＳデバイス１３１８は、当技術分野において既知のように、衛星ベースのシステムと通信していてもよく、デバイス１３００の位置を受信し得る。

デバイス１３００は、別の出力デバイス１３１０（または、上記で論じたような対応するインターフェース回路）を含んでもよい。他の出力デバイス１３１０の例としては、オーディオコーデック、ビデオコーデック、プリンタ、他のデバイスに情報を提供するための有線送信器もしくは無線送信器、またはさらなる記憶デバイスを含み得る。加えて、本明細書で論じられる周辺デバイス１０８のうちの任意の好適なものが、他の出力デバイス１３１０に含まれてもよい。

デバイス１３００は、別の入力デバイス１３２０（または、上記で論じたような対応するインターフェース回路）を含んでもよい。他の入力デバイス１３２０の例としては、加速度計、ジャイロスコープ、画像取込デバイス、キーボード、マウス、スタイラス、タッチパッドのようなカーソル制御デバイス、バーコードリーダ、クイックレスポンス（ＱＲ）コードリーダ、または無線周波数識別（ＲＦＩＤ）リーダを含み得る。加えて、本明細書で論じられるセンサまたは周辺デバイス１０８のうちの任意の好適なものが、他の入力デバイス１３２０に含まれてもよい。

デバイス１３００に関連して上記に記載した表示、入力、出力、通信、またはメモリデバイスのうちの任意の好適なものが、システム１００内の周辺デバイス１０８として機能してもよい。代替的または追加的に、デバイス１３００に関連して上記に記載した表示、入力、出力、通信、またはメモリデバイスのうちの好適なものが、ホスト（例えば、ホスト１１０）またはノード（例えば、マスタノード１０２またはスレーブノード１０４）に含まれてもよい。

図１４〜図２８は、図１のシステム１００におけるリモートバスイネーブルのための様々なシステムおよび技法を図示する。これらのシステムおよび技法は、マスタノード１０２およびスレーブノード１０４の任意の実施形態を含む、本明細書に開示されたシステム１００の任意の実施形態と共に使用され得る。図面を伴う図１４〜図２８に例示された実施形態の様々なものの動作および構成要素について説明を加える。これらの実施形態では、マスタノード１０２に関連付けられた電圧レギュレータ１１１−１は、イネーブル入力における高（または低、所定のように）電圧に応答して電圧レギュレータ１１１−１の動作をイネーブルする「イネーブル」入力（例えば、ピン）を有し得る。電圧レギュレータ１１１−１がイネーブルされるとき、電圧レギュレータ１１１−１は、マスタノード１０２に動作電圧を提供して、本明細書に記載されるような通常のバス動作を制御するようにそれをイネーブルし、電圧レギュレータ１１１−１がイネーブルされていないとき、電圧レギュレータ１１１−１はマスタノード１０２に動作電圧を提供せず、マスタノード１０２は低電力モード（例えば、スタンバイモード、アイドルモード、スリープモード、等）となり得る。バス１０６に沿って通信を制御するためにマスタノード１０２をイネーブルすることは，本明細書では「バス１０６のイネーブル化」と呼ばれることがある。

特定の回路および動作の詳細が、図１４〜図２８の実施形態のうちの様々な実施形態に関して論じられ、それらは、図１４〜図２８の実施形態のうちの他のものに適用し得るが、例証の経済性のために繰り返されない場合がある。図１４〜図２８に図示する実施形態では、マスタノード１０２は、ノードトランシーバ１２０−１および関連付けられた下流フィルタリング回路１３１を含み得、スレーブノード１０４は、ノードトランシーバ１２０−１および関連付けられた上流フィルタリング回路１３２を含み得る。図１４〜図２８はまた、システム１００内にさらなる下流スレーブノード１０４（図示せず）がある場合に適切な、下流フィルタリング回路１３１を含むスレーブノード１０４を図示する。電力は、電源１１９（例えば、バッテリまたは他の電源デバイス）によってマスタノード１０２に提供され得、電源１１９の出力が電圧レギュレータ１１１−１に入力されるように、電源１１９とマスタノード１０２との間に電圧レギュレータ１１１−１が配設され得る。図１４〜図２８に図示される実施形態の様々なものに含まれるダイオードは、不注意による電流の流れに対して保護するのに役立ち、必要に応じて含まれても含まれなくてもよい。図１４〜図２８の実施形態は、様々な方法で配置された、いくつかのハイパスフィルタ（ＨＰＦ）およびローパスフィルタ（ＬＰＦ）を含み、任意の好適なＨＰＦおよびＬＰＦ回路が使用され得る。

いくつかの実施形態では、電圧レギュレータ１１１−１および電源１１９は、単一の電圧安定化電源に統合されてもよい。したがって、本明細書に開示されている「電圧レギュレータ１１１」は、任意の好適な電源を表すと理解されてもよい。図１４〜図２８のいずれかに図示されたスイッチは、制御信号（例えば、閾値を超える音レベル、スマートフォンまたはリモコンから受信した無線通信、等）に応答して開／閉される機械的に作動されるスイッチまたは電子スイッチによって提供され得る。例えば、スイッチは、プッシュボタンスイッチ、ダイヤルスイッチ、マイクロコントローラによって制御される電界効果トランジスタ（ＦＥＴ）スイッチ、等であってもよい。

図１４〜図２８には図示されていないが、いくつかの実施形態では、より厳密に制御されたイネーブル電圧を達成するために、追加の電圧レギュレータまたはツェナーダイオードを電圧レギュレータ１１１−１のイネーブル入力に使用してもよい。図１４〜図２８には図示されていないが、いくつかの実施形態では、追加の電圧レギュレータまたはツェナーダイオードをホスト１１０および／またはノードトランシーバ１２０のＩ／Ｏピンに使用してもよい（例えば、印加され得る最大電圧を制限することによってこれらのピンを保護するために）。

図１４は、スレーブノード１０４が、それ自体のローカル電源（電源１１９に連結されたその関連付けられた電圧レギュレータ１１１−２によって示されている）を有し得る、システム１００の一実施形態を図示する。電圧レギュレータ１１１−２の出力ピンに連結されたスイッチ１１３は、スイッチ１１３が閉じているときに、（抵抗器Ｒ５を通じて）バス１０６にＤＣ電圧を印加することができ、次いで（抵抗器Ｒ４を通じて）電圧レギュレータ１１１−１をイネーブルし得る。電圧レギュレータ１１１−１の出力は、抵抗器Ｒ１を通して電圧レギュレータ１１１−１のイネーブル入力に連結されてもよく、このループは、スレーブノード１０４のスイッチ１１３がモメンタリスイッチである（したがって、最初に閉じられた直ぐ後に開く）場合、電圧レギュレータ１１１−１をイネーブルモードに維持し得る。いくつかの実施形態では、抵抗器Ｒ４と電圧レギュレータ１１１−１のイネーブル入力との間に連結されたダイオードは、上述のように含まれなくてもよい。ホスト１１０（上述のように、マイクロコントローラであってもよく、またはマイクロコントローラを含んでもよい）は、電圧レギュレータ１１１−１のイネーブル入力に抵抗器Ｒ２によって連結されたＩ／Ｏピンを有してもよく、ホスト１１０は、マスタノード１０２が低電力モードに入るときに、このＩ／Ｏピンを使用して電圧レギュレータ１１１−１をディスエーブルにし得る。いくつかの実施形態では、ホスト１１０のＩ／Ｏピンは、スイッチ１１３がバスイネーブルを開始した後に（例えば、瞬間的に閉じることによって）電圧レギュレータ１１１−１上のイネーブル入力を維持し得る。スレーブノード１０４のＩ／Ｏピンは、スイッチ１１３がいつ閉じられるかを検出するようにスイッチ１１３の一方の側に連結されてもよく、いくつかの実施形態では、スレーブノード１０４が、スイッチ１１３が閉じられたことを検出すると、スレーブノード１０４は、（例えば、Ｉ２Ｃを介して送信される）割り込みを生成し得る。抵抗器Ｒ５の抵抗は、バス１０６がスレーブノード１０４の電圧レギュレータ１１１−２に短絡されているように見えた場合に故障を識別するライン診断を妨害しないようにするために、スレーブノード１０４とマスタノード１０２との間に高インピーダンスを提供するように選択され得る。抵抗器Ｒ５は、電流制限抵抗器として作用し得、抵抗器Ｒ６または抵抗器Ｒ３を有する分圧器の一部とすることができる。図１４のシステム１００では、スレーブノード１０４は、バス１０６が非アクティブのとき、電圧レギュレータ１１１−２に電流を引き込み、ノードトランシーバ１２０−２に静止電流を引き込み得る。

図１５は、ノードトランシーバ１２０−１自体が、抵抗器Ｒ２によって電圧レギュレータ１１１−１のイネーブル入力に連結されたＩ／Ｏピンを有し得るシステム１００の一実施形態を図示し、マスタノード１０２が低電力モードに入るとき、マスタノード１０２は、このＩ／Ｏピンを使用して電圧レギュレータ１１１−１をディスエーブルにし得る。いくつかの実施形態では、ノードトランシーバ１２０−１のＩ／Ｏピンは、スイッチ１１３がバスイネーブルを開始した後に（例えば、瞬間的に閉じることによって）、電圧レギュレータ１１１−１上のイネーブル入力を維持し得る。そのような一実施形態は、例えば、ホスト１１０が、電圧レギュレータ１１１−１をディスエーブルにするための利用可能なＩ／Ｏピンを有していない場合に特に好適であり得る。図１５のシステム１００では、スレーブノード１０４は、バス１０６が非アクティブのとき、電圧レギュレータ１１１−２に電流を引き込み、ノードトランシーバ１２０−２に静止電流を引き込み得る。図１５のシステム１００内（およびシステム１００の他の実施形態）の電圧レギュレータ１１１−２は、（以下でさらに論じるように）分圧器、別の電圧制限回路、または電源１１９への直接接続であってもよい。

図１６は、スレーブノード１０４が、マスタノード１０２によってバス１０６を介して提供される電圧による「ファントム給電」であり得るシステム１００の一実施形態を図示する。具体的には、上記で論じたように、スレーブノード１０４の上流フィルタリング回路１３２は、図示されるように、バス１０６を介して提供される信号をローパスフィルタリングし、低周波数（例えば、ＤＣ）成分を使用してノードトランシーバ１２０−２に給電し得る。図１６に図示するように、スレーブノード１０４に関連付けられた電圧レギュレータ１１１−２は、上記で論じたように、スイッチ１１３を通して信号伝送イネーブルを実行するように、スレーブノード１０４がバス１０６に電力投入することを可能にするために含まれ得る任意選択の構成要素であるが、（図１４および図１５の実施形態とは対照的に）スレーブノード１０４に給電するために使用されなくてもよい。図１６のシステム１００は、（図１４を参照して上記で論じたように）電圧レギュレータ１１１−１のイネーブル入力に連結されたホスト１１０のＩ／Ｏピン、または（図１５を参照して上記で論じたように）抵抗器Ｒ２を通して電圧レギュレータ１１１−１のイネーブル入力に連結されたノードトランシーバ１２０−１のＩ／Ｏピンを含み得る。図１６（および図１７〜図２０）の実施形態では、ノードトランシーバ１２０−２によって引き込まれる静止電流は制限されてもよい。

図１７に図示されるシステム１００の実施形態では、それ自体の電圧レギュレータ１１１−３（例えば、電池）を有するスイッチ１１５は、（例えば、抵抗器Ｒ８を介して）示されるようにバス１０６に連結されてもよく、このスイッチ１１５は、図１４を参照して上記で論じたように、マスタノード１０２をイネーブルするために使用されてもよい。いくつかの実施形態では、抵抗器Ｒ８の抵抗は抵抗器Ｒ５の抵抗に等しくてもよい。したがって、図１７は、スイッチ１１５（または別のデバイス）のような非スレーブスイッチがバス１０６に連結され、バス通信を可能にするために使用され得る一実施形態を例示する。図１７はまた、スレーブノード１０４に関連付けられたスイッチ１１３を図示し、これはまた、スイッチ１１５またはスイッチ１１３のいずれかの作動がバス１０６に沿った通信をイネーブルし得るように、バス通信をイネーブルするために使用され得る（例えば、図１４を参照して上記で論じたように）。例えば、スレーブノード１０４は、車両の天井に取り付けられたマイクロホンデバイスであってもよく、スイッチ１１５は、上部照明器具の近くまたはダッシュボード内に位置する緊急路傍支援ボタンであってもよく、バス１０６に沿った通信は、（スイッチ１１５に関連付けられた）緊急路傍支援ボタンを押すことによって、あるいは（スイッチ１１３に関連付けられた）スレーブノード１０４によって受信され解釈された音声コマンドを発行することによってイネーブルされ得る。いくつかの実施形態では、スイッチ１１３（およびバス１０６をイネーブルするためのその関連付けられた回路）は、図１７のシステム１００に含まれない場合がある。図１７の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、電圧レギュレータ１１１−３およびスイッチ１１５（およびそれらに関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

図１８は、バス１０６上のスレーブノード１０４の「後」に位置するスイッチ１１７および関連付けられた電圧レギュレータ１１１−４は、バス１０６をイネーブルするために使用され得るシステム１００の一実施形態を図示する。具体的には、スレーブノード１０４は、スイッチ１１７／電圧レギュレータ１１１−４が（抵抗Ｒ９を通して）バス１０６と接触する点とバス１０６に沿ったマスタノード１０２との間に配設され得る。いくつかの実施形態では、抵抗器Ｒ９の抵抗は、抵抗器Ｒ５の抵抗に等しくてもよい。図１８はまた、図１７を参照して上記で論じたように、スイッチ１１５およびスイッチ１１３を含み、いくつかの実施形態では、スイッチ１１５および／またはスイッチ１１３（およびバス１０６をイネーブルするためのそれらに関連付けられた回路）は、図１８のシステム１００の実施形態から省略されてもよい。図１８では、マスタノード１０２およびスレーブノード１０４の内部のスイッチはＮＭＯＳ／ＰＭＯＳＦＥＴとして示されており、動作中、スイッチ１１７によってバス１０６に印加された電圧は、これらの内部ＮＭＯＳ／ＰＭＯＳＦＥＴを横切ってマスタノード１０２に「戻る」までずっと降下し得る。図１８の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、電圧レギュレータ１１１−４およびスイッチ１１７（およびそれらに関連付けられた回路）はまた、図１４および図１５に図示されるシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。したがって、図１８は、スイッチ１１７（または別のデバイス）のような非スレーブスイッチをバス１０６に連結し、バス通信をイネーブルするために使用し得る別の実施形態を例示する。例えば、スレーブノード１０４は、図１７を参照して上記で論じたように、車両の天井に取り付けられたマイクロホンデバイスであってもよく、スイッチ１１７は、緊急路傍支援ボタンであってもよい。

図１９は、図１８に図示される実施形態といくつかの特徴を共有するシステム１００の一実施形態を図示するが、図１９では、抵抗器Ｒ４と電圧レギュレータ１１１−１のイネーブル入力との間にダイオードは存在しない。十分な逆方向保護が、（例えば、ＰＭＯＳ１のダイオード記号によって図示されるように）マスタノード１０２内のＰＭＯＳＦＥＴ（「ＰＭＯＳ１」とラベル付けされている）によって提供され得る。図１９（および図２０）の実施形態では、抵抗器Ｒ５およびＲ６は、電圧レギュレータ１１１−１のイネーブル入力における電圧のための分圧器を提供し得る。必要に応じて、スイッチ１１３、１１５、１１７（およびバス１０６をイネーブルするためのそれらに関連付けられた回路）のうちの１つ以上を図１９の実施形態から省略してもよい。同様に、図１４〜図２８のうちのいずれかに図示されたシステム１００の実施形態は、抵抗器Ｒ４と電圧レギュレータ１１１−１のイネーブル入力との間のダイオードを省略することによって改変されてもよい。

図２０は、図１８に図示された実施形態といくつかの特徴を共有するシステム１００の一実施形態を例示するが、図２０では、スイッチ１１３、１１５、および１１７は、電圧レギュレータ１１１−２、１１１−３、および１１１−４をそれぞれいずれも介さずに電源１１９に連結されている。いくつかの実施形態では、スイッチ１１３、１１５、および／または１１７は、示されるように、電源１１９に直接連結されてもよい。必要に応じて、スイッチ１１３、１１５、１１７（およびバス１０６をイネーブルするためのそれらに関連付けられた回路）のうちの１つ以上を、図２０の実施形態から省略してもよい。同様に、図１４〜図２８のいずれかに図示されているシステム１００の実施形態は、電源１１９とスイッチ１１３、１１５、および／または１１７との間の電圧レギュレータ１１１を省略することによって改変されてもよい。図２０の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、スイッチ１１３、１１５、および１１７（およびそれらに関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

図１４〜図２０は、抵抗器Ｒ４と接地との間に抵抗器Ｒ６を図示している。抵抗器Ｒ６のためのこの特定の位置は単純に例示的であり、抵抗器Ｒ６は、システム１００内のいくつかの位置のいずれかに位置決めされ得る。図２１は、図１４のシステム１００の文脈において抵抗器Ｒ６の例示的な位置を図示し、システム１００は、これらの点線位置のうちのいずれか１つに抵抗器Ｒ６を含み得る。より一般的には、図２１に図示される抵抗器Ｒ６の位置のうちのいずれも、本明細書に開示されている実施形態のいずれかにおいて使用され得る。抵抗器Ｒ６は、システム１００内の１つ以上の他の抵抗器と一緒に、電圧レギュレータ１１１−１のイネーブル入力に提供される電圧を生成するための分圧器を提供し得る。抵抗器Ｒ６は、いくつかの実施形態では含まれなくてもよい。抵抗器Ｒ７は、いくつかの実施形態では、同様に再配置されてもよい。

スイッチにローカルな電源（例えば、電圧レギュレータ）が、スイッチの作動によりバス１０６のイネーブルを開始するのに使用される電力（例えば、電圧）を提供するとき（例えば、図１４〜図２１を参照して上記で論じたように）、例示的なイネーブルシーケンスは以下の通りであり得る。マスタノード１０２は、その関連付けられた電圧レギュレータ１１１−１がディスエーブルされる低電力モードで開始してもよい。スイッチ（例えば、適切な実施形態ではスイッチ１１３、１１５、または１１７）を閉じて、電源（例えば、電圧レギュレータ１１１−２、１１１−３、１１１−４、および／または電源１１９）への接続を完了し得る。電源は、スイッチを通して（いくつかの実施形態では、高インピーダンスを提供し、したがってケーブル診断との干渉を軽減するために使用される逆電流保護ダイオードおよび抵抗器を通して）バス１０６上にバイアス電圧を供給し得る。バス１０６上のバイアス電圧は、（例えば、順方向ダイオードおよび抵抗器を通して）マスタノード１０２に対して「ローカルの」電圧レギュレータ１１１−１のイネーブル入力に接続されてもよい。このため、電圧レギュレータ１１１−１は、（電源によって提供される）バス１０６上のバイアス電圧によって最初にイネーブルされ得、電圧レギュレータ１１１−１は、（例えば、図１４〜図２８の様々なものに図示されるように、電圧レギュレータ１１１−１の出力から電圧レギュレータ１１１−１のイネーブル入力へのフィードバックループによって）イネーブル状態に保持され得る。ノードトランシーバ１２０−１は、電圧レギュレータ１１１−１から出力された電圧を受け取り得、電源投入し得る。

いくつかの実施形態では、ホスト１１０もまた、電圧レギュレータ１１１−１に接続されてもよく、例えば、ホスト１１０は、電圧レギュレータ１１１−１によって給電されてもよく、電圧レギュレータ１１１−１から出力される電圧に応答して立ち上がってもよい。別の例では、ホスト１１０は、電圧レギュレータ１１１−１のイネーブルを表す信号（例えば、電圧レギュレータ１１１−１からの出力信号または電圧レギュレータ１１１−１のイネーブル入力における信号）を（入力ピンで）受信し得る。この後者の実施形態は、ホスト１１０が電圧レギュレータ１１１−１によって給電されず、代わりに異なる電源を有するときに特に適切であり得る。マスタノード１０２が電源投入されたことを検出すると、ホスト１１０は、ノードトランシーバ１２０−１のプログラミングおよびバス１０６上のスレーブノード１０４の発見を開始し得る。ノードトランシーバ１２０−１は、（例えば、ノードトランシーバ１２０−１のバスバイアススイッチおよびライン診断機能を介して）バス１０６上のバイアスの制御を引き継ぎ得る。スレーブノード１０４の発見時に、スレーブノード１０４は、バスイネーブルを開始したスイッチの状態を反映するＩ／Ｏピンの状態を監視し得る。このスイッチの状態が変化すると（例えば、スイッチが開閉されると）、スレーブノード１０４は、ホスト１１０に割り込みを送信するか、またはバス１０６を介してホスト１１０へのこの情報のＧＰＩＯ間移送を作成し得る。スイッチの特定の状態は、後続のイベント（例えば、マスタノード１０２は、その低電力モードに戻ってもよく、ホスト１１０は、バス１０６をディスエーブルにする前にいくつかの所定の「ハウスキーピング」手順を実行してもよい、等）を決定し得る。バス１０６に沿った通信は、ノードトランシーバ１２０−１へのＩ／Ｏピンが低に引き下げられるときに遮断されてもよい。いくつかの実施形態では、ノードトランシーバ１２０−１への電力の遮断（例えば、電圧レギュレータ１１１−１からの）は、ノードトランシーバ１２０−１内のデータレジスタの全てをリセットしてもよい。

図１４〜図２１を参照して上記で論じた実施形態では、バス１０６は、バス１０６を非接地基準電圧に連結することによってイネーブルされていた。図２２は、バス１０６を非接地基準電圧ではなく接地に連結することによってバス通信をイネーブルし得るシステム１００の一実施形態を図示する。特に、図２２は、３つのスイッチ１１３、１１５、および１１７のいずれかを閉じて、バス１０６を（それぞれ関連付けられた抵抗器Ｒ８、Ｒ５、およびＲ９を通して）接地に瞬間的に短絡し、上記で論じたようにバス１０６を介した通信をイネーブルし得る、システム１００の一実施形態を図示する。図２２（および図２３）において、抵抗器ＲＢおよびＲＣは、（例えば、抵抗器Ｒ８と共に）オフレベルおよびイネーブル入力レベルを位置決めするための分圧器を提供する。いくつかの実施形態では、バス１０６に弱いバイアスを提供するために、ＰＭＯＳ１の代わりに抵抗器ＲＢを使用してもよい。抵抗器ＲＢおよびＲＣは、任意選択である。図２２および図２３の実施形態において、ホスト１１０のＩ／Ｏピンからの信号は、電圧レギュレータ１１１−１をディスエーブルするために使用され得る。必要に応じて、スイッチ１１３、１１５、１１７（および、バス１０６をイネーブルするためのそれらに関連付けられた回路）のうちの１つ以上を図２２の実施形態から省略してもよい。図２２の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、図２３の実施形態のスイッチ１１３、１１５、および／または１１７（およびそれらの関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

図２３は、図２２に図示される実施形態といくつかの特徴を共有するシステム１００の一実施形態を例示するが、図２３では、電圧レギュレータ１１１−１は、（高電圧入力ではなく）低電圧入力を使用して動作をイネーブルし得る。図２３の実施形態では、図２２を参照して上記で論じたように、スイッチ１１３、１１５、および１１７は、バス１０６と接地との間に配設されて図示されており、したがって、これらのスイッチ１１３、１１５、および１１７は、図１４〜図２１に図示されるように、電源１１９から導出される電圧の代わりにバス１０６を接地に連結させ得る。必要に応じて、スイッチ１１３、１１５、１１７（およびバス１０６をイネーブルするためのそれらに関連付けられた回路）のうちの１つ以上を、図２３の実施形態から省略してもよい。図２３の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、図２３の実施形態のスイッチ１１３、１１５、および／または１１７（およびそれらの関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

スイッチの作動が、（例えば、図２２〜図２３を参照して上記で論じたように）バス１０６をローカル接地に接続することによってバス１０６をイネーブルするとき、例示的なイネーブルシーケンスは以下の通りであり得る。マスタノード１０２は、その関連付けられた電圧レギュレータ１１１−１がディスエーブルされる低電力モードで開始してもよい。小量の電力を使用して、ＰＭＯＳ１をイネーブルされた状態に維持し得る（一方、図示されたＮＭＯＳＦＥＴはオフである）。スイッチ（例えば、適切な実施形態におけるスイッチ１１３、１１５、または１１７）を閉じて、バス１０６を接地に短絡し得る。ノードトランシーバ１２０−１のＳＥＮＳＥピンは、バス１０６上の電圧降下を感知し得、これに応じて、ノードトランシーバ１２０−１は割り込み要求を生成し得る。割り込み要求に応答して、ホスト１１０は、マスタノード１０２に電源投入させ得、ノードトランシーバ１２０−１のプログラミングおよびバス１０６上のスレーブノード１０４の発見を開始し得る。ノードトランシーバ１２０−１は、（例えば、ノードトランシーバ１２０−１のバスバイアススイッチおよびライン診断機能を介して）バス１０６上のバイアスの制御を引き継ぎ得る。スレーブノード１０４の発見時に、スレーブノード１０４は、バスイネーブルを開始したスイッチの状態を反映するＩ／Ｏピンの状態を監視し得る。このスイッチの状態が変化すると（例えば、スイッチが開閉されると）、スレーブノード１０４は、ホスト１１０に割り込みを送信するか、またはバス１０６を介してホスト１１０へのこの情報のＧＰＩＯ間移送を作成し得る。スイッチの特定の状態は、後続のイベント（例えば、マスタノード１０２は、その低電力モードに戻ってもよく、ホスト１１０は、バス１０６をディスエーブルにする前にいくつかの所定の「ハウスキーピング」手順を実行してもよい、等）を決定し得る。

いくつかの実施形態では、バス１０６によって提供されるファントム給電自体が、バス１０６に沿った通信をイネーブルするために使用され得る。図２４は、スレーブノード１０４がファントム給電であり得るシステム１００の一実施形態を図示し、ファントム給電自体を使用してバスイネーブルを開始し得る。特に、スイッチ１１３が閉じられるとき、バス１０６は弱く短絡され得る。マスタノード１０２は、以下にさらに論じられるように（バス１０６を介して通信は行われないかもしれないが）、低電力モードの間、バス１０６に小さいバイアスを提供してもよく、この小さなバイアスを使用して「起動」信号をマスタノード１０２に送り返し得る。いくつかの実施形態では、バス１０６のさらに下のスレーブノード１０４（図示せず）は、その上流回路がそうするように構成されているとき、リモートバスイネーブルを感知し得る。必要に応じて、スイッチ１１３、１１５、および１１７（およびバス１０６をイネーブルするためのそれらに関連付けられた回路）のうちの１つ以上を、図２４の実施形態から省略してもよい。図２４（および図２５〜図２６）の実施形態では、抵抗器Ｒ６は、ＮＭＯＳＦＥＴのオン抵抗、または別の内部抵抗器によって提供されてもよい。図１７に図示される実施形態とは対照的に、例えば、別個の電圧レギュレータ１１１をスイッチ１１３、１１５、または１１７に関連付けなくてもよい。

スイッチが、任意の所望の論理機能を達成するために本明細書に開示された任意の実施形態に含まれてもよい。例えば、図２５は、４つのスイッチ１１３−１、１１３−２、１１５、および１１７が（追加の抵抗器ＲＡと共に）含まれるシステム１００の一実施形態を図示する。スイッチ１１３−１および１１３−２は、スイッチ１１３−１またはスイッチ１１３−２を閉じることによってバス１０６をイネーブルし得るように配置される。いくつかの実施形態では、スイッチ１１３−１および１１３−２（またはスイッチの任意の他の数および配置）は、動作中に異なるイベントをトリガすることができるノードトランシーバ１２０−２の固有のＩ／Ｏピンに経路指定されてもよい。いくつかの実施形態では、図２５においてＲ５とラベル付けされた２つの抵抗器は同じ抵抗を有してもよい。任意の所望の配置において、任意の数のスイッチが、本明細書に開示されている実施形態のうちのいずれかと共に使用されてもよい。必要に応じて、スイッチ１１３、１１５、および１１７（およびバス１０６をイネーブルするためのそれらに関連付けられた回路）のうちの１つ以上を、図２５の実施形態から省略してもよい。図２５の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、図２５の実施形態のスイッチ１１３−１、１１３−２、１１５，および／または１１７（およびそれらの関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

上述のように、図１４〜図２５に図示される異なる特徴は、リモートバスイネーブル機能を有するシステム１００の追加の実施形態において好適であるように組み合わされてもよい。例えば、図２６は、図２５のスイッチ１１３−１、１１３−２、１１５、および１１７の配置、および図２３の電圧レギュレータ１１１−１の周りの「負論理」配置を含むシステム１００の一実施形態を図示する。図２６の実施形態では、ノードトランシーバ１２０−１の内部または外部にあるＮＭＯＳＦＥＴは、マスタノード１０２の低電力モード中にスイッチオンし、ライン診断および発見の前にスイッチオフするように制御され得る。抵抗器ＲＣおよび／または抵抗器Ｒ６の値は、ノードトランシーバ１２０−１における電圧を適切に設定するように選択され得る。

バス１０６上のバイアスがそれ自体（例えば、図２４〜図２６を参照して上記に論じたように）リモートバスイネーブルのために使用されるとき、例示的なイネーブルシーケンスは以下の通りであり得る。ホスト１１０は、低電力モードであってもよい。マスタノード１０２は、マスタノード１０２が（例えば、ＰＭＯＳ１またはＳＥＮＳＥピンを制御することによって）バス１０６にバイアス電圧を供給し、かつＶＳＳＮピンの電圧を測定する低電力モードにあってもよい。ＶＳＳＮピンの電圧は、リモートイネーブルスイッチのいずれも係合されない場合、低であり得る。いくつかの実施形態では、ＶＳＳＮピンの電圧を測定する代わりに、マスタノード１０２は、ＳＥＮＳＥピンの電圧変化を測定してもよく、またはバス１０６上の電流を（例えば、ＶＳＳＮピンまたはＳＥＮＳＥピンで）測定してもよい。バス１０６上の通信がイネーブルされていないとき、バス１０６上の電流は、低くあり得る（例えば、スレーブノード（複数可）１０４によって引き込まれる静止電流に等しい）。スイッチ（例えば、適切な実施形態におけるスイッチ１１３、１１５、または１１７）を閉じて、高インピーダンス抵抗器（それぞれＲ５、Ｒ８、およびＲ９）を介して両側の線を橋渡しし、バス１０６内の電流の流れを予測可能な値（ライン診断中に感知される他の電流レベルとは異なるように選択され得る）に増加させ得る。ノードトランシーバ１２０−１のＶＳＳＮピンの電圧も増加し得る。ノードトランシーバ１２０−１は、電流または電圧のこの変化を感知し、（例えば、ＩＲＱピンを介してホスト１１０に送信される割り込み要求を用いて）そのイベントをホスト１１０に信号伝送し得る。ホスト１１０は、ノードトランシーバ１２０−１のプログラミングおよびバス１０６上のスレーブノード１０４の発見を開始することによって反応し得る。ノードトランシーバ１２０−１は、（例えば、ノードトランシーバ１２０−１のバスバイアススイッチおよびライン診断機能を介して）バス１０６上のバイアスの制御を引き継ぎ得る。スレーブノード１０４の発見時に、スレーブノード１０４は、バスイネーブルを開始したスイッチの状態を反映するＩ／Ｏピンの状態を監視し得る。このスイッチの状態が変化すると（例えば、スイッチが開閉されると）、スレーブノード１０４は、ホスト１１０に割り込みを送信するか、またはバス１０６を介してホスト１１０へのこの情報のＧＰＩＯ間移送を作成し得る。スイッチの特定の状態は、後続のイベント（例えば、マスタノード１０２は、その低電力モードに戻ってもよく、ホスト１１０は、バス１０６をディスエーブルにする前にいくつかの所定の「ハウスキーピング」手順を実行してもよい、等）を決定し得る。

「ファントム給電イネーブル」システム（図２４〜図２６に図示すもののような）は、スイッチが、マスタノード１０２に対して（例えば、バス１０６に沿ってインラインの次と、またはバス１０６上の最初の２つのスレーブノード１０４の間で）「閉」のときに特に有利であり得る。スイッチがバス１０６の「さらなる」下流にあるとき、スイッチの作動がマスタノード１０２で検出可能であるように、追加の構成要素がシステム１００に含まれてもよい。

上述のように、リモートバスイネーブル機能を達成するために、本明細書に開示されている実施形態のいずれにおいても、スイッチの任意の配置を使用し得る。例えば、図２７は、バス１０６が、電源１１９（例えば、システムバッテリ）と電圧レギュレータ１１１−１のイネーブル入力との間に連結されたスイッチ１２１によってイネーブルされ得るシステム１００の一実施形態を図示する。スイッチ１２１は、本明細書に開示されているスイッチ１１３、１１５、および／または１１７の配置のいずれかと併せて、またはその代わりに使用されてもよい。図２７の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、スイッチ１２１（およびその関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

図２８は、図２７に図示する実施形態といくつかの特徴を共有するシステム１００の一実施形態を図示するが、図２８では、バス１０６は、１つ以上のローカルバッテリ１２３に連結された１つ以上のスイッチ１２５によってイネーブルされ得る。いくつかの実施形態では、図２８のシステム１００は、バス１０６がディスエーブルされている間、図２４〜図２６の実施形態よりも少ない電流を引き込み得る。いくつかの実施形態では、バッテリ１２３は、ノードトランシーバ１２０−２内の電圧レギュレータ（図示せず）（その出力は図２８に図示されるＶＯＵＴピンによって提供される）によってシステム１００の通常のアクティブ動作中にトリクル充電されてもよい。スイッチ１２５は、本明細書に開示されているスイッチ１１３、１１５、１１７、および／または１２１の配置のうちのいずれかと併せて、またはその代わりに使用されてもよい。図２８の実施形態では、（図１６を参照して上記で論じたように）スレーブノード１０４もファントム給電されており、スイッチ１２５（およびその関連付けられた回路）はまた、図１４および図１５に図示されているシステム１００（その中で、スレーブノード１０４はローカルで給電されている）と組み合わせて使用されてもよい。

以下の段落は，本明細書に開示されている実施形態の様々なものの実施例を提供する。

実施例１は、バスの下流リンクに連結されたマスタトランシーバと、電圧レギュレータであって、電圧レギュレータは電圧出力およびイネーブル入力を有し、かつ電圧出力はマスタトランシーバに連結されている、電圧レギュレータと、電圧レギュレータのイネーブル入力に連結されているスイッチと、を含む、リモートイネーブル機能を有する通信システムである。

実施例２は、実施例１の主題を含み得、かつ、バスの下流リンクに連結されたスレーブトランシーバをさらに含み得る。

実施例３は、実施例２の主題を含み得、かつ、電圧レギュレータが第１の電圧レギュレータであり、スイッチは、バスの下流リンクとスレーブトランシーバと関連付けられた第２の電圧レギュレータとの間に連結されていることをさらに特定し得る。

実施例４は、実施例３の主題を含み得、かつ、第２の電圧レギュレータは、スレーブトランシーバに電力を提供することをさらに特定し得る。

実施例５は、実施例３の主題を含み得、かつ、第２の電圧レギュレータがスレーブトランシーバに電力を提供しないことをさらに特定し得る。

実施例６は、実施例２〜５のいずれかの主題を含み得、かつ、バスの下流リンクはバスの第１の下流リンクであり、電圧レギュレータは、第１の電圧レギュレータであり、通信システムは、第２の電圧レギュレータをさらに含み、通信システムは、スレーブトランシーバの下流にあるバスの第２の下流リンクをさらに含み、スイッチは、バスの第２の下流リンクと第２の電圧レギュレータの間に連結されていることをさらに特定し得る。

実施例７は、実施例１〜６のいずれかの主題を含み得、かつ、電圧レギュレータが第１の電圧レギュレータであり、通信システムは、第２の電圧レギュレータをさらに含み、スイッチは、バスの下流リンクと第２の電圧レギュレータとの間に連結されていることをさらに特定し得る。

実施例８は、実施例１〜７のいずれかの主題を含み得、かつ、マスタトランシーバとバスの下流リンクとの間の下流フィルタリング回路と、下流フィルタリング回路と電圧レギュレータのイネーブル入力との間のダイオードと、をさらに含み得る。

実施例９は、実施例８の主題を含み得、かつ、ダイオードは、ＰＭＯＳ電界効果トランジスタによって提供されることをさらに特定し得る。

実施例１０は、実施例１〜９のいずれかの主題を含み得、かつ、電源の出力は、電圧レギュレータに連結され、スイッチは、電源の出力とバスの下流リンクとの間に連結されている電源をさらに含み得る。

実施例１１は、実施例１０の主題を含み得、かつ、スイッチは、電源の出力に直接連結されていることをさらに特定し得る。

実施例１２は、実施例１〜１１のいずれかの主題を含み得、かつ、スイッチは、接地とバスの下流リンクとの間に連結されていることをさらに特定し得る。

実施例１３は、実施例１〜１２のいずれかの主題を含み得、かつ、バスの下流リンクは、２本の線を含み、スイッチは、２本の線の間に連結されていることをさらに特定し得る。

実施例１４は、実施例１〜１３のいずれかの主題を含み得、かつ、スイッチは、第１のスイッチであり、通信システムは、電圧レギュレータのイネーブル入力に連結された第２のスイッチをさらに含むことをさらに特定し得る。

実施例１５は、実施例１〜１４のいずれかの主題を含み得、かつ充電可能なバッテリをさらに含み得、充電可能なバッテリは、バスのスイッチとバスの下流リンクとの間に連結されている。

実施例１６は、実施例１〜１５のいずれかの主題を含み得、かつマスタトランシーバに連結されたホストをさらに含み得、ホストは、電圧レギュレータのイネーブル入力に連結された出力を有する。

実施例１７は、実施例１６の主題を含み得、かつ、ホストは、集積回路間（Ｉ２Ｃ）プロトコルを介してマスタトランシーバに連結されていることをさらに特定し得る。

実施例１８は、実施例１〜１７のいずれかの主題を含み得、かつ、マスタトランシーバは、電圧レギュレータのイネーブル入力に連結された出力を有することをさらに特定し得る。

実施例１９は、実施例１〜１８のいずれかの主題を含み得、かつ、バスは、２線式バスであり、マスタトランシーバは、バスの下流リンク上に同期制御フレームを周期的に送信し、バスの下流リンクから同期応答フレームを受信し、同期応答フレームは、バス上の最後の下流デバイスに源を発することをさらに特定し得る。

実施例２０は、バスの下流リンクに連結されたマスタトランシーバと、バスの下流リンクと接地との間に連結されたスイッチと、を含む、リモートイネーブル機能を有する通信システムである。

実施例２１は、実施例２０の主題を含み得、かつマスタトランシーバに連結されたホストをさらに含み得、マスタトランシーバは、バスの下流リンクと接地との間の短絡を検出し、短絡の検出に応答して、ホストに割り込みを送出する。

実施例２２は、実施例２１の主題を含み得、かつ、ホストは、割り込みの受信に応答してマスタトランシーバを初期化することをさらに特定し得る。

実施例２３は、通信システム内のマスタトランシーバによって、低電力モードに入ることを含み、ここで通信システムは２線式通信バスを含み、かつマスタトランシーバは２線式通信バス上で同期制御フレームを下流に周期的に送信し、さらに通信システムにおいて、スイッチの作動を表す信号を検出することを含み、ここでスイッチはマスタトランシーバから遠隔であり、そして信号の検出に応答して、マスタトランシーバを低電力モードから抜け出させることを含む、リモートイネーブル機能を含む通信システムを動作させる方法である。

実施例２４は、実施例２３の主題を含み得、かつ、スイッチは、緊急ボタンと関連付けられていることをさらに特定し得る。

実施例２５は、実施例２３または２４のいずれかの主題を含み得、通信システムが車両内に含まれることをさらに特定し得る。

実施例２６は、本明細書に開示されている実施形態のいずれかに従って、リモートバスイネーブル機能を有する通信システムである。

実施例２７は、本明細書に開示されている実施形態のいずれかに従って、通信バスをリモートイネーブルする方法である。

実施例２８は、本明細書に開示されている実施形態のいずれかに従って、マスタデバイスのリモートイネーブルを提供するためにマスタデバイスに連結された回路である。

実施例２９は、本明細書に開示されている実施形態のいずれかに従って、スレーブデバイスが連結される通信バスのリモートイネーブルを提供するためにスレーブデバイスに連結された回路である。

実施例３０は、それぞれ回路の異なるマスタデバイスとスレーブデバイスとの間の通信バスのリモートイネーブルを提供するためにバスに連結された回路である。

実施例３１は、マスタデバイスとスレーブデバイスとの間の通信バスのリモートイネーブルを提供するためにバスに連結された回路であり、スレーブデバイスは、通信バスに沿ってマスタデバイスと回路との間に連結される。

実施例３２は、本明細書に開示されている実施形態のいずれかに従って、リモートバスイネーブル機能のための手段を含む通信システムである。

実施例３３は、本明細書に開示されている方法のいずれかを実行するための手段を含む通信システムである。

１００システム
１０２マスタノード
１０４スレーブノード
１０６バス
１１０ホスト
１１１−１，１１１−２電圧レギュレータ
１１３スイッチ
１１９電源
１２０−１，１２０−２ノードトランシーバ

Claims

リモートイネーブル機能を有する通信システムであって、
バスの下流リンクに連結されたマスタトランシーバと、
電圧レギュレータであって、前記電圧レギュレータは、電圧出力およびイネーブル入力を有し、かつ前記電圧出力は前記マスタトランシーバに連結されている、電圧レギュレータと、
前記電圧レギュレータの前記イネーブル入力に連結されているスイッチと、を備える、通信システム。
前記バスの前記下流リンクに連結されたスレーブトランシーバをさらに備える、請求項１に記載の通信システム。
前記電圧レギュレータは、第１の電圧レギュレータであり、前記スイッチは、前記バスの前記下流リンクと前記スレーブトランシーバに関連付けられた第２の電圧レギュレータとの間に連結されている、請求項２に記載の通信システム。
前記第２の電圧レギュレータは、前記スレーブトランシーバに電力を提供する、請求項３に記載の通信システム。
前記第２の電圧レギュレータは、前記スレーブトランシーバに電力を提供しない、請求項３に記載の通信システム。
前記バスの前記下流リンクは、前記バスの第１の下流リンクであり、
前記電圧レギュレータは、第１の電圧レギュレータであり、
前記通信システムは、第２の電圧レギュレータをさらに含み、
前記通信システムは、前記スレーブトランシーバの下流にある前記バスの第２の下流リンクをさらに含み、
前記スイッチは、前記バスの前記第２の下流リンクと前記第２の電圧レギュレータとの間に連結されている、請求項２に記載の通信システム。
前記電圧レギュレータは、第１の電圧レギュレータであり、前記通信システムは、
第２の電圧レギュレータであって、前記スイッチは、前記バスの前記下流リンクと前記第２の電圧レギュレータとの間に連結されている、第２の電圧レギュレータをさらに含む、請求項１に記載の通信システム。
前記マスタトランシーバと前記バスの前記下流リンクとの間の下流フィルタリング回路と、
前記下流フィルタリング回路と前記電圧レギュレータの前記イネーブル入力との間のダイオードと、をさらに備える、請求項１に記載の通信システム。
前記ダイオードは、ＰＭＯＳ電界効果トランジスタによって提供される、請求項８に記載の通信システム。
電源をさらに備え、
前記電源の出力は、前記電圧レギュレータに連結され、前記スイッチは、前記電源の前記出力と前記バスの前記下流リンクとの間に連結されている、請求項１に記載の通信システム。
前記スイッチは、前記電源の前記出力に直接連結されている、請求項１０に記載の通信システム。
前記スイッチは、接地と前記バスの前記下流リンクとの間に連結されている、請求項１に記載の通信システム。
前記バスの前記下流リンクは、２本の線を含み、前記スイッチは、前記２本の線の間に連結されている、請求項１に記載の通信システム。
前記スイッチは、第１のスイッチであり、前記通信システムは、
前記電圧レギュレータの前記イネーブル入力に連結された第２のスイッチをさらに含む、請求項１〜１３のいずれか１項に記載の通信システム。
充電可能なバッテリをさらに備え、
前記充電可能なバッテリは、前記スイッチと前記バスの前記下流リンクとの間に連結されている、請求項１〜１３のいずれか１項に記載の通信システム。
前記マスタトランシーバに連結されたホストであって、前記ホストは、前記電圧レギュレータの前記イネーブル入力に連結された出力を有する、ホストをさらに備える、請求項１〜１３のいずれか１項に記載の通信システム。
前記ホストは、集積回路間（Ｉ２Ｃ）プロトコルを介して前記マスタトランシーバに連結されている、請求項１６に記載の通信システム。
前記マスタトランシーバは、前記電圧レギュレータの前記イネーブル入力に連結された出力を有する、請求項１〜１３のいずれか１項に記載の通信システム。
前記バスは、２線式バスであり、前記マスタトランシーバは、
前記バスの前記下流リンク上に同期制御フレームを周期的に送信し、
前記バスの前記下流リンクから同期応答フレームを受信し、前記同期応答フレームは、前記バス上の最後の下流デバイスに源を発する、請求項１〜１３のいずれか１項に記載の通信システム。
リモートイネーブル機能を有する通信システムであって、
バスの下流リンクに連結されたマスタトランシーバと、
前記バスの前記下流リンクと接地との間に連結されたスイッチと、を備える、通信システム。
前記マスタトランシーバに連結されたホストをさらに備え、
前記マスタトランシーバは、前記バスの前記下流リンクと接地との間の短絡を検出し、前記短絡の検出に応答して、前記ホストに割り込みを送出する、請求項２０に記載の通信システム。
前記ホストは、前記割り込みの受信に応答して前記マスタトランシーバを初期化する、請求項２１に記載の通信システム。
リモートイネーブル機能を含む通信システムを動作させる方法であって、
前記通信システム内のマスタトランシーバによって、低電力モードに入ることであって、前記通信システムは、２線式通信バスを含み、前記マスタトランシーバは、前記２線式通信バス上で同期制御フレームを下流に周期的に送信する、入ることと、
前記通信システムにおいて、スイッチの作動を表す信号を検出することであって、前記スイッチは、前記マスタトランシーバから遠隔である、検出することと、
前記信号の検出に応答して、前記マスタトランシーバを前記低電力モードから抜け出させることと、を含む、方法。
前記スイッチは、緊急ボタンに関連付けられている、請求項２３に記載の方法。
前記通信システムは、車両内に含まれる、請求項２３または２４に記載の方法。