CN114253902A - 处理器峰值电流控制装置和方法 - Google Patents
处理器峰值电流控制装置和方法 Download PDFInfo
- Publication number
- CN114253902A CN114253902A CN202110963729.9A CN202110963729A CN114253902A CN 114253902 A CN114253902 A CN 114253902A CN 202110963729 A CN202110963729 A CN 202110963729A CN 114253902 A CN114253902 A CN 114253902A
- Authority
- CN
- China
- Prior art keywords
- peak power
- processor
- voltage
- power
- power limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
- H02J7/0071—Regulation of charging or discharging current or voltage with a programmable schedule
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Medical Informatics (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Artificial Intelligence (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
本公开涉及处理器峰值电流控制装置和方法。一种驱动器(例如,固件或软件),它改善了片上系统(SoC)在电池模式中的性能。该驱动器是峰值功率管理器(PPM),其允许了在电池模式中大幅提高SoC峰值功率极限水平(并从而提高极速模式性能)。PPM以防止系统意外关机(或者黑屏)的方式设置Vth阈值电压(平台将对SoC进行扼制的电压水平)。PPM根据阈值电压(Vth)计算Psoc,pk SoC峰值功率极限(例如,PL4)。这是两个依从的参数,如果一个被设置,则另一个可被计算出来。PPM的方案被用于基于系统参数,以及操作的历史,来最优地设置一个参数(Vth)。
Description
技术领域
本公开涉及处理器峰值电流控制装置和方法。
背景技术
随着每一代片上系统(SoC),SoC的峰值功率也在增大。SoC的最大功率(Pmax)受到导致SoC处的供应电压下降到低于最低允许阈值的IR下降的限制。Pmax设置了SoC的处理器核心的最大频率,并且直接影响SoC的性能。基于电池充电状态使用2s电池(和1s电池)改变平台级功率状态(例如,PL4状态),并且由电量计报告给定最低系统电压的峰值功率,这是一个挑战。当考虑到电池磨损、温度变化和充电状态时,在电池模式中维持SoC的性能(或者防止其大幅下降),是进一步的挑战。
发明内容
根据本公开的一方面,提供了一种方法,包括:计算作为以下各项的函数的当前阈值电压:电池空载电压,最大阈值电压,以及所述电池空载电压与先前阈值电压之间的电压间隙;计算处理器峰值功率极限,作为系统峰值功率极限,该系统峰值功率极限进而又是所述当前阈值电压的函数;将所述当前阈值电压发送到阈值电路;并且将所述处理器峰值功率极限发送到所述处理器,其中所述当前阈值电压设置阈值电压,所述阈值电压用于触发所述处理器的扼制以管理所述处理器的峰值功率。
根据本公开的一方面,提供了一种系统,包括:系统负载,其包括片上系统;电池,其具有电量计来提供电池空载电压;阈值电路,用于根据阈值扼制所述片上系统;存储器,用于存储最大阈值电压,以及所述电池空载电压与先前阈值电压之间的电压间隙;功率管理器,用于:计算作为以下各项的函数的当前阈值电压:所述电池空载电压,所述最大阈值电压,所述电压间隙;计算处理器峰值功率极限,作为系统峰值功率极限,该系统峰值功率极限进而又是所述当前阈值电压的函数;将所述当前阈值电压发送到所述阈值电路;并且将所述处理器峰值功率极限发送到所述片上系统,其中所述当前阈值电压设置阈值电压,所述阈值电压用于触发所述系统负载的扼制以管理所述系统负载的峰值功率。
根据本公开的一方面,提供了一种装置,包括:处理器;以及与所述处理器耦合的功率管理器,用于动态地调整确定何时扼制所述处理器的阈值电压,并且为所述处理器确定峰值功率极限以提高所述处理器的性能。
根据本公开的一方面,提供了一种机器可读介质,其上存储有机器可存储指令,所述指令当被执行时使得一个或多个机器执行如上所述的方法。
附图说明
通过以下给出的详细描述并且通过本公开的各种实施例的附图将更充分理解本公开的实施例,然而详细描述和附图不应当被理解为将本公开限制到特定实施例,而只是用于说明和理解的。
图1根据一些实施例图示了在不违反系统电压(Vsys)最低水平(Vsys,min)的情况下允许SoC峰值功率极限(Psoc,pk)高于电池持续峰值能力的方案的高级别体系结构。
图2A根据一些实施例图示了一图线,其示出了作为电池的充电状态的函数的电池空载电压和充电器阈值电压。
图2B根据一些实施例图示了一图线,其示出方案所允许的总电池峰值功率,以及充电器将进行扼制的功率水平。
图3根据一些实施例图示了在不违反系统电压(Vsys)最低水平(Vsys,min)的情况下允许SoC峰值功率极限(Psoc,pk)高于电池持续峰值能力的方法的流程图。
图4根据一些实施例图示了执行一种方案来在不违反系统电压(Vsys)最低水平(Vsys,min)的情况下允许SoC峰值功率极限(Psoc,pk)高于电池持续峰值能力的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
一些实施例描述了一种驱动器(例如,固件或软件),它改善了SoC在电池模式中的性能。驱动器是峰值功率管理器(Peak Power Manager,PPM),根据一些实施例,该峰值功率管理器允许在电池模式中大幅提高SoC峰值功率极限水平(并从而提高极速模式性能)。在一些实施例中,驱动器实现了功率扼制,并且是英特尔的动态调谐技术(Dynamic TuningTechnology,DTT)的一部分。在各种实施例中,峰值功率极限被称为PL4。然而,实施例适用于其他峰值功率极限。
在一些实施例中,峰值功率管理器以防止系统意外关机(或者黑屏)的方式设置Vth阈值电压(平台将对SoC进行扼制的电压水平)。在一些实施例中,峰值功率管理器根据阈值电压(Vth)计算Psoc,pk SoC峰值功率极限(例如,PL4)。这是两个依从的参数,如果一个被设置,则另一个可被计算出来。各种实施例的方案被用于基于系统参数,以及操作的历史,来最优地设置一个参数(Vth)。
在一些实施例中,提供了一种机器可读存储介质,其包括机器可执行指令,这些指令在被执行时使得一个或多个机器执行一种方法,包括计算作为电池空载电压、最大阈值电压和电池空载电压与先前阈值电压之间的电压间隙的函数的当前阈值电压。该方法还包括计算处理器峰值功率极限,作为系统峰值功率极限,而系统峰值功率极限进而又是当前阈值电压的函数。该方法还包括将当前阈值电压发送到阈值电路;并且将处理器峰值功率极限发送到处理器,其中,当前阈值电压设置阈值电压,所述阈值电压用于触发处理器的扼制以管理处理器的峰值功率。在一些实施例中,计算处理器峰值功率极限的方法包括计算作为以下各项的函数的系统峰值功率:当前阈值电压、电池空载电压、系统电力轨电容、系统电压下降至当前阈值电压以下与系统降低峰值功率之间的时间、电池电阻、以及系统电力轨的最低电压水平。在一些实施例中,计算处理器峰值功率极限的方法包括对系统峰值功率和平台其余部分的功率之间的差异进行缩放。在一些实施例中,对差异进行缩放的方法包括考虑电压调节器的功率转换损失。
在一些实施例中,该方法还包括将处理器峰值功率极限与最大功率峰值功率极限进行比较;并且如果处理器峰值功率极限大于最大功率峰值功率极限,则将处理器峰值功率极限设置到最大功率峰值功率极限。在一些实施例中,该方法还包括:将处理器峰值功率极限与最小功率峰值功率极限进行比较;并且如果处理器峰值功率极限小于最小功率峰值功率极限,则将处理器峰值功率极限设置到最小功率峰值功率极限。在一些实施例中,处理器峰值功率极限是在处理器被扼制之前电池和系统电力轨的电容器可以提供的瞬时峰值功率的上限。在一些实施例中,该方法还包括从电池的电量计读取电池空载电压,其中电池空载电压是运行时变量。在一些实施例中,该方法还包括,如果确定当处理器峰值功率极限越过处理器的峰值功率时处理器没有在扼制,则降低当前阈值电压。
当今,SoC被扼制到最低操作频率。一些实施例提供了一种方案来基于可用电池功率(变化缓慢)动态地计算扼制水平(Psoc,th)并且设置SoC扼制峰值功率(Psoc,th)。在一些实施例中,SoC的电源管理单元固件(FW)基于由峰值功率管理器提供的Psoc,th来决定频率和电压。在这种情况下,扼制事件对SoC性能的负面影响较小。当今,没有一个SoC允许系统的总峰值功率超过电池峰值功率能力,而不存在黑屏的风险。各种实施例提供了一种允许Pmax框架来进行操作的方案。其他技术效果将从各种附图和实施例中清楚显现。
在接下来的描述中,论述了许多细节以提供对本公开的实施例的更透彻说明。然而,本领域技术人员将会清楚,没有这些具体细节也可实现本公开的实施例。在其他情况下,以框图形式而不是详细示出公知的结构和设备,以避免模糊本公开的实施例。
注意,在实施例的相应附图中,以线条来表示信号。一些线条可能更粗,以指示更多的构成信号路径,和/或在一端或多端具有箭头,以指示主信息流方向。这种指示并不打算是限制性的。更确切地说,这些线条与一个或多个示范性实施例被联合使用来帮助更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号可实际上包括可在任一方向上行进并且可利用任何适当类型的信号方案来实现的一个或多个信号。
在整个说明书各处,以及在权利要求中,术语“连接”的意思是直接连接,例如连接的事物之间的电连接、机械连接或磁连接,没有任何中间设备。
术语“耦合”的意思是直接或间接连接,例如连接的事物之间的直接电连接、机械连接或磁连接,或者通过一个或多个无源或有源中间设备的间接连接。
这里的术语“邻近”一般指的是一个事物的位置与另一事物挨着(例如,紧挨着或者接近并且其间有一个或多个事物)或者毗邻(例如,与其邻接)。
术语“电路”或“模块”可以指被布置为与彼此合作来提供期望的功能的一个或多个无源和/或有源组件。
术语“信号”可以指至少一个电流信号、电压信号、磁信号或者数据/时钟信号。“一”和“该”的含义包括多数指代。“在……中”的含义包括“在……中”和“在……上”。
术语“模拟信号”是任何这样的连续信号:对于该连续信号,该信号的时变特征(变量)是某个其他时变量的表示,即,类似于另一时变信号。
术语“数字信号”是这样的物理信号:其是例如任意比特流的或者数字化的(采样并且模数转换的)模拟信号的离散值(量化离散时间信号)的序列的表示。
术语“缩放”一般是指将某个设计(图解和布局)从一个工艺技术转换到另一个工艺技术并且可随后减小布局面积。在一些情况下,缩放也指从一个工艺技术到另一个工艺技术扩大设计的规模并且可随后增大布局面积。术语“缩放”一般也指在同一技术节点内缩小或扩大布局和器件的规模。术语“缩放”还可以指相对于另一参数(例如电力供应水平)调整(例如,减慢或加速——即分别是缩小或放大)信号频率。
术语“基本上”、“接近”、“大致”、“近似”和“大约”一般指在目标值的+/-10%内。
除非另有指明,否则使用序数形容词“第一”、“第二”和“第三”等等来描述共同对象只是表明相似对象的不同实例被引用,而并不打算暗示这样描述的对象必须在时间上、空间上、排名上或者以任何其他方式处于给定的序列中。
对于本公开而言,短语“A和/或B”和“A或B”的意思是(A)、(B)或者(A和B)。对于本公开而言,短语“A、B和/或C”的意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
说明书中和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等等(如果有的话)是用于描述性目的的,而并不一定用于描述永久的相对位置。
要指出,附图的具有与任何其他附图的元素相同的标号(或名称)的那些元素可按与所描述的相似的任何方式来操作或工作,但不限于此。
对于实施例而言,这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(metal oxide semiconductor,MOS)晶体管或其衍生物,其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物也包括三栅和FinFET晶体管、全包围栅圆柱体晶体管、隧道效应FET(Tunneling FET,TFET)、方形线晶体管、或者矩形带状晶体管、铁电FET(ferroelectric FET,FeFET)或者像碳纳米管或自旋器件之类的实现晶体管功能的其他器件。MOSFET对称源极和漏极端子即是相同的端子并且在这里可被互换使用。另一方面,TFET器件具有非对称源极和漏极端子。本领域技术人员将会明白,在不脱离本公开的范围的情况下,可以使用其他晶体管,例如双极结晶体管(BJT PNP/NPN)、BiCMOS、CMOS等等。
图1根据一些实施例图示了在不违反系统电压(Vsys)最低水平(Vsys,min)的情况下允许SoC峰值功率极限(Psoc,pk)高于电池持续峰值能力的方案的高级别体系结构100。体系结构100包括软件(SW)或固件(FW)101和硬件(HW)102组件。在各种实施例中,FW 101包括峰值功率管理器(PPM)103,它管理系统负载106的峰值功率性能。在这个简化的体系结构中,HW 102包括电池组104、阈值电路105、系统负载106、存储装置107、系统电阻Rsys、以及系统电容Csys。在一些实施例中,电池组104包括电池电量计104a和一个或多个电池单元104b。这里,一个或多个电池单元被建模为具有电池电阻Rbat、电压源Voc和包括电阻器Rtr和电容器Ctr的RC电路的Thevenin等效电路。阈值电路105包括用于存储阈值Vth的寄存器105a(或者非易失性存储器),和比较器105b。系统负载106包括SoC 106a(例如,图4的SoC)和其他系统组件106b。存储装置107可以是硬盘、非易失性存储器或者易失性存储器。
在一些实施例中,电池电量计104a向PPM 103报告电池空载电压(Vbat,nl)和Rbat(电池路径上的电池组侧阻抗)。在一些实施例中,电池电量计104a测量电池组104的电压和电流,以估计Rbat和Vbat,nl的运行时值。注意,电量计104a报告电池单元104b的一阶Thevenin等效模型的参数。这里,Vbat,nl是没有负载时的电池瞬时电压,并且Rbat是单元104b和沿着电池路径的组件(例如隔离MOSFET)的欧姆电阻。在一些示例中,代表瞬态行为的极化RC电路Rtr和Ctr不由电量计104a报告,因为它们可能不被峰值功率管理器103进行的计算所使用。
在一些实施例中,峰值功率管理器103是计算Psoc,pk(SoC峰值功率极限)和Vth(用于触发扼制信号的阈值电压)的软件。如果Vsys(系统电压)下降到Vth以下(由于系统负载消耗的高功率),那么比较器105b(在扼制硬件电路105中)断言扼制信号以降低SoC的峰值功率。
在一些实施例中,存储设备107提供与系统相关的参数,例如但不限于Csys(系统轨上的总电容);Rsys(系统侧的电池路径阻抗,即非电池组电阻);Vsys,min(系统轨最低电压);Vth,max(用于触发扼制信号的阈值电压的最大水平);Prop(平台其余部分的峰值功率);Vth,gap(Vbat,nl和Vth之间的增量);Δt(系统电压下降到低于Vth和SoC由于扼制信号断言而降低峰值功率之间的时间);以及ηVR(电压调节器VR功率转换损失)。
在各种实施例中,PPM 103选择并向HW 102提供Psoc,pk(SoC峰值功率极限)和Vth(用于触发扼制信号的阈值电压)。更高的Psoc,pk水平将意味着更高的Vth水平,反之亦然。更高的Vth电平意味着触发扼制的阈值更高。在一些实施例中,峰值功率管理器103包括一种算法,该算法使用参数Vth,gap,该参数被用于设置Vbat,nl(电池空载电压)和Vth(用于触发SoC的扼制信号的阈值电压)之间的增量(差异)。PPM 103允许系统设计者调整一个参数(例如,Vth,gap),以优化不同的电池充电状态和不同应用及基准的性能。
在一些实施例中,Vth,gap也可以被峰值功率管理器103或其他SW驱动器基于扼制事件的数目来进一步自动调整。例如,如果SoC 106a从未扼制,则这清楚表明Vth,gap被设置得太高,并且Vth,gap可被设置得更低——这可能是由于低应用比率,RoP(平台的其余部分或其他系统组件)106b消耗低功率,或者某些系统参数比初始预期的更好。
考虑到SoC峰值功率极限值Psoc,pk受到如下给出的Vth设置的上限的约束:
Vth=min(Vth,max,Vbat,nl-Vth,gap) (公式1)
其中Vth,max是平台扼制电路105可以设置的最大Vth值,Vbat,nl是电池瞬时空载电压,Vth,gap是Vth和Vbat,nl之间的电压裕量。
在一些实施例中,Vth,max是由存储装置107提供的静态变量。在其他实施例中,Vth,max是由存储装置107提供的可编程变量。在一些实施例中,Vbat,nl是由平台电池电量计104a提供的运行时变量。在一些实施例中,Vth,gap是由存储装置107提供的静态变量。在一些实施例中,Vth,gap可以在运行时被推翻以实现性能优化。在一些实施例中,Vth,gap是可编程的变量。
对于Vth设置的给定上限,PPM 103确定在扼制信号断言之前可由电池和系统轨电容器提供的系统瞬时峰值功率Psys,pk的上限。在一些实施例中,PPM 103确定Psys,pk为:
其中,Vth是公式1中给出的设置;Vsys,min是系统轨的最低电压水平;Δt是系统电压下降到低于Vth和SoC降低峰值功率(由于扼制信号断言)之间的时间,Csys是系统轨上的总电容,Rbat是电池欧姆电阻。在一些实施例中,Vsys,min是由存储装置107提供的静态或可编程变量。在一些实施例中,Δt是由存储装置107提供的静态或可编程变量。在一些实施例中,Csys是由存储装置107提供的静态或可编程变量。在一些实施例中,Rbat是由平台电量计104a提供的运行时变量。
在一些实施例中,PPM 103通过从系统功率中减去平台其余部分的功率来确定SoC峰值功率极限Psoc,pk(通过HW/SW接口写入到SoC的值):
Psoc,pk=ηVR(Psys,pk-Prop) (公式3)
其中Psys,pk是由公式2给出的在扼制信号断言之前电池104和系统轨电容器可提供的瞬时峰值功率的上限,Prop是平台其余部分的功率,并且ηVR是缩放因子(通常用于考虑电压调节器VR功率转换损失)。在一些实施例中,Prop是由存储装置提供的静态或可编程变量。在一些实施例中,ηVR是由存储装置提供的静态或可编程变量。
在一些实施例中,一旦使用公式3计算出Psoc,pk值,峰值功率管理器103就会比较并将Psoc,pk值限幅到上界值Psoc,pk,max和下界值Psoc,pk,min。如果Psoc,pk值被限幅到极限(Psoc,pk,max和Psoc,pk,min),那么Vth值可被重新计算。在一些实施例中,利用以下公式,Psys,pk瞬时峰值功率被重新评估,其中Psys,pk可由电池104和系统轨电容器Csys在快速PROCHOT#断言前提供:
Psys,pk=Psoc,pk/ηVR+Prop (公式4)
其中Psoc,pk是被限幅到极限(Psoc,pk,max和Psoc,pk,min)的SoC峰值功率极限;ηVR是缩放因子(通常用于考虑电压调节器VR功率转换损失),是由存储装置107提供的静态或可编程的变量。
使用系统峰值功率Psys,pk,我们可以获得Vth设置
其中,Psys,pk是公式4中给出的在扼制信号断言之前电池和系统轨电容器Csys可提供的瞬时峰值功率的上限。
图2A根据一些实施例图示了图线200,其示出了作为电池104的充电状态的函数的电池空载电压(曲线201)和充电器阈值电压(曲线202)。在这个示例中,电池空载电压和阈值电压之间的最小差异是0.5V。
图2B根据一些实施例图示了图线220,其示出方案所允许的总电池峰值功率(曲线221),以及充电器将进行扼制的功率水平(曲线222)。这里,直到大约40%的充电状态为止,CPU将是完全的性能。在各种实施例中,基于扼制事件的数目来动态地调整空载电池电压和阈值电压之间的电压增量。因此,当处于较低的充电状态时,CPU可能被扼制。
图3根据一些实施例图示了在不违反系统电压(Vsys)最低水平(Vsys,min)的情况下允许SoC峰值功率极限(Psoc,pk)高于电池持续峰值能力的方法的流程图300。虽然按特定顺序图示了各块,但顺序是可被修改的。例如,在一些实施例中,一些块可在其他块之前被执行,而一些块可被并行或同时执行。在各种实施例中,这里图示的块由PPM 103执行。例如,提供了当被处理器(例如,SoC)执行时使得PPM 103执行流程图300的方法的机器可读指令。参考图1描述操作的细节。
在块301,计算公式1以确定作为Vbat,n1、Vth,gap和Vth,max的函数的Vth。在块302,计算公式2以计算作为以下项的函数的Psys,pk:Vth;Vbat,n1;Csys;增量T(Δt);Rbatl Vsys,min。在块303,计算公式3以计算作为以下项的函数的Psoc,pk:Psys,pk;Prop;以及ηVR。在块304,确定Psoc,pk是否大于Psoc,pk,max。如果Psoc,pk大于Psoc,pk,max,则该过程前进到块305,在这里Psoc,pk被设置为Psoc,pk,max,并且该过程前进到块308。如果Psoc,pk小于或等于Psoc,pk,max,则该过程前进到块306。在块306,确定Psoc,pk是否小于Psoc,pk,min。如果Psoc,pk小于Psoc,pk,min,则该过程前进到块307,在这里Psoc,pk被设置为Psoc,pk,min,并且该过程前进到块308。如果Psoc,pk小于或等于Psoc,pk,max,则该过程前进到块310。
在块308,计算公式4以计算作为以下项的函数的Psys,pk:Psoc;Prop;以及ηVR。在块309,计算公式5以计算作为以下项的函数的Vth:Psys,pk;Vbat,nl;Csys;ΔT;Rbat;以及Vsys,min。在块310,PPM 103将计算出的Vth发送到扼制HW电路105。在块311,PPM 103将计算出的Psoc,pk发送到SoC。这样,通过动态调整Vth和Psoc,pk,就可以防止系统意外关机(或黑屏)。
图4根据一些实施例图示了执行一种方案来在不违反系统电压(Vsys)最低水平(Vsys,min)的情况下允许SoC峰值功率极限(Psoc,pk)高于电池持续峰值能力的智能设备或计算机系统或SoC(片上系统)。在一些实施例中,设备2400表示适当的计算设备,例如计算平板、移动电话或智能电话、膝上型电脑、桌面型电脑、物联网(Internet-of-Things,IOT)设备、服务器、可穿戴设备、机顶盒、具备无线能力的电子阅读器,等等。将会理解,某些组件被概括示出,并且在设备2400中没有示出这种设备的所有组件。
在一示例中,设备2400包括SoC(片上系统)2401。SoC 2401的示例边界在图4中利用虚线图示,其中一些示例组件被图示为包括在SoC2401内——然而,SoC 2401可包括设备2400的任何适当组件。
在一些实施例中,设备2400包括处理器2404。处理器2404可包括一个或多个物理设备,例如微处理器、应用处理器、微控制器、可编程逻辑器件、处理核心、或者其他处理装置。处理器2404执行的处理操作包括对其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括关于与人类用户或与其他设备的I/O(输入/输出)的操作、关于功率管理的操作、关于将计算设备2400连接到另一设备的操作,等等。处理操作还可包括关于音频I/O和/或显示I/O的操作。
在一些实施例中,处理器2404包括多个处理核心(也称为核心)2408a、2408b、2408c。虽然在图4中只图示了三个核心2408a、2408b、2408c,但处理器2404可包括任何其他适当数目的处理核心,例如数十个或者甚至数百个处理核心。处理器核心2408a、2408b、2408c可被实现在单个集成电路(IC)芯片上。另外,芯片可包括一个或多个共享和/或私有缓存、总线或互连、图形和/或存储器控制器,或者其他组件。
在一些实施例中,处理器2404包括缓存2406。在一示例中,缓存2406的一些区段可专用于个体核心2408(例如,缓存2406的第一区段专用于核心2408a,缓存2406的第二区段专用于核心2408b,等等依此类推)。在一示例中,缓存2406的一个或多个区段可以是两个或更多个核心2408之间共享的。缓存2406可被分割成不同的级别,例如第1级(L1)缓存、第2级(L2)缓存、第3级(L3)缓存,等等。
在一些实施例中,处理器核心2404可包括取得单元来取得指令(包括具有条件分支的指令)来供核心2404执行。可以从诸如存储器2430之类的任何存储设备取得指令。处理器核心2404也可包括解码单元来对取得的指令解码。例如,解码单元可将取得的指令解码成多个微操作。处理器核心2404可包括调度单元来执行与存储经解码的指令相关联的各种操作。例如,调度单元可保存来自解码单元的数据,直到指令准备好派谴为止,例如,直到解码的指令的所有源值变得可用为止。在一个实施例中,调度单元可调度和/或发出(或派谴)解码的指令到执行单元以便执行。
执行单元可在派谴的指令被解码(例如,被解码单元解码)和派谴(例如,被调度单元派谴)之后执行这些指令。在一实施例中,执行单元可包括多于一个执行单元(例如,成像计算单元、图形计算单元、通用计算单元,等等)。执行单元也可执行各种算术操作,例如加法、减法、乘法和/或除法,并且可包括一个或多个算术逻辑单元(arithmetic logic unit,ALU)。在一实施例中,协处理器(未示出)可联合执行单元执行各种算术操作。
另外,执行单元可无序执行指令。因此,处理器核心2404在一个实施例中可以是无序处理器核心。处理器核心2404也可包括引退单元。引退单元可在执行的指令被提交之后引退这些指令。在一实施例中,执行的指令的引退可导致处理器状态被从指令的执行提交、指令使用的物理寄存器被解除分配,等等。处理器核心2404还可包括总线单元来使能处理器核心2404的组件和其他组件之间经由一个或多个总线的通信。处理器核心2404还可包括一个或多个寄存器来存储被核心2404的各种组件访问的数据(例如与指派的app优先级和/或子系统状态(模式)关联有关的值)。
在一些实施例中,设备2400包括连通性电路2431。例如,连通性电路2431包括硬件设备(例如,无线和/或有线连接器和通信硬件)和/或软件组件(例如,驱动器、协议栈),来例如使得设备2400能够与外部设备通信。设备2400可与诸如其他计算设备、无线接入点或基站等等之类的外部设备分离。
在一示例中,连通性电路2431可包括多个不同类型的连通性。概括而言,连通性电路2431可包括蜂窝连通性电路、无线连通性电路,等等。连通性电路2431的蜂窝连通性电路一般指的是由无线运营商提供的蜂窝网络连通性,例如经由以下所列项来提供:GSM(global system for mobile communications,全球移动通信系统)或者变体或衍生物,CDMA(code division multiple access,码分多址接入)或者变体或衍生物,TDM(timedivision multiplexing,时分复用)或者变体或衍生物,第3代合作伙伴计划(3rdGeneration Partnership Project,3GPP)通用移动电信系统(Universal MobileTelecommunications Systems,UMTS)系统或者变体或衍生物,3GPP长期演进(Long-TermEvolution,LTE)系统或者变体或衍生物,3GPP LTE高级版(LTE-Advanced,LTE-A)系统或者变体或衍生物,第五代(5G)无线系统或者变体或衍生物,5G移动网络系统或者变体或衍生物,5G新无线电(New Radio,NR)系统或者变体或衍生物,或者其他蜂窝服务标准。连通性电路2431的无线连通性电路(或无线接口)指的是非蜂窝的无线连通性,并且可包括个人区域网(例如蓝牙、近场等等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax),和/或其他无线通信。在一示例中,连通性电路2431可包括网络接口,例如有线或无线接口,例如,使得系统实施例可被包含到无线设备(例如,蜂窝电话或个人数字助理)中。
在一些实施例中,设备2400包括控制中枢2432,该控制中枢2432表示关于与一个或多个I/O设备的交互的硬件设备和/或软件组件。例如,处理器2404可经由控制中枢2432与显示器2422、一个或多个外围设备2424、存储设备2428、一个或多个其他外部设备2429等等中的一个或多个通信。控制中枢2432可以是芯片集、平台控制中枢(Platform ControlHub,PCH),等等。
例如,控制中枢2432图示了连接到设备2400的附加设备的一个或多个连接点,例如,通过这些附加设备用户可与系统交互。例如,可附接到设备2400的设备(例如,设备2429)包括麦克风设备、扬声器或立体声系统、音频设备、视频系统或其他显示设备、键盘或小键盘设备或者用于特定应用的其他I/O设备,例如读卡器或其他设备。
如上所述,控制中枢2432可与音频设备、显示器2422等等交互。例如,通过麦克风或其他音频设备的输入可为设备2400的一个或多个应用或功能提供输入或命令。此外,取代显示输出,或者除了显示输出以外,可提供音频输出。在另一示例中,如果显示器2422包括触摸屏,则显示器2422也充当输入设备,该输入设备可至少部分由控制中枢2432管理。在计算设备2400上也可以有额外的按钮或开关来提供由控制中枢2432管理的I/O功能。在一个实施例中,控制中枢2432管理诸如加速度计、相机、光传感器或其他环境传感器之类的设备,或者可被包括在设备2400中的其他硬件。输入可以是直接用户交互的一部分,以及向系统提供环境输入以影响其操作(例如对噪声的过滤,调整显示器以进行亮度检测,对相机应用闪光灯,或者其他特征)。
在一些实施例中,控制中枢2432可利用任何适当的通信协议(例如PCIe(Peripheral Component Interconnect Express,快速外围组件互连)、USB(UniversalSerial Bus,通用串行总线)、Thunderbolt、高清晰度多媒体接口(High DefinitionMultimedia Interface,HDMI)、Firewire,等等)耦合到各种设备。
在一些实施例中,显示器2422表示提供视觉和/或触觉显示来供用户与设备2400交互的硬件(例如,显示设备)和软件(例如,驱动器)组件。显示器2422可包括显示接口、显示屏和/或用于向用户提供显示器的硬件设备。在一些实施例中,显示器2422包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。在一示例中,显示器2422可直接与处理器2404通信。显示器2422可以是像在移动电子设备或膝上型电脑设备中那样的内部显示设备或者经由显示接口(例如,DisplayPort等等)附接的外部显示设备中的一个或多个。在一个实施例中,显示器2422可以是头戴式显示器(head mounted display,HMD),例如立体显示设备,来用于虚拟现实(virtual reality,VR)应用或增强现实(augmented reality,AR)应用中。
在一些实施例中,虽然在附图中没有图示,但除了处理器2404以外(或者取代处理器2404),设备2400还可包括图形处理单元(Graphics Processing Unit,GPU),该图形处理单元包括一个或多个图形处理核心,其可控制在显示器2422上显示内容的一个或多个方面。
控制中枢2432(或者平台控制器中枢)可包括硬件接口和连接器,以及软件组件(例如,驱动器、协议栈),来进行例如到外围设备2424的外围连接。
将会理解,设备2400既可以是其他计算设备的外围设备,也可以有外围设备连接到它。设备2400可具有“坞接”连接器来连接到其他计算设备,以便例如管理(例如,下载和/或上传、改变、同步)设备2400上的内容。此外,坞接连接器可允许设备2400连接到某些外设,这些外设允许计算设备2400控制例如到视听或其他系统的内容输出。
除了专属坞接连接器或其他专属连接硬件以外,设备2400还可经由常见的或者基于标准的连接器来进行外围连接。常见类型可包括通用串行总线(Universal Serial Bus,USB)连接器(其可包括多种不同硬件接口中的任何一种)、包括MiniDisplayPort(MDP)的DisplayPort,高清晰度多媒体接口(High Definition Multimedia Interface,HDMI)、Firewire或者其他类型。
在一些实施例中,连通性电路2431可耦合到控制中枢2432,例如除了直接耦合到处理器2404以外或者取代直接耦合到处理器2404。在一些实施例中,显示器2422可耦合到控制中枢2432,例如除了直接耦合到处理器2404以外或者取代直接耦合到处理器2404。
在一些实施例中,设备2400包括经由存储器接口2434耦合到处理器2404的存储器2430。存储器2430包括用于存储设备2400中的信息的存储器设备。
在一些实施例中,存储器2430包括装置来维持稳定钟控,如参考各种实施例所述。存储器可包括非易失性存储器设备(如果到存储器设备的电力中断,则状态不会变化)和/或易失性存储器设备(如果到存储器设备的电力中断,则状态不确定)。存储器设备2430可以是动态随机访问存储器(dynamic random-access memory,DRAM)设备、静态随机访问存储器(static random-access memory,SRAM)设备、闪存设备、相变存储器设备或者具有适当的性能来用作进程存储器的某种其他存储器设备。在一个实施例中,存储器2430可充当设备2400的系统存储器,以存储数据和指令来在一个或多个处理器2404执行应用或进程时使用。存储器2430可存储应用数据、用户数据、音乐、照片、文档或其他数据,以及与设备2400的应用和功能的执行有关的系统数据(无论是长期的还是暂时的)。
各种实施例和示例的元素也可以被提供作为用于存储计算机可执行指令(例如,实现本文论述的任何其他过程的指令)的机器可读介质(例如,存储器2430)。机器可读介质(例如,存储器2430)可包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(phase change memory,PCM)或者适合用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如,本公开的实施例可作为计算机程序(例如,BIOS)被下载,该计算机程序可经由通信链路(例如,调制解调器或网络连接)借由数据信号被从远程计算机(例如,服务器)传送到作出请求的计算机(例如,客户端)。
在一些实施例中,设备2400包括温度测量电路2440,例如用于测量设备2400的各种组件的温度。在一示例中,温度测量电路2440可被嵌入,或者耦合或附接到其温度要被测量和监视的各种组件。例如,温度测量电路2440可测量核心2408a、2408b、2408c、电压调节器2414、存储器2430、SoC 2401的主板和/或设备2400的任何适当组件中的一个或多个的温度(或者其内的温度)。
在一些实施例中,设备2400包括功率测量电路2442,例如用于测量设备2400的一个或多个组件消耗的功率。在一示例中,除了测量功率以外,或者取代测量功率,功率测量电路2442还可测量电压和/或电流。在一示例中,功率测量电路2442可被嵌入,或者耦合或附接到其功率、电压和/或电流消耗要被测量和监视的各种组件。例如,功率测量电路2442可测量由一个或多个电压调节器2414供应的功率、电流和/或电压、供应到SoC 2401的功率、供应到设备2400的功率、由设备2400的处理器2404(或任何其他组件)消耗的功率,等等。
在一些实施例中,设备2400包括一个或多个电压调节器电路,一般称为电压调节器(voltage regulator,VR)2414。VR 2414按适当的电压水平生成信号,这些信号可被供应来操作设备2400的任何适当组件。仅作为示例,VR 2414被图示为向设备2400的处理器2404供应信号。在一些实施例中,VR 2414接收一个或多个电压标识(Voltage Identification,VID)信号,并且基于VID信号生成处于适当水平的电压信号。对于VR 2414可利用各种类型的VR。例如,VR 2414可包括“降压”VR、“升压”VR、降压和升压VR的组合、低压差(lowdropout,LDO)调节器、开关DC-DC调节器、基于恒定导通时间控制器的DC-DC调节器,等等。降压VR一般用于其中输入电压需要被以小于单位一的比率变换成输出电压的电力输送应用中。升压VR一般用于其中输入电压需要被以大于单位一的比率变换成输出电压的电力输送应用中。在一些实施例中,每个处理器核心具有其自己的VR,该VR被PCU 2410a/b和/或PMIC 2412控制。在一些实施例中,每个核心具有分布式LDO的网络来提供对功率管理的高效控制。LDO可以是数字的、模拟的或者是数字或模拟LDO的组合。在一些实施例中,VR 2414包括电流跟踪装置来测量通过(一个或多个)电力供应轨的电流。
在一些实施例中,VR 2414包括数字控制方案,来管理比例-积分-微分(proportional-integral-derivative,PID)滤波器(也被称为数字III型补偿器)的状态。数字控制方案控制PID滤波器的积分器实现饱和占空比的非线性控制,在此期间PID的比例和微分项被设置为0,而积分器及其内部状态(先前值或存储器)被设置为作为当前标称占空比加上deltaD之和的占空比。deltaD是用于从ICCmin到ICCmax调节电压调节器的最大占空比增量,并且是可以在流片后设置的配置寄存器。状态机从非线性全开状态(这使输出电压Vout回到调节窗口)转移到维持输出电压略高于所需参考电压Vref的开环占空比。在按指令的占空比的这个开环状态中经过一段时间后,状态机于是缓降开环占空比值,直到输出电压接近指令的Vref为止。这样,来自VR 2414的输出供应上的输出颤振被完全消除(或者基本消除),并且只有一个单一的欠冲转变,这可导致基于比较器延迟和带有可用输出解耦电容的负载的di/dt的保证Vmin。
在一些实施例中,设备2400包括一个或多个时钟生成器电路,一般称为时钟生成器2416。时钟生成器2416可按适当的频率水平生成时钟信号,这些信号可被供应给设备2400的任何适当组件。仅作为示例,时钟生成器2416被图示为向设备2400的处理器2404供应时钟信号。在一些实施例中,时钟生成器2416接收一个或多个频率标识(FrequencyIdentification,FID)信号,并且基于FID信号以适当的频率生成时钟信号。
在一些实施例中,设备2400包括向设备2400的各种组件供应电力的电池2418。仅作为示例,电池2418被图示为在向处理器2404供应电力。虽然在附图中没有图示,但设备2400可包括充电电路,以例如基于从交流电(Alternating Current,AC)适配器接收的AC电力供应来对电池再充电。在一些实施例中,电池2418包括电池子系统,该电池子系统包括电池控制和驱动器MOS(DrMOS)块。
在一些实施例中,充电电路(例如,2418)包括降压-升压转换器。这个降压-升压转换器包括DrMOS或者DrGaN器件,用于替代传统降压-升压转换器的半桥。这里的各种实施例是参考DrMOS来描述的。然而,实施例也适用于DrGaN。DrMOS器件由于降低了寄生性和优化了MOSFET封装,因此允许了更好的功率转换效率。由于死区时间管理是在DrMOS内部的,因此死区时间管理比传统的降压-升压转换器更准确,从而使转换效率更高。更高的操作频率允许了更小的电感器尺寸,这进而又降低了包括基于DrMOS的降压-升压转换器的充电器的z高度。各种实施例的降压-升压转换器包括用于DrMOS器件的双折自举(dual-foldedbootstrap)。在一些实施例中,除了传统的自举电容器以外,还添加了折叠式自举电容器,这些折叠式自举电容器将电感器节点交叉耦合到两组DrMOS开关。
在一些实施例中,设备2400包括功率控制单元(Power Control Unit,PCU)2410(也称为功率管理单元(Power Management Unit,PMU)、功率控制器,等等)。在一示例中,PCU 2410的一些部分可由一个或多个处理核心2408实现,并且PCU 2410的这些部分被利用虚线框来象征性图示并且被标注为PCU 2410a。在一示例中,PCU 2410的一些其他部分可在处理核心2408外部实现,并且PCU 2410的这些部分被利用虚线框来象征性图示并且被标注为PCU 2410b。PCU 2410可为设备2400实现各种功率管理操作。PCU 2410可包括硬件接口、硬件电路、连接器、寄存器等等,以及软件组件(例如,驱动器、协议栈),来为设备2400实现各种功率管理操作。
在一些实施例中,设备2400包括功率管理集成电路(Power ManagementIntegrated Circuit,PMIC)2412,以例如为设备2400实现各种功率管理操作。在一些实施例中,PMIC 2412是可重配置功率管理IC(Reconfigurable Power Management IC,RPMIC)和/或IMVP(Mobile Voltage Positioning,移动电压定位)。在一示例中,PMIC在与处理器2404分离的IC芯片内。这可为设备2400实现各种功率管理操作。PMIC 2412可包括硬件接口、硬件电路、连接器、寄存器等等,以及软件组件(例如,驱动器、协议栈),来为设备2400实现各种功率管理操作。
在一示例中,设备2400包括PCU 2410或PMIC 2412中的一者或两者。在一示例中,PCU 2410或者PMIC 2412中的任何一者可在设备2400中不存在,因此这些组件是利用虚线来图示的。
设备2400的各种功率管理操作可由PCU 2410、由PMIC 2412或者由PCU 2410和PMIC 2412的组合来执行。例如,PCU 2410和/或PMIC 2412可为设备2400的各种组件选择功率状态(例如,P状态)。例如,PCU 2410和/或PMIC 2412可为设备2400的各种组件选择功率状态(例如,根据ACPI(Advanced Configuration and Power Interface,高级配置和电力接口)规范)。仅作为示例,PCU 2410和/或PMIC 2412可使得设备2400的各种组件转变到休眠状态、转变到活跃状态、转变到适当的C状态(例如,C0状态,或者另一适当的C状态,根据ACPI规范),等等。在一示例中,PCU 2410和/或PMIC 2412可控制由VR 2414输出的电压和/或由时钟生成器输出的时钟信号的频率,例如分别通过输出VID信号和/或FID信号。在一示例中,PCU 2410和/或PMIC 2412可控制电池功率使用、电池2418的充电以及与功率节省操作有关的特征。
时钟生成器2416可包括锁相环(phase locked loop,PLL)、锁频环(frequencylocked loop,FLL)或者任何适当的时钟源。在一些实施例中,处理器2404的每个核心具有其自己的时钟源。这样,每个核心可按独立于其他核心的操作频率的频率来操作。在一些实施例中,PCU 2410和/或PMIC 2412执行自适应或者动态频率缩放或调整。例如,如果核心没有以其最大功率消耗阈值或极限在操作,则可增大该处理器核心的时钟频率。在一些实施例中,PCU 2410和/或PMIC 2412确定处理器的每个核心的操作条件,并且当PCU 2410和/或PMIC 2412确定核心在以低于目标性能水平操作时,机会主义地调整该核心的频率和/或供电电压,而核心钟控源(例如,该核心的PLL)不会失去锁定。例如,如果核心在从电力供应轨汲取电流,该电流小于为该核心或处理器2404分配的总电流,则PCU2410和/或PMIC 2412可临时增大对于该核心或处理器2404的功率汲取(例如,通过增大时钟频率和/或电力供应电压水平),使得该核心或处理器2404可以按更高的性能水平来运转。这样,可以为处理器2404临时增大电压和/或频率,而不会违反产品可靠性。
在一示例中,PCU 2410和/或PMIC 2412可例如至少部分基于从功率测量电路2442、温度测量电路2440接收测量、接收电池2418的充电水平和/或接收可用于功率管理的任何其他适当的信息,来执行功率管理操作。为此,PMIC 2412通信地耦合到一个或多个传感器来感测/检测对于系统/平台的功率/热行为具有影响的一个或多个因素中的各种值/变化。一个或多个因素的示例包括电流、电压垂落、温度、操作频率、操作电压、功率消耗、核心间通信活动,等等。这些传感器中的一个或多个可设在计算系统的一个或多个组件或者逻辑/IP块的物理近邻(和/或与其热接触/耦合)。此外,(一个或多个)传感器在至少一个实施例中可直接耦合到PCU 2410和/或PMIC 2412以允许PCU 2410和/或PMIC 2412至少部分基于由这些传感器中的一个或多个检测到的(一个或多个)值来管理处理器核心能量。
还图示了设备2400的示例软件栈(虽然没有图示该软件栈的所有元素)。仅作为示例,处理器2404可执行应用程序2450、操作系统2452、一个或多个功率管理(PowerManagement,PM)特定应用程序(例如,一般称为PM应用2458),等等。PM应用2458也可被PCU2410和/或PMIC 2412执行。OS 2452也可包括一个或多个PM应用2456a、2456b、2456c。OS2452也可包括各种驱动器2454a、2454b、2454c等等,其中一些可以专用于功率管理目的。在一些实施例中,设备2400还可包括基本输入/输出系统(Basic Input/output System,BIOS)2420。BIOS 2420可与OS 2452通信(例如,经由一个或多个驱动器2454),与处理器2404通信,等等。
例如,PM应用2458、2456、驱动器2454、BIOS 2420等等中的一个或多个可用于实现功率管理特定任务,例如控制设备2400的各种组件的电压和/或频率,控制设备2400的各种组件的唤醒状态、休眠状态和/或任何其他适当的功率状态,控制电池功率使用、电池2418的充电、与功率节省操作有关的特征,等等。
在一些实施例中,电池2418是锂金属电池,具有压力室,以使得电池上的压力均匀。压力室由金属板(例如均压板)支撑,金属板用于给电池均匀的压力。压力室可包括受压气体、弹性材料、弹簧板,等等。压力室的外皮可以自由弯曲,其边缘受到(金属)外皮的约束,但仍在压缩电池单元的板上施加均匀的压力。压力室给电池以均匀的压力,这用于实现高能量密度的电池,例如,电池寿命增加20%。
在一些实施例中,在PCU 2410a/b上执行的pCode具有为pCode的运行时支持实现额外的计算和遥测资源的能力。这里,pCode指的是由PCU 2410a/b执行以管理2401的性能的固件。例如,pCode可为处理器设置频率和适当的电压。pCode的一部分是可经由OS 2452来访问的。在各种实施例中,提供了机制和方法,这些机制和方法基于工作负载、用户行为和/或系统条件来动态地改变能量性能偏好(Energy Performance Preference,EPP)值。在OS 2452和pCode之间可能有定义明确的接口。该接口可允许或者促进几个参数的软件配置和/或可向pCode提供提示。作为示例,一EPP参数可告知pCode算法是性能还是电池寿命更重要。
这种支持也可由OS 2452完成,其方式是将机器学习支持包括为OS2452的一部分,并且通过机器学习预测来调整OS提示给硬件(例如,SoC 2401的各种组件)的EPP值,或者通过以与动态调谐技术(Dynamic Tuning Technology,DTT)驱动器所做的类似的方式将机器学习预测递送给pCode。在这种模型中,OS 2452可看到与DTT可用的相同的遥测集合。作为DTT机器学习提示设置的结果,pCode可调整其内部算法,以实现激活类型的机器学习预测之后的最优功率和性能结果。作为示例,pCode可增大对处理器利用率变化的责任,以使能对用户活动的快速响应,或者可通过减小对处理器利用率的责任或者通过调整能量节省优化以节省更多的功率和增大性能损失来增大对于能量节省的偏向。这种方案可促进节省更多的电池寿命,以防使能的活动的类型相对于系统能够使能的失去一些性能水平。pCode可包括用于动态EPP的算法,该算法可取得两个输入,一个来自OS 2452,另一个来自软件,例如DTT,并且可以选择性地选择提供更高的性能和/或响应性。作为此方法的一部分,pCode可在DTT中使能一个选项来对于不同类型的活动为DTT调整其反应。
在一些实施例中,pCode改善了SoC在电池模式中的性能。在一些实施例中,pCode允许了电池模式中的大幅提高的SoC峰值功率极限水平(从而允许了更高的极速模式性能)。在一些实施例中,pCode实现了功率扼制,并且是英特尔的动态调谐技术(DTT)的一部分。在各种实施例中,峰值功率极限被称为PL4。然而,实施例适用于其他峰值功率极限。在一些实施例中,pCode以防止系统意外关机(或者黑屏)的方式设置Vth阈值电压(平台将对SoC进行扼制的电压水平)。在一些实施例中,pCode根据阈值电压(Vth)计算Psoc,pk SoC峰值功率极限(例如,PL4)。这是两个依从的参数,如果一个被设置,则另一个可被计算出来。pCode被用于基于系统参数,以及操作的历史,来最优地设置一个参数(Vth)。在一些实施例中,pCode提供了一种方案来基于可用电池功率(变化缓慢)动态地计算扼制水平(Psoc,th)并且设置SoC扼制峰值功率(Psoc,th)。在一些实施例中,pCode基于Psoc,th决定频率和电压。在这种情况下,扼制事件对SoC性能的负面影响较小。各种实施例提供了一种允许最大性能(Pmax)框架来进行操作的方案。
在一些实施例中,VR 2414包括电流传感器,来感测和/或测量通过VR 2414的高侧开关的电流。在一些实施例中,电流传感器使用在反馈中带有电容耦合输入的放大器,以感测放大器的输入偏移,这可在测量期间来进行补偿。在一些实施例中,在反馈中带有电容耦合输入的放大器被用来在输入共模规格宽松的区域中操作放大器,从而使反馈环增益和/或带宽更高。在一些实施例中,在反馈中带有电容耦合输入的放大器被用来从转换器输入电压操作传感器,其方式是通过采用高PSRR(电源抑制比)调节器来创造一个局部、干净的供应电压,对开关区域中的电力网造成更少的干扰。在一些实施例中,该设计的一个变体可用于对输入电压和控制器供应之间的差异进行采样,并将其重创建于电源的漏极电压和复制开关之间。这允许了传感器不被暴露于供电电压。在一些实施例中,在反馈中带有电容耦合输入的放大器被用来补偿电流感测期间输入电压中的与电力输送网络相关(PDN相关)的变化。
说明书中提及“一实施例”、“一个实施例”、“一些实施例”或者“其他实施例”的意思是联系这些实施例描述的特定特征、结构或特性被包括在至少一些实施例中,但不一定是所有实施例中。“一实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指的是相同实施例。如果说明书陈述“可”、“可能”或者“可以”包括某一组件、特征、结构或特性,那么并不是必须要包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”元素,那么并不意味着只有一个该元素。如果说明书或权利要求提及“一额外”元素,那么并不排除有多于一个额外元素。
此外,在一个或多个实施例中可按任何适当的方式来组合特定的特征、结构、功能或特性。例如,在与两个实施例相关联的特定特征、结构、功能或特性不互斥的任何地方,可将第一实施例与第二实施例相组合。
虽然已结合其特定实施例描述了本公开,但本领域普通技术人员根据前述描述将清楚这种实施例的许多替换、修改和变化。本公开的实施例打算包含落在所附权利要求的宽广范围内的所有这种替换、修改和变化。
此外,为了图示和论述的简单,并且为了不模糊本公开,在给出的附图内可能示出或者不示出到集成电路(IC)芯片和其他组件的公知电源/接地连接。另外,可能以框图形式示出布置以避免模糊本公开,并且同时也考虑到了如下事实:关于这种框图布置的实现的具体细节是高度取决于要在其内实现本公开的平台的(即,这种具体细节应当完全在本领域技术人员的视野内)。在阐述具体细节(例如,电路)以便描述本公开的示例实施例的情况下,本领域技术人员应当清楚,没有这些具体细节,或者利用这些具体细节的变体,也可实现本公开。从而说明书应当被认为是说明性的,而不是限制性的。
以下示例属于进一步实施例。示例中的具体细节可被用在一个或多个实施例中的任何地方。也可对于方法或过程实现本文描述的装置的所有可选特征。可按任何组合来组合这些示例。例如,示例4可与示例2相组合。
示例1:一种机器可读存储介质,包括机器可执行指令,所述指令当被执行时使得一个或多个机器执行一种方法,该方法包括:计算作为以下各项的函数的当前阈值电压:电池空载电压,最大阈值电压,以及所述电池空载电压与先前阈值电压之间的电压间隙;计算处理器峰值功率极限,作为系统峰值功率极限,该系统峰值功率极限进而又是所述当前阈值电压的函数;将所述当前阈值电压发送到阈值电路;并且将所述处理器峰值功率极限发送到所述处理器,其中所述当前阈值电压设置阈值电压,所述阈值电压用于触发所述处理器的扼制以管理所述处理器的峰值功率。
示例2:如示例1所述的机器可读存储介质,其中计算所述处理器峰值功率极限包括:计算作为以下各项的函数的系统峰值功率:所述当前阈值电压,电池空载电压,系统电力轨电容,系统电压下降到所述当前阈值电压以下和所述系统降低峰值功率之间的时间,电池电阻,以及所述系统电力轨的最低电压水平。
示例3:如示例2所述的机器可读存储介质,其中计算所述处理器峰值功率极限包括:对所述系统峰值功率和平台其余部分的功率之间的差异进行缩放。
示例4:如示例3所述的机器可读存储介质,其中对所述差异进行缩放包括考虑到电压调节器的功率转换损失。
示例5:如示例1所述的机器可读存储介质,包括机器可执行指令,所述指令当被执行时使得所述一个或多个机器执行包括以下步骤的所述方法:将所述处理器峰值功率极限与最大功率峰值功率极限进行比较;并且如果所述处理器峰值功率极限大于所述最大功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最大功率峰值功率极限。
示例6:如示例5所述的机器可读存储介质,包括机器可执行指令,所述指令当被执行时使得所述一个或多个机器执行包括以下步骤的所述方法:将所述处理器峰值功率极限与最小功率峰值功率极限进行比较;并且如果所述处理器峰值功率极限小于所述最小功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最小功率峰值功率极限。
示例7:如示例1所述的机器可读存储介质,其中所述处理器峰值功率极限是在所述处理器被扼制之前电池和系统电力轨的电容器能够提供的瞬时峰值功率的上限。
示例8:如示例1所述的机器可读存储介质,包括机器可执行指令,所述指令当被执行时使得所述一个或多个机器执行包括以下步骤的所述方法:从电池的电量计读取所述电池空载电压,其中所述电池空载电压是运行时变量。
示例9:如示例1所述的机器可读存储介质,包括机器可执行指令,所述指令当被执行时使得一个或多个机器执行一种方法,该方法包括:如果确定当所述处理器峰值功率极限越过所述处理器的峰值功率时所述处理器没有在扼制,则降低所述当前阈值电压。
示例10:一种系统,包括:系统负载,其包括片上系统;电池,其具有电量计来提供电池空载电压;阈值电路,用于根据阈值扼制所述片上系统;存储器,用于存储最大阈值电压,以及所述电池空载电压与先前阈值电压之间的电压间隙;功率管理器,用于:计算作为以下各项的函数的当前阈值电压:所述电池空载电压,所述最大阈值电压,所述电压间隙;计算处理器峰值功率极限,作为系统峰值功率极限,该系统峰值功率极限进而又是所述当前阈值电压的函数;将所述当前阈值电压发送到所述阈值电路;并且将所述处理器峰值功率极限发送到所述片上系统,其中所述当前阈值电压设置阈值电压,所述阈值电压用于触发所述系统负载的扼制以管理所述系统负载的峰值功率。
示例11:如示例10所述的系统,其中所述功率管理器用于计算作为以下各项的函数的系统峰值功率:所述当前阈值电压,所述电池空载电压,系统电力轨电容,系统电压下降到所述当前阈值电压以下和所述系统降低峰值功率之间的时间,电池电阻,以及所述系统电力轨的最低电压水平。
示例12:如示例11所述的系统,其中所述存储器存储所述系统电力轨电容,以及系统电压下降到所述当前阈值电压以下和所述系统降低峰值功率之间的所述时间。
示例13:如示例11所述的系统,其中所述电量计提供所述电池电阻。
示例14:如示例11所述的系统,其中所述功率管理器用于对所述系统峰值功率和平台其余部分的功率之间的差异进行缩放,其中所述平台其余部分的功率是所述系统负载的一部分。
示例15:如示例11所述的系统,其中所述功率管理器用于考虑到电压调节器的功率转换损失来缩放所述差异。
示例16:如示例14所述的系统,其中所述功率管理器用于:将所述处理器峰值功率极限与最大功率峰值功率极限进行比较;并且如果所述处理器峰值功率极限大于所述最大功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最大功率峰值功率极限。
示例17:如示例14所述的系统,其中所述功率管理器用于:将所述处理器峰值功率极限与最小功率峰值功率极限进行比较;并且如果所述处理器峰值功率极限小于所述最小功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最小功率峰值功率极限。
示例18:一种装置,包括:处理器;以及与所述处理器耦合的功率管理器,用于动态地调整确定何时扼制所述处理器的阈值电压,并且为所述处理器确定峰值功率极限以提高所述处理器的性能。
示例19:如示例18所述的装置,其中所述功率管理器从电池电量计读取电池空载电压和电池阻抗以确定所述阈值电压。
示例20:如示例18所述的装置,其中所述功率管理器用于:将所述峰值功率极限与最大功率峰值功率极限进行比较;并且如果所述峰值功率极限大于所述最大功率峰值功率极限,则将所述峰值功率极限设置到所述最大功率峰值功率极限。
提供了摘要,其将允许读者确定技术公开的性质和主旨。摘要是在如下理解下提交的:它不会被用于限制权利要求的范围或含义。特此将所附权利要求并入到详细描述中,其中每个权利要求独立作为一个单独的实施例。
Claims (21)
1.一种方法,包括:
计算作为以下各项的函数的当前阈值电压:电池空载电压,最大阈值电压,以及所述电池空载电压与先前阈值电压之间的电压间隙;
计算处理器峰值功率极限,作为系统峰值功率极限,该系统峰值功率极限进而又是所述当前阈值电压的函数;
将所述当前阈值电压发送到阈值电路;并且
将所述处理器峰值功率极限发送到所述处理器,其中所述当前阈值电压设置阈值电压,所述阈值电压用于触发所述处理器的扼制以管理所述处理器的峰值功率。
2.如权利要求1所述的方法,其中计算所述处理器峰值功率极限包括:
计算作为以下各项的函数的系统峰值功率:所述当前阈值电压,电池空载电压,系统电力轨电容,系统电压下降到所述当前阈值电压以下和所述系统降低峰值功率之间的时间,电池电阻,以及所述系统电力轨的最低电压水平。
3.如权利要求2所述的方法,其中计算所述处理器峰值功率极限包括:
对所述系统峰值功率和平台其余部分的功率之间的差异进行缩放。
4.如权利要求3所述的方法,其中对所述差异进行缩放包括考虑到电压调节器的功率转换损失。
5.如权利要求1所述的方法,包括:
将所述处理器峰值功率极限与最大功率峰值功率极限进行比较;并且
如果所述处理器峰值功率极限大于所述最大功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最大功率峰值功率极限。
6.如权利要求5所述的方法,包括:
将所述处理器峰值功率极限与最小功率峰值功率极限进行比较;并且
如果所述处理器峰值功率极限小于所述最小功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最小功率峰值功率极限。
7.如权利要求1所述的方法,其中所述处理器峰值功率极限是在所述处理器被扼制之前电池和系统电力轨的电容器能够提供的瞬时峰值功率的上限。
8.如权利要求1所述的方法,包括:
从电池的电量计读取所述电池空载电压,其中所述电池空载电压是运行时变量。
9.根据权利要求1至8中的任一项所述的方法,包括:
如果确定当所述处理器峰值功率极限越过所述处理器的峰值功率时所述处理器没有在扼制,则降低所述当前阈值电压。
10.一种系统,包括:
系统负载,其包括片上系统;
电池,其具有电量计来提供电池空载电压;
阈值电路,用于根据阈值扼制所述片上系统;
存储器,用于存储最大阈值电压,以及所述电池空载电压与先前阈值电压之间的电压间隙;
功率管理器,用于:
计算作为以下各项的函数的当前阈值电压:所述电池空载电压,所述最大阈值电压,所述电压间隙;
计算处理器峰值功率极限,作为系统峰值功率极限,该系统峰值功率极限进而又是所述当前阈值电压的函数;
将所述当前阈值电压发送到所述阈值电路;并且
将所述处理器峰值功率极限发送到所述片上系统,其中所述当前阈值电压设置阈值电压,所述阈值电压用于触发所述系统负载的扼制以管理所述系统负载的峰值功率。
11.如权利要求10所述的系统,其中所述功率管理器用于计算作为以下各项的函数的系统峰值功率:所述当前阈值电压,所述电池空载电压,系统电力轨电容,系统电压下降到所述当前阈值电压以下和所述系统降低峰值功率之间的时间,电池电阻,以及所述系统电力轨的最低电压水平。
12.如权利要求11所述的系统,其中所述存储器存储所述系统电力轨电容,以及系统电压下降到所述当前阈值电压以下和所述系统降低峰值功率之间的所述时间。
13.如权利要求11所述的系统,其中所述电量计提供所述电池电阻。
14.如权利要求11所述的系统,其中所述功率管理器用于对所述系统峰值功率和平台其余部分的功率之间的差异进行缩放,其中所述平台其余部分的功率是所述系统负载的一部分。
15.如权利要求11所述的系统,其中所述功率管理器用于考虑到电压调节器的功率转换损失来缩放所述差异。
16.如权利要求14所述的系统,其中所述功率管理器用于:
将所述处理器峰值功率极限与最大功率峰值功率极限进行比较;并且
如果所述处理器峰值功率极限大于所述最大功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最大功率峰值功率极限。
17.如权利要求14所述的系统,其中所述功率管理器用于:
将所述处理器峰值功率极限与最小功率峰值功率极限进行比较;并且
如果所述处理器峰值功率极限小于所述最小功率峰值功率极限,则将所述处理器峰值功率极限设置到所述最小功率峰值功率极限。
18.一种装置,包括:
处理器;以及
与所述处理器耦合的功率管理器,用于动态地调整确定何时扼制所述处理器的阈值电压,并且为所述处理器确定峰值功率极限以提高所述处理器的性能。
19.如权利要求18所述的装置,其中所述功率管理器从电池电量计读取电池空载电压和电池阻抗以确定所述阈值电压。
20.根据权利要求18至19中的任一项所述的装置,其中所述功率管理器用于:
将所述峰值功率极限与最大功率峰值功率极限进行比较;并且
如果所述峰值功率极限大于所述最大功率峰值功率极限,则将所述峰值功率极限设置到所述最大功率峰值功率极限。
21.一种机器可读介质,其上存储有机器可存储指令,所述指令当被执行时使得一个或多个机器执行根据权利要求1至9中的任一项所述的方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/030,175 | 2020-09-23 | ||
US17/030,175 US20220091656A1 (en) | 2020-09-23 | 2020-09-23 | Processor peak current control apparatus and method |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114253902A true CN114253902A (zh) | 2022-03-29 |
Family
ID=80473984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110963729.9A Pending CN114253902A (zh) | 2020-09-23 | 2021-08-20 | 处理器峰值电流控制装置和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220091656A1 (zh) |
KR (1) | KR20220040376A (zh) |
CN (1) | CN114253902A (zh) |
DE (1) | DE102021121216A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11989071B2 (en) * | 2022-07-19 | 2024-05-21 | International Business Machines Corporation | Dynamic guard band with timing protection and with performance protection |
US11953982B2 (en) | 2022-07-19 | 2024-04-09 | International Business Machines Corporation | Dynamic guard band with timing protection and with performance protection |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012175144A1 (en) * | 2011-06-24 | 2012-12-27 | Fujitsu Technology Solutions Intellectual Property Gmbh | Blade server system and method for power management |
US10094880B2 (en) * | 2015-04-14 | 2018-10-09 | Semiconductor Components Industries, Llc | Determining battery state of charge using an open circuit voltage measured prior to a device operation stage |
DE112017008096T5 (de) * | 2017-12-15 | 2020-07-23 | Intel Corporation | Stromsteuerung einer verarbeitungseinheit |
US10739844B2 (en) * | 2018-05-02 | 2020-08-11 | Intel Corporation | System, apparatus and method for optimized throttling of a processor |
-
2020
- 2020-09-23 US US17/030,175 patent/US20220091656A1/en active Pending
-
2021
- 2021-08-16 DE DE102021121216.2A patent/DE102021121216A1/de active Pending
- 2021-08-20 CN CN202110963729.9A patent/CN114253902A/zh active Pending
- 2021-08-23 KR KR1020210110977A patent/KR20220040376A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
DE102021121216A1 (de) | 2022-03-24 |
KR20220040376A (ko) | 2022-03-30 |
US20220091656A1 (en) | 2022-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11742754B2 (en) | Enhanced constant-on-time buck intellectual property apparatus and method | |
CN114204810A (zh) | 无缝非线性电压调节控制到线性控制的装置和方法 | |
CN114647296A (zh) | 多级存储器系统功率管理装置和方法 | |
US20220197321A1 (en) | Dual loop voltage regulator | |
US11323026B2 (en) | Hybrid digital linear and switched capacitor voltage regulator | |
CN114253902A (zh) | 处理器峰值电流控制装置和方法 | |
CN114144746A (zh) | 数字协调的动态可调适时钟和电压供应装置及方法 | |
CN114090227A (zh) | 高能效核心电压选择装置和方法 | |
CN114253336A (zh) | 低功率混合反向带隙基准和数字温度传感器 | |
CN115378253A (zh) | 计算型电流传感器 | |
CN115514036A (zh) | 自适应突发功率和快速电池充电装置和方法 | |
JP2022177797A (ja) | 高出力ポータブル装置向けの電源供給アーキテクチャ | |
US20220085718A1 (en) | Dual-folded boot-strap based buck-boost converter | |
CN114253382A (zh) | 统一保留和唤醒夹钳装置和方法 | |
US11336270B2 (en) | Fuse-less self-start controller | |
US20210132123A1 (en) | Per-part real-time load-line measurement apparatus and method | |
CN113835517A (zh) | 快速动态电容、频率、和/或电压节流装置和方法 | |
CN115441867A (zh) | 锁相环辅助的快速启动装置和方法 | |
CN114662075A (zh) | 安全设备加电装置和方法 | |
US11429172B2 (en) | Digital linear regulator clamping method and apparatus | |
US20220199142A1 (en) | Power and performance optimization in a memory subsystem | |
CN116547633A (zh) | 利用多个电池的峰值功率削减及用于混合能量源的控制机制 | |
US20220300051A1 (en) | Battery heat balancing apparatus and method during peak mode | |
US20220413876A1 (en) | Apparatus and method for restoring a password-protected endpoint device to an operational state from a low power state | |
US20210208668A1 (en) | Apparatus and method to reduce standby power for systems in battery mode with a connected bus powered device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |